WO2004029735A1

WO2004029735A1 - 電子時計、電子機器および起動方法

Info

Publication number: WO2004029735A1
Application number: PCT/JP2003/012145
Authority: WO
Inventors: Yoichi Nagata
Original assignee: Citizen Watch Co., Ltd.
Priority date: 2002-09-24
Filing date: 2003-09-24
Publication date: 2004-04-08
Also published as: US20050243657A1; CN1701284A; JPWO2004029735A1; EP1544694A1; CN100422879C; JP4459812B2; EP1544694A4; EP1544694B1; US7327638B2

Abstract

　低電圧から発振始動可能な発振部（６０１）を用い、この発振部（６０１）の発振信号（Ｓｌ）を、波形整形部（６０３）を介して増幅して昇圧制御部（１０５）に送る。発振部（６０１）の始動直後から発振信号（Ｓｌ）の発振周波数と同一周波数の昇圧クロック（Ｓａ）によって昇圧部（１０３）に昇圧動作させる。これにより、発電電圧が低くても電子時計（１００）全体が自起動可能となる。また、この発振部（６０１）には、常に動作電流が一定となるように構成されている。これにより、開放電圧の低い１段構成のソーラーセルなどの発電部（１０１）を備えることができる。

Description

明細書電子時計、電子機器および起動方法技術分野

本発明は、所定の作動電圧を印加することによって計時または作動する電子時計、電子機器、およびそれらの起動方法にかかり、特に、外部エネルギーを電気エネルギーに変換する発電機能を備えた電子時計、電子機器およびそれらの起動方法に関する。背景技術

従来から、光や機械的エネルギーなどの外部エネルギーを電気エネルギーに変換し、この電気エネルギーを電子機器の駆動に利用する発電手段を内蔵した電子時計が提案されている。

このような発電手段を内蔵した電子時計には、回転錘の機械的エネルギーを電気的エネルギーに変換して利用する機械発電式時計や、熱電対を複数直列化しその熱電対の両端の温度差により発電する温度差発電式時計や、太陽電池を利用する太陽電池式時計がある。

そして、発電手段として太陽電池を用いた電子時計としては、 1段セル構成の太陽電池を用いた電子時計が提案されている（たとえば、特開平 9一 9 6 6 8 6 号公報（第 5— 7頁、第 1図）を参照。）。 1段セル構成の太陽電池は、従来からある 4段セノレ構成の太陽電池に比べ、受光面に分割スリットが入らないので見栄えがよく、また、有効受光面積上の効率もよく、電子時計の発電手段として期待されている。

また、このような発電手段を備えた電子時計としては、発電手段の発電出力を昇圧手段で昇圧して蓄電する電源周辺回路を備える電子時計が提案されている。第 2 3図は、その電子時計 2 3 0 0のブロック図である。この従来の電子時計 2 3 0 0では、発電部 2 3 0 1と充電ダイォード 2 3 0 6と計時部 2 3 0 4とから電流経路を形成している。

計時部 2 3 0 4は、電気エネルギーで時刻表示を行う時計プロックである。また発電部 2 3 0 1の出力は昇圧部 2 3 0 2を介して昇圧され、蓄電部 2 3 0 3を充電することが可能となっている。

この電子時計 2 3 0 0は、蓄電部 2 3 0 3がほぼ空まで放電した状態で、かつ発電部 2 3 0 1も発電していないときは、計時部 2 3 0 4の動作は停止している

。その後に発電部 2 3 0 1が発電を開始すると、その発電エネルギーはまず計時部 2 3 0 4および昇圧制御部 2 3 0 5に送られる。

そして、発電部 2 3 0 1の発電電圧が計時部 2 3 0 4の起動に充分なレベル（例えば 1 . 0 [V] ) 以上であれば計時部 2 3 0 4は再起動動作を開始する。計時部 2 3 0 4からは分周ク口ック信号 S Xが出力され、さらにそれを分周した信号（図中の S y ) が昇圧制御部 2 3 0 5から昇圧部 2 3 0 2へ送られる。この結果、昇圧部 2 3 0 2は昇圧動作を開始する。

そして、一旦計時部 2 3 0 4が動作を開始した後は、発電部 2 3 0 1の発電電圧がやや低下しても、発電出力は昇圧部 2 3 0 2によって昇圧されて計時部 2 3

0 4へ供給されるため、計時部 2 3 0 4の計時動作は維持され、かつ蓄電部 2 3

0 3を高い電圧まで充電可能となる。

しかしながら、上述した電源周辺回路を備える電子時計では、発電部として用いられている太陽電池 1段分の開放電圧は、高照度下でも 0 . 7 [V] 弱程度である。一方、第 2 3図に示した従来の電子時計 2 3 0 0に通常用いられる水晶発振回路は、発振起動するために低くとも 0 . 6 [V] 〜0 . 8 [V] 程度が必要である。

したがって、 1段セノレ構成の太陽電池を発電部 2 3 0 1として利用しょうとした場合、充電ダイオード 2 3 0 6には小さいものでも 0 . 1 [V] よりは大きな電圧降下がある。これにより、計時部 2 3 0 4の水晶発振回路そのものに印加される電圧に対して水晶発振回路の発振始動電圧のマ一ジンが全くなくなるため、印加される電圧は水晶発振回路の発振始動電圧を下回ってしまうこととなり、結果として水晶発振回路を始動できないという問題があつた。

特に、女性用の電子時計は男性用の電子時計に比して小さく、有効受光面積が小さい太陽電池を用いざるを得ないため、上述の問題が顕著となり、女性用の電子時計に搭載することができないという問題があった。

また、現在では、同じく 1段セル構成でかつリング形状を有する太陽電池を用レ、、これを文字盤の周縁に取り付けた電子時計も実用化されている。しかしながら、この太陽電池も時計の構造上受光面積が大きくできないため、直射光のほか、文字盤からの反射光を受光する必要がある。したがって、文字盤は光が反射する白色系の文字盤しか採用することができなくなり、デザィン上の制約を受けるという問題があった。

この発明は、上記問題点に鑑みてなされたものであって、起動に必要な電圧よりも低い電圧による電子時計または電子機器の確実な起動を図ることにより、電子時計または電子機器の小型化を図ることができる電子時計、電子機器および起動方法を提供することを目的とする。さらに、電子時計または電子機器の色を含む装飾性の向上を図ることができる電子時計、電子機器および起動方法を提供することを目的とする。発明の開示

上述した課題を解決し、目的を達成するため、この発明の電子時計は、外部ェネルギーを電気エネルギーに変換して、所定の作動電圧よりも低い電源電圧を生成する電源電圧生成手段と、前記電源電圧生成手段によって生成された電源電圧を印加することによって、所定の発振信号を出力する発振信号出力手段と、前記電源電圧生成手段によって生成された電源電圧を、少なくとも前記所定の作動電圧まで昇圧する昇圧手段と、前記発振信号出力手段によって出力された発振信号に基づいて、前記昇圧手段によって昇圧された前記所定の作動電圧を印加することによって計時をおこなう計時手段と、を備えたことを特徴とする。この発明によれば、作動電圧よりも低!、電源電圧を印加することにより、電源電圧を作動電圧に昇圧することができる。

また、前記昇圧手段を制御して、前記所定の発振信号に基づいて、所定時間のみ、前記電源電圧を昇圧する昇圧制御手段を備えたこととしてもよい。この発明によれば、所定時間確実に昇圧動作をおこなうことができ、所定時間経過後に作動電圧を得ることができる。

また、前記発振信号出力手段によって出力された発振信号を分周する分周手段と、前記分周手段から出力される分周信号に基づいて、前記発振信号出力手段が前記発振信号を出力してから前記所定時間経過したときに前記昇圧手段による昇圧動作の停止を指示する昇圧停止指示信号を出力する昇圧停止指示信号出力手段と、を備え、前記昇圧制御手段は、前記昇圧停止指示信号出力手段によって出力された昇圧停止指示信号に基づいて、昇圧を停止することとしてもよい。

この発明によれば、電子時計に一般的に内蔵されている分周手段の分周信号を用いて、所定時間の経過時に昇圧動作を制御することができ、部品点数の減少を図ることができる。

また、前記昇圧制御手段は、前記発振信号出力手段が始動してから前記所定時間経過したときに前記昇圧手段による昇圧動作の停止を指示する昇圧停止指示信号を出力する昇圧停止指示信号出力手段を備え、前記昇圧停止指示信号出力手段によって出力された昇圧停止指示信号に基づいて、昇圧を停止することとしてもよい。

この発明によれば、電子時計に一般的に内蔵されている分周手段とは別に、所定時間の経過時に昇圧動作を制御する昇圧停止指示信号出力手段を設けたことにより、所定時間を変更する場合に、昇圧停止指示信号出力手段を取り替えるだけで、所定時間の時間間隔を変更することができる。

また、前記昇圧制御手段は、あらかじめ前記所定時間を、時間間隔の異なる複数の時間のうちいずれか一つをあらわす時間情報を入力する時間情報入力手段と、前記時間情報入力手段によつて入力された時間情報を記憶する時間情報記憶手段と、前記電源電圧生成手段から生成された電源電圧が印加されることによって、前記時間情報記憶手段によつて記憶された時間情報を抽出する時間情報抽出手段と、前記時間情報抽出手段によって抽出された時間情報に基づいて、抽出された前記時間情報によってあらわされる時間が経過したときに前記昇圧手段による昇圧動作の停止を指示する昇圧停止指示信号を生成する昇圧停止指示信号生成手段と、を備え、前記昇圧停止指示信号生成手段によって生成された昇圧停止指示信号に基づいて、昇圧を停止することとしてもよい。

この発明によれば、操作者の操作によって、所定時間を電子時計の性能に応じて適宜変更することができ、電子時計の性能に適した昇圧動作および起動をおこなうことができる。

また、前記昇圧手段によって、前記電源電圧が前記所定の作動電圧に昇圧されたか否かを検出する電源電圧検出手段と、前記昇圧手段を制御して、前記所定の発振信号および前記電源電圧検出手段によつて検出された検出結果に基づレ、て、前記電源電圧を昇圧する昇圧制御手段と、を備えたこととしてもよい。

この発明によれば、電源電圧生成手段によって生成可能な発電電圧を発振信号出力手段に印加することにより、発振信号を出力するとともに、始動電圧を作動電圧に昇圧することができる。そして、この発振信号と作動電圧により、電子時計を起動することができる。

さらに、前記昇圧制御手段は、前記発振信号出力手段が前記発振信号を出力してから所定時間経過した場合、前記発振信号および前記電源電圧検出手段によつて検出された検出結果に基づいて、前記昇圧手段の昇圧動作を制御することとしてもよい。

この発明によれば、電源電圧生成手段によつて生成可能な発電電圧を発振信号出力手段に印加することにより、発振信号を出力するとともに、電源電圧を作動電圧に昇圧することができる。この発振信号と作動電圧により、所定時間を経過した後であっても、電子時計を起動することができる。

また、前記発振信号出力手段は、前記始動電圧が印加されることによって発振する発振回路と、前記発振回路から出力される信号によって共振する共振回路と、一定の電流を供給する定電流回路と、前記定電流回路から一定の電流が供給されることにより、前記共振回路から出力される信号を反転増幅して前記発振信号を出力する発振インバータと、を備えることとしてもよい。この発明によれば、定電流回路を用いることにより、オーバートーン発振を抑制することができる。また、前記計時手段は、複数の電界効果トランジスタからなる論理回路を備えており、前記発振インバータは、前記計時手段に含まれている電界効果卜ランジスタよりもしきレ、値電圧の低レ、電界効果トランジスタによつて構成されていることとしてもよい。 '

また、前記計時手段は、複数の電界効果トランジスタからなる論理回路を備えており、前記計時手段に含まれている電界効果トランジスタよりも、しきいィ直電圧の低レ、電界効果トランジスタによつて構成され、前記発振信号出力手段から出力される発振信号の波形を整形して、前記計時手段に出力する波形整形手段を備えることもできる。

また、前記計時手段は、複数の電界効果トランジスタからなる論理回路を備えており、前記昇圧制御手段は、前記計時手段に含まれている電界効果卜ランジスタよりも、しきい値電圧の低い電界効果トランジスタによって構成されていることとしてもよい。

また、前記発振回路と同じしきい値の電界効果トランジスタによって構成され、前記発振インバータに所定のバイアス電圧を印加するバイアス回路を備えることができる。

また、前記発振信号出力手段から出力される発振信号の波形を整形して、前記計時手段に出力する波形整形手段と、前記波形整形手段と同じしきレ、値の電界効果トランジスタによって構成され、前記波形整形手段に所定のバイアス電圧を印加するバイアス回路と、を備えることとしてもよレ、。

この発明によれば、消費電力の低減化を図ることができる。また、発振動作に必要な電流を格段に小さくすることができ、発振始動特性の向上を図ることがでさる。

また、この発明の電子機器は、所定の発振信号に基づいて、所定の作動電圧を印加することによって作動する電子機器であって、外部エネルギーを電気工ネルギ一に変換して、前記所定の作動電圧よりも低い電源電圧を生成する電源電圧生成手段と、前記電源電圧生成手段によって生成された電源電圧によって、前記所定の発振信号を出力する発振信号出力手段と、前記電源電圧生成手段によって生成された電源電圧を、少なくとも前記所定の作動電圧まで昇圧する昇圧手段と、を備えたことを特徴とする。この発明によれば、作動電圧よりも低レ、電源電圧を印加することにより、電源電圧を作動電圧に昇圧することができる。

また、この発明の起動方法は、所定の発振信号に基づいて、所定の作動電圧を印加することによって作動する電子機器を起動する起動方法であって、外部エネルギーを電気エネルギーに変換して、前記所定の作動電圧よりも低い電源電圧を生成する電源電圧生成工程と、前記電源電圧生成工程によつて生成された電源電圧によって、前記所定の発振信号を出力する発振信号出力工程と、前記電源電圧生成工程によって生成された電源電圧を、少なくとも前記所定の作動電圧まで昇圧する昇圧工程と、を含んだことを特徴とする。この発明によれば、作動電圧よりも低い電源電圧を印加することにより、電源電圧を作動電圧に昇圧することができる。図面の簡単な説明

第 1図は、この発明の実施の形態にかかる電子時計の全体構成を示すプロック図であり、第 2図は、この発明の実施の形態にかかる昇圧部の具体的構成を示すブロック図であり、第 3図〜第 5図は、この発明の実施の形態にかかる昇圧部の昇圧動作を示す昇圧回路の回路図であり、第 6図は、この発明の実施の形態にかかる電子時計の時計ブロックの構成を示す回路図であり、第 7図は、この発明の実施の形態にかかる電子時計の波形生成部および制御信号生成部の構成を示す回路図であり、第 8図は、この発明の実施の形態にかかるパルス合成回路の構成を示す回路図であり、第 9図は、この発明の実施の形態にかかるパルス合成回路の動作をあらわすタイムチャートであり、第 1 0図〜第 1 3図は、この発明の実施の形態にかかる電子時計の起動処理手順を示すフローチャートであり、第 1 4図は、この発明の実施の形態にかかる電子時計の回路要部の電圧波形を示すタイミングチャートであり、第 1 5図は、この発明の実施の形態にかかる波形生成部の他の例を示すブロック図であり、第 1 6図は、第 1 5図の波形生成部を用いた場合の電子時計の起動処理手順を示すフローチャートであり、第 1 7図は、第 1 5 図の波形生成部を用いた場合の電子時計の回路要部の電圧波形を示すタイミングチャートであり、第 1 8図は、この発明の実施の形態にかかる波形生成部および制御信号生成部の別の構成例を示すプロック図であり、第 1 9図は、第 1 8図に示した制御信号生成部に設けたタイマ機能を示すタイムチヤ一トであり、第 2 0 図は、この発明の実施の形態にかかる、所定時間を変更する昇圧停止指示信号出力部のハードウェア構成を示すブロック図であり、第 2 1図は、第 2 0図に示した昇圧停止指示信号出力部の機能的構成を示すブロック図であり、第 2 2図は、この昇圧停止指示信号出力部の昇圧停止指示信号出力処理手順を示すフローチヤートであり、第 2 3図は、従来の電子時計の全体構成を示すブロック図である。発明を実施するための最良の形態

以下に、この発明の実施の形態にかかる電子時計および電子時計の起動方法について、図面を参照しつつ詳細に説明する。

(電子時計の全体構成）

第 1図は、この発明の実施の形態にかかる電子時計の全体構成を示すプロック図である。この電子時計 1 0 0は、発電部 1 0 1と、蓄電部 1 0 2と、昇圧部 1 0 3と、時計プロック 1 0 4と、昇圧制御部 1 0 5と、発電検出部 1 0 6と、から構成されている。

発電部 1 0 1は、外部エネルギーを電気エネルギーに変換して、電子時計 1 0 0を作動する所定の作動電圧よりも低い電源電圧を生成する。発電部 1 0 1は、たとえば、 1段のソーラーセルからなる太陽電池モジュールである。発電部 1 0 1の正極は接地されており、負極は、昇圧部 1 0 3の昇圧入力端子に接続されている。この発電部 1 0 1に光が照射されると、約 0 . 4 [V] 〜0 . 7 [V] の開放電圧が発生する。この開放電圧が電源電圧となる。

蓄電部 1 0 2は、発電部 1 0 1から出力される電力を蓄え、発電部 1 0 1が非発電である間も蓄電された電力によって時計プロック 1 0 4を動作する。蓄電部 1 0 2は、正極を接地している。また、蓄電部 1 0 2の負極端子 V s s 2は、切替制御部 1 0 8に接続されている。この蓄電部 1 0 2は、たとえば、リチウムィオン 2次電池を採用することができる。

昇圧部 1 0 3は、発電部 1 0 1によって生成された電源電圧を、少なくとも所定の作動電圧まで昇圧する。昇圧部 1 0 3は、コンデンサの直並列状態を切り替えることによって昇圧動作をおこなう昇圧回路である。昇圧部 1 0 3の入力側には、発電部 1 0 1の出力が接続されている。

また、昇圧部 1 0 3には、昇圧動作を開始する昇圧開始信号としての昇圧クロック S aが入力するようになっており、昇圧部 1 0 3は、この入力された昇圧クロック S aによって、内部のコンデンサを切り換えることにより 4倍昇圧動作をおこなう。これにより、発振開始と同時に昇圧動作を開始することができ、電子時計 1 0 0の速やかな起動をおこなうことができる。また、ここでは、昇圧部 1 0 3の昇圧出力端子名を V u pとする。なお、昇圧部 1 0 3の具体的な構成は後述する。

時計ブロック 1 0 4は、電子時計 1 0 0の計時動作および充放電動作のための基本信号を生成する部分である。時計プロック 1 0 4は、発振回路 6 0 1と、波形整形回路 6 0 3と、計時部 6 0 5と、を備えている。

また、時計プロック 1 0 4には、間欠的な負荷の動作に対して時計プロック 1 0 4の端子間電圧を安定化させるため、コンデンサ 1 1 0が並列接続されている。このコンデンサ 1 1 0は、正極を接地しており、負極端子 V s s 1は、発電部 1 0 1、昇圧部 1 0 3および切替制御部 1 0 8に接続されている。なお、本明細書では、負極端子 V s s 1の電圧値も V s s 1と称する。また、このコンデンサ 1 10は、一例として 10 [ju F] の容量のものを用いている。なお、時計プロック 104の内部構成や、時計プロック 104から出力されている各信号の詳細については後述する。

昇圧制御部 105は、昇圧部 103を動作制御する回路であり、制御信号生成部 107と、切替制御部 108とから構成されている。制御信号生成部 107は、時計ブロック 104から出力されてくる各種信号（S b、 S c、 S d、 S e) および発電検出部 106から出力されてくる信号 S iを入力して、各種制御信号 (S a、 S f 、 S g、 S h) を生成出力する。

この制御信号のうち、第 1の充電スィッチ信号 S f と、第 2の充電スィッチ信号 S gと、第 3の充電スィッチ信号 S hは、切替制御部 108に出力される。また、昇圧クロック S aは、昇圧部 103に出力される。なお、制御信号生成部 1 07の内部構成や、各種制御信号（S a、 S f 、 S g、 S h) の詳細については後述する。

また、切替制御部 108は、第 1の充電スィッチ 11 1と第 2の充電スィッチ 1 1 2と第 3の充電スィツチ 1 13とによって構成されている。この第 1〜第 3 の充電スィッチ 1 1 1〜1 13は、たとえば、 Nチャネル MOSFETによって構成されており、昇圧部 103の動作に同期して、時計プロック 104および蓄電部 ].02に対し、昇圧部 103からの昇圧出力を制御する。

また、第 1の充電スィッチ 1 11のソース端子は、コンデンサ 110の負極端子 V s s 1に接続されている。また、ドレイン端子は、昇圧部 103の昇圧出力端子 Vu pに接続されている。また、ゲート端子は、制御信号生成部 107の出力端子に接続されており、第 1の充電スィツチ信号 S f が入力されることによつて、昇圧部 103と時計ブロック 104とを導通させる。

また、第 2の充電スィッチ 1 12のソース端子は、蓄電部 102の負極端子 V s s 2に接続されている。また、ドレイン端子は、昇圧部 103の昇圧出力端子 Vu pに接続されている。また、ゲート端子は、制御信号生成部 107の出力端子に接続されており、第 2の充電スィツチ信号 S gが入力されることによって、昇圧部 1 0 3と蓄電部 1 0 2とを導通させる。

また、第 3の充電スィッチ 1 1 3のソース端子は、コンデンサ 1 1 0の負極端子 V s s 1に接続されている。また、ドレイン端子は、昇圧部 1 0 3の昇圧出力端子 V u pに接続されている。また、ゲート端子は、制御信号生成部 1 0 7の出力端子に接続されており、第 3の充電スィツチ信号 S hが入力されることによつて、昇圧部 1 0 3と時計ブロック 1 0 4とを導通させる。

また、第 1のダイオード 1 2 1は、時計ブロック 1 0 4がー且動作を停止した後に再起動させる際に、発電部 1 0 1の電力を、時計ブロック 1 0 4へ送る。第 1のダイオード 1 2 1のァノード端子は、コンデンサ 1 1 0の負極端子 V s s 1 に接続されており、第 1のダイオード 1 2 1の力ソード端子は、発電部 1 0 1の負極に接続されている。

また、第 2のダイオード 1 2 2は、発電部 1 0 1が非発電である間においても、蓄電部 1 0 2に蓄えられた電力を時計ブロック 1 0 4へ送る。第 2のダイォード 1 2 2のアノード端子は、コンデンサ 1 1 0の負極端子 V s s 1に接続されており、第 2のダイオード 1 2 2のカソ一ド端子は、蓄電部 1 0 2の負極、すなわち V s s 2に接続されている。

なお、第 1のダイオード 1 2 1および第 2のダイオード 1 2 2には、たとえば、順方向電圧降下が 0 . 1 [V] 程度のショットキバリア 'ダイオードを用いることができる。

一方、発電検出部 1 0 6は、発電部 1 0 1の発電状態を検知するためのアンプ回路などからなる回路ブロックである。発電検出部 1 0 6は、制御信号生成部 1 0 7に対して発電検出信号 S iを出力する。発電検出部 1 0 6は、発電部 1 0 1 から所定の発電量が出力されている場合には、発電検出信号 S iをハイレベルとして出力し、それ以外ではロウレベルとして出力するよう動作する。

(昇圧部の具体的構成）

つぎに、第 1図において示した昇圧部 1 0 3の具体的構成について説明する。第 2図は、昇圧部 1 0 3の具体的構成を示すプロック図である。昇圧部 1 0 3は、発電部 1 0 1から生成された電源電圧が印加される昇圧回路 2 0 1および直並列切換回路 2 0 2によって構成される。

昇圧回路 2 0 1は、第 3図〜第 5図に示すように、 MO S電界効果トランジスタ（以下 F E T ) によるスィッチ回路 3 0 1〜3 0 4と、コンデンサ 3 1 1、 3 1 2とによって構成されている。この MO S F E Tのスィツチ回路 3 0 1〜3 0 4は、後述の昇圧制御部 1 0 5の一部の論理回路に用いた低いしきい値によって、昇圧制御部 1 0 5が出力する小さな振幅（0 . 3 [V] 以上）であっても、充分に切り換え制御が可能となるように構成されたものを用いることができる。また、スィッチ回路 3 0 5は、図 1に示した第 1の充電スィッチ 1 1 1〜第 3の充電スィツチ 1 1 3のいずれかのスィツチによって構成され、コンデンサ 3 1 3は、蓄電部 1 0 2またはコンデンサ 1 1 0のいずれかによつて構成される。

また、直並列切換回路 2 0 2は、発電部 1 0 1から電源電圧が印加されることによつて起動し、制御信号生成部 1 0 7から出力されてくる昇圧クロック S aが入力されることによって、 MO S F E Tのスィツチ回路 3 0 1〜3 0 4に切替信号を入力する。

ここで、第 3図〜第 5図を用いて、昇圧部 1 0 3の昇圧動作について説明する。まず、第 3図に示すように、スィッチ回路 3 0 1とスィッチ回路 3 0 2を制御して、発電部 1 0 1に昇圧コンデンサ 3 1 1を並列に接続し、昇圧コンデンサ 3 1 1を充電する。蓄電コンデンサ 3 1 3に負荷が接続されていなければ、昇圧コンデンサ 3 1 1は発電部 1 0 1の開放電圧まで充電される。

つぎに、第 4図に示すように、スィッチ回路 3 0 1〜3 0 4を制御して、発電部 1 0 1に昇圧コンデンサ 3 1 1を直列に接続した電圧を昇圧コンデンサ 3 1 2 に印加して、昇圧コンデンサ 3 1 2を充電する。この結果、昇圧コンデンサ 3 1 2は、発電部 1 0 1の開放電圧の 2倍の電圧まで充電される。

さらに、第 5図に示すように、発電部 1 0 1に昇圧コンデンサ 3 1 1と昇圧コンデンサ 3 1 2を直列に接続した電圧を蓄電コンデンサ 3 1 3に印加して、蓄電コンデンサ 3 1 3を充電する。この結果、昇圧コンデンサ 3 1 3は発電部 1 0 1 の開放電圧の 4倍の電圧まで充電される。すなわち、発電電圧の開放電圧が 0 .

4 [V] であれば、 1 . 6 [V] まで昇圧することができる。

(時計ブロックの構成説明）

つぎに、第 1図に示した時計ブロック 1 0 4の構成について説明する。第 6図は、この発明の実施の形態の電子時計における時計プロックの構成を示す回路図である。時計プロック 1 0 4は、発振部 6 0 1と、波形整形部 6 0 3と、バイァス回路 6 0 4と、計時部 6 0 5と、から構成されている。また、計時部 6 0 5は、波形生成部 6 5 1と、時刻表示体 6 5 2と、定電圧回路 6 5 3と、から構成されている。

(発振部の構成）

発振部 6 0 1は、発電部 1 0 1によって生成された電源電圧を印加することによって、発振出力信号 S 1を出力する。この発振部 6 0 1は、共振回路 6 1 0を備えている。共振回路 6 1 0は、水晶振動子 6 1 1と、第 1の発振容量 6 1 2と、第 2の発振容量 6 1 3と、から構成されている。この共振回路 6 1 0は、発振部 6 0 1の発振周波数を決定する。

水晶振動子 6 1 1は、一般的な電子時計に用いられる水晶振動子である。また第 1の発振容量 6 1 2および第 2の発振容量 6 1 3は、集積回路に内蔵されたコンデンサである。たとえば、第 1の発振容量 6 1 2は 8 [ p F ] であり、第 2の発振容量 6 1 3は 4 [ p F ] である。

第 1の発振容量 6 1 2および第 2の発振容量 6 1 3の正極はそれぞれ接地されており、負極は、水晶振動子 6 1 1の両端にそれぞれ接続されている。なお、第 1の発振容量 6 1 2の負極は、共振回路 6 1 0の出力端子であるが、水晶振動子 6 1 1が発振するための発振入力信号 S pが入力される。

また、第 2の発振容量 6 1 3の負極は、共振回路 6 1 0の入力端子であるが、水晶振動子 6 1 1から出力される発振出力信号 S 1を出力する。なお、この共振回路 6 1 0の共振周波数は、たとえば、 3 2 [K H z ] (具体的には、 3 2 7 6 8 [H z ] ) となるようにされている。

また、発振部 6 0 1は、さらに、第 1のトランジスタ素子 6 2 1および第 2のトランジスタ素子 6 2 2と、第 1の結合容量 6 2 3と、第 2の結合容量 6 2 4と、第 1のバイアス抵抗 6 2 5と、第 2のバイアス抵抗 6 2 6と、第 3のトランジスタ素子 6 2 7と、第 3のバイアス抵抗 6 2 8と、安定化容量 6 2 9とを備えるなお、第 1のトランジスタ素子 6 2 1および第 2のトランジスタ素子 6 2 2は、インバータ（反転増幅）回路となる発振インバータ 6 2 0を構成している。また、発振インバータ 6 2 0の入出力間には、共振回路 6 1 0が接続されており、帰還回路を形成する。

また、第 1のバイアス抵抗 6 2 5、第 2のバイアス抵抗 6 2 6および第 3のバィァス抵抗 6 2 8は、高抵抗値を有する回路素子によって構成されている。また、第 1のバイアス抵抗 6 2 5、第 2のバイアス抵抗 6 2 6および第 3のバイアス抵抗 6 2 8は、電気抵抗値が 5 0 0 [Μ Ω ] のものを用いることができる。なお、第 1の結合容量 6 2 3、第 2の結合容量 6 2 4および安定化容量 6 2 9は、コンデンサによつて構成することができる。

また、第 1のトランジスタ素子 6 2 1は、たとえば、 Pチャネルの MO S F E Tによって構成されている。また、第 2のトランジスタ素子 6 2 2および第 3のトランジスタ素子 6 2 7は、たとえば、 Nチャネル MO S F E Tによって構成されている。

また、第 1のトランジスタ素子 6 2 1と第 2のトランジスタ素子 6 2 2と第 3 のトランジスタ素子 6 2 7は、しきい値電圧の絶対値が低い素子（たとえば、 0 . 3 [V] ) を用いる。具体的には、 Nチャネル MO S F E Tである第 2のトランジスタ素子 6 2 2および第 3のトランジスタ素子 6 2 7のしきぃィ直は、 0 . 3 [V] であり、 Pチャネル MO S F E Tである第 1のトランジスタ素子 6 2 1のしきい値は、一0 . 3 [V] である。

第 1のトランジスタ素子 6 2 1のゲート端子および第 2のトランジスタ素子 6 2 2のゲート端子は、第 1の結合容量 6 2 3および第 2の結合容量 6 2 4を介して接続されている。第 1の結合容量 6 2 3と第 2の結合容量 6 2 4との接続点は、共振回路 6 1 0に接続されており、共振回路 6 1 0に発振入力信号 S pを入力するようになつている。

また、第 1のトランジスタ素子 6 2 1のドレイン端子および第 2のトランジスタ素子 6 2 2のドレイン端子同士は接続されている。また、この両ドレイン端子は、共振回路 6 1 0に接続されており、共振回路 6 1 0から出力される発振出力信号 S 1が入力されるようになっている。また、第 1のトランジスタ素子 6 2 1 のソース端子は接地されている。また、第 2のトランジスタ素子 6 2 2のソース端子は、安定化容量 6 2 9の負極に接続されている。また、安定化容量 6 2 9の正極は、接地されている。

安定化容量 6 2 9は、発振インバータ 6 2 0の動作に必要な電流を一時的に供給する目的で備えられている。

また、第 3のトランジスタ素子 6 2 7のドレイン端子は、安定化容量 6 2 9の負極に接続されている。第 3のトランジスタ素子 6 2 7のソース端子は、定電圧回路 6 5 3の定電圧出力端子 V r e gに接続されている。

第 3のトランジスタ素子 6 2 7のグート端子には、第 3のバイアス抵抗 6 2 8 を介してバイアス回路 6 0 4から得られる一定電圧が印加されており、第 3のトランジスタ素子 6 2 7を定電流回路として動作する。この定電流回路は安定ィ匕容量 6 2 9への電流供給をおこなう。

なお、第 1のトランジスタ素子 6 2 1のゲート端子には、第 1のバイアス抵抗 6 2 5を介してバイアス回路 6 0 4の出力である第 1のバイアス電圧 V Pが直流バイアスされている。また、第 3のトランジスタ素子 6 2 7のゲート端子には、第 3のバイアス抵抗 6 2 8を介して第 2のバイアス電圧 V Nが直流バイアスされている。第 1のバイアス電圧 V Pおよび第 2のバイアス電圧 V Nは、バイアス回路 6 0 4によって生成されている。バイアス回路 6 0 4の構成については後述する。この第 1のバイアス電圧 V Pによって、第 1のトランジスタ素子 6 2 1には、直流的には 1 5 [ n A] の定電流が流れるようになつている。また、第 3のトランジスタ素子 6 2 7は、 2 0 [ n A] の定電流回路として動作するように、素子寸法が設定されているものとする。

第 2のバイアス抵抗 6 2 6は、第 2のトランジスタ素子 6 2 2に自己帰還させるため、発振出力信号 S 1 と第 2のトランジスタ素子 6 2 2のゲートとの間に挿入されている。

(波形整形部の構成）

波形整形部 6 0 3は、たとえば Pチャネル MO S F E Tである第 4のトランジスタ素子 6 3 1 と、 Nチャネル MO S F E Tである第 5のトランジスタ素子 6 3 2と、第 3の結合容量 6 3 3と、第 4の結合容量 6 3 4と、第 4のバイアス抵抗 6 3 5と、第 5のバイアス抵抗 6 3 6と、から構成されている。なお、第 4のトランジスタ素子 6 3 1および第 5のトランジスタ素子 6 3 2は、インバータ（反転増幅）回路を構成している。第 4のトランジスタ素子 6 3 1および第 5のトランジスタ素子 6 3 2としては、そのしきい値電圧の絶対値が発振部 6 0 1に用いた MO S F E Tと同じ 0 . 3 [V] に設定された素子を用いる。

第 4のトランジスタ素子 6 3 1のソース端子は接地されており、第 5のトランジスタ素子 6 3 2のソース端子は、定電圧出力端子 V r e gに接続されている。また、第 4のトランジスタ素子 6 3 1のゲート端子および第 5のトランジスタ素子 6 3 2のゲート端子は、第 3の結合容量 6 3 3と第 4の結合容量 6 3 4とを介して接続されている。

第 3の結合容量 6 3 3および第 4の結合容量 6 3 4の接続点は、波形整形部 6 0 3の入力端子とされており、発振出力信号 S 1が入力される。第 4のトランジスタ素子 6 3 1のドレイン端子および第 5のトランジスタ素子 6 3 2のドレイン端子は、接続されており、波形整形出力信号 S bを出力する。

第 4のバイアス抵抗 6 3 5は、第 4のトランジスタ素子 6 3 1のゲート端子に接続され、バイアス回路 6 0 4から出力される第 1のバイアス電圧 V Pが印加される。第 5のバイアス抵抗 636は、第 5のトランジスタ素子 632のゲート端子に接続され、バイアス回路 604から出力される第 2のバイアス電圧 VNが印加される。

(バイアス回路の構成）

バイアス回路 604は、 Pチャネル MOS FETである第 6のトランジスタ素子 641および第 7のトランジスタ素子 642と、 Nチャネル MOS F ETである第 8のトランジスタ素子 643および第 9のトランジスタ素子 644と、抵抗素子である基準抵抗 645と、から構成されている。第 6〜第 9のトランジスタ素子 641〜644についても、そのしきい値電圧の絶対値が発振部 601に用いた MOSFETと同様に 0. 3 [V] に設定された素子を用いる。

また、バイアス回路 604は、定電圧を出力する回路であり、第 1のバイアス電圧 VPは、接地端子からみて、 —0. 3 [V] 程度の出力電圧値、第 2のバイァス電圧 VNは、定電圧出力端子 V r e gの電圧値からみて、 +0. 3 [V] 程度の出力電圧値となるように動作する。これらの出力電圧値は、バイアス回路 6 04を構成する MO SFET641〜644のしきい値電圧が基準となっているまた、第 6のトランジスタ素子 641のソース端子は接地されており、第 7のトランジスタ素子 642のソース端子は基準抵抗 645を介して接地されている。また、基準抵抗 645により、第 1のバイアス電圧 VPおよび第 2のバイアス電圧 VNの電圧値を調整することができる。ここでは、基準抵抗 645としては、 2500 [ΚΩ] の抵抗素子を用いることとしている。

また第 7のトランジスタ素子 642のゲート端子は、第 6のトランジスタ素子 641のゲート端子およびドレイン端子に接続されている。この端子からは第 1 のバイアス電圧 VPが出力される。そして、第 8のトランジスタ素子 643のソース端子と第 9のトランジスタ素子 644のソース端子は、定電圧出力端子 Vr e gに接続されている。

第 9のトランジスタ素子 644のゲート端子は第 8のトランジスタ素子 643 のゲート端子およびドレイン端子に接続している。この端子からは、第 2のバイァス電圧 V Nが出力される。さらに、第 6のトランジスタ素子 6 4 1のドレイン端子は、第 9のトランジスタ素子 6 4 4のドレイン端子に接続されている。また、第 7のトランジスタ素子 6 4 2のドレイン端子は、第 8のトランジスタ素子 6 4 3のドレイン端子に接続されている。

第 1のバイアス電圧 V Pは、第 1のバイアス抵抗 6 2 5を介して、第 1のトランジスタ素子 6 2 1のゲート端子に印加される。同様に、第 1のバイアス電圧 V Pは、第 4のバイアス抵抗 6 3 5を介して、第 4のトランジスタ素子 6 3 1のゲ一ト端子に印加される。

さらに、第 2のバイアス電圧 V Nは、第 3のバイアス抵抗 6 2 8を介して、第 3のトランジスタ素子 6 2 7のゲート端子に印加される。同様に、第 2のバイァス電圧 V Nは、第 5のバイアス抵抗 6 3 6を介して、第 5のトランジスタ素子 6 3 2のゲー卜端子に印加される。

このように、バイアス回路 6 0 4を設けて、発振部 6 0 1における各トランジスタ素子に独立して D Cバイアスを印加することとしているため、発振部 6 0 1 における各トランジスタ素子が低しきい値トランジスタであっても、より低い電圧によって発振部 6 0 1の発振動作を開始することができる。これにより、消費電力の低減化を実現することができる。

(計時部の構成）

計時部 6 0 5は、波形生成部 6 5 1と、時刻表示体 6 5 2と、定電圧回路 6 5 3と、プノレダウンスィッチ 6 5 4と、から構成されている。波形生成部 6 5 1は、発振部 6 0 1の出力である発振出力信号 S 1の波形が整形された波形整形出力信号 S bを多段のフリップフロップ回路で分周し、複数の分周段から得られる分周信号を合成することによって、ステップモータを駆動するパルス波形を生成する論理回路である。

この波形生成部 6 5 1は、電源が投入されたときから 1 . 5秒の間、ハイレべノレとなるバックアップ信号 S j を出力する。また波形生成部 6 5 1は、バックァップ元信号 S cと昇圧信号 S dと充電クロック S eとを出力している。これらの各種信号および波形生成部 6 5 1の構成については後述する。

時刻表示体 6 5 2は、一例としてアナログ時計を構成する要素、たとえば、図示しないステッピングモータと、減速輪列と、文字板と、指針などの時刻表示要素によって構成されている。時刻表示体 6 5 2は、波形生成部 6 5 1によって生成されたパルス波形に基づいて、ステッピングモータを駆動し、減速輪列を介して指針を回転させて時刻を表示する。時刻表示体 6 5 2については一般的な構成であるため詳細な構成説明は省略する。

定電圧回路 6 5 3は、一定電圧を出力する一般的な定電圧回路（電圧レギユレータ）である。ここでは、定電圧回路 6 5 3の出力端子を V r e gとしている。なお、定電圧回路 6 5 3は、時計ブロック 1 0 4の作動電圧である接地—端子 V s s 1間の電圧によって駆動され、接地—端子 V r e g間の電圧が、 0 . 8 [V ] となるように動作する。 V s s 1は、時計ブロック 1 0 4の負極の端子であるさらに、定電圧出力端子 V r e gには、プルダウンスィッチ 6 5 4のドレイン端子が接続されている。プノレダウンスィッチ 6 5 4は、たとえば、 Nチャネル M O S F E Tによって構成されている。プルダウンスィツチ 6 5 4のゲート端子には、バックアップ信号 S jが入力され、ソース端子には、時計ブロック 1 0 4の負極の端子 V s s 1が接続される。

このプノレダウンスィッチ 6 5 4は、発振インバータ 6 2 0などと同様に、しきい値電圧が 0 . 3 [V] のものによって構成される。バックアップ信号 S jがハィレベルの期間は、プルダウンスィツチ 6 5 4により、定電圧回路 6 5 3の出力端子 V r e gと時計プロック 1 0 4の負極の端子 V s s 1との間は短絡状態となる。一方、バックアップ信号 S jが口ウレべノレの期間は、定電圧回路 6 5 3の出力端子 V r e gの電圧値は、所定の定電圧となるように動作する。

なお、定電圧回路 6 5 3は、一般的な定電圧回路と同様に、接地—端子 V s s 1間の電圧が 0 . 8 [V] よりも低い間は、定電圧回路 6 5 3の出力端子 V r e gには、時計ブロック 104の負極の端子 V s s 1と等しい電位が現れることとする。

また、これ以降は、特に断らない限り、時計ブロック 104の負極の端子 V s s 1とは、接地一端子 V s s 1間の電圧を指すものとする。蓄電部 102の負極端子 Vs s 2についても同様に接地一端子 V s s 2間の電圧を指すものとする。 (波形生成部および制御信号生成部の構成）

つぎに、この発明の実施の形態にかかる電子時計の波形生成部 651および制御信号生成部 107の回路構成について説明する。第 7図は、この発明の実施の形態の電子時計の波形生成部 651および制御信号生成部 107の構成を示す回路図である。

波形生成部 651は、パルス合成回路 701と、モータドライバ 702と、第 1のレベルシフタ 703と、力ら構成されている。また、制御信号生成部 107 は、第 1のナンドゲート 71 1と、第 1のアンドゲート 712と、第 2のレベルシフタ 713と、第 1のオアゲート 714と、第 2のアンドゲート 71 5と、第 1のインバータ 716と、第 3のアンドゲー卜 717と、第 4のアンドゲート 7 18と、第 5のアンドゲート 719と、から構成されている。

パルス合成回路 701、モータドライバ 702、第 1のレベルシフタ 703、第 2のレベルシフタ 7.13、第 1のインバータ 716、第 3のアンドゲート 71 7および第 4のアンドゲ一ト 718のしきレ、値電圧は、一般的な電子時計の論理回路に採用される MOSFETと絶対値が同じ値（ここでは 0. 5 [V] ) とされている。ここでは、 Nチャネル MO S F ETのしきい値は 0. 5 [V] であり、 Pチャネル MOS FETのしきい値は一 0. 5 [V] である。

そして、これ以外の制御信号生成部 107中の論理回路は、発振部 601に用いたものと同様に、 Pチャネル、 Nチヤネノレともに、しきい値電圧の絶対値が低い MOS FETを用いた低しきい値 CMOS回路によって構成される。すなわち、第 1のナンドゲート 71 1と、第 1のオアゲー卜 714と、第 2のアンドゲ一ト 715と、第 5のアンドゲート 719とを、低しきい値 CMOS回路（しきレヽ値電圧の絶対値が 0 . 3 [V] ) によって構成する。

つぎに、波形生成部 6 5 1の構成 7 0 1 7 0 3について具体的に説明する。パルス合成回路 7 0 1は、一般的な電子時計で用いられる分周回路（たとえば、多段のフリップフロップ回路）と複数の論理ゲートとによって構成された一般的な論理回路であり、発振部 6 0 1の出力、すなわち、波形整形出力信号 S bが入力されることによって波形整形出力信号 S bを分周し、複数の分周段から得られる分周信号を合成することによって、時刻表示体 6 5 2のステッピングモータ（不図示）を回転駆動させるためのモータ駆動パルス波形を生成する。

また、パルス合成回路 7 0 1は、くックアップ元信号 S c と昇圧信号 S dと充電クロック S eとを出力している。昇圧信号 S dは、 4 0 9 6 [H z ] の方形波である。同様に、充電クロック S eは 1 [H z ] の方形波である。また、バックァップ元信号 S cは、時計ブロック 1 0 4に電源を投入してから 1 . 5秒間ハイレベルとなるパルス信号である。パルス合成回路 7 0 1の詳細については後述する。

また、モータドライバ 7 0 2は、レス合成回路 7 0 1のモータ駆動パルス波形をレベル変換し、時刻表示体 6 5 2のステッビングモータを駆動する大電流を供給することができるドライバ回路である。特に図示はしないが、モータドライバ 7 0 2の出力端子には、時刻表示体 6 5 2のステッピングモータの駆動コィノレが接続されている。モータドライバ 7 0 2については、一般的な電子時計と同様の回路構成であるので、詳細な説明を省略する。

また、第 1のレベルシフタ 7 0 3は、接地一端子 V r e g端子間レベルの論理信号を、接地一端子 V s s 1間レベルの信号にレベル変換するレベルシフタ回路である。バックアップ元信号 S cは、第 1のレベルシフタ 7 0 3によってバックアップ信号 S jにレベル変換される。

つぎに、制御信号生成部 1 0 7の構成 7 1 1 7 1 9について具体的に説明する。第 1のナンドゲート 7 1 1は、 2入力のナンドゲートであり、波形整形出力信号 S bとバックァップ元信号 S cとの論理積の否定信号を出力するようになつている。

また、第 1のアンドゲート 7 1 2は、 2入力のアンドゲートであり、発電検出信号 S i と昇圧信号 S dとの論理積を出力するようになっている。第 2のレベルシフタ 7 1 3は、接地一端子 V r e g間レベルの論理信号を、接地一端子 V s s 1間レベルの信号にレベル変換するレベルシフタ回路である。また、第 2のレべ /レシフタ 7 1 3は、第 1のアンドゲート 7 1 2の出力をレベル変換する回路である。

また、第 1のオアゲート 7 1 4は、 2入力のオアゲートであり、第 2のレベルシフタ 7 1 3の出力とバックアップ信号 S j との論理和を出力するようになっている。また、第 2のアンドゲート 7 1 5は、 2入力のアンドゲートであり、第 1 のナンドゲー卜 7 1 1の出力と第 1のオアゲート 7 1 4との論理積を出力するようになつている。また、第 2のアンドゲート 7 1 5の出力は、昇圧クロック S a とされている。

また、第 1のインバータ 7 1 6は、パルス合成回路 7 0 1から出力された充電クロック S eを反転して、充電クロック S eの否定信号を出力する。また、第 3 のアンドゲ一ト 7 1 7は、 2入力のァンドゲ一トであり、第 2のレベルシフタ 7 1 3の出力と充電クロック S eとの論理積を出力するようになっている。この第 3のアンドゲート 7 1 7の出力は、第 1の充電スィツチ信号 S f とされている。また、第 4のアンドゲート 7 1 8は、 2入力のアンドゲートであり、第 2のレベルシフタ 7 1 3の出力と第 1のインバータ 7 1 6の出力との論理積を出力するようになつている。また、第 4のアンドゲート 7 1 8の出力は、第 2の充電スィツチ信号 S gとされている。

また、第 5のアンドゲート 7 1 9は、 2入力のアンドゲートであり、バックァップ信号 S j と第 1のナンドゲート 7 1 1との論理積を出力するようになっている。第 5のアンドゲート 7 1 9の出力は、第 3の充電スィッチ信号 S hとされている。

なお、波形生成部 6 5 1および制御信号生成部 1 0 7の構成要素が動作するための電源としては、パルス合成回路 7 0 1と第 1のナンドゲート 7 1 1については、定電圧回路 6 5 3の出力端子 V r e g (接地—端子 V r e g間の電圧）によつて動作するようになっている。

また、波形生成部 6 5 1および制御信号生成部 1 0 7中のそれ以外の論理回路素子については、時計ブロック 1 0 4の負極端子 V s s 1 (接地—端子 V s s 1 間の電圧）によって動作するようになっている。

つぎに、第 7図に示したパルス合成回路 7 0 1について具体的に説明する。第 8図は、パルス合成回路の構成を示す回路図である。パルス合成回路 7 0 1は、分周回路 8 0 1と、パワーオンリセッ卜回路 8 0 2と、アンドゲート 8 0 3と、ラッチ回路 8 0 4と、インバータ 8 0 5と、から構成されている。

分周回路 8 0 1は、 1 5段以上のフリップフロップ列からなるカウンタ回路であり、波形整形部 6 0 3から出力される波形整形出力信号 S bを分周し、この分周信号をモータドライバ 7 0 2 (第 7図を参照。）に出力する。また、分周回路 8 0 1において、昇圧信号 S dおよび充電クロック S eは分周回路の分周出力である。

パワーオンリセット回路 8 0 2は、回路自体に電源投入された場合、ハイレべノレ（接地電位）を数マイク口秒間出力した後に口ゥレベルへ変化するパワーオンリセット信号 S kを出力する回路である。

アンドゲート 8 0 3は、分周回路 8 0 1から出力されてくる 1 [H z ] のパノレス信号および 2 [H z ] のパルス信号の論理積をラッチ回路 8 0 4に入力する。このラッチ回路 8 0 4は、論理信号を通過、あるいは保持する論理ゲートであるつぎに、このパルス合成回路 7 0 1の具体的な動作について説明する。第 9図は、パルス合成回路 7 0 1の動作をあらわすタイムチャートである。まず、接地一端子 V s s 1間に電圧が与えられることによりパワーオンリセットが立ち上がると、パワーオンリセット回路 8 0 2によりラツチ回路 8 0 4はリセットされ、ノックアツプ元信号 S cはハイレベルとなる。その 1 . 5秒後には、分周回路 8 0 1の出力を受けてアンドゲート 8 0 3がハィレベルを出力するので、ラッチ回路 8 0 4はセットされ、バックアップ元信号 S cはロウレベルへ変化しこの状態を保持する。結果としてバックアップ元信号 S cは 1 . 5秒の間ハイレベルとなるパルス信号となる。

(電子時計の動作説明）

つぎに第 1 0図〜第 1 4図を用いて、この発明の実施の形態にかかる電子時計の全体動作について説明する。ここで、第 1 0図〜第 1 3図は、この発明の実施の形態にかかる電子時計の全体動作の処理手順を示すフローチャートである。また、第 1 4図は、この発明の実施の形態の電子時計の回路要部の電圧波形を示すタイミングチャートである。特に、第 1 4図は、電子時計が停止した状態から発電部 1 0 1が発電を開始することで発振部 6 0 1およびその周辺が動作を開始する期間と、昇圧部 1 0 3が発振部 6 0 1の発信出力信号 S 1を基準として昇圧動作することにより、端子 V s s 1の電圧が上昇していく期間と、昇圧部 1 0 3が昇圧クロック S dを基準とした昇圧動作に切り替わった期間と、における回路要部波形を示したものである。ただし、第 1 4図の波形図においては、発振出力信号 S 1 と波形整形出力信号 S bと定電圧出力端子 V r e gの電圧値以外は単に論理^!だけを波形図上に示している。

また、ここでは、蓄電部 1 0 2の残量が空であり、発電部 1 0 1も発電をしておらず、時計プロック 1 0 4の動作が停止した状態から、発電部 1 0 1が発電を開始する場合について説明する。

まず、第 1図に示した第 1〜第 3の充電スィッチ 1 1 1〜 1 1 3が O F Fの状態であり、発電検出信号 S iがロウレベルとされている（ステップ S 1 0 0 1 ) 。そして、光が照射することによって太陽電池である発電部 1 0 1が受光した場合（ステップ S 1 0 0 2 ： Y e s ) 、発電を開始する（ステップ S 1 0 0 3 ) 。この発電開始によって、第 1図に示した発電検出部 1 0 6は、ロウレべノレとなつている発電検出信号 S iを、ハイレベルの発電検出信号 S iにして出力する（ステップ S 1 0 0 4 ) 。そして、この発電開始により、第 1のダイオード 121を介して発電部 101 から出力された電流が、コンデンサ 1 10に電荷として蓄えられる。ここでは、発電部 101の開放電圧は 0. 4 [V] 程度であるとする。

そして、電源電圧（端子 V s s 1の電圧）は、第 1のダイオード 12 1の電圧降下により 0. 3 [V] になる。このとき、バックアツ 7言号 S jは、ハイレべル（接地電位）となり（ステップ S 1005) 、プルダウンスィッチ 654はほぼ導通状態となる（ステップ S 1006) 。

よって定電圧出力端子 V r e gの電圧値は、電源電圧（端子 V s s 1の電圧）の電圧値と同じィ直となる。すなわち電源電圧（端子 V s s 1の電圧）および定電圧出力端子 V r e gの電圧値は、ともに 0. 3 [V] となる。

また、動作電源である端子 Vr e gの電圧、すなわちこの状態では電源電圧 ( 端子 V s s 1の電圧）、自身の M〇 S FETのしきい値以上の電圧となれば（ステップ S 1007 ： Ye s) 、バイアス回路 604は、動作を開始する（ステップ S 1008) 。

そして、バイアス回路 604から所定の電圧が出力されることにより、第 1のバイアス電圧 VPは接地電位から 0. 3 [V] 低い電位となり、第 2のバイアス電圧 VNは端子 V r e gから 0. 3 [V] 高い電位となる。

続いて、発電部 101が発電を開始した後に、電子時計 100が動作を開始する動作について説明する。バイアス回路 604から所定の電圧が出力されれば、発振部 601は発振動作点が固定され、発振動作を行う（ステップ S 1 101) 。すなわち、発振部 601を構成するトランジスタ素子のゲート端子には、ほぼ、しきい値電圧付近の電圧が直流的にバイアスされる。

このため、トランジスタ素子の増幅率は最大となり、発振部 601中の発振ィンバータ 620は、 0. 3 [V] 程度からでも増幅器として動作可能となる。さらに、共振回路 610を介して、発振出力信号 S 1が再度入力側へ（第 1および第 2の結合容量 623、 624を介して交流的に）帰還されるので、結果として発振部 601は共振回路 610の共振周波数である 32 [KH z] で発振動作を開始する。この発振出力信号 S 1はほぼ正弦波となる。

なお、この発振部 60 ]での消費電流は、第 3のトランジスタ素子 627による定電流回路によって決まり、設定値である 20 [nA] 程度に抑えられる。そして、発振部 601は、オーバートーン発振することなく安定した動作を行う。安定化容量 629の端子間電圧は、発振動作中はほぼ 0. 3 [V] となる。そして、波形整形部 603は、動作点を固定して安定した増幅動作を開始する (ステップ S 1 102) 。すなわち、波形整形部 603を構成するトランジスタ素子のゲート端子には、ほぼしきい値電圧付近の電圧が直流的にバイアスされる。このため、トランジスタ素子の増幅率は最大となり、波形整形部 603は 0. 3 [V] 程度からでも増幅器として動作可能となる。

さらに、このゲート端子に第 3の結合容量 633および第 4の結合容量 634 を介して交流的に発振出力信号 S 1が印加されるので、結果として発振出力信号 S 1が反転しかつ振幅が接地一端子 V r e g間の電圧まで増幅された波形整形出力信号 S bを出力する（ステップ S 1 103) 。

さらに、波形整形出力信号 S bは、低しきい値 CMOSによって構成された第 1のナンドゲート 71 1を介して、第 2のアンドゲート 715へ送られる。そして、制御信号生成部 107は、昇圧部 103に昇圧クロック S aを生成して出力する（ステップ S 1 104) 。

昇圧部 103は、昇圧クロック S aが入力されたことにより、この昇圧クロック S aを元に、発電部 101から印加された電源電圧（端子 V s s 1の電圧）の昇圧動作を開始する（ステップ S 1 105) 。すなわち、発振部 601の発振周波数である 32 [KHz] によって、昇圧部 103内部のコンデンサ 3 1 1〜3 13の直並列切り換え動作をする。

そして、波形整形出力信号 S bは、第 1のナンドゲート 7 1 1を介して、第 5 のァンドゲート 71 9へ送られる。これにより、制御信号生成部 107は、波形整形出力信号 S bの否定信号が増幅され方形波となつた第 3の充電スィッチ信号 S hを生成して切替制御部 108に出力する（ステップ S 1 106) 。第 3の充電スィッチ]. 1 3は、第 3の充電スィッチ信号 S hが入力されたことにより、昇圧部 1 03の昇圧動作に同期して開閉動作をおこなう（ステップ S 1 1 0 7) 。これにより、時計ブロック 1 04へ昇圧出力を送るように動作する（ステップ S 1 20 1) 。なお、この時点では、しきい値電圧の高い MO S F ET によって構成されたパルス合成回路 70 1およびモータドライノ 702などは動作しない。

そして、昇圧部 1 03が昇圧動作を継続すると、電源電圧（端子 V s s 1の電圧）は増加する。バックアップ信号 S jがハイレべノレである期間では、プルダウンスィッチ 654は導通状態のままであるので、定電圧出力端子 V r e gの電圧は、電源電圧（端子 V s s 1の電圧）と同じ電圧のままである。

また、電源電圧 (端子 V s s 1の電圧）は、やがて発電電圧の 4倍である 1. 6 [V] 程度まで上昇する。電源電圧（端子 V s s 1の電圧）が計時部 605の作動電圧（たとえば、 1. 2 [V] ) 以上に昇圧された場合（ステップ S 1 20 2 : Ye s) 、パルス合成回路 70 1の動作が開始する（ステップ S 1 203) ₀

これにより、パルス合成回路 70 1も分周、パルス合成動作が可能となり、昇圧ク口ック S dおよび充電クロック S eを出力する（ステップ S 1 204) 。また、発振部 60 1の動作開始から 1. 5秒経過した場合（ステップ S 1 205 ： Ye s) 、バックアップ信号 S j (すなわちバックアップ元信号 S c) がハイレベルからロウレベルへと立ち下がる（ステップ S 1 206) 。

バックアップ信号 S jが口ウレべノレとなると、プノレダウンスィツチ 6 54は非導通状態となる（ステップ S 1 207) 。これにより、定電圧出力端子 V r e g の電圧値は所定の定電圧値へと切り替わる。なお定電圧回路 6 5 3の定電圧動作のため、定電圧出力端子 V r e gの電圧値は電源電圧（端子 V s s 1の電圧）が増加しても所定の定電圧値以上とはならない。

また、発振部 60 1が動作を開始してから 1. 5秒経過後に、発電検出部 1 0 6が発電を検出した場合（ステップ S 1 30 1 ： Y e s) 、発電検出信号 S iはハイレベルを保持する。すると、第 1のアンドゲート 7 1 2および第 2のレベルシフタ 7 1 3を介して、昇圧信号 S dが第 3のアンドグート 7 1 7と第 4のアンドゲート 7 1 8とに送られる。

これにより、第 1の充電スィツチ信号 S f と第 2充電スィツチ信号 S gには、 5 0 0ミリ秒おきに昇圧信号 S dが現れ、第 1の充電スィッチ信号 S f と第 2充電スィツチ信号 S gが出力される。

そして、第 1の充電スィッチ信号 S ίが、第 1の充電スィッチ 1 1 1に入力されることによって、第 1の充電スィッチ 1 1 1は開閉動作する（ステップ S 1 3 0 2) 。これにより、昇圧部 1 0 3から時計ブロック 1 04に昇圧出力されることとなり、時計ブロック 1 04の計時動作がおこなわれる（ステップ S 1 3 0 3 ) 。

また、第 2の充電スィッチ信号 S gが、第 2の充電スィッチ 1 1 2に入力されることによって、第 2の充電スィッチ 1 1 2は開閉動作する（ステップ S 1 30 4) 。これにより、昇圧部 1 0 3から蓄電部 1 0 2に昇圧出力され、蓄電部 1 0 2の蓄電動作がおこなわれる（ステップ S 1 3 0 5) 。この後、ステップ S 1 3 0 1に戻る。

すなわち、第 1の充電スィッチ 1 1 1と第 2の充電スィッチ 1 1 2とによって、昇圧部 1 0 3から出力される昇圧出力が、時計ブロック 1 04と蓄電部 1 0 2 とに振り分けられ、時計プロック 1 04の計時動作と蓄電部 1 0 2への充電動作とが並行しておこなうことができる。

このように、発電部 1 0 1が発電状態である間は、発電検出部 1 0 6がこれを検知して昇圧部 1 0 3が昇圧動作を行うので、時刻表示をおこないつつ、蓄電部 1 0 2への充電をおこなうことができる。

一方、発電を検出していない場合（ステップ S 1 30 1 ： N o) 、発電部 1 0 1が非発電状態となり、発電検出信号 S iはロウレベルとなる（ステップ S 1 3 0 6) 。これにより、昇圧クロック S aはロウレベルになり（ステップ S 1 30 7) 、第 1の充電スィッチ信号 S f と第 2充電スィッチ信号 S gの出力が停止することとなり、第 1の充電スィッチ 1 1 1ど第 2の充電スィッチ 1 12の開閉動作が停止する（ステップ S 1308) 。これにより、昇圧部 103の昇圧動作が停止する。

また、一旦、蓄電部 102に電気エネルギーが蓄電されている場合（ステップ S 1 309 : Ye s) 、蓄電部 102から時計プロック 104に放電されて、計時部 605の計時動作がおこなわれる（ステップ S 1310) 。この後、ステツプ S 1301に戻る。これにより、発電部 101が非発電状態であっても、時計ブロック 104の計時動作を継続することができる。

すなわち、実施の形態の電子時計 100によれば、電子時計 100が発振起動した直後から所定の期間に相当する 1. 5秒間の間、昇圧部 103は時計部 10 4に強制的に昇圧出力をおこない、それ以降は発電の有無に応じて昇圧出力を行うように動作することができる。

(波形生成部の他の例）

また、上述した実施の形態においては、昇圧部 103が動作する期間は発振部 601が始動してから 1. 5秒という所定の時間に固定されているが、より安全に電子時計 100を起動するために、時計プロック 104の端子間電圧が充分に上昇するまで、昇圧部 103を継続動作することとしてもよい。

この場合の電子時計 100における波形生成部の他の例について説明する。第 15図は、波形生成部の他の例を示すブロック図である。なお、第 15図において、上述した実施の形態と同一構成については同一符号を付し、その説明を省略する。

第 15図に示すように、波形生成部 1500には、第 7図において示したパノレス合成回路 701、モータドライバ 702およびレベルシフタ 703のほ力 \ さらに、電源電圧検出部 1501と、パワーオンリセット回路 1502と、ラッチ回路 1503と、インバータ 1504と、から構成されている。これらは、ノ、。ノレス合成回路 701などと同じしきい値の MOSFETによって構成することがでさる。パワーオンリセット回路 1 5 0 2は、回路自体に電源投入された場合、ハイレベル（接地電位）を数マイク口秒間出力した後に口ゥレベルへ変化するパワーォンリセッ卜信号を出力する回路である。

電源電圧検出部 1 5 0 1は、入力電圧が所定の電圧未満か否かを判定する一般的な電圧検出回路である。ここでは、時計ブロック 1 0 4に印加された電圧が 1 . 2 [V] 未満であればロウレベルを出力し、それ以外ではハイレベルを出力するものを用いている。電源電圧検出部 1 5 0 1の出力信号は、電源電圧検出信号 S mとする。

ラッチ回路 1 5 0 3は、ノアゲート 2個で構成する一般的なラッチ回路である。ラッチ回路 1 5 0 3のリセット入力には、ノヽ。ヮーオンリセット回路 1 5 0 2力ら出力される信号が入力され、セット入力には電源電圧検出信号 S mが入力される。

そして、ラッチ回路 1 5 0 3の出力信号は、インバ一タ 1 5 0 4に入力され、ラッチ回路 1 5 0 3の出力信号の否定信号を生成する。このインバータ 1 5 0 4 の出力信号は、実施の形態で示したバックアツプ元信号 S cとして、ナンドゲート 7 1 1や第 1のレベルシフタ 7 0 3に入力される。

続いて、この波形生成部 1 5 0 0を用いた場合の電子時計 1 0 0の起動処理について説明する。第 1 6図は、この波形生成部 1 5 0 0を用いた場合の電子時計 1 0 0の動作処理手順を示すフローチヤ一トであり、第 1 7図は、この波形生成部 1 5 0 0を用いた場合の電子時計 1 0 0の回路要部の電圧波形を示すタイミングチヤー卜である。なお、第 1 0図、第 1 1図および第 1 3図に示した起動処理手順は、この起動処理手順と共通するためその説明を省略する。

まず、第 1 6図に示すように、電源電圧（端子 V s s 1の電圧）が計時部 6 0 5の作動電圧（たとえば、 1 . 2 [V] ) 以上に昇圧されていない場合（ステツプ S 1 6 0 1 : N o ) 、電源電圧検出信号 S mは、ロウレベルを保持する（ステップ S 1 6 0 2 ) 。したがって、ラッチ回路 1 5 0 3もリセット状態を保持するため（ステップ S 1 6 0 3 ) 、バックアップ信号 S i もハイレベルを保持し（ステツプ S I 6 0 4 ) 、コンデンサ 1 1 0と時計ブロック 1 0 4への昇圧を継続する。そして、ステップ S 1 6 0 1に戻る。

一方、電源電圧（端子 V s s 1の電圧）が計時部 6 0 5の作動電圧（たとえば、 1 . 2 [V] ) 以上に昇圧された場合（ステップ S 1 6 0 1 ： Y e s ) 、電源電圧検出信号 S mは、ロウレベルからハイレベルに切り替わる（ステップ S 1 6 0 5 ) 。したがって、ラッチ回路 1 5 0 3もリセット状態からセット状態に切り替わり（ステップ S 1 6 0 6 ) 、バックアップ信号 S j もハイレベルから口ウレベルに立ち下がる（ステップ S 1 6 0 7 ) 。

そして、ロウレベルのバックアップ信号 S jがプルダウンスィツチ 6 5 4に入力されることにより、プノレダウンスィッチ 6 5 4が非導通状態となる（ステップ S 1 6 0 8 ) 。これにより、昇圧動作が停止する。

すなわち、この電子時計 1◦ 0は、電子時計 1 0 0が発振起動した直後から、時計プロック 1 0 4の端子電圧が所定の電圧値に相当する 1 . 2 [V] に達するまでの間は、昇圧部 1 0 3は時計プロック 1 0 4に強制的に昇圧出力を行い、それ以降は発電の有無に応じて昇圧出力を行うように動作する。

この後、パルス合成回路 7 0 1の動作が開始する（ステップ S 1 6 0 9 ) 。これにより、パルス合成回路 7 0 1も分周、パルス合成動作が可能となり、昇圧クロック S dおよび充電クロック S eを出力する（ステップ S 1 6 1 0 ) 。そして、第 1 3図に示したステップ S 1 3 0 1に移行して、昇圧部 1 0 3は宪電部 1 0 1の発電状態に応じて昇圧動作をおこなうことができる。

すなわち、この電子時計 1 0 0は、発振部 6 0 1が発振始動した直後から、時計プロック 1 0 4の端子電圧が所定の電圧値に相当する 1 . 2 [V] に達するまでの間は、昇圧部 1 0 3は時計プロック 1 0 4に強制的に昇圧出力を行い、それ以降は発電の有無に応じて昇圧出力を行うように動作する。

特に、この例によれば、発電部 1 0 1から得られる発電電流が充分でなく、時計プロック 1 0 4の端子電圧を上昇させるのに時間がかかるような環境下であつても、時計プロック 1 0 4が低電圧で誤動作することなく安全に電子時計を起動動作させることができる。

(波形生成部および制御信号生成部の別の構成例）

つぎに、波形生成部および制御信号生成部の別の構成例について説明する。この構成例は、上述した実施の形態において昇圧動作をおこなう所定時間（1 . 5 秒間）のタイマ機能を、波形生成部には設けず、波形生成部から独立して制御信号生成部に設けた構成例である。

第 1 8図は、波形生成部および制御信号生成部の別の構成例を示すブロック図であり、第 1 9図は、第 1 8図に示した制御信号生成部に設けたタイマ機能を示すタイムチャートである。なお、第 1 8図において、上述した実施の形態と同一構成については同一符号を付し、その説明を省略する。また、第 1 8図にあらわされていない制御信号生成部 1 8 0 2内部の構成については、上述した実施の形態の制御信号生成部 1 0 7 (第 7図参照）と同一構成であるため、ここでは省略する。

第 1 8図に示す分周回路 1 8 0 1は、第 8図に示した分周回路 8 0 1と同様、 1 5段以上のフリップフロップ列からなるカウンタ回路であり、第 6図に示した波形整形部 6 0 3から出力される波形整形出力信号 S bを分周し、この分周信号をモータドライノく 7 0 2に出力する。

また、分周回路 8 0 1は、昇圧信号 S dおよび充電クロック S eを出力する。一方、この分周回路 1 8 0 1は、制御信号生成部 ]. 8 0 2に対し、昇圧動作の基準となるバックアップ元信号 S cを生成するための 1 [H z ] のパルス信号および 2 [H z ] のパルス信号を出力しない。

また、パワーオンリセット回路 1 8 0 3は、回路自体に電源投入された場合、ハイレベル（接地電位）を数マイク口秒間出力した後に口ゥレベルへ変化するパヮーオンリセット信号を出力する回路である。

昇圧停止指示信号出力部としてのタイマ回路 1 8 0 4は、電源投入がなされてから 1 . 5秒間口ウレベルを出力した後にハイレベルへと変化するタイマ信号 S oを出力する回路である。ラッチ回路 1 8 0 5は、パワーオンリセット信号をリセット入力し、タイマ信号 S oをセット入力することにより、論理信号を通過あるレヽは保持する論理グートによって構成されている。

この構成によれば、接地一端子 V s s 1端子間に電圧が与えられると、第 1 9 図に示すように、パワーオンリセット回路 1 8 0 3のパワーオンリセット信号により、ラッチ回路 1 8 0 5はリセットされ、インバータ 1 8 0 6によってバックアップ元信号 S cはハイレベルとなる。

一方、その 1 . 5秒後には、タイマ回路 1 8 0 4がハイレベルを出力するのでラッチ回路 1 8 0 5はセットされ、ノくックアップ元信号 S cは、インバータ ] - 8 0 6によってロウレベルに立ち下がり、この状態を保持する。そして、結果としてバックアップ元信号 S cは、 1 . 5秒の間ハイレベルとなるパルス信号となるこの構成によれば、昇圧動作を停止するタイマ回路を、分周回路 1 8 0 1とは切り離して構成することができるため、タイマ回路を交換するだけで、タイマ信号 S oの出力タイミングを変更することができ、電子時計ごとに、起動時における昇圧動作の停止時間を変更することができる。

(昇圧停止指示信号出力部の別の構成例）

つぎに、第 1 8図に示したタイマ回路 1 8 0 4を、タイマ回路 1 8 0 4に設定されている所定時間を変更することができる構成に置き換えた場合について説明する。第 2 0図は、所定時間を変更する昇圧停止指示信号出力部のハードウア構成を示すブロック図である。

第 2 0図に示すように、この昇圧停止指示信号出力部 2 0 0 0は、 C P U 2 0 0 1と、 R AM 2 0 0 2と、 R OM 2 0 0 3と、入力 I , F (インターフェース ) 2 0 0 4と、不揮発性メモリである E E P R OM 2 0 0 5と、出力 I , F (ィンターフェース) 2 0 0 6と、がバス 2 0 0 7に接続されて構成されている。

C P U 2 0 0 1は、昇圧停止指示信号出力部 2 0 0 0全体の制御を司る。この

C P U 2 0 0 1は、低電圧によって駆動する構成とされており、たとえば、時計ブロック 1 0 4の負極端子 V s s 1 (接地一端子 V s s 1問の電圧）によって起動するようになっている。

RAM2002は、 C PU 2001のワークエリアとして使用される。 ROM 2003は、このタイマ処理を実行するプログラムなどが記憶される。入力 I F 2004は、入力キ一 2010の操作によって得られる時間情報を入力する。この入力キー 2010は、たとえば、 0. 5秒、 1. 0秒、 1. 5秒または 2. 0秒などのように 4種類の時間間隔をあらわす時間情報を選択できる切替式のスィツチやボタンなどによって構成とされている。

EEPROM2005には、入力された時間情報を書き込まれる。時間情報は上述のように 4種類とした場合、 EE PROM2005は 2ビット程度で構成することができる。なお、 EEPROM2005のかわりに、フラッシュメモリを用いてもよい。また、出力 I/F 2006は、生成される昇圧停止指示信号を、第 18図に示したラツチ回路 1805に出力する。

つぎに、第 20図に示した昇圧停止指示信号出力部 2000の機能的構成について説明する。第 21図は、第 20図に示した昇圧停止指示信号出力部の機能的構成を示すブロック図である。

入力部 2101は、入力キー 2010の操作によって選択されたいずれかの時間情報を入力する。この入力部 21◦ 1は、具体的には、第 20図に示した入力 I /F 2004によってその機能を実現する。

時間情報書込処理部 2102は、入力部 2101から入力されてきた時間情報を、時間情報記憶部 2103に書き込む。このとき、それまでに記憶されていた時間情報は消去される。この時間情報書込処理部²102は、具体的には、たとえば、第 20図に示した ROM 2003に格納されたプログラムを CPU 200 1が実行することによってその機能を実現する。

時間情報記憶部 2103は、時間情報書込処理部 2102によって書き込まれた時間情報を記憶する。この時間情報記憶部 2103は、具体的には、たとえば、第 20図に示した EE PROM2005によってその機能を実現する。

時間情報抽出部 2104は、 CPU2001が起動した場合、時間情報記憶部 2 1 0 3に記憶されている時間情報を抽出する。この時間情報抽出部 2 1 0 4は、具体的には、たとえば、第 2 0図に示した R OM 2 0 0 3に格納されたプログラムを C P U 2 0 0 1が実行することによってその機能を実現する。

昇圧停止指示信号生成部 2 1 0 5は、時間情報抽出部 2 1 0 4によって抽出された時間情報を、その時間情報の時間間隔に応じた昇圧停止指示信号を生成し、ラッチ回路 1 8 0 5に出力する。この昇圧停止指示信号は、第 1 9図に示したタイマ信号 S oと同じ信号であるが、立ち上がり時間が、時間情報ごとに異なる。たとえば、時間情報が 0 . 5秒である場合は、昇圧停止指示信号の立ち上がりまでの時間も 0 . 5秒となる。この昇圧停止指示信号生成部 2 1 0 5は、具体的には、たとえば、第 2 0図に示した R OM 2 0 0 3に格納されたプログラムを C P U 2 0 0 1が実行することによってその機能を実現する。

つぎに、この昇圧停止指示信号出力部 2 0 0 0の昇圧停止指示信号出力処理手順について説明する。第 2 2図は、この昇圧停止指示信号出力部 2 0 0 0の昇圧停止指示信号出力処理手順を示すフ口一チヤ一トである。

第 2 2図に示すように、入力キー 2 0 1 0が操作された場合（ステップ S 2 2 0 1 ： Y e s ) 、入力キー 2 0 1 0の操作によって選択された時間情報を時間情報記憶部 2 1 0 3に書き込む（ステップ S 2 2 0 2 ) 。

そして、蓄電部 1 0 2の残量が空であり、発電部 1 0 1も発電をしておらず、時計プロック 1 0 4の動作が停止した状態から、発電部 1 0 1が発電を開始すると、 C P U 2 0 0 1が起動する。この起動を検知した場合（ステップ S 2 2 0 3 ： Y e s ) 、時間情報記憶部 2 1 0 3に記憶されている時間情報を抽出する（ステツプ S 2 2 0 4 ) 。

そして、抽出された時間情報から、昇圧停止指示信号としてタイマ信号 S oを生成して、ラッチ回路 1 8 0 5に出力する（ステップ S 2 2 0 5 ) 。複数種類の電子時計の製造時において、一律に、たとえば 1 . 5秒に設定しておいた場合、出荷時または販売時において、所定時間の変更をおこなうことができ、各電子時計の大きさやデザインによって発電部 1 0 1の有効受光面積に応じて、昇圧動作の基準となる所定時間の変更処理をおこなうことができ、電子時計の種類に応じて安定した起動をおこなうことができる。

たとえば、女性用の電子時計は、男性用の電子時計よりも小型であることから、発電部 1 0 1である太陽電池も小さくなつており、有効受光面積も小さい。し力し、昇圧動作の基準となる所定時間の時間間隔が長くなるように設定することにより、太陽電池が未発電または未充電の場合であっても、安定した起動をおこなうことができる。

このように、上述した実施の形態にかかる電子時計 1 0 0では、水晶発振回路自体を、太陽電池 1段分より低い 0 . 4 [V] という低い発電電圧の印加によつて発振始動することができる。これにより、太陽電池の小型化を図ることができ、電子時計 1 0 0自体の小型化を図ることができる。特に、男性用の電子時計に比べて小型である女性用の電子時計 1 0 0であっても、低電圧発電によって起動することができる。また、電子時計 1 0 0の軽量化を図ることができるため、携帯性が向上するとともに、長時間腕に取り付けていても疲れない電子時計 1 0 0 を作成することができる。

また、文字盤からの反射光を取り込むために白色系の文字盤を採用する必要もなく、さまざまな色の文字盤を採用することができるため、装飾性の向上を図ることができる。

また、文字盤の下に敷設される円盤状の太陽電池は、高い電源電圧を生成することができ、入射光の透過特性のよい黒色系の文字盤に制約されるが、この電子時計 1 0 0では、発電部 1 0 1の電源電圧よりも低い始動電圧によって発振部 6 0 1を低電圧始動できるため、受光効率が低下しても十分に電子時計 1 0 0を起動することができる。したがって、文字盤を黒色系に限定する必要がなく、さまざまな色の文字盤を採用することができるため、装飾性の向上を図ることができる。

また、発振部 6 0 1および波形整形部 6 0 3により、発振開始直後から発振周波数と同一周波数の昇圧クロック S aによって、直接昇圧部 1 0 3を駆動するようにしたため、発振部 6 0 1自体の始動電圧よりも定格電圧の高いステッピングモータなどの負荷を即時に動作させることができる。

また、この発振部 6 0 1への給電に定電流回路を用いることでオーバートーン発振も抑制することができ、かつ通常発振時の消費電力を従来よりも低くできるため、安定した発振特性を維持したまま、電子時計 1 0 0の起動特性の向上を図ることができる。

特に、この電子時計 1 0 0には、一般的な電子時計の発振回路に用いる水晶振動子 6 1 1を用いており、 C R発振回路やリング発振回路といった消費電流の大きい他の発振回路を用いていない。したがって、発振動作に必要な電流が格段に小さくすることができ、発振始動し易く、電子時計 1 0 0のスムーズな起動をおこなうことができる。

またこれにより、出力抵抗値の高い熱電発電器なども発電部 1 0 1として採用することができる。また、 C R発振回路やリング発振回路といった消費電流の大きい発振回路を別途用意する必要もなく、部品点数を減少させることができる。この部品点数の減少により、電子時計 1 0 0の小型化を図ることができ、女性用の電子時計 1 0 0のように小型の電子時計の設計やデザィンの自由度の向上を図ることができる。

なお、上述した実施の形態における電子時計 1 0 0を構成する回路要素は、これらに限定するものではない。たとえば、蓄電部 1 0 2の充放電制御の経路を簡単にするため、蓄電部 1 0 2から時計ブロック 1 0 4へ電力供給を行うためには、第 2のダイオード 1 2 2を用いたが、これを M〇S F E Tで構成したスィッチとしてもよレ、。同様に第 1のダイオード 1 2 1は MO S F E Tで構成したスイツチとしてもよい。また昇圧部 1 0 3としては、コンデンサの接続状態を切りかえる形式のものを仮定したが、その他コイルに生じる誘起電圧を利用したものであつてもよレヽ。

また、太陽電池を小型化しても十分、電子時計 1 0 0を起動するだけの電力を得ることができるため、電子時計 1 0 0の小型化や設計の自由度の向上を図ることができ、特に、小型化が要求されている女性用の電子時計に適用することができる。

また、上述した実施の形態では、発電部 1 0 1として太陽電池を用いて発電する電子時計 1 0 0について説明したが、このほか、人体の熱によって熱エネルギ一を生成する熱電対を複数直列化し、その熱電対の両端の温度差により発電する温度差発電式の電子時計や、回転錘の振動によって得られる機械的エネルギーを電気的エネルギーに変換して発電する機械発電式の電子時計についても適用することができる。

また、発生電圧が低い発電器を用いて電子時計 1 0 0以外の様々な電子機器も駆動させることができる。この電子時計 1 0 0以外の電子機器としては、携帯型の電子機器、たとえば、携帯電話機、 P D A ( P e r s o n a l D i g i t a 1 A s s i s t a n c e ) または携帯型ラジオ（たとえばカード型ラジオ）などが挙げられる。この場合、第 1図に示した計時部 6 0 5を、その電子機器固有の作動をおこなう作動部に置き換えることにより、低電圧始動した発振部 6 0 1 からの発振出力によって、電子機器の起動をおこなうことができる。

以上説明したように、この発明によれば、電子時計や電子機器が作動する場合に必要な作動電圧よりも低い電源電圧を印加することによって電源電圧を作動電圧に昇圧することができる。したがって、太陽や照明の光、人体の熱または振動などから得られる外部エネルギーを電気エネルギーに変換することによって生成される電源電圧が、作動電圧よりも低い場合でも、電子時計や電子機器を確実に起動することができるという効果を奏する。

また、生成される電源、電圧は、作動電圧よりも低くても +分に起動することができるため、外部エネルギーを電気エネルギーに変換する電源電圧生成手段、たとえば、太陽電池、熱電対または回転錘を、電源電圧が生成できる程度に小型化することができ、電子時計や電子機器の小型化を図ることができるという効果を奏する。

特に、生成される電圧が電源電圧程度である小型の太陽電池、熱電対または回転錘を搭載する場合でも、十分に起動することができるため、男性用の電子時計に比べて小さい女性用の電子時計にも適用することができるという効果を奏する。また、作動電圧を生成する大型の太陽電池、熱電対または回転錘を設ける必要もなく、細かい装飾がほどこされた小型の女性用電子時計を作成することができるという効果を奏する。産業上の利用可能性

以上のようにこの発明は、外部からのエネルギーを電気エネルギーに変換する発電機能を備えた電子時計や、携帯電話機、 P D A、携帯型ラジオなどの電子機器に適用することができる。

Claims

請求の範囲

1 . 外部エネルギーを電気エネルギーに変換して、所定の作動電圧よりも低い電源電圧を生成する電源電圧生成手段と、

前記電源電圧生成手段によって生成された電源電圧を印加することによって、所定の発振信号を出力する発振信号出力手段と、

前記電源電圧生成手段によって生成された電源電圧を、少なくとも前記所定の作動電圧まで昇圧する昇圧手段と、

前記発振信号出力手段によって出力された発振信号に基づいて、前記所定の作動電圧を印加することによって計時をおこなう計時手段と、

を備えたことを特徴とする電子時計。

2 . 前記昇圧手段を制御して、前記所定の発振信号に基づいて、所定時間のみ、前記電源電圧を昇圧する昇圧制御手段を備えたことを特徴とする請求の範囲第 1 項に記載の電子時計。

3 . 前記発振信号出力手段によって出力された発振信号を分周する分周手段と、前記分周手段から出力される分周信号に基づいて、前記発振信号出力手段が前記発振信号を出力してから前記所定時間経過したときに前記昇圧手段による昇圧動作の停止を指示する昇圧停止指示信号を出力する昇圧停止指示信号出力手段と、を備え、

前記昇圧制御手段は、前記昇圧停止指示信号出力手段によって出力された昇圧停止指示信号に基づいて、昇圧を停止することを特徴とする特許請求の範囲第 2 項に記載の電子時計。

4 . 前記昇圧制御手段は、

前記発振信号出力手段が始動してから前記所定時間経過したときに前記昇圧手段による昇圧動作の停止を指示する昇圧停止指示信号を出力する昇圧停止指示信号出力手段を備え、

前記昇圧停止指示信号出力手段によって出力された昇圧停止指示信号に基づいて、昇圧を停止することを特徴とする特許請求の範囲第 2項に記載の電子時計。

5 . 前記昇圧制御手段は、

時間間隔が異なる複数の前記所定時間のうちいずれか一つをあらわす時間情報を入力する時間情報入力手段と、

前記時間情報入力手段によって入力された時間情報を記憶する時間情報記憶手段と、

前記電源電圧生成手段から生成された電源電圧が印加されることによって、前記時間情報記憶手段によつて記憶された時間情報を抽出する時間情報抽出手段と前記時間情報抽出手段によって抽出された時間情報に基づいて、抽出された前記時間情報によってあらわされる所定時間が経過したときに前記昇圧手段による昇圧動作の停止を指示する昇圧停止指示信号を生成する昇圧停止指示信号生成手段と、を備え、

前記昇圧停止指示信号生成手段によつて生成された昇圧停止指示信号に基づレ、て、昇圧を停止することを特徴とする特許請求の範囲第 2項に記載の電子時計。

6 . 前記昇圧手段によって前記電源電圧が前記所定の作動電圧に昇圧されたか否かを検出する電源電圧検出手段と、

前記昇圧手段を制御して、前記所定の発振信号および前記電源電圧検出手段によって検出された検出結果に基づいて、前記電源電圧を昇圧する昇圧制御手段とを備えたことを特徴とする請求の範囲第 1項に記載の電子時計。

7 . 前記昇圧制御手段は、前記発振信号出力手段が前記発振信号を出力してから所定時間経過した場合、前記発振信号および前記電源電圧検出手段によつて検出された検出結果に基づいて、前記昇圧手段の昇圧動作を制御することを特徴とする特許請求の範囲第 6項に記載の電子時計。

8 . 前記発振信号出力手段は、

前記始動電圧が印加されることによつて発振する発振回路と、

前記発振回路から出力される信号によつて共振する共振回路と、

一定の電流を供給する定電流回路と、

前記定電流回路から一定の電流が供給されることにより、前記共振回路から出力される信号を反転増幅して前記発振信号を出力する発振ィンバータと、を備えることを特徴とする特許請求の範囲第 1項〜第 7項のいずれか一つに記載の電子時計。

9 . 前記計時手段は、複数の電界効果トランジスタからなる論理回路を備えており、

前記発振ィンバータは、前記計時手段に含まれている電界効果トランジスタよりもしきレ、値電圧の低、電界効果トランジスタによつて構成されていることを特徴とする特許請求の範囲第 8項に記載の電子時計。

1 0 . 前記計時手段は、複数の電界効果トランジスタからなる論理回路を備えており、

前記計時手段に含まれている電界効果トランジスタよりも、しきい値電圧の低レ、電界効果トランジスタによつて構成され、前記発振信号出力手段から出力される発振信号の波形を整形して、前記計時手段に出力する波形整形手段を備えることを特徴とする特許請求の範囲第 8項に記載の電子時計。

1 1 . 前記計時手段は、複数の電界効果トランジスタからなる論理回路を備えており、

前記昇圧制御手段は、前記計時手段に含まれている電界効果トランジスタよりも、しきレ直電圧の低、電界効果トランジスタによつて構成されていることを特徵とする特許請求の範囲第 8項に記載の電子時計。

1 2 . 前記発振回路と同じしきい値の電界効果トランジスタによって構成され、前記発振ィンバータに所定のバイアス電圧を印加するバイアス回路を備えることを特徴とする特許請求の範囲第 8項に記載の電子時計。

1 3 . 前記宪振信号出力手段から出力される発振信号の波形を整形して、前記計時手段に出力する波形整形手段と、

前記波形整形手段と同じしきレ、値の電界効果トランジスタによつて構成され、前記波形整形手段に所定のバイァス電圧を印加するバイアス回路と、

を備えることを特徴とする特許請求の範囲第 8項に記載の電子時計。

1 4 . 所定の発振信号に基づいて、所定の作動電圧を印加することによって作動する電子機器であって、

外部エネルギーを電気エネルギーに変換して、前記所定の作動電圧よりも低い電源電圧を生成する電源電圧生成手段と、

前記電源電圧生成手段によって生成された電源電圧によって、前記所定の発振信号を出力する発振信号出力手段と、

を備えたことを特徴とする電子機器。

1 5 . 所定の発振信号に基づいて、所定の作動電圧を印加することによって作動する電子機器を起動する起動方法であって、

外部エネルギーを電気エネルギーに変換して、前記所定の作動電圧よりも低い電源電圧を生成する電源電圧生成工程と、

前記電源電圧生成工程によつて生成された電源電圧によって、前記所定の発振信号を出力する発振信号出力工程と、

前記電源電圧生成工程によって生成された電源電圧を、少なくとも前記所定の作動電圧まで昇圧する昇圧工程と、

を含んだことを特徴とする起動方法。