WO2004019388A1 - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
WO2004019388A1
WO2004019388A1 PCT/JP2003/009338 JP0309338W WO2004019388A1 WO 2004019388 A1 WO2004019388 A1 WO 2004019388A1 JP 0309338 W JP0309338 W JP 0309338W WO 2004019388 A1 WO2004019388 A1 WO 2004019388A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
semiconductor wafer
film
back surface
thinning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2003/009338
Other languages
English (en)
French (fr)
Inventor
Kazuhisa Arai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to AU2003252248A priority Critical patent/AU2003252248A1/en
Priority to EP03792633A priority patent/EP1548801A4/en
Priority to US10/525,007 priority patent/US20050233548A1/en
Publication of WO2004019388A1 publication Critical patent/WO2004019388A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H10P72/7604—
    • H10P52/00—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B41/00—Component parts such as frames, beds, carriages, headstocks
    • B24B41/06—Work supports, e.g. adjustable steadies
    • B24B41/061—Work supports, e.g. adjustable steadies axially supporting turning workpieces, e.g. magnetically, pneumatically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H10P50/00—
    • H10P95/00—

Definitions

  • the present invention relates to a method for manufacturing a semiconductor wafer having a film formed on a back surface.
  • electrodes are buried from the surface on which the circuit is formed to the back surface, and the electrodes are exposed by mechanical polishing or chemical etching of the back surface.
  • an insulating film such as a SiO 2 film is formed on the back surface of the semiconductor wafer in order to prevent the metal such as copper constituting the electrode from diffusing into the semiconductor such as silicon.
  • the back surface of the semiconductor wafer is polished or etched, and a metal film such as Ti, Ag, or Au is formed on the back surface by several tens nm.
  • a technique for forming a semiconductor layer x by forming a thickness has also been put to practical use.
  • the thickness of the semiconductor wafer is reduced to, for example, about 100 m to 15 m. Then, there is a problem in that the semiconductor: warp occurs in ⁇ 8, which hinders the formation of the film, and the film cannot be formed uniformly.
  • the thickness of the semiconductor layer is limited to about 200 m at present in order to give the semiconductor layer 18 a rigidity that does not cause warping, and the thickness cannot be made thinner than that. is there.
  • the present invention relates to a method for producing a semiconductor X-8 having a film formed on the back surface of a semiconductor X-8 having a circuit formed on the front surface, the method comprising: An integrated process of supporting the surface of the semiconductor wafer on the support surface of the support substrate having a surface and integrating the support substrate and the semiconductor wafer, and a thin processing device for processing the semiconductor wafer thinly, and A thinning process for uniformly removing the back surface of the integrated semiconductor wafer and thinning the semiconductor wafer, and a film forming a film on the back surface of the integrated semiconductor wafer using the film forming apparatus and the supporting substrate.
  • a method for manufacturing a semiconductor wafer which is at least composed of a forming step.
  • the manufacturing method of the semiconductor device I: 18 is such that the thinning device comprises a chuck table for holding the semiconductor wafer and a thin processing means for operating the semiconductor wafer held on the chuck table. Chucking the support substrate integrated with the semiconductor wafer Holding the table, and applying a thin processing step to the back surface of the semiconductor X-8 to perform a thin processing step, wherein the film forming apparatus is held by the holding section for holding the semiconductor wafer and the holding section. And a film forming means for forming a film on the surface of the semiconductor wafer.
  • the supporting substrate integrated with the semiconductor X-8 after thinning is held in a holding portion, and the semiconductor film is formed by the film forming means.
  • the thinning device is a polishing device provided with a polishing means as the thinning means
  • the film forming device is provided with a pressure reducing device provided with a film forming means for forming the film in a reduced pressure environment.
  • the supporting substrate is a glass substrate
  • the semiconductor ⁇ X-8 is processed so as to have a thickness of 100 / m to 15 jUm. The thickness is 1 to 3 mm, the semiconductor ⁇ The additional requirements to be adhered to the supporting substrate through an adhesive made of fat.
  • the film formation process is performed in a state where the semiconductor wafer is supported by the highly rigid support substrate. Even with a semiconductor wafer processed extremely thin as described above, warping does not occur, and a film can be formed.
  • FIG. 1 is a perspective view showing an example of a semiconductor ⁇ : n-8 to which the present invention is applied.
  • FIG. 2 is a perspective view showing an example of a support substrate integrated with the semiconductor wafer.
  • FIG. 3 is a perspective view showing a state where the semiconductor wafer and the supporting substrate are integrated.
  • FIG. 4 is a perspective view showing an example of a polishing apparatus used in the thinning step constituting the present invention.
  • FIG. 5 is a schematic cross-sectional view showing one example of a reduced pressure film forming apparatus used in a film forming step constituting the present invention.
  • a film is formed after polishing or etching the back surface of semiconductor I: I: wafer W shown in FIG.
  • I wafer W shown in FIG.
  • a plurality of streets S are formed in a grid pattern at predetermined intervals, and a circuit pattern is applied to a large number of rectangular areas defined by the streets S. I have. Then, by cutting the street S, each rectangular area becomes the semiconductor chip C.
  • the supporting substrate 10 is made of a highly rigid member that can stably support the semiconductor, which has been extremely thinned to a thickness of 1 OO im or less by polishing, without bending.
  • a glass substrate can be used.
  • ceramics, alloys, metals, resins, and the like can also be used.
  • its thickness is preferably about 1 mm to 3 mm.
  • the front surface 10a which is the support surface of the support substrate 10, and the back surface are formed flat, and as shown in FIG. 3, the front surface 10a of the support substrate 10 and the front surface of the semiconductor wafer W face each other. Then, the semiconductor I-W is supported on the surface 10a by sticking them together with an adhesive to integrate them (integration step). In this state, the semiconductor wafer W has an exposed back surface on which no circuit is formed.
  • the adhesive it is preferable to use an adhesive made of an acrylic, ester, urethane or other resin.
  • the adhesive can be irradiated with ultraviolet rays later through the glass substrate. Therefore, the support substrate 10 and the semiconductor wafer W can be easily separated.
  • polishing and thin processing For thinning, an appropriate thinning apparatus, for example, a polishing apparatus 20 shown in FIG. 4 can be used.
  • a pair of rails 23 is vertically disposed on an inner surface of a wall 22 erected from an end of a base 21, and a support plate 24 moves up and down along the rails 23.
  • the polishing means 25 which is a thin processing means attached to the support plate 24, is configured to move up and down.
  • a turntable 26 is rotatably arranged on the base 21, and a plurality of chuck tables 27 for holding an object to be polished are rotatably arranged on the turntable 26.
  • a polishing wheel 30 is mounted on a tip end of a spindle 28 having a vertical axis through a motor 29, and a polishing wheel 31 is fixed to a lower surface of the polishing wheel 30.
  • the configuration is such that the grinding wheel 31 rotates with the rotation of.
  • wafer W is supported by the back surface of support substrate 10 being held by chuck table 27, and is positioned directly below polishing means 25 by rotation of turntable 26. Then, the semiconductor wafer A faces the polishing grindstone 31 with the back surface facing upward.
  • the polishing means 25 descends while the polishing grindstone 31 rotates, and acts on the back surface of the semiconductor wafer W to apply a pressing force to grind the back surface.
  • the back surface is Is removed by a predetermined amount, and the semiconductor wafer W is thinned to a desired thickness, for example, 100 1m «15 im (thin processing step).
  • a thinning device a dry etching device, a wet etching device, or the like can be used in addition to the polishing device 20.
  • a polishing apparatus and an etching apparatus may be combined to enable etching of the polished surface after polishing.
  • a film is formed on the back surface of the thinly processed semiconductor ⁇ : L-ha W by using an appropriate film forming apparatus.
  • PVD Physical Vapor D eposition
  • CVD Chemical Vapor Deposition
  • a holding unit 42 for holding a plate-like material in an electrostatic manner is disposed inside a sputtering chamber 41, and is supported by an exciting member 43 at a position above and opposed to the holding unit 42.
  • a sputter source 44 is provided.
  • a high-frequency power supply 47 is connected to the sputter source 44.
  • an introduction port 45 for introducing a sputtering gas is provided, and on the other side, a pressure reducing port 46 communicating with a pressure reducing source is provided.
  • the film forming means 48 is composed of the sputtering chamber-1, the exciting member 43, the sputtering source 44, the introduction port 45, the pressure reducing port 46, and the high frequency power supply 47.
  • the back surface of the support substrate 10 integrated with the semiconductor wafer W is held by the holding unit 42, so that the back surface of the semiconductor wafer W is held facing the sputtering source 44.
  • the pressure is reduced to about a to create a reduced pressure environment, and argon gas is introduced from the inlet 45 to generate plasma, the argon in the plasma collides with the sputter source 44, causing particles to be repelled and the semiconductor wafer W
  • the film is deposited on the back surface to form a film (film forming step).
  • the inside of the sputtering chamber 41 is brought to a state close to a vacuum, and the semiconductor wafer W cannot be adsorbed in the holding section 42.
  • the thinned semiconductor wafer W is directly held by the electrostatic holding unit 42, the thinned semiconductor wafer W will be warped because the holding force is weaker than in the suction type. I will.
  • the semiconductor wafer W integrated therewith can be held through the support substrate 10 having high rigidity without warpage, thin processing is performed. Even if the semiconductor wafer is formed to a thickness of about 100 mJm to 15 m, no warping occurs. Therefore, a uniform film can be formed on the back surface of the semiconductor wafer W with high precision.
  • the film formation step is performed in a state where the semiconductor wafer is supported by the highly rigid support substrate.
  • warpage does not occur even if the semiconductor wafer is processed to be extremely thin, such as a thickness of 100 jwm or less. Therefore, a uniform film can be formed on the back surface of the extremely thin semiconductor wafer, and the semiconductor wafer can be further thinned.
  • the film forming step is performed in a reduced pressure environment, an excellent effect that the film can be formed without causing warpage even though the semiconductor wafer cannot be held by adsorption. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

明 細 書 半導体ゥエーハの製造方法 技術分野
本発明は、 裏面に膜が形成される半導体ゥェ一ハの製造方法に関する。 背景技術
近年の半導体チップの薄型化に伴い、 半導体チップを上下に積層して機能、 処 理能力、 記憶容量等の向上を図った積層チップが実用化されており、 これによつ て携帯電話機、 ノートブック型パソコン等の薄型化、 小型化、 軽量化が可能とな つている。
積層チップの製造においては、 半導体ゥヱ一ハの段階で、 回路が形成された表 面から裏面に至る電極を埋設し、 裏面の機械的研磨または化学的エッチングを行 うことにより電極を露出させると共に、 電極を構成する銅等の金属がシリコン等 の半導体内部に拡散するのを防止するために、 半導体ゥ; ーハの裏面に S i 0 2 膜等の絶縁膜を形成している。
また、 半導体ゥヱ一八の表面にパワートランジスタ等の回路を形成した後に、 半導体ゥエーハの裏面を研磨またはエッチングし、 その裏面に T i 、 A g、 A u 等の金属膜を数十 n mの厚さで形成して半導体ゥ x—ハを構成する技術も実用に 供されている。
このように表面に回路が形成された半導体ゥ X—ハの裏面を研磨等して薄く形 成した後に裏面に膜を形成する場合においては、 半導体チップの熱的及び電気的 特性を良好にするために、 半導体ゥ X—ハを極力薄く形成することが必要とされ る。
しかしながら、 半導体ゥエーハの厚さを、 例えば 1 0 0 m〜 1 5 mほどに すると、 半導体ゥ: ε—八にそりが生じて膜の形成に支障が生じ、 膜を均一に形成 することができないという問題がある。
特に、 膜の形成に、 減圧環境で膜を形成する膜形成手段を備えた減圧成膜装置 を用いると、 半導体ゥエーハを保持する保持テーブルにおいて吸引力を使用する ことができず、 静電式にて半導体ゥヱーハを保持することとなるため、 膜の応力 が静電式の保持テーブルの保持力に杭してそりを生じさせることとなり、 膜を均 一に形成することができなくなる。
従って、 半導体ゥェ一八にそりが生じない程度の剛性を持たせるために、 その 厚さは現状では 2 0 0 m程度が限界となっており、 それより薄く形成すること はできないという問題がある。
このように、 半導体ゥェ一八の裏面に膜を形成する場合においては、 半導体ゥ エーハをより薄く形成した場合にも、 均一な膜の形成を可能とすることに課題を 有している。 発明の開示
上記課題を解決するために具体的手段として本発明は、 表面に回路が形成され た半導体ゥ X—八の裏面に膜を形成する半導体ゥ X—八の製造方法であって、 平 坦な支持面を有する支持基板の支持面において半導体ゥエーハの表面を支持して 支持基板と半導体ゥェ一八とを一体とする一体化工程と、 半導体ゥエーハを薄く 加工する薄加工装置を用い、 支持基板と一体となった半導体ゥヱーハの裏面を均 一に除去して半導体ゥヱーハを薄加工する薄加工工程と、 膜形成装置を用い、 支 持基板と一体となった半導体ゥエーハの裏面に膜を形成する膜形成工程とから少 なくとも構成される半導体ゥエーハの製造方法を提供する。
そしてこの半導体ゥ： I：一八の製造方法は、 薄加工装置が、 半導体ゥヱ一ハを保 持するチャックテーブルと、 チャックテーブルに保持された半導体ゥェ一ハに作 用する薄加工手段とを有し、 半導体ゥエーハと一体となった支持基板をチャック テーブルにおいて保持し、 半導体ゥ X—八の裏面に薄加工丰段を作用させて薄加 ェ工程を遂行すること、 膜形成装置が、 半導体ゥエーハを保持する保持部と、 保 持部に保持された半導体ゥエーハの面に膜を形成する膜形成手段とを有し、 薄加 ェ後の半導体ゥ X—八と一体となった支持基板を保持部において保持し、 膜形成 手段によって半導体ゥ I一八の裏面に膜を形成すること、 薄加工装置が、 薄加工 手段として研磨手段を備えた研磨装置であること、 膜形成装置が、 減圧環境で膜 を形成する膜形成手段を備えた減圧成膜装置であること、 支持基板はガラス基板 であり、 薄加工工程においては半導体ゥ X—八の厚さが 1 0 0 / m〜 1 5 jU mと なるように加工されること、 ガラス基板の厚さが 1 mm〜3 mmであること、 半 導体ゥエーハが、 樹脂からなる接着剤を介して支持基板に貼着されることを付加 的な要件とする。
このように構成される半導体ゥエーハの製造方法によれば、 半導体ゥエーハが 剛性の高い支持基板によって支持された状態で膜形成工程が遂行されるため、 薄 加工工程において厚さが 1 0 0 m以下のように極めて薄く加工された半導体ゥ エーハであってもそりが生じることがなく、 膜を形成することができる。 図面の簡単な説明
第 1図は、 本発明が適用される半導体ゥ： n—八の一例を示す斜視図である。 第 2図は、 同半導体ゥエーハと一体化される支持基板の一例を示す斜視図であ る。
第 3図は、 同半導体ゥエーハと支持基板とが一体化された状態を示す斜視図で あ 。
第 4図は、 本発明を構成する薄加工工程に用いる研磨装置の一例を示す斜視図 である。
第 5図は、 本発明を構成する膜形成工程に用いる減圧成膜装置の一例を示す略 示的断面図である。 発明を実施するための最良の形態
本発明の実施の形態の一例として、 第 1図に示す半導体ゥ： I：ーハ Wの裏面を研 磨またはエッチングした後に膜を形成する場合について説明する。 この半導体ゥ エーハ Wの表面には、 所定の間隔を置いて複数のストリート Sが格子状に形成さ れており、 ス卜リート Sによって区画された多数の矩形領域には回路パターンが 施されている。 そして、 ストリート Sを切削することにより、 各矩形領域が半導 体チップ Cとなる。
この半導体ゥェ一ハ Wの裏面の研磨及び膜の形成前に、 第 2図に示す支持基板 1 0と一体とする。 この支持基板 1 0は、 研磨によって厚さが 1 O O i m以下の ように極めて薄くなつた半導体ゥ: rーハを湾曲させずに安定的に支持することが できるように剛性の高い部材により構成され、 例えばガラス基板を用いることが できる。 また、 ガラスの他に、 セラミックス、 合金、 金属、 樹脂等を用いること もできる。 ガラス基板を用いた場合には、 その厚さは 1 mm ~ 3 mm程度とする ことが望ましい。
支持基板 1 0の支持面である表面 1 0 a及び裏面は平坦に形成され、 第 3図に 示すように、 支持基板 1 0の表面 1 0 aと半導体ゥエーハ Wの表面とが対面する ように、 接着剤によって両者を貼着して一体とすることにより、 表面 1 0 aにお いて半導体ゥ Iーハ Wを支持する （一体化工程） 。 半導体ゥヱーハ Wは、 この状 態では、 回路が形成されていない裏面が露出している。
接着剤としては、 アクリル系、 エステル系、 ウレタン系等の樹脂からなる接着 剤を用いることが好ましい。 また、 支持基板 1 0としてガラス基板を用いた場合 には、 接着剤として紫外線により接着力が低下するタイプのものを使用すれば、 後にガラス基板を透過させて接着剤に紫外線を照射することができるため、 支持 基板 1 0と半導体ゥエーハ Wとの剥離を容易に行うことができる。
次に、 上記のようにして支持基板 1 0に支持された半導体ゥエーハ Wの裏面を 研磨して薄加工を行う。 薄加工には、 適宜の薄加工装置、 例えば第 4図に示す研 磨装置 20を使用することができる。
研磨装置 20においては、 基台 21の端部から立設した壁部 22の内側の面に 一対のレール 23が垂直方向に配設されており、 レール 23に沿って支持板 24 が昇降するのに伴って支持板 24に取り付けられた薄加工手段である研磨手段 2 5が上下動するよう構成されている。 また、 基台 21上には、 ターンテーブル 2 6が回転可能に配設され、 更にターンテーブル 26上には研磨対象物を保持する チャックテーブル 27が回転可能に複数配設されている。
研磨手段 25においては、 垂直方向の軸心を有するスピンドル 28の先端にマ ゥンタ 29を介して研磨ホイール 30が装着されており、 研磨ホイール 30の下 面には研磨砥石 31が固着され、 スピンドル 28の回転に伴って研磨砥石 31が 回転する構成となっている。
支持基板 1 0と一体化された半導体ゥ: Γーハ Wは、 支持基板 1 0の裏面がチヤ ックテーブル 27に保持されることにより支持され、 ターンテーブル 26の回転 によって研磨手段 25の直下に位置付けられ、 半導体ゥエーハ Wの裏面が上を向 いた状態で研磨砥石 31 と対峙する。
そして、 研磨砥石 31が回転しながら研磨手段 25が下降して半導体ゥ Iーハ Wの裏面に作用して押圧力が加えられることにより裏面が研削され、 この研磨を 所定量行うことにより、 裏面が所定量除去され、 半導体ゥエーハ Wが薄加工され て所望の厚さ、例えば 1 O O j«m〜1 5 imの厚さに形成される（薄加工工程）。 なお、 薄加工装置としては、 研磨装置 20の他に、 ドライエッチング装置、 ゥェ ットエッチング装置等を用いることもできる。 また、 研磨した後に研磨面をエツ チングすることを可能にするために、 研磨装置とエッチング装置とを組み合わせ てもよい。
次に、 適宜の膜形成装置を用いて、 薄加工された半導体ゥ： Lーハ Wの裏面に膜 を形成する。 膜形成手段としては、 PVD (P h y s i c a l V a p o r D e p o s i t i o n) 装置、 CVD (Ch em i c a l V a p o r D e p o s i t i o n) 装置を用いることができる。 以下では第 5図に示す減圧成膜装置 40を使用する場合について説明する。
この減圧成膜装置 40においては、 スパッタチャンバ一 41の内部に静電式に て板状物を保持する保持部 42が配設されており、 その上方の対向する位置には 励磁部材 43に支持されてスパッタ源 44が配設されている。 このスパッタ源 4 4には、 高周波電源 47が連結されている。 また、 スパッタチャンバ一 41の一 方の側部には、 スパッタガスを導入する導入口 45が設けられ、 もう一方の側部 には減圧源に連通する減圧口 46が設けられている。 そして、 スパッタチャンバ - 1 と励磁部材 43とスパッタ源 44と導入口 45と減圧口 46と高周波電源 47とで膜形成手段 48を構成している。
半導体ゥェ一ハ Wと一体となつた支持基板 1 0の裏面が保持部 42に保持され ることによリ、半導体ゥエーハ Wの裏面がスパッタ源 44に対向して保持される。 そして、 励磁部材 43によって磁化されたスパッタ源 44に高周波電源 47から 40 k H z程度の高周波電力をくわえ、 減圧口 46からスパッタチャンバー41 の内部を 1 0— 2P a~1 0一4 P a程度に減圧して減圧環境にすると共に、導入口 45からアルゴンガスを導入してプラズマを発生させると、 プラズマ中のアルゴ ンィォンがスパッタ源 44に衝突して粒子がはじき出されて半導体ゥエーハ Wの 裏面に堆積し、 膜が形成される （膜形成工程） 。
上記のようにして行う膜の形成時には、 スパッタチャンバ一 41の内部が真空 に近い状態となリ、 保持部 42において半導体ゥエーハ Wを吸着することはでき ないため、 静電式にて保持しているが、 静電式の保持部 42において薄くなつた 半導体ゥエーハ Wを直接保持することとすると、 吸着式に比べて保持力が弱いた めに、 薄くなつた半導体ゥエーハ Wにはそりが生じてしまう。
しかし、 本発明においては、 そりが生じない剛性の高い支持基板 1 0を介して これと一体となった半導体ゥエーハ Wを保持することができるため、 薄加工によ つて厚さが 1 O O jU m〜1 5 mほどに形成された半導体ゥエーハであってもそ りが生じることがない。 従って、 半導体ゥエーハ Wの裏面に高精度に均一な膜を 形成することができる。 産業上の利用可能性
以上説明したように、 本発明に係る半導体ゥェ一八の製造方法によれば、 半導 体ゥエーハが剛性の高い支持基板によって支持された状態で膜形成工程が遂行さ れるため、 薄加工工程において厚さが 1 0 0 jw m以下のように極めて薄く加工さ れた半導体ゥエーハであってもそりが生じることがない。 従って、 極めて薄い半 導体ゥヱーハの裏面にも均一な膜を形成することができ、 半導体ゥヱーハのより 一層の薄型化が可能となる。 特に、 膜形成工程が減圧環境で行われる場合には、 吸着により半導体ゥエーハを保持することができないにもかかわらず、 そりを生 じさせることなく膜を形成することができるという優れた効果を奏する。

Claims

請 求 の 範 囲
1 . 表面に回路が形成された半導体ゥ: n—八の裏面に膜を形成する半導体ゥエー ハの製造方法であって、
平坦な支持面を有する支持基板の該支持面において半導体ゥエー八の表面を支 持して該支持基板と該半導体ゥエーハとを一体とする一体化工程と、
半導体ゥエーハを薄く加工する薄加工装置を用い、 該支持基板と一体となった 半導体ゥ X—八の裏面を均一に除去して半導体ゥ： I：一ハを薄加工する薄加工工程 膜形成装置を用い、 支持基板と一体となった半導体ゥエーハの裏面に膜を形成 する膜形成工程と
から少なくとも構成される半導体ゥ: π—ハの製造方法。
2 . 薄加工装置は、 半導体ゥヱーハを保持するチャックテーブルと、 該チャック テーブルに保持された半導体ゥ: E—八に作用する薄加工手段とを有し、
半導体ゥ Iーハと一体となった支持基板を該チャックテーブルにおいて保持し、 該半導体ゥ X—八の裏面に該薄加工手段を作用させて薄加工工程を遂行する請求 の範囲第 1項に記載の半導体ゥ X—八の製造方法。
3 . 膜形成装置は、 半導体ゥ X—ハを保持する保持部と、 該保持部に保持された 半導体ゥ: L一八の面に膜を形成する膜形成手段とを有し、
薄加工後の半導体ゥエーハと一体となった支持基板を該保持部において保持し、 該膜形成手段によって該半導体ゥ: L一八の裏面に膜を形成する請求の範囲第 1項 に記載の半導体ゥ: I：一八の製造方法。
4 . 薄加工装置は、 薄加工手段として研磨手段を備えた研磨装置である請求の範 囲第 2項に記載の半導体ゥ X—八の製造方法。
5 . 膜形成装置は、 減圧環境で膜を形成する膜形成手段を備えた減圧成膜装置で ある請求の範囲第 3項に記載の半導体ゥ X—八の製造方法。
6 . 支持基板はガラス基板であり、 薄加工工程においては半導体ゥエーハの厚さ が 1 0 0 m~ 1 5 / mとなるように加工される請求の範囲第 1項に記載の半導 体ゥ X—八の製造方法。
7 . ガラス基板の厚さは 1 mm~ 3 mmである請求の範囲第 6項に記載の半導体 ゥエー八の製造方法。
8 . 半導体ゥ X—ハは、 樹脂からなる接着剤を介して支持基板に貼着される請求 の範囲第 1項に記載の半導体ゥエーハの製造方法。
PCT/JP2003/009338 2002-08-21 2003-07-23 半導体ウェーハの製造方法 Ceased WO2004019388A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
AU2003252248A AU2003252248A1 (en) 2002-08-21 2003-07-23 Method for fabricating semiconductor wafer
EP03792633A EP1548801A4 (en) 2002-08-21 2003-07-23 METHOD FOR PRODUCING A SEMICONDUCTOR WAFERS
US10/525,007 US20050233548A1 (en) 2003-07-23 2003-07-23 Method for fabricating semiconductor wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-240578 2002-08-21
JP2002240578A JP2004079889A (ja) 2002-08-21 2002-08-21 半導体ウェーハの製造方法

Publications (1)

Publication Number Publication Date
WO2004019388A1 true WO2004019388A1 (ja) 2004-03-04

Family

ID=31943938

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/009338 Ceased WO2004019388A1 (ja) 2002-08-21 2003-07-23 半導体ウェーハの製造方法

Country Status (6)

Country Link
EP (1) EP1548801A4 (ja)
JP (1) JP2004079889A (ja)
KR (1) KR20050030630A (ja)
CN (1) CN1675745A (ja)
AU (1) AU2003252248A1 (ja)
WO (1) WO2004019388A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4554901B2 (ja) * 2003-08-12 2010-09-29 株式会社ディスコ ウエーハの加工方法
JP4416108B2 (ja) 2003-11-17 2010-02-17 株式会社ディスコ 半導体ウェーハの製造方法
JP2007123687A (ja) * 2005-10-31 2007-05-17 Tokyo Seimitsu Co Ltd 半導体ウェーハ裏面の研削方法及び半導体ウェーハ研削装置
JP5034488B2 (ja) * 2006-12-25 2012-09-26 株式会社デンソー 半導体装置の製造方法
JP5495647B2 (ja) * 2009-07-17 2014-05-21 株式会社ディスコ ウェーハの加工方法
DE102010007127A1 (de) 2010-02-05 2011-08-11 Ev Group E. Thallner Gmbh Verfahren zur Behandlung eines temporär gebondeten Produktwafers
US9227295B2 (en) * 2011-05-27 2016-01-05 Corning Incorporated Non-polished glass wafer, thinning system and method for using the non-polished glass wafer to thin a semiconductor wafer
JP5965676B2 (ja) * 2012-03-06 2016-08-10 株式会社アルバック 処理対象物の保持方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040677A (ja) * 1998-07-23 2000-02-08 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の製造方法
JP2002075940A (ja) * 2000-08-25 2002-03-15 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476566A (en) * 1992-09-02 1995-12-19 Motorola, Inc. Method for thinning a semiconductor wafer
US5268065A (en) * 1992-12-21 1993-12-07 Motorola, Inc. Method for thinning a semiconductor wafer
JP3768069B2 (ja) * 2000-05-16 2006-04-19 信越半導体株式会社 半導体ウエーハの薄型化方法
US6743697B2 (en) * 2000-06-30 2004-06-01 Intel Corporation Thin silicon circuits and method for making the same
JP2002075937A (ja) * 2000-08-30 2002-03-15 Nitto Denko Corp 半導体ウエハの加工方法
JP4462755B2 (ja) * 2000-12-15 2010-05-12 京セラ株式会社 ウエハー支持基板
JP2002203821A (ja) * 2000-12-28 2002-07-19 Mitsubishi Gas Chem Co Inc 接着および剥離法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040677A (ja) * 1998-07-23 2000-02-08 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の製造方法
JP2002075940A (ja) * 2000-08-25 2002-03-15 Hitachi Ltd 半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1548801A4 *

Also Published As

Publication number Publication date
AU2003252248A1 (en) 2004-03-11
CN1675745A (zh) 2005-09-28
EP1548801A1 (en) 2005-06-29
EP1548801A4 (en) 2010-09-01
JP2004079889A (ja) 2004-03-11
KR20050030630A (ko) 2005-03-30

Similar Documents

Publication Publication Date Title
JP4416108B2 (ja) 半導体ウェーハの製造方法
JP4647228B2 (ja) ウェーハの加工方法
JP5331500B2 (ja) ウエーハの処理方法
CN102136413B (zh) 倒角基板布线方法
JP2016106404A (ja) 一時的にボンディングされたウエハをデボンディングするための改善された装置と方法
TW200809964A (en) Semiconductor device and manufacturing method of the same
US10790193B2 (en) Wafer processing method
US10790192B2 (en) Wafer processing method
WO2003058697A1 (fr) Procede de fabrication d&#39;une microplaquete semi-conductrice
WO2004019388A1 (ja) 半導体ウェーハの製造方法
CN110931427B (zh) 用于制造半导体器件的方法
CN112951713A (zh) 一种小尺寸晶圆的加工方法
JP2006303329A (ja) シリコン基板の薄板加工方法およびそれに用いられる加工装置
JP4783094B2 (ja) プラズマ処理用環状部品、プラズマ処理装置、及び外側環状部材
US20050233548A1 (en) Method for fabricating semiconductor wafer
JP2004186430A (ja) 半導体ウェーハの加工方法
JP6746230B2 (ja) ウェーハの製造方法
JP5352777B2 (ja) 水晶デバイスの製造方法
CN117751441A (zh) 用于制造系统机器人的静电终端受动器
JP7650600B2 (ja) キャリア板の除去方法
JP2003045835A (ja) 半導体装置の製造方法
JP2020068342A (ja) ウェーハの加工方法
JP2004221175A (ja) プラズマエッチング方法及びプラズマエッチング装置
CN119480633A (zh) Soi晶圆研磨抛光方法及soi晶圆
JP2009010179A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020057001024

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2003792633

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10525007

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003819600X

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057001024

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003792633

Country of ref document: EP