WO2003094220A1 - Embase et dispositif a semi-conducteur - Google Patents

Embase et dispositif a semi-conducteur Download PDF

Info

Publication number
WO2003094220A1
WO2003094220A1 PCT/JP2003/005303 JP0305303W WO03094220A1 WO 2003094220 A1 WO2003094220 A1 WO 2003094220A1 JP 0305303 W JP0305303 W JP 0305303W WO 03094220 A1 WO03094220 A1 WO 03094220A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
solder
submount
substrate
film
Prior art date
Application number
PCT/JP2003/005303
Other languages
English (en)
French (fr)
Inventor
Takashi Ishii
Kenjiro Higaki
Yasushi Tsuzuki
Original Assignee
Sumitomo Electric Industries, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries, Ltd. filed Critical Sumitomo Electric Industries, Ltd.
Priority to KR1020047017495A priority Critical patent/KR100940164B1/ko
Priority to US10/512,828 priority patent/US7015583B2/en
Priority to EP03725664A priority patent/EP1564803A4/en
Publication of WO2003094220A1 publication Critical patent/WO2003094220A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements

Definitions

  • the present invention relates to a submount and a semiconductor device using the same, and more particularly, to a submount on which a semiconductor light emitting element is mounted and a semiconductor device using the submount.
  • the “semiconductor light-emitting device” of the present invention refers to, for example, a laser diode divided by a light-emitting diode. Background art
  • FIG. 7 is a schematic cross-sectional view for explaining a conventional method for manufacturing a semiconductor device.
  • a conventional method for manufacturing a semiconductor device will be described with reference to FIG.
  • a submount 3 for mounting the semiconductor light emitting element 2 is prepared.
  • the submount includes a ceramic substrate 4, a laminated film (T i / Pt laminated film 5) formed of a film containing titanium (T i) and a film containing platinum (P t) formed on the substrate, A gold (Au) film 6 as an electrode layer formed on this laminated film, a solder barrier layer 107 containing platinum (Pt) formed on this film, and a And a solder layer 8 containing gold (Au) tin (Sn) based solder.
  • the methods for forming the Ti_Pt laminated film, the Au film, the solder barrier layer, and the solder layer include a conventional deposition method such as a vapor deposition method, a sputtering method or a plating method, and a method such as a photolithography method or a metal mask method. Turning methods can be used.
  • the solder of the submount is heated and melted, and a laser diode as a semiconductor light emitting element is mounted at a predetermined position on the solder (a die bonding process is performed). Thereafter, by connecting and fixing the back surface of the submount to a heat sink (not shown) with solder or the like, a semiconductor device having a semiconductor light emitting element can be obtained.
  • a lead (Pb) tin (Sn) based solder having a lower melting temperature than the gold tin based solder is used.
  • Silver (Ag) tin (Sn) based solder is sometimes used as the solder layer. When silver-tin solder is used, lead-free can be achieved at the same time.
  • the output of semiconductor light-emitting elements has been increasing due to, for example, the increase in the writing speed of CD and DVD devices and the increase in the output of laser processing machines. Sex is needed. One requirement for achieving this is high bonding strength between the semiconductor light emitting device and the submount. Disclosure of the invention
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide a submount capable of bonding a semiconductor light-emitting element with high strength and a semiconductor using the submount. It is to provide a device.
  • a submount according to the present invention includes a submount substrate, a solder layer formed on a main surface of the submount substrate, and at least one of transition elements from the submount substrate side between them.
  • a solder adhesion layer in which a transition element layer and a noble metal layer containing at least one of noble metals as main components is provided. The surface of the solder adhesion layer on the solder layer side is formed so as to make surface contact with the solder layer.
  • the transition element layer may be a layer containing at least one selected from the group consisting of a group 4A element, a group 5A element, a group 6A element, and an alloy thereof and having a different composition.
  • a plurality of layers may be stacked.
  • the thickness of the transition element layer and the noble metal layer is preferably more than 0 and 1 ⁇ or less. More preferably, the thickness of the transition element layer is not less than 0.2 l / im and not more than 0.2 ⁇ , and the thickness of the noble metal layer is not less than 0.01 ⁇ m and not more than 0.1 ⁇ .
  • the transition element layer includes titanium (T i), vanadium (V), chromium (C r), zirconium (Z r), niobium (N b), and at least one selected from the group consisting of alloys thereof are included as main components, and the noble metal layer includes gold (A u), platinum ( At least one selected from the group consisting of Pt), palladium (Pd) and alloys thereof is contained as a main component. In this case, the bonding strength of the solder can be further increased.
  • the solder layer contains a silver-tin-based solder as a main component.
  • lead-free can be realized and the junction temperature of the semiconductor light emitting element can be set low, so that damage to the semiconductor light emitting element caused by heating can be reduced.
  • solder layer before melting may have a configuration in which a layer mainly containing silver and a layer mainly containing tin are stacked.
  • an electrode layer may be further provided between the submount substrate and the solder adhesion layer.
  • the electrode layer can be used as a base film of the solder adhesion layer.
  • an adhesion layer formed between the submount substrate and the solder adhesion layer so as to be in contact with the surface of the submount substrate, and a diffusion prevention layer formed on the adhesion layer may be provided.
  • the electrode layer is disposed on the diffusion preventing layer.
  • the adhesion layer may include titanium
  • the diffusion prevention layer may include platinum
  • the electrode layer may include gold
  • the submount substrate includes an aluminum nitride sintered body.
  • aluminum nitride since aluminum nitride has high thermal conductivity, a submount having excellent heat radiation characteristics can be obtained.
  • a semiconductor device includes any one of the above-described submounts, and a semiconductor light emitting element mounted on a solder layer.
  • the semiconductor light emitting element can be bonded to the submount with high strength, and the practical reliability of the semiconductor device can be improved.
  • FIG. 1 is a schematic sectional view showing Embodiment 1 of a semiconductor device according to the present invention.
  • FIG. 2 is a schematic sectional view for explaining a method of manufacturing the semiconductor device shown in FIG.
  • FIG. 3 is a schematic sectional view showing an example of an embodiment of a semiconductor device according to the present invention.
  • FIG. 4 is a schematic cross-sectional view for explaining the method for manufacturing the semiconductor device shown in FIG.
  • FIG. 5 is a schematic sectional view showing another example of the embodiment of the semiconductor device according to the present invention.
  • FIG. 6 is a schematic sectional view for explaining a method of manufacturing the semiconductor device shown in FIG.
  • FIG. 7 is a schematic cross-sectional view for explaining a conventional method for manufacturing a semiconductor device.
  • FIGS. 1, 3, and 5 are schematic cross-sectional views showing an example of an embodiment of a semiconductor device according to the present invention.
  • FIGS. 2, 4, and 6 are schematic cross-sectional views for explaining a method of manufacturing the semiconductor device shown in FIGS. 1, 3, and 5, respectively, showing a state before solder melting. Things.
  • the same or corresponding portions have the same reference characters allotted, and description thereof will not be repeated.
  • the semiconductor device 1 has a structure in which a laser diode 2 as a semiconductor light emitting element is mounted on a submount 3.
  • the submount includes, for example, a submount substrate 4 made of sintered aluminum nitride (A1N), a titanium (Ti) film 5b as an adhesion layer, and a platinum (Pt) film as a diffusion prevention layer.
  • TiZPt laminated film 5 laminated film 5
  • Au gold
  • Au gold
  • Au gold
  • Au gold
  • a solder adhesion layer film 7 formed by laminating a titanium (Ti) film 7b as a transition element layer and a platinum (Pt) film 7a as a noble metal layer, and a solder layer formed on the solder adhesion layer 8 and silver-tin (AgSn) -based solder.
  • the laser diode and the submount are connected by a solder layer.
  • the width of the laser diode, the width of the solder layer, and the width of the solder adhesion layer are almost equal.
  • the width and length of the solder layer may be larger or smaller than the width of the laser diode, and the width and length of the solder adhesion layer may be larger than the width of the solder layer.
  • a ceramic, a semiconductor, or a metal may be used as a material of a substrate constituting the submount.
  • the ceramics include, for example, the above-mentioned aluminum nitride (A 1 N), aluminum oxide (Al 2 O a), silicon carbide (SiC), silicon nitride (SiaN 4 ), and the like as main components.
  • a semiconductor for example, one containing silicon (S i) as a main component
  • a metal for example, copper (Cu), tungsten (W), molybdenum (Mo), iron (F e) and the like
  • composite materials such as copper-tungsten (Cu-W) can be cited.
  • thermal conductivity is preferably at least 10 OWZmK, more preferably at least 17 OWZmK.
  • thermal expansion coefficient is preferably similar to the thermal expansion coefficient of the material constituting the laser diode.
  • the thermal expansion coefficient of the substrate is preferably not more than 1 OX 10- 6 ZK, more preferably 5 X it is equal to or less than 10- 6 / K.
  • a through hole may be formed so as to connect the upper surface and the lower surface facing the through hole, or a via hole filled with a conductor (via fill) may be formed therein.
  • a high melting point metal particularly, tungsten (W) or molybdenum (Mo) can be preferably used.
  • W tungsten
  • Mo molybdenum
  • These may further contain a transition metal such as titanium (T i), or a glass component or a substrate material (for example, aluminum nitride (A 1 N)).
  • the surface roughness of the substrate is preferably 1 ⁇ m or less at Ra, more preferably 0.1 Aim or less at Ra.
  • the flatness is preferably 5 zm or less, more preferably l / xm or less. If Ra exceeds 1 ⁇ or the flatness exceeds 5 / m, a gap is likely to be generated between the laser diode and the submount when the laser diode is joined. This may reduce the effect of cooling the laser diode.
  • the surface roughness Ra and flatness are specified in JIS standards (JISB 0601 and JISB 0621, respectively).
  • the Ti film (a film containing titanium (Ti)) constituting the Ti / Pt laminated film is an adhesion layer for improving the adhesion to the substrate, and is in contact with the upper surface of the substrate. It is formed into The materials include, for example, (T i), vanadium (V), chromium (Cr), nickel-chromium alloy (NiCr), zirconium (Zr), niobium (Nb), tantalum (Ta), and These compounds can be used.
  • the substrate is a metal, an alloy or a composite material containing a metal, the adhesion layer may not be formed.
  • the platinum (Pt) film constituting the TiZPt laminated film is a diffusion preventing layer and is formed on the upper surface of the Ti film.
  • the material for example, platinum (Pt), palladium (Pd), nickel-chromium alloy (NiCr), -Kockenole (Ni), molybdenum (Mo) and the like can be used.
  • the main component of the electrode layer is usually Au.
  • solder barrier layer may be formed between the solder adhesion layer and the electrode layer.
  • the material for example, platinum (Pt), nickel chromium alloy (NiCr), nickel (Ni) and the like can be used.
  • the width and length of the solder barrier layer can be larger or smaller than those of the solder adhesion layer.
  • solder layer in addition to the above-mentioned silver-tin (AgSn) -based solder, for example, a low-melting-point metal solder such as tin (Sn) and indium (In), or gold-tin (An)
  • a low-melting-point metal solder such as tin (Sn) and indium (In)
  • gold-tin (An) Use alloy solders such as uSn) solder, gold germanium (AuGe) solder, lead tin (PbSn) solder, indium tin (InSn) solder, or a combination of these Can be.
  • uSn gold germanium
  • PbSn lead tin
  • InSn indium tin
  • different metal types of the above-mentioned alloy solder may be laminated.
  • the amount of silver (Ag) is 0% to 72% by mass, and when using gold-tin (AuSn) -based solder, gold (AuSn) is used.
  • the amount is 65 mass% or more and 85 mass%. / 0 or less, or preferably 5 to 20% by mass.
  • the above-mentioned TiZPt laminated film, Au film, solder adhesion layer, solder barrier layer, and solder layer are collectively referred to as a metallized layer.
  • a film forming method conventionally used can be applied as a method for forming the metallized layer.
  • the patterning method for the TiZPt laminated film, the Au film, the solder adhesion layer and the solder layer described above includes, for example, a lift-off method using photolithography, a chemical etching method, a dry etching method, or a metal mask method. .
  • the thickness of the titanium (T i) film of the above-mentioned Ti ZPt laminated film is from 0.1 ⁇ to 1.O tm or less, and the thickness of the platinum (P t) film is from 0.01 1 111 to 1. Each of them is preferably 5 ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ or less.
  • the thickness of the Au film as the electrode layer is 0.1 ⁇ or more and 10 / im or less.
  • the thickness of the solder layer is preferably 0.1 im or more and 10 / m or less. When forming a solder barrier layer, its thickness is preferably 0.01 m or more and 1.5 ⁇ or less.
  • Examples of the material of the semiconductor light emitting device of the present invention include compound semiconductors such as GaAs, InP, and GaN.
  • the light emitting section may be either the upper surface or the lower surface.
  • a bottom-emitting laser diode a method in which a laser diode light-emitting portion is formed on the side surface of the laser diode facing the junction between the laser diode and the solder layer
  • the light-emitting portion that is a heat-generating portion is formed. Since the semiconductor device is arranged closer to the substrate, the heat dissipation of the semiconductor device can be further improved.
  • An insulating layer such as a silicon oxide film (SiO 2 ) and a metallized layer such as an electrode layer are formed on the surface of the laser diode.
  • the thickness of the gold (Au) layer as the electrode layer is preferably from 0.1111 to 10111 in order to ensure good wettability with the solder layer.
  • the semiconductor device shown in FIG. 1 may be connected to the heat sink using a solder or the like.
  • a solder solder foil
  • solder foil solder foil
  • the solder foil may be formed on the metallized layer on the back surface of the substrate in advance. In that case, the laser die The arm and the heat sink can be bonded to the substrate at the same time.
  • the material of the heat sink for example, metal or ceramics can be used.
  • the metal for example, copper (Cu), aluminum (A1), tungsten (W), molybdenum (Mo), iron (Fe), alloys and composite materials containing these metals can be used. it can. It is preferable to form a film containing nickel (Ni), gold (Au), or a metal containing these metals on the surface of the heat sink to facilitate solder bonding. These films can be formed by a vapor deposition method or a plating method.
  • the heat conductivity of the heat sink is preferably 100 W "mK or more.
  • a substrate is manufactured as a first step. Since the length and width of this type of submount are as small as at most a few mm, usually, for example, a substrate base material with a length and width of about 5 Omm is prepared, a metallization layer is formed on this Manufactured by a method that cuts into small pieces. Hereinafter, description will be made along this procedure. Therefore, the size of the substrate base material in this step is, for example, 50 mm in width, 50 mm in length, and 0.4 mm in thickness. Note that a normal method can be applied to the method for manufacturing the aluminum nitride (A 1 N) sintered body as the substrate material.
  • a 1 N aluminum nitride
  • the surface of the substrate is polished in a second step.
  • the surface roughness of the polished substrate is preferably not more than 1. O / im in Ra, more preferably not more than 0.1 ⁇ m.
  • a polishing method a usual method such as polishing with a grinder, sandplast, sandpaper or abrasive grains can be applied.
  • the Ti film 5b as an adhesion layer, the Pt film 5a as a diffusion preventing layer, and the Au film 6 as an electrode layer are formed in a predetermined pattern.
  • Putter jung is performed as a process.
  • a resist film is formed on a substrate portion outside a region where each film is to be formed by using, for example, a photolithography method.
  • the fourth step is a step of depositing a Ti film as an adhesion layer.
  • the thickness of the film is, for example, 0.1.
  • a Pt film as a diffusion preventing layer is formed on the adhesion layer.
  • the thickness of the film Is, for example, 0.2 ⁇ .
  • an Au film as an electrode layer is deposited.
  • the thickness of the film is, for example, from 0.1 to ⁇ m.
  • the seventh step is a lift-off step.
  • the resist film formed in the third patterning step is removed by a resist stripper together with the adhesive layer, the diffusion preventing layer, and the electrode layer on the resist film.
  • a solder adhesion layer is deposited.
  • a Ti film 7b as a transition element layer and then a Pt film 7a as a noble metal layer are deposited on the electrode layer by using a metal mask method.
  • the thicknesses of the Ti film and the Pt film formed at this time are, for example, 0.08 ⁇ and 0.05 ⁇ , respectively.
  • the pressure in the chamber before film formation is, 5. 0 X 10- 4 P the following are preferred a, more preferably 1. Ru der 0 X 10- 4 P a or less.
  • the surface temperature of the substrate when forming the solder adhesion layer should be 20 ° C or more and 350 ° C or less, and 100 ° C or more and 250 ° C or less. Is preferred.
  • a solder layer 8 is formed on the solder adhesion layer by a vacuum evaporation method.
  • a metal mask method as shown in Fig. 2, an Ag film 8b as an AgZSn laminated solder layer is deposited on the solder adhesion layer, and then an Sn film 8a is deposited.
  • the thicknesses of the Ag film and the Sn film formed at this time are, for example, 1.5 m and 3, respectively.
  • the pressure in the chamber before film formation is, 5. 0 X 1 0_ 4 P a it is preferable to be less, and more preferably 1. or less 0 X 10- 4 P a.
  • the surface temperature of the substrate at the time of forming the solder layer is 20 ° C or more, which is 10 ° C lower than the solder liquid phase generation temperature. Preferably, the temperature is lower than the low temperature.
  • the above-described photolithography method may be used instead of the above-described metal mask method.
  • the base material substrate is cut and divided into desired submount lengths and widths to obtain a submount 3 shown in FIG.
  • a laser diode 2 as a semiconductor light emitting element is joined. Specifically, as shown in FIG. 2, the same element is arranged as shown by an arrow 9 on the solder layer 8 melted by heating, and joined to the submount by the solder layer. Thus, the semiconductor device 1 of FIG. 1 is completed.
  • the solder adhesion layer in which the transition element layer for strengthening the solder joint and the noble metal layer are formed immediately below the solder layer the bonding strength between the semiconductor light emitting element and the submount can be further increased. As a result, the practical reliability of the semiconductor device can be further improved.
  • samples 1 to 29 shown in Tables 1 and 2 were manufactured by the following method. Samples 1 to 25 correspond to the examples, and samples 26 to 29 correspond to the comparative examples.
  • substrates of the materials shown in Table 1 were prepared. All dimensions were 5 OmmX 5 OmmX 0.4 mm in vertical X horizontal X thickness. The surface of this substrate was polished, and the roughness Ra of the main surface 4 f was set to 0.0511. Next, by a lift-off method using photolithography and a vacuum deposition method, a thin film 5 b having a thickness of 0.1111, a Pt film 5 a having a thickness of 02 xm, and an Au film having a thickness of 0.6 ⁇ A metallized layer consisting of the film 6 was formed.
  • a metallized layer composed of a Ni plating film with a thickness of 1.0 ⁇ and an Au plating film with a thickness of 1.0 ⁇ was formed in place of the metallized layer.
  • a transition element layer and a noble metal layer to be the solder adhesion layer 7 were formed on the metallized layer by a metal mask method and vacuum evaporation.
  • Table 1 shows the composition, thickness and vapor deposition conditions of the transition element layer and the noble metal layer.
  • a solder layer 8 was formed on all the samples by a metal mask method and vacuum evaporation.
  • the composition, thickness and deposition conditions of the solder layer are as shown in Table 1. “Solder composition” in Table 1 indicates the mass ratio of the elements constituting the solder layer.
  • the bonding strength of the semiconductor device 1 thus obtained (see FIG. 1) to the submount of the laser diode was measured using a die shear test (D I SHEAR STRENGTH) based on MIL-STD-883C METHOD 2 019.4.
  • a semiconductor light-emitting element and a submount are formed by forming a solder adhesion layer in which a transition element layer and a noble metal layer for strengthening the bonding of the solder are laminated immediately below the solder layer. Can further increase the bonding strength. As a result, the practical reliability of the semiconductor device can be further improved.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)

Description

明細書
サブマウントおよび半導体装置 技術分野
この発明は、 サブマウントおよびそれを用いた半導体装置に関し、 より特定的 には、 半導体発光素子を搭載するサブマウントおよびこのサブマウントを用いた 半導体装置に関する。 なお、 本発明の 「半導体発光素子」 とは、 例えばレーザー ダイォードゃ発光ダイォードのようなものを指す。 背景技術
従来、 半導体発光素子を備える半導体装置が知られている。 このような半導体 装置の一種は、 図 7に示すようにサブマゥント 3に半導体発光素子を搭載するこ とにより製造される。 図 7は、 従来の半導体装置の製造方法を説明するための断 面模式図である。 図 7を参照して、 従来の半導体装置の製造方法を説明する。 図 7に示すように、 従来の半導体装置 1の製造方法では、 まず半導体発光素子 2を搭載するためのサブマウント 3を準備する。 サブマウントは、 セラミックの 基板 4と、 同基板上に形成されたチタン （T i ) を含む膜および白金 （P t) を 含む膜からなる積層膜 （T i /P t積層膜 5) と、 この積層膜上に形成された電 極層としての金 （Au) 膜 6と、 この膜上に形成された白金 （P t) を含むはん だバリア層 107と、 同バリア層上に形成された金 （Au) 錫 （S n) 系はんだ を含むはんだ層 8とからなる。 T i_ P t積層膜、 Au膜、 はんだバリア層およ びはんだ層を形成する方法は、 従来の蒸着法、 スパッタリング法あるいはめっき 法などの成膜方法およびフォトリソグラフィ法あるいはメタルマスク法などのパ ターニング方法を用いることができる。
'図 7に示したようなサブマウントを準備した後、 サブマウントのはんだを加熱 溶融し、 半導体発光素子としてのレーザーダイォードをはんだ上の所定の位置に 搭載する （ダイボンド工程を実施する） 。 この後、 図示しないヒートシンクにサ ブマウントの裏面側をはんだなどで接続'固定することにより、 半導体努光素子 を備える半導体装置を得ることができる。 また、 半導体発光素子のダイボンド工程において、 加熱によって発生する半導 体発光素子の損傷を低減するために、 上記金錫系はんだより溶融温度の低い鉛 (P b) 錫 （S n) 系はんだや銀 （Ag) 錫 （Sn) 系はんだが、 はんだ層とし て用いられることもある。 銀錫系はんだを用いた場合、 同時に鉛フリー化も達成 することができる。
一方、 例えば CD装置や DVD装置の書き込み速度の高速化やレーザ加工機の 高出力化などに伴う半導体発光素子の高出力化が進められており、 それらに用い られる半導体装置にはより高い実用信頼性が必要とされている。 その実現のため の 1つ要望事項として、 半導体発光素子とサブマウントの高い接合強度がある。 発明の開示
この発明は、 上記のような課題を解決するためになされたものであり、 この発 明の目的は、 半導体宪光素子を高い強度で接合することが可能なサブマゥントお よびそのサブマゥントを用いた半導体装置を提供することである。
この発明に従ったサブマウントは、 サブマウント基板と、 サブマウント基板の 主表面上に形成されたはんだ層と、 それらの間に、 サブマウント基板側から遷移 元素の少なくとも 1種を主成分とする遷移元素層と貴金属の少なくとも 1種を主 成分とする貴金属層とが積層されたはんだ密着層を備える。 このはんだ密着層の はんだ層側の面は、 はんだ層に面接触するように形成されている。 このように構 成されたサブマウントでは、 はんだ層の直下にはんだの接合を強固なものとする はんだ密着層が形成されているため、 半導体発光素子とサブマゥントの接合強度 を高めることができる。 また、 遷移元素層は、 4 A族元素、 5 A族元素または 6 A族元素およびその合金からなる群から選ばれた少なくとも 1種を主成分とする 層であってもよく、 また組成の異なる複数の層が積層されていてもよい。
接合強度を高めるためおよぴ価格面から、 遷移元素層およぴ貴金属層の膜厚は 0を超え 1 μπι以下であるのが望ましい。 より好ましくは、 遷移元素層の膜厚 は、 0. O l /im以上 0. 2 μπι以下であり、 貴金属層の膜厚は、 0. 01 μ m 以上 0. Ι μΐη以下である。
好ましくは、 遷移元素層には、 チタン （T i ) 、 バナジウム （V) 、 クロム ( C r ) 、 ジルコニウム （Z r ) 、 ニオブ （N b ) およびその合金からなる群か ら選ばれた少なくとも 1種が主成分として含まれ、 貴金属層には、 金 （A u ) 、 白金 （P t ) 、 パラジウム （P d ) およびその合金からなる群から選ばれた少な くとも 1種が主成分として含まれる。 この場合、 はんだの接合強度をより一層高 めることができる。
好ましくは、 はんだ層は銀錫系はんだを主成分とする。 この場合、 鉛フリー化 を実現できるとともに、 半導体発光素子の接合温度を低く設定できるため、 加熱 によつて発生する半導体発光素子の損傷を低減することができる。
また、 溶融前のはんだ層は銀を主成分とする層と錫を主成分とする層が積層さ れた構成であってもよい。
また、 サブマウント基板とはんだ密着層との間に電極層をさらに備えていても よい。 この場合、 電極層をはんだ密着層の下地膜として利用することもできる。 また、 サブマウント基板とはんだ密着層との間の、 サブマウント基板の表面に 接触するように形成された密着層と、 密着層上に形成された拡散防止層とを備え ていてもよい。 この場合、 電極層は拡散防止層上に配置されている。
また、 密着層はチタンを含み、 拡散防止層は白金を含み、 電極層は金を含む構 成としてもよレ、。
好ましくは、 サブマウント基板は窒化アルミェゥム焼結体を含む。 この場合、 窒化アルミニウムは熱伝導率が高いため、 放熱特性の優れたサブマウントを得る ことができる。
この発明に従った半導体装置は、 上述のいずれかのサブマウントと、 はんだ層 上に搭載された半導体発光素子を備える。 このような半導体装置では、 半導体発 光素子を高い強度でサブマゥントに接合することが可能であり、 半導体装置の実 用信頼性を向上させることができる。 図面の簡単な説明
図 1は、 本発明による半導体装置の実施の形態 1を示す断面模式図である。 図 2は、 図 1に示した半導体装置の製造方法を説明するための断面模式図であ る。 図 3は、 本発明による半導体装置の実施の形態の一例を示す断面模式図であ る。
図 4は、 図 3に示した半導体装置の製造方法を説明するための断面模式図であ る。
図 5は、 本発明による半導体装置の実施の形態の他の一例を示す断面模式図で ある。
図 6は、 図 5に示した半導体装置の製造方法を説明するための断面模式図であ る。
図 7は、 従来の半導体装置の製造方法を説明するための断面模式図である。 発明を実施するための最良の形態
以下、 図面に基づいて本発明の実施の形態を説明する。 図 1、 図 3および図 5 は、 本発明による半導体装置の実施の形態の一例を示す断面模式図である。 ま た、 図 2、 図 4および図 6は、 それぞれ図 1、 図 3および図 5に示した半導体装 置の製造方法を説明するための断面模式図であり、 はんだ溶融前の状態を示した ものである。 なお、 以下の図面において同一または相当する部分には同一の参照 番号を付しその説明は繰返さない。
図 1に示すように、 芈導体装置 1は、 サブマウント 3に半導体発光素子として のレーザーダイオード 2が搭載された構造を有している。 サブマウントは、 例え ば窒化アルミニウム （A 1 N) 焼結体からなるサブマウント用の基板 4と、 密着 層としてのチタン (T i ) 膜 5 bおよび拡散防止層としての白金 （P t ) 膜 5 a の積層膜 5 (T i ZP t積層膜 5 ) と、 'この T i Z P t積層膜 5上に形成された 電極層としての金 （A u ) 膜 6と、 この A u膜上に形成され、 遷移元素層として のチタン （T i ) 膜 7 bおよび貴金属層としての白金 （P t ) 膜 7 aの積層から なるはんだ密着層膜 7と、 はんだ密着層上に形成されたはんだ層 8としての銀錫 (A g S n ) 系はんだとからなる。
図 1および図 2に示すよう.に、 レーザーダイオードと、 サブマウントとは、 は んだ層によって接続されている。 レーザーダイオードの幅と、 はんだ層の幅と、 はんだ密着層の幅は、 ほぼ等しい。 また、 図 3〜6に示すように、 はんだ溶融前 または溶融後の状態において、 はんだ層の幅および長さは、 レーザーダイォード の幅おょぴ長さより大きくても小さくても良く、 はんだ密着層の幅および長さ は、 はんだ層の幅おょぴ長さよりも大きくても小さくてもかまわない。
図 1に示した半導体装置においては、 サブマウントを構成する基板の材料とし て、 セラミックス、 半導体、 あるいは金属を用いてもよい。 セラミックスとして は、 例えば上述した窒化アルミニウム （A 1 N) 、 酸化アルミニウム （Al 2 O a ) 、 炭化ケィ素 （S i C) 、 窒化ケィ素 (S i a N4 ) などを主成分としたも のが、 半導体としては、 例えばシリコン （S i ) を主成分としたものが、 金属と しては、 例えば銅 (C u) 、 タングステン (W) 、 モリブデン (Mo) 、 鉄 （F e) およびこれらを含む合金ならぴに銅一タングステン （Cu—W) のような複 合材料が、 それぞれ挙げられる。
基板は、 熱伝導率の高い材料を用いることが好ましい。 その熱伝導率は、 好ま しくは 10 OWZmK以上であり、 より好ましくは 17 OWZmK以上である。 また、 その熱膨張係数は、 レーザーダイオードを構成する材料の熱膨張係数に近 似していることが好ましい。 例えばレーザーダイォードがガリウム砒素 (G a A s) あるいはインジウムリン （ I n P) などを用いる場合、 基板の熱膨張係数 は、 好ましくは 1 OX 10— 6 ZK以下であり、 より好ましくは 5 X 10— 6 / K以下である。
基板 4にセラミックを用いた場合、 その上面とそれに対向する下面との間を接 続するようなスルーホールあるいはその内部に導体 （ビアフィル） が充填された ビアホールが形成されていてもよい。 ビアホールに充填される導体 （ビアフィ ノレ） の主成分としては、 望ましくは高融点金属、 特にタングステン （W) やモリ ブデン (Mo) を用いることができる。 なお、 これらにさらにチタン (T i ) な どの遷移金属、 あるいはガラス成分や基板材料 （例えば窒化アルミニウム （A 1 N) ) が含まれていてもよい。
基板の表面粗さは、 好ましくは R aで 1 μ m以下、 より好ましくは R aで 0. 1 Ai m以下である。 また、 その平面度は、 好ましくは 5 zm以下、 より好ましく は l /xm以下である。 R aが 1 μπιを超えるか平面度が 5 / mを超える場合、 レ 一ザ一ダイォードの接合時にサブマゥントとの間に隙間が発生し易くなり、 それ によってレーザーダイオードを冷却する効果が低下することがある。 なお、 表面 粗さ R aおよび平面度は J I S規格 （それぞれ J I S B 0601および J I S B 0621) に規定されている。
また、 T i /P t積層膜を構成する T i膜 （チタン （T i) を含む膜） は、 基 板との密着性を高めるための密着層であり、 基板の上部表面に接触するように形 成される。 その材料としては、 例えば (T i ) 、 バナジウム (V) 、 クロム (C r ) 、 ニッケルクロム合金 （N i C r) 、 ジルコニウム （Z r) 、 ニオブ （N b) 、 タンタル （Ta) 、 およびこれらの化合物を用いることができる。 また、 基板が金属、 合金あるいは金属を含む複合材料である場合には、 密着層は形成し なくても良い。
また、 T i ZP t積層膜を構成する白金 （P t) 膜は拡散防止層であり、 T i 膜の上部表面上に形成される。 その材料としては、 例えば白金 （P t) 、 パラジ ゥム （P d) 、 ニッケルクロム合金 （N i C r ) 、 -ッケノレ （N i ) 、 モリブデ ン （Mo) などを用いることができる。 なお、 電極層の主成分は、 通常 A uが用 いられる。
また、 はんだ密着層と電極層との間にはんだバリア層が形成されていても良 レ、。 その材料としては、 例えば白金 （P t) 、 ニッケルクロム合金 (N i C r) 、 ニッケル （N i ) などを用いることができる。 はんだバリア層の幅および 長さは、 はんだ密着層のそれらより大きくても小さくてもかまわない。
また、 はんだ層の材料としては、 上述の銀錫 （Ag S n) 系はんだの他に、 例え ば錫 （S n) 、 インジウム （I n) などの低融点金属はんだ、 または、 金錫 （A u S n) 系はんだ、 金ゲルマニウム （AuGe) 系はんだ、 鉛錫 （P b S n) 系 はんだ、 インジウム錫 （I n S n) 系はんだなどの合金はんだ、 あるいはこれら を組み合わせたはんだを用いることができる。 また、 溶融前のはんだ層の形態と しては、 例えば図 2の 8 a、 8 bに示したように、 上記した合金はんだの別々の 金属種が積層されていてもよい。 なお、 はんだ層に銀錫 （Ag S n) 系はんだを 用いる場合の銀 （Ag) 量は、 0質量％以上 72質量％以下、 金錫 （Au S n) 系はんだを用いる場合の金 （Au) 量は、 65質量％以上 85質量。 /0以下あるい は 5質量％以上 20質量％以下であることが好ましい。 なお、 上述の T iZP t積層膜、 Au膜、 はんだ密着層、 はんだバリア層およ びはんだ層を、 総称して以下メタライズ層とも言う。 メタライズ層の形成方法と しては、 従来から用いられている成膜方法を適用できる。 例えば、 蒸着法、 スパ ッタリング法などの薄膜形成方法、 あるいはめっき法などがある。 また、 上述の T iZP t積層膜、 Au膜、 はんだ密着層およびはんだ層のパターユング方法に は、 例えばフォトリソグラフィを用いたリフトオフ法、 化学エッチング法、 ドラ イエツチング法、 またはメタルマスク法などがある。
上述の T i ZP t積層膜のチタン （T i ) 膜の厚さは、 0. Ο ΐ μπι以上 1. O tm以下、 白金 （P t) 膜の厚さは、 0. 01 111以上1. 5 μΐη以下が、 そ れぞれ好ましい。 電極層としての A u膜の厚さは、 0. Ι μιη以上 10 /im以下 力 はんだ層の厚さは好ましくは 0. 1 im以上 10 / m以下が、 それぞれ好ま しい。 はんだバリア層を形成する場合、 その厚さは好ましくは 0. 01 m以上 1. 5 μπι以下である。
本宪明の半導体発光素子の材料としては、 例えば G a A s、 I n P、 G a Nの ような、 化合物半導体が挙げられる。 発光部は、 上面もしくは下面のいずれでも よい。 なお、 下面発光型レーザーダイオード （レーザーダイオードとはんだ層と の接合部に対向するレーザーダイォードの側面側においてレーザーダイォードの 発光部が形成されている方式） の場合、 発熱部である発光部が基板により近い位 置に配置されることから、 半導体装置の放熱性をより向上させることができる。 レーザーダイオードの表面にはシリコン酸化膜 （S i 02 ) などの絶縁層およ び電極層などのメタライズ層が形成される。 電極層としての金 （Au) 層の厚さ は、 はんだ層との良好な濡れ性を確保するために、 0. 1 111以上10 111以下 であることが好ましい。
なお、 図 1に示した半導体装置は、 図示されていないが、 ヒートシンクにはん だなどを用いて接続されていてもよい。 具体的には、 基板の T iZP t積層膜が 形成された面とは反対側の面上に密着層、 拡散防止層などを形成した後、 例えば 基板の裏面とヒートシンクとの間にシート状のはんだ （はんだ箔） を配置し、 こ れを介してサブマウントにヒートシンクが接合される。 なお、 はんだ箔は、 あら かじめ基板裏面のメタライズ層上に形成してもよい。 その場合は、 レーザーダイ ォードとヒートシンクを同時に基板に接合することができる。
ヒートシンクの材料としては、 例えば金属あるいはセラミックスなどを用いる ことができる。 金属としては、 例えば銅 (Cu) 、 アルミ-ゥム （A 1) 、 タン ダステン （W) 、 モリプデン （Mo) 、 鉄 （F e) 、 これらの金属を含む合金お よび複合材料を用いることができる。 なお、 はんだ接合を容易にするために、 ヒ ートシンクの表面にはニッケル （N i) 、 金 （Au) またはこれらの金属を含む 膜を形成するのが好ましい。 これらの膜は、 蒸着法やめつき法で形成することが できる。 ヒートシンクの熱伝導率は、 好ましくは 100W "mK以上である。 次に、 図 2を用いて、 図 1に示した半導体装置の製造方法を、 窒化アルミユウ ム焼結体を基板とした場合を想定して説明する。
まず第 1工程として基板を製造する。 この種のサブマウントは長さ、 幅がせい ぜぃ数 mm程度と小さいため、 通常は例えば長さ、 幅が 5 Omm程度の基板母材 を作製し、 これにメタライズ層を形成した後、 所定サイズに細かく切断分割する 方法で製造される。 以下、 この手順に沿って説明する。 従って、 この工程での基 板母材のサイズは、 例えば幅を 50mm、 長さを 50mm、 厚さを 0. 4 mmと する。 なお、 基板材料である窒化アルミニウム （A 1 N) 焼結体の製造方法に は、 通常の方法が適用できる。
次に、 第 2工程で基板の表面を研磨する。 研磨後の基板の表面粗さは、 好まし くは Raで 1. O /im以下、 より好ましくは 0. 1 μ m以下とする。 研磨方法と しては、 例えば研削盤、 サンドプラスト、 サンドペーパーまたは砥粒による研磨 などの通常の方法を適用することができる。
次に、 図 2で示すように、 密着層としての T i膜 5 b、 拡散防止層としての P t膜 5 aおよび電極層としての A u膜 6を所定のパターンで形成するため、 第 3 工程としてパターユングを行なう。 このパターエングにおいては、 例えばフォト リソグラフィ法を用いて、 それぞれの膜が形成されるべき領域外の基板部分にレ ジスト膜を形成する。
第 4工程は、 密着層である T i膜を蒸着する工程である。 膜の厚さは、 例えば 0. 1 とする。
第 5工程は、 密着層上に拡散防止層である P t膜を形成する。 膜の厚さとして は、 例えば 0. 2 μπιとする。
第 6工程では、 電極層である Au膜を蒸着する。 膜の厚さは、 例えば 0. ら μ mとする。
第 7工程はリフトオフ工程である。 この工程では第 3工程のパターニング工程 において形成したレジス ト膜を、 レジス ト剥離液によって、 そのレジス ト膜上に 載った密着層、 拡散防止層および電極層それぞれの膜の部分とともに除去する。 この結果、 基板上に所定のパターンを有する 3つの膜を形成することができる。 第 8工程では、 はんだ密着層を蒸着する。 ここでは、 メタルマスク法を用いて 電極層上に遷移元素層としての T i膜 7 b、 次いで貴金属層としての P t膜 7 a をそれぞれ蒸着する。 このとき形成される T i膜と P t膜の厚さは、 それぞれ例 えば 0. 08 μπιおよび 0. 05 μιηとする。
はんだ密着層を形成する工程において、 成膜雰囲気から水分や酸素などの不純 物ガスを低減するために、 成膜前のチャンバ内の圧力 （到達真空度） は、 5. 0 X 10— 4 P a以下が好ましく、 より好ましくは 1. 0 X 10— 4 P a以下であ る。 また、 はんだ密着層の下地に対する密着性を向上させるために、 はんだ密着 層の成膜時の基板の表面温度は、 20°C以上 350°C以下、 さらには 100°C以 上 250°C以下が好ましい。
次に、 第 9工程として真空蒸着法により、 はんだ密着層上にはんだ層 8を形成 する。 ここでは、 メタルマスク法を用いて、 図 2に示したように、 はんだ密着層 上に A gZS n積層はんだ層としての A g膜 8 bを蒸着し、 続いて S n膜 8 aを 蒸着する。 このとき形成される A g膜と S n膜の厚さは、 それぞれ例えば 1. 5 mおよび 3. とする。
はんだ層を形成する工程において、 成膜雰囲気から水分や酸素などの不純物ガ スを低減するために、 成膜前のチャンバ内の圧力 （到達真空度） は、 5. 0 X 1 0_ 4 P a以下とするのが好ましく、 より好ましくは 1. 0 X 10— 4 P a以下 である。 また、 はんだ層のはんだ密着層に対する密着性を向上させるために、 は んだ層の成膜時の基板の表面温度は、 20°C以上であり、 はんだの液相生成温度 よりも 10°C低い温度以下とするのが好ましい。
なお、 所定のパターンを有するはんだ密着層およびはんだ層の形成方法として は、 上述のメタルマスク法に代えて前述のフォトリソグラフィ法を用いてもよ レ、。
次に、 第 10工程で、 その母材基板を所望のサブマウントの長さ、 幅に切断分 割し、 図 2に示すサブマウント 3を得る。
次の第 1 1工程では、 半導体発光素子としてのレーザーダイォード 2を接合す る。 具体的には、 図 2に示すように、 加熱により溶融したはんだ層 8の上に、 矢 印 9に示すように同素子を配置し、 はんだ層によってサブマウントに接合する。 このようにして、 図 1の半導体装置 1が完成する。
以上のような本発明のサブマウントおよび半導体装置では、 はんだ層の直下に はんだの接合を強固なものとする遷移元素層と貴金属層とが積層されたはんだ密 着層が形成されているため、 半導体発光素子とサブマウントの接合強度をより一 層高めることができる。 その結果、 半導体装置の実用信頼性をより一層向上させ ることができる。 実施例
(サンプルの作製と評価）
以下の手法により、 表 1および 2に示される試料 1から 29のサブマウントを 製造した。 試料 1から 25が実施例に対応し、 試料 26から 29が比較例に対応 する。
まず、 表 1に示した材質の基板を準備した。 寸法はいずれも、 縦 X横 X厚みが 5 OmmX 5 OmmX 0. 4 mmとした。 この基板の表面を研磨して、 主表面 4 f の粗さ R aを 0. 05 111とした。 次に、 フォトリソグラフィーを用いたリフ トオフ法と真空蒸着法により、 厚みが 0. 1 111の丁 i膜 5 bと厚みが 02 xm の P t膜 5 aと厚みが 0. 6 ιηの A u膜 6からなるメタライズ層を形成した。 なお、 試料 7については、 上記メタライズ層の代わりに厚みが 1. Ο μιηの N i メツキ膜と厚みが 1. 0 μπιの Auメツキ膜からなるメタライズ層を形成した。 次に、 はんだ密着層 7となる遷移元素層および貴金属層をメタルマスク法と真 空蒸着でメタライズ層上に形成した。 遷移元素層および貴金属層の組成、 膜厚お よび蒸着の条件は表 1に示した通りである。 その後、 すべての試料に対し、 はんだ層 8をメタルマスク法と真空蒸着で形成 した。 はんだ層の組成、 膜厚および蒸着の条件は表 1に示した通りである。 表 1 中の 「はんだ組成」 は、 はんだ層を構成する元素の質量比を示す。
さらに、 基板 4を切断することにより、 縦 X横 X厚みが 1. 2mmX l. 5 m mX 0. 3mmのサブマウントを、 それぞれの試料 1から 29について、 10個 ずつ作製した。 そして、 それぞれの試料について、 はんだ層を窒素雰囲気中で加 熱により溶融させてレーザーダイォード 2を接合した。 その接合温度は表 1に示 した通りである。
このようにして得られた半導体装置 1 (図 1参照） の、 レーザーダイオードの サブマウントに対する接合強度を M I L— S TD— 883 C METHOD 2 01 9. 4に基づいたダイシァー試験 （D I E SHEAR STRENGTH
TEST) により測定し、 各試料番号の 10個の試料の接合強度の平均値を求 めた。 その結果も表 1に示す。
表 1の結果より、 本発明によるサブマウントおよび半導体装置においては、 比 較例のそれらに比べ、 半導体発光素子とサブマウントの接合強度が向上している ことが分かる。
今回開示された実施の形態および実施例はすべての点で例示であって制限的な ものではないと考えられるべきである。 本発明の範囲は上記した実施の形態およ び実施例ではなくて特許請求の範囲によって示され、 特許請求の範囲と均等の意 味おょぴ範囲内でのすべての変更が含まれることが意図される。
Figure imgf000014_0001
¾瓛 1 ^
24 A1N焼結体 Ti 0.06 Pt 0.05 8.0 230 Ag:Sn=32:68 1.5/4.0(Ag/Sn積層） 8.0 50 250 47
25 A1N焼結体 Ti 0.06 Pt 0.05 8.0 230 Ag:Sn=32:68 1.5/4.0(Ag/Sn積層） 8.0 200 250 49
*26 蕭焼結体 Ti 0.06 8.0 230 Ag:Sn=32:68 1.5/4.0(Ag/Sn積層） 8.0 150 250 30
*27 履焼結体 Au:Sn=80:20 3.5 8.0 150 290 30
*28 A1N焼結体 Pt 0.05 8.0 230 Au:Sn=80:20 3.5 8.0 150 290 32
*29 扁焼結体 Pt 0.05 8.0 230 Ag:Sn=32:68 1.5/4.0(Ag/Sn積層） 8.0 150 250 31 注） *は比較例である。
表中の「真空度 Jは、 はんだ密着層またははんだ層蒸着前の到達真空度のことである c
13 産業上の利用可能性
このように、 本発明によれば、 はんだ層の直下にはんだの接合を強固なものと する遷移元素層と貴金属層とが積層されたはんだ密着層を形成することにより、 半導体発光素子とサブマウントの接合強度をより一層高めることができる。 その 結果、 半導体装置の実用信頼性をより一層向上させることができる。

Claims

14
請求の範囲
1 サブマウント基板と、 前記サブマウント基板の主表面上に形成されたはん だ層とを備えたサブマゥントにおいて、 前記サブマゥント基板と前記はんだ層の 間に、 前記サブマウント基板側から遷移元素の少なくとも 1種を主成分とする遷 移元素層と貴金属の少なくとも 1種を主成分とする貴金属層とが積層されたはん だ密着層を備え、 該はんだ密着層の前記はんだ層側の面が前記はんだ層に面接触 するように形成された、 サブマウント。
2 前記遷移元素層および前記貴金属層の膜厚が、 0を超え Ι μ ιη以下であ る、 請求項 1に記載のサブマウント。
3 前記遷移元素層は、 チタン、 バナジウム、 クロム、 ジルコニウム、 ニオブ およびその合金からなる群から選ばれた少なくとも 1種を主成分とし、 前記貴金 属層は、 金、 白金、 パラジウムおよびその合金からなる群から選ばれた少なくと も 1種を主成分とする、 請求項 1または 2に記載のサブマウント。
4 前記はんだ層は、 銀錫系はんだを主成分とする、 請求項 1〜 3のいずれか 1項に記載のサブマウント。
5 前記はんだ層の溶融前の形態が、 銀を主成分とする層と錫を主成分とする 層の積層からなる、 請求項 4に記載のサブマウント。
6 前記サブマゥント基板と前記はんだ密着層との間に形成された電極層をさ らに備えた、 請求項 1〜5のいずれか 1項に記載のサブマウント。
7 前記サブマウント基板と前記はんだ密着層との間において、 前記サブマウ ント基板の主表面に接触するように形成された密着層と、 前記密着層上に形成さ れた拡散防止層とをさらに備え、 前記電極層は前記拡散防止層上に配置されてい る、 請求項 6に記載のサブマゥント。
8 前記密着層はチタンを含み、 前記拡散防止層は白金を含み、 前記電極層は 金を含む、 請求項 7に記載のサブマウント。
9 前記サブマウント基板は窒化アルミニウム焼結体を含む、 請求項 1〜8の V、ずれか 1項に記載のサブマゥント。
1 0 請求項 1〜 9のいずれか 1項に記載のサブマゥントを用いた半導体装置 15 であって、 前記はんだ層上に搭載された半導体発光素子を備える、 半導体装置。
PCT/JP2003/005303 2002-04-30 2003-04-24 Embase et dispositif a semi-conducteur WO2003094220A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020047017495A KR100940164B1 (ko) 2002-04-30 2003-04-24 서브마운트 및 반도체 장치
US10/512,828 US7015583B2 (en) 2002-04-30 2003-04-24 Submount and semiconductor device
EP03725664A EP1564803A4 (en) 2002-04-30 2003-04-24 EMBASE AND SEMICONDUCTOR DEVICE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-127948 2002-04-30
JP2002127948A JP3509809B2 (ja) 2002-04-30 2002-04-30 サブマウントおよび半導体装置

Publications (1)

Publication Number Publication Date
WO2003094220A1 true WO2003094220A1 (fr) 2003-11-13

Family

ID=19194273

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/005303 WO2003094220A1 (fr) 2002-04-30 2003-04-24 Embase et dispositif a semi-conducteur

Country Status (6)

Country Link
US (1) US7015583B2 (ja)
EP (1) EP1564803A4 (ja)
JP (1) JP3509809B2 (ja)
KR (1) KR100940164B1 (ja)
CN (1) CN100394567C (ja)
WO (1) WO2003094220A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1027961C2 (nl) * 2005-01-05 2006-07-06 Lemnis Lighting Ip Gmbh Elektrische schakeling, gebruik van een halfgeleidercomponent en werkwijze voor het vervaardigen van een halfgeleidercomponent.
EP1536466A3 (de) * 2003-11-28 2009-12-30 OSRAM Opto Semiconductors GmbH Trägerschicht für eine Halbleiterschichtenfolge und Verfahren zur Herstellung von Halbleiterchips

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1255563C (zh) 2001-05-24 2006-05-10 弗莱氏金属公司 热界面材料和受热器构型
KR101022583B1 (ko) * 2001-05-24 2011-03-16 프라이즈 메탈즈, 인크. 방열재 및 땜납 프리폼
JP3882712B2 (ja) 2002-08-09 2007-02-21 住友電気工業株式会社 サブマウントおよび半導体装置
US7247514B2 (en) * 2003-04-11 2007-07-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same
JP2004356429A (ja) * 2003-05-29 2004-12-16 Sumitomo Electric Ind Ltd サブマウントおよびそれを用いた半導体装置
CN100423217C (zh) 2003-08-26 2008-10-01 德山株式会社 元件接合用基板、元件接合基板及其制造方法
JP4528510B2 (ja) * 2003-09-22 2010-08-18 株式会社東芝 半導体レーザ素子用サブマウント
JPWO2005036705A1 (ja) * 2003-09-22 2006-12-28 株式会社東芝 光半導体用基板
JP2005159045A (ja) * 2003-11-26 2005-06-16 Sumitomo Electric Ind Ltd 半導体発光素子搭載部材とそれを用いた発光ダイオード
JP4644007B2 (ja) * 2004-03-24 2011-03-02 株式会社トクヤマ 素子接合用基板およびその製造方法
US7626264B2 (en) 2004-03-24 2009-12-01 Tokuyama Corporation Substrate for device bonding and method for manufacturing same
JP4825403B2 (ja) * 2004-04-01 2011-11-30 株式会社日立製作所 サブマウントおよびその製造方法
JP4228303B2 (ja) 2004-04-12 2009-02-25 住友電気工業株式会社 半導体発光素子搭載部材と、それを用いた半導体発光装置
US9166130B2 (en) 2012-10-24 2015-10-20 Spectrasensors, Inc. Solderless mounting for semiconductor lasers
JP2006100369A (ja) * 2004-09-28 2006-04-13 Sharp Corp 半導体レーザ素子およびその製造方法
WO2006082770A1 (ja) * 2005-02-07 2006-08-10 Kabushiki Kaisha Toshiba セラミックス配線基板とその製造方法、およびそれを用いた半導体装置
TWI462236B (zh) 2005-03-18 2014-11-21 同和電子科技有限公司 副載置片及其製造方法
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
US7348212B2 (en) * 2005-09-13 2008-03-25 Philips Lumileds Lighting Company Llc Interconnects for semiconductor light emitting devices
JP4822155B2 (ja) 2005-09-26 2011-11-24 Ｄｏｗａエレクトロニクス株式会社 サブマウント及びその製造方法
JP2007201420A (ja) 2005-12-27 2007-08-09 Sharp Corp 半導体発光装置、半導体発光素子、および半導体発光装置の製造方法
US8030575B2 (en) * 2005-12-29 2011-10-04 Sensor Electronic Technology, Inc. Mounting structure providing electrical surge protection
KR100765075B1 (ko) * 2006-03-26 2007-10-09 엘지이노텍 주식회사 질화물 반도체 발광 소자 및 그 제조방법
BRPI0714507A8 (pt) * 2006-07-14 2015-10-06 Koninklijke Philips Electronics Nv Estrutura de montagem,e, método para montagem de um componente eletro-óptico em alinhamento com um elemento óptico
JP5122098B2 (ja) * 2006-08-11 2013-01-16 株式会社トクヤマ メタライズ基板、半導体装置
US7964888B2 (en) * 2007-04-18 2011-06-21 Cree, Inc. Semiconductor light emitting device packages and methods
US7816155B2 (en) * 2007-07-06 2010-10-19 Jds Uniphase Corporation Mounted semiconductor device and a method for making the same
JP2009064961A (ja) * 2007-09-06 2009-03-26 Sharp Corp 半導体レーザ装置およびその製造方法
DE102008044641A1 (de) * 2008-04-28 2009-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
CN101465516B (zh) * 2009-01-09 2010-12-01 西安炬光科技有限公司 一种大功率半导体激光器及其制备方法
TW201110275A (en) * 2009-05-13 2011-03-16 Seiko Instr Inc Electronic component, manufacturing method for electronic component, and electronic device
WO2012036132A1 (ja) * 2010-09-17 2012-03-22 旭硝子株式会社 発光素子搭載用基板および発光装置
US9166364B2 (en) * 2011-02-14 2015-10-20 Spectrasensors, Inc. Semiconductor laser mounting with intact diffusion barrier layer
US9368934B2 (en) * 2011-02-14 2016-06-14 Spectrasensors, Inc. Semiconductor laser mounting for improved frequency stability
JP4778120B1 (ja) * 2011-03-08 2011-09-21 有限会社ナプラ 電子機器
AU2015202533B2 (en) * 2011-03-16 2016-09-01 Spectrasensors, Inc. Semiconductor laser mounting for improved frequency stability
US9735126B2 (en) * 2011-06-07 2017-08-15 Infineon Technologies Ag Solder alloys and arrangements
CN104126226B (zh) * 2012-02-14 2018-05-04 三菱综合材料株式会社 焊接结构、功率模块、带散热器的功率模块用基板及其制造方法以及焊料基底层形成用膏
JP5962522B2 (ja) 2012-03-22 2016-08-03 日亜化学工業株式会社 半導体レーザ装置
US20150351241A1 (en) * 2013-01-07 2015-12-03 A.L.M.T. Corp. Ceramic Wiring Substrate, Semiconductor Device, And Method For Manufacturing Ceramic Wiring Substrate
US9070387B1 (en) 2013-08-23 2015-06-30 Western Digital Technologies, Inc. Integrated heat-assisted magnetic recording head/laser assembly
WO2017138666A1 (ja) * 2016-02-12 2017-08-17 古河電気工業株式会社 サブマウント、半導体素子実装サブマウント、および半導体素子モジュール
JP6864688B2 (ja) * 2016-07-22 2021-04-28 ソニーセミコンダクタソリューションズ株式会社 素子構造体および発光装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074539A (ja) * 1983-09-30 1985-04-26 Hitachi Ltd 光半導体素子用サブマウント
US5770821A (en) * 1995-07-18 1998-06-23 Tokuyama Corporation Submount
JPH11307692A (ja) * 1998-04-23 1999-11-05 Kyocera Corp 半導体素子支持部材及びこれを用いた半導体素子収納用パッケージ
JP2000328286A (ja) * 1999-05-19 2000-11-28 Yuken Kogyo Kk 錫−銀系合金電気めっき浴

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5715446A (en) * 1980-07-02 1982-01-26 Hitachi Ltd Semiconductor device
JPS59167038A (ja) * 1983-03-14 1984-09-20 Hitachi Ltd 光半導体素子用サブマウントの構造
JPH01109790A (ja) * 1987-10-22 1989-04-26 Mitsubishi Electric Corp 光半導体素子用サブマウント
JP2830221B2 (ja) * 1989-11-30 1998-12-02 神鋼電機株式会社 ハイブリッド集積回路のマウント構造
JP3190718B2 (ja) * 1992-01-14 2001-07-23 株式会社東芝 半導体レーザ用サブマウント
US5234153A (en) * 1992-08-28 1993-08-10 At&T Bell Laboratories Permanent metallic bonding method
JP3377553B2 (ja) * 1993-05-13 2003-02-17 三菱電機株式会社 半導体レーザ装置
JP3346971B2 (ja) * 1995-12-20 2002-11-18 株式会社東芝 光半導体素子用サブマウントおよびそのマウント方法
US6590913B1 (en) * 1999-05-14 2003-07-08 Triquint Technology Holding Co. Barrier layer and method of making the same
JP2001298199A (ja) * 2000-04-17 2001-10-26 Hitachi Ltd 光半導体装置の接続構造
JP3800977B2 (ja) * 2001-04-11 2006-07-26 株式会社日立製作所 Ｚｎ−Ａｌ系はんだを用いた製品
US6700913B2 (en) * 2001-05-29 2004-03-02 Northrop Grumman Corporation Low cost high integrity diode laser array
JP3982284B2 (ja) * 2002-03-06 2007-09-26 住友電気工業株式会社 サブマウントおよび半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074539A (ja) * 1983-09-30 1985-04-26 Hitachi Ltd 光半導体素子用サブマウント
US5770821A (en) * 1995-07-18 1998-06-23 Tokuyama Corporation Submount
JPH11307692A (ja) * 1998-04-23 1999-11-05 Kyocera Corp 半導体素子支持部材及びこれを用いた半導体素子収納用パッケージ
JP2000328286A (ja) * 1999-05-19 2000-11-28 Yuken Kogyo Kk 錫−銀系合金電気めっき浴

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1564803A4 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1536466A3 (de) * 2003-11-28 2009-12-30 OSRAM Opto Semiconductors GmbH Trägerschicht für eine Halbleiterschichtenfolge und Verfahren zur Herstellung von Halbleiterchips
US7723730B2 (en) 2003-11-28 2010-05-25 Osram Opto Semiconductors Gmbh Carrier layer for a semiconductor layer sequence and method for producing semiconductor chips
NL1027961C2 (nl) * 2005-01-05 2006-07-06 Lemnis Lighting Ip Gmbh Elektrische schakeling, gebruik van een halfgeleidercomponent en werkwijze voor het vervaardigen van een halfgeleidercomponent.
WO2006085766A3 (en) * 2005-01-05 2006-10-12 Lemnis Lighting Ip Gmbh Electric circuit, use of a semiconductor component and method for manufacturing a semiconductor component

Also Published As

Publication number Publication date
CN1650411A (zh) 2005-08-03
KR20050006216A (ko) 2005-01-15
US20050167679A1 (en) 2005-08-04
US7015583B2 (en) 2006-03-21
CN100394567C (zh) 2008-06-11
EP1564803A1 (en) 2005-08-17
JP3509809B2 (ja) 2004-03-22
EP1564803A4 (en) 2008-09-03
KR100940164B1 (ko) 2010-02-03
JP2002368020A (ja) 2002-12-20

Similar Documents

Publication Publication Date Title
WO2003094220A1 (fr) Embase et dispositif a semi-conducteur
JP3882712B2 (ja) サブマウントおよび半導体装置
JP3918858B2 (ja) 発光素子搭載用部材およびそれを用いた半導体装置
JP5688412B2 (ja) 半導体コンポーネント配列体の対向する電気的接続部を熱的に接触させる方法
JP3982284B2 (ja) サブマウントおよび半導体装置
JP5417505B2 (ja) 半導体装置
JP4979944B2 (ja) 素子接合用基板、素子接合基板及びその製造方法
JP4822155B2 (ja) サブマウント及びその製造方法
JP3912130B2 (ja) サブマウント
JP3779218B2 (ja) サブマウントおよび半導体装置
JP2004356429A (ja) サブマウントおよびそれを用いた半導体装置
JP4605883B2 (ja) 配線基板
JP2006216766A (ja) セラミックス配線基板とそれを用いた半導体装置
JP5693610B2 (ja) 電子デバイスの製造方法および該方法により製造された電子デバイス
JPH0786444A (ja) 半導体用複合放熱基板の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10512828

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20038097109

Country of ref document: CN

Ref document number: 1020047017495

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2003725664

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020047017495

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003725664

Country of ref document: EP