WO2003026006A2 - Anordnung eines halbleiterchips in einem gehäuse, chipkarte und chipmodul - Google Patents
Anordnung eines halbleiterchips in einem gehäuse, chipkarte und chipmodul Download PDFInfo
- Publication number
- WO2003026006A2 WO2003026006A2 PCT/DE2002/003147 DE0203147W WO03026006A2 WO 2003026006 A2 WO2003026006 A2 WO 2003026006A2 DE 0203147 W DE0203147 W DE 0203147W WO 03026006 A2 WO03026006 A2 WO 03026006A2
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- chip
- semiconductor chip
- arrangement according
- arrangement
- semiconductor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
Das Gehäuse besitzt eine rings umgebende Abschirmung nach Art eines Faraday'schen Käfigs; oder es sind geeignete Dämpfungselemente in den Zuleitungen vorgesehen; es können auch gleichzeitig diese beiden Mittel eingesetzt sein. Auf diese Weise kann insbesondere ein Chipkarten-Modul-Gehäuse mit einer Abschirmung versehen sein. Ein Halbleiterchip (1) ist auf einem Chipträger (2) angebracht und mit einer Vergussmasse (3) umspritzt, auf deren Aussenseite eine elektrisch leitfähige Beschichtung (4) aufgebracht und mit einer Metallschicht (7) auf der Innenseite des Chipträgers verbunden ist.
Description
Beschreibung
Anordnung eines Halbleiterchips in einem Gehäuse, Chipkarte und Chipmodul
Die vorliegende Erfindung betrifft die Anordnung eines Halbleiterchips in einem Gehäuse, mit der eine elektromagnetische Emission oder Immission des Halbleiterchips verhindert wird, sowie eine damit ausgestattete Chipkarte oder ein Chipmodul .
In der Zukunft können bei UICC (universal integrated circuit card) , insbesondere bei Chipkarten (smart cards) vermehrt elektromagnetische Störungen infolge hoher im Betrieb auftretender Frequenzen, insbesondere digitaler Schaltungen, auf- treten. Die im Betrieb der Schaltung vorhandenen elektrischen Ströme und Spannungen sind die Ursache für das Auftreten der Abstrahlung hochfrequenter elektromagnetischer Wellen, die auch durch die vorhandenen elektrischen Leiter geführt sein können. Zunehmend höhere interne Taktraten bei den integrier- ten Schaltkreisen sind die Ursache für die Erzeugung stärkerer elektromagnetischer Felder. Es ist daher mit vermehrten Störeinflüssen zu rechnen, die sich ausgehend von dem Halbleiterchip auch auf ein Gerät, in dem der Halbleiterchip eingesetzt ist, auswirken (Terminal, Handy und dergleichen).
In der EP 1 093 159 AI ist ein Verfahren zum Verkapseln von Halbleiterbauelementen beschrieben, bei dem die Bauelemente mit ihren Vorderseiten auf einem Träger montiert werden und die Rückseiten mit einem verformbaren Film abgedeckt werden. Der Film kann elektrisch leitend sein oder eine Kunststofffo- lie, die mit leitfähigen Partikeln gefüllt oder mit einer Metallisierung versehen ist .
In der DE 198 06 818 Cl ist ein Verfahren zur Herstellung ei- nes SAW-Bauelementes beschrieben, bei dem ein Chip auf einer Trägerplatte montiert wird, indem die Anschlüsse des Chips in Flip-Chip-Technik mit Kontaktflächen der Trägerplatte verbun-
den werden. Die Rückseite des Chips wird mit einer Metallfolie verkapselt.
In der US 4,717,948 ist ein Halbleiterbauelement beschrieben, bei dem auf einem Träger eine elektronische Komponente in einem Hohlraum angebracht ist, der von zwei als Gehäuse angeordneten Abdeckungen gebildet wird. Die Abdeckungen weisen jeweils eine Schichtstruktur auf, die eine Metallschicht um- fasst .
In der DE 195 40 647 AI ist eine integrierte Halbleiterschaltungseinrichtung beschrieben, bei der eine Leitung für ein fixiertes Potenzial länger ausgedehnt ist, als erforderlich wäre, so dass eine parasitäre Induktivität der Leitung für ein fixiertes Potenzial vergrößert wird und damit ein LC-Fil- ter zur Absorption hochfrequenten Rauschens ausgebildet ist .
In der DE 195 48 046 AI ist ein Verfahren zur Herstellung von Kontakten beschrieben, die für eine Flip-Chip-Montage von SA -Bauelementen geeignet sind. Das Verfahren ist unter anderem zur Herstellung verkapselter Bauelemente für Chipkarten vorgesehen.
Aufgabe der vorliegenden Erfindung ist es, eine Möglichkeit zur Verminderung der Störeinflüsse durch hochfrequente elektromagnetische Abstrahlung von Halbleiterchips anzugeben.
Diese Aufgabe wird mit der Anordnung eines Halbleiterchips in einem Gehäuse mit den Merkmalen des Anspruches 1 bzw. des An- Spruches 5 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
Bei dieser Anordnung besitzt das Gehäuse eine rings umgebende
Abschirmung nach Art eines Faraday'schen Käfigs; oder es sind geeignete Dämpfungselemente in den Zuleitungen vorgesehen; es können auch gleichzeitig diese beiden Mittel eingesetzt sein.
Auf diese Weise kann insbesondere ein Chipkarten-Modul- Gehäuse mit einer Abschirmung versehen sein. Die Anordnung kann auch direkt in einer Smart-Card oder einer UICC eingesetzt sein.
Es folgt eine genauere Beschreibung von Beispielen dieser Anordnung an Hand der Figuren 1 bis 3.
Die Figuren 1 und 2 zeigen jeweils ein Ausführungsbeispiel einer Anordnung eines Halbleiterchips in einem Gehäuse.
Die Figur 3 zeigt die Ausgestaltung einer als Filter vorgesehenen Leiterbahnspirale.
In der Figur 1 ist ein erstes Ausführungsbeispiel einer Anordnung eines Halbleiterchips 1 in einem Gehäuse im Querschnitt dargestellt. Es ist ein Chipträger 2 vorhanden, auf dem der Chip, in diesem Beispiel mittels einer Anzahl von Flächen aus einem Silberleitkleber 11, angebracht ist. Der Chipträger und der Chip sind mit einer Vergussmasse 3 (Mold,
Globetop) verkapselt. Auf der äußeren Oberseite der Vergussmasse 3, d. h. auf der von dem Halbleiterchip 1 abgewandten Außenseite, ist eine elektrisch leitende Beschichtung 4 vorhanden. Der Chipträger 2 ist mit elektrischen Leitern verse- hen, die in diesem Beispiel Anschlussleiter 5 umfassen, die für einen externen elektrischen Anschluss vorgesehen sind. Diese Leiter befinden sich auf der üblicherweise als Vorderseite des gehäusten Chips bezeichneten, von dem Halbleiterchip abgewandten Oberseite des Chipträgers, die in der in der Figur 1 dargestellten Orientierung unten ist. Es sind Durchbrüche 9, 10 durch den Chipträger 2 vorhanden, die z. B. zylindrische Löcher sein können. Durch diese Durchbrüche hindurch sind Bonddrähte 8 geführt, die die Anschlussleiter 5 mit Anschlusskontakten 6 des Halbleiterchips 1 elektrisch leitend verbinden.
Vorzugsweise befindet sich auf der mit dem Halbleiterchip versehenen Rückseite des Chipträgers 2 eine Metallschicht 7, die elektrisch leitend mit den Leitern auf der Vorderseite verbunden ist. Dafür ist in dem Beispiel der Figur 1 die min- destens eine Durchkontaktierung 12 auf der Wandung des Durchbruchs 10 vorhanden.- Die Beschichtung 4 auf der Oberseite der Vergussmasse 3 ist in diesem Beispiel mit dieser Metallschicht 7 verbunden, so dass hier eine den Halbleiterchip 1 rings umgebende Abschirmung als Faraday-Käfig gebildet ist. Bei bevorzugten Ausgestaltungen ist der Anteil der Metallisierung 7, der mit der elektrisch leitenden Beschichtung 4 verbunden ist, auf Masse gelegt. Die Anschlussleiter 5 auf der Vorderseite der Anordnung sind so strukturiert, dass sie trotz Vorhandenseins der Durchkontaktierung 12 nicht über die Metallschicht 7 miteinander kurzgeschlossen sind. Die Anschlusskontakte 6 des Halbleiterchips 1 besitzen so elektrisch voneinander isolierte separate externe Anschlüsse. Andererseits wird eine weitgehende Abschirmung des Halbleiterchips auch von der Vorderseite des Gehäuses bewirkt . Von dem Halbleiterchip 1 im Betrieb der integrierten Schaltung ausgesandte elektromagnetische Störstrahlung kann so weitgehend abgeschirmt werden.
Bei dem Ausführungsbeispiel gemäß Figur 2 ist der Halbleiter- chip 1 mit der mit den Anschlusskontakten 6 versehenen Oberseite nach unten auf dem Chipträger 2 nach Art einer Flip- Chip-Montage angebracht. Die Metallschicht 7 ist zu diesem Zweck geeignet strukturiert, so dass die Anschlusskontakte 6 getrennt voneinander über die jeweils vorhandenen Durchkon- taktierungen 13 mit den vorgesehenen Anschlussleitern 5 auf der gegenüberliegenden Seite des Chipträgers 2 elektrisch leitend verbunden sind. Auf der von dem Chipträger 2 abgewandten Seite des Halbleiterchips ist eine elektrisch leitende Beschichtung 4 vorhanden, die vorzugsweise auf der Außen- seite einer den Halbleiterchip abdeckenden Isolationsschicht 30 aufgebracht ist. Auch bei diesem Ausführungsbeispiel ist die Beschichtung vorteilhaft mit der Metallschicht 7 verbun-
den, so dass eine auf demselben Potenzial liegende allseitige Abschirmung des Halbleiterchips 1 bewirkt ist .
Die elektrisch leitende Beschichtung 4 kann z. B. eine auf die Vergussmasse 3 beziehungsweise, falls vorhanden, die Isolationsschicht 30 aufgebrachte dünne Metallisierung sein. Es kann sich dabei auch um einen elektrisch leitenden Lack handeln, der beispielsweise durch Eintauchen der Anordnung in ein entsprechendes Bad aufgebracht wird. Es wird dabei ver- mieden, dass die separaten Anschlüsse durch den aufgebrachten Lack kurzgeschlossen werden. Dazu wird darauf geachtet, dass vor dem Auftragen des elektrisch leitenden Lacks alle leitenden Flächen (Chip und Drähte) abgedeckt sind, wie dies bei Globe-Top-Gehäusen oder Mold-Gehäusen ohnedies der Fall ist. Bei Flip-Chi -Gehäusen kann hierzu vor dem Lack eine nichtleitende Beschichtung aufgetragen werden, vorzugsweise in Gestalt einer Isolationsschicht 30. Die Metallschicht 7 kann grundsätzlich weggelassen sein. Insbesondere bei einer Anordnung des Chips in Flip-Chip-Technologie entsprechend der Fi- gur 2 ist jedoch die Metallschicht 7 besonders geeignet und schirmt die in dem Halbleiterchip integrierte Schaltung besonders gut ab .
Auftretende so genannte Kontakt-Emissionen des Chips können durch geeignete Filter in den Zuleitungen abgeschirmt werden. Derartige Kontakt-Emissionen sind hochfrequente elektromagnetische Störungen, die über die Kontakte und Zuleitungen ausgekoppelt werden. Es können hochfrequente Störungen von den Anschlusskontakten 6 des Chips über die externen Anschluss- leiter 5 und beim Einsatz des Chips in einer UICC über die externen Anschlussleiter und Kontakte der Karte auch weiter bis in ein Terminal hinein weitergeleitet werden.
Die Ausbreitung störender Frequenzen kann behindert werden, indem in die Zuleitungen ein Tiefpass-Filter eingebaut wird. Ein solches Tiefpass-Filter ist zum Beispiel durch eine als Induktivität wirkende Leiterspule oder Leiterspirale gegeben.
Eine solche Induktivität kann insbesondere in einer der Metallschichten vorgesehen sein, mit denen die Hauptseiten des Chipträgers 2 beschichtet sind. Bei bevorzugten Ausführungs- beispielen, bei denen die Innenseite des Gehäuses mit der Me- tallschicht 7 auf der dem Halbleiterchip 1 zugewandten Oberseite des Chipträgers 2 beschichtet ist, kann die Induktivität in dieser Metallschicht 7 ausgebildet sein. Das geschieht z. B. in der in der Figur 3 im Schema dargestellten Weise.
In der Figur 3 ist eine spiralartig strukturierte Leiterbahn dargestellt, die von einer Anschlussfläche 14 bis zu einer im Inneren vorhandenen weiteren Fläche verläuft, unterhalb der sich z. B. eine hier als verdeckte Kontur gestrichelt eingezeichnete Durchkontaktierung 13 durch den Chipträger 2 hin- durch befindet. Auf der Anschlussfläche 14 kann z. B. nach
Art einer Flip-Chip-Montage ein Anschlusskontakt 6 des Halbleiterchips 1 aufgebracht werden. Dieser Anschlusskontakt 6 wird daher nicht wie in dem in der Figur 2 dargestellten Ausführungsbeispiel geradlinig mit der Durchkontaktierung 13 verbunden, sondern über die in der Figur 3 als Induktivität wirkende strukturierte Leiterbahn. Bei geeigneter Dimensionierung und Strukturierung des Leiters ist so eine Filterwirkung gegen hochfrequente störende Kontakt-Emissionen erreicht .
Falls die störenden Frequenzen sehr hoch sind, kann es bereits genügen, die Zuleitungen des Chips in einem geringen Abstand zueinander zu platzieren. Bei den hohen Frequenzen genügt das Übersprechen zwischen diesen Leiterbahnen bereits, um eine ausreichende Filterwirkung der hohen Frequenzen zu bewirken. Im Einzelfall kann es auch genügen, beim Vorsehen einer Spirale oder Spule als Induktivität nur eine geringe Anzahl von Windungen auszubilden, diese Windungen aber in sehr engem Abstand zueinander herzustellen.
Bezugszeichenliste
1 Halbleiterchip
2 Chipträger 3 Vergussmasse
4 Beschichtung
5 Anschlussleiter
6 Anschlusskontakt
7 Metallschicht 8 Bonddraht
9 Durchbruch
10 Durchbruch
11 Silberleitkleber
12 Durchkontaktierung 13 Durchkontaktierung
14 Anschlussfläche 30 Isolationsschicht
Claims
1. Anordnung eines Halbleiterchips in einem Gehäuse, das einen Chipträger (2) umfasst, wobei der Halbleiterchip (1) auf dem Chipträger (2) angebracht ist und auf einer von dem Chipträger (2) abgewandten Seite des Halbleiterchips (1) eine elektrisch leitende Beschichtung (4) vorhanden ist, d a d u r c h g e k e n n z e i c h n e t , dass auf der von dem Chipträger (2) abgewandten Seite des Halbleiterchips (1) eine Vergussmasse (3) oder eine Isolationsschicht (30) vorhanden ist und die elektrisch leitende Beschichtung (4) auf einer von dem Halbleiterchip (1) abgewandten Außenseite der Vergussmasse
(3) beziehungsweise der Isolationsschicht (30) aufgebracht ist .
2. Anordnung nach Anspruch 1, bei der die Beschichtung (4) ein Lack ist .
3. Anordnung nach Anspruch 1 oder 2 , bei der die Beschichtung
(4) mit einem elektrisch leitenden Teil des Chipkδrpers (2) verbunden ist.
4. Anordnung nach einem der Ansprüche 1 bis 3, bei der die Beschichtung (4) mit einem als Masseanschluss vorgesehenen Leiter des Gehäuses verbunden ist.
5. Anordnung eines Halbleiterchips in einem Gehäuse, das einen Chipträger (2) mit Anschlussleitern (5) umfasst, die für externen elektrischen Anschluss vorgesehen sind, d a d u r c h g e k e n n z e i c h n e t , dass mindestens eine elektrisch leitende Verbindung eines An- Schlusskontaktes (6) des Halbleiterchips (1) mit einem dieser Anschlussleiter (5) des Chipträgers (2) vorhanden ist und diese Verbindung mit einem Tiefpass-Filter versehen ist.
6. Anordnung nach Anspruch 5, bei der das Tiefpass-Filter eine als Induktivität vorgesehene spulenartige Ausbildung der elektrisch leitenden Verbindung ist.
7. Anordnung nach Anspruch 5, bei der das Tiefpass-Filter durch eine Anordnung von Leiterbahnen in einem so geringen Abstand zueinander gebildet ist, dass ein Übersprechen zwischen diesen Leiterbahnen eine Filterwirkung für hohe Frequenzen bewirkt.
8. Anordnung nach einem der Ansprüche 5 bis 7, bei der das Tiefpass-Filter in einer Metallschicht (7) auf einer Oberseite des Chipträgers (2) ausgebildet ist.
9. Anordnung nach Anspruch 8 , bei der das Tiefpass-Filter in einer Metallschicht (7) ausgebildet ist, die auf einer Oberseite des Chipträgers aufgebracht ist, auf der der Halbleiterchip angebracht ist.
10. Anordnung nach Anspruch 9, bei der der Halbleiterchip (1) so auf dem Chipträger angebracht ist, dass Anschlusskontakte des Halbleiterchips mit zugehörigen Anschlussflächen (14) der mit dem Tiefpass-Filter versehenen Metallschicht (7) verbunden sind.
11. Chipkarte mit einer Anordnung gemäß einem der Ansprüche 1 bis 10.
12. Chipmodul mit einer Anordnung gemäß einem der Ansprüche 1 bis 10, das für einen Einsatz in einer Smart-Card oder einer UICC vorgesehen ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10142542.2 | 2001-08-30 | ||
DE10142542A DE10142542A1 (de) | 2001-08-30 | 2001-08-30 | Anordnung eines Halbleiterchips in einem Gehäuse, Chipkarte und Chipmodul |
Publications (2)
Publication Number | Publication Date |
---|---|
WO2003026006A2 true WO2003026006A2 (de) | 2003-03-27 |
WO2003026006A3 WO2003026006A3 (de) | 2003-08-07 |
Family
ID=7697146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/DE2002/003147 WO2003026006A2 (de) | 2001-08-30 | 2002-08-28 | Anordnung eines halbleiterchips in einem gehäuse, chipkarte und chipmodul |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE10142542A1 (de) |
WO (1) | WO2003026006A2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100382306C (zh) * | 2003-06-30 | 2008-04-16 | 西门子公司 | 节约成本的高频包装 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03214691A (ja) * | 1990-01-18 | 1991-09-19 | Fujitsu Ltd | フレキシブルプリント板の集積回路実装構造 |
US5311059A (en) * | 1992-01-24 | 1994-05-10 | Motorola, Inc. | Backplane grounding for flip-chip integrated circuit |
US5557142A (en) * | 1991-02-04 | 1996-09-17 | Motorola, Inc. | Shielded semiconductor device package |
US5639989A (en) * | 1994-04-19 | 1997-06-17 | Motorola Inc. | Shielded electronic component assembly and method for making the same |
WO1997025847A1 (en) * | 1996-01-08 | 1997-07-17 | Xicon Ab | Shielding of electronic components embedded in plastics directly on circuit board |
US5717359A (en) * | 1995-04-14 | 1998-02-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit having elongated fixed potential lines to reduce noise on the lines |
EP1085572A2 (de) * | 1999-09-16 | 2001-03-21 | Texas Instruments Incorporated | Mit ener Halbleiterverpackung integrierterTiefpassfilter |
EP1098367A2 (de) * | 1999-11-05 | 2001-05-09 | Lucent Technologies Inc. | Elektronische Verpackung mit integriertem Filter |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59172253A (ja) * | 1983-03-18 | 1984-09-28 | Mitsubishi Electric Corp | 半導体装置 |
DE19548046C2 (de) * | 1995-12-21 | 1998-01-15 | Siemens Matsushita Components | Verfahren zur Herstellung von für eine Flip-Chip-Montage geeigneten Kontakten von elektrischen Bauelementen |
DE19806818C1 (de) * | 1998-02-18 | 1999-11-04 | Siemens Matsushita Components | Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements |
FR2799883B1 (fr) * | 1999-10-15 | 2003-05-30 | Thomson Csf | Procede d'encapsulation de composants electroniques |
-
2001
- 2001-08-30 DE DE10142542A patent/DE10142542A1/de not_active Withdrawn
-
2002
- 2002-08-28 WO PCT/DE2002/003147 patent/WO2003026006A2/de active Search and Examination
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03214691A (ja) * | 1990-01-18 | 1991-09-19 | Fujitsu Ltd | フレキシブルプリント板の集積回路実装構造 |
US5557142A (en) * | 1991-02-04 | 1996-09-17 | Motorola, Inc. | Shielded semiconductor device package |
US5311059A (en) * | 1992-01-24 | 1994-05-10 | Motorola, Inc. | Backplane grounding for flip-chip integrated circuit |
US5639989A (en) * | 1994-04-19 | 1997-06-17 | Motorola Inc. | Shielded electronic component assembly and method for making the same |
US5717359A (en) * | 1995-04-14 | 1998-02-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit having elongated fixed potential lines to reduce noise on the lines |
WO1997025847A1 (en) * | 1996-01-08 | 1997-07-17 | Xicon Ab | Shielding of electronic components embedded in plastics directly on circuit board |
EP1085572A2 (de) * | 1999-09-16 | 2001-03-21 | Texas Instruments Incorporated | Mit ener Halbleiterverpackung integrierterTiefpassfilter |
EP1098367A2 (de) * | 1999-11-05 | 2001-05-09 | Lucent Technologies Inc. | Elektronische Verpackung mit integriertem Filter |
Non-Patent Citations (1)
Title |
---|
PATENT ABSTRACTS OF JAPAN vol. 015, no. 490 (E-1144), 11. Dezember 1991 (1991-12-11) -& JP 03 214691 A (FUJITSU LTD), 19. September 1991 (1991-09-19) * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100382306C (zh) * | 2003-06-30 | 2008-04-16 | 西门子公司 | 节约成本的高频包装 |
Also Published As
Publication number | Publication date |
---|---|
DE10142542A1 (de) | 2003-03-27 |
WO2003026006A3 (de) | 2003-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10250538B4 (de) | Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung | |
EP1136936B1 (de) | Gehäuse für biometrische Sensorchips | |
DE10201781B4 (de) | Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben | |
EP0886834B1 (de) | Chipkarte und verfahren zur herstellung einer chipkarte | |
DE102006007381A1 (de) | Halbleiterbauelement für einen Ultraweitband-Standard in der Ultrahochfrequenz-Kommunikation und Verfahren zur Herstellung desselben | |
DE102006057332B4 (de) | Zusammenbau aufweisend ein Substrat und einen auf dem Substrat montierten Chip | |
DE3629106A1 (de) | Vorrichtung zur verminderung elektromagnetischer interferenzen | |
DE112012004285T5 (de) | Auf Wafer-Ebene aufgebrachte RF-Abschirmungen | |
DE102020113232A1 (de) | Hochfrequenz-Vorrichtungen und zugehörige Herstellungsverfahren | |
DE102005013270A1 (de) | Schaltungsplatine zum Verbinden einer integrierten Schaltung mit einem Träger und einem IC-BGA-Gehäuse, das dieselbe verwendet | |
EP0645953B1 (de) | Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung | |
EP0757515A2 (de) | Schaltungsanordnung für Kraftfahrzeuge | |
DE10300956B3 (de) | Bauelement mit Höchstfrequenzverbindungen in einem Substrat | |
WO1997012263A2 (de) | Transponder und verfahren zur herstellung eines transponders | |
EP1537767B1 (de) | Abschirmung für emi-gefährdete elektronische bauelemente und/oder schaltungen von elektronischen geräten | |
WO2012016898A2 (de) | Verfahren zur herstellung einer mehrzahl von elektronischen bauelementen mit elektromagnetischer schirmung und insbesondere mit wärmeabführung und elektronisches bauelement mit elektromagnetischer schirmung und insbesondere mit wärmeabführung | |
DE19522455A1 (de) | EMV-Abschirmung bei elektronischen Bauelementen | |
DE3203021A1 (de) | Steckverbinder mit entstoereinrichtung | |
DE10144462C1 (de) | Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung | |
WO2003026006A2 (de) | Anordnung eines halbleiterchips in einem gehäuse, chipkarte und chipmodul | |
DE60037717T2 (de) | Datenträger mit integriertem schaltkreis und übertragungsspule | |
DE19609149C2 (de) | Chipkarte | |
EP2345076B1 (de) | Oberflächenmontierbare vorrichtung | |
EP0607843A1 (de) | Einstückiges Isolierteil, insbesondere Spritzgiessteil | |
DE10065896B4 (de) | Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AK | Designated states |
Kind code of ref document: A2 Designated state(s): BR CA CN IL IN JP KR MX RU UA |
|
AL | Designated countries for regional patents |
Kind code of ref document: A2 Designated state(s): AT BE BG CH CY CZ DE DK EE ES FR GB GR IE IT LU MC NL PT SE SK TR |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
DFPE | Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101) | ||
122 | Ep: pct application non-entry in european phase | ||
NENP | Non-entry into the national phase |
Ref country code: JP |
|
WWW | Wipo information: withdrawn in national office |
Country of ref document: JP |
|
DPE2 | Request for preliminary examination filed before expiration of 19th month from priority date (pct application filed from 20040101) |