WO2003001510A1 - Appareil et procede de traitement de signaux numeriques et systeme de reproduction/reception de signaux numeriques - Google Patents

Appareil et procede de traitement de signaux numeriques et systeme de reproduction/reception de signaux numeriques Download PDF

Info

Publication number
WO2003001510A1
WO2003001510A1 PCT/JP2002/006120 JP0206120W WO03001510A1 WO 2003001510 A1 WO2003001510 A1 WO 2003001510A1 JP 0206120 W JP0206120 W JP 0206120W WO 03001510 A1 WO03001510 A1 WO 03001510A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
digital signal
bit
mute
switching
Prior art date
Application number
PCT/JP2002/006120
Other languages
English (en)
French (fr)
Inventor
Hiroshi Nagasawa
Kenji Shiba
Tetsuya Aoki
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to EP02741192A priority Critical patent/EP1403853A4/en
Priority to US10/344,197 priority patent/US6874045B2/en
Priority to KR1020037001871A priority patent/KR100895044B1/ko
Publication of WO2003001510A1 publication Critical patent/WO2003001510A1/ja

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00007Time or data compression or expansion
    • G11B2020/00014Time or data compression or expansion the compressed signal being an audio signal
    • G11B2020/00065Sigma-delta audio encoding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04HBROADCAST COMMUNICATION
    • H04H20/00Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/86Arrangements characterised by the broadcast information itself
    • H04H20/88Stereophonic broadcast systems

Definitions

  • the present invention relates to a digital signal processing device and a digital signal processing method, and in particular, has been transmitted via a predetermined transmission path. ⁇ ⁇ ⁇
  • the present invention relates to a digital signal processing device and a digital signal processing method for receiving a modulated 1-bit audio signal and performing a process of switching to a mute pattern, and further relates to a digital signal reproducing device connected by a predetermined transmission line.
  • the present invention relates to a digital signal reproducing / receiving system including a digital signal receiving device.
  • CDs compact discs
  • DSD Direct Stream Digital
  • SACD Super Audio Compact Disc
  • the frequency band of a 1-bit audio signal recorded on an SA CD is approximately 100 kHz, which is lower than the frequency band of the signal in the PCM format used for CDs. Very wide.
  • a trigger that causes a signal change for example, a user's playback operation, can be detected and the change point can be muted inside the device.
  • the trigger device generated by the playback device cannot be detected by the pump device because the playback device for 1-bit audio signals and the amplifier device are separate.
  • amplifier equipment cannot mute the transition point of the signal.
  • the amplifier device converts the signal sent from the playback device into an analog signal and outputs it as it is, so it converts the signal to analog without any muting at the point of silence (9-6 patterns) and the transition point of the music data. Output. If the phase is shifted at the change point, the noise will be output as it is even if noise is generated. For this reason, noise may be heard at the time of starting playback or stopping playback.
  • a digital signal processing device proposed to achieve the above-described object includes a receiving unit that receives a modulated 1-visitor-audio signal transmitted through a predetermined transmission path.
  • a memory means for temporarily storing the 1-bit audio signal received by the receiving means, and monitoring the data storage amount based on a relationship between the storage amount of the memory means and some predetermined values.
  • Monitoring means mute signal generation means for generating a 1-bit digital signal representing a mute signal, and 1-bit audio signal read from the memory means and a mute signal output from the mute signal generation means
  • Switching means for switching between 1-bit digital, D / A conversion means for converting a 1-bit digital signal output from the switching means into an analog signal, and monitoring means
  • the digital signal processing device further includes a 1-bit read-out signal read from the memory unit and a muting signal generation unit. And a signal processing means for performing a feed process on the output mute signal.
  • the digital signal processing apparatus when the monitoring means detects that the accumulation amount of the memory means gradually increases from 0 and exceeds the first predetermined value P1, the control means outputs the mute signal
  • the 1-bit digital signal representing the mute signal output from the generating means is switched using the switching means while the signal processing means performs the feeder processing on the 1-bit audio signal read from the memory means.
  • the control means reads out from the memory means.
  • the 1-bit audio signal is switched using the switching unit while the 1-bit digital signal representing the mute signal output from the muting signal generation unit is subjected to fader processing by the signal processing unit.
  • the digital signal is transmitted via a predetermined transmission path.
  • Monitoring the receiving process of receiving the modulated 1-bit audio signal and the relationship between the storage amount of the memory means that temporarily stores the 1-bit audio signal received in the receiving process and some predetermined values A mute signal generation step of generating a 1-bit digital signal representing a mute signal, and a 1-bit audio signal read from the memory means and a mute signal output from the mute signal generation step.
  • It has a switching step of switching between 1-bit digital and a DZA conversion step of converting the 1-bit digital signal output from the switching step into an analog signal.
  • a 1-bit digital signal representing a mute signal output from the mute signal generation step and a 1-bit audio signal read from the memory means are switched by a switching step based on a relationship with a predetermined value, and the D / A conversion step is performed. To supply.
  • the digital signal processing method further includes a signal processing step of performing a fader process on the 1-bit audio signal read from the memory means and the mute signal output from the mute signal generation step.
  • a digital signal reproduction / reception system includes: a digital signal reproduction device that reproduces a ⁇ modulated 1-bit audio signal; and a 1-bit audio signal reproduced by the digital signal reproduction device.
  • This is a digital signal reproduction / reception system that includes a digital signal reception device that receives signals via a digital signal receiver.
  • the digital signal receiving device constituting this system includes a receiving unit for receiving a 1-bit audio signal transmitted through a predetermined transmission path, and a memory for temporarily storing the 1-bit audio signal received by the receiving unit.
  • Switching means for switching between a bit-by-audio signal and 1-bit digital representing a mute signal output from the mute signal generating means, and D / A for converting the 1-bit digital signal output from the switching means into an analog signal.
  • a mute signal based on the relationship between the amount of storage in the memory means and some predetermined value monitored by the conversion means and the monitoring means. It switched by 1-bit digital signal and the means of switching between 1-bit audio signal read from the memory hand stage representing the mute signal output from the formed unit Control means for supplying the data to the D / A conversion means.
  • FIG. 1 is a block diagram showing a configuration of an audio system to which the present invention is applied.
  • FIG. 2 is a diagram for explaining the principle of the ⁇ modulator.
  • FIG. 3 is a block diagram showing an audio reproducing device included in the audio system shown in FIG.
  • FIG. 4 is a block diagram showing an audio receiving device included in the audio system shown in FIG.
  • FIG. 5 is a block diagram showing the IE 13904 I / F constituting a main part of the audio receiving apparatus shown in FIG.
  • FIG. 6 is a block diagram showing a data readout nomute generation unit which constitutes a main part of the IEEE1394 interface.
  • FIG. 7 is a diagram showing a schematic configuration of the DRAM.
  • 8A, 8B and 8C are evening charts for explaining the operation of the audio receiving device.
  • BEST MODE FOR CARRYING OUT THE INVENTION a digital signal processing device and an audio receiving device to which a digital signal processing method according to the present invention is applied will be described below.
  • An example of an audio system that receives an audio signal and outputs an audio wave obtained by performing an analog conversion on a 1-bit audio signal from a speaker will be described.
  • This audio system is suitable for the digital signal reproduction and reception system according to the present invention. It shows a specific example used.
  • An audio system to which the digital signal reproduction / reception system according to the present invention is applied includes, as shown in FIG. 1, an audio reproduction device 10 for reproducing a ⁇ modulated 1-bit audio signal; And an audio receiving device 30 configured to receive the 1-bit audio signal reproduced by 10 via the transmission path 20 conforming to the IEEE1394 format.
  • the audio playback device 10 is a 1-bit audio stream data generated by the DSD (Direct Stream Digital) method and having a very high sampling frequency, for example, 64 times the normal CD sampling frequency: fs. Plays a one-bit audio signal from a Super Audio Compact Disc (SA CD) that records the night.
  • DSD Direct Stream Digital
  • SA CD Super Audio Compact Disc
  • the one-bit audio signal is generated by a ⁇ modulator 60 as shown in FIG.
  • ⁇ modulator 60 is an integrated value of the analog input signal and the 1-bit output signal.
  • the difference (Del: ⁇ ) from (Sigma: ⁇ ) is obtained by the adder 61 and supplied to the 1-bit quantizer 62.
  • the output signal consists of logical 0 and logical 1 bits, where logical 0 and logical 1 represent -1 and +1 as actual values, respectively.
  • the integrator 63 accumulates the 1-bit output signal and outputs an accumulated value that follows the value of the analog input signal.
  • the 1-bit quantizer 62 increases (+1) or decreases (-1) the accumulated value for each generated bit.
  • the 64 fs, 1-bit digital audio signal from this modulator is recorded on the SACD as described above.
  • the audio reproducing device 10 has a configuration as shown in FIG.
  • the audio reproducing apparatus rotates the SACD 1 at a constant linear velocity (CLV) by, for example, a constant linear velocity (CLV) by the spindle motor 17, and irradiates the rotated SACD 1 with a reproduction laser beam emitted from the optical pickup 12. Then, a signal related to the 1-bit audio signal recorded on the SACD 1 is read out by detecting the return laser beam reflected from the SACD 1 by a photodetector. This read The signal is supplied to the RF amplifier 13. The RF signal output from the RF amplifier 13 is supplied to the front-end processor 14.
  • the front-end processor 14 performs demodulation processing and error correction processing on the RF signal to generate, for example, a sector length of 2064 bytes fixed length, and supplies it to the audio decoder 15 at the subsequent stage.
  • the audio decoder 15 receives the fixed-length sector data of 2064 bytes supplied from the front-end processor 14 one byte at a time, and analyzes a header Audio_Header to audio starting from the beginning of each sector. Then, the data is recorded in each block of the internal or external memory in 1/75 second frame units. Data recorded in a frame unit in each block of the internal or external memory is decoded by a compression decoder (not shown) inside the audio decoder 15 and supplied to an IEEE 1394 interface (I / F) 18. .
  • the IEEE 1394 IZF 18 fetches a predetermined number of 1-bit audio signals output from the audio decoder 15 after a user presses a playback key, which will be described later, every 24 bits together with a predetermined number of bits, such as auxiliary data.
  • An isochronous packet composed of music data is formed, and is transmitted at regular intervals to the transmission path 20 of the IEEE 1394 format.
  • the IE EE 1394 IZF 18 can transmit an empty (Empty) isochronous packet containing no music data.
  • the IEEE 1394 I / F 18 can be referred to as a transmission processing unit for transmitting a packet using the transmission line 20 in the IEEE 1394 format, in particular, an IEEE 1394 transmission processing unit.
  • auxiliary data In data transmission according to the IEEE 1394 format, data transmission every 32 bits is fundamental, but in AM 824, the first 8 bits are a label, which depends on the application. It is fixed, and there is no need to supply the audio decoder 15 to the IEEE 1394 I / F 18.
  • the auxiliary data is also in units of 24 bits.
  • the 1-bit audio signal output from the audio decoder 15 is converted into an analog audio signal by a D / A converter (not shown) of the audio reproduction device 10 itself, and is output to an external amplifier, speaker, or the like via an output terminal. May be supplied.
  • the RF amplifier 13 also generates a tracking error signal and a focus error signal from the read signal, and supplies them to the servo signal processing circuit 16.
  • the servo signal processing circuit 16 drives an actuator that drives and displaces the objective lens of the optical pickup 12 based on the tracking error signal supplied from the RF amplifier 13 and the focus error signal. Control is performed so that the reproduction laser beam focused and irradiated on the SACD 1 via the lens follows the recording track of the SACD 1.
  • the servo signal processing circuit 16 also controls the drive of the spindle motor 17.
  • the operations of the audio decoder 15 and the servo signal processing circuit 16 are controlled by the microcomputer 19.
  • An operation unit 11 is connected to the microcomputer 19.
  • the operation unit 11 is provided with at least a play key 11a and a stop key 1.1b. ⁇
  • the audio receiving device 30 has a configuration as shown in FIG.
  • the audio receiving device 30 receives the isochronous packet transmitted via the transmission line 20 in the IEEE 1394 format, and extracts a 1-bit digital signal, which is music data, from the packet.
  • a dynamic random access memory (DRAM) 32 described later, monitor the amount of data stored in the DRAM 32, read out a 1-bit digital signal, or mute like a 9-6 pattern.
  • DRAM dynamic random access memory
  • a pattern is generated, and a 1-bit digital signal read from the DRAM 32 and a mute pattern are switched together with a fade process with I EEE 1 394 I / F 31 and I EEE 1 394 I / F 31
  • the above-mentioned DRAM 32 which temporarily stores the extracted 1-bit digital signal, and the D / A conversion, which converts the 1-bit digital signal output from the IEEE 394 I / F 31 into an analog signal Vessel 35 and I EE
  • a host-side microcomputer 34 for controlling the operation of E 1 394 I /: F 31 is provided.
  • the PLL circuit 33 is connected to the I EE 1394 I / F 31.
  • the D / A converter 35 extracts a stereo L, R 1-bit audio signal from the data stream based on the master clock from the master clock generator 37 and converts it into a PWM signal. And the stereo L and R PWM signals converted by the stream processor 36 for each channel. It has an LPF 38 L and an LPF 38 R that convert to an analog signal and output it.
  • a packet transmitted from the audio reproduction device 10 via the transmission line 20 in the IEEE1394 format is received by the IEEE1394 interface / F31.
  • the IEEE 394 I / F 31 extracts a one-bit digital signal, which is music data, from a received packet and temporarily buffers the signal in the DRAM 32. If an empty packet is received, nothing will enter the DRAM 32 because there is no data portion.
  • the data readout is started by the IE 1394 I / F 31.
  • the amount of data up to the start of reading is set by the host microcomputer 34 for the IEEE 1394 I / F 31.
  • the IEEE 1394 I / F 31 outputs a 1-bit digital signal read from the DRAM 32 to the stream processor 36 inside the D / A converter 35, and the stream processor 36 converts the 1-bit audio signal into a PWM signal. After the conversion to LPF 38 L and LPF 38 R. The LPF 38 L and LPF 38 R convert the PWM signal into an analog signal and output it.
  • FIG. 5 shows the detailed configuration of the IEEE394 I / F31.
  • the IE EE 1394 I / F 31 shown in FIG. 5 includes a reception pre-processing unit 311 for receiving an isochronous packet transmitted on the transmission line 20 in the IEEE 1394 format.
  • the FIF 0312 for storing the isochronous packet from the reception pre-processing unit 311, the reception post-processing unit 313 for reading the data in the FIF 03 12 in packets, and the DRAM 32
  • a data write control unit 314 that performs write control of the data of the DRAM 32
  • a data read control unit 314 that generates the address of the DRAM 32
  • a fader / switching unit 316 for switching the one-bit audio signal and the mute pattern in accordance with a fade-in door process, and various monitor signals and SWs for I / F with the host microcomputer 34.
  • the packet data from the reception post-processing unit 313 that reads the data in the IF 0312 in packet units is supplied to the data write control unit 314.
  • the data write controller 314 generates a write address for the DRAM 32 and writes data to the DRAM 32.
  • the data read / mute pattern generator 315 calculates the amount of data in the DRAM 32 by reading the data from the DRAM 32, generating an address, and comparing it with the write address. This makes it possible to monitor the amount of data stored in the DRAM 32. When the amount of data exceeds the first predetermined value P1 set by the host microcomputer 34, data reading is started. When the DRAM 32 becomes empty, the reading is stopped and the 916 pattern is output.
  • FIG. 6 shows the detailed configuration of the data readout / mute pattern generator 315.
  • the data read / mute pattern generation unit 315 is a monitoring unit that monitors the data storage amount based on the relationship between the storage amount of the DRAM 32 and a first predetermined value P1 or a second predetermined value: P2 described later. 318, a reading section 319 for reading data from the DRAM 32, and a mute pattern generating section 320 for generating a mute pattern such as the 916 pattern.
  • the monitoring unit 318 compares the read address and the write address when the read unit 319 reads data from the DRAM 32, calculates the data amount in the DRAM 32, and monitors the data amount.
  • the DRAM 32 is used to monitor the amount of data in units obtained by dividing the whole into eight parts and in units obtained by further dividing the smallest 1/8 part into eight, and to set the first predetermined value, the read start point P1 and the second predetermined value.
  • the first predetermined value P 1 is set by the host microcomputer 34 and is set in the register 317 of the controller 317.
  • the second predetermined value P2 is also set by the host-side microphone port computer 34, and is set in the registry.
  • the relationship of P1> P2 is established between the reading start point P1 which is the first predetermined value and the lower limit P2 which is the second predetermined value.
  • P2 should be as close to 0 as the performance of the equipment allows. Is desired.
  • FIG. 8 is a timing chart showing the operation of the audio reproducing apparatus 10, the writing of data to the DRAM, and the evening timing of the output of the fader.
  • the audio reproducing apparatus 10 is in a stopped state immediately after the audio receiving apparatus 30 has selected the audio reproducing apparatus 10 as a signal receiving destination and the audio reproducing apparatus 10 has not yet started reproducing.
  • the audio reproducing device 10 outputs the above-mentioned empty (Empty) isochronous packet and sends it to the audio receiving device 30 via the transmission line 20 of the IEEE1394 format.
  • the IEEEE 394 I / F 31 of the audio receiving device 30 receives the asynchronous packet in the reception pre-processing unit 311 as shown in FIG.
  • the playback key 11a of the operation unit 11 of the audio playback device 10 is operated in the evening of (1) in FIG. 8A, and the audio playback device 10 plays back a one-bit audio signal from the SA CD 1. Then, an isochronous packet composed of a 1-bit audio signal is formed and output at regular intervals. An isochronous packet consisting of a 1-bit audio signal is sent to the IE 1394 I / F 31 of the audio receiving device 30 via the IEEE 1394 format transmission path 20.
  • an isochronous packet consisting of a one-bit audio signal is received by the reception pre-processing unit 311, stored in the FIF 0312, and read out by the reception post-processing unit 313 in packet units.
  • the data write control unit 314 As shown in FIG. 8B, a 1-bit audio signal is written to the DRAM 32, and the music data is stored in the DRAM 32.
  • the monitoring unit of the data read / mute generator 3 15 shows that the music data has been accumulated from the host microcomputer 34 beyond the read start point P 1 preset in the register of the controller 317. When 318 is detected, the data is read out overnight.
  • the Z mute generator 315 requests the feeder / switcher 316 to turn on the fade-in (fade-in), and then uses the readout unit 319 to read the sound from the DRAM 32. Reads music and music.
  • fade-in processing is performed by the fader / switching unit 316, and noise is reduced. Occurrence can be prevented.
  • (2) shown in FIG. 8C indicates the time from when music data starts to be stored in the DRAM 32 to when the music data reaches the reading start point P1.
  • (4) in FIG. 8C indicates the time required for the fade-in process.
  • the audio playback device 10 stops from the playback state.
  • the stop key 11b of the operation unit 11 of the audio playback device 10 is operated in the evening of (5) in FIG. 8A and the audio playback device 10 is stopped from the playback state, the audio playback device 10
  • the above-mentioned empty (Empty) isochronous bucket is output and sent to the audio receiving apparatus 30 via the transmission line 20 in the IEEE1394 format.
  • the asynchronous packet is received by the reception pre-processing unit 311 and stored in the FIF 0312.
  • the data is read out by the receiving post-processing unit 313 in packet units. Since the isochronous bucket in this case is empty, no data is stored in the DRAM 32 and the data in the DRAM 32 is reduced.
  • the data read / measure that the amount of data has decreased to the preset lower limit P2 or less at the register 317 is reduced.
  • the monitoring section 318 of the uute generation section 315 detects the data
  • the data readout / mute generation section 315 requests the feeder / switch section 316 to feeder-on (feed-out). I do.
  • a feed-out process is performed by the feeder / switching unit 316 to prevent noise from being generated. Will be. (6) shown in FIG.
  • 8C indicates the time from when the music data from the DRAM 32 becomes equal to or less than the lower limit value P2 to when the music data becomes empty until the music data is switched to the silent state. (8) shown in FIG. 8C indicates the time required for the fade-out processing.
  • the audio receiving device 30 predicts the switching point between the music data and the mute pattern from the amount of data buffered in the DRAM 32 and fades. By performing the in / fade-out process, it is possible to prevent the occurrence of noise at the start of the reproduction of the DSD music signal and at the time of transition from the reproduction state to the stop state.
  • INDUSTRIAL APPLICABILITY The digital signal processing apparatus and the digital signal processing method according to the present invention are capable of predicting a switching point between music data and a mute pattern irrespective of a playback device side, and thereby providing a DSD music signal. It is possible to prevent noise from occurring at the start of playback and at the time of transition from the playback state to the stop state.
  • the digital signal reproduction / reception system predicts a switching point between music data and a mute pattern on the receiving device side irrespective of the reproducing device side, at the start of reproduction of the DSD music signal, and from the reproduction state. It is possible to prevent noise from occurring at the time of stopping.

Description

明細書 デジ夕ル信号処理装置及び処理方法、 並びにデジタル信号再生受信システム 技術分野 本発明は、 デジタル信号処理装置及びデジタル信号処理方法に閧し、 特に所定 の伝送路を介して伝送されてきた△∑変調されている 1ビットオーディオ信号を 受信し、 ミュートパターンと切り換える処理を行うデジタル信号処理装置及びデ ジ夕ル信号処理方法に関し、 更には、 所定の伝送路によって接続されたデジタル 信号再生装置とデジタル信号受信装置からなるデジタル信号再生受信システムに 関する。
-目景技術 従来、 サンプリング周波数 f sを約 44. 1 kHzとし、 P CM方式により 1 サンプルを各チャンネル 1 6ビヅトのデジタルオーディオデータとして記録して いるコンパクトディスク (CD) が広く用いられている。 この CDに対して、 D SD (Direct Stream Digital) 方式により生成されたサンプリング周波数が非常 に高い周波数、 例えば通常の CDのサンプリング周波数 f sの 64倍の周波数で 1ビット方式のオーディオストリームデータを記録しているスーパーオーディォ コンパクトディスク (Super Audio Compact Disc: S A C D) が提案されている。 入力信号に対して 64 f sのオーバサンプリング · △∑変調を施すと 1ビッ ト オーディオデジタル信号が得られる。 CD方式のシステムでは、 その直後に 1ビ ヅトの信号からマルチビヅトの P CM符号へのデシメ一シヨンが行われるが、 D SD方式を採用した S ACDでは前記 1ビットオーディオ信号を直接記録してい る。
S A CDに記録される 1ビットオーディオ信号の周波数帯域は、 およそ 100 kH zであり、 CDで採用されている P CM方式における信号の周波数帯域と比 ベて非常に広い。
ところで、 P C M方式により 1サンプルを各チャンネル 1 6ビヅトのデジ夕ル オーディオデータとしているような、 I E C 6 0 9 5 8等で規格化されているデ ジタルオーディオデータでは、 無音を表す信号として 0デ一夕が使用される。 一方、 D S D方式の 1 ビヅ トオーディオ信号では無音を表す信号として、 「 1 0 0 1 0 1 1 0」 からなるいわゆる 9一 6パターンと呼ばれる特別なミユートパ ターンのデータを使用している。 音楽データから 9— 6パターンへ、 またその逆 へと信号を変化させるときに、 変化点で位相を合わせないとノィズが発生する可 能性がある。
メディァの再生部とアンプ部が一体となっている機器では、 信号の変化を起こ すトリガ、 例えばユーザの再生操作などを検出して、 機器内部で変化点にミュー トをかけることができる。
単品コンポ一ネントのようなセパレート型の機器の場合は、 1 ビヅ トオーディ ォ信号の再生機器とアンプ機器が別であるため、 再生機器で発生するトリガをァ ンプ機器により検出することができないため、 アンプ機器は信号の変化点にミュ ートをかけることができない。 つまり、 アンプ機器は、 再生機器から送られてき た信号をそのままアナログ信号にして出力するので、 無音 (9— 6パターン) と 音楽データの変化点のところでミュートをかけずに、 そのままアナログに変換し て出力してしまう。 もし、 変化点で位相がずれている場合は、 ノイズが発生して いてもそのままノイズとして出力してしまうことになる。 このため、 再生開始時 や再生からの停止時にノイズが聞こえてしまう可能性がある。 発明の開示 本発明は、 上述したような実情に鑑みて提案されたものであり、 その目的とす るところは、 再生機器側とは無関係に、 音楽データとミュートパターンとの切り 換わり点を予測して D S D音楽信号の再生開始時、 及び再生状態から停止時に至 るときにノイズが発生することを防止することができるデジタル信号処理装置及 ぴデジタル信号処理方法の提供することにある。 本発明の他の目的は、 デジタル信号処理装置を受信側に備えるデジタル信号再 生受信システムの提供することにある。
上述のような目的を達成するために提案される本発明に係るデジタル信号処理 装置は、 所定の伝送路を介して伝送されてくる△∑変調されている 1ビジトォー ディォ信号を受信する受信手段と、 この受信手段にて受信された 1ビットオーデ ィォ信号を一旦蓄積するメモリ手段と、 メモリ手段の蓄積量といくつかの所定値 との閧係に基づいてそのデ一夕蓄積量を監視する監視手段と、 ミュート信号を表 す 1 ビ トデジタル信号を生成するミュート信号生成手段と、 メモリ手段から読 み出された 1 ビットオーディオ信号とミュート信号生成手段から出力されるミュ —ト信号を表す 1ビットデジタルとを切り換える切り換え手段と、 この切り換え 手段から出力される 1ビットデジタル信号をアナログ信号に変換する D /A変換 手段と、 監視手段が監視している、 メモリ手段の蓄積量といくつかの所定値との 関係に基づいてミュート信号生成手段から出力されるミュート信号を表す 1ビッ トデジタル信号とメモリ手段から読み出された 1ビットオーディオ信号とを切り 換え手段によって切り換えて前記 D / A変換手段に供給する制御手段とを備える < このデジタル信号処理装置は、 更にメモリ手段から読み出された 1 ビットォ一 ディォ信号とミユート信号生成手段から出力されるミユート信号とをフエ一ダ処 理する信号処理手段を備える。
本発明に係るデジ夕ル信号処理装置は、 監視手段にてメモリ手段の蓄積量が 0 から除々に増加し第 1の所定値 P 1を超えたことを検出すると、 制御手段はミュ ート信号生成手段から出力されていたミュート信号を表す 1ビツトデジ夕ル信号 をメモリ手段から読み出された 1ビットオーディオ信号に信号処理手段でフエ一 ダ処理を施しながら切り換え手段を使って切り換える。
本発明に係るデジタル信号処理装置は、 監視手段にてメモリ手段の蓄積量が 0 に除々に近づき第 2の所定値 P 2以下になるのを検出すると、 制御手段はメモリ 手段から読み出された 1 ビヅ トオーディオ信号をミュ一ト信号生成手段から出力 されていたミュート信号を表す 1ビットデジタル信号に信号処理手段でフエーダ 処理を施しながら切り換え手段を使って切り換える。
本発明に係るデジタル信号処理方法は、 所定の伝送路を介して伝送されてくる △∑変調されている 1ビッ トオーディオ信号を受信する受信工程と、 受信工程に て受信された 1ビッ トオーディオ信号を一旦蓄積するメモリ手段の蓄積量といく つかの所定値との関係を監視する監視工程と、 ミュート信号を表す 1ビットデジ タル信号を生成するミュート信号生成工程と、 メモリ手段から読み出された 1ビ ットオーディオ信号とミュート信号生成工程から出力されるミュート信号を表す
1ビットデジタルとを切り換える切り換え工程と、 切り換え工程から出力される 1ビットデジタル信号をアナログ信号に変換する D Z A変換工程とを備え、 監視 工程において監視している、 メモリ手段の蓄積量といくつかの所定値との関係に 基づいてミュート信号生成工程から出力されるミュート信号を表す 1ビットデジ タル信号とメモリ手段から読み出された 1ビットオーディオ信号とを切り換えェ 程によって切り換えて前記 D / A変換工程に供給する。
本発明に係るデジタル信号処理方法は、 更に、 メモリ手段から読み出された 1 ビットオーディオ信号とミユート信号生成工程から出力されるミユート信号とを フェ一ダ処理する信号処理工程を備える。
本発明に係るデジタル信号再生受信システムは、 △∑変調されている 1ビット オーディオ信号を再生するデジタル信号再生装置と、 デジタル信号再生装置によ つて再生された 1 ビッ トオーディオ信号を所定の伝送路を介して受信してなるデ ジ夕ル信号受信装置からなるデジタル信号再生受信システムである。 このシステ ムを構成するデジタル信号受信装置は、 所定の伝送路を介して伝送されてくる 1 ビットオーディオ信号を受信する受信手段と、 受信手段にて受信された 1ビット オーディオ信号を一旦蓄積するメモリ手段と、 メモリ手段の蓄積量といくつかの 所定値との関係を監視する監視手段と、 ミユート信号を表す 1ビットデジタル信 号を生成するミュート信号生成手段と、 メモリ手段から読み出された 1ビットォ 一ディォ信号とミュート信号生成手段から出力されるミュート信号を表す 1ビッ トデジタルとを切り換える切り換え手段と、 切り換え手段から出力される 1ビッ トデジタル信号をアナ口グ信号に変換する D / A変換手段と、 監視手段が監視し ている、 メモリ手段の蓄積量といくつかの所定値との関係に基づいてミュート信 号生成手段から出力されるミュート信号を表す 1ビットデジタル信号とメモリ手 段から読み出された 1ビットオーディオ信号とを切り換え手段によって切り換え て D / A変換手段に供給する制御手段とを備えている。
本発明の更に他の目的、 本発明によって得られる具体的な利点は、 以下におい て図面を参照して説明される実施の形態の説明から一層明らかにされるであろう, 図面の簡単な説明 図 1は、 本発明が適用されたオーディオシステムの構成を示すプロヅク図であ る。
図 2は、 Δ∑変調器の原理を説明するための図である。
図 3は、 図 1に示すオーディオシステムを構成するオーディオ再生装置を示す プロヅク図である。
図 4は、 図 1に示すオーディオシステムを構成するオーディォ受信装置を示す プロック図である。
図 5は、 図 4に示すオーディオ受信装置の要部を構成する I E E E 1 3 9 4 I / Fを示すプロヅク図である。
図 6は、 I E E E 1 3 9 4 Iノ Fの要部を構成するデータ読み出しノミュート 生成部を示すプロック図である。
図 7は、 D R A Mの概略構成を示す図である。
図 8 A、 図 8 B及び図 8 Cは、 オーディオ受信装置の動作を説明するための夕 イミングチャートである。 発明を実施するための最良の形態 以下、 本発明に係るデジタル信号処理装置及びデジタル信号処理方法を適用し たオーディオ受信装置により、 オーディオ再生装置から伝送されてきた Δ∑変調 されている 1 ビッ トオーディオ信号を受信し、 1 ビヅ トオーディオ信号をアナ口 グ変換したオーディオ波をスピーカから出力するオーディオシステムの例を挙げ て説明する。
このオーディオシステムは、 本発明に係るデジ夕ル信号再生受信システムが適 用された具体例を示すものである。
本発明に係るデジ夕ル信号再生受信システムが適用されたオーディオシステム は、 図 1に示すように、 △∑変調されている 1ビットオーディオ信号を再生する オーディオ再生装置 1 0と、 このオーディオ再生装置 1 0によって再生された 1 ビヅ トオーディオ信号を I EEE 1 394フォーマヅ トに適合した伝送路 20を 介して受信してなるオーディオ受信装置 30とを備えている。
オーディオ再生装置 1 0は、 DSD (Direct Stream Digital) 方式により生成 された、 サンプリング周波数が非常に高い周波数、 例えば通常の CDのサンプリ ング周波数: f sの 64倍の周波数で 1ビヅト方式のオーディオストリームデ一夕 を記録しているスーパ一オーディォコンパクトディスク (Super Audio Compact Disc: S A CD) から 1ビヅトオーディオ信号を再生する。
1ビヅトオーディオ信号は、 図 2に示すような Δ∑変調器 60によって生成さ れる。 △∑変調器 60は、 アナログ入力信号と、 1ビヅ トの出力信号の積分値
(シグマ : ∑) との差分 (デル夕 : Δ) を加算器 6 1によって求め、 1ビヅ ト量 子化器 62に供給する。 出力信号は、 論理 0と論理 1のビットよりなるが、 論理 0と論理 1は、 実際の値としては— 1と + 1をそれぞれ表している。 積分器 63 は、 1ビッ トの出力信号を累積し、 アナログ入力信号の値に追従する累積値を出 力する。 1ビット量子化器 62は、 生成するビッ ト毎に、 累積値を増加 (+ 1 ) 又は減少 (— 1) させる。 サンプリング周波数は、 累積値がアナログ入力信号に 追従するような出力ビットストリームを生成することができるように、 高い周波 数とされる。 例えば、 サンプリング周波数は f s (= 44.1 kHz) の 64倍の 64 f sである。 この△∑変調器からの 64 f s、 1ビヅ トのデジタルオーディ ォ信号が前述したように SACDに記録されている。
オーディオ再生装置 1 0は、 図 3に示すような構成を備える。 オーディオ再生 装置は、 スピンドルモータ 17によって例えば線速度一定 ( C L V: Constant L inear Velocity) で S A CD 1を回転し、 この回転される SACD 1に対し、 光 ピヅクァヅプ 12から出射される再生レーザ光を照射し、 SACD 1から反射さ れる戻りのレーザ光を光検出器によって検出することによって S A C D 1に記録 されている 1ビットオーディオ信号に関する信号が読み出される。 この読み出し 信号は、 RFアンプ 1 3に供給される。 RFアンプ 1 3から出力される RF信号 は、 フロントエンドプロセヅサ 14に供給される。
フロントエンドプロセッサ 14は、 RF信号に復調処理や、 エラー訂正処理を 施して、 例えば 2064バイ ト固定長のセクタデ一夕を生成し、 後段のオーディ ォデコーダ 15に供給する。 オーディオデコーダ 1 5は、 フロントェンドプロセ ヅサ 14から供給される 2064バイ ト固定長のセクタデ一夕を 1バイ トづっ受 け取り、 各セク夕一の先頭から始まるオーディオへヅダ Audio_Headerを解析して、 内部又は外部メモリの各ブロヅクにデ一夕を 1/75秒のフレーム単位で記録す る。 内部又は外部メモリの各ブロックにフレーム単位で記録されたデータは、 ォ 一ディォデコーダ 15内部の図示しない圧縮デコーダによりデコードされた後、 I E E E 1394イン夕フエ一ス (I/F) 18に供給される。
I E E E 1394 I ZF 18は、 ユーザにより後述する再生キーが押された後 に、 オーディオデコーダ 1 5から出力される 1ビットオーディォ信号を所定数、 例えば補助デ一夕等と 24ビット毎に取り込んで音楽データからなるアイソクロ ナス (Isochronous) パケヅトを構成し、 一定の間隔で、 I E E E 1394フォー マッ トの伝送路 20に流す。 ここで、 オーディオ再生装置 10がユーザによる後 述の停止キー操作に応じて再生を停止したときでも、 I E EE 1 394 IZF 1 8は、 音楽データを含まない空 (Empty) のァイソクロナスパケットを I EEE 1 394フォーマヅ 卜の伝送路 20に流す。 I EEE 1394 I/F 1 8は I EE E 1 394フォーマツトの伝送路 20を使ってパケットを伝送するための伝送処 理部、 特に I E E E 1 394伝送処理部ということができる。
I EEE 1394フォーマヅ トにしたがったデ一夕伝送では、 32ビヅ ト毎の デ一夕伝送が基本であるが、 AM 824においては最初の 8ビヅ トがラベルであ りこれはアプリケーション毎に決まっており、 オーディオデコーダ 1 5から I E E E 1 394 I /F 1 8に供給する必要はない。 補助データも 24ビヅ トがーつ の単位となっている。
なお、 オーディオデコーダ 1 5から出力される 1ビットオーディオ信号は、 ォ 一ディォ再生装置 10自体の図示しない D/Aコンバータにてアナログオーディ ォ信号とされ、 出力端子を介して外部アンプ、 スピーカ等に供給されてもよい。 RFアンプ 13は、 読み取り信号からトラヅキングエラ一信号や、 フォーカス エラー信号も生成し、 サーポ信号処理回路 1 6に供給する。 サーボ信号処理回路 1 6は、 R Fアンプ 13から供給されたトラヅキングエラー信号や、 フォーカス ェラ一信号に基づいて光ピヅクァヅプ 1 2の対物レンズを駆動変位させるァクチ ユエ一夕を駆動し、 対物レンズを介して S ACD 1に集光して照射される再生レ 一ザ光が S A CD 1の記録トラックに追随するように制御する。 サーボ信号処理 回路 1 6は、 スピンドルモータ 17の駆動をも制御する。
オーディオデコーダ 1 5及びサーボ信号処理回路 1 6等は、 マイクロコンピュ 一夕 1 9により動作が制御されている。 マイクロコンピュー夕 19には操作部 1 1が接続されている。 操作部 1 1には、 少なくとも再生キー 1 1 aと停止キ一 1. 1 bが設けられている。 ·
オーディオ受信装置 30は、 図 4に示すような構成を備えている。
オーディオ受信装置 30は、 図 4に示すように、 I EEE 1 394フォーマツ トの伝送路 20を介して伝送されてきたアイソクロナスパケッ トを受信し、 この パケットから音楽データである 1ビットデジタル信号を取り出して後述のダイナ ミックランダムアクセスメモリ (DRAM) 32に供給するとともに、 DRAM 32に格納されるデ一夕量を監視し、 1ビットデジ夕ル信号を読み出し、 あるい は 9— 6パターンのようなミュートパターンを生成し、 更に、 DRAM32から 読み出した 1ビットデジタル信号とミュートパターンとをフエ一ド処理を伴って 切り換える I EEE 1 394 I /F 3 1と、 I EEE 1 394 I/F 3 1にて取 り出された 1ビットデジタル信号を一旦記憶する前述の DRAM32と、 I EE E 1 394 I/F 3 1から出力される 1ビヅ トデジ夕ル信号をアナログ信号に変 換する D/A変換器 35と、 I EEE 1 394 I/:F 3 1の動作を制御するホス ト側マイクロコンピュー夕 34とを備えている。 I EEE 1394 I/F 31に は、 P L L回路 33が接続されている。
D/A変換器 35は、 マス夕クロヅク発生部 37からのマスタークロヅクに基 づいてデータストリームからステレオ L, Rの 1ビットオーディオ信号を取り出 して PWM信号に変換するストリームプロセヅサ 36と、 ストリームプロセッサ 3 6により変換されたステレオ L, Rの PWM信号をそれそれのチャンネル用に アナログ信号に変換して出力する LP F 3 8 L及び LP F 38 Rを備えている。 次に、 図 4に示したオーディオ受信装置 30の動作の概略を説明する。
オーディオ再生装置 1 0から I E EE 1 394フォーマツ トの伝送路 20経由 で伝送されたパケヅ トは、 I E E E 1 3 94 I /F 3 1で受信される。 I EEE 1 394 I/F 3 1は、 受信パケヅ トから音楽デ一夕である 1 ビヅ トデジ夕ル信 号を取り出し、 一旦 DRAM 32にバヅファリングする。 Emptyパケヅトを受信し た場合は、 デ一夕部分が無いので D RAM 32には何も入らない。
D RAM 32内の 1ビヅトオーディオ信号が一定量を超えると、 I E E E 1 3 94 I /F 3 1によってデ一夕の読み出しが開始される。 読み出しを開始するま でのデータ量は、 ホスト側マイクロコンピュー夕 34が I EE E 1 394 I/F 3 1に対して設定する。
I E E E 1 394 I/F 3 1は、 DRAM 32から読み出した 1ビヅトデジ夕 ル信号をを D/ A変換器 3 5内部のストリームプロセッサ 36に出力し、 ストリ —ムプロセヅサ 3 6は 1ビヅトオーディオ信号を PWM信号に変換した後、 LP F 38 L及び LP F 38 Rに送る。 L P F 38 L及び L P F 3 8 Rは、 PWM信 号をアナログ信号に変換して出力する。
図 5には、 I E E E 1 394 I/F 3 1の詳細な構成を示す。 図 5に示す I E EE 1 3 94 I/F 3 1は、 I EEE 1 3 94フォーマヅ トの伝送路 2 0上を伝 送されてきたァイソクロナスパケツトを受ける受信プリ処理部 3 1 1と、 この受 信プリ処理部 3 1 1からのアイソクロナスパケヅ トを記憶する F I F 03 1 2と、 F I F 03 1 2内のデ一夕をパケット単位で読み出す受信ポスト処理部 3 1 3と、 DRAM32へのデータの書き込み制御などを行うデータ書き込み制御部 3 14 と、 D R AM 32のアドレス生成、 DRAM32内のデータの読み出し制御ゃミ ユートパターンを生成するデ一夕読み出し/ミュートパターン生成部 3 1 5と、 フェードインフヱ一ドアゥト処理を伴って前記 1ビヅトオーディオ信号と前記ミ ユートパターンを切り換えるフエ一ダ /切り換え部 3 1 6と、 ホスト側マイクロ コンピュータ 34との I/F用に各種モニタ信号や SWなどのレジス夕群を持つ コントローラ 3 1 7とを備える。
次に、 図 5に示す I EEE 1 394 I/:F 3 1の動作について説明する。 I F 03 12内のデータをパケヅト単位で読み出す受信ポスト処理部 3 1 3 からのパケットデータは、 デ一夕書き込み制御部 3 14に供給される。 デ一夕書 き込み制御部 3 14は、 DRAM32への書き込みアドレスを生成し、 データを D R AM 32に書き込む。
データ読み出し/ミュートパターン生成部 3 1 5は、 DRAM 32からのデ一 夕を読み出し、 アドレスを生成し、 書き込みアドレスと比較することにより D R AM 32内のデータ量を計算する。 これにより DRAM32に蓄積されるデ一夕 量の監視が可能となる。 デ一夕量が、 ホスト側マイクロコンピュー夕 34から設 定された第 1の所定値 P 1を超えるとデータの読み出しを開始する。 DRAM3 2が空になると、 読み出しを停止して前記 9一 6パターンを出力する。
デ一夕読み出し/ミュートパターン生成部 3 1 5の詳細な構成を図 6に示す。 データ読み出し /ミュートパターン生成部 31 5は、 DRAM32の蓄積量と第 1の所定値 P 1や、 後述の第 2の所定値: P 2との関係に基づいてそのデータ蓄積 量を監視する監視部 3 18と、 DRAM32からデータを読み出す読み出し部 3 1 9と、 前記 9一 6パターンのようなミユートパターンを生成するミュートパ夕 ーン生成部 320とを備える。
監視部 3 18は、 読み出し部 3 19が DRAM 32からデータを読み出すとき の読み出しァドレスと書き込みアドレスを比較して DRAM32内のデータ量を 計算し、 そのデータ量を監視する。
DRAM 32内のデ一夕量の監視のィメ一ジについて図 7を用いて説明する。 DRAM 32は、 全体を 8分割した単位及び、 最小の 1 / 8部分をさらに 8分割 した単位でデ一夕量の監視や第 1の所定値である読み出し開始点 P 1や第 2の所 定値である下限値 P 2の設定ができる。 すなわち、 データ量は、 0Z64〜8/ 64 (= 1/8) 、 1/8~8/8の単位で監視、 設定が可能である。
第 1の所定値 P 1はホスト側マイクロコンピュー夕 34により設定され、 コン トローラ 3 17のレジス夕にセヅ トされている。 第 2の所定値 P 2もホスト側マ イク口コンピュータ 34により設定され、 レジス夕にセヅ トされる。 第 1の所定 値である読み出し開始点 P 1と第 2の所定値である下限値 P 2との間には P 1 > P 2の関係が成立する。 特に、 P 2は装置の性能が許す限りにおいて 0に近いこ とが望まれる。
以下に、 図 8を用い本発明が適用されたオーディオシステムを構成するオーデ ィォ受信装置 30の詳細な動作について、 オーディオ再生装置 1 0が停止状態の 場合と、 停止状態から再生を開始した場合と、 再生状態から停止した場合とに分 けて説明する。
図 8は、 オーディオ再生装置 1 0における操作と、 DRAMへのデータの書き 込みと、 フエーダの出力の夕イミング関係を示すタイミングチャートである。 先ず、 オーディオ受信装置 30が信号の受信先としてオーディオ再生装置 1 0 を選択した直後であってオーディオ再生装置 1 0が未だ再生を開始していないと き等のオーディオ再生装置 1 0が停止状態の場合、 オーディオ再生装置 1 0は前 述した空 (Empty) のァイソクロナスパケットを出力し、 I EEE 1 3 94フォ一 マヅトの伝送路 2 0を介してオーディオ受信装置 30に送る。
このとき、 オーディオ受信装置 30の I EEE 1 394 I/F 3 1では、 図 5 に示したように、 ァイソクロナスパケヅトを受信プリ処理部 3 1 1で受信し、 F
I F 03 1 2に記憶し、 受信ポスト処理部 3 1 3でパケヅト単位で読み出す。 こ の場合のアイソクロナスパケヅトは空であるので、 D R AM32にはデ一夕は溜 まらず、 I EEE 1 394 I/F 3 1内のデータ読み出し/ミユートパターン生 成部 3 1 5が 9一 6パターンのようなミュートパターンを生成してフヱ一ダ /切 り換え部 3 1 6を介して D/A変換器 3 5に供給する。 D/A変換器 3 5は、 ミ ユートパターンをアナログ信号に変換して無音信号を出力する。 したがって、 ス ビーカからは、 音声波としては何も聞こえない。
次に、 オーディオ再生装置 1 0が停止状態から再生を開始した場合について説 明する。 オーディォ再生装置 1 0の操作部 1 1の再生キー 1 1 aが図 8 A中の ( 1 ) の夕イミングで操作され、 オーディオ再生装置 1 0が S A CD 1から 1ビ ヅトオーディオ信号を再生し、 1ビットオーディオ信号からなるアイソクロナス パケヅトを構成し、 一定の間隔で出力する。 1ビットオーディオ信号からなるァ ィソクロナスパケヅトは、 I EE E 1 3 94フォーマヅトの伝送路 2 0を介して オーディオ受信装置 30の I EEE 1 3 94 I/F 3 1に送られる。
このとき、 オーディオ受信装置 30の I EEE 1 394 I/F 3 1では、 図 5 に示したように、 1ビヅトオーディオ信号からなるアイソクロナスパケヅトを受 信プリ処理部 3 1 1で受け、 F I F 03 1 2に記憶し、 受信ポスト処理部 3 13 でパケッ ト単位で読み出す。 データ書き込み制御部 3 14の書き込み制御により、 図 8 Bに示すように、 1ビッ トオーディオ信号が DRAM32に書き込まれ、 音 楽デ一夕が DRAM 32に蓄積される。
音楽デ一夕が、 ホスト側マイクロコンピュータ 34からコントローラ 31 7の レジス夕に予めセットされた読み出し開始点 P 1を超えて蓄積されたことをデ一 夕読み出し /ミュート生成部 3 1 5の監視部 3 18が検出すると、 デ一夕読み出 し Zミュート生成部 3 15はフヱーダ /切り換え部 3 1 6に対してフヱーダオン (フェードイン) を要求した後、 読み出し部 3 1 9を用いて DRAM32から音 楽デ一夕を読み出す。 これにより、 ミュートパターンから音楽デ一夕への切り換 わり時 (図 8 C中の (3) の夕イミング) にフエ一ダ /切り換え部 3 16によつ てフェードイン処理がなされ、 ノイズの発生を防ぐことができる。
図 8 C中に示す (2) は、 DRAM32に音楽データが蓄積され始めて読み出 し開始点 P 1に達するまでの時間を示している。 また、 図 8 C中の (4) はフエ ードィン処理に要する時間を示している。
次に、 オーディオ再生装置 10が再生状態から停止した場合について説明する。 オーディオ再生装置 1 0の操作部 1 1の停止キー 1 1 bが図 8 A中の (5) の夕 ィミングで操作され、 オーディォ再生装置 10が再生状態から停止されたとき、 オーディオ再生装置 10は前述した空 (Empty) のアイソクロナスバケツトを出力 し、 I E E E 1 394フォーマヅトの伝送路 20を介してオーディオ受信装置 3 0に送る。
このとき、 オーディオ受信装置 30の I EEE 1 394 I/F 3 1では、 図 5 に示したように、 ァイソクロナスパケットを受信プリ処理部 3 1 1で受け、 F I F 03 1 2に記憶し、 受信ポスト処理部 3 13でパケヅト単位で読み出す。 この 場合のアイソクロナスバケツトは空であるので、 DR AM32にはデ一夕は蓄積 されず、 D RAM 32内のデ一夕は減少する。
ホスト側マイクロコンピュータ 34からコントローラ 3 17のレジス夕に予め セヅ トされた下限値 P 2以下にデ一夕量が減少したことを、 データ読み出し/ミ ユート生成部 3 1 5の監視部 3 1 8が検出すると、 デ一夕読み出し/ミュート生 成部 3 1 5はフエ一ダ /切り換え部 3 1 6に対してフエーダオン (フエ一ドアゥ ト) を要求する。 D R A M 3 2が空になり、 出力が音楽データから前記ミュート パターンへ切り換わる図 8 Cの (7 ) のタイミングにはフエ一ダ /切り換え部 3 1 6によってフヱードアゥト処理がなされ、 ノイズの発生を防ぐことになる。 図 8 C中に示す ( 6 ) は、 D R A M 3 2から音楽データが前記下限値 P 2以下 になってから空になり、 無音デ一夕へ切り換わるまでの時間を示している。 図 8 C中に示す (8 ) は、 フェードアウト処理に要する時間を示している。
以上に説明したように、 本発明に係るオーディオシステムにおいて、 オーディ ォ受信装置 3 0は、 D R A M 3 2にバッファリングしたデータの量から音楽デー 夕とミュートパターンとの切り換わり点を予測してフェードイン/フェードァゥ ト処理を行うことにより D S D音楽信号の再生開始時、 及び再生状態から停止状 態に至るときのノイズの発生を防止することができる。 産業上の利用可能性 本発明に係るデジ夕ル信号処理装置及びデジ夕ル信号処理方法は、 再生機器側 とは無関係に、 音楽データとミュートパターンとの切り換わり点を予測して D S D音楽信号の再生開始時、 及び再生状態から停止状態に至るときにノィズが発生 することを防止できる。
本発明に係るデジタル信号再生受信システムは、 再生機器側とは無関係に、 受 信機器側において音楽データとミュートパターンとの切り換わり点を予測して D S D音楽信号の再生開始時、 及び再生状態から停止状態に至るときにノイズが発 生することを防止できる。

Claims

請求の範囲
1 . 所定の伝送路を介して伝送されてくる Δ∑変調されている 1ビッ トォ一ディ ォ信号を受信する受信手段と、
前記受信手段にて受信された 1 ビットオーディオ信号を一旦蓄積するメモリ手 段と、
前記メモリ手段の蓄積量といくつかの所定値との関係に基づいてそのデータ蓄 積量を監視する監視手段と、
ミュート信号を表す 1ビットデジタル信号を生成するミユート信号生成手段と、 前記メモリ手段から読み出された 1ビットオーディオ信号と前記ミュート信.号 生成手段から出力されるミュート信号を表す 1 ビットデジタルとを切り換える切 り換え手段と、
前記切り換え手段から出力される 1ビットデジタル信号をアナログ信号に変換 する D ZA変換手段と、
前記監視手段が監視している、 前記メモリ手段の蓄積量と前記いくつかの所定 値との関係に基づいて前記ミュート信号生成手段から出力されるミュート信号を 表す 1 ビ トデジタル信号と前記メモリ手段から読み出された 1ビッ トオーディ ォ信号とを前記切り換え手段によって切り換えて前記 D / A変換手段に供給する 制御手段とを備えることを特徴とするデジタル信号処理装置。
2 . 前記メモリ手段から読み出された 1ビットオーディオ信号と前記ミュート信 号生成手段から出力されるミュート信号とをフエーダ処理する信号処理手段をさ らに備えることを特徴とする請求の範囲第 1項記載のデジタル信号処理装置。
3 . 前記監視手段にて前記メモリ手段の蓄積量が 0から除々に増加し第 1の所定 値 P 1を超えたのを検出すると、 前記制御手段は前記ミュート信号生成手段から 出力されていた前記ミュート信号を表す 1ビットデジタル信号を前記メモリ手段 から読み出された 1ビットオーディオ信号に前記信号処理手段で前記フエーダ処 理を施しながら前記切り換え手段を使って切り換えることを特徴とする請求の範 囲第 2項記載のデジタル信号処理装置。
4 . 前記監視手段にて前記メモリ手段の蓄積量が 0に除々に近づき第 2の所定値 P 2以下になるのを検出すると、 前記制御手段は前記メモリ手段から読み出され た 1ビットオーディオ信号を前記ミュート信号生成手段から出力されていた前記 ミュート信号を表す 1ビットデジタル信号に前記信号処理手段で前記フエーダ処 理を施しながら前記切り換え手段を使って切り換えることを特徴とする請求の範 囲第 2項記載のデジタル信号処理装置。
5 . 前記所定の伝送路は I E E E 1 3 9 4フォーマツトに準拠していることを特 徴とする請求の範囲第 1項記載のデジタル信号処理装置。
6 . 所定の伝送路を介して伝送されてくる△∑変調されている 1ビットオーディ ォ信号を受信する受信工程と、
前記受信工程にて受信された 1 ビットオーディオ信号を一旦蓄積するメモリ手 段の蓄積量といくつかの所定値との関係を監視する監視工程と、
ミュート信号を表す 1ビットデジタル信号を生成するミユート信号生成工程と、 前記メモリ手段から読み出された 1 ビ トォ一ディォ信号と前記ミュート信号 生成工程から出力されるミユート信号を表す 1ビットデジタルとを切り換える切 り換え工程と、
前記切り換え工程から出力される 1 ビットデジタル信号をアナログ信号に変換 する D /'Α変換工程とを備え、
前記監視工程が監視している、 前記メモリ手段の蓄積量と前記いくつかの所定 値との関係に基づいて前記ミュート信号生成工程から出力されるミュート信号を 表す 1 ビッ トデジタル信号と前記メモリ手段から読み出された 1ビットオーディ ォ信号とを前記切り換え工程によって切り換えて前記 D / A変換工程に供給する ことを特徴とするデジタル信号処理方法。
7 . 前記メモリ手段から読み出された 1 ビットオーディオ信号と前記ミュート信 号生成工程から出力されるミュート信号とをフエーダ処理する信号処理工程をさ らに備えることを特徴とする請求の範囲第 6項記載のデジタル信号処理方法。
8 . Δ∑変調されている 1ビットオーディオ信号を再生するデジタル信号再生装 置と、 前記デジタル信号再生装置によって再生された 1ビットォ一ディォ信号を 所定の伝送路を介して受信してなるデジタル信号受信装置からなるデジ夕ル信号 再生受信システムであって、 前記デジタル信号受信装置は、
前記所定の伝送路を介して伝送されてくる前記 1 ビッ トオーディオ信号を受信 する受信手段と、
前記受信手段にて受信された 1ビットオーディオ信号を一旦蓄積するメモリ手 段と、
前記メモリ手段の蓄積量といくつかの所定値との関係を監視する監視手段と、 ミュート信号を表す 1ビットデジタル信号を生成するミユート信号生成手段と、 前記メモリ手段から読み出された 1ビットオーディオ信号と前記ミュート信号 生成手段から出力されるミュート信号を表す 1 ビッ トデジタルとを切り換える切 り換え手段と、
前記切り換え手段から出力される 1ビットデジタル信号をアナログ信号に変換 する D ZA変換手段と、
前記監視手段が監視している、 前記メモリ手段の蓄積量と前記いくつかの所定 値との関係に基づいて前記ミュ一ト信号生成手段から出力されるミユート信号を 表す 1ビットデジタル信号と前記メモリ手段から読み出された 1ビットオーディ ォ信号とを前記切り換え手段によって切り換えて前記 D /A変換手段に供給する 制御手段とを備えていることを特徴とするデジ夕ル信号再生受信システム。
9 . 前記デジタル信号受信装置は、 前記メモリ手段から読み出された 1ビットォ 一ディォ信号と前記ミュート信号生成手段から出力されるミュート信号とをフエ ーダ処理する信号処理手段をさらに備えることを特徴とする請求の範囲第 8項記 載のデジ夕ル信号再生受信システム。
1 0 . 前記デジタル信号受信装置の前記監視手段にて前記メモリ手段の蓄積量が 0から除々に増加し第 1の所定値 P 1を超えたのを検出すると、 前記制御手段は 前記ミュート信号生成手段から出力されていた前記ミュート信号を表す 1ビッ ト デジタル信号を前記メモリ手段から読み出された 1ビ、ソトオーディオ信号に前記 信号処理手段で前記フエ一ダ処理を施しながら前記切り換え手段を使って切り換 えることを特徴とする請求の範囲第 9項記載のデジタル信号再生受信システム。
1 1 . 前記デジタル信号受信装置の前記監視手段にて前記メモリ手段の蓄積量が 0に除々に近づき第 2の所定値 P 2以下になるのを検出すると、 前記制御手段は 前記メモリ手段から読み出された 1 ピッ トオーディオ信号を前記ミュート信号生 成手段から出力されていた前記ミュート信号を表す 1ビッ トデジタル信号に前記 信号処理手段で前記フエーダ処理を施しながら前記切り換え手段を使って切り換 えることを特徴とする請求の範囲第 9項記載のデジ夕ル信号再生受信システム。
PCT/JP2002/006120 2001-06-21 2002-06-19 Appareil et procede de traitement de signaux numeriques et systeme de reproduction/reception de signaux numeriques WO2003001510A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP02741192A EP1403853A4 (en) 2001-06-21 2002-06-19 DIGITAL SIGNAL PROCESSING DEVICE AND PROCESSING METHOD AND DIGITAL SIGNAL PLAY / RECEIVING SYSTEM
US10/344,197 US6874045B2 (en) 2001-06-21 2002-06-19 Digital signal processing apparatus and processing method, and digital signal reproduction/reception system
KR1020037001871A KR100895044B1 (ko) 2001-06-21 2002-06-19 디지털신호 처리장치 및 처리방법과 디지털신호재생수신시스템

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001-188647 2001-06-21
JP2001188647A JP2003006991A (ja) 2001-06-21 2001-06-21 デジタル信号処理装置及びデジタル信号処理方法、並びにデジタル信号再生受信システム

Publications (1)

Publication Number Publication Date
WO2003001510A1 true WO2003001510A1 (fr) 2003-01-03

Family

ID=19027716

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/006120 WO2003001510A1 (fr) 2001-06-21 2002-06-19 Appareil et procede de traitement de signaux numeriques et systeme de reproduction/reception de signaux numeriques

Country Status (6)

Country Link
US (1) US6874045B2 (ja)
EP (1) EP1403853A4 (ja)
JP (1) JP2003006991A (ja)
KR (1) KR100895044B1 (ja)
CN (1) CN1240047C (ja)
WO (1) WO2003001510A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6982662B2 (en) * 2003-03-06 2006-01-03 Texas Instruments Incorporated Method and apparatus for efficient conversion of signals using look-up table
TWI229528B (en) * 2003-10-31 2005-03-11 Benq Corp Method of controlling dataflow for a media player system
CN104035826A (zh) * 2013-03-07 2014-09-10 安凯(广州)微电子技术有限公司 一种消除软件噪声方法及装置
US10062391B2 (en) * 2016-01-06 2018-08-28 Onkyo Corporation Audio processing device
JP6350620B2 (ja) * 2016-01-06 2018-07-04 オンキヨー株式会社 音声処理装置
US10509624B2 (en) 2017-01-30 2019-12-17 Cirrus Logic, Inc. Single-bit volume control
US10418044B2 (en) 2017-01-30 2019-09-17 Cirrus Logic, Inc. Converting a single-bit audio stream to a single-bit audio stream with a constant edge rate
CN111128207B (zh) * 2019-12-31 2022-08-16 陕西烽火电子股份有限公司 自听自环通话盒及其通话方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124098A (ja) * 1992-10-13 1994-05-06 Fujitsu Ltd 音声圧縮伸長装置
JPH06209296A (ja) * 1993-01-11 1994-07-26 Nec Corp 音声デジタルサンプリングレート変換システム
JPH07191695A (ja) * 1993-11-17 1995-07-28 Sanyo Electric Co Ltd 話速変換装置
EP0702354A1 (en) * 1994-09-14 1996-03-20 Matsushita Electric Industrial Co., Ltd. Apparatus for modifying the time scale modification of speech
JPH0973299A (ja) * 1995-06-30 1997-03-18 Sanyo Electric Co Ltd Mpegオーディオ再生装置およびmpeg再生装置
WO1997029549A1 (fr) * 1996-02-08 1997-08-14 Matsushita Electric Industrial Co., Ltd. Codeur, decodeur, codeur-decodeur et support d'enregistrement de signal audio large bande
JPH10222806A (ja) * 1997-01-31 1998-08-21 Sanyo Electric Co Ltd 話速変換装置
JP2000261323A (ja) * 1999-03-11 2000-09-22 Victor Co Of Japan Ltd 音声符号化ストリームの編集方法
EP1087557A2 (en) * 1999-09-22 2001-03-28 Matsushita Electric Industrial Co., Ltd. Apparatus for transmitting digital audio data and receiving apparatus for receiving the digital audio data
JP2001127639A (ja) * 1999-10-29 2001-05-11 Yamaha Corp デジタルデータ再生装置およびデジタルデータ伝送装置
JP2001134300A (ja) * 1999-08-24 2001-05-18 Sony Corp 音声再生方法および音声再生装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56110360A (en) * 1980-02-06 1981-09-01 Pioneer Electronic Corp Muting circuit of am stereo receiver
JP3039666B2 (ja) * 1990-02-13 2000-05-08 キヤノン株式会社 記録装置
JP3235109B2 (ja) * 1991-02-08 2001-12-04 ソニー株式会社 ディジタルオーディオ信号記録装置
US5574453A (en) * 1994-03-03 1996-11-12 Sony Corporation Digital audio recording apparatus
US5754241A (en) * 1994-11-18 1998-05-19 Sanyo Electric Co., Ltd Video decoder capable of controlling encoded video data
US5809454A (en) * 1995-06-30 1998-09-15 Sanyo Electric Co., Ltd. Audio reproducing apparatus having voice speed converting function
JPH09153814A (ja) * 1995-11-30 1997-06-10 Sony Corp ディジタル信号処理装置及び記録装置
KR100496669B1 (ko) * 1995-12-27 2005-10-07 소니 가부시끼 가이샤 디지털신호처리방법및장치
JP3339315B2 (ja) * 1996-07-31 2002-10-28 ソニー株式会社 ディジタル信号処理装置、記録装置及び再生装置
JP3339321B2 (ja) * 1996-08-22 2002-10-28 ソニー株式会社 信号処理装置
JPH10283088A (ja) * 1997-04-02 1998-10-23 Oki Electric Ind Co Ltd シリアル通信回路
JP4238394B2 (ja) * 1998-11-06 2009-03-18 ソニー株式会社 デジタル信号処理装置及び再生装置
JP2000163888A (ja) * 1998-11-20 2000-06-16 Sony Corp 再生装置
JP2001014797A (ja) * 1999-06-29 2001-01-19 Sony Corp データ記録装置及びデータ記録方法並びにデータ再生装置及びデータ再生方法
JP3697967B2 (ja) * 1999-09-22 2005-09-21 松下電器産業株式会社 オーディオ送信装置及びオーディオ受信装置
JP2002076899A (ja) * 2000-08-29 2002-03-15 Nippon Precision Circuits Inc ゼロ値検出回路

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124098A (ja) * 1992-10-13 1994-05-06 Fujitsu Ltd 音声圧縮伸長装置
JPH06209296A (ja) * 1993-01-11 1994-07-26 Nec Corp 音声デジタルサンプリングレート変換システム
JPH07191695A (ja) * 1993-11-17 1995-07-28 Sanyo Electric Co Ltd 話速変換装置
EP0702354A1 (en) * 1994-09-14 1996-03-20 Matsushita Electric Industrial Co., Ltd. Apparatus for modifying the time scale modification of speech
JPH0973299A (ja) * 1995-06-30 1997-03-18 Sanyo Electric Co Ltd Mpegオーディオ再生装置およびmpeg再生装置
WO1997029549A1 (fr) * 1996-02-08 1997-08-14 Matsushita Electric Industrial Co., Ltd. Codeur, decodeur, codeur-decodeur et support d'enregistrement de signal audio large bande
JPH10222806A (ja) * 1997-01-31 1998-08-21 Sanyo Electric Co Ltd 話速変換装置
JP2000261323A (ja) * 1999-03-11 2000-09-22 Victor Co Of Japan Ltd 音声符号化ストリームの編集方法
JP2001134300A (ja) * 1999-08-24 2001-05-18 Sony Corp 音声再生方法および音声再生装置
EP1087557A2 (en) * 1999-09-22 2001-03-28 Matsushita Electric Industrial Co., Ltd. Apparatus for transmitting digital audio data and receiving apparatus for receiving the digital audio data
JP2001127639A (ja) * 1999-10-29 2001-05-11 Yamaha Corp デジタルデータ再生装置およびデジタルデータ伝送装置

Also Published As

Publication number Publication date
EP1403853A1 (en) 2004-03-31
JP2003006991A (ja) 2003-01-10
KR20030020976A (ko) 2003-03-10
CN1463421A (zh) 2003-12-24
US20030176936A1 (en) 2003-09-18
CN1240047C (zh) 2006-02-01
EP1403853A4 (en) 2009-09-09
US6874045B2 (en) 2005-03-29
KR100895044B1 (ko) 2009-04-24

Similar Documents

Publication Publication Date Title
US6130870A (en) Recording medium, recording apparatus, reproducing method, and reproducing device
KR100440609B1 (ko) 샘플링레이트 변환장치
WO2003001510A1 (fr) Appareil et procede de traitement de signaux numeriques et systeme de reproduction/reception de signaux numeriques
JPH0554525A (ja) コンパクトデイスクプレーヤーの誤記録防止方法
US8032728B2 (en) Digital data reproducing apparatus and recording medium
JP3339315B2 (ja) ディジタル信号処理装置、記録装置及び再生装置
JP4411725B2 (ja) 送受信装置、受信装置及び送信装置
KR20040014935A (ko) 신호레벨검출장치와 검출방법 및 신호레벨표시장치
JP2001143395A (ja) データ復号装置
JP4433954B2 (ja) 情報処理装置および方法、並びにプログラム
JP3829944B2 (ja) 再生装置
JP4644979B2 (ja) ディジタル信号処理装置及びディジタル信号処理方法
JP3833063B2 (ja) データ生成方法及びデータ再生装置及びデータ記録装置
KR100223636B1 (ko) 고속 복제 가능한 더블 광 디스크 기록/재생장치
JP2000339859A (ja) ミニディスク原盤製造用の信号送出装置
JP2000268494A (ja) 記録装置
Martin et al. DIGITAL AUDIO RECORDING AND REPRODUCTION
JP2001143384A (ja) ディジタル信号処理装置およびディジタル信号処理方法
JPH11232784A (ja) 再生装置および再生方法
JP2006191507A (ja) アナログ信号生成装置
JPH1125576A (ja) 高速ダビング装置
JP2006079740A (ja) 情報処理装置および方法、並びにプログラム
JPH04304030A (ja) 圧縮データ記録再生装置
JP2001126370A (ja) Cd−r/rwディスクの記録装置
JP2005228399A (ja) 再生装置、再生方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

WWE Wipo information: entry into national phase

Ref document number: 10344197

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020037001871

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2002741192

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 028021711

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1020037001871

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2002741192

Country of ref document: EP