JP4644979B2

JP4644979B2 - ディジタル信号処理装置及びディジタル信号処理方法

Info

Publication number: JP4644979B2
Application number: JP2001182386A
Authority: JP
Inventors: 雅義野口; 元市村; 伸和鈴木
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-05-18
Filing date: 2001-06-15
Publication date: 2011-03-09
Anticipated expiration: 2021-06-15
Also published as: JP2003037502A

Description

【０００１】
【発明の属する技術分野】
本発明はディジタル信号処理方法及び装置に関し、特にデルタシグマ変調された高速１ビット信号にディジタル信号処理を施すディジタル信号処理装置及び方法に関する。
【０００２】
【従来の技術】
ΔΣ変調された高速１ビット・オーディオ信号は、従来のデジタルオーディオに使われてきたデータのフォーマット（例えばサンプリング周波数４４.１kHz、データ語長１６ビット）に比べて、非常に高いサンプリング周波数と短いデータ語長（例えばサンプリング周波数が４４.１kHzの６４倍でデータ語長が１ビット）といった形をしており、広い伝送可能周波数帯域を特長にしている。また、ΔΣ変調により１ビット信号であっても、６４倍というオーバーサンプリング周波数であるので、低域であるオーディオ帯域に対して、高いダイナミックレンジを確保できる。この特徴を生かして高音質のレコーダーやデータ伝送に応用することができる。
【０００３】
ΔΣ変調回路自体はとりわけ新しい技術ではなく、回路構成が集積化に適していて、また比較的簡単にアナログ-ディジタル（ＡＤ）変換の精度を得ることができることから従来からＡＤコンバータの内部などではよく用いられている回路である。
【０００４】
ΔΣ変調された信号は、簡単なアナログローパスフィルターを通すことによって、アナログオーディオ信号に戻すことができる。
【０００５】
【発明が解決しようとする課題】
ところで、１ビットオーディオ信号を再生、伝送する装置において、ディジタル-アナログ（Ｄ／Ａ）コンバーターへのデーター伝送に加えて、IEEE1394インターフェースからもデーター伝送することが考えられる。IEEE1394インターフェースより１ビットオーディオ信号を出力伝送する場合、伝送されるデーターはモードによって、IEEE1394受信装置側のクロックを基準にデーター転送されるために、転送レートが時間と共に可変するノンリニア伝送が行われる。
【０００６】
一方、Ｄ／Ａコンバーターは、常時リニアなクロックで１ビットディジタルデータをアナログ信号へと変換し、オーディオ信号として再生するために、Ｄ／Ａコンバーター系の１ビットデータ出力は、常にリニアなデーター伝送が必要とされる。ここで、IEEE1394伝送出力中、このノンリニアなデーターをそのまま同時にＤ／Ａコンバーター系出力から伝送出力すると、再生オーディオ信号はノイズまみれの信号になってしまう。このため、IEEE1394伝送出力中は、ミュートパターンデータによってＤ／Ａ系出力をミュートする必要があるが、ノンリニアなミュートパターンをそのまま再生しても、やはりノイズの混入したオーディオ信号になってしまう、という問題があった。
【０００７】
本発明は、上記実情に鑑みてなされたものであり、Ｄ／Ａコンバーター出力から連続した１ビットミュートパターンを伝送することによって、IEEE1394伝送及びモード遷移時にもＤ／Ａコンバーターからノイズを発生させないことを可能にするディジタル信号処理装置及びディジタル信号処理方法の提供を目的とする。
【０００８】
【課題を解決するための手段】
本発明に係るディジタル信号処理装置は、前記課題を解決するために、ミュート信号パターンの１ビットディジタル信号を生成する第１のミュート信号生成手段と、入力される１ビットディジタル信号と前記第１のミュート信号生成手段から出力されるミュート信号パターンの１ビットディジタル信号をクロスフェード処理して出力するクロスフェード処理手段と、ミュート信号パターンの１ビットディジタル信号を生成する第２のミュート信号生成手段と、前記クロスフェード処理手段から出力された１ビットディジタル信号と前記第２のミュート信号生成手段で生成されたミュート信号パターンの１ビットディジタル信号とを切り換える切換手段と、前記切換手段から出力される１ビットディジタル信号をＤ／Ａ変換するＤ／Ａ変換手段と、前記クロスフェード処理手段から出力された１ビットディジタル信号を可変転送レートに変換して転送する通信処理手段と、前記クロスフェード処理手段からの１ビットディジタル信号を前記通信処理手段から可変転送レートで出力する間、前記Ｄ／Ａ変換手段からの出力をミュートするために前記第１のミュート信号生成手段から出力されるミュート信号パターンを前記第２のミュート信号生成手段から出力されるミュート信号パターンに所定タイミングで切り換えるように前記切換手段を制御する制御手段とを備えてなる。
【０００９】
また、本発明に係るディジタル信号処理方法は、前記課題を解決するために、ミュート信号パターンの１ビットディジタル信号を生成する第１のミュート信号生成工程と、入力される１ビットディジタル信号と前記第１のミュート信号生成工程から出力されるミュート信号パターンの１ビットディジタル信号をクロスフェード処理して出力するクロスフェード処理工程と、ミュート信号パターンの１ビットディジタル信号を生成する第２のミュート信号生成工程と、前記クロスフェード処理工程から出力された１ビットディジタル信号と前記第２のミュート信号生成工程で生成されたミュート信号パターンの１ビットディジタル信号とを切り換える切換工程と、前記切換工程から出力される１ビットディジタル信号をＤ／Ａ変換するＤ／Ａ変換工程と、前記クロスフェード処理工程から出力された１ビットディジタル信号を可変転送レートに変換して転送する通信処理工程とを備え、前記切り換え工程は、前記クロスフェード処理工程からの１ビットディジタル信号を前記通信処理工程から可変転送レートで出力する間、前記Ｄ／Ａ変換工程からの出力をミュートするために前記第１のミュート信号生成工程から出力されるミュート信号パターンを前記第２のミュート信号生成工程から出力されるミュート信号パターンに所定タイミングで切り換えるように制御される。
【００１０】
このように、本発明に係るディジタル信号処理装置及び方法は、ノンリニアなミュートパターン生成手段とは独立に、リニアなミュートパターン生成手段を持ち、前記通信処理手段にて例えばIEEE1394伝送出力を行う時は、Ｄ／Ａ系出力データとして、リニアなミュートパターン生成手段からのミュートパターンデータに切り替え、リニアなミュートパターンを出力させる。また、IEEE1394伝送を終了し、再び再生系データと切り替える時には、再生系データをミュートパターンとクロスフェードさせた後、ミュートパターンジェネレーターのミュートパターンと再生系のミュートパターンの位相を再生系装置のレートを制御することによって、同期させた後にＤ／Ａ系出力を再生系ミュートパターン信号に切り替えることにより、Ｄ／Ａ系出力よりノイズを発生させることなくモードを遷移させることが可能となる。
【００１１】
これにより、Ｄ／Ａ系出力からは、常に連続した１ビット信号を出力することが可能となり、これらにより上記課題を解決する。
【００１２】
【発明の実施の形態】
以下、本発明に係るディジタル信号処理装置及びディジタル信号処理方法の実施の形態となる、ディジタル信号再生伝送装置について説明する。
図１に示すディジタル信号再生伝送装置１は、１ビット信号再生装置３より得られるΔΣ変調された１ビット信号を、後述するＤ／Ａコンバータ９へ伝送し、オーディオ信号を再生するＤ／Ａ伝送出力（リニア伝送）系と、前記１ビット信号を後述するIEEE1394インターフェース１０から伝送するIEEE1394伝送出力（ノンリニア伝送）系の、２系統の出力系を持っている。
【００１３】
Ｄ／Ａ伝送出力（リニア伝送）系のＤ／Ａコンバータ９にて変換されたアナログオーディオ信号出力Ｓ4は、出力端子１２を介して図示しないボリュームコントローラに送られてボリュームコントロールされた後、アンプで増幅されてからスピーカ、又はヘッドフォンに供給される。
【００１４】
IEEE1394伝送出力（ノンリニア伝送）系のIEEE1394インターフェース１０から伝送される１ビットデータＳ5は、IEEE1394出力端子１３からIEEE1394バスを介して例えばIEEE1394受信装置に送られる。IEEE1394受信装置としては、増幅装置やパーソナルコンピュータ等がある。ここで、IEEE1394伝送出力（ノンリニア伝送）系に１ビットデータが供給されるのは、IEEE1394出力端子１３にIEEE1394バスが接続したとき、すなわちIEEE1394ケーブルがこのディジタル信号再生伝送装置とIEEE1394受信装置を接続したときである。このとき、Ｄ／Ａ伝送出力（リニア伝送）系では１ビット信号再生装置３より得られるΔΣ変調された１ビット信号がミュートされる。Ｄ／Ａ伝送出力（リニア伝送）系は、後述するミュートパターン信号を伝送する。これについての詳細な動作は後述する。
【００１５】
先ず、ディジタル信号再生伝送装置１の構成について説明する。
このディジタル信号再生伝送装置１は、Ｄ／Ａ伝送出力（リニア伝送）系にはリニアに１ビットディジタル信号を伝送すると共に、IEEE1394伝送出力（ノンリニア伝送）系にはノンリニアに１ビットディジタル信号を伝送するノンリニア動作可能ブロック２を備えている。ノンリニア動作可能ブロック２は、１ビットディジタル信号を例えば後述する光ディスクから再生する１ビット信号再生装置３と、ミュート信号パターンの１ビットディジタル信号Ｍ1を生成するミュートパターン発生器４と、１ビット信号再生装置３にて再生された１ビットディジタル信号とミュートパターン発生器４にて生成されたミュート信号パターンの１ビットディジタル信号Ｍ1をクロスフェード処理して出力するクロスフェード装置５とからなる。
【００１６】
また、ディジタル信号再生伝送装置１は、ミュート信号パターンの１ビットディジタル信号Ｍ0を生成するミュートパターン発生器６（第２のミュート信号生成手段）と、ミュートパターン発生器６からのミュート信号パターンの１ビットディジタル信号Ｍ0を遅延するディレーライン７と、ディレーライン７で遅延された前記ミュート信号パターンの１ビットディジタル信号Ｍ0とクロスフェード装置５からのクロスフェード再生信号とを切り換える切り換え装置８と、切り換え装置８から出力される１ビットディジタル信号Ｓ3をアナログ信号に変換するＤ／Ａコンバータ９と、クロスフェード装置５から固定転送レートで出力された１ビットディジタル信号をIEEE1394用の可変転送レートに変換して転送するIEEE1394インターフェース１０とを備える。
【００１７】
また、ディジタル信号再生伝送装置１は、IEEE1394インターフェース１０から可変転送レートで前記クロスフェード装置からの１ビットディジタル信号を出力する間、Ｄ／Ａコンバータ９からの出力をミュートするためにミュートパターン発生器４から出力されるミュート信号パターンの１ビットディジタル信号Ｍ1をミュートパターン発生器６から出力されるミュート信号パターンＭ0に所定タイミングで切り換えるように切り換え装置８に切り換え制御信号Ｓ2を供給して切り換え装置８を制御する制御装置１１とを備えている。制御装置１１には、外部のマイクロコンピュータ１６からマイコン制御信号Ｓ1が供給される。
【００１８】
マイクロコンピュータ１６は、IEEE1394インターフェース１０にIEEE1394バスが接続されたの否かを検知し、その検知結果に基づいてマイコン制御信号Ｓ1を生成し、制御装置１１に供給する。
【００１９】
１ビット信号再生装置３は、図２に示すように、１ビットディジタル信号が記録されている光ディスク２０から光ピックアップ２１、ＲＦアンプ２３、復調デコーダ２８を介して１ビットディジタル信号を再生し、再生した１ビットディジタル信号をクロスフェード装置５に供給する。
【００２０】
以下には、この１ビット信号再生装置３の詳細な構成を説明する。
後述するＲＦアンプ２３が生成したＲＦ信号からタイミング発生回路２９が生成したタイミング信号に応じてＣＬＶプロセッサ３０がＣＬＶ制御信号を生成し、このＣＬＶ制御信号に応じてスピンドルモータ２２が光ディスク２０をＣＬＶ回転する。
【００２１】
スピンドルモータ２２によって回転された光ディスク２０には、光ピックアップ２１から再生レーザ光が照射されて信号が読み出され、この読み出し信号がＲＦアンプ２３に供給される。
【００２２】
ＲＦアンプ２３は、前記読み出し信号から再生信号を生成してＰＬＬ回路２７、復調デコーダ２８及びタイミング発生回路２９に供給する。また、ＲＦアンプ２３は、前記読み取り信号からトラッキングエラー信号や、フォーカスエラー信号も生成し、サーボ信号処理回路２４に供給する。
【００２３】
サーボ信号処理回路２４は、ＲＦアンプ２３から供給されたトラッキングエラー信号や、フォーカスエラー信号に基づいて光ピックアップ２１からの再生レーザ光を光ディスク２０に追随させる。
【００２４】
ＰＬＬ回路２７は、ＲＦアンプ２３からの再生信号からクロック信号を生成し、復調デコーダ２８に供給する。
【００２５】
復調デコーダ２８は、ＰＬＬ回路２７からのクロック信号に基づいて再生信号を復調し、復調データをクロスフェード装置５に供給する。
【００２６】
なお、図２においてマイクロコンピュータ１６は、サーボ信号処理装置２４のサーボ処理も制御している。また、図２においてマイクロコンピュータ１６には、補助情報等を記憶するメモリ部１７と、操作部１８と、表示部１９とが接続されている。
【００２７】
次に、ミュートパターン発生器４は、例えば「１，０，０，１，０，１，１，０」の繰り返しからなる、１ビットミュート信号パターンを発生する。特に、このミュートパターン発生器４は、制御装置１１がIEEE1394インターフェース１０にIEEE1394バスが接続されたのを検知したときには、ノンリニアに前記１ビットミュート信号パターンを発生することができる。
【００２８】
クロスフェード装置５は、制御装置１１の制御に基づいて１ビット信号再生装置３にて再生された１ビットディジタル信号とミュートパターン発生器４にて生成されたミュート信号パターンの１ビットディジタル信号Ｍ1をクロスフェード処理して出力する。
【００２９】
ミュートパターン発生器６は、例えば「１，０，０，１，０，１，１，０」の繰り返しからなる、１ビットミュート信号パターンをリニアに発生している。
【００３０】
ディレーライン７は、クロスフェード装置５にてクロスフェード処理が行われているときにミュートパターン発生器６からのミュート信号パターンの１ビットディジタル信号Ｍ0をクロスフェード処理による遅延時間分だけ遅延する。
【００３１】
切り換え装置８は、制御装置１１の制御に基づいてディレーライン７で遅延された前記ミュート信号パターンの１ビットディジタル信号Ｍ0とクロスフェード装置５からのクロスフェード再生信号とを切り換えてＤ／Ａコンバータ９に供給する。
【００３２】
Ｄ／Ａコンバータ９は、IEEE1394出力端子１３にIEEE1394バスが接続していないとき、すなわちIEEE1394ケーブルがこのディジタル信号再生伝送装置とIEEE1394受信装置とを接続していないときには、１ビット信号再生装置３にて光ディスク１から再生された１ビットディジタル信号をアナログオーディオ信号に変換して出力するが、IEEE1394出力端子１３にIEEE1394バスが接続しているときには切り換え装置８にて切り換えられたミュートパターン信号をアナログ信号に変換して出力する。
【００３３】
IEEE1394インターフェース１０は、コマンド入力端子１４にIEEE1394受信装置から供給される要求コマンドＣrに応じてクロスフェード装置５から出力された１ビットディジタル信号をIEEE1394用の可変転送レートに変換し、IEEE1394バスを介してIEEE1394受信装置側に転送する。
【００３４】
次に、ディジタル信号再生伝送装置１の動作について図３のタイミングチャートを用いて説明する。
先ず、マイクロコンピュータ１６に接続された操作部１８を用い、ユーザにより、Ｄ／Ａ伝送出力（リニア伝送）系のＤ／Ａコンバータ９からアナログオーディオ信号を再生したいという操作が行われたときには以下のとおりとなる。
【００３５】
Ｄ／Ａ伝送出力（リニア伝送）系のＤ／Ａコンバータ９により、アナログオーディオ信号を再生する場合は、１ビット信号再生装置３は、１ビットディジタル信号Ｓ3をリニアに再生し、クロスフェード装置５及び切り換え装置８をスルーしてＤ／Ａコンバータ９へとリニア伝送を行う。これにより、Ｄ／Ａコンバータ９からは、連続したアナログオーディオ信号Ｓ4を得ることができる。
【００３６】
次に、IEEE1394インターフェース１０にIEEE1394バスが接続され、それをマイクロコンピュータ１６が検知すると、このマイクロコンピュータ１６は接続に応じたマイコン制御信号Ｓ1を制御装置１１に送る。これにより、Ｄ／Ａコンバータ９によるオーディオ信号再生から、IEEE1394によるデータ伝送へと切り換わる。
【００３７】
制御装置１１は、IEEE1394インターフェース１０へのIEEE1394バスの接続を検知したという結果に応じたマイコン制御信号Ｓ1を受け、ノンリニア動作可能ブロック２のクロスフェード装置５を制御する。具体的に、Ｄ／Ａコンバータ９によるオーディオ信号再生から、IEEE1394によるデータ伝送へと切り換わる場合、マイコン制御信号Ｓ1を受けた制御装置１１は、図３にクロスフェード装置再生信号レベルＬとして示すように１ビット信号再生装置３より得られる１ビットディジタル信号と、ミュートパターン発生器４によって生成される１ビットミュートパターン信号（図３には破線で示す）とをクロスフェード装置５にてクロスフェードする。
【００３８】
クロスフェード装置５によるクロスフェードは、本件出願人が特開平９−３０７４５２号公報にて開示したディジタル信号処理方法に応じてなされる。簡単に説明すると、１ビット信号再生装置３より得られる１ビットディジタル信号と、ミュートパターン発生器４によって生成される１ビットミュートパターン信号とのレベルを合わせてから複数サンプルにわたるパターンの一致を検出し、その検出結果に応じて切り換えるという技術である。
【００３９】
ここで、ミュートパターン発生器４とミュートパターン発生器６により生成される１ビットミュートパターン信号の位相は、あらかじめ同じになるように同期させておく。またディレーライン７により、クロスフェード装置５によるディレー分と同等のディレーを持たせることによって、切り換え装置８に達する両１ビットミュートパターンの位相を揃えている。
【００４０】
そして、制御装置１１からの制御信号Ｓ2に基づいた所定のタイミングで切り換え装置８は、ミュートパターン発生器４によって生成される１ビットミュートパターン信号ａ（図３にはミュートパターンＡと記す）を、ミュートパターン発生器５によって生成されてディレーライン７でディレーされた１ビットミュートパターン信号ｂ（図３にはミュートパターンＢと記す）へと切り換える。このとき、相互のミュートパターン信号の位相が同期しているため、Ｄ／Ａコンバータ１０からは、連続したアナログミュート信号を得ることが出来る。
【００４１】
クロスフェード装置５は、再びミュートパターン発生器４によって生成される１ビットミュートパターン信号から、１ビット信号再生装置３より得られる１ビット信号へとクロスフェード処理を行い、クロスフェード処理後の１ビット信号をIEEE1394インターフェース１０へと伝送する。
【００４２】
ここで、１ビット信号再生装置３とクロスフェード装置５とミュートパターン発生器４からなるノンリニア動作可能ブロック２、及びIEEE1394インターフェース１０は、ノンリニア動作可能な構成を持つ。このため、切り換え装置８がＤ／Ａコンバータ９への信号をミュートパターン発生器６で生成された１ビットミュートパターン信号に切り換えた後、１ビット信号再生装置３の１ビットディジタル信号はIEEE1394インターフェース１０によりノンリニア伝送（図３にはノンリニア伝送期間として記す）される。
【００４３】
この時、Ｄ／Ａコンバータ９へは、ミュートパターン発生器６により生成される１ビットミュートパターン信号ｂ（ミュートパターンＢ）がリニア伝送されているため、常に連続したアナログミュート信号を得ることが出来る。
【００４４】
次に、IEEE1394インターフェース１０とIEEE1394バスが切断されたときのディジタル信号再生伝送装置１の動作について説明する。IEEE1394インターフェース１０に対するIEEE1394バスの切断をマイクロコンピュータ１６が検知すると、マイクロコンピュータ１６は切断に応じたマイコン制御信号Ｓ１を制御装置１１に送る。これによりIEEE1394によるデータ伝送からＤ／Ａコンバータ９によるオーディオ信号再生へと切り換わる。以下に詳細を示す。
【００４５】
制御装置１１は、切断に応じた前記マイコン制御信号Ｓ１を受けてクロスフェード装置５を制御し、１ビット信号再生装置３より得られる１ビット信号と、ミュートパターン発生器４によって生成される１ビットミュートパターン信号とをクロスフェードする。
【００４６】
ここで、ミュートパターン発生器４により生成された１ビットミュートパターン信号とミュートパターン発生器６により生成される１ビットミュートパターン信号の位相は、ノンリニア動作可能ブロック２がノンリニア動作した後のために一致しない。
【００４７】
そこで両１ビットミュートパターンの位相が一致するように、制御装置１１によって、ノンリニア動作可能ブロック２のレートをコントロールすることによって、ミュートパターンの位相同期処理を行い、同期したところで以降リニア動作を行う。このミュートパターンの位相同期処理を行う期間を図３にはミュートパターン同期処理期間として示す。
【００４８】
この状態で、切り換え装置８は、ディレーライン１０でディレーされたミュートパターン発生器６からの１ビットミュートパターン信号をミュートパターン発生器４によって生成される１ビットミュートパターン信号へと切り換える。このとき、相互のミュートパターン信号の位相が同期しているため、Ｄ／Ａコンバータ９の出力は、連続したアナログミュート信号となる。
【００４９】
クロスフェード装置５は、再びミュートパターン発生器４によって生成される１ビットミュートパターン信号から、１ビット信号再生装置３より得られる１ビット信号へとクロスフェード処理を行う。これにより、Ｄ／Ａコンバータ９からは、１ビット信号再生装置３より再生される連続したアナログオーディオ信号出力を得ることができる。この期間を図３ではリニア伝送期間と示す。
【００５０】
図４には、ディジタル信号再生伝送装置１が前記ミュートパターン同期処理期間中に行う、ミュートパターン同期処理の具体例を示す。ミュートパターン発生器６からは、｛１、０、０、１、０、１、１、０｝の繰り返しからなる、１ビットミュートパターン信号をリニアに発生している。これに対して、ミュートパターン発生器４により生成される１ビットミュートパターン信号は、同じ｛１、０、０、１、０、１、１、０｝の繰り返しながら、IEEE1394によるデータ伝送時には、ノンリニア伝送になるために、同図（Ａ)のノンリニア伝送機関に示すように、ミュートパターン発生器４とミュートパターン発生器６の出力信号の位相は一致していない。IEEE1394によるデータ伝送から、Ｄ／Ａコンバータ９からのオーディオ信号再生へと切り換えるために、同図（Ｂ）のミュートパターン同期処理期間にしめすように、ミュートパターン発生器４で生成する１ビットミュートパターン信号のレートをコントロールし、位相をずらしていくことによって、両１ビットミュートパターン信号の位相を一致させる。位相が一致したら、以降は、ミュートパターン発生器４をリニア動作させることにより、同図（Ｃ）のリニア伝送期間に示すように、両１ビットミュートパターン信号の位相を同期させることが出来る。
【００５１】
このように、IEEE1394へのノンリニア転送中も、Ｄ／Ａコンバータ９からノイズを発生させないために、再生信号のミュート処理に用いるミュートパターン発生器４とは別に、常時ミュートパターンを発生しつづけるミュートパターン発生器６をもう１系統持ち、IEEE1394へのノンリニア転送中にこちら側に切り換えることによって、IEEE1394へのノンリニア転送中にＤ／Ａコンバータ出力からノイズを発生させないことが実現可能となる。
【００５２】
本発明を適用しなければ、リニアに発生するミュートパターン発生器出力と、ノンリニアに動作させたミュートパターン発生器出力信号を切り換えると、そこにミュートパターンの不連続性が発生し、Ｄ／Ａコンバータ出力からは、切り換え点において、クリックノイズが生じてしまうが、本発明を適用することで、切り換えの前に、ノンリニアに発生するミュートパターン発生器の出力ミュートパターンの位相を、レートをコントロールして位相をそろえることによって、切り換えノイズ無しに切り換えることが実現可能となる。
【００５３】
なお本実施例ではリニア系として、Ｄ／Ａコンバータを、ノンリニア系としてIEEE1394を示したが、他の伝送系を適用してもよい。
【００５４】
また、ノンリニアなクロックの例として、１／２周期のクロックで示したが、全く不連続な非同期系のクロックを用いてもよい。
【００５５】
【発明の効果】
本発明に係るディジタル信号伝送装置及び方法によれば、リニアにミュートパターンを発生するミュートパターン発生器を持ち、ノンリニア伝送出力時に、リニア伝送出力よりリニアに生成されたミュートパターン信号に切り換えて出力することにより、ノンリニア転送中にも、リニア伝送出力からリニアなミュートパターンを出力させることが可能となり、ノイズの発生しないアナログオーディオ信号再生を実現可能としている。
【００５６】
さらに、本発明ではその切り換えのさいに、リニアとノンリニア側のミュートパターンの位相をコントロールすることによって同期させることにより、切り換え時にも信号の連続性が保たれるため、瞬時ノイズも生じない連続したリニア再生が実現される。
【図面の簡単な説明】
【図１】ディジタル信号再生伝送装置の構成を示すブロック図である。
【図２】前記ディジタル信号再生伝送装置に含まれる１ビット信号再生装置の詳細な構成を示す図である。
【図３】前記ディジタル信号再生伝送装置の動作を説明するためのタイミングチャートである。
【図４】前記ディジタル信号再生伝送装置のミュートパターン同期処理を説明するための図である。
【符号の説明】
１ディジタル信号再生伝送装置、２ノンリニア動作可能ブロック、３１ビット信号再生装置、４ミュートパターン発生器（第１のミュートパターン発生手段）、５クロスフェード装置、６ミュートパターン発生器（第２のミュートパターン発生手段）、７ディレーライン、８切り換え装置、９Ｄ／Ａコンバータ、１０ IEEE1394インターフェース、１１制御装置

Claims

ミュート信号パターンの１ビットディジタル信号を生成する第１のミュート信号生成手段と、
入力される１ビットディジタル信号と前記第１のミュート信号生成手段から出力されるミュート信号パターンの１ビットディジタル信号をクロスフェード処理して出力するクロスフェード処理手段と、
ミュート信号パターンの１ビットディジタル信号を生成する第２のミュート信号生成手段と、
前記クロスフェード処理手段から出力された１ビットディジタル信号と前記第第２のミュート信号生成手段で生成されたミュート信号パターンの１ビットディジタル信号とを切り換える切換手段と、
前記切換手段から出力される１ビットディジタル信号をＤ／Ａ変換するＤ／Ａ変換手段と、
前記クロスフェード処理手段から出力された１ビットディジタル信号を可変転送レートに変換して転送する通信処理手段と、
前記クロスフェード処理手段からの１ビットディジタル信号を前記通信処理手段から可変転送レートで出力する間、前記Ｄ／Ａ変換手段からの出力をミュートするために前記第１のミュート信号生成手段から出力されるミュート信号パターンを前記第２のミュート信号生成手段から出力されるミュート信号パターンに所定タイミングで切り換えるように前記切換手段を制御する制御手段と
を備えてなるディジタル信号処理装置。
前記制御手段は、前記クロスフェード処理手段によって前記入力される１ビットディジタル信号をフェードアウトし前記第１のミュート信号生成手段から出力されるミュート信号パターンの１ビットディジタル信号をフェードインするようにクロスフェード処理してから、前記切換手段によって前記第２のミュート信号生成手段から出力されるミュート信号パターンに切り換えさせることを特徴とする請求項１記載のディジタル信号処理装置。
前記制御手段は、前記通信処理手段から可変転送レートで前記１ビットディジタル信号を出力するモードから、前記Ｄ／Ａ変換手段から前記１ビットディジタル信号を出力するモードに換わったことを検知すると、前記第１のミュート信号生成手段から出力されるミュート信号パターンの１ビットディジタル信号と、前記第２のミュート信号生成手段から出力されるミュート信号パターンの位相を合わせるために、前記第１のミュート信号生成手段から出力されるミュート信号パターンの１ビットディジタル信号を含む再生系のレートを制御することを特徴とする請求項１記載のディジタル信号処理装置。
前記制御手段は、前記第１のミュート信号生成手段から出力されるミュート信号パターンの１ビットディジタル信号の位相を、前記第２のミュート信号生成手段から出力されるミュート信号パターンの位相に合わせた後に、前記切換手段を用いてＤ／Ａ変換手段に供給し、その後、前記クロスフェード処理手段にて前記第１のミュート信号生成手段から出力されるミュート信号パターンの１ビットディジタル信号をフェードアウトし、前記入力される１ビットディジタル信号をフェードインするようにクロスフェード処理しながら前記Ｄ／Ａ変換手段に前記１ビットディジタル信号を供給することを特徴とする請求項３記載のディジタル信号処理装置。
前記第１及び第２のミュート信号生成手段は、１ビット信号の０及び１を同数用いたパターンの繰り返しからなるミュート信号を生成することを特徴とする請求項１記載のディジタル信号処理装置。
前記第１及び第２のミュート信号生成手段は、１ビット信号の０及び１を同数用いた、「１，０，０，１，０，１，１，０」というパターンの繰り返しからなるミュート信号を生成することを特徴とする請求項５記載のディジタル信号処理装置。
ミュート信号パターンの１ビットディジタル信号を生成する第１のミュート信号生成工程と、
入力される１ビットディジタル信号と前記第１のミュート信号生成工程から出力されるミュート信号パターンの１ビットディジタル信号をクロスフェード処理して出力するクロスフェード処理工程と、
ミュート信号パターンの１ビットディジタル信号を生成する第２のミュート信号生成工程と、
前記クロスフェード処理工程から出力された１ビットディジタル信号と前記第２のミュート信号生成工程で生成されたミュート信号パターンの１ビットディジタル信号とを切り換える切換工程と、
前記切換工程から出力される１ビットディジタル信号をＤ／Ａ変換するＤ／Ａ変換工程と、
前記クロスフェード処理工程から出力された１ビットディジタル信号を可変転送レートに変換して転送する通信処理工程とを備え、
前記切り換え工程は、前記クロスフェード処理工程からの１ビットディジタル信号を前記通信処理工程から可変転送レートで出力する間、前記Ｄ／Ａ変換工程からの出力をミュートするために前記第１のミュート信号生成工程から出力されるミュート信号パターンを前記第２のミュート信号生成工程から出力されるミュート信号パターンに所定タイミングで切り換えるように制御される
ことを特徴とするディジタル信号処理方法。