WO2002025717A1 - Tranche de silicium, tranche epitaxiale de silicium et procedes de fabrication - Google Patents

Tranche de silicium, tranche epitaxiale de silicium et procedes de fabrication Download PDF

Info

Publication number
WO2002025717A1
WO2002025717A1 PCT/JP2001/008006 JP0108006W WO0225717A1 WO 2002025717 A1 WO2002025717 A1 WO 2002025717A1 JP 0108006 W JP0108006 W JP 0108006W WO 0225717 A1 WO0225717 A1 WO 0225717A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
layer
silicon
heat treatment
silicon wafer
Prior art date
Application number
PCT/JP2001/008006
Other languages
English (en)
French (fr)
Inventor
Wei Feig Qu
Yoshinori Hayamizu
Hiroshi Takeno
Original Assignee
Shin-Etsu Handotai Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co.,Ltd. filed Critical Shin-Etsu Handotai Co.,Ltd.
Priority to US10/380,975 priority Critical patent/US6858094B2/en
Priority to KR1020037003661A priority patent/KR100841062B1/ko
Priority to EP01965659A priority patent/EP1326270B1/en
Publication of WO2002025717A1 publication Critical patent/WO2002025717A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Definitions

  • the present invention relates to a technique capable of reliably obtaining a DZ_IG silicon wafer having a high resistivity and a high gettering ability.
  • silicon wafers manufactured by the high resistivity floating zone method have been used for power devices such as high-voltage power devices and thyristors.
  • FZ method high resistivity floating zone method
  • silicon wafers by the CZ method which can produce wafers with excellent in-plane distribution of resistivity and can also produce large diameter wafers with a diameter of 200 mm or more, are promising in the future.
  • a magnetic field-applied CZ method (MCZ method) was used to reduce the interstitial oxygen concentration from the beginning of crystal growth.
  • a method for producing a single crystal has been proposed (see Japanese Patent Publication No. 8-10695 and Japanese Patent Application Laid-Open No. 5-58788).
  • a P-type silicon wafer having a low impurity concentration and a low oxygen concentration is subjected to a heat treatment at 400 to 500 ° C. to generate oxygen donors.
  • a method has also been proposed for producing a high-resistivity N-type silicon wafer by using the oxygen donor to cancel the P-type impurities in the P-type silicon wafer to make it N-type (Japanese Patent Publication No. Hei 8-10695). See).
  • the method of generating oxygen donors by heat treatment and canceling the P-type impurities in the wafer to make it N-type is a complicated method that requires a long-time heat treatment, and it is necessary to obtain a P-type silicon wafer. Can not.
  • the resistivity varies depending on the subsequent heat treatment.
  • the interstitial oxygen concentration is increased with this method, it is difficult to control the resistivity of the wafer, so the initial interstitial oxygen concentration of the silicon wafer is low.
  • the gettering effect of eha is low.
  • this method it is possible to obtain a high resistivity CZ wafer whose resistivity does not easily decrease even after being subjected to heat treatment for device fabrication.
  • this wafer is used as a base wafer for SOI wafers, it can be used for mobile communication. Extremely high performance devices are obtained.
  • the present applicant in the earlier application (Japanese Patent Application No. 11-124,370), obtained a method of obtaining a high resistivity DZ-IG wafer by heat treatment for reducing the interstitial oxygen concentration to 8 ppma or less. Also disclosed.
  • a three-stage heat treatment is generally used as a DZ-IG treatment applied to a wafer having a normal resistivity.
  • the first stage of high-temperature heat treatment at 110 ° C or higher causes supersaturated oxygen near the wafer surface to diffuse outward, and the second stage of heat treatment is performed by low-temperature heat treatment before and after 650 ° C.
  • a precipitate nucleus is formed, and a middle stage heat treatment of about 1000 ° C. is performed as a third stage heat treatment to grow an oxygen precipitate.
  • a three-step heat treatment an oxygen precipitate region is formed inside the wafer, and a DZ layer free of oxygen precipitates is formed near the front and back surfaces.
  • the present applicant has applied the same heat treatment as the above-mentioned heat treatment for reducing the interstitial oxygen concentration in the wafer to 8 ppma or less. It was found that a high resistivity DZ-IG II wafer having a nearby DZ layer without crystal defects and an oxygen precipitate layer in which oxygen precipitates were sufficiently deposited was obtained.
  • Such a high resistivity DZ-IG wafer was considered to be a sufficient alternative to SOI wafers for mobile communications.
  • DZ-IG wafer is subjected to heat treatment in the depiice manufacturing process, In some cases, it was found that the resistivity near the wafer surface was extremely reduced, and a sufficiently high resistivity could not be obtained. Disclosure of the invention
  • the present invention has been made in order to solve such problems, and provides a method for manufacturing a silicon wafer capable of reliably maintaining a high resistivity even after performing a device manufacturing heat treatment.
  • the aim is to provide a high resistivity DZ-IG ⁇ which can be used as an alternative to ⁇ .
  • a wafer of the present invention is a silicon wafer having a DZ layer near a surface and an oxygen precipitate layer in a balter portion, wherein the DZ layer, the oxygen precipitate layer, and the DZ layer Wherein the interstitial oxygen concentration in the transition region between the oxygen and the oxygen precipitate layer is 8 ppma or less.
  • the silicon concentration of the interstitial oxygen concentration in the transition region between the DZ layer and the oxygen precipitate layer is not more than S ppma (JEIDA: Japan Electronic Industry Development Association). Since the problem of resistivity drop and fluctuation due to the interstitial oxygen donor is almost completely eliminated, the DZ-IG wafer can maintain a high resistivity even after heat treatment.
  • the width of the transition region between the DZ layer and the oxygen precipitate layer is 5 ⁇ m or less.
  • the transition region width between the DZ layer and the oxygen precipitate layer is as narrow as 5 / Xm or less, the decrease and fluctuation in resistivity due to the conversion of interstitial oxygen into a donor are less likely to occur. In addition, it becomes a DZ-IG II wafer that can reliably maintain high resistivity.
  • the resistivity of the silicon wafer can be lOOQ'cm or more.
  • the silicon wafer of the present invention has an effect of suppressing the formation of oxygen donors due to the heat treatment for device fabrication and not changing the resistivity even if the silicon wafer has a normal resistivity, but in particular, the resistivity is 100 ⁇ ⁇ cm. It is effective for the high resistivity DZ-IG II wafer described above.
  • the present invention provides a silicon having a DZ layer near the surface and an oxygen precipitate layer in the pulp portion.
  • the width of the transition region between the DZ layer and the oxygen precipitate layer is as narrow as 5 / Zm or less, even if the precipitation does not sufficiently occur in the transition region, and the lattice is larger than 8 ppma in this region. Even if the oxygen concentration is high, only a small amount of oxygen donor is generated, so that the decrease in resistivity due to the oxygen donor is so small that it does not matter, and the high resistivity DZ-IG ⁇ can do.
  • the present invention is a silicon epitaxial wafer in which an epitaxial layer is formed on the surface of the silicon wafer of the present invention.
  • the silicon epitaxial wafer in which the epitaxial layer is formed on the silicon wafer of the present invention is an optimal wafer as an alternative to the SOI wafer for mobile communication, for example.
  • a silicon single crystal rod having an initial interstitial oxygen concentration of 10 to 25 ppma is grown by the Czochralski method, and the silicon single crystal rod is turned into a silicon wafer. And then subjecting the wafer to a first heat treatment at 950 to 150 for 2 to 5 hours, a second heat treatment at 450 to 550 for 4 to 10 hours, and 750 to A third heat treatment for 2 to 8 hours at 850 ° C and a fourth heat treatment at 950 ° C for 8 to 24 hours at L100 ° C. is there.
  • the interstitial oxygen concentration in the DZ layer, the oxygen precipitate layer, and the transition region between the DZ layer and the oxygen precipitate layer are all 8 ppma or less.
  • silicon wafers with a narrow transition region width of 5 ⁇ m or less can be manufactured, and even if the resistivity is high, a silicon wafer that is not affected by the oxygen donor and whose resistivity does not drop or fluctuates can be obtained. .
  • the silicon single crystal rod can be grown so as to have a resistivity of 100 ⁇ ⁇ cm or more.
  • a silicon wafer By manufacturing a silicon wafer in this manner, a high resistivity DZ-IG wafer having a resistivity of 100 ⁇ ⁇ cm or more can be reliably manufactured. Further, according to the present invention, there is also provided a method of manufacturing a silicon epitaxial wafer, wherein an epitaxial layer is formed on a surface of the silicon wafer manufactured by the method of manufacturing a silicon wafer of the present invention.
  • an epitaxial layer is formed on a silicon wafer manufactured by the method for manufacturing a silicon wafer of the present invention to manufacture an epitaxial wafer, for example, an optimal wafer as an alternative to an SOI wafer for mobile communication. Can be easily manufactured.
  • FIG. 1 is a diagram showing the relationship between the depth from the surface and the absolute value of the oxygen concentration in the silicon wafer of the present invention.
  • FIG. 2 shows the relationship between the depth from the surface and the absolute value of the oxygen concentration in a conventional silicon wafer.
  • FIG. 3 is a diagram showing the relationship between the depth from the surface and the resistivity before and after the heat treatment in the silicon wafer of the present invention.
  • FIG. 4 is a diagram showing the relationship between the depth from the surface and the resistivity after heat treatment before and after heat treatment in a conventional silicon wafer.
  • FIG. 5 is a schematic diagram showing the precipitate distribution in the depth direction in the silicon wafer of the present invention.
  • FIG. 6 is a schematic diagram showing a precipitate distribution in a depth direction in a conventional silicon wafer.
  • the present inventors obtain a “high-resistivity DZ-IG II wafer” capable of realizing the same level of performance as an SOI wafer for mobile communication using a high resistivity III wafer as a base wafer as a bulk wafer. For this reason, we applied a three-step heat treatment, which is usually performed as a heat treatment to reduce the interstitial oxygen concentration to 8 ppma or less, for CZ silicon wafers with high resistivity, especially for wafers with a resistivity of 100 ⁇ ⁇ cm or more.
  • the DZ layer immediately after the three-step heat treatment maintained a high resistivity
  • a DZ layer was formed near the surface of the E2 wafer, and an IG layer (oxygen precipitate region) was formed in the Balta section.
  • a high resistivity DZ-IG II wafer was obtained.
  • a heat treatment assuming a device manufacturing heat treatment was applied to this wafer, it was found that the resistivity near the surface of the wafer could be extremely reduced.
  • the cause of the decrease in resistivity was presumed to be the interstitial oxygen, which is abundant in any part of the wafer, turned into a donor. Therefore, the present inventors measured the depth distribution of the interstitial oxygen concentration of the wafer after the heat treatment, in which the resistivity was reduced, using a secondary ion mass spectrometer (SIMS). did. According to SIMS, oxygen precipitates and interstitial oxygen are measured at the same time in the region where oxygen precipitates are formed, so the oxygen concentration is detected high, but there is no oxygen precipitate like the DZ layer In the region, an oxygen concentration equivalent to the interstitial oxygen concentration is detected.
  • SIMS secondary ion mass spectrometer
  • the interstitial oxygen concentration in the DZ layer gradually increases as going from the surface to the inside, and the transition region from the DZ layer before reaching the oxygen precipitate region (not a complete DZ layer, In the region where some precipitates are present, the interstitial oxygen concentration exceeds 8 ppma (4 ⁇ 10 17 atoms / cm 3 ). It was found that the region coincided with the region where the resistivity was extremely low.
  • the present invention has been completed as a result of intensive studies on heat treatment conditions for obtaining such a profile.
  • a desired high resistance of 100 ⁇ -cm or more is obtained.
  • a silicon single crystal rod having a ratio and an initial interstitial oxygen concentration of 10 to 25 r> pnia is pulled up.
  • a seed crystal is brought into contact with a melt of a polycrystalline silicon raw material stored in a quartz crucible, and is slowly pulled up while rotating to grow a single crystal rod having a desired diameter.
  • a conventionally used method may be used.
  • a crystal having a desired oxygen concentration can be obtained by appropriately adjusting parameters such as the number of rotations of the crucible, the flow rate of the introduced gas, the atmospheric pressure, the temperature distribution and convection of the silicon melt, or the strength of the applied magnetic field. .
  • the CZ silicon single crystal rod thus obtained is sliced by a cutting device such as a wire saw or an inner peripheral blade slicer according to a usual method, and then subjected to a process such as chamfering, lapping, etching, polishing, etc. Processed into a single crystal of acone.
  • a cutting device such as a wire saw or an inner peripheral blade slicer according to a usual method
  • a process such as chamfering, lapping, etching, polishing, etc.
  • Processed into a single crystal of acone are not limited to those listed above, and there may be various other steps such as washing, heat treatment, and the like. .
  • the oxygen concentration near the wafer surface is sufficiently low and the interstitial oxygen concentration in the transition region is It has been found that the profile can be steep. At a lower temperature or for a short time heat treatment, a sufficient DZ layer is not formed, and at a higher temperature or for a long time heat treatment, the transition region hardly becomes sharp.
  • the subsequent oxygen precipitation of the pulp by the heat treatment can be performed even if the initial interstitial oxygen concentration is relatively low. It progresses easily, and as a result, residual interstitial oxygen can be reduced. Sufficient nucleation cannot be performed at a lower temperature or a shorter heat treatment.
  • the heat treatment in this temperature range is performed to grow the oxygen precipitate nuclei. If the temperature is higher than this, there is a high possibility that the precipitate nuclei will be re-dissolved.
  • the heat treatment atmosphere for these heat treatments is not particularly limited, and a commonly used nitrogen atmosphere, an atmosphere in which a small amount of oxygen is mixed therein, or an oxidizing atmosphere can be used.
  • a non-oxidizing atmosphere is preferable in order to actively diffuse supersaturated oxygen in the vicinity of the wafer surface.
  • the interstitial oxygen concentration of the DZ layer, the oxygen precipitate layer, and the transition region are both low interstitial oxygen concentrations of 8 ppma or less, and the transition region width is 5 ⁇ m. It can be: So the grid in that region The absolute amount of oxygen during the period can be reduced. Therefore, a CZ silicon wafer having a high resistivity of 100 ⁇ ⁇ cm or more can be obtained, which is hardly affected by the formation of donors due to residual interstitial oxygen even when the depiice manufacturing process is performed.
  • an epitaxy layer is formed on such a silicon wafer under desired conditions to produce an epitaxy wafer, it becomes an optimal wafer as an alternative to the SOI wafer for mobile communication.
  • the transition region width can be reduced, so that even if the interstitial oxygen concentration in this portion exceeds 8 ppma, the interstitial oxygen concentration existing as a whole can be reduced. ⁇
  • the resistance near the surface of the wafer can be kept high.
  • FIG. 1 The depth profile of the oxygen concentration in the wafer after the heat treatment was measured by SIMS. The measurement results are shown in FIG. 1 (Example) and FIG. 2 (Comparative Example).
  • the vertical axis in FIGS. 1 and 2 indicates the absolute value of the oxygen concentration measured by SIMS.
  • the measured values vary widely at a certain depth from the surface, indicating that an oxygen precipitate layer has formed therefrom. Therefore, the region shallower than the oxygen precipitate layer is the DZ layer and the transition region.By contrast with the results in Figs. 5 and 6, in Fig. 1, approximately 8 ⁇ m from the surface is the DZ layer. The region approximately 8 to 11 ⁇ m deep from the surface is the transition region.
  • approximately 20 ⁇ m from the surface is the DZ layer, and approximately 20 to 30 ⁇ m from the surface. It can be seen that the area of about / xm is the transition area.
  • the portion where the resistivity is reduced is a portion that overlaps with the transition region in FIGS.
  • the interstitial oxygen concentration (average value in the transition region) of this transition region was confirmed by an infrared absorption method, it was found that the region exceeded 8 ppma (4 ⁇ 10 17 atoms / cm 3 ).
  • the amount of interstitial oxygen turned into a donor in this part is large, and the width of the transition region is large, so that the p-type is inverted to the n-type and the resistivity is further lowered.
  • the measurement of the interstitial oxygen concentration in the transition region by the infrared absorption method was performed by bonding the surface from which the DZ layer was removed by polishing to the FZ wafer and then using the bonded wafer obtained by removing the oxygen precipitate layer. It can be performed by using a method such as measurement.
  • the interstitial oxygen concentration of the DZ layer is 8 ppma or less.
  • the interstitial oxygen was also confirmed to be 8 ppma or less by the infrared absorption method. Therefore, in the wafer of the embodiment of FIG. 1, the DZ layer, the oxygen precipitate layer, and the transition region all had an interstitial oxygen concentration of 8 ppma or less.
  • the transition region width is as narrow as 5 / Zm or less, the effect of the oxygen donor is small, and it is considered that the resistivity did not decrease.
  • an epitaxial layer having a thickness of 3 ⁇ was formed on the high resistivity DZ-IG wafer fabricated under the same conditions as those of the example. Since epitaxial growth was performed on the DZ layer, no crystal defects were observed in the epitaxial layer, and an extremely high quality epitaxial wafer was obtained. Note that the present invention is not limited to the above embodiment. The above embodiment is an exemplification, and has substantially the same configuration as the technical idea described in the claims of the present invention. It is included in the technical scope of the invention.
  • the present invention is not limited to this. Even when applied to DZ-IG wafers with resistivity, there is an advantage that the resistivity does not fluctuate due to device fabrication heat treatment, etc., and is included in the scope of the present invention. It is.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

明 細 書 シリ コンゥエーハおよぴシリ コンェピタキシヤ ノレゥエーノ、
ならびにこれらの製造方法 技術分野
本発明は、 高抵抗率であってかつゲッタリ ング能力も高い D Z _ I Gシリ コン ゥヱーハを確実に得ることができる技術に関する。 背景技術
従来から高耐圧パワーデバイスやサイ リスタ等のパワーデバイス用に高抵抗率 のフローティ ングゾーン法 （F Z法） により製造されたシリ コンゥエーハが使用 されてきた。 しかし、 F Z法では直径 2 0 0 m m以上の大直径シリ コンゥエーハ を作製することは困難であり、 通常の F Zゥエーハの面内抵抗率分布は C Zゥェ 一八に比べて劣る。 そのため、 抵抗率の面内分布に優れたゥエーハが作製できる 上、 直径が 2 0 0 m m以上の大直径ゥエーハも十分に作製可能な C Z法によるシ リ コンゥエーハが将来的に有望である。
特に近年、 移動体通信用の半導体デバイスや、 最先端の C一 M O Sデバイスで は寄生容量の低下が必要である。 このために大直径で高抵抗率のシリ コンゥエー ハが必要となる。 また、 信号の伝送ロ スやショ ッ トキーバリアダイオードにおけ る寄生容量の低下に高抵抗率の基板を用いることの効果が報告されている。 さら に、前記半導体デバイスを更に高性能にするために、 いわゆる S〇 I ( Si l i con on insulator) ゥエーハが用いられることもあるが、 S O I ゥエーハを用いて半導 体デバイスを製造する場合においても、 前述したゥエーハの大直径化や信号の伝 送ロ ス等の問題を解決するためには、 C Z法による高抵抗率のゥエーハをベー ス ゥエーハとして用いることが要求される。 .
しかし、 C Z法では、 石英製のルツボを使用していることからシリ コン結晶中 に酸素 （格子間酸素） が少なからず混入する。 このよ うな酸素原子は通常単独で は電気的に中性であるが、 3 5 0 〜 5 0 0 °C程度の低温熱処理が施されると複数 個の原子が集まって電子を放出して電気的に活性な酸素ドナーとなる。そのため、 C Z法により得られたゥエーハに、 後にデバィス工程等で 3 5 0〜 5 0 0 °C程度 の熱処理が施されると、 この酸素ドナーの形成により高抵抗率 C Zゥエーハの抵 抗率が低下してしまう問題がある。
上記のような酸素ドナーによる抵抗率の低下を防ぎ、 高抵抗率のシリ コンゥェ ーハを得るために、 磁場印加 C Z法 （MC Z法） により結晶育成の当初から格子 間酸素濃度の低いシリ コン単結晶を製造する方法が提案された （特公平 8— 1 0 6 9 5号公報、 特開平 5— 5 8 7 8 8号公報参照）。 また、 酸素ドナーが形成さ れる現象を逆に利用して、 低不純物濃度で低酸素濃度の P型シリコンゥエーハに 4 0 0〜 5 0 0 °Cの熱処理を行って酸素ドナーを発生させ、 この酸素ドナーによ り P型シリ コンゥエーハ中の P型不純物を打ち消して N型化し、 高抵抗率 N型シ リ コンゥエーハを製造する方法も提案された （特公平 8— 1 0 6 9 5号公報参 照）。
しかし、 上記のように MC Z法等で、 格子間酸素濃度が低いシリ コン単結晶を 製造すると、デパイス製造工程での熱処理により発生する内部欠陥の密度が低く、 十分なゲッタリ ング効果が得られにくいという欠点がある。 高集積度のデバィス では、 ある程度の酸素析出によるゲッタリ ング効果の付与は必須である。
また、 熱処理により酸素ドナーを発生させ、 ゥエーハ中の P型不純物を打ち消 して N型化する方法は、 長時間の熱処理が必要な煩雑な方法であり、 また P型シ リ コンゥエーハを得ることはできない。 そして、 その後の熱処理によっては、 抵 抗率が変動する欠点もあり、 さらに、 この方法では格子間酸素濃度を高くすると ゥエーハ抵抗率の制御が難しいために、 シリ コンゥエーハの初期格子間酸素濃度 は低いものにせざるを得ず、 ゥエーハのゲッタ リ ング効果は低いものになってし まう欠点がある。
このよ うな問題点を解決するため、 本出願人は先の出願 （特願平 1 1— 24 1 3 7 0号） において、 チヨクラルスキー法により抵抗率が 1 0 0 Ω · c m以上で 初期格子間酸素濃度が 1 0〜 2 5 p p m a ( J E I DA : 日本電子工業振興協会） であるシリ コン単結晶棒を育成して、 該シリ コン単結晶棒をゥエーハに加工し、 該ゥヱーハに酸素析出熱処理を行なって、 ゥェ一ハ中の残留格子間酸素濃度を 8 p p m a以下とするという製造方法を提案した。 この方法によれば、 デバイス製 造熱処理を受けても抵抗率が低下しにくい高抵抗率 C Zゥエーハが得られるので、 例えば、 このゥエーハを S O I ゥエーハのべ一スウェーハとして用いれば、 移動 体通信用として極めて高性能のデバイスが得られる。
その一方で、 このよ うな S O I ゥエーハと同等レベルの性能を有するゥエーハ を、 S O I ゥエーハに比べて製造コス トが安価なバルタゥエーハで実現するため には、 このような高抵抗率 C Zゥエーハの表面に十分に無欠陥化された D Z層 (Denuded Zone 層） を有する構造の、 いわば「高抵抗率 D Z— I Gゥエーハ」が 必要となると考えられる。 従来、通常の抵抗率を有する C Zシリ コンゥエーハに、 D Z - I G ( Intr ins i c Ge tter ing) 処理を施した所謂 D Z _ I Gゥエーハはぁ つたが、 これを高抵抗率 C Zゥエーハに適用するという概念は全くなかったもの である。 そこで本出願人は先の出願 （特願平 1 1 一 2 4 1 3 7 0号） において、 前述の格子間酸素濃度を 8 p p m a以下とする熱処理により、 高抵抗率 D Z一 I Gゥエーハを得る方法も開示した。
通常の抵抗率を有するゥエーハに施される D Z— I G処理としては、 3段熱処 理が一般的に用いられている。 第 1段の 1 1 0 0 °c以上の高温熱処理により ゥェ ーハ表面近傍の過飽和な酸素を外方拡散させ、 第 2段の熱処理として 6 5 0 °C前 後の低温熱処理を行い酸素析出核を形成させ、 第 3段の熱処理として 1 0 0 0 °C 程度の中温熱処理を行い酸素析出物を成長させる.ものである。 このよ うな 3段熱 処理により ゥエーハ内部には酸素析出物領域が形成され、 表側や裏側の表面近傍 には酸素析出物が存在しない D Z層が形成される。
そこで、 本出願人は前述のゥエーハ中の格子間酸素濃度を 8 p p m a以下とす る熱処理としてこれと同様の熱処理を適用してみたところ、 l O O Q ' c m以上 の高抵抗率であって、 表面近傍の結晶欠陥のない D Z層と、 十分に酸素析出物が 析出した酸素析出物層を有する高抵抗率 D Z— I Gゥエーハを得ることができる ことが判った。
このよ うな高抵抗率 D Z— I Gゥエーハは、 十分に移動体通信用の S O I ゥェ ーハの代替となり得るものと考えられた。 ところが、 その後の調查により、 この ような D Z— I Gゥエーハにデパイス製造工程において熱処理が加えられると、 場合によってはゥエーハ表面近傍の抵抗率が極端に低下してしまい、 十分な高抵 抗率が得られないことがあることが判った。 発明の開示
本発明はこのような問題点を解決するためになされたものであり、 デバイス製 造熱処理を行なっても確実に高抵抗率を維持できるシリ コンゥエーハの製造方法 を提供し、 移動体通信用の S O I ゥエーハの代替となり得る高抵抗率 D Z— I G ゥエーハを確実に提供することを目的とする。
上記課題を解決するため、 本発明のゥエーハは、 表面近傍の D Z層とバルタ部 の酸素析出物層とを有するシリ コンゥエーハであって、 前記 D Z層、 前記酸素析 出物層、 および前記 D Z層と前記酸素析出物層との遷移領域の格子間酸素濃度が いずれも 8 p p m a以下であることを特徴とするシリコンゥエーハである。
このよ う に D Z層及ぴ酸秦析出物層に加えて、 D Z層と酸素析出物層との遷移 領域の格子間酸素濃度も S p p m a ( J E I D A ： 日本電子工業振興協会） 以下 であるシリ コンゥエーハは、 格子間酸素のドナー化による抵抗率の低下、 変動の 問題がほぼ完全に除かれているため、 その後熱処理されても確実に高抵抗率を維 持できる D Z— I Gゥエーハとなる。
この場合、 前記 D Z層と前記酸素析出物層との遷移領域幅が 5 μ m以下である ものが好ましい。
このよ う に、 D Z層と酸素析出物層との遷移領域幅が 5 /X m以下と狭いもので あれば、 格子間酸素のドナー化による抵抗率の低下、 変動はより生じにく く、 さ らに確実に高抵抗率を維持できる D Z— I Gゥエーハとなる。
この場合、 前記シリ コンゥエーハの抵抗率が l O O Q ' c m以上であるものと することができる。
本発明のシリ コンゥエーハは通常抵抗率のゥエーハであっても、 デバイス製造 熱処理による酸素ドナーの形成が抑制され、 抵抗率が変動しないという効果を有 するが、 特に抵抗率が 1 0 0 Ω · c m以上の高抵抗率 D Z— I Gゥエーハについ て効果を発揮するものである。
また本発明は、 表面近傍の D Z層とパルク部の酸素析出物層とを有するシリ コ ンゥエーハであって、 前記 D Z層と前記酸素析出物層の格子間酸素濃度が 8 p p m a以下であり、 前記 D Z層と前記酸素析出物層との遷移領域幅が 5 μ m以下で あることを特徴とするシリ コンゥエーハである。
このように、 前記 D Z層と前記酸素析出物層との遷移領域幅が 5 /Z m以下と狭 いものであれば、 たとえ遷移領域で十分析出が起こらず、 この領域で 8 p p m a より大きい格子間酸素濃度を有していたとしても、 全体として発生する酸素ドナ 一はわずかであるため、 酸素ドナーによる抵抗率の低下は問題にならないほど小 さなものとなり、 高抵抗率 D Z— I Gゥエーハとすることができる。
そして本発明は、 本発明のシリ コンゥエーハの表面にェピタキシャル層が形成 されたものであるシリ コンェピタキシャルゥエーハである。
このよ うに本発明のシリ コンゥエーハにェピタキシャル層が形成されたもので あるシリ コンェピタキシャルゥエーハは、 例えば移動体通信用としての S O I ゥ エーハの代替として最適なゥエーハとなる。
また、 本発明の方法はシリ コンゥエーハの製造方法において、 チヨクラルスキ 一法により初期格子間酸素濃度が 1 0〜 2 5 p p m aであるシリコン単結晶棒を 育成して、 該シリ コン単結晶棒をゥエーハに加工し、 該ゥエーハに 9 5 0〜 1 0 5 0 で2〜 5時間の第 1熱処理と、 4 5 0〜 5 5 0でで4〜 1 0時間の第 2熱 処理と、 7 5 0〜 8 5 0 ¾で 2〜 8時間の第 3熱処理と、 9 5 0〜 ： L 1 0 0 °Cで 8〜 2 4時間の第 4熱処理を行なうことを特徴とするシリ コンゥエーハの製造方 法である。
このよ うな熱処理条件で熱処理を行うことによりシリ コンゥエーハを製造すれ ば、 D Z層、 酸素析出層、 及ぴ D Z層と酸素析出物層との遷移領域の格子間酸素 濃度がいずれも 8 p p m a以下であって、 遷移鎮域幅が 5 μ m以下と狭いシリ コ ンゥエーハを製造することができ、 高抵抗率であっても酸素ドナーの影響による 抵抗率の低下、 変動のないゥエーハを得ることができる。
この場合、 前記シリ コン単結晶棒の抵抗率が 1 0 0 Ω · c m以上になるように 育成することができる。
このようにしてシリ コンゥエーハを製造すれば、 抵抗率 1 0 0 Ω · c m以上の 高抵抗率 D Z— I Gゥエーハを確実に製造することができる。 また、 本発明によれば、 本発明のシリ コンゥエーハの製造方法により製造され たシリ コンゥエーハの表面にェピタキシャル層を形成することを特徴とするシリ コンェピタキシャルゥエーハの製造方法も提供される。
このように、 本発明のシリ コンゥエーハの製造方法により製造されたシリ コン ゥエーハにェピタキシャル層を形成してェピタキシャルゥエーハを製造すれば、 例えば移動体通信用の S O I ゥエーハの代替として最適なゥエーハを容易に製造 することができる。
以上説明したように、本発明によれば、デバイス製造熱処理が行われた後でも、 格子間酸素のドナー化による抵抗率の変動を抑制した c Zシリ コンゥエーハが得 られる。 この効果は、 抵抗率が 1 0 0 Ω · c m以上の高抵抗率 C Zゥエーハに極 めて有効であり、 移動体通信用としての S O I ゥエーハの代替として使用するこ とを可能にする。 また、 このゥエーハ表面にェピタキシャル層を形成すれば、 そ の優れた特性により、 前記 S O I ゥエーハの代替として最適なェピタキシャルゥ エーハを得ることができる。 図面の簡単な説明
図 1は、 本発明のシリ コンゥエーハにおける表面からの深さと酸素濃度の絶対 値との関係を示した図である。
図 2は、 従来のシリ コンゥエーハにおける表面からの深さと酸素濃度の絶対値 との関係を示した図である。
図 3は、 本発明のシリ コンゥエーハにおける表面からの深さと熱処理前および 熱処理後の抵抗率との関係を示した図である。
図 4は、 従来のシリ コンゥエーハにおける表面からの深さと熱処理前おょぴ熱 処理後の抵抗率との関係を示した図である。
図 5は、 本発明のシリ コンゥエーハにおける深さ方向の析出物分布を示した模 式図である。
図 6は、 従来のシリコンゥエーハにおける深さ方向の析出物分布を示した模式 図である。 発明を実施するための最良の形態
以下、 本発明につき詳細に説明する。
前述したように本発明者らは、 ベースウェーハに高抵抗率ゥエーハを用いた移 動体通信用としての S O I ゥエーハと同等レベルの性能をバルクゥエーハとして 実現可能な「高抵抗率 D Z— I Gゥエーハ」を得るため、 高抵抗率を有する C Zシ リ コンゥエーハ、 特に 1 0 0 Ω · c m以上のゥエーハに対し、 格子間酸素濃度を 8 p p m a以下とする熱処理として通常行われる 3段熱処理を適用してみた。 その結果、 3段熱処理直後のゥエーハは高抵抗率を維持したまま、 ゥエーハ表 面近傍には D Z層が形成され、 バルタ部には I G層 （酸素析出物領域） が形成さ れており、 目的とする高抵抗率 D Z— I Gゥエーハが得られた。 しかしながら、 このゥエーハにデバイス製造熱処理を仮定した熱処理を加えたところ、 ゥエーハ 表面近傍の抵抗率が極端に低下してしまうことがあることがわかった。
抵抗率低下の原因は、 ゥエーハ中のいずれかの部分に多く存在する格子間酸素 のドナー化によるものと予想された。 そこで、 本発明者らは抵抗率が低下してし まう熱処理後のゥエーハの格子間酸素濃度の深さ方向の分布を 2次イオン質量分 析装置 （S I M S ： Secondary Ion Mass Spectroscopy) により測定し検討し た。 S I M Sによれば、 酸素析出物が形成されている領域では、 酸素析出物と格 子間酸素を同時に測定してしまうため酸素濃度が高く検出されるが、 D Z層のよ うな酸素析出物のない領域では格子間酸素濃度と同等な酸素濃度が検出される。 その結果、 D Z層中の格子間酸素濃度は表面から内部に進むに従って徐々に増加 し、 酸素析出物領域に到達する前の D Z層との遷移領域 （完全な D Z層になって おらず、 酸素析出物が若干存在する領域） では、 格子間酸素濃度が 8 p p m a ( 4 X 1 0 1 7 atoms/ c m 3 ) を越えており、 その領域の近辺が、 デパイス製造熱処 理を仮定した熱処理後に抵抗率が極端に低下している領域と一致していることが わかった。
すなわち、 熱処理によって、 表面近傍の D Z層における格子間酸素は外方拡散 され、 バルク部における格子間酸素は酸素析出物として析出することにより十分 に低濃度となっていたとしても、 その中間の遷移領域では格子間酸素濃度が 3段 熱処理後においても高いために、 酸素ドナー化による抵抗率の低下が生じるもの と考えられる。
そこで、 確実に高抵抗率 D Z— I Gゥエーハを得るためには、 D Z層おょぴ酸 素析出物層のみならず、 その間の遷移領域における格子間酸素濃度も 8 p p m a 以下にすることができれば、 デバイス作製熱処理における熱処理によっても酸素 ドナー化による抵抗率の低下を防止することができることが予想された。
また、 前記遷移領域ができるだけ狭く急峻なプロファイルとすることができれ ば、 遷移領域全体としての格子間酸素量は少ないものとなるため、 酸素ドナー化 による影響も少なくすることができると考えられた。
本発明は、 このようなプロフアイルを得るための熱処理条件を鋭意検討した結 果、 完成したものである。
以下、 本発明につきさらに説明するが、 本発明はこれらに限定ざれるものでは ない。
まず、 公知の C Z法あるいはこの C Z法において融液に磁場を印加してシリコ ン融液の対流を制御して単結晶を引き上げる公知の M C Z法により所望の 1 0 0 Ω - c m以上の高抵抗率を有し、 初期格子間酸素濃度が 1 0 ~ 2 5 r> p ni a とな るシリ コン単結晶棒を引き上げる。 これらの引き上げ方法は、 石英ルツボ中に収 容された多結晶シリ コン原料の融液に種結晶を接触させ、 これを回転させながら ゆっく り と引き上げて所望直径の単結晶棒を育成する方法であるが、 初期格子間 酸素濃度を所望の値にするためには、従来から慣用されている方法によれば良い。 例えば、 ルツボの回転数、 導入ガス流量、 雰囲気圧力、 シリ コン融液の温度分布 および対流、 あるいは印加する磁場強度等のパラメータを適宜に調整することで 所望の酸素濃度の結晶を得ることができる。
こう して得られた C Zシリ コン単結晶棒を通常の方法に従い、 ワイヤーソーぁ るいは内周刃スライサー等の切断装置でスライスした後、 面取り、 ラッピング、 エッチング、 研磨等の工程を経て C Zシリ コン単結晶ゥエー八に加工する。 もち ろんこれらの工程は、 例示列挙したにとどまり、 この他にも洗浄、 熱処理等種々 の工程が有り得るし、 工程順の変更、 一部省略等目的に応じ適宜工程は変更して 使用される。
次にこの C Zシリ コンゥエーハに対して本発明の下記の 4段熱処理を行なう。 (第 1段熱処理） 9 5 0 ~ 1 0 5 0 °C、 2〜 5時間
このよ うに、 第 1段目を従来の 3段熱処理の第 1段熱処理よりも若干低い温度 に設定することにより、 ゥエーハ表面近傍の酸素濃度を十分に低く、 かつ遷移領 域の格子間酸素濃度プロファイルが急峻とすることができることがわかった。 こ れよりも低い温度または短時間熱処理では十分な D Z層が形成されず、 また、 高 い温度または長時間熱処理では遷移領域が急峻になり難い。
(第 2段熱処理） 4 5 0〜 5 5 0 °C、 4〜 1 0時間
このよ うに従来の核形成温度よりも低温化してより低温から析出核を形成する ようにしたことにより、 この後の熱処理によるパルク部の酸素析出は、 初期格子 間酸素濃度が比較的低酸素でも進行しやすくなり、 結果的に残存格子間酸素を低 減することができる。 これよりも低い温度または短時間熱処理では十分な核形成 を行うことができない。
(第 3段熱処理） 7 5 0〜 8 5 0 °C、 2〜 8時間
前段の熱処理で発生した微小な析出核が後の熱処理で消失しないようにするた め、 この温度範囲の熱処理により、 酸素析出核を成長させる目的で行う。 これよ り高温では析出核が再溶解するおそれが高くなり、 これより低温又は短時間では 十分な核成長が達成できない。
(第 4段熱処理） 9 5 0〜 1 1 0 0 °C、 8〜 2 4時間
この熱処理により酸素析出物を成長させることにより、 十分な I G能力が得ら れ、 また、 スリ ップ転位耐性も向上する。 これより高温では前段熱処理で成長し た析出核が再溶解するおそれがあり、 これより低温又は短時間では析出物の成長 が不充分となり、 期待する I G能力が得られにく くなる。
これらの熱処理の熱処理雰囲気としては特に限定されず、 通常用いられる窒素 雰囲気やこれに微量の酸素を混-合した雰囲気、 あるいは酸化性雰囲気などを用い ることができるが、 第 1段熱処理において、 ゥエーハ表面近傍の過飽和な酸素の 外方拡散を活発に行なわせるためには非酸化性雰囲気が好ましい。
このような熱処理を行なうことにより、 D Z層、 酸素析出物層おょぴ遷移領域 の格子間酸素濃度がいずれも 8 p p m a以下の低格子間酸素濃度であり、しかも、 遷移領域幅を 5 μ m以下とすることができる。 そのため、 その領域における格子 間酸素の絶対量を少なくすることができる。 したがって、 デパイス製造プロセス を行なっても残存格子間酸素による ドナー化の影響がほとんどない、 1 0 0 Ω · c m以上の高抵抗率の C Zシリ コンゥエーハを得ることができる。
さらに、 このようなシリ コンゥエーハに所望の条件によりェピタキシャル層を 形成しェピタキシャルゥエーハを作製すれば、 移動体通信用の S O I ゥエーハの 代替として最適なゥエーハとなる。
また、 本発明を通常抵抗率のゥエーハに適用した場合にも、 デバイス製造熱処 理により酸素ドナーの形成が抑制され、 抵抗率が変動しないという効果を有する ことはもちろんである。
なお、 本発明によれば、 遷移領域幅を狭くすることができるので、 たとえこの 部分の格子間酸素濃度が 8 p p m aを越えていたとしても、 全体として存在する 格子間酸素濃度を減少できる結果、 ゥエーハ表面近傍の抵抗を高いものに維持で きる。
以下、 本発明の実施例および比較例を挙げて具体的に説明するが、 本発明はこ れらに限定されるものではない。
(実施例、 比較例）
C Z法により、 直径 1 5 0 mm、 結晶方位 < 1 0 0 >、 p型、 抵抗率 2 0 0 0 〜 8 0 0 0 Ω · c m、 初期格子間酸素濃度 1 8. ；!〜 1 8. 3 p p m a (赤外吸 収法による測定であり、 日本電子工業振興協会 （ J E I DA) の変換係数を使用 した測定値） のシリ コン単結晶を育成し、 これをゥエーハに加工したものを用意 した。 このゥエーハに以下の表 1に示した熱処理を行なった。 ここで比較例にお ける熱処理は、 従来の 3段熱処理 （外方拡散 +析出核形成 +析出物成長） を想定 して行なったものであるが、 酸素析出物を成長させる第 3段の熱処理を 8 0 0 °C と 1 0 0 0 °Cに分割して行い、 実施例の 4段熱処理と比較することにした。 尚、 熱処理雰囲気はいずれも窒素雰囲気とした。 (表 1 )
Figure imgf000013_0001
熱処理後のゥエーハ中の酸素濃度の深さ方向のプロファイルを S I M Sにより 測定した。 測定結果を図 1 (実施例）、 図 2 (比較例） に示した。
次に、 これらのゥエーハに対し、 デバイス製造熱処理を仮定した 1 2 0 0 °C、 1時間 + 4 5 0 °C、 5時間の熱処理を行なった後の抵抗率の深さ方向のプロファ ィルを S R ( Spreading Resistance) 法により測定し、 図 3 (実施例）、 図 4 (比 較例） に示した。 また、 比較として上記熱処理を行なう前の抵抗率の深さ方向の プロファイル （別ゥエーハで測定したもの） を図 3、 図 4に併記した。
さらに、 上記熱処理後のゥエーハを角度研磨した後、 選択エッチングをするこ とにより深さ方向の析出物 （エッチピッ ト） の分布を観察した結果の模式図を図 5 (実施例）、 図 6 (比較例） に記載した。
図 1〜図 6の結果より、 以下のことがわかる。
図 1、 図 2の縦軸は、 S I M S測定による酸素濃度の絶対値を示している。 両 プロファイル共、表面からある深さに達すると測定値が大きくばらついているが、 これはそこから酸素析出物層が形成されていることを示している。 従って、 その 酸素析出物層よりも浅い領域は D Z層および遷移領域であるが、 図 5、 図 6の結 果と対比することにより、 図 1においては表面から約 8 μ mが D Z層であり、 表 面から深さ約 8 〜 1 1 μ m程度の領域が遷移領域であり、 図 2においては、 表面 から約 2 0 μ mが D Z層であり、 表面から深さ約 2 0 〜 3 0 /x m程度の領域が遷 移領域であることがわかる。
一方、 図 3、 図 4における各ゥエーハの深さ方向の抵抗率分布をみると、 図 3 においては熱処理の前後おょぴ深さ位置にかかわらず、 1 Ο 0 0 Ω · c m以上の 高抵抗率を有しているのに対し、 図 4における熱処理後のゥエーハに関しては、 ゥエーハ表面から 2 0 〜 4 0 μ m程度の深さの領域において、 抵抗率が極端に低 下していることがわかる。 図 4において抵抗率が低下している部分は、 図 2、 図 6の遷移領域に重複する 部分である。 この遷移領域の格子間酸素濃度 （遷移領域内の平均値） を赤外吸収 法により確認したところ、 8 p p m a ( 4 X 1 0 1 7 atoms/ c m 3 ) を超えてい る部分であることが判った。 このことから、 この部分でドナー化した格子間酸素 の量が多く、 また遷移領域の幅も厚いので p型が n型に反転した上、 さらに抵抗 率が低下したものと考えられる。 尚、 赤外吸収法による遷移領域の格子間酸素濃 度の測定は、 D Z層を研磨により除去した面を F Zゥエーハと結合した後、 酸素 析出物層を除去して得られる結合ゥエーハを用いて測定する等の方法を用いるこ とにより行うことができる。
一方、 図 1の実施例のゥエーハにおいては、 D Z層の格子間酸素濃度が 8 p p m a以下であることについては図 1 より明らかであるが、 酸素析出物層および遷 移領域の格子間酸素 （残存格子間酸素） についても 8 p p m a以下であることを 赤外吸収法により確認した。 したがって、 図 1の実施例のゥエーハにおいては、 D Z層、 酸素析出物層、 および遷移領域のいずれもが格子間酸素濃度 8 p p m a 以下となっていた。 さらに遷移領域幅が 5 /Z m以下と狭いために、 酸素ドナーの 影響は少なく、 そのため抵抗率低下は生じなかったものと考えられる。
また、 実施例と同一条件で作製された高抵抗率 D Z— I Gゥエーハに、 1 1 2 5 °Cで 3 πιのェピタキシャル層を形成した。 D Z層上にェピタキシャル成長し たことから、 ェピタキシャル層に結晶欠陥は全く観察されず、 極めて高品質のェ ピタキシャルゥエーハが得られた。 なお、 本発明は、 上記実施形態に限定されるものではない。 上記実施形態は、 例示であり、 本発明の特許請求の範囲に記載された技術的思想と実質的に同一な 構成を有し、 同様な作用効果を奏するものは、 いかなるものであっても本発明の 技術的範囲に包含される。
例えば、 上記実施形態では、 1 0 0 Ω . c m以上の高抵抗率 D Z— I Gシリ コ ンゥエーハを製造する場合を中心に説明したが、 本発明はこれに限定されるもの ではなく、 これより低抵抗率の D Z— I Gゥエーハについて適用しても、 デバイ ス作製熱処理等により抵抗率の変動が生じない利点があり、 本発明の範囲に含ま れる。

Claims

請 求 の 範 囲
1. 表面近傍の D Z層とパルク部の酸素析出物層とを有するシリコンゥェ一ハで あって、 前記 D Z層、 前記酸素析出物層、 および前記 D Z層と前記酸素析出物層 との遷移領域の格子間酸素濃度がいずれも 8 p p m a以下であることを特徴とす るシリ コンゥエーハ。
2. 前記 D Z層と前記酸素析出物層との遷移領域幅が 5 / m以下であることを特 徴とする請求項 1に記載したシリ コンゥエーハ。
3. 前記シリコンゥエーハの抵抗率が 1 0 0 Ω · c m以上であることを特徴とす る請求項 1または請求項 2に記載したシリ コンゥエーハ。
4. 表面近傍の D Z層とバルタ部の酸素析出物層とを有するシリコンゥエーハで あって、 前記 D Z層と前記酸素析出物層の格子間酸素濃度が 8 p p m a以下であ り、 前記 D Z層と前記酸素析出物層との遷移領域幅が 5 μ m以下であることを特 徴とするシリ コンゥエーハ。
5. 請求項 1ないし請求項 4のいずれか 1項に記載のシリ コンゥエーハの表面に ェピタキシャル層が形成されたものであることを特徴とするシ リ コ ンェピタキシ ヤノレゥエーノヽ。
6. シリ コンゥエーハの製造方法において、 チヨクラルスキー法により初期格子 間酸素濃度が 1 0〜 2 5 p p in aであるシリ コン単結晶棒を育成して、 該シリ コ ン単結晶棒をゥエーハに加工し、 該ゥエーハに 9 5 0〜 1 0 5 0 で 2〜 5時間 の第 1熱処理と、 4 50〜 5 5 0 °Cで 4〜 ； L 0時間の第 2熱処理と、
7 50〜 8
5 0°Cで 2〜 8時間の第 3熱処理と、 9 5 0〜 1 1 0 0°( で 8〜 2 4時間の第 4 熱処理を行なうことを特徴とするシリ コンゥエーハの製造方法。 7 · 前記シリ コン単結晶棒の抵抗率が 1 0 0 Ω · c m以上になるように育成する ことを特徴とする請求項 6に記載されたシリ コンゥエーハの製造方法。
8 . 請求項 6または請求項 7に記載されたシリ コンゥエーハの製造方法により製 造されたシリ コンゥエーハの表面にェピタキシャル層を形成することを特徴とす るシリ コンェピタキシャルゥエーハの製造方法。 .
PCT/JP2001/008006 2000-09-20 2001-09-14 Tranche de silicium, tranche epitaxiale de silicium et procedes de fabrication WO2002025717A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/380,975 US6858094B2 (en) 2000-09-20 2001-09-14 Silicon wafer and silicon epitaxial wafer and production methods therefor
KR1020037003661A KR100841062B1 (ko) 2000-09-20 2001-09-14 실리콘 웨이퍼와 실리콘 에피택셜 웨이퍼 및 이들의 제조방법
EP01965659A EP1326270B1 (en) 2000-09-20 2001-09-14 Method of manufacturing asilicon wafer and a silicon epitaxial wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-286054 2000-09-20
JP2000286054A JP4605876B2 (ja) 2000-09-20 2000-09-20 シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法

Publications (1)

Publication Number Publication Date
WO2002025717A1 true WO2002025717A1 (fr) 2002-03-28

Family

ID=18770027

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/008006 WO2002025717A1 (fr) 2000-09-20 2001-09-14 Tranche de silicium, tranche epitaxiale de silicium et procedes de fabrication

Country Status (6)

Country Link
US (1) US6858094B2 (ja)
EP (1) EP1326270B1 (ja)
JP (1) JP4605876B2 (ja)
KR (1) KR100841062B1 (ja)
TW (1) TW526297B (ja)
WO (1) WO2002025717A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003092065A1 (fr) * 2002-04-26 2003-11-06 Sumitomo Mitsubishi Silicon Corporation Tranche de silicium a haute resistance et son procede de production
JP2007235153A (ja) * 2002-04-26 2007-09-13 Sumco Corp 高抵抗シリコンウエーハ及びその製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522879A (ja) * 2002-04-10 2005-07-28 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法
EP1879224A3 (en) * 2002-04-10 2008-10-29 MEMC Electronic Materials, Inc. Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
KR100685161B1 (ko) * 2002-07-17 2007-02-22 가부시키가이샤 섬코 고저항 실리콘 웨이퍼 및 이의 제조방법
KR100636129B1 (ko) 2002-12-16 2006-10-19 삼성전자주식회사 멀티 앵글을 지원하는 데이터 구조로 기록된 정보저장매체및 그 장치
US7112509B2 (en) * 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate
EP1677344B1 (en) * 2003-10-21 2013-11-06 SUMCO Corporation Process for producing high resistivity silicon wafer, and process for producing epitaxial wafer and soi wafer
US7331386B2 (en) * 2004-12-20 2008-02-19 Schlumberger Technology Corporation Anchor arm for seismic logging tool
DE102005045337B4 (de) * 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045338B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
EP2058846B1 (de) * 2006-01-20 2011-08-31 Infineon Technologies Austria AG Verfahren zur Herstellung einer n-dotierten Zone in einem Halbleiterwafer und Halbleiterbauelement
JP5103745B2 (ja) 2006-01-31 2012-12-19 株式会社Ｓｕｍｃｏ 高周波ダイオードおよびその製造方法
JP5076326B2 (ja) 2006-01-31 2012-11-21 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP2007235166A (ja) * 2007-05-02 2007-09-13 Sumco Corp ｐ型シリコンウェーハ
FR2929755B1 (fr) * 2008-04-03 2011-04-22 Commissariat Energie Atomique Procede de traitement d'un substrat semi-conducteur par activation thermique d'elements legers
KR20100036155A (ko) * 2008-09-29 2010-04-07 매그나칩 반도체 유한회사 실리콘 웨이퍼 및 그의 제조방법
US8263484B2 (en) 2009-03-03 2012-09-11 Sumco Corporation High resistivity silicon wafer and method for manufacturing the same
DE102009033633A1 (de) * 2009-07-17 2011-01-20 Schaeffler Technologies Gmbh & Co. Kg Generator-Antriebssystem für eine Brennkraftmaschine
JP4685953B2 (ja) * 2009-07-17 2011-05-18 Ｄｏｗａエレクトロニクス株式会社 横方向を電流導通方向とする電子デバイス用エピタキシャル基板およびその製造方法
FR2954001B1 (fr) * 2009-12-10 2012-10-12 Commissariat Energie Atomique Procede de traitement d'un substrat en silicium pour la fabrication de cellules photovoltaiques, et procede de fabrication de cellules photovoltaiques
JP2011138955A (ja) * 2009-12-28 2011-07-14 Siltronic Japan Corp シリコンウェハ及びシリコンウェハの製造方法
WO2014078847A1 (en) 2012-11-19 2014-05-22 Sunedison, Inc. Production of high precipitate density wafers by activation of inactive oxygen precipitate nuclei by heat treatment
JP6704781B2 (ja) 2016-04-27 2020-06-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP6645408B2 (ja) * 2016-12-09 2020-02-14 信越半導体株式会社 シリコン単結晶製造方法及びシリコン単結晶ウェーハ
JP6881387B2 (ja) * 2018-04-26 2021-06-02 信越半導体株式会社 Ｄｚ層の測定方法
GB2574879B (en) * 2018-06-22 2022-12-28 X Fab Semiconductor Foundries Gmbh Substrates for III-nitride epitaxy
US20220325438A1 (en) * 2019-08-09 2022-10-13 Leading Edge Equipment Technologies, Inc. Wafer with regions of low oxygen concentration

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856344A (ja) * 1981-09-29 1983-04-04 Fujitsu Ltd 半導体装置の製造方法
JPS62202528A (ja) * 1986-03-03 1987-09-07 Toshiba Corp 半導体基板の製造方法
JPS6390141A (ja) * 1986-10-02 1988-04-21 Sony Corp 半導体基板の製法
EP0390672A2 (en) * 1989-03-31 1990-10-03 Shin-Etsu Handotai Company Limited Method for heat process of silicon
JPH03185831A (ja) * 1989-12-15 1991-08-13 Komatsu Denshi Kinzoku Kk 半導体装置の製造方法
JPH0469937A (ja) * 1990-07-10 1992-03-05 Sumitomo Metal Ind Ltd 半導体基板及びその製造方法
JPH0558788A (ja) * 1991-08-30 1993-03-09 Shin Etsu Chem Co Ltd 高抵抗シリコンウエハ−の製造方法
JPH05102167A (ja) * 1991-10-07 1993-04-23 Shin Etsu Handotai Co Ltd シリコンの熱処理方法
US5502331A (en) * 1993-02-23 1996-03-26 Kabushiki Kaisha Toshiba Semiconductor substrate containing bulk micro-defect
US5961713A (en) * 1995-01-31 1999-10-05 Seh America, Inc. Method for manufacturing a wafer having a microdefect-free layer of a precisely predetermined depth

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0502471A3 (en) * 1991-03-05 1995-10-11 Fujitsu Ltd Intrinsic gettering of a silicon substrate
JPH06310517A (ja) * 1993-02-23 1994-11-04 Toshiba Corp 半導体基板及びその製造方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
WO1998025299A1 (fr) * 1996-12-03 1998-06-11 Sumitomo Metal Industries., Ltd. Procede de fabrication d'une tranche epitaxiee semi-conductrice de silicium et d'un dispositif semi-conducteur
EP0898298B1 (en) * 1997-07-15 2007-09-12 STMicroelectronics S.r.l. Determination of the thickness of a denuded zone in a silicon wafer
EP2037009B1 (en) 1999-03-16 2013-07-31 Shin-Etsu Handotai Co., Ltd. Method for producing a bonded SOI wafer

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856344A (ja) * 1981-09-29 1983-04-04 Fujitsu Ltd 半導体装置の製造方法
JPS62202528A (ja) * 1986-03-03 1987-09-07 Toshiba Corp 半導体基板の製造方法
JPS6390141A (ja) * 1986-10-02 1988-04-21 Sony Corp 半導体基板の製法
EP0390672A2 (en) * 1989-03-31 1990-10-03 Shin-Etsu Handotai Company Limited Method for heat process of silicon
JPH03185831A (ja) * 1989-12-15 1991-08-13 Komatsu Denshi Kinzoku Kk 半導体装置の製造方法
JPH0469937A (ja) * 1990-07-10 1992-03-05 Sumitomo Metal Ind Ltd 半導体基板及びその製造方法
JPH0558788A (ja) * 1991-08-30 1993-03-09 Shin Etsu Chem Co Ltd 高抵抗シリコンウエハ−の製造方法
JPH05102167A (ja) * 1991-10-07 1993-04-23 Shin Etsu Handotai Co Ltd シリコンの熱処理方法
US5502331A (en) * 1993-02-23 1996-03-26 Kabushiki Kaisha Toshiba Semiconductor substrate containing bulk micro-defect
US5961713A (en) * 1995-01-31 1999-10-05 Seh America, Inc. Method for manufacturing a wafer having a microdefect-free layer of a precisely predetermined depth

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003092065A1 (fr) * 2002-04-26 2003-11-06 Sumitomo Mitsubishi Silicon Corporation Tranche de silicium a haute resistance et son procede de production
JP2007235153A (ja) * 2002-04-26 2007-09-13 Sumco Corp 高抵抗シリコンウエーハ及びその製造方法
US7397110B2 (en) 2002-04-26 2008-07-08 Sumitomo Mitsubishi Silicon Corporation High resistance silicon wafer and its manufacturing method

Also Published As

Publication number Publication date
TW526297B (en) 2003-04-01
KR20030066617A (ko) 2003-08-09
EP1326270B1 (en) 2011-12-14
EP1326270A4 (en) 2007-07-18
US6858094B2 (en) 2005-02-22
JP2002100631A (ja) 2002-04-05
US20040005777A1 (en) 2004-01-08
EP1326270A1 (en) 2003-07-09
KR100841062B1 (ko) 2008-06-25
JP4605876B2 (ja) 2011-01-05

Similar Documents

Publication Publication Date Title
JP4605876B2 (ja) シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
US7147711B2 (en) Method of producing silicon wafer and silicon wafer
US7704318B2 (en) Silicon wafer, SOI substrate, method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing SOI substrate
KR100581047B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
WO2001017024A1 (fr) Procede de fabrication d&#39;une tranche du type silicium sur isolant collee et tranche du type silicium sur isolant collee
KR20010031575A (ko) 실리콘 단결정 웨이퍼, 에피택셜 실리콘 웨이퍼와 그제조방법
JP5103745B2 (ja) 高周波ダイオードおよびその製造方法
JP2007207875A (ja) シリコンウェーハおよびその製造方法
KR100741540B1 (ko) 에피텍셜 성장용 실리콘 웨이퍼와 에피텍셜 웨이퍼, 및 그제조방법
CN110603350B (zh) 外延硅晶片的制造方法及外延硅晶片
JP4615161B2 (ja) エピタキシャルウエーハの製造方法
JP3771737B2 (ja) シリコン単結晶ウエーハの製造方法
WO2002049091A1 (fr) Procede de fabrication d&#39;une tranche de recuit et tranche obtenue
JP3618254B2 (ja) Ｓｏｉ基板の製造方法
JPH10223641A (ja) 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
JP2003068744A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JP3861524B2 (ja) シリコンウエーハ及びその製造方法
JP2002076005A (ja) シリコン単結晶ウエハ
JP2005064405A (ja) シリコンウェーハの製造方法及びシリコンウェーハ

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020037003661

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10380975

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2001965659

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2001965659

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020037003661

Country of ref document: KR