WO2001067118A1

WO2001067118A1 - Circuit detecteur d'impedance, detecteur d'impedance et procede de detection d'impedance

Info

Publication number: WO2001067118A1
Application number: PCT/JP2001/001751
Authority: WO
Inventors: Masami Yakabe; Toshiyuki Matsumoto; Yoshihiro Hirota; Koichi Nakano
Original assignee: Sumitomo Metal Industries, Ltd.; Hokuto Electronics, Inc.
Priority date: 2000-03-07
Filing date: 2001-03-07
Publication date: 2001-09-13
Also published as: KR100508070B1; US20020171454A1; EP1219967B1; DK1219967T3; KR20020019909A; EP1219967A4; ATE368231T1; CN1364235A; CN1250976C; DE60129529T2; DE60129529D1; US6756790B2; TW546480B; AU4104301A; EP1219967A1

Description

明細書

インピーダンス検出回路、インピーダンス検出装置、及びインピーダンス検出方法

背景技術

この発明は、容量センサのようなインピーダンス素子が有するイシピーダンスを検出する為に有用なインピーダンス検出回路、インピーダンス検出装置、及びインピーダンス検出方法に関する。

インピーダンス検出回路の従来例として、特開平 9一 2 8 0 8 0 6号公報記載のものが挙げられる。図 1 5は、この従来のインピーダンス検出回路を示す回路図である。この検出回路では、電極 5 4、 5 5で形成される容量センサ 5 1力信号線 5 7を介して演算増幅器 5 9の反転入力端子に接続されている。そしてこの演算増幅器 5 9の出力端子と前記反転入力端子との間にコンデンサ 6 0が接続され、更に、非反転入力端子に交流電圧 V a cが印加されている。また容量センサ 5 1が接続された前記信号線 5 7は、シールド線 5 6によつて被覆され、電気的に遮蔽されている。そしてこのシールド線 5 6は、演算増幅器 5 9の非反転入力端子に接続されている。出力電圧 V dは、前記演算増幅器 5 9の出力端子からトランス 6 1を介して取り出される。 .

発明の開示

本発明のインピーダンス検出回路では、ボルテージフォロヮと第 1演算増幅器とを含み、前記ボルテージフォロワの入力端子にその一端が接続され他端にインピーダンス素子を接続できる信号線と、前記信号線の少なくとも一部を電気的に遮蔽するシールドと、このシールドにシールド電圧を印加するシールド電圧印加装置と、第 1演算増幅器の出力端子と前記信号線との間に設けられた第 1インピ一ダンスと、第 1演算増幅器の出力端子に接続された信号出力端子とを少なくとも含んでいる。

また、本発明のインピーダンス検出回路では、 .第 1演算増幅器と、両入力端子がイマジナリ 'ショートの状態にある第 2演算増幅器と、第 2演算増幅器の一方の入力端子にその一端が接続され他端にインピーダンス素子を接続できる信号

差眷ぇ闬紙（規則 26) 線と、前記信号線の少なくとも一部を電気的に遮蔽するシールドと、第 1演算増幅器の出力端子と前記信号線との間に設けられた第 1インピーダンスと、第 1演算増幅器の出力端子に接続された信号出力端子とを少なくとも含んでいる。更に、本発明のインピーダンス検出装置では、前記のインピーダンス検出回路と、前記信号線に外部からインピーダンス素子を接続できる端子とを少なくとも含んでいる。この際、本インピーダンス検出回路を実装した基板の少なくとも一部を電気的に遮蔽するシールドとを更に設け、このシールドに前記シールド電圧を印加してもよい。

本発明のインピーダンス検出方法では、ボルテージフォロワの一方の入力端子を信号線に接続し且つ電流の出入が無い状態とし、前記ボルテージフォロワの出力電圧に基づくシールド電圧を前記信号線の少なくとも一部のシールドに印加し

、前記信号線に接続された第 1インピーダンスに流れる電流によってインピーダンス素子のインピーダンスを検出する方法を含む。

また、本発明のインピーダンス検出方法は、第 2の演算増幅器の両入力端子をイマジナリ 'ショートにし、一方の入力端子を信号線に接続し且つ電流の出入が無い状態とし、他方の入力端子を前記信号線の少なくとも一部のシールドに接続し、インピーダンス素子にかかる電圧を前記信号線に接続される第 1インピーダンスと第 1演算増幅器とによって増幅することによって、インピーダンス素子のインピーダンスを検出する方法を含む。図面の簡単な説明

図 1は、この発明の一実施形態としてのインピーダンス検出回路のコア部の一例を示す回路図である。

図 2は、この発明の一実施形態としてのインピーダンス検出回路のコア部の一例を示す回路図である。

図 3は、この発明の一実施形態としてのインピーダンス検出回路の一例を示す回路図である。

図 4は、この発明の一実施形態としてのインピーダンス検出回路の一部分の一例を示す回路図である。

図 5は、この発明の一実施形態としてのインピーダンス検出回路の一部分の一例を示す回路図である。

図 6は、この発明の一実施形態としてのインピーダンス検出回路の一部分の一例を示す回路図である。

図 7は、例えば図 1、図 2又は図 6に設けられた振幅位相補償デバイスの回路の一例を示す回路図である。

図 8は、例えば図 1、図 2又は図 3に設けられたボルテージフォロワ又は第 2 演算増幅器の入力側の一例を示す回路図である。

図 9は、例えば図 1、図 2又は図 3に設けられた信号線の端部の一例を示す回路図である。

図 1 0は、この発明の一実施形態のインピーダンス検出装置の一例を示す模式透過斜視図である。

図 1 1は、信号線の端部の他の例のうちの一つを示す回路図である。

図 1 2は、この発明の一実施形態としてのインピーダンス検出回路のコア部の一例を示す回路図である。

図 1 3は、この発明の一実施形態としてのインピーダンス検出回路のコア部の一例を示す回路図である。

図 1 4は、この発明の一実施形態としてのインピーダンス検出回路のコア部の一例を示す回路図である。

図 1 5は、従来のインピーダンス検出回路の例を示す回路図である。詳細な説明

発明者らによる上記従来例に近い関連する試験において、センサ 5 1の容量を小さくすると（例えば 1 0— ^{1 5} Fのオーダー）、期待されたような正確な出力電圧 V dが得られず、誤差が大きくなるという現象が生じた。'そこで発明者らは、この現象について検討を重ねた。そしてその結果、次のような知見を得るに至つた。上記従来例における演算増幅器 5 9は、イマジナリー 'ショートの状態にあり、その入力端子に交流電圧 V a cが、印加される。ところが、特に、演算増幅器 5 9の非反転入力端子電圧が、高周波の交流電圧 V a cによって変動させられる時、演算増幅器 5 9の内部のトラッキングエラー等により、反転入力端子と非反転入力端子の電圧の間に微妙な位相 ·振幅のズレを生ずる事が、分かった。そしてこのズレ等により、演算増幅器 5 9の出力電圧に前記交流電圧 V a cの高調波が重畳されるという現象が生じ、これらが、前記誤差の要因の一つになることも分かった。更に、一つの演算増幅器 5 9が、イマジナリ 'ショートとゲインの 2 つの機能を持っため、高周波動作時には揺らぎが生じること等が分かった。

それらの結果から、上記従来例のように、演算増幅器 5 9のイマジナリ ·ショ一トを利用して信号線 5 7とシールド線 5 6とを同電位にするだけでは、容量センサ 5 1の容量が非常に小さいとき、無視できない浮遊容量が信号線 5 7とシールド線 5 6との間に存在するので、この浮遊容量の影響によって、前記出力電圧 V dに誤差が生じてしまうことが分かった。

一方、近年のセンサ製造技術の向上に伴い、上記のように例えば 1 0— ^{1 5} Fのオーダーという微小インピーダンスを持ったり、そのオーダーの変化を検出しうるセンサが登場しつつある。このようなセンサを用いれば、従来困難であった微小な物理現象の監視が容易となる。そこで、このようなセンサが有するような微少なィンピ一ダンスや微少ィンピーダンス変化を正確に検出できる回路及び装置の必要性が高まっている。

この発明は、こうした必要性と、上記の問題を改良するためになされたものであり、微小なインピーダンス又は微少なィンピーダンスの変化を正確に検出するために有用なインピーダンス検出回路、インピーダンス検出装置、及びインピーダンス検出方法を提供することにある。

本インピーダンス検出回路の一例では、ボルテージフォロワと第 1演算増幅器とを含み、前記ボルテージフォロワの人力端子にその一端が接続され他端にィンピーダンス素子を接続可能な信号線と、前記信号線の少なくとも一部を電気的に遮蔽するシールドと、このシールドにシールド電圧を印加するシールド電圧印加装置と、第 1演算増幅器の出力端子と前記信号線との間に設けられた第 1インピ一ダンスと、第 1演算増幅器の出力端子に接続された信号出力端子とを少なくとも含んでいる。

また、本インピーダンス検出回路の一例では、第 1演算増幅器と、両入力端子がイマジナリ ' ショートの状態にある第 2演算増幅器と、第 2演算増幅器の一方の入力端子にその一端が接続され他端にインピーダンス素子を接続可能な信号線と、前記信号線の少なくとも一部を電気的に遮蔽するシールドと、第 1演算增幅器の出力端子と前記信号線との間に設けられた第 1インピーダンスと、第 1演算増幅器の出力端子に接続された信号出力端子とを少なくとも含んでいる。なおこのシールドには、シールド電圧印加装置が接続されてもよい。

これらの本例は、前記シールド電圧印加装置が位相振幅補償デバイスを含んでもよく、第 1演算増幅器の一方の入力端子が、所定の第 1電圧に接続されていてあよい。

更に、本インピーダンス検出回路の一例では、前記信号出力端子の出力電圧から前記ボルテージフォロヮ又は第 2演算増幅器の出力電圧を除去するキャンセル装置を設けてもよい。ここで、このキャンセル装置の例として、それが、これら 2つの出力電圧のうち一方の電圧を第 3演算増幅器を用いて反転させる反転増幅デパイスと、他方の電圧と前記反転増幅デバィスの出力電圧とを加算する加算デバイスとを含んでも良い。また、このキャンセル装置の例として、それが、これら 2つの出力電圧のうち一方の電圧を反転させる反転増幅デバイスと、他方の電圧と前記反転増幅デバイスの出力電圧とを第 4演算増幅器を用いて加算する加算デバイスとを含んでもよい。この様に、反転増幅デバイスと加算デバイスとを置き換えることは可能である。そして、これら第 3演算増幅器そしてまたは第 4 演算増幅器は、一方の入力端子が所定の第 1電圧に接続されていてもよい。加えて、前記反転増幅デバイスは、位相振幅補償装置を備えてもよい。

本インピーダンス検出回路の一例では、キャンセル装置は、前記 2つの出力電圧を入力端子にもつ減算器を含む構成としてもよいし、更にこの減算器が第 5演算増幅器を含み、第 5演算増幅器の一方の入力端子が所定の第 1電圧に接続されるようにしてもよい。また加えて、減算器の入力端子に位相振幅補償装置を接続これらの本インピーダンス検出回路の一例では、前記信号線に接続されたインピ一ダンス素子に、具体的には反信号線側に、直流バイアスとノ又は交流バイァ本インピーダンス検出回路の一例は、更に少なくとも一つの端子を持つ一次側接続端子と少なくとも二つの端子を持つ二次側接続端子とを備えた切替デバイスを含んでもよい。この切替デバイスの一例では、一次側接続端子は少なくともィンピーダンス素子に接続され、二次側接続端子は少なくとも信号線とシールドとに接続され、一次側接続端子の接続先が、二次側接続端子の間で変化する。そして、この二次側接続端子では、一つの端子の電圧に対して所定の関係にある電圧が、他の端子に印加されてもよい。ここでは、切替接続可能な他のデバイスを、さらに設けることが排除されているものでないのは勿論であり、前記切替デバィスが複数備えられてもよい。

本インピーダンス検出回路の一例は、一方で、第 1インピーダンスが、複数の抵抗を持ち、前記複数の抵抗の内、少なくとも一つが選択可能な一つ又は複数の選択デバイスを含んでも良い。この選択デバイスは、前記の切替デバイスに類似した構成で出来ている。それらは、第 1インピーダンスと信号線との間、あるいは第 1ィンピーダンスと信号出力端子との間のいずれにか若しくは両方に備えてもよい。なお、両方に備えた方が、選択されていないインピーダンスの影響を小さくできる。

これら本例における切替デバイス又は選択デバイスは、それらを複数有するマルチプレクサで作られていても良い。また、これらの例のインピーダンス検出回路の増幅特性を決めるインピーダンス部分のインピーダンス値を変更する為の変更装置として、これらの切替デバイス又は選択デバイス等が用いられても良い。これらの本例のインピーダンス素子が抵抗成分であるときは、第 1インピーダンスが抵抗であり、インピーダンス素子が容量性分であるときは、第 1インピーダンスは容量である方が、信号の位相や振幅を調整しやすく、好ましい。本インピーダンス検出装置の一例では、本インピーダンス検出回路の例と、前記信号線に外部からインピーダンス素子を接続できる端子とを少なくとも含んでいる。この際、これらのインピーダンス検出回路の例を実装した基板の少なくとも一部を電気的に遮蔽するシールドを設け、更にこのシールドに前記したシールド電圧を印加してもよい。またこのインピーダンス検出装置の一例では、前記シールドを外部に接続できる端子や、インピーダンス素子にバイアスを外部から重畳できるように、バイアス端子に接続されるバイアス入力端子を含んでもよい。これら端子は、測定の精度を保持したまま、実際に使用する際の利便性を極めて高めることができる。

本インピーダンス検出方法の一例では、ボルテージフォロワの一方の入力端子を信号線に接続し且つ電流の出入が無い状態とし、前記ボルテージフォロワの出力電圧に基づくシールド電圧を前記信号線の少なくとも一部のシールドに印加し、前記信号線に接続された第 1インピーダンスに流れる電流によってインビーダンス素子のインピーダンスを検出する方法を少なくとも含む。

また、本インピーダンス検出方法の一例では、第 2の演算増幅器の両入力端子をイマジナリ 'ショートにし、一方の入力端子を信号線に接続し且つ電流の出入が無い状態とし、他方の入力端子を前記信号線の少なくとも一部のシールドに接続し、前記信号線に接続された第 1インピーダンスに流れる電流によってインピ一ダンス素子のインピーダンスを検出する方法を少なくとも含む。このとき、より好ましくは、前記シールドにシールド電圧が印加される。

これら本インピーダンス検出方法の例では、さらに前記シールド電圧が、位相振幅補償されてシールドに印加されてもよい。

更に、前記ボルテージフォロワの出力又は第 2演算増幅器の出力を前記ィンピ一ダンス素子の検出信号から差し引くようにしてもよレ、。

加えて、前記信号線に接続されたインピーダンス素子に少なくとも直流バイァス又は交流バイアスの少なくともいずれかを印加してもよい。

これらの本インピーダンス検出方法の例では、前記インピーダンス素子の接続先を前記信号線から前記シールドへ切り替えて初期設定を行うことができる。同様に、第 1ィンピーダンスの値を変えて第 1インピーダンスにかかる電位差を変化させゲインを変える事もできる。 - 記載しているこれら本例において、「インピーダンス素子」は、部品としての素子のほか、信号線の端部に測定電極を設け、この測定電極と測定対象との間に形成されたインピーダンス等も含む。

また記載しているこれら本例に於いて、「所定の第 1電圧」は、予め定められた電圧、又は一定の電圧とも言うことができ、インピーダンス検出中又はゼロ点調整等の間、既知の電圧に維持されていることを指す。もちろん接地又はアース等への接続も含み、このような場合は零ボルトの一定電圧に保たれるということと等価である。

更に記載しているこれら本例に於いて、「所定の関係」とは、予め定められた関係又は既知の関係のことである。一例としては、 2つの端子の間の電圧の位相と振幅の一方又は双方が、一定の割合 ·漸次的 ·ランダムに変化するような関係又は一定であるような関係をいい、回路全般の状況、接続する素子あるいは周辺の環境等に依存している。

上に記載してきた本インピーダンス検出回路、インピーダンス検出装置、又はィンピ一ダンス検出方法のこれらの例では、ボルテージフォロワ又は第 2演算増幅器によってシールドと信号線との電位を同電位とし、第 1演算増幅器によって信号の電圧増幅を行うようにしたことにより、インピーダンス検出回路内で、電圧増幅部分と、シールド ·信号線間の電位を同電位とする部分とに分けることができる。これらにより、信号出力電圧に入力される交流電圧の高調波が重畳されたり演算増幅器の内部のトラッキングエラー等による、反転入力端子と非反転入力端子との間での電圧のわずかな位相と振幅のズレを殆ど無くすことが出来る。その結果として、非常に微少または高精度なインピーダンスを測定する際の、シ一ルドなどによる寄生容量の影響を最小限にすることができる。こうしてインピ一ダンス素子を流れる電流に正確に比例した信号を得ることが可能となる。またこれらの本例では、演算増幅器の一方の入力端子を所定の第 1電圧に接続することにより、各演算増幅器の動作が安定する。従って、それは、信号線とシールドとの間の浮遊容量をコントロールしながら、ィンピーダンス素子に流れる電流に応じて演算増幅器の出力端子に現れる電圧の高調波成分を、さらに抑制することができる。

これらの本例では、シールドに位相振幅補償した電圧を印加することにより、高周波の入力信号でも、信号線とシールドとの間の電位差を、所望の値となるよう正確にコントロールすることができる。例えば、信号線とシールドとの間の電位差をほぼゼロにすることが出来て、それにより、これらの間の浮遊容量をほぼ無くすことができる。なお、低周波の場合では、位相振幅補償を用いなくとも許容誤差範囲になる場合もあるので、その時は、これを使用せずとも良い。

これらの本例では、切替デバイスを用いる事により、リセットや初期設定等を、ィンピーダンス素子を接続しながら又は切り離してのいずれでも正確に行うことができる。これらにより、インピーダンス素子と信号線との間の電位差を所定の関係に維持することができる。例えば、この電位差をほぼゼロにすると、両者間の浮遊容量をほぼ無くすことが可能となり、更に精度向上を図ることができる。これは、マルチプレクサでも同様である。

また、選択デバイスを用いれば、第 1インピーダンスの値を変えられる。よつて第 1ィンピーダンスに掛かる電位差を変えることができ、そのゲインを測定精度を維持したまま変化させることができる。

これら本インピーダンス検出回路、装置、方法では、前記した切替デバイス又は選択デバイスを用いることにより、選択されたインピーダンスと、選択されていないインピーダンスとの間の電位差を所定の関係に維持しながら、本回路の增幅特性やゲインを変更することができる。従って検出対象や測定状況に応じて測定レンジ切替を行う場合でも、その値を正確に変化させて高精度な検出を行うことが可能となる

本インピーダンス検出装置では、外部のインピーダンス素子との接続を、測定信号が伝わる接続線との間の電位差が正確に制御されたシールドで遮蔽することが可能となる。例えばシールドの電位を接続線の電位と等しいものとすると、両者間の浮遊容量をほぼ無くすことが可能となる。更に、この本インピーダンス検出装置では、本インピーダンス検出回路を実装した基板自体をシールドで電気的に遮蔽しているので、信号線とシールドとの間の電位差を正確にコント口ールすることができる。例えば、この電位差をほぼゼロにすると、信号線と基板外部との間の浮遊容量をほぼ無くすことができ、微少なインピーダンス又は、微少なインピーダンスの変化を正確に検出することが出来る。発明を実施するための形態

次に、これらの本インピーダンス検出回路、インピーダンス検出方法、及ぴィンピーダンス検出装置の例における具体的な実施の形態について、図面を参照しつつ詳細に説明する。

図 1は、本^ Jのインピーダンス検出回路のコア部 1を取り出して示す回路図である。このコア部 1は、第 1演算増幅器 1 2及び第 2演算増幅器 1 1を含んでいる。第 2演算増幅器 1 1は、反転入力端子と出力端子とが短絡されているので、 —面ではボルテージフォロヮと言うことができる。ここでボルテージフォロワとは、入力インピーダンスが高い一方、出力インピーダンスが低く、入出力ゲインが 1であって、インピーダンス変換器として機能するものをいう。第 2演算増幅器 1 1の非反転入力端子には、信号線 1 9が接続されている。そしてこの信号線 1 9に、インピーダンス素子 1 8の一例として容量センサが接続できる。この容量センサは、受けた物理量（加速度、圧力、ガス、光、音波等）に応じてその有する静電容量 C sを変化させるものである。信号線 1 9に接続した前記容量センサの他端は、バイアス端子 2 3に接続されるか、又は接地される。バイアス端子 2 3は、フローティングであってもよいが、交流又は直流あるいはその両方のバイアス電圧が印加された方が、より精度よく測定することが可能となる。特に電圧によってインピーダンスが変化するインピーダンス素子の場合、これにバイァス電圧が印加されると、インピーダンスの検出及ぴ C一 V測定を高精度に、かつ容易に行うことができる。

第 1演算増幅器 1 2は、その非反転入力端子が接地される一^、反転入力端子には第 1抵抗（抵抗値 R 1 ) 1 5及び第 2抵抗（抵抗値 R 2 ) 1 6のそれぞれ一端が接続されている。好ましくはこのように非反転入力端子が接地されるが、ゼ口電位等の一定電圧に保持されればよい。例えば、バイアス電圧が、この非反転入力端子に印加されても、それが一定電圧に保持さえされれば、この演算増幅器のいわゆる電気的なゆらぎを抑制できる。従って、そうした方法が採用されてもよい。そして、第 1抵抗 1 5の他端は交流電圧発生器（発生交流電圧 V i n、各周波数 ω ) 1 4に接続され、第 2抵抗 1 6の他端は前記第 2演算増幅器 1 1の出力端子に接続されている。

第 1演算増幅器 1 2の出力端子は、第 3抵抗（第 1インピーダンス、抵抗値 R 3 ) 1 7を介して第 2演算増幅器 1 1の非反転入力端子に接続されている。第 1 演算増幅器 1 2の出力端子、第 2演算増幅器 1 1の非反転入力端子、及び前記容 '量センサを互いに接続する前記信号線 1 9と第 3抵抗 1 7とは、シールド 2 0で被覆されている。このシールド 2 0は、外部から前記信号線 1 9を電気的に遮蔽する。そしてこのシールド 2 0は、補償回路 1 3を含むシールド電圧印加装置を介して第 2演算増幅器 1 1の出力端子に接続されている。また第 1演算増幅器 1 2の出力端子に信号出力端子 2 1が接続され、第 2演算増幅器 1 1の出力端子に交流出力端子 2 2が接続されている。さらに、図が煩雑になるのを避けるため図 1では図示していないが、第 2演算増幅器 1 1の非反転入力端子には、図 8に一例として示すように、正負電源間に接続された Ν型 MO S F Ε Τ 4 7 a、 P型 M O S F E T 4 7 bがアナログバッファ 4 7として設けられている。そしてこのァナログパッファ 4 7の入力で前記信号線 1 9を受けることにより、信号線 1 9側からみたインピーダンスをきわめて高いものとしている。図 2は、本例のインピ一ダンス検出回路のコァ部 1の他の一例である。交流電圧発生器 1 4が第 1演算増幅器 1 2に反転入力端子につながつていない他は、図 1と同じである。この様に、コア部 1の例として構成することもできる。

図 9は、前記コア部 1における前記インピーダンス素子 1 8としての容量センサと信号線 1 9との接続部分を詳細に示している。この接続部分には、切替スィツチ（切替デバイス） 2 4が設けられている。この切替スィッチ 2 4は、 1次側接続端子 2 4 aの接続先を、 2つの 2次側接続端子 2 4 bと 2 4 cとの間で切り替えられる。この切替スィツチ 2 4の 2次側接続端子 2 4 bに前記信号線 1 9が接続され、 2 4 cには前記シールド 2 0が接続されている。そして切替スィッチ 2 4の 1次側接続端子 2 4 aに、前記容量センサの一端を接続できる。

図 7は、前記コア部 1に設けた補償回路 1 3の一例を示す回路図である。この補償回路 1 3は、位相調整部 4 8と振幅調整部 4 9とから構成されている。位相調整部 4 8は、演算増幅器 7 1を用いた全域通過フィルタとして構成されている。すなわち、入力端子 3 0と演算増幅器 7 1の反転入力端子との間には抵抗 7 3 が設けられ、前記入力端子 3 0と非反転入力端子との間には可変抵抗 7 4が設けられている。また演算増幅器 7 1の出力端子と反転入力端子との間に抵抗 7 5が設けられ、さらに演算増幅器 7 1の非反転入力端子にはコンデンサ 7 6が接続されている。この例では、抵抗 7 3と抵抗 7 5との抵抗値は、互いに等しい。そしてこの位相調整部 4 8の出力側は、振幅調整部 4 9の入力側に接続されている。振幅調整部 4 9は、演算増幅器 7 2を用いた反転増幅器としても構成されている。つまり、この位相調整部 4 9の入力と演算増幅器 7 2の反転入力端子との間に抵抗 7 7が設けられ、演算増幅器 7 2の出力端子と反転入力端子との間に可変抵抗 7 8が設けられ、更に演算増幅器 7 2の非反転入力端子は接地されている。図 3は、インピーダンス検出回路の全体の一例を示す回路図である。図 1の回路図で示されるコア部 1では、補償回路 1 3の入力側が第 2演算増幅器 1 1の出力端子に接続されているが、この例の回路図に示されるコア部 1では、補償回路 1 3の入力側は交流電圧発生器 1 4に接続されている。後述するように、このような接続としても第 2演算増幅器 1 1の出力電圧を位相振幅捕償してシールド 2 0に印加することができる。この例のコア部 1の信号出力端子 2 1には、第 3演算増幅器 3 6を備えた反転増幅デバイス 2が接続される。前記信号出力端子 2 1 は、抵抗値可変の第 4抵抗（抵抗値 R 4 ) 3 2を介して第 3演算増幅器 3 6の反転入力端子に接続される。そしてこの反転入力端子と第 3演算増幅器 3 6の出力端子との間には、反転入力端子側から順に第 5抵抗（抵抗値 R 5 ) 3 3及び抵抗値可変の第 6抵抗（抵抗値 R 6 ) 3 4が直列に接続され、さらにこの第 6抵抗 3 4と並列にコンデンサ 3 5が接続されている。また第 3演算増幅器 3 6の非反転入力端子は接地されている。

さらに本例コァ部 1の交流出力端子 2 2及び前記反転増幅部 2の反転出力端子 4 2は、第 4演算増幅器 4 0を備えた加算デバイス 3に接続されている。前記交流出力端子 2 2は第 7抵抗（抵抗値 R 7 ) 3 7を介して、また前記反転出力端子 4 2は第 8抵抗（抵抗値 R 8 ) 3 8を介して、それぞれ第 4演算増幅器 4 0の反転入力端子に接続されている。そしてこの第 4演算増幅器 4 0の反転入力端子と出力端子とが第 9抵抗（抵抗値 R 9 ) 3 9で接続され、出力端子は加算出力端子 4 1に接続されている。また第 4演算増幅器 4 0の非反転入力端子は接地されている。

図 1 0は、上記インピーダンス検出回路例を備えたインピーダンス検出装置を示す模式透過斜視図である。インピーダンス検出回路が実装された基板 4 4は、その内部を電気的に遮蔽するシールドケース（シールド） 4 5内に設けられ、さらにそれは、電気的に遮蔽する装置ケーシング（シールド） 4内に配置されている。この装置ケーシング 4には、インピーダンス接続端子 5、シールド端子 6、バイアス入力端子 7、及び接地端子 8が、それぞれ装置ケーシング 4に設けられている。そして前記基板 4 4からは、前記切替スィッチ 2 4の端子 2 4 aに接続された信号線 1 9が延び、インピーダンス接続端子 5に接続されている。この信号線 1 9はシールド 2 0で被覆されているが、このシールド 2 0はさらに外部を第 2シールド（シールド） 4 6によって被覆され、更に電気的に遮蔽されている。シールド 2 0は、前記シールドケース 4 5及びシールド端子 6に接続されている。また前記装置ケーシング 4と第 2シールド 4 6とが接地端子 8に接続され、装置ケーシング 4も接地されている。バイアス入力端子 7は、前記検出回路のパィァス端子 2 3に接続されている。なお、前記バイアス入力端子 7は、前記パイァス端子 2 3がフローティングや接地の態様となる場合には設けられないこともある。

次に、上記の例のように構成されたインピーダンス検出回路及びインピーダンス検出装置の動作について説明する。まず前記インピーダンス接続端子 5から延ぴる信号線 1 9の端部に、インピーダンス素子 1 8の一例として容量センサを接続する。この接続には、 2重シールドケーブルを用いる。そしてこのケーブルの軸線を当該容量センサの接続に用いるとともに、内側シールドをシールド端子 6 に接続する。外側シールドは、ケーブルの長さ、ケーブル種類、使用環境等によつて、接地端子 8に接続するか、シールド端子 6に接続する等、場合に応じて適宜使い分ければよい。またバイアス入力端子 7は、この例では接地端子 8と接続する。

前記容量センサのインピーダンスを Zとする。すると前記コア部 1において、交流出力端子 22の電圧 V oは、

V o =— (R 2/R 1 ) · V i n (1)

で表される。つまり、第 1演算増幅器 1 2と、第 2演算増幅器 1 1を含むポルテ一ジフォロワと、第 1抵抗 1 5と、第 2抵抗 1 6とによって、入力電圧 V i nを増幅した電圧 V oをボルテージフォロワの出力端子から出力させる増幅回路が構成されている。言い換えると、第 2演算増幅器 1 1の両入力端子がイマジナリーショート状態であり、第 1演算増幅器 1 2とを含んで増幅回路が構成されていると言うこともできる。

反転増幅デバイス 2のゲインが一 1となるように抵抗 3 2、 3 3、 34を設定すると、反転出力端子 42の電圧 Vbは、

V b =- V c

で表される。

さらに計算のために、前記加算デバイス 3のみに注目した時、の加算出力端子 4 1の電圧 V aは、

V a =-R 9 · ( (V o/R 7) + (Vb/R 8) )

となるから、各抵抗値を R 7=R 8 =R 9と等しくしておくと、 Vaは

V a =- (V o + V b)

=— (V o— V c )

= V c -V o (2)

となり、反転増幅デバイス 2と加算デバイス 3とによってキャンセル装置が構成される事が分かる。ここで第 3抵抗 1 7を前記容量センサに向かって流れる電流を iとすると、ポルテージフォロワやイマジナリーショート等の機能によって電流 iのほぼ全量が前記容量センサに流れることになるから V o = Z · i となり、信号出力端子 2 1 から出力される検出信号の電圧 V cは、

V c = i · R 3 +V o

= ( 1 +R 3/Z) · V 0 ,

で表され、検出信号 V cが第 2演算増幅器の出力端子に現れている V oを含んでいることが分かる。これを（1)，（2)式を用いて変形すると、

V a = V c -V o

= ( 1 +R 3 /Z) - V o— V o

= (R 3/Z) · V o

=- (R 3 · R 2/ (Z · R 1 ) ) · V i n

となる。

Z = 1 / ( j ω C s )

であるから、電圧 V aは結局、

V a =- ( j ω θ s - R 3 - R 2/R 1 ) · V i n

と表される。従って加算出力端子 4 1からは、前記容量センサの容量値 C sに比例した電圧値 V aが得られる。従って、加算出力端子 4 1から電圧 V aを取り出し、その後この V aに基づいて種々の信号処理を行うことにより、正確な容量値 C sを得ることができる。

第 2演算増幅器 1 1は、その反転入力端子と非反転入力端子とをイマジナリ · ショートの状態として動作している。しかしながら第 2演算増幅器 1 1の入カインピーダンスも理想的な無限大ではないため、前述のように反転入力端子の電圧 V o mと非反転入力端子の電圧 V o pとの間には微小な振幅差及び位相差が発生する。そしてこの振幅差及び位相差は、入力信号の周波数が高くなるほど顕著になる。 V i nが 1 0⁹H zのオーダーの高周波で前記容量センサの容量 C sが例えば 1 0—^{1 5} F程度のオーダーだと、 V o niと V o pとの間の振幅差及び位相差は無視することができない。そのため C sがゼロのときも V o =— V bとならず、測定誤差が生じる。そこで前記容量センサの容量値 C sを測定する前に、前記切替スィツチ 2 4の 1次側接続端子 2 4 aをシールド 2 0に接続されている二次側接続端子 2 4 cにスィッチして第 2演算増幅器 1 1の非反転入力端子から前記容量センサを取り外した状態とする。そしてこの状態で、上記のインピーダンス検出回路を動作させる。ここで、 V o =— V b、すなわち V a = 0となるように、反転増幅デバイス 2の第 4抵抗 3 2を調整して V bの振幅を V oと合わせ、また容量が並列に接続されている第 6抵抗 3 4を調整することで位相を回し、 V b の位相を一 V oに合わせる。これらのことは、すなわち、反転増幅デバイス 2が、ゼロ調整手段としても機能するということも示す。

これまで示してきたように、 V o mと V o pとの間には僅かに位相差 '振幅差があるが、いずれも交流電圧 V i nに同期した信号である。そこで前記補償回路 1 3の位相調整部 4 8に設けられた可変抵抗 7 4によって V i nの位相を調整し、振幅調整部 4 9に設けられた可変抵抗 7 8によって V i nの振幅を調整することにより、 V o pと位相及び振幅の等しいシールド電圧 V o sを形成する。つまり、シールド電圧発生器は、少なくとも交流電圧発生器 1 4及び補償回路 1 3とを含んでいる。図 1に示す回路例においては補償回路 1 3の入力側が、第 2演算増幅器 1 1の出力端子に接続されている。図 1および図 3ともに、第 2演算増幅器 1 1の出力電圧 V oは交流電圧 V i nと同期した信号である。そして、その非反転入力端子すなわち信号線 1 9の電圧と出力電圧 V oとはイマジナリ · ショートによってほぼ等しい。従って、図 3のように V i nを位相振幅補償してシールド 2 0に印加することは、図 1のように出力電圧 V oを位相振幅補償した信号をシールド 2 0に印加することと機能的に同じである。ポルテージフォロワの出力である V oよりも検出回路の入力信号である V i nの方がノイズ成分が少ないから、 V i nを位相振幅補償して V o sを形成し、シールド 2 0に印加する方が、より高精度な検出をすることができる。これらによってシールド 2 0の電圧は瞬時においても信号線 1 9の電圧と等しくなり、信号線 1 9とシールド 2 0との間の浮遊容量は、確実にキャンセルできる。

上記ィンピーダンス検出回路例及ぴインピーダンス検出装置例では、補償回路 1 3で交流電圧 V i n (又はボルテージフォロワの出力電圧 V o ) の振幅及び位相を調整して、信号線 1 9の電圧 V o pと振幅及ぴ位相の等しいシールド電圧 V o sを形成し、これをシールド 2 0に印加している。従って V i nが数 k H z〜数百 k H z程度の低周波ばかりでなく、例えば 1 0 ⁹ H z以上の高周波であっても、信号線 1 9とシールド 2 0との間の浮遊容量を確実にほぼ無くし、前記容量センサが有する容量 C sのみを正確に検出することができる。

ここで、第 2演算増幅器 1 1は、全ての端子が交流動作しているため、この第 2演算増幅器 1 1だけで大きなゲインを得ようとすると、揺らぎ等による演算誤差が大きくなる。その結果、容量値 C sの測定値に誤差が含まれる。それを防ぐため、これらの本例では、第 2演算増幅器 1 1の反転入力端子と出力端子とを短絡し、ほぼゲイン = 1のボルテージフォロワとして、それらを機能させている。そして、必要なゲインは、第 1演算増幅器 1 2によって得ている。従って、 C s の測定を正確に行うことができる。また増幅を行う第 1演算増幅器 1 2は、その非反転入力端子を接地している。非反転入力端子を接地するとこの端子の電圧が安定するので、特にこの演算増幅器を高速動作させている場合に、出力信号に含まれる高調波を抑制することができる。なお、この端子は電圧が安定すればよいので、接地以外に一定の電圧が印加されていてもよい。これらにより、従来の回路で誤差要因となっていた V aの高調波成分が大幅に低減され、測定精度もまた顕著に向上させることができる。従って一段と高精度な C sの測定をすることができる。

図 3〜図 6の例では、 V cから V oを差し引くことにより、 C sに比例した電圧 V aを取り出せるようにしている。つまり、前記容量センサに流れる電流のみを検出できる。これらによって、 C sを算出するために必要な以後の信号処理回路を簡素化でき、誤差要因の発生を大幅に抑制することができる。 Q を差し引くにあたっては、図 4、図 5や図 6にあるように、直接減算器を用いることが多い。この場合、第 5演算増幅器 5 0， 5 1の入力端子には、 V cと V o とが直接印加される。この時、演算増幅器 5 0のように、安定化のために一つの端子が、接地または一定の電圧に保持されるようにしてもよい。加えて、図 6では、 V cの入力側に位相補償回路を設けているが、この例の様に、いずれかの入力端子に位相振幅補償回路が付加されても良い。また、一方で、図 3の様に、 V cから V oを差し引くにあたっては、 V cを反転してから V oとを加算するようにしてもよい。これは、演算増幅器の動作を高精度に安定化させるためには演算増幅器の非反転入力端子を接地又は一定の電圧で保持することが望ましいが、この例のように反転増幅器と加算器との構成にすれば、それぞれ演算増幅器の非反転入力端子に接地又は一定の電圧を印加し、それ状態を保持できる。この例の場合では、反転増幅デバイス 2を構成する第 3演算増幅器 3 6と加算デパイス 3を構成する第 4演算増幅器 4 0の非反転入力端子とをそれぞれ接地している。高速で動作させる場合には、これらの非反転入力端子が一定の電圧値に保持されていれば演算増幅器の動作が安定するので、こうした所定の電圧に端子を接続することが好ましい。こうすることによって演算増幅器 4 0の出力電圧 V aに含まれ得る高調波を抑制し、さらに精度の高い C sの測定をすることができる。

第 2演算増幅器 1 1は、その反転入力端子と非反転入力端子とをイマジナリ - ショートの状態として動作している。しかしながら上に記載しているように、両入力端子電圧 V o m、 V o p間に振幅差及び位相差が生じることがある。そのため反転増幅デバイス 2及び加算デバイス 3の増幅度を仮に正確に「1」となるように設定できても、 C s = 0のときに V a = 0とならない場合がある。そこで図 3の例では、反転増幅部 2において V cの位相及び振幅を調整できるようにし、 C s = 0のときほぼ V a 0となるようにゼロ調整出来るようにしている。またここでの位相調整は、演算増幅器の非反転入力端子にコンデンサを接続した全域通過フィルタによるのではなく、演算増幅器の非反転入力端子を接地するとともに帰還回路に容量成分を設けた反転増幅器によって行うようにしている。従って、ここでも出力信号に含まれ得る高調波を抑制して、 C sの測定精度が低下するのを防止している。

ゼロ調整は、前記容量センサの接続を切り離した状態で行う。しかし、この接続の切り離しを通常のスィツチで行うと、切り離された前記容量センサと信号線 1 9との間に生じる浮遊容量により、正確なゼロ調整ができない。そこで本例のインピーダンス検出回路では、信号線 1 9から切り離された前記容量センサを切替スィツチ 2 4でシールド 2 0と接続できるようにしている。このシールド 2 0 に印加されている電圧 V o sは信号線 1 9の電圧 V o pと等しいから、信号線 1 9から切り離された前記容量センサと信号線 1 9との間に浮遊容量を生じさせることなく、正確なゼロ調整をすることができる。

さらに図 1 0のインピーダンス検出装置の例では、信号線 1 9をシールドするシールド 2 0を、さらに第 2シールド線 4 6でシールドしている。ケーブルが短いときはこの第 2シールド 4 6を接地して、電圧 V o sが印加されるシールド 2 0に外乱ノイズが重畳されるのを防止できる。従って信号線 1 9とシールド 2 0 とを同電位に維持することができる。またこの例では、インピーダンス検出回路が実装された基板 4 4をシールドケース 4 5内に入れ、このシールドケース 4 5 を前記シールド 2 0と同電位にしている。従って、このシールドケース 4 5と信号線 1 9との間で浮遊容量が発生するのを防止しつつ基板 4 4をシ一ルドすることができる。さらにシ一ノレドケース 4 5を収納した装置ケーシング 4を接地している。従って、電圧 V o sが印加されたシールドケース 4 5に外乱ノイズが重畳されるのを防止して、信号線 1 9とシールドケース 4 5とを同電位に維持することができる。

この様に、本インピーダンス検出装置の例では、信号線と基板外部との間の浮遊容量をほぼ正確にコントロールすることができる。従ってこれらの装置では、一段と高精度なインピーダンス検出を行うことが可能となる。

本例のインピーダンス検出回路、インピーダンス検出装置及ぴインピーダンス検出方法は、上記実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。例えば、上に記載したものでは信号線 1 9の端部にインピーダンス素子 1 8として容量センサを取り付けるようにしたが、信号線 1 9の端部に測定電極を形成し、この測定電極と測定対象との間で形成される容量 C sを上記検出回路又は測定装置で検出するようにしてもよい。

また上記では補償回路 1 3によって信号線 1 9とシールド線 2 0とを同電位としたが、インピーダンス検出回路の使用状況等により両者 1 9、 2 0間に所定の電位差を与えたい場合には、前記補償回路 1 3で交流電圧 V i nの振幅と位相とを適宜に調整すればよい。

さらに図 1で示す上記検出回路の具体的な構成は一例であって、他の回路構成を採用することができるのは勿論である。例えばコア部 1を構成する第 1演算増幅器 1 2及び第 2演算増幅器 1 1を、それぞれ非反転増幅器として構成するような回路としてもよい。

また上記では補償回路 1 3を位相調整部 4 8と振幅調整部 4 9とで構成したが、反転増幅デバイス 2と同様の回路によって補償回路 1 3を構成してもよい。このようにすると演算増幅器の非反転入力端子が接地されることになるので、シールド電圧に高調波が含まれてこれが誤差要因となるのをさらに防止することができる。

上記ではインピーダンス素子 1 8として容量センサを用いたが、これは誘導性の素子を用いてもよい。また電圧によって容量が変化する素子の C一 V (容量— 電圧）特性を検出する場合には、前記バイアス入力端子 7に D C電圧を変化させながら印加すればよい。バイアス電圧は前記容量センサの反信号線側に印加されるから、信号線 1 9の電位 V o p自体は一定の電圧を中心に振動する交流電圧のままとなる。従って V cが不安定になってこれが測定結果の誤差要因となるのを回避することができる。このような D Cバイァスの発生器は測定装置に外部から接続してもよいが、予め検出回路のバイアス端子 2 3に接続して測定装置の内部に設けてもよい。また内部に設けた発生器と外部から接続した発生器とを切り替えて前記バイアス入力端子 2 3に接続できるようにしてもよい。

さらに上記では単一のィンピーダンス素子を接続する場合を説明したが、複数のインピーダンス素子を接続し、測定する素子を切り替えられるようにしてもよい。図 1 1は、このような場合における信号線 1 9の端部を示す図である。複数のインピーダンス素子 1 8、 2 6を設ける場合には、各素子 1 8、 2 6に対応して上記した切替スィツチ 2 4と同構成の切替スィツチ 2 5を設ける。そして信号線 1 9を各 2次側接続端子の一つに接続するとともに、シールド 2 0を各 2次側接続端子の他の一つに接続する。 1次側接続端子には、それぞれインピーダンス素子 1 8、 2 6を接続する。一方の切替スィッチ 2 4で、インピーダンス素子 1 8が信号線 1 9に接続されるときには、同図に示すように、他方の切替スィッチ 2 5でインピーダンス素子 2 6とシールド 2 0とが接続される。また、他方の切替スィツチ 2 5でインピーダンス素子 2 6が信号線 1 9に接続されるときには、一方の切替スィツチ 2 4でインピーダンス素子 1 8とシールド 2 0とが接続される。この様に、各切替スィッチ（切替デバイス）はマルチプレクサを構成し、測定素子を切り替えることが出来る。また、このマルチプレクサは、検出回路のゼ口調整を行う場合などに信号線 1 9から両素子 1 8、 2 6をともに切り離してもよいし、検出の目的等によっては両素子 1 8、 2 6をともに信号線に接続してもよい。このマルチプレクサは、検出等の目的とする素子を接続した切替スィッチ以外のすべての切替スィツチをシールドに接続することにより、浮遊容量等の外乱因子を大きく減少できる。

この様に、切替デバイスを用いれば、インピーダンス素子を信号線から切り離したときにも、インピーダンス素子と信号線との間を所定電位に維持することができる。例えばこの電位差をゼロとすると、両者間の浮遊容量をキャンセルすることが可能となる。従って、例えばインピーダンス検出回路等においてゼロ調整、リセット、初期設定等の回路の更正を正確に行うことが可能となる。ここで、複数の切替デバイス又はマルチプレクサを用いれば、複数の 1次側から必要なィンピーダンス素子だけを選択して 2次側に接続する場合にも、接続から切り離された 1次側接続端子と 2次側接続端子との間を所定電位に維持することができる。例えば、この電位差をゼロとすると、両者間の浮遊容量をキャンセルすることができるので、例えばインピーダンス検出回路等において、複数の被測定素子（即ちインピーダンス素子）から適宜に素子を選択してインピーダンス値を検出するような場合にも、正確な検出を行うことが可能となる。

このような切替スィッチ 2 4は、インピーダンス検出回路のゲイン切替にも用いることができる。例えば図 1に示す第 1インピーダンス 1 7の代わりに、抵抗値の異なる複数の抵抗（インピーダンス）と各抵抗（インピーダンス）に対する選択デバイスとして切替スィッチ 2 4を信号線と複数の抵抗との間に設ける。図 1 2に示されるように、各抵抗の一端が第 1演算増幅器 1 2の出力端子に接続される一方、各抵抗の他端が前記切替スィツチ 2 4の 1次側接続端子に接続される。また 2次側接続端子の一つの端子を信号線に接続し、他の端子をシールド 2 0 に接続する。こうして、これら選択デバイスによって選択されたインピーダンスは合成インピーダンスとなり、選択されなかった抵抗はその接続先がシールド 2 0となる。このように各切替スィッチ 2 4を制御する選択デバイスは、マルチプレクサとなっている。すると、接続しない抵抗と、信号線又はシールドとの間に発生する浮遊容量を制御できる。従って、容量 C sの高精度な検出を妨.げることなくインピーダンス素子に加えられる電位差を変えることが可能となり、結果として、ゲインの切替ができるようになる。また、図 1 3に示すように、切替スィツチを第演算増幅器 1 2と^ 1インピーダンス 1 7との間に設けても良い。

—方で上記と同様に、例えば図 1に示す第 2抵抗 1 6の代わりに、図 1 4で示しているような、抵抗値の異なる複数の抵抗 1 2 1， 1 2 2と各抵抗に対応して切替スィッチ 2 4、 2 5を選択デバイスとして設けてもよレ、。また例示はしていないが、第 1抵抗 1 5等についても同様である。この様に、これらの選択デパイスを用いて抵抗値の異なる複数の抵抗から回路に接続する抵抗を選択できるようにし、選択されない抵抗はシールドに接続されるようにして、検出対象や測定状況に応じた正確なレンジ切替ができるようにしてもよい。

この様に選択デバイスやそのマルチプレクサを用いることによって、回路中のインピーダンスを複数準備して適宜インピーダンスを選択する際に、選択されない接続から切り離されるインピーダンスと、選択されるインピーダンスや接続先端子との間を所定電位に維持することができる。従って、検出対象に応じてレンジ切替を、非選択ィンピ一ダンスにかかわる浮遊容量をキャンセルして行うことが出来、その結果、インピーダンス検出回路の増幅特性を正確に変化させて高精度な検出を行うことが可能となる。

これらの切替デバイスや選択デバイスの例では、切替スィッチを、一つの端子を持つ 1次側接続端子と、 2つの接続端子を持つ 2次側接続端子を備えた 3端子間の切替スィッチとして構成した場合を示した。しかしながらこれは、 1次側接続端子が 2個以上とされ、切替接続先となる 2次側接続端子が 3個以上に構成されていてもよい。そのような場合には、切替接続先となる 2次側接続端子のうち少なくとも 1つがシールドに接続され、この端子と他の 2次側接続端子との間で 1次側接続端子の接続先が切り替えられるように成されていればよい。また、すベてスィッチとして例示しているが、切替スィッチは、これ以外の想定され得るデバイスによつて構成されても良い。

ここで、信号線 1 9のシールドは、 2重、 3重と重ねてシールドしてもよい。本例では 2重シールドケーブルの長さが約 5 0 c m以上であるときは外側シールド線をシールド端子 6に接続するようにしたが、第 1演算増幅器 1 2が十分な電流を取り出すことのできるパワー型であるような場合には、そのパワーに見合つた長さまで 5 0 c πι以上の外側シールドを接地端子 8に接続することができる。本発明が、詳細に記述され説明されてきたが、明らかに理解されることは、ここに記載されている同一のものは、説明と実例としてのものであり、限定として得られるものではない。本発明の思想と範囲は、付加されているクレームの用語によってのみ限定される。

Claims

請求の範囲

1 . インピーダンス検出回路であって、

ボルテージフォロワと第 1演算増幅器とを含み、

前記ボルテージフォロワの入力端子にその一端が接続され他端にインピーダンス素子を接続できる信号線と、

前記信号線の少なくとも一部を電気的に遮蔽するシールドと、

前記シールドにシールド電圧を印加するシールド電圧印加装置と、

第 1演算増幅器の出力端子と前記信号線との間に設けられた第 1ィンピーダンスと、

第 1演算増幅器の出力端子に接続された信号出力端子とを

含むことを特徴とするィンピーダンス検出回路。

2 . インピーダンス検出回路であって、

第 1演算増幅器と、

両入力端子がイマジナリ ' ショートの状態にある第 2演算増幅器と、第 2演算増幅器の一方の入力端子にその一端が接続され他端にィンピーダンス素子を接続できる信号線と、

第 1演算増幅器の出力端子と前記信号線との間に設けられた第 1インピーダンスと、

第 1演算増幅器の出力端子に接続された信号出力端子とを

含むことを特徴とするインピーダンス検出回路。

3 . 請求項 2のインピーダンス検出回路であって、

前記シールドにシールド電圧印加装置が更に接続されたことを特徴とするィンピーダンス検出回路。

4 . 請求項 1又は 3のィンピーダンス検出回路であって、

前記シールド電圧印加装置が位相振幅補償デパイスを含むことを特徴とするィンピーダンス検出回路。

5 . 請求項 1〜 4のいずれかのインピーダンス検出回路であって、

第 1演算増幅器の一方の入力端子が、所定の第 1電圧に接続されていることを特徴とするインピーダンス検出回路。

6 . 請求項 1〜 5のいずれかのインピーダンス検出回路であって、

前記信号出力端子の出力電圧から前記ボルテージフォロワ又は第 2演算増幅器の出力電圧を除去するキャンセル装置を更に含むことを特徴とするインピーダンス検出回路。

7 . 請求項 6のインピーダンス検出回路であって、

前記キャンセル装置は、

前記両出力電圧のうち一方の電圧を第 3演算増幅器を用いて反転させる反転増幅部と、

前記両出力電圧のうち他方の電圧と前記反転増幅部の出力電圧とを加算する加算部とを含み、

第 3演算増幅器は、その一方の入力端子を所定の第 1電圧に接続していることを特徴とするインピーダンス検出回路。

8 . 請求項 6又は 7のィンピーダンス検出回路であって、

前記キャンセル装置は、

前記両出力電圧のうち一方の電圧を反転させる反転増幅部と、

前記両出力電圧のうち他方の電圧と前記反転増幅部の出力電圧とを第 4演算増幅器を用いて加算する加算部とを含み、

第 4演算増幅器は、その一方の入力端子を所定の第 1電圧に接続していることを特徴とするインピーダンス検出回路。

9 . 請求項 7又は 8のインピーダンス検出回路であって、

前記反転増幅部は、位相振幅補償デバィスを含むことを特徴とするインピーダンス検出回路。

1 0 . 請求項 6のインピーダンス検出回路であって、

前記キャンセル装置は、前記両出力電圧を入力とする減算部を含むことを特徴とするインピーダンス検出回路。

1 1 . 請求項 1 0のインピーダンス検出回路であって、

前記減算部は、第 5演算増幅器を含み、

第 5演算増幅器の一つの入力端子を所定の第 1電圧に接続していることを特徴とするインピーダンス検出回路。

1 2 . 請求項 1〜請求項 1 1のいずれかのインピーダンス検出回路であって、前記信号線に接続されたインピーダンス素子に少なくとも直流バイアス又は交流パイァスのいずれかを重畳できるバイアスを設けたことを特徴とするインピーダンス検出回路。

1 3 . 請求項 1〜1 2のいずれかのインピーダンス検出回路であって、ボルテージフォロワ又は第 2演算増幅器の非反転入力端子と前記信号線とが接続されていることを特徴とするインピーダンス検出回路。

1 4 . 請求項 1〜1 3のいずれかのインピーダンス検出回路であって、更に、少なくとも一つの端子を持つ一次側接続端子と、少なくとも二つの端子を持つ二次側接続端子とを含む切替デパイスを含み、

前記切替デバイスの前記一次側接続端子は少なくともィンピーダンス素子に接続され、前記二次側接続端子は少なくとも信号線とシールドとに接続され、前記一次側接続端子の接続先が、前記二次側接続端子の間で変化する事を特徴とするインピーダンス検出回路。

1 5 . 請求項 1 4のインピーダンス検出回路であって、

複数の前記切替デバイスを備えることを特徴とするインピーダンス検出回路。

1 6 . 請求項 1〜1 5のいずれかのインピーダンス検出回路であって、複数のインピーダンスを含む第 1ィンピーダンスと、

前記複数のィンピーダンスの内少なくとも一つが選択される選択デバイスとを更に含み、

前記選択デバイスは、少なくとも一つの端子を持つ一次側接続端子と、少なくとも二つの端子を持つ二次側接続端子とを含み、

前記一次側接続端子は少なくとも前記ィンピーダンスに接続され、

前記二次側接続端子は少なくともシールドに接続され、前記一次側接続端子の接続先が、前記二次側接続端子の間で変化する事を特徴とするインピーダンス検出回路。

1 7 . 請求項 1 6のインピーダンス検出回路であって、

前記選択デバイスは、

第 1インピーダンスと信号線との間、あるいは第 1インピーダンスと信号出力端子との間の少なくともいずれか一方に設置することを特徴とするインピーダンス検出回路。

1 8 . 請求項 1〜1 7のいずれかのインピーダンス検出回路であって、前記第 1インピーダンスは、抵抗又は容量である事を特徴とするインピーダンス検出回路。

1 9 . 請求項 1〜1 8のいずれかのインピーダンス検出回路であって、前記シールドは 2重以上の部分を含むことを特徴とするィンピーダンス検出回路。

2 0 . 請求項 1〜1 9のいずれかのインピーダンス検出回路と、

前記信号線に外部からインピーダンス素子を接続できる端子とを含むことを特徴とするインピーダンス検出装置。

2 1 . 請求項 1〜 1 9のいずれかのインピーダンス検出回路と、

前記インピーダンス検出回路を実装した基板の少なくとも一部を電気的に遮蔽するシールドとを含み、

このシールドに前記シールド電圧を印加したことを特徴とするインピーダンス検出装置。

2 2 . インピーダンス検出方法であって、

ボルテージフォロワの一方の入力端子を信号線に接続し且つ電流の出入が無い状態とし、

前記ボルテージフォロワの出力電圧に基づくシールド電圧を前記信号線の少なくとも一部のシールドに印加し、

前記信号線に接続された第 1ィンピーダンスに流れる電流によってインビーダンス素子のインピーダンスを検出する事を特徴とするインピーダンス検出方法。

2 3 . インピーダンス検出方法であって、

第 2の演算増幅器の両入力端子をイマジナリ ·ショートにし、

一方の入力端子を信号線に接続し且つ電流の出入が無い状態とし、

他方の入力端子を前記信号線の少なくとも一部のシールドに接続し、前記信号線に接続された第 1ィンピーダンスに流れる電流によってインピーダンス素子のインピーダンスを検出することを特徴とするインピーダンス検出方法

2 4 . 請求項 2 3のインピーダンス検出方法であって、

前記シールドにシールド電圧が印加されることを特徴とするインピーダンス検出方法。

2 5 . 請求項 2 2又は 2 4のインピ一ダンス検出方法であって、

前記シールド電圧が、位相振幅補償されてシールドに印加されることを特徴とするインピーダンス検出方法。

2 6 . 請求項 2 2〜2 5のいずれかのインピーダンス検出方法であって、前記ボルテージフォロワの出力又は第 2演算増幅器の出力を前記インピーダンス素子の検出信号から差し引くことを特徴とするインピーダンス検出方法。

2 7 . 請求項 2 2〜2 6のいずれかのインピーダンス検出方法であって、前記信号線に接続されたインピーダンス素子に少なくとも直流バイアス又は交流バイアスのいずれかを加えることを特徴とするインピーダンス検出方法。

2 8 . 請求項 2 2〜 2 7のいずれかのインピーダンス検出方法であって、前記インピーダンス素子の接続先を前記信号線から前記シールドへ切り替えて初期設定を行うことを特徴とするインピーダンス検出方法。

2 9 . 請求項 2 2〜2 8のいずれかのインピーダンス検出方法であって、第 1インピーダンスの値を変えて第 1インピーダンスにかかる電位差を変化させゲインを変える事を特徴とするインピーダンス検出方法。