CN111736016B

CN111736016B - 一种交流传输特性检测电路

Info

Publication number: CN111736016B
Application number: CN202010759040.XA
Authority: CN
Inventors: 许刚
Original assignee: Sichuan Giant Micro Integrated Circuit Co ltd
Current assignee: Sichuan Giant Micro Integrated Circuit Co ltd
Priority date: 2020-07-31
Filing date: 2020-07-31
Publication date: 2023-01-20
Anticipated expiration: 2040-07-31
Also published as: CN111736016A

Abstract

本发明提供一种交流传输特性检测电路，所述检测电路包括：基准时钟产生器，连接于所述基准时钟产生器输出端的解调时钟产生器，连接于所述基准时钟产生器输出端的激励信号产生器，连接于所述激励信号产生器输出端的外部传感器，连接于所述解调时钟产生器输出端和所述外部传感器输出端的串行解调模块，连接于所述串行解调模块输出端的模数转换模块及连接于所述模数转换模块输出端的运算模块。通过本发明解决了现有检测电路存在硬件电路复杂、采样点多且算法精度不高的问题。

Description

一种交流传输特性检测电路

技术领域

本发明涉及集成电路设计领域，特别是涉及一种交流传输特性检测电路。

背景技术

许多传感件的输出特性在交流电压/电流的激励下表现出电阻/电抗特性，输入传感件交流正弦波并检测输出正弦波的相位和幅度是信号检测中常常使用到的一种方法，通过对检测输出正弦波的相位和幅度进行相应算法，可以得出传感件的交流电阻特性。

现有通过相位和幅度来表征传感件交流电阻特性的具体实现电路有很多，但大多都存在硬件电路复杂、采样点多且算法精度不高的问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种交流传输特性检测电路，用于解决现有检测电路存在硬件电路复杂、采样点多且算法精度不高的问题。

为实现上述目的及其他相关目的，本发明提供一种交流传输特性检测电路，所述检测电路包括：

基准时钟产生器，用于产生基准时钟信号；

解调时钟产生器，连接于所述基准时钟产生器的输出端，用于根据所述基准时钟信号产生具有相位差的I路本地解调时钟信号和Q路本地解调时钟信号；

激励信号产生器，连接于所述基准时钟产生器的输出端，用于在所述基准时钟信号的作用下产生激励信号；

外部传感器，连接于所述激励信号产生器的输出端，用于在所述激励信号的作用下产生与其自身交流阻抗特性相关的输出信号；

串行解调模块，连接于所述解调时钟产生器的输出端和所述外部传感器的输出端，用于根据所述I路本地解调时钟信号和所述Q路本地解调时钟信号通过相位相干方式分别对所述输出信号进行混频处理，以产生I路幅值信号和Q路幅值信号；

模数转换模块，连接于所述串行解调模块的输出端，用于采集并量化所述I路幅值信号的幅值和所述Q路幅值信号的幅值；

运算模块，连接于所述模数转换模块的输出端，用于对所述I路幅值信号的幅值和所述Q路幅值信号的幅值进行运算处理，以得到与所述外部传感器的交流阻抗特性对应的模值和角度。

可选地，所述解调时钟产生器包括：

解调时钟产生单元，连接于所述基准时钟产生器的输出端，用于在所述基准时钟信号的作用下产生解调时钟信号；

本地解调时钟产生单元，连接于所述解调时钟产生单元的输出端，用于在所述解调时钟信号的作用下产生具有90°相位差的I路本地解调时钟信号和Q路本地解调时钟信号。

可选地，所述解调时钟产生单元包括：(N-2)个D触发器；每一D触发器的数据输入端均与其输出反相端连接，(N-2)个D触发器的复位端均接入复位信号，第一个D触发器的时钟输入端连接于所述基准时钟产生器的输出端，后(N-1)个D触发器的时钟输入端依次连接于前一D触发器的输出同相端，第(N-2)个D触发器的输出同相端作为所述解调时钟产生单元的输出端；其中，N为所述解调时钟信号与所述基准时钟信号的分频比。

可选地，所述本地解调时钟产生单元包括：四个D触发器；四个D触发器的时钟输入端均连接于所述解调时钟产生单元的输出端，四个D触发器的复位端均接入复位信号，第一个D触发器的数据输入端连接于第四个D触发器的输出反相端，后三个D触发器的数据输入端依次连接于前一D触发器的输出同相端，第二个D触发器的输出同相端作为所述本地解调时钟产生单元的第一输出端，第四个D触发器的输出同相端作为所述本地解调时钟产生单元的第二输出端。

可选地，所述串行解调模块包括：可编程增益放大器、反相器、第一开关、第二开关、第三开关及第四开关；所述可编程增益放大器的输入端连接于所述外部传感器的输出端，所述可编程增益放大器的第一输出端连接于所述第一开关的第一连接端及所述第二开关的第一连接端，所述可编程增益放大器的第二输出端连接于所述第三开关的第一连接端及所述第四开关的第一连接端，所述第一开关的第二连接端连接于所述第三开关的第二连接端并作为所述串行解调模块的第一输出端，所述第二开关的第二连接端连接于所述第四开关的第二连接端并作为所述串行解调模块的第二输出端，所述第一开关的控制端及所述第四开关的控制端均连接于所述解调时钟产生器的输出端，所述第二开关的控制端及所述第三开关的控制端均通过所述反相器连接于所述解调时钟产生器的输出端。

可选地，所述激励信号产生器产生的所述激励信号包括电压信号或电流信号。

可选地，在所述激励信号为电流信号时，所述激励信号产生器包括：直接数字合成器、数模转换器、低通滤波器、电阻及缓冲放大器；所述直接数字合成器的输入端连接于所述基准时钟产生器的输出端，所述直接数字合成器的输出端连接于所述数模转换器的输入端，所述数模转换器的输出端连接于所述低通滤波器的输入端，所述低通滤波器的输出端连接于所述电阻的一端，所述电阻的另一端连接于所述缓冲放大器的输入端，所述缓冲放大器的输出端作为所述激励信号产生器的输出端。

可选地，所述模数转换模块还用于对所述I路幅值信号的幅值和所述Q路幅值信号的幅值进行累积、平均处理。

可选地，所述模数转换模块包括：模数转换器、加法器及均值运算器；所述模数转换器的输入端连接于所述串行解调模块的输出端，所述模数转换器的输出端连接于所述加法器的第一输入端，所述加法器的第二输入端连接于所述均值运算器的输出端，所述加法器的输出端连接于所述均值运算器的输入端，所述均值运算器的输出端作为所述模数转换模块的输出端；其中，所述模数转换器及所述均值运算器均受控于复位信号。

可选地，所述运算模块通过对所述I路幅值信号的幅值和所述Q路幅值信号的幅值进行均方和运算以得到与所述外部传感器的交流阻抗特性对应的模值，通过对所述I路幅值信号的幅值和所述Q路幅值信号的幅值相除后进行反正切运算以得到与所述外部传感器的交流阻抗特性对应的角度。

如上所述，本发明的一种交流传输特性检测电路，包括：基准时钟产生器、解调时钟产生器、激励信号产生器、外部传感器、串行解调模块、模数转换模块及运算模块，通过采用在同一通道、不同时间点利用不同相位的混频时钟方式，采集与外部传感器交流阻抗特性对应的幅度和相位，以此实现对外部传感器交流阻抗特性的表征。本发明所述检测电路的硬件电路简单、采样点少、算法精确，更适用于深亚微米工艺下信号采集和分析电路的实现。

附图说明

图1显示为本发明所述检测电路的框图。

图2显示为本发明所述检测电路的具体电路图。

图3显示为本发明所述解调时钟产生器的时序图。

元件标号说明

100 基准时钟产生器

200 解调时钟产生器

201 解调时钟产生单元

202 本地解调时钟产生单元

300 激励信号产生器

400 外部传感器

500 串行解调模块

600 模数转换模块

700 运算模块

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

如图1所示，本实施例提供一种交流传输特性检测电路，所述检测电路包括：

基准时钟产生器100，用于产生基准时钟信号SYSCLK；

解调时钟产生器200，连接于所述基准时钟产生器100的输出端，用于根据所述基准时钟信号SYSCLK产生具有相位差的I路本地解调时钟信号LO_I和Q路本地解调时钟信号LO_Q；

激励信号产生器300，连接于所述基准时钟产生器100的输出端，用于在所述基准时钟信号SYSCLK的作用下产生激励信号；

外部传感器400，连接于所述激励信号产生器300的输出端，用于在所述激励信号的作用下产生与其自身交流阻抗特性相关的输出信号；

串行解调模块500，连接于所述解调时钟产生器200的输出端和所述外部传感器400的输出端，用于根据所述I路本地解调时钟信号LO_I和所述Q路本地解调时钟信号LO_Q通过相位相干方式分别对所述输出信号进行混频处理，以产生I路幅值信号和Q路幅值信号；

模数转换模块600，连接于所述串行解调模块500的输出端，用于采集并量化所述I路幅值信号的幅值I和所述Q路幅值信号的幅值Q；

运算模块700，连接于所述模数转换模块600的输出端，用于对所述I路幅值信号的幅值I和所述Q路幅值信号的幅值Q进行运算处理，以得到与所述外部传感器的交流阻抗特性对应的模值和角度。

作为示例，所述基准时钟产生器100为现有任一种可产生基准时钟信号SYSCLK的电路，本示例对其具体电路实现方式不做限定。本示例中，所述基准时钟产生器100用于产生频率为6MHz的基准时钟信号SYSCLK；当然，在其它示例中，所述基准时钟产生器100也可根据实际需求产生其它频率的基准时钟信号SYSCLK。

作为示例，如图2所示，所述解调时钟产生器200包括：

解调时钟产生单元201，连接于所述基准时钟产生器100的输出端，用于在所述基准时钟信号SYSCLK的作用下产生解调时钟信号CKLO；

本地解调时钟产生单元202，连接于所述解调时钟产生单元201的输出端，用于在所述解调时钟信号CKLO的作用下产生具有90°相位差的I路本地解调时钟信号LO_I和Q路本地解调时钟信号LO_Q。

具体的，如图2所示，所述解调时钟产生单元201包括：(N-2)个D触发器；每一D触发器的数据输入端均与其输出反相端连接，(N-2)个D触发器的复位端均接入复位信号RST，第一个D触发器的时钟输入端连接于所述基准时钟产生器100的输出端以接入所述基准时钟信号SYSCLK，后(N-1)个D触发器的时钟输入端依次连接于前一D触发器的输出同相端，第(N-2)个D触发器的输出同相端作为所述解调时钟产生单元201的输出端以输出所述解调时钟信号CKLO；其中，N为所述解调时钟信号CKLO与所述基准时钟信号SYSCLK的分频比。本示例中，所述解调时钟产生单元201在所述基准时钟信号SYSCLK的作用下产生所述解调时钟信号CKLO，其中所述解调时钟信号CKLO的频率是所述基准时钟信号SYSCLK的1/4，即1.5MHz(如图3所示时序图)。

具体的，如图2所示，所述本地解调时钟产生单元202包括：四个D触发器；四个D触发器的时钟输入端均连接于所述解调时钟产生单元201的输出端，四个D触发器的复位端均接入复位信号RST，第一个D触发器的数据输入端连接于第四个D触发器的输出反相端，后三个D触发器的数据输入端依次连接于前一D触发器的输出同相端，第二个D触发器的输出同相端作为所述本地解调时钟产生单元202的第一输出端以输出所述Q路本地解调时钟信号LO_Q，第四个D触发器的输出同相端作为所述本地解调时钟产生单元202的第二输出端以输出所述I路本地解调时钟信号LO_I。本示例中，所述本地解调时钟产生单元202在所述解调时钟信号CKLO的作用下产生具有90°相位差的I路本地解调时钟信号LO_I和Q路本地解调时钟信号LO_Q，其中所述I路本地解调时钟信号LO_I的频率和所述Q路本地解调时钟信号LO_Q的频率与被测试的外部传感器400所施加的交流信号的频率相等，如250KHz(如图3所示时序图)。

作为示例，所述激励信号产生器300在所述基准时钟信号SYSCLK的作用下采用DDS方法产生所述激励信号，其中所述激励信号包括电压信号或电流信号。本示例中，所述激励信号为电流信号，此时如图2所示，所述激励信号产生器300包括：直接数字合成器DDS、数模转换器SDMDAC、低通滤波器LPF、电阻R1及缓冲放大器BUFAMP；所述直接数字合成器DDS的输入端连接于所述基准时钟产生器100的输出端以接入所述基准时钟信号SYSCLK，所述直接数字合成器DDS的输出端连接于所述数模转换器SDMDAC的输入端，所述数模转换器SDMDAC的输出端连接于所述低通滤波器LPF的输入端，所述低通滤波器LPF的输出端连接于所述电阻R1的一端，所述电阻R1的另一端连接于所述缓冲放大器BUFAMP的输入端，所述缓冲放大器BUFAMP的输出端作为所述激励信号产生器300的输出端以输出所述激励信号。本示例中，所述直接数字合成器DDS在所述基准时钟信号SYSCLK的作用下采用DDS方法产生正弦数字信号，如频率为250KHz的正弦数字信号，该正弦数字信号经所述数模转换器SDMDAC后转换为对应的模拟信号，该模拟信号经所述低通滤波器LPF进行低通滤波处理以过滤掉高频镜像信号，最后再经所述电阻R1和所述缓冲放大器BUFAMP后产生对应的电流信号。

作为示例，所述外部传感器400在所述激励信号的作用下产生与其自身交流阻抗特性相关的输出信号，其中所述外部传感器400可以是人体的交流阻抗，也可以是特定的生化物质。具体的，在所述外部传感器400被施加以交流电压后，其流过的电流值直接对应其自身的交流阻抗特性，故通过对其流过的电流值进行测量可实现对其交流阻抗特性的表征；同理，在所述外部传感器400被施加以交流电流后，其两端的电压值直接对应其自身的交流阻抗特性，故通过对其两端的电压值进行测量可实现对其交流阻抗特性的表征。本示例中，所述外部传感器400的等效电路如图2所示，所述激励信号经A点流入所述外部传感器400并由B点流出，此时在A点和B点之间会产生与所述外部传感器400的交流阻抗特性对应的交流电压。

作为示例，如图2所示，所述串行解调模块500包括：可编程增益放大器PGA、反相器INV1、第一开关K1、第二开关K2、第三开关K3及第四开关K4；所述可编程增益放大器PGA的输入端连接于所述外部传感器400的输出端以接入与所述外部传感器400交流阻抗特性对应的交流电压或交流电流，所述可编程增益放大器PGA的第一输出端连接于所述第一开关K1的第一连接端及所述第二开关K2的第一连接端，所述可编程增益放大器PGA的第二输出端连接于所述第三开关K3的第一连接端及所述第四开关K4的第一连接端，所述第一开关K1的第二连接端连接于所述第三开关K3的第二连接端并作为所述串行解调模块500的第一输出端，所述第二开关K2的第二连接端连接于所述第四开关K4的第二连接端并作为所述串行解调模块500的第二输出端，所述第一开关K1的控制端及所述第四开关K4的控制端均连接于所述解调时钟产生器200的输出端，所述第二开关K2的控制端及所述第三开关K3的控制端均通过所述反相器INV1连接于所述解调时钟产生器200的输出端。本示例中，所述第一开关K1和所述第四开关K4均受控于所述I路本地解调时钟信号LO_I或所述Q路本地解调时钟信号LO_Q以进行同开同关，所述第二开关K2和所述第三开关K3均受控于所述I路本地解调时钟信号LO_I的反相信号或所述Q路本地解调时钟信号LO_Q的反相信号以进行同开同关，以此对经过所述可编程增益放大器PGA放大的交流电压或交流电流采用相位相干方式进行混频处理，从而产生与所述外部传感器400交流阻抗特性对应的I路幅值信号和Q路幅值信号。

作为示例，如图2所示，所述模数转换模块600包括一模数转换器SDMADC，用于对所述I路幅值信号和所述Q路幅值信号进行采集、量化处理并将其解调到直流，以输出所述I路幅值信号的幅值I和所述Q路幅值信号的幅值Q。本示例中，为了提高表征所述外部传感器400交流阻抗特性的模值和角度的准确度，所述模数转换模块600还用于对所述I路幅值信号的幅值和所述Q路幅值信号的幅值进行累积、平均处理，以过滤掉高频杂波；此时，如图2所示，所述模数转换模块600包括：模数转换器SDMADC、加法器及均值运算器；所述模数转换器SDMADC的输入端连接于所述串行解调模块500的输出端，所述模数转换器SDMADC的输出端连接于所述加法器的第一输入端，所述加法器的第二输入端连接于所述均值运算器的输出端，所述加法器的输出端连接于所述均值运算器的输入端，所述均值运算器的输出端作为所述模数转换模块600的输出端；其中，所述模数转换器SDMADC及所述均值运算器均受控于复位信号RST。

作为示例，如图2所示，所述运算模块700通过对所述I路幅值信号的幅值和所述Q路幅值信号的幅值进行均方和运算以得到与所述外部传感器的交流阻抗特性对应的模值(即幅度)，对应公式如下：

通过对所述I路幅值信号的幅值和所述Q路幅值信号的幅值相除后进行反正切运算以得到与所述外部传感器的交流阻抗特性对应的角度(即相位)，对应公式如下：

从而实现通过幅度和相位对所述外部传感器400的交流阻抗特性进行表征。本示例中，所述运算模块700可以为DSP。

综上所述，本发明的一种交流传输特性检测电路，包括：基准时钟产生器、解调时钟产生器、激励信号产生器、外部传感器、串行解调模块、模数转换模块及运算模块，通过采用在同一通道、不同时间点利用不同相位的混频时钟方式，采集与外部传感器交流阻抗特性对应的幅度和相位，以此实现对外部传感器交流阻抗特性的表征。本发明所述检测电路的硬件电路简单、采样点少、算法精确，更适用于深亚微米工艺下信号采集和分析电路的实现。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims

1.一种交流传输特性检测电路，其特征在于，所述检测电路包括：

基准时钟产生器，用于产生基准时钟信号；

2.根据权利要求1所述的交流传输特性检测电路，其特征在于，所述解调时钟产生器包括：

3.根据权利要求2所述的交流传输特性检测电路，其特征在于，所述解调时钟产生单元包括：M个D触发器；每一D触发器的数据输入端均与其输出反相端连接，M个D触发器的复位端均接入复位信号，第一个D触发器的时钟输入端连接于所述基准时钟产生器的输出端，后(M-1)个D触发器的时钟输入端依次连接于前一D触发器的输出同相端，第M个D触发器的输出同相端作为所述解调时钟产生单元的输出端；其中，M＝N-2，N为所述解调时钟信号与所述基准时钟信号的分频比。

4.根据权利要求2所述的交流传输特性检测电路，其特征在于，所述本地解调时钟产生单元包括：四个D触发器；四个D触发器的时钟输入端均连接于所述解调时钟产生单元的输出端，四个D触发器的复位端均接入复位信号，第一个D触发器的数据输入端连接于第四个D触发器的输出反相端，后三个D触发器的数据输入端依次连接于前一D触发器的输出同相端，第二个D触发器的输出同相端作为所述本地解调时钟产生单元的第一输出端，第四个D触发器的输出同相端作为所述本地解调时钟产生单元的第二输出端。

5.根据权利要求1所述的交流传输特性检测电路，其特征在于，所述串行解调模块包括：可编程增益放大器、反相器、第一开关、第二开关、第三开关及第四开关；所述可编程增益放大器的输入端连接于所述外部传感器的输出端，所述可编程增益放大器的第一输出端连接于所述第一开关的第一连接端及所述第二开关的第一连接端，所述可编程增益放大器的第二输出端连接于所述第三开关的第一连接端及所述第四开关的第一连接端，所述第一开关的第二连接端连接于所述第三开关的第二连接端并作为所述串行解调模块的第一输出端，所述第二开关的第二连接端连接于所述第四开关的第二连接端并作为所述串行解调模块的第二输出端，所述第一开关的控制端及所述第四开关的控制端均连接于所述解调时钟产生器的输出端，所述第二开关的控制端及所述第三开关的控制端均通过所述反相器连接于所述解调时钟产生器的输出端。

6.根据权利要求1所述的交流传输特性检测电路，其特征在于，所述激励信号产生器产生的所述激励信号包括电压信号或电流信号。

7.根据权利要求6所述的交流传输特性检测电路，其特征在于，在所述激励信号为电流信号时，所述激励信号产生器包括：直接数字合成器、数模转换器、低通滤波器、电阻及缓冲放大器；所述直接数字合成器的输入端连接于所述基准时钟产生器的输出端，所述直接数字合成器的输出端连接于所述数模转换器的输入端，所述数模转换器的输出端连接于所述低通滤波器的输入端，所述低通滤波器的输出端连接于所述电阻的一端，所述电阻的另一端连接于所述缓冲放大器的输入端，所述缓冲放大器的输出端作为所述激励信号产生器的输出端。

8.根据权利要求1所述的交流传输特性检测电路，其特征在于，所述模数转换模块还用于对所述I路幅值信号的幅值和所述Q路幅值信号的幅值进行累积、平均处理。

9.根据权利要求8所述的交流传输特性检测电路，其特征在于，所述模数转换模块包括：模数转换器、加法器及均值运算器；所述模数转换器的输入端连接于所述串行解调模块的输出端，所述模数转换器的输出端连接于所述加法器的第一输入端，所述加法器的第二输入端连接于所述均值运算器的输出端，所述加法器的输出端连接于所述均值运算器的输入端，所述均值运算器的输出端作为所述模数转换模块的输出端；其中，所述模数转换器及所述均值运算器均受控于复位信号。

10.根据权利要求1所述的交流传输特性检测电路，其特征在于，所述运算模块通过对所述I路幅值信号的幅值和所述Q路幅值信号的幅值进行均方和运算以得到与所述外部传感器的交流阻抗特性对应的模值，通过对所述I路幅值信号的幅值和所述Q路幅值信号的幅值相除后进行反正切运算以得到与所述外部传感器的交流阻抗特性对应的角度。