KR100508070B1

KR100508070B1 - 임피던스 검출 회로, 임피던스 검출 장치 및 임피던스검출 방법

Info

Publication number: KR100508070B1
Application number: KR10-2001-7014204A
Authority: KR
Inventors: 야카베마사미; 마츠모토도시유키; 히로타요시히로; 나카노고이치
Original assignee: 도쿄 엘렉트론 가부시키가이샤; 호쿠토 덴시 고교 가부시키가이샤
Priority date: 2000-03-07
Filing date: 2001-03-07
Publication date: 2005-08-17
Also published as: DE60129529D1; CN1364235A; US6756790B2; KR20020019909A; TW546480B; DK1219967T3; ATE368231T1; US20020171454A1; CN1250976C; AU4104301A; DE60129529T2; EP1219967B1; WO2001067118A1; EP1219967A4; EP1219967A1

Abstract

코어부(1)의 제2 연산 증폭기(11)는 반전 입력 단자와 출력 단자를 단락한다. 비반전 입력 단자에 신호선(19)을 접속한다. 신호선(19)에 용량 센서(18)를 접속한다. 제1 연산 증폭기(12)는 비반전 입력 단자를 접지한다. 반전 입력 단자에 제1 저항(15) 및 제2 저항(16)의 각각 일단을 접속한다. 제1 저항(15)의 다른 단은 교류 전압 발생기(14)에 접속한다. 제2 저항(16)의 다른 단은 제1 연산 증폭기(11)의 출력 단자에 접속한다. 코어부(1)의 신호 출력 단자(21)는 반전 증폭 디바이스(2)에 접속한다. 코어부(1)의 교류 출력 단자(22) 및 반전 증폭 디바이스부(2)의 반전 출력 단자(42)는 가산 디바이스(3)에 접속한다. 연산 증폭기(36)(40)의 비반전 입력 단자는 접지한다.

Description

임피던스 검출 회로, 임피던스 검출 장치 및 임피던스 검출 방법{Impedance detector circuit, impedance detector and method of impedance detection}

본 발명은 용량 센서와 같은 임피던스 소자가 가지는 임피던스를 검출하기 위해 유용한 임피던스 검출 회로, 임피던스 검출 장치 및 임피던스 검출 방법에 관한 것이다.

임피던스 검출 회로의 종래예로서, 특개평 9-280806호 공보에 기재된 것을 들 수 있다. 도 15는 이 종래의 임피던스 검출 회로를 도시한 회로도이다. 이 검출 회로에서는 전극(54, 55)에서 형성되는 용량 센서(51)가 신호선(57)을 통해 연산 증폭기(59)의 반전 입력 단자에 접속되어 있다. 그리고 이 연산 증폭기(59)의 출력 단자와 상기 반전 입력 단자의 사이에 콘덴서(60)가 접속되고, 또 비반전 입력 단자에 교류 전압(Vac)이 인가되어 있다. 또, 용량 센서(51)가 접속된 상기 신호선(57)은 시일드선(56)에 의해 피복되어 전기적으로 차폐되어 있다. 그리고 이 시일드선(56)은 연산 증폭기(59)의 비반전 입력 단자에 접속되어 있다. 출력 전압(Vd)은 상기 연산 증폭기(59)의 출력 단자로부터 트랜스(61)를 통해 취출된다.

도 1은 본 발명의 일 실시형태로서의 임피던스 검출 회로의 코어부의 일례를 도시한 회로도,

도 2는 본 발명의 일 실시형태로서의 임피던스 검출 회로의 코어부의 일례를 도시한 회로도,

도 3은 본 발명의 일 실시형태로서의 임피던스 검출 회로의 일례를 도시한 회로도,

도 4는 본 발명의 일 실시형태로서의 임피던스 검출 회로의 일 부분의 일례를 도시한 회로도,

도 5는 본 발명의 일 실시형태로서의 임피던스 검출 회로의 일 부분의 일례를 도시한 회로도,

도 6은 본 발명의 일 실시형태로서의 임피던스 검출 회로의 일 부분의 일례를 도시한 회로도,

도 7은 예컨대 도 1, 도 2 또는 도 6에 설치된 진폭 위상 보상 디바이스의 회로의 일례를 도시한 회로도,

도 8은 예컨대, 도 1, 도 2 또는 도 3에 설치된 전압 폴로워 또는 제2 연산 증폭기의 입력측의 일례를 도시한 회로도,

도 9는 예컨대, 도 1, 도 2 또는 도 3에 설치된 신호선의 단부의 일례를 도시한 회로도,

도 10은 본 발명의 일 실시형태의 임피던스 검출 장치의 일례를 도시한 모식 투과 사시도,

도 11은 신호선의 단부의 다른 예 중의 하나를 도시한 회로도,

도 12는 본 발명의 일 실시형태로서의 임피던스 검출 회로의 코어부의 일례를 도시한 회로도,

도 13은 본 발명의 일 실시형태로서의 임피던스 검출 회로의 코어부의 일례를 도시한 회로도,

도 14는 본 발명의 일 실시헝태로서의 임피던스 검출 회로의 코어부의 일례를 도시한 회로도,

도 15는 종래의 임피던스 검출 회로의 예를 도시한 회로도이다.

본 발명의 임피던스 검출 회로에서는, 전압 폴로워와 제1 연산 증폭기를 포함하고, 상기 전압 폴로워의 입력 단자에 그 일단이 접속되어 다른 단에 임피던스 소자를 접속할 수 있는 신호선과, 상기 신호선의 적어도 일부를 전기적으로 차폐하는 시일드와, 이 시일드에 시일드 전압을 인가하는 시일드 전압 인가 장치와, 제1 연산 증폭기의 출력 단자와 상기 신호선 사이에 설치된 제1 임피던스와, 제1 연산 증폭기의 출력 단자에 접속된 신호 출력 단자를 적어도 포함하고 있다.

또, 본 발명의 임피던스 검출 회로에서는, 제1 연산 증폭기와, 양 입력 단자가 가상 쇼트의 상태에 있는 제2 연산 증폭기와, 제2 연산 증폭기의 한 쪽의 입력 단자에 그 일단이 접속되어 다른 단에 임피던스 소자를 접속할 수 있는 신호선과, 상기 신호선의 적어도 일부를 전기적으로 차폐하는 시일드와, 제1 연산 증폭기의 출력 단자와 상기 신호선의 사이에 설치된 제1 임피던스와, 제1 연산 증폭기의 출력 단자에 접속된 신호 출력 단자를 적어도 포함하고 있다.

또, 본 발명의 임피던스 검출 장치에서는, 상기 임피던스 검출 회로와, 상기 신호선에 외부로부터 임피던스 소자를 접속할 수 있는 단자를 적어도 포함하고 있다. 이 때, 본 임피던스 검출 회로를 실장한 기판의 적어도 일부를 전기적으로 차폐하는 시일드를 더 설치하여, 이 시일드에 상기 시일드 전압을 인가해도 좋다.

본 발명의 임피던스 검출 방법에서는, 전압 폴로워의 한 쪽의 입력 단자를 신호선에 접속하고 또 전류의 출입이 없는 상태로 하고, 상기 전압 폴로워의 출력 전압에 따른 시일드 전압을 상기 신호선의 적어도 일부의 시일드에 인가하여, 상기 신호선에 접속된 제1 임피던스에 흐르는 전류에 의해 임피던스 소자의 임피던스를 검출하는 방법을 포함한다.

또, 본 발명의 임피던스 검출 방법은, 제2 연산 증폭기의 양(兩) 입력 단자를 가상 쇼트로 하고, 한 쪽의 입력 단자를 신호선에 접속하고 또 전류의 출입이 없는 상태로 하고, 다른 쪽의 입력 단자를 상기 신호선의 적어도 일부의 시일드에 접속하여, 임피던스 소자에 걸리는 전압을 상기 신호선에 접속되는 제1 임피던스와 제1 연산 증폭기에 의해 증폭함으로써, 임피던스 소자의 임피던스를 검출하는 방법을 포함한다.

발명자들에 의한 상기 종래예에 가까이 관련하는 시험에서, 센서(51)의 용량을 작게 하면(예컨대 10^-15F의 오더), 기대되는 정확한 출력 전압(Vd)을 얻을 수 없어, 오차가 커지는 현상이 발생했다. 따라서, 발명자들은 이 현상에 대해서 검토를 거듭했다. 그리고 그 결과, 다음와 같은 사실을 얻기에 이르렀다.

상기 종래예의 연산 증폭기(59)는 가상 쇼트의 상태에 있고, 그 입력 단자에 교류 전압(Vac)이 인가된다. 그러나, 특히 연산 증폭기(59)의 비반전 입력 단자 전압이 고주파의 교류 전압(Vac)에 의해 변동되었을 때, 연산 증폭기(59) 내부의 트랙킹 에러 등에 의해, 반전 입력 단자와 비반전 입력 단자의 전압 사이에 미묘한 위상·진폭의 어긋남이 발생한다는 것을 알 수 있었다. 그리고, 이 어긋남 등에 의해 연산 증폭기(59)의 출력 전압에 상기 교류 전압(Vac)의 고주파가 중첩되는 현상이 발생하여, 이들이 상기 오차의 요인의 하나가 되는 것도 알 수 있었다. 또, 하나의 연산 증폭기(59)가 가상 쇼트와 게인의 두 가지의 기능을 가지기 때문에, 고주파 동작시에는 요동이 발생하는 것 등을 알 수 있었다.

이들의 결과로부터, 상기 종래예와 같이 연산 증폭기(59)의 가상 쇼트를 이용하여 신호선(57)과 시일드선(56)을 동 전위로 하는 것만으로는 용량 센서(51)의 용량이 매우 작아질 때, 무시할 수 없는 부유 용량이 신호선(57)과 시일드선(56)의 사이에 존재하므로, 이 부유 용량의 영향에 의해 상기 출력 전압(Vd)에 오차가 발생해 버린다는 것을 알 수 있었다.

한편, 최근의 센서 제조 기술의 향상에 따라, 상기와 같이 예컨대 10^-15F의 오더와 같은 미소 임피던스를 가지거나, 그 오더의 변화를 검출할 수 있는 센서가 등장하고 있다. 이와 같은 센서를 이용하면, 종래 곤란했던 미소한 물리 현상의 감시가 용이해진다. 따라서, 이와 같은 센서가 가지는 미소한 임피던스나 미소 임피던스 변화를 정확하게 검출할 수 있는 회로 및 장치의 필요성이 높아지고 있다.

본 발명은 이와 같은 필요성과, 상기 문제를 개량하기 위해 이루어진 것으로, 미소한 임피던스 또는 미소한 임피던스의 변화를 정확하게 검출하기 위해 유용한 임피던스 검출 회로, 임피던스 검출 장치 및 임피던스 검출 방법을 제공하는 것에 있다.

본 임피던스 검출 회로의 일례에서는, 전압 폴로워와 제1 연산 증폭기를 포함하고, 상기 전압 폴로워의 입력 단자에 그 일단이 접속되어 다른 단에 임피던스 소자를 접속할 수 있는 신호선과, 상기 신호선의 적어도 일부를 전기적으로 차폐하는 시일드와, 이 시일드에 시일드 전압을 인가하는 시일드 전압 인가 장치와, 제1 연산 증폭기의 출력 단자와 상기 신호선 사이에 설치된 제1 임피던스와 제1 연산 증폭기의 출력 단자에 접속된 신호 출력 단자를 적어도 포함하고 있다.

또, 본 임피던스 검출 회로의 일례에서는 제1 연산 증폭기와, 양(兩) 입력 단자가 가상 쇼트의 상태에 있는 제2 연산 증폭기와, 제2 연산 증폭기의 한 쪽의 입력 단자에 그 일단이 접속되고 다른 단에 임피던스 소자를 접속할 수 있는 신호선과, 상기 신호선의 적어도 일부를 전기적으로 차폐하는 시일드와, 제1 연산 증폭기의 출력 단자와 상기 신호선 사이에 설치된 제1 임피던스와, 제1 연산 증폭기의 출력 단자에 접속된 신호 출력 단자를 적어도 포함하고 있다. 또, 이 시일드에는 시일드 전압 인가 장치가 접속되어도 좋다.

이들의 본 예는 상기 시일드 전압 인가 장치가 위상 진폭 보상 디바이스를 포함해도 좋고, 제1 연산 증폭기의 한 쪽의 입력 단자가 소정의 제1 전압에 접속되어도 좋다.

또, 본 임피던스 검출 회로의 일례에서는, 상기 신호 출력 단자의 출력 전압으로부터 상기 전압 폴로워 또는 제2 연산 증폭기의 출력 전압을 제거하는 캔슬 장치를 설치해도 좋다. 여기에서, 이 캔슬 장치의 예로서, 이것이 이들 두 개의 출력 전압 중 한 쪽의 전압을 제3 연산 증폭기를 이용하여 반전시키는 반전 증폭기 디바이스와, 다른 쪽의 전압과 상기 반전 증폭 디바이스의 출력 전압을 가산하는 가산 디바이스를 포함해도 좋다. 또, 이 캔슬 장치의 예로서 이것이 이들 두 출력 전압 중 한 쪽의 전압을 반전시키는 반전 증폭 디바이스와, 다른 쪽의 전압과 상기 반전 증폭 디바이스의 출력 전압을 제4 연산 증폭기를 이용하여 가산하는 가산 디바이스를 포함해도 좋다. 이와 같이 반전 증폭 디바이스와 가산 디바이스를 치환하는 것은 가능하다. 그리고, 이들 제3 연산 증폭기 그리고/또는 제4 연산 증폭기는 한 쪽의 입력 단자가 소정의 제1 전압에 접속되어도 좋다. 또, 상기 반전 증폭 디바이스는 위상 진폭 보상 장치를 구비해도 좋다.

본 임피던스 검출 회로의 일례에서는 캔슬 장치는, 상기 두 개의 출력 전압을 입력 단자에 가지는 감산기를 포함하는 구성으로 해도 좋고, 또 이 감산기가 제5 연산 증폭기를 포함하고, 제5 연산 증폭기의 한 쪽의 입력 단자가 소정의 제1 전압에 접속되도록 해도 좋다. 또, 감산기의 입력 단자에 위상 진폭 보상 장치를 접속해도 좋다.

이들 본 임피던스 검출 회로의 일례에서는, 상기 신호선에 접속된 임피던스 소자에 구체적으로는 반(反)신호선 측에, 직류 바이어스 및/또는 교류 바이어스를 중첩해도 좋다.

본 임피던스 검출 회로의 일례는, 또 적어도 하나의 단자를 가지는 일차측 접속 단자와 적어도 두 개의 단자를 가지는 이차측 접속 단자를 구비한 절환 디바이스를 포함해도 좋다. 이 절환 디바이스의 일례에서는 일차측 접속 단자는 적어도 임피던스 소자에 접속되고, 이차측 접속 단자는 적어도 신호선과 시일드에 접속되고, 일차측 접속 단자의 접속 부분이 이차측 접속 단자 사이에서 변화한다. 그리고, 이 이차측 접속 단자에서는 하나의 단자의 전압에 대해 소정의 관계에 있는 전압이 다른 단자에 인가되어도 좋다. 여기에서는, 절환 접속 가능한 다른 디바이스를 더 설치하는 것이 배제되지 않은 것은 물론이고, 상기 절환 디바이스가 다수 구비되어도 좋다.

본 임피던스 검출 회로의 일례에서는, 한편, 제1 임피던스가 다수의 저항을 가지고, 상기 다수의 저항 중, 적어도 하나를 선택할 수 있는 하나 또는 다수의 선택 디바이스를 포함해도 좋다. 이 선택 디바이스는 상기 절환 디바이스와 유사한 구성으로 할 수 있다. 이들은 제1 임피던스와 신호선 사이, 또는 제1 임피던스와 신호 출력 단자 사이 중 어느 하나 또는 양쪽에 구비되어도 좋다. 또, 양쪽에 구비한 것이, 선택되지 않은 임피던스의 영향을 작게 할 수 있다.

이들 본 예의 절환 디바이스 또는 선택 디바이스는 이들을 다수 가지는 멀티플렉서로 만들어도 좋다. 또, 이들 예의 임피던스 검출 회로의 증폭 특성을 결정하는 임피던스 부분의 임피던스값을 변경하기 위한 변경 장치로서 이들의 절환 디바이스 또는 선택 디바이스 등이 이용되어도 좋다.

이들의 본예의 임피던스 소자가 저항 성분일 때는, 제1 임피던스가 저항이고, 임피던스 소자가 용량 성분일 때는, 제1 임피던스는 용량인 것이 신호의 위상이나 진폭을 조정하기 쉬워 바람직하다.

본 임피던스 검출 장치의 일례에서는, 본 임피던스 검출 회로의 예와, 상기 신호선에 외부로부터 임피던스 소자를 접속할 수 있는 단자를 적어도 포함하고 있다. 이 때, 이들의 임피던스 검출 회로의 예를 실장한 기판의 적어도 일부를 전기적으로 차폐하는 시일드를 설치하고, 또 이 시일드에 상기한 시일드 전압을 인가해도 좋다. 또, 임피던스 검출 장치의 일례에서는 상기 시일드를 외부에 접속할 수 있는 단자나, 임피던스 소자에 바이어스를 외부로부터 중첩할 수 있도록 바이어스 단자에 접속되는 바이어스 입력 단자를 포함해도 좋다. 이들 단자는 측정의 정밀도를 유지한 채, 실제로 사용할 때의 이용성을 매우 높일 수 있다.

본 임피던스 검출 방법의 일례에서는 전압 폴로워의 한 쪽의 입력 단자를 신호선에 접속하고 또 전류의 출입이 없는 상태로 하고, 상기 전압 폴로워의 출력 전압에 따른 시일드 전압을 상기 신호선의 적어도 일부의 시일드에 인가하고, 상기 신호선에 접속된 제1 임피던스에 흐르는 전류에 의해 임피던스 소자의 임피던스를 검출하는 방법을 적어도 포함한다.

또, 본 임피던스 검출 방법의 일례에서는 제2 연산 증폭기의 양(兩) 입력 단자를 가상 쇼트로 하고, 한 쪽의 입력 단자를 신호선에 접속하고 또 전류의 출입이 없는 상태로 하고, 다른 쪽의 입력 단자를 상기 신호선의 적어도 일부의 시일드에 접속하여, 상기 신호선에 접속된 제1 임피던스에 흐르는 전류에 의해 임피던스 소자의 임피던스를 검출하는 방법을 적어도 포함한다. 이 때, 보다 바람직하게는 상기 시일드에 시일드 전압이 인가된다.

이들 본 임피던스 검출 방법의 예에서는, 또 상기 시일드 전압이 위상 진폭 보상되어 시일드에 인가되어도 좋다.

또, 상기 전압 폴로워의 출력 또는 제2 연산 증폭기의 출력을 상기 임피던스 소자의 검출 신호로부터 차감하도록 해도 좋다.

또, 상기 신호선에 접속된 임피던스 소자에 적어도 직류 바이어스 또는 교류 바이어스의 적어도 어느 하나를 인가해도 좋다.

이들의 본 임피던스 검출 방법의 예에서는, 상기 임피던스 소자의 접속 부분을 상기 신호선으로부터 상기 시일드로 절환하여 초기 설정을 행할 수 있다.

마찬가지로, 제1 임피던스의 값을 변화시켜 제1 임피던스에 가하는 전위차를 변화시켜 게인을 변화시킬 수도 있다.

기재되어 있는 이들 본 예에서, 「임피던스 소자」는 부품으로서의 소자 외, 신호선의 단부에 측정 전극을 설치하고, 이 측정 전극과 측정 대상의 사이에 형성된 임피던스 등도 포함한다.

또, 기재되어 있는 이들의 본예에서 「소정의 제1 전압」은 미리 정해진 전압, 또는 일정한 전압이라고도 할 수 있고, 임피던스 검출 중 또는 제로점 조정 등의 사이, 이미 알고 있는 전압으로 유지되어 있는 것을 가르킨다. 물론, 접지 또는 어스 등으로의 접속도 포함하고, 이와 같은 경우는 제로 볼트의 일정 전압으로 유지되는 것과 등가이다.

또, 기재되어 있는 이들의 본예에서, 「소정의 관계」란, 미리 정해진 관계 또는 이미 알고 있는 관계의 것이다. 일례로서는 두 개의 단자 사이의 전압의 위상과 진폭의 한 쪽 또는 양쪽이 일정한 비율·점차적·랜덤하게 변화하는 관계 또는 일정한 관계를 말하고, 회로 전반의 상황, 접속하는 소자 또는 주변의 환경 등에 의존하고 있다.

전술한 본 임피던스 검출 회로, 임피던스 검출 장치 또는 임피던스 검출 방법의 이들의 예에서는, 전압 폴로워 또는 제2 연산 증폭기에 의해 시일드와 신호선의 전위를 동 전위로 하고, 제1 연산 증폭기에 의해 신호의 전압 증폭을 행하도록 함으로써, 임피던스 검출 회로 내에서 전압 증폭 부분과 시일드·신호선간의 전위를 동 전위로 하는 부분으로 나눌 수 있다. 이에 따라, 신호 출력 전압에 입력되는 교류 전압의 고주파가 중첩되거나 연산 증폭기 내부의 트랙킹 에러 등에 의한 반전 입력 단자와 비반전 입력 단자의 사이에서의 전압의 근소한 위상과 진폭의 어긋남을 거의 없앨 수 있다. 그 결과로서 매우 미소 또는 고정밀도인 임피던스를 측정할 때의 시일드 등에 의한 기생 용량의 영향을 최소한으로 할 수 있다. 이와 같이 하여 임피던스 소자를 흐르는 전류에 정확하게 비례한 신호를 얻는 것이 가능해진다.

또, 이들의 본 예에서는 연산 증폭기의 한 쪽의 입력 단자를 소정의 제1 전압에 접속함으로써, 각 연산 증폭기의 동작이 안정된다. 따라서, 이것은 신호선과 시일드 사이의 부유 용량을 제어하면서, 임피던스 소자에 흐르는 전류에 따라 연산 증폭기의 출력 단자에 나타나는 전압의 고주파 성분을 더 억제할 수 있다.

이들 본 예에서는 시일드 위상 진폭 보상한 전압을 인가함으로써, 고주파의 입력 신호에서도 신호선과 시일드 사이의 전위차를 원하는 값이 되도록 정확하게 제어할 수 있다. 예컨대, 신호선과 시일드 사이의 전위차를 거의 제로로 할 수 있고, 이에 따라 이들 사이의 부유 용량을 거의 없앨 수 있다. 또, 저주파인 경우에는 위상 진폭 보상을 이용하지 않고도 허용 오차 범위가 되는 경우도 있으므로, 이 때는 이것을 사용하지 않아도 좋다.

이들의 본예에서는 절환 디바이스를 이용함에 따라, 리셋이나 초기 설정 등을 임피던스 소자를 접속하면서 또는 분리하는 등 어느 경우에서도 정확하게 행할 수 있다. 이들에 의해, 임피던스 소자와 신호선 사이의 전위차를 소정의 관계로 유지할 수 있다. 예컨대, 이 전위차를 거의 제로로 하면, 양자간의 부유 용량을 거의 없애는 것이 가능하게 되어, 더 정밀도 향상을 도모할 수 있다. 이것은 멀티플렉서에서도 마찬가지이다.

또, 선택 디바이스를 이용하면, 제1 임피던스의 값을 변화시킬 수 있다. 따라서, 제1 임피던스에 걸리는 전위차를 변화시킬 수 있어, 그 게인을 측정 정밀도를 유지한 채 변화시킬 수 있다.

이들 본 임피던스 검출 회로, 장치, 방법에서는 상기한 절환 디바이스 또는 선택 디바이스를 이용함으로써, 선택된 임피던스와, 선택되지 않은 임피던스 사이의 전위차를 소정의 관계로 유지하면서 본 회로의 증폭 특성이나 게인을 변경할 수 있다. 따라서, 검출 대상이나 측정 상황에 따라 측정 범위 절환을 행하는 경우에도, 그 값을 정확하게 변화시켜 고정밀도인 검출을 행할 수 있다.

본 임피던스 검출 장치에서는 외부의 임피던스 소자와의 접속을 측정 신호가 전달하는 접속선과의 사이의 전위차가 정확하게 제어된 시일드로 차폐하는 것이 가능해진다. 예컨대, 시일드 전위를 접속선의 전위와 동일한 것으로 하면, 양자간의 부유 용량을 거의 없애는 것이 가능해진다. 또, 본 임피던스 검출 장치에서는 본 임피던스 검출 회로를 실장한 기판 자체를 시일드로 전기적으로 차폐하므로, 신호선과 시일드 사이의 전위차를 정확하게 제어할 수 있다. 예컨대, 이 전위차를 거의 제로로 하면, 신호선과 기판 외부 사이의 부유 용량을 거의 없앨 수 있어, 미소한 임피던스 또는 미소한 임피던스의 변화를 정확하게 검출할 수 있다.

다음에, 이들 본 임피던스 검출 회로, 임피던스 검출 방법 및 임피던스 검출 장치의 예의 구체적인 실시 형태에 대해서, 도면을 참조하면서 상세히 설명한다.

도 1은 본 예의 임피던스 검출 회로의 코어부(1)를 취하여 도시한 회로도이다. 이 코어부(1)는 제1 연산 증폭기(12) 및 제2 연산 증폭기(11)를 포함하고 있다. 제2 연산 증폭기(11)는 반전 입력 단자와 출력 단자가 단락되어 있으므로, 일면에서는 전압 폴로워라 할 수 있다. 여기에서 전압 폴로워란, 입력 임피던스가 높은 한편, 출력 임피던스가 낮아, 입출력 게인이 1에서, 임피던스 변화기로서 기능하는 것을 말한다. 제2 연산 증폭기(11)의 비반전 입력 단자에는 신호선(19)이 접속되어 있다. 그리고 이 신호선(19)에 임피던스 소자(18)의 일례로서 용량 센서를 접속할 수 있다. 이 용량 센서는 받은 물리량(가속도, 압력, 가스, 광, 음파 등)에 따라 이 센서가 가지는 정전 용량(Cs)을 변화시키는 것이다. 신호선(19)에 접속한 상기 용량 센서의 타단은 바이어스 단자(23)에 접속되거나, 또는 접지된다. 바이어스 단자(23)는 플로우팅이어도 되지만, 교류 또는 직류 또는 그 양쪽의 바이어스 전압이 인가되는 쪽이 보다 정밀도 좋게 측정할 수 있게 된다. 특히, 전압에 의해 임피던스가 변화하는 임피던스 소자의 경우, 이것에 바이어스 전압이 인가되면, 임피던스의 검출 및 C-V 측정을 고정밀도로, 또 용이하게 행할 수 있다.

제1 연산 증폭기(12)는 그 비반전 입력 단자가 접지되는 한편, 반전 입력 단자에는 제1 저항(저항값(R1))(15) 및 제2 저항(저항값(R2))(16)의 각각 일단이 접속되어 있다. 바람직하게는 이와 같이 비반전 입력 단자가 접지되지만, 제로 전위 등의 일정 전압으로 유지되면 좋다. 예컨대 바이어스 전압이 이 비반전 입력 단자에 인가되어도, 그것이 일정 전압으로 유지되면, 이 연산 증폭기의 모든 전기적인 요동을 억제할 수 있다. 따라서, 이와 같은 방법이 채용되어도 좋다. 그리고, 제1 저항(15)의 타단은 교류 전압 발생기(발생 교류 전압(Vin), 각 주파수(ω))(14)에 접속되고, 제2 저항(16)의 타단은 상기 제2 연산 증폭기(11)의 출력 단자에 접속되어 있다.

제1 연산 증폭기(12)의 출력 단자는, 제3 저항(제1 임피던스, 저항값(R3))(17)을 통해 제2 연산 증폭기(11)의 비반전 입력 단자에 접속되어 있다. 제1 연산 증폭기(12)의 출력 단자, 제2 연산 증폭기(11)의 비반전 입력 단자 및 상기 용량 센서를 서로 접속하는 상기 신호선(19)과 제3 저항(17)은, 시일드(20)로 피복되어 있다. 이 시일드(20)는 외부로부터 상기 신호선(19)을 전기적으로 차폐한다. 그리고 이 시일드(20)는 보상 회로(13)를 포함하는 시일드 전압 인가 장치를 통해 제2 연산 증폭기(11)의 출력 단자에 접속되어 있다. 또, 제1 연산 증폭기(12)의 출력 단자에 신호 출력 단자(21)가 접속되고, 제2 연산 증폭기(11)의 출력 단자에 교류 출력 단자(22)가 접속되어 있다. 또, 도면이 번잡해지는 것을 피하기 위해 도 1에서는 도시하지 않지만, 제2 연산 증폭기(11)의 비반전 입력 단자에는 도 8에 일례로서 도시한 바와 같이, 양음 전원간에 접속된 N형 MOSFET(47a), P형 MOSFET(47b)가 아날로그 버퍼(47)로서 설치되어 있다. 그리고, 이 아날로그 버퍼(47)의 입력에서 상기 신호선(19)을 받음으로써, 신호선(19)측에서 본 임피던스를 매우 높은 것으로 하고 있다. 도 2는 본 예의 임피던스 검출 회로의 코어부(1)의 다른 일예이다. 교류 전압 발생기(14)가 제1 연산 증폭기(12)에 반전 입력 단자에 연결되지 않은 다른 부분은 도 1과 같다. 이와 같이, 코어부(1)의 예로서 구성할 수도 있다.

도 9는 상기 코어부(1)의 상기 임피던스 소자(18)로서의 용량 센서와 신호선(19)과의 접속 부분을 상세히 도시하고 있다. 이 접속 부분에는, 절환 스위치(절환 디바이스)(24)가 설치되어 있다. 이 절환 스위치(24)는 1차측 접속 단자(24a)의 접속 부분을 두 개의 2차측 접속 단자(24b)와 (24c)의 사이에서 절환시킬 수 있다. 이 절환 스위치(24)의 2차측 접속 단자(24b)에 상기 신호선(19)이 접속되고, 24c에는 상기 시일드(20)가 접속되어 있다. 그리고, 절환 스위치(24)의 1차측 접속 단자(24a)에 상기 용량 센서의 일단을 접속할 수 있다.

도 7은 상기 코어부(1)에 설치한 보상 회로(13)의 일례를 도시한 회로도이다. 이 보상 회로(13)는 위상 조정부(48)와 진폭 조정부(49)로 구성되어 있다. 위상 조정부(48)는 연산 증폭기(71)를 이용한 전역 통과 필터로서 구성되어 있다. 즉, 입력 단자(30)와 연산 증폭기(71)의 반전 입력 단자의 사이에는 저항(73)이 설치되고, 상기 입력 단자(30)와 비반전 입력 단자의 사이에는 가변 저항(74)이 설치되어 있다. 또, 연산 증폭기(71)의 출력 단자와 반전 입력 단자와의 사이에 저항(75)이 설치되고, 또 연산 증폭기(71)의 비반전 입력 단자에는 콘덴서(76)가 접속되어 있다. 이 예에서는 저항(73)과 저항(75)의 저항값은 서로 동일하다. 그리고 이 위상 조정부(48)의 출력측은 진폭 조정부(49)로의 입력측에 접속되어 있다. 진폭 조정부(49)는 연산 증폭기(72)를 이용한 반전 증폭기로서도 구성되어 있다. 즉, 이 위상 조정부(49)의 입력과 연산 증폭기(72)의 반전 입력 단자의 사이에 저항(77)이 설치되고, 연산 증폭기(72)의 출력 단자와 반전 입력 단자의 사이에 가변 저항(78)이 설치되고, 또 연산 증폭기(72)의 비반전 입력 단자는 접지되어 있다.

도 3은 임피던스 검출 회로의 전체의 일례를 도시한 회로도이다. 도 1의 회로도에서 도시된 코어부(1)에서는, 보상 회로(13)의 입력측이 제2 연산 증폭기(11)의 출력 단자에 접속되어 있는데, 이 예의 회로도에 도시된 코어부(1)에서는 보상 회로(13)의 입력측은 교류 전압 발생기(14)가 접속되어 있다. 후술하는 바와 같이, 이와 같이 접속해도 제2 연산 증폭기(11)의 출력 전압을 위상 진폭 보상하여 시일드(20)에 인가할 수 있다. 이 예의 코어부(1)의 신호 출력 단자(21)에는 제3 연산 증폭기(36)를 구비한 반전 증폭 디바이스(2)가 접속된다. 상기 신호 출력 단자(21)는 저항값 가변의 제4 저항(저항값(R4))(32)을 통해 제3 연산 증폭기(36)의 반전 입력 단자에 접속된다. 그리고 이 반전 입력 단자와 제3 연산 증폭기(36)의 출력 단자의 사이에는 반전 입력 단자측으로부터 순서대로 제5 저항(저항값(R5))(33) 및 저항값 가변의 제6 저항(저항값(R6))(34)이 직렬로 접속되고, 또 이 제6 저항(34)과 병렬로 콘덴서(35)가 접속되어 있다. 또, 제3 연산 증폭기(36)의 비반전 입력 단자는 접지되어 있다.

또, 본예 코어부(1)의 교류 출력 단자(22) 및 상기 반전 증폭부(2)의 반전 출력 단자(42)는 제4 연산 증폭기(40)를 구비한 가산 디바이스(3)에 접속되어 있다. 상기 교류 출력 단자(22)는 제7 저항(저항값(R7))(37)을 통해, 또 상기 반전 출력 단자(42)는 제8 저항(저항값(R8))(38)을 통해, 각각 제4 연산 증폭기(40)의 반전 입력 단자에 접속되어 있다. 그리고, 이 제4 연산 증폭기(40)의 반전 입력 단자와 출력 단자가 제9 저항(저항값(R9))(39)에서 접속되고, 출력 단자는 가산 출력 단자(41)에 접속되어 있다. 또, 제4 연산 증폭기(40)의 비반전 입력 단자는 접지되어 있다.

도 10은 상기 임피던스 검출 회로예를 구비한 임피던스 검출 장치를 도시한 모식 투과 사시도이다. 임피던스 검출 회로가 실장된 기판(44)은 그 내부를 전기적으로 차폐하는 시일드 케이스(시일드)(45) 내에 설치되고, 또 그것은 전기적으로 차폐하는 장치 케이싱(시일드)(4) 내에 배치되어 있다. 이 장치 케이싱(4)에는 임피던스 접속 단자(5), 시일드 단자(6), 바이어스 입력 단자(7) 및 접지 단자(8)가 각각 장치 케이싱(4)에 설치되어 있다. 그리고, 상기 기판(44)으로부터 상기 절환 스위치(24)의 단자(24a)에 접속된 신호선(19)이 연장하여, 임피던스 접속 단자(5)에 접속되어 있다. 이 신호선(19)은 시일드(20)로 피복되어 있는데, 이 시일드(20)는 또 외부를 제2 시일드(시일드)(46)에 의해 피복되고, 또 전기적으로 차폐되어 있다. 시일드(20)는 상기 시일드 케이스(45) 및 시일드 단자(6)에 접속되어 있다. 또, 상기 장치 케이싱(4)과 제2 시일드(46)가 접지 단자(8)에 접속되고, 장치 케이싱(4)도 접지되어 있다. 바이어스 입력 단자(7)는 상기 검출 회로의 바이어스 단자(23)에 접속되어 있다. 또, 상기 바이어스 입력 단자(7)는 상기 바이어스 단자(23)가 폴로우팅이나 접지의 양태가 되는 경우에는 설치되지 않는 경우도 있다.

다음에, 상기의 예와 같이 구성된 임피던스 검출 회로 및 임피던스 검출 장치의 동작에 대해서 설명한다. 먼저, 상기 임피던스 접속 단자(5)로부터 연장하는 신호선(19)의 단부에, 임피던스 소자(18)의 일례로서 용량 센서를 접속한다. 이 접속에는 2중 시일드 케이블을 이용한다. 그리고 이 케이블의 축선을 상기 용량 센서의 접속에 이용하는 동시에, 내측 시일드를 시일드 단자(6)에 접속한다. 외측 시일드는 케이블의 길이, 케이블 종류, 사용 환경 등에 의해 접지 단자(8)에 접속하거나, 시일드 단자(6)에 접속하는 등, 경우에 따라 적당히 구분하여 사용하면 된다. 또, 바이어스 입력 단자(7)는 이 예에서는 접지 단자(8)와 접속한다.

상기 용량 센서의 임피던스를 Z로 한다. 그러면 상기 코어부(1)에서, 교류 출력 단자(22)의 전압(Vo)은,

Vo = -(R2/R1)·Vin (1)

로 나타낸다. 즉, 제1 연산 증폭기(12)와, 제2 연산 증폭기(11)를 포함하는 전압 폴로워와, 제1 저항(15)과, 제2 저항(16)에 의해 입력 전압(Vin)을 증폭한 전압(Vo)을 전압 폴로워의 출력 단자로부터 출력시키는 증폭 회로가 구성되어 있다. 다시 말하면, 제2 연산 증폭기(11)의 양 입력 단자가 가상 쇼트 상태이고, 제1 연산 증폭기(12)를 포함하여 증폭 회로가 구성되어 있다고도 할 수 있다.

반전 증폭 디바이스(2)의 게인이 -1이 되도록 저항(32, 33, 34)을 설정하면, 반전 출력 단자(42)의 전압(Vb)은,

Vb = -Vc

로 나타난다.

또, 계산을 위해, 상기 가산 디바이스(3)에만 주목했을 때의 가산 출력 단자(41)의 전압(Va)은,

Va = -R9·((Vo/R7)+(Vb/R8))

가 되므로, 각 저항값을 R7 = R8 = R9와 동일하게 해 두면, Va는

Va = - (Vo + Vb)

= - (Vo - Vc)

= Vc - Vo (2)

가 되어, 반전 증폭 디바이스(2)와 가산 디바이스(3)에 의해 캔슬 장치가 구성된다는 것을 알 수 있다.

여기에서 제3 저항(17)을 상기 용량 센서를 향해 흐르는 전류를 i로 하면, 전압 폴로워나 가상 쇼트 등의 기능에 의해 전류(i)의 거의 전량이 상기 용량 센서에 흐르게 되므로 Vo = Z ·i가 되어, 신호 출력 단자(21)로부터 출력되는 검출 신호의 전압(Vc)은,

Vc = i·R3 + Vo

= (1 + R3 / Z)·Vo

로 나타나고, 검출 신호(Vc)가 제2 연산 증폭기의 출력 단자로 나타나는 Vo를 포함한다는 것을 알 수 있다. 이것을 (1), (2)식을 이용하여 변형하면,

Va = Vc - Vo

= (1+R3 / Z)·Vo - Vo

= (R3 / Z)·Vo

= -(R3·R2/(Z·R1))·Vin

이 된다.

Z = 1/(jωCs)

이므로, 전압(Va)은 결국,

Va = - (jωCs·R3·R2/R1)·Vin

으로 표현된다. 따라서, 가산 출력 단자(41)에서는 상기 용량 센서의 용량값(Cs)에 비례한 전압값(Va)이 얻어진다. 따라서, 가산 출력 단자(41)로부터 전압(Va)을 취출하고, 그 후에 이 Va에 따라 여러 신호 처리를 행함으로써 정확한 용량값(Cs)을 얻을 수 있다.

제2 연산 증폭기(11)는 그 반전 입력 단자와 비반전 입력 단자를 가상 쇼트의 상태로서 동작하고 있다. 그러나, 제2 연산 증폭기(11)의 입력 임피던스도 이상적인 무한대는 아니기 때문에, 상술한 바와 같이 반전 입력 단자의 전압(Vom)과 비반전 입력 단자의 전압(Vop)의 사이에는 미소한 진폭차 및 위상차가 발생한다. 그리고 이 진폭차 및 위상차는 입력 신호의 주파수가 높아질수록 현저해진다. Vin이 10⁹Hz 오더의 주파수에서 상기 용량 센서의 용량(Cs)이 예컨대 10^-15F 정도의 오더이면, Vom과 Vop 사이의 진폭차 및 위상차는 무시할 수 없다. 이 때문에 Cs가 제로일 때도 Vo = -Vb가 되지 않아, 측정 오차가 발생한다. 따라서, 상기 용량 센서의 용량값(Cs)을 측정하기 전에 상기 절환 스위치(24)의 1차측 접속 단자(24a)를 시일드(20)에 접속되는 이차측 접속 단자(24c)에 스위치하여 제2 연산 증폭기(11)의 비반전 입력 단자로부터 상기 용량 센서를 제거한 상태로 한다. 그리고, 이 상태에서, 상기 임피던스 검출 회로를 작동시킨다. 여기에서 Vo = -Vb, 즉 Va = 0이 되도록 반전 증폭 디바이스(2)의 제4 저항(32)을 조정하여 Vb의 진폭을 Vo로 맞추고, 또 용량이 병렬로 접속되어 있는 제6 저항(34)을 조정함으로써 위상을 회전시켜, Vb의 위상을 -Vo에 맞춘다. 이들의 것은 즉, 반전 증폭 디바이스(2)가 제로 조정 수단으로서도 기능한다는 것도 나타낸다.

지금까지 도시해 온 바와 같이, Vom과 Vop의 사이에는 근소하게 위상차·진폭 차가 있지만, 모두 교류 전압(Vin)에 동기한 신호이다. 따라서, 상기 보상 회로(13)의 위상 조정부(48)에 설치된 가변 저항(74)에 의해 Vin의 위상을 조정하고, 진폭 조정부(49)에 설치된 가변 저항(78)에 의해 Vin의 진폭을 조정함으로써, Vop와 위상 및 진폭이 동일한 시일드 전압(Vos)을 형성한다. 즉, 시일드 전압 발생기는 적어도 교류 전압 발생기(14) 및 보상 회로(13)를 포함하고 있다. 도 1에 도시한 회로예에서는 보상 회로(13)의 입력측이 제2 연산 증폭기(11)의 출력 단자에 접속되어 있다. 도 1 및 도 3 모두, 제2 연산 증폭기(11)의 출력 전압(Vo)은 교류 전압(Vin)과 동기한 신호이다. 그리고, 그 비반전 입력 단자, 즉 신호선(19)의 전압과 출력 전압(Vo)은 가상 쇼트에 의해 거의 동일하다. 따라서, 도 3에 도시한 바와 같이 Vin을 위상 진폭 보상하여 시일드(20)에 인가하는 것은, 도 1과 같이 출력 전압(Vo)을 위상 진폭 보상한 신호를 시일드(20)에 인가하는 것과 기능적으로 동일하다. 전압 폴로워의 출력인 Vo보다도 검출 회로의 입력 신호인 Vin의 쪽이 노이즈 성분이 작기 때문에, Vin을 위상 진폭 보상하여 Vos를 형성하여, 시일드(20)에 인가하는 쪽이 보다 고정밀도인 검출을 할 수 있다. 이들에 따라 시일드(20)의 전압은 순시에도 신호선(19)의 전압과 동일해지게 되어, 신호선(19)과 시일드(20) 사이의 부유 용량은 확실하게 취소할 수 있다.

상기 임피던스 검출 회로예 및 임피던스 검출 장치예에서는, 보상 회로(13)에서 교류 전압(Vin)(또는 전압 폴로워의 출력 전압(Vo))의 진폭 및 위상을 조정하여, 신호선(19)의 전압(Vop)과 진폭 및 위상이 동등한 시일드 전압(Vos)을 형성하여, 이것을 시일드(20)에 인가하고 있다. 따라서, Vin이 수 kHz∼수백 kHz 정도의 저주파일 뿐 아니라, 예컨대 10⁹Hz 이상의 고주파에서도 신호선(19)과 시일드(20) 사이의 부유 용량을 확실하게 거의 없애, 상기 용량 센서가 가지는 용량(Cs)만을 정확하게 검출할 수 있다.

여기에서, 제2 연산 증폭기(11)는 모든 단자가 교류 동작하기 때문에, 이 제2 연산 증폭기(11)만으로 큰 게인을 얻고자 하면, 요동 등에 의한 연산 오차가 커지게 된다. 그 결과, 용량값(Cs)의 측정값에 오차가 포함된다. 그것을 방지하기 위해, 이들의 본예에서는 제2 연산 증폭기(11)의 반전 입력 단자와 출력 단자를 단락하여, 거의 게인 = 1의 전압 폴로워로 하여, 이들을 기능시키고 있다. 그리고, 필요한 게인은 제1 연산 증폭기(12)에 의해 얻고 있다. 따라서, Cs의 측정을 정확하게 행할 수 있다. 또, 증폭을 행하는 제1 연산 증폭기(12)는 그 비반전 입력 단자를 접지하고 있다. 비반전 입력 단자를 접지하면 이 단자의 전압이 안정되므로, 특히 이 연산 증폭기를 고속 동작시키는 경우에, 출력 신호에 포함되는 고주파를 억제할 수 있다. 또, 이 단자는 전압이 안정되면 좋으므로, 접지 이외에 일정한 전압이 인가되어도 좋다. 이들에 의해, 종래의 회로에서 오차 요인으로 되고 있던 Va의 고주파 성분이 대폭으로 저감되어, 측정 정밀도도 또 현저하게 향상시킬 수 있다. 따라서, 일단 고정밀도인 Cs의 측정을 할 수 있다.

도 3 내지 도 6의 예에서는 Vc에서 Vo를 차감함으로써, Cs에 비례한 전압(Va)을 취출하도록 하고 있다. 즉, 상기 용량 센서에 흐르는 전류만을 검출할 수 있다. 이들에 따라, Cs를 산출하기 위해 필요한 이후의 신호처리회로를 간소화할 수 있어, 오차 요인의 발생을 대폭으로 억제할 수 있다. Vc에서 Vo를 차감하는 데에는, 도 4, 도 5나 도 6에 있는 바와 같이, 직접 감산기를 이용하는 경우가 많다. 이 경우, 제5 연산 증폭기(50, 51)의 입력 단자에는 Vc와 Vo가 직접 인가된다. 이 때, 연산 증폭기(50)와 같이, 안정화하기 위해 하나의 단자가 접지 또는 일정한 전압으로 유지되도록 해도 좋다. 또, 도 6에서는 Vc의 입력측에 위상 보상 회로를 설치하고 있지만, 이 예와 같이 어느 입력 단자에 위상 진폭 보상 회로가 부가되어도 좋다. 또, 한편, 도 3과 같이 Vc에서 Vo를 차감하는 데에 있어서는, Vc를 반전하고 나서 Vo를 가산하도록 해도 좋다. 이것은 연산 증폭기의 동작을 고정밀도로 안정화시키기 위해서는 연산 증폭기의 비반전 입력 단자를 접지 또는 일정한 전압으로 유지하는 것이 바람직하지만, 이 예와 같이 반전 증폭기와 가산기의 구성으로 하면, 각각 연산 증폭기의 비반전 입력 단자에 접지 또는 일정한 전압을 인가하여, 그 상태를 유지할 수 있다. 이 예의 경우에서는 반전 증폭 디바이스(2)를 구성하는 제3 연산 증폭기(36)와 가산 디바이스(3)를 구성하는 제4 연산 증폭기(40)의 비반전 입력 단자를 각각 접지하고 있다. 고속으로 동작시키는 경우에는 이들의 비반전 입력 단자가 일정한 전압값으로 유지되면 연산 증폭기의 동작이 안정되므로, 이러한 소정의 전압으로 단자를 접속하는 것이 바람직하다. 이와 같이 함으로써 연산 증폭기(40)의 출력 전압(Va)에 포함될 수 있는 고주파를 억제하여, 또 정밀도가 높은 Cs의 측정을 할 수 있다.

제2 연산 증폭기(11)는 그 반전 입력 단자와 비반전 입력 단자를 가상 쇼트의 상태로 동작하고 있다. 그러나, 상기에 기재한 바와 같이, 양(兩) 입력 단자 전압(Vom, Vop)간에 진폭차 및 위상차가 발생하는 경우도 있다. 이 때문에, 반전 증폭 디바이스(2) 및 가산 디바이스(3)의 증폭도를 가령 정확하게 「1」이 되도록 설정할 수 있어도, Cs = 0일 때에 Va = 0이 되지 않는 경우가 있다. 따라서, 도 3의 예에서는 반전 증폭기(2)에서 Vc의 위상 및 진폭을 조정할 수 있도록 하여, Cs = 0일 때에 거의 Va = 0가 되도록 제로 조정할 수 있도록 하고 있다. 또, 여기에서의 위상 조정은 연산 증폭기의 비반전 입력 단자에 콘덴서를 접속한 전역 통과 필터에 의한 것이 아니라, 연산 증폭기의 비반전 입력 단자를 접지하는 동시에 귀환 회로에 용량 성분을 설치한 반전 증폭기에 의해 행하도록 하고 있다. 따라서, 여기에서도 출력 신호에 포함될 수 있는 고주파를 억제하여, Cs의 측정 정밀도가 저하하는 것을 방지하고 있다.

제로 조정은 상기 용량 센서의 접속을 분리한 상태를 말한다. 그러나, 이 접속 분리를 통상의 스위치로 행하면, 분리된 상기 용량 센서와 신호선(19) 사이에 발생하는 부유 용량에 의해, 정확한 제로 조정을 할 수 없다. 따라서, 본 예의 임피던스 검출 회로에서는, 신호선(19)으로부터 분리된 상기 용량 센서를 절환 스위치(24)로 시일드(20)와 접속할 수 있도록 하고 있다. 이 시일드(20)에 인가되어 있는 전압(Vos)은 신호선(19)의 전압(Vop)과 동일하기 때문에, 신호선(19)으로부터 분리된 상기 용량 센서와 신호선(19)의 사이에 부유 용량을 발생시키지 않고 정확한 제로 조정을 할 수 있다.

또, 도 10의 임피던스 검출 장치의 예에서는, 신호선(19)을 시일드하는 시일드(20)를 또 제2 시일드선(46)으로 시일드하고 있다. 케이블이 짧을 때는 이 제2 시일드(46)를 접지하여, 전압 Vos이 인가되는 시일드(20)에 외란 노이즈가 중첩되는 것을 방지할 수 있다. 따라서, 신호선(19)과 시일드(20)를 동 전위로 유지할 수 있다. 또, 본 예에서는 임피던스 검출 회로가 실장된 기판(44)을 시일드 케이스(45) 내에 넣어, 이 시일드 케이스(45)를 상기 시일드(20)와 동 전위로 하고 있다. 따라서, 이 시일드 케이스(45)와 신호선(19)의 사이에 부유 용량이 발생하는 것을 방지하면서 기판(44)을 시일드할 수 있다. 또, 시일드 케이스(45)를 수납한 장치 케이싱(4)을 접지하고 있다. 따라서, 전압(Vos)이 인가된 시일드 케이스(45)에 외란 노이즈가 중첩되는 것을 방지하여, 신호선(19)과 시일드 케이스(45)를 동 전위로 유지할 수 있다.

이와 같이, 본 임피던스 검출 장치의 예에서는, 신호선과 기판 외부 사이의 부유 용량을 거의 정확하게 제어할 수 있다. 따라서, 이들의 장치에서는 일단 고정밀도인 임피던스 검출을 행할 수 있게 된다.

본 예의 임피던스 검출 회로, 임피던스 검출 장치 및 임피던스 검출 방법은, 상기 실시 형태에 한정되지 않고, 본 발명의 범위 내에서 여러가지로 변경하여 실시할 수 있다. 예컨대, 상기에 기재한 것에서는 신호선(19)의 단부에 임피던스 소자(18)로서 용량 센서를 부착하도록 했지만, 신호선(19)의 단부에 측정 전극을 형성하고, 이 측정 전극과 측정 대상의 사이에서 형성되는 용량(Cs)을 상기 검출 회로 또는 측정 장치로 검출하도록 해도 좋다.

또, 상기에서는 보상 회로(13)에 의해 신호선(19)과 시일드선(20)을 동 전위로 했지만, 임피던스 검출 회로의 사용 상황 등에 의해 양자(19, 20)간에 소정 전위차를 부여하고자 하는 경우에는 상기 보상 회로(13)에서 교류 전압(Vin)의 진폭과 위상을 적당히 조정하면 된다.

또, 도 1에서 도시한 상기 검출 회로의 구체적인 구성은 일례로서, 다른 회로 구성을 채용할 수 있다는 것은 물론이다. 예컨대, 코어부(1)를 구성하는 제1 연산 증폭기(12) 및 제2 연산 증폭기(11)를 각각 비반전 증폭기로서 구성하는 회로로 해도 좋다.

또, 상기에서는 보상 회로(13)를 위상 조정부(48)와 진폭 조정부(49)로 구성했지만, 반전 증폭 디바이스(2)와 동일한 회로에 의해 보상 회로(13)를 구성해도 좋다. 이와 같이 하면 연산 증폭기의 비반전 입력 단자가 접지되게 되므로, 시일드 전압에 고주파가 포함되어 이것이 오차 요인이 되는 것을 더 방지할 수 있다.

상기에서는 임피던스 소자(18)로서 용량 센서를 이용했지만, 이것은 유도성 소자를 이용해도 좋다. 또, 전압에 의해 용량이 변화하는 소자의 C-V(용량-전압) 특성을 검출하는 경우에는, 상기 바이어스 입력 단자(7)에 DC 전압을 변화시키면서 인가하면 좋다. 바이어스 전압은 상기 용량 센서의 반신호선측에 인가되기 때문에, 신호선(19)의 전위(Vop) 자체는 일정한 전압을 중심으로 진동하는 교류 전압의 그대로가 된다. 따라서, Vc가 불안정하게 되어 이것이 측정 결과의 오차 요인이 되는 것을 회피할 수 있다. 이와 같은 DC 바이어스의 발생기는 측정 장치에 외부로부터 접속해도 좋지만, 미리 검출 회로의 바이어스 단자(23)에 접속하여 측정 장치의 내부에 설치해도 좋다. 또, 내부에 설치한 발생기와 외부로부터 접속한 발생기를 절환하여 상기 바이어스 입력 단자(23)에 접속할 수 있도록 해도 좋다.

또, 상기에서는 단일 임피던스 소자를 접속하는 경우를 설명했지만, 다수의 임피던스 소자를 접속하여 측정하는 소자를 절환하도록 해도 좋다. 도 11은 이와 같은 경우의 신호선(19)의 단부를 도시한 도면이다. 다수의 임피던스 소자(18, 26)를 설치하는 경우에는, 각 소자(18, 26)에 대응하여 상기한 절환 스위치(24)와 동일 구성의 절환 스위치(25)를 설치한다. 그리고 신호선(19)을 각 2차측 접속 단자의 하나에 접속하는 동시에 시일드(20)를 각 2차측 접속 단자의 다른 하나에 접속한다. 1차측 접속 단자에는 각각 임피던스 소자(18, 26)를 접속한다. 한 쪽의 절환 스위치(24)에서 임피던스 소자(18)가 신호선(19)에 접속될 때에는 동 도면에 도시한 바와 같이, 다른 쪽의 절환 스위치(25)에서 임피던스 소자(26)와 시일드(20)가 접속된다. 또, 다른 쪽의 절환 스위치(25)에서 임피던스 소자(26)가 신호선(19)에 접속될 때에는 한 쪽의 절환 스위치(24)에서 임피던스 소자(18)와 시일드(20)가 접속된다. 이와 같이 각 절환 스위치(절환 디바이스)는 멀티플렉서를 구성하여, 측정 소자를 절환할 수 있다. 또, 이 멀티플렉서는 검출 회로의 제로 조정을 행하는 경우 등에 신호선(19)으로부터 양 소자(18, 26)를 모두 분리해도 좋고, 검출의 목적 등에 따라서는 양 소자(18, 26)를 모두 신호선으로 접속해도 좋다. 이 멀티플렉서는 검출 등의 목적으로 하는 소자를 접속한 절환 스위치 이외 모든 절환 스위치를 시일드 접속함으로써, 부유 용량 등의 외란 인자를 크게 감소할 수 있다.

이와 같이 절환 디바이스를 이용하면, 임피던스 소자를 신호선으로부터 분리했을 때에도, 임피던스 소자와 신호선 사이를 소정 전위로 유지할 수 있다. 예컨대 이 전위차를 제로로 하면, 양자간의 부유 용량을 취소하는 것이 가능해진다. 따라서, 예컨대 임피던스 검출 회로 등에서 제로 조정, 리셋, 초기 설정 등의 회로의 경정을 정확하게 행하는 것이 가능해진다. 여기에서 다수의 절환 디바이스 또는 멀티플렉서를 이용하면, 다수의 1차측에서 필요한 임피던스 소자만을 선택하여 2차측에 접속하는 경우에도, 접속에서 분리된 1차측 접속 단자와 2차측 접속 단자 사이를 소정 전위로 유지할 수 있다. 예컨대, 이 전위차를 제로로 하면, 양자간의 부유 용량을 취소할 수 있으므로, 예컨대 임피던스 검출 회로 등에서 다수의 피측정 소자(즉, 임피던스 소자)로부터 적당히 소자를 선택하여 임피던스값을 검출하는 경우에도 정확한 검출을 행하는 것이 가능해진다.

이와 같은 절환 스위치(24)는 임피던스 검출 회로의 게인 절환에도 이용할 수 있다. 예컨대 도 1에 도시한 제1 임피던스(17) 대신에 저항값이 다른 다수의 저항(임피던스)과 각 저항(임피던스)에 대한 선택 디바이스로서 절환 스위치(24)를 신호선과 다수의 저항의 사이에 설치한다. 도 12에 도시된 바와 같이, 각 저항의 일단이 제1 연산 증폭기(12)의 출력 단자에 접속되는 한편, 각 저항의 다른 단이 상기 절환 스위치(24)의 1차측 접속 단자에 접속된다. 또, 2차측 접속 단자의 하나의 단자를 신호선에 접속하고, 다른 단자를 시일드(20)에 접속한다. 이와 같이 하여, 이들 선택 디바이스에 의해 선택된 임피던스는 합성 임피던스가 되고, 선택되지 않았던 저항은 그 접속 부분이 시일드(20)가 된다. 이와 같이 각 절환 스위치(24)를 제어하는 선택 디바이스는 멀티플렉서가 된다. 그러면, 접속하지 않은 저항과, 신호선 또는 시일드 사이에 발생하는 부유 용량을 제어할 수 있다. 따라서, 용량(Cs)의 고정밀도인 검출을 방해하지 않고 임피던스 소자에 가해지는 전위차를 변경할 수 있게 되어, 결과적으로 게인의 절환이 가능하게 된다. 또, 도 13에 도시한 바와 같이 절환 스위치를 제1 연산 증폭기(12)와 제1 임피던스(17)의 사이에 설치해도 좋다.

한편 상기한 것과 마찬가지로, 예컨대 도 1에 도시한 제2 저항(16) 대신에, 도 14에서 도시한 바와 같은 저항값이 다른 복수의 저항(121, 122)과 각 저항에 대응하여 절환 스위치(24, 25)를 선택 디바이스로 설치해도 좋다. 또, 예시는 하고 있지 않지만, 제1 저항(15)등에 대해서도 동일하다. 이와 같이, 이들의 선택 디바이스를 이용하여 저항값이 다른 다수의 저항으로부터 회로에 접속하는 저항을 선택할 수 있도록 하고, 선택되지 않은 저항은 시일드에 접속되도록 하여, 검출 대상이나 측정 상황에 따른 정확한 범위 절환이 가능하게 해도 좋다.

이와 같이 선택 디바이스나 그 멀티플렉서를 이용함으로써, 회로 중의 임피던스를 다수 준비하여 적당히 임피던스를 선택할 때에, 선택되지 않은 접속으로부터 분리된 임피던스와, 선택된 임피던스나 접속 부분 단자 사이를 소정 전위로 유지할 수 있다. 따라서, 검출 대상에 따라 범위 절환을 비선택 임피던스에 가해지는 부유 용량을 취소하여 행할 수 있고, 그 결과, 임피던스 검출 회로의 증폭 특성을 정확하게 변화시켜 고정밀도인 검출을 행할 수 있게 된다.

이들 절환 디바이스나 선택 디바이스의 예에서는 절환 스위치를 하나의 단자를 가지는 1차측 접속 단자와, 두 개의 접속 단자를 가지는 2차측 접속 단자를 구비한 3단자간의 절환 스위치로 구성한 경우를 나타냈다. 그러나, 이것은 1차측 접속 단자가 2개 이상으로 이루어지고, 절환 접속 부분이 되는 2차측 접속 단자가 3개 이상으로 구성되어도 좋다. 이와 같은 경우에는 절환 접속 부분이 되는 2차측 접속 단자 중 적어도 하나의 시일드에 접속되고, 이 단자와 다른 2차측 접속 단자의 사이에서 1차측 접속 단자의 접속 부분이 절환되도록 이루어지면 좋다. 또, 모든 스위치로서 예시하지만, 절환 스위치는 그 이외의 상정될 수 있는 디바이스에 의해 구성되어도 좋다.

여기에서, 신호선(19)의 시일드는 2중, 3중으로 겹쳐 시일드해도 좋다. 본 예에서는 2중 시일드 케이블의 길이가 약 50㎝ 이상일 때는 외측 시일드선을 시일드 단자(6)에 접속하도록 했지만, 제1 연산 증폭기(12)가 충분한 전류를 취출할 수 있는 파워형인 경우에는, 그 파워에 맞는 길이까지 50㎝ 이상의 외측 시일드를 접지 단자(8)에 접속할 수 있다.

본 발명은, 상세하게 기술되어 설명되어 왔지만, 명확하게 이해되는 것은 여기에 기재되어 있는 동일한 것은 설명과 실예의 것이고, 한정적으로 얻어지는 것은 아니다. 본 발명의 사상과 범위는 부가되는 청구 범위의 용어에 의해서만 한정된다.

Claims

임피던스 검출 회로에 있어서,

전압 폴로워와 제1 연산 증폭기를 포함하고,

상기 전압 폴로워의 입력 단자에 그 일단이 접속되고 다른 단에 임피던스 소자를 접속할 수 있는 신호선과,

상기 신호선을 전기적으로 차폐하는 시일드와,

상기 시일드에 시일드 전압을 인가하는 시일드 전압 인가 장치와,

제1 연산 증폭기의 출력 단자와 상기 신호선의 사이에 설치된 제1 임피던스와,

제1 연산 증폭기의 출력 단자에 접속된 신호 출력 단자를 포함하며, 상기 전압 폴로워와 상기 제1 임피던스는 상기 제1 연산증폭기의 반전 단자로부터 출력 단자까지의 귀환 회로상에서 접속되어 있는 것을 특징으로 하는 임피던스 검출 회로.
임피던스 검출 회로에 있어서,

제1 연산 증폭기와,

양 입력 단자가 가상 쇼트의 상태에 있는 제2 연산 증폭기와,

제2 연산 증폭기의 한 쪽의 입력 단자에 그 일단이 접속되고 다른 단에 임피던스 소자를 접속할 수 있는 신호선과,

상기 신호선을 전기적으로 차폐하는 시일드와,

제1 연산 증폭기의 출력 단자와 상기 신호선의 사이에 설치된 제1 임피던스와,

제1 연산 증폭기의 출력 단자에 접속된 신호 출력 단자를 포함하며, 상기 제2 연산 증폭기와 상기 제1 임피던스는 상기 제1 연산증폭기의 반전 단자로부터 출력 단자까지의 귀환 회로상에서 접속되어 있는 것을 특징으로 하는 임피던스 검출 회로.
제2항에 있어서,

상기 시일드에 시일드 전압 인가 장치가 또 접속된 것을 특징으로 하는 임피던스 검출 회로.
제1항 또는 제3항에 있어서,

상기 시일드 전압 인가 장치가 위상 진폭 보상 디바이스를 포함하는 것을 특징으로 하는 임피던스 검출 회로.
제1항 내지 제3항 중 어느 한 항에 있어서,

제1 연산 증폭기의 한 쪽의 입력 단자는 소정의 제1 전압에 접속되어 있는 것을 특징으로 하는 임피던스 검출 회로.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 신호 출력 단자의 출력 전압으로부터 상기 전압 폴로워 또는 제2 연산 증폭기의 출력 전압을 제거하는 캔슬 장치를 더 포함하는 것을 특징으로 하는 임피던스 검출 회로.
제6항에 있어서,

상기 캔슬 장치는,

상기 양(兩) 출력 전압 중 한 쪽의 전압을 제3 연산 증폭기를 이용하여 반전시키는 반전 증폭부와,

상기 양 출력 전압 중 다른 쪽의 전압과 상기 반전 증폭부의 출력 전압을 가산하는 가산부를 포함하고,

제3 연산 증폭기는 그 한 쪽의 입력 단자를 소정의 제1 전압에 접속하는 것을 특징으로 하는 임피던스 검출 회로.
제6항에 있어서,

상기 캔슬 장치는,

상기 양 출력 전압 중 한 쪽의 전압을 반전시키는 반전 증폭부와,

상기 양 출력 전압 중 다른 쪽의 전압과 상기 반전 증폭부의 출력 전압을 제4 연산 증폭기를 이용하여 가산하는 가산부를 포함하고,

제4 연산 증폭기는 그 한 쪽의 입력 단자를 소정의 제1 전압에 접속하는 것을 특징으로 하는 임피던스 검출 회로.
제7항에 있어서,

상기 반전 증폭부는 위상 진폭 보상 디바이스를 포함하는 것을 특징으로 하는 임피던스 검출 회로.
제6항에 있어서,

상기 캔슬 장치는 상기 양 출력 전압을 입력으로 하는 감산부를 포함하는 것을 특징으로 하는 임피던스 검출 회로.
제10항에 있어서,

상기 감산부는 제5 연산 증폭기를 포함하고,

제5 연산 증폭기의 하나의 입력 단자를 소정의 제1 전압에 접속하는 것을 특징으로 하는 임피던스 검출 회로.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 신호선에 접속된 임피던스 소자에 적어도 직류 바이어스 또는 교류 바이어스 중 어느 하나를 중첩할 수 있는 바이어스를 설치한 것을 특징으로 하는 임피던스 검출 회로.
제1항 내지 제3항 중 어느 한 항에 있어서,

전압 폴로워 또는 제2 연산 증폭기의 비반전 입력 단자와 상기 신호선이 접속되어 있는 것을 특징으로 하는 임피던스 검출 회로.
제1항 내지 제3항 중 어느 한 항에 있어서,

또, 적어도 하나의 단자를 가지는 일차측 접속 단자와, 적어도 두 개의 단자를 가지는 이차측 접속 단자를 포함하는 절환 디바이스를 포함하고,

상기 절환 디바이스의 상기 일차측 접속 단자는 적어도 임피던스 소자에 접속되고, 상기 이차측 접속 단자는 적어도 신호선과 시일드에 접속되고,

상기 일차측 접속 단자의 접속 부분은, 상기 이차측 접속 단자 사이에서 변화하는 것을 특징으로 하는 임피던스 검출 회로.
제14항에 있어서,

다수의 상기 절환 디바이스를 구비하는 것을 특징으로 하는 임피던스 검출 회로.
제1항 내지 제3항 중 어느 한 항에 있어서,

다수의 임피던스를 포함하는 제1 임피던스와,

상기 다수의 임피던스 중 적어도 하나가 선택되는 선택 디바이스를 더 포함하고,

상기 선택 디바이스는 적어도 하나의 단자를 가지는 일차측 접속 단자와, 적어도 두 개의 단자를 가지는 이차측 접속 단자를 포함하고,

상기 일차측 접속 단자는 적어도 상기 임피던스에 접속되고,

상기 이차측 접속 단자는 적어도 시일드에 접속되고,

상기 일차측 접속 단자의 접속 부분은, 상기 이차측 접속 단자 사이에서 변화하는 것을 특징으로 하는 임피던스 검출 회로.
제16항에 있어서,

상기 선택 디바이스는,

제1 임피던스와 신호선 사이, 또는 제1 임피던스와 신호 출력 단자 사이의 적어도 어느 한 쪽에 설치하는 것을 특징으로 하는 임피던스 검출 회로.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 제1 임피던스는 저항 또는 용량인 것을 특징으로 하는 임피던스 검출 회로.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 시일드는 2중 이상의 부분을 포함하는 것을 특징으로 하는 임피던스 검출 회로.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 신호선에 외부로부터 임피던스 소자를 접속할 수 있는 단자를 포함하는 것을 특징으로 하는 임피던스 검출 회로.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 임피던스 검출 회로를 실장한 기판을 전기적으로 차폐하는 시일드를 포함하고,

이 시일드에 상기 시일드 전압을 인가한 것을 특징으로 하는 임피던스 검출 장치.
임피던스 검출 방법으로서,

전압 폴로워의 한 쪽의 입력 단자를 신호선의 일단에 접속하고, 상기 신호선의 타단에는 임피던스 소자를 접속하며, 상기 신호선을 시일드에 의해 전기적으로 차폐하고,

상기 전압 폴로워의 출력 전압에 따른 시일드 전압을 상기 시일드에 인가하고,

제1 연산증폭기의 출력 단자와 상기 신호선의 사이에 제1 임피던스를 설치하고, 상기 전압 폴로워와 상기 제1 임피던스는 상기 제1 연산증폭기의 반전 단자로부터 출력 단자까지의 귀환 회로상에서 접속하며,

상기 제1 임피던스에 흐르는 전류에 의해 상기 임피던스 소자의 임피던스를 검출하는 것을 특징으로 하는 임피던스 검출 방법.
임피던스 검출 방법으로서,

제2 연산 증폭기의 양 입력 단자를 가상 쇼트로 하고,

상기 제2 연산 증폭기의 한 쪽의 입력 단자를 신호선의 일단에 접속하고, 상기 신호선의 타단에는 임피던스 소자를 접속하며, 상기 신호선을 시일드에 의해 전기적으로 차폐하고,

제1 연산증폭기의 출력 단자와 상기 신호선의 사이에 제1 임피던스를 설치하고, 상기 제2 연산 증폭기와 상기 제1 임피던스는 상기 제1 연산증폭기의 반전 단자로부터 출력 단자까지의 귀환 회로상에서 접속하며,

상기 제1 임피던스에 흐르는 전류에 의해 상기 임피던스 소자의 임피던스를 검출하는 것을 특징으로 하는 임피던스 검출 방법.
제23항에 있어서,

상기 시일드에 시일드 전압이 인가되는 것을 특징으로 하는 임피던스 검출 방법.
제22항 또는 제24항에 있어서,

상기 시일드에 전압은 위상 진폭 보상되어 시일드에 인가되는 것을 특징으로 하는 임피던스 검출 방법.
제22항 내지 제24항 중 어느 한 항에 있어서,

상기 전압 폴로워의 출력 또는 제2 연산 증폭기의 출력을 상기 임피던스 소자의 검출 신호로부터 차감하는 것을 특징으로 하는 임피던스 검출 방법.
제22항 내지 제24항 중 어느 한 항에 있어서,

상기 신호선에 접속된 임피던스 소자에 적어도 직류 바이어스 또는 교류 바이어스 중 어느 하나를 가하는 것을 특징으로 하는 임피던스 검출 방법.
제22항 내지 제24항 중 어느 한 항에 있어서,

상기 임피던스 소자의 접속 부분을 상기 신호선으로부터 상기 시일드로 절환하여 초기 설정을 행하는 것을 특징으로 하는 임피던스 검출 방법.
제22항 내지 제24항 중 어느 한 항에 있어서,

제1 임피던스의 값을 변화하여 제1 임피던스에 가하는 전위차를 변화시켜 게인을 변화시키는 것을 특징으로 하는 임피던스 검출 방법.