WO2000062427A1

WO2000062427A1 - Appareil et procede de decodage viterbi

Info

Publication number: WO2000062427A1
Application number: PCT/JP2000/002385
Authority: WO
Inventors: Takehiro Kamada
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 1999-04-12
Filing date: 2000-04-12
Publication date: 2000-10-19
Also published as: US6647530B1; TW447194B; KR100708025B1; JP3357351B2; EP1318608A1; EP1096691A1; KR20010052786A; EP1096691A4

Description

曰月糸田 β ビタビ復号装置および方法技術分野

本発明は、畳み込み符号を復号するビタビ復号に関するものであり、特に、パス記憶手段における消費電力を削減する技術に属する。背景技術

ビタビ復号は、畳み込み符号の最尤復号に用いられるものである。誤り訂正能力が高いことから、伝送誤りが生じやすい衛星通信や衛星放送等の伝送方式における復号器に用いられている。

近年、復調回路の高速化および集積化に伴い、回路規模が小さく、低消費電力であり、高速動作可能なビタビ復号装置が提案されている（例えば、日本国特許公報第 2 9 9 6 6 1 5号公報参照）。

また、従来から、ビタビ復号においてパスメモリの低消費電力化を図る技術が提案されている。図 1 6は従来のビタビ復号装置の一例であって、パスメモリの低消費電力化を図る構成を示す図である（日本国特許公開公報特開平 8— 46 5 24号に開示）。図 1 6では、簡略化のために、符号化率 1 / 2 , 拘束長（畳み込み符号器が備えるシフトレジス夕の個数 + 1 ) Κ= 3の場合を示している。図 1 6において、 AC S (Add Compare Select) 回路 700は入力された受信符号からパス選択信号を生成する。多数決回路 7 0 1は、 AC S回路 700から出力された 4ビッ卜のパス選択信号の中で " 1 " が多いときは " 1 " を、 " 0 " が多いときは "0" を出力する。第 1変換部 7 0 2は、 AC S回路 7 00の出力と多数決回路 7 0 1の出力との排他的論理和を生成する手段 7 0 2 a〜70 2 d を有しており、多数決回路 7 0 1の出力が " 1 " のとき、 AC S回路 700から出力されたパス選択信号を反転する。多数決回路 7 0 1の出力は記憶遅延部 7 0 3にも格納される。

記憶遅延部 7 0 3は、多数決回路 7 0 1の出力を復号遅延分遅延させ、対応するパス選択信号がパスメモリ 7 0 4から出力されるとき、同じタイミングで多数決回路 7 0 1の出力を出力する。第 2変換部 7 0 5は、パスメモリ 7 0 4の出力と記憶遅延部 7 0 3の出力との排他的論理和を生成する手段 7 0 5 a〜 7 0 5 d を有しており、記憶遅延部 7 0 3の出力が " 1 " のとき、パスメモリ 7 0 4から出力されたパス選択信号を反転する。これにより、元のパス選択信号が復元される。

このような動作によって、パスメモリ 7 0 4に格納されたパス選択信号は、常に論理値 " 0 " を多く含むことになる。この結果、パスメモリ 7 0 4における信号遷移の頻度が抑制され、消費電力が削減される。したがって、低消費電力で動作可能なビタビ復号装置を得ることができる。解決課題

しかしながら、上述した従来の構成では、本来のビタビ復号装置の付加回路として、多数決回路や記憶遅延部、変換部を備えなければならない。このため、拘束長が大きくなった場合や、誤り訂正能力を高めるために復号遅延が増大した場合に、回路規模が増大し、この大規模な付加回路における消費電力が増大する。また、多数決回路は通常、対象ビット数の増加に伴い動作速度が遅くなるため、上述した従来の構成は、高速動作が要求されるビタビ復号装置に用いるのは適当ではない。発明の開示

本発明は、ビタビ復号において、従来とは異なる手法によって、パス選択信号を記憶するパス記憶手段における消費電力を削減することを目的とする。具体的には、本発明は、パス選択信号を記憶するパス記憶手段を用いて復号を行うビタビ復号装置および方法として、 A C S手段から出力されたパス選択信号に対し、第 1の時点から第 2の時点まで部分的にトレースバックを行い、前記第 1の時点の各ノ一ドに到達する生き残りパスを求め、前記第 2の時点の各ノードのうち、前記生き残りパスが通過しない不通過ノードを検出し、前記第 2の時点の不通過ノードに対応するパス選択信号を、前記パス記憶手段における信号遷移の確率が低くなるように変換し、前記第 2の時点の各ノ一ドに対応するパス選択信号を、前記パス記憶手段に記憶するものである。

この発明によると、復号のためのトレースバックの際に参照されることがない , 不通過ノードに対応するパス選択信号が、パス記憶手段における信号遷移の確率が低くなるように、変換される。したがって、パス記憶手段における信号遷移確率を下げることができ、消費電力を削減することができる。

そして、前記本発明に係るビタビ復号装置および方法は、不通過ノードに対応するパス選択信号を、パス選択信号の信号値のいずれかである所定の固定値に変換するのが好ましい。これにより、パス記憶手段は、統計的に、この所定の固定値に相当する論理値を多く含むようになり、論理値の分布が不均等になる。したがって、パス記憶手段における信号遷移確率は、変換を行わない場合よりも低下するので、パス記憶手段の消費電力を抑制することができる。

また、前記本発明に係るビタビ復号装置および方法は、不通過ノードに対応するパス選択信号を、前記パス記憶手段の，当該パス選択信号が書き込まれる記憶領域にすでに格納されていた値と同一の値に、変換するのが好ましい。これにより、パス記憶手段における信号遷移確率は、変換を行わない場合よりも低下するので、パス記憶手段の消費電力を抑制することができる。また、本発明は、パス選択信号を記憶するパス記憶手段を有し、このパス記憶手段を用いて復号を行うビタビ復号装置として、 A C S手段から出力されたパス選択信号を所定期間記憶し出力するパス一時記憶部と、前記パス一時記憶部に記憶された時点 tから時点 t + p— 1 ( pは自然数）までのパス選択信号と、前記 A C S手段から出力された時点 t + pにおけるパス選択信号とを用いて、時点 t + Pの各ノードに到達する生き残りパスをトレースバックし、時点 tの各ノ一ドのうち、前記生き残りパスが通過しない不通過ノードを検出する部分トレ一スバック部と、前記パス一時記憶部から出力された時点 tのパス選択信号を入力とし、前記部分トレースバック部からの信号を受けて、前記時点 tのパス選択信号のうちの前記不通過ノードに対応するパス選択信号を、パス選択信号の信号値のいずれかである所定の固定値に変換する変換部とを備え、前記パス記憶手段は、前記変換部から出力された時点 tのパス選択信号を、記憶するものである。

または、パス選択信号を記憶するパス記憶手段を有し、このパス記憶手段を用いて復号を行うビタビ復号装置として、 A C S手段から出力されたパス選択信号を所定定期間記憶し出力するパス一時記憶部と、前記パス一時記憶部に記憶された時点 tから時点 t + p— 1 ( pは自然数）までのパス選択信号と、前記 A C S 手段から出力された時点 t + pにおけるパス選択信号とを用いて、時点 t + pの各ノードに到達する生き残りパスをトレースバックし、時点 tの各ノードのうち前記生き残りパスが通過しない不通過ノードを検出する部分トレースバック部と、前記パス記憶手段の時点 tのパス選択信号が書き込まれる領域の記憶内容を読み出す読み出し手段と、前記パス一時記憶部から出力された時点 tのパス選択信号と、前記読み出し手段から出力された記憶内容とを入力とし、前記部分トレースバック部からの信号を受けて、前記時点 tのパス選択信号のうちの前記不通過ノ —ドに対応するパス選択信号を、前記記憶内容に含まれた，当該パス選択信号が書き込まれる記憶領域に格納されていた値と、同一の値に変換する変換部とを備え、前記パス記憶手段は、前記変換部から出力された時点 tのパス選択信号を記憶するものである。

そして、前記ビタビ復号装置における部分トレースバック部は、時点 tの各ノ —ド j について、関数 g ( t , j ) を求め、 g ( t , j ) = 0のとき、ノード j は不通過ノードであると判断するものとするのが好ましい（g ( t , i ) は、 g

( t + p , k) (kは任意のノード番号） = 1 を初期値として、

g ( r , i ) =∑ { g ( r + l , n ( i ) ) x f ( r , n ( i ) ) }

を、 r = t + p— 1から r = tまで、順に計算する関数、ただし、

n ( i ) ：時点 rにおけるノード iの時点 r + 1における遷移先のノード f ( r , n ( i ) ) ：時点 r + 1 におけるノード n ( i ) に到達する生き残りパスが時点 rにおいてノード iを通過するか否かを示す関数であり、通過するとき

" 1 " 、通過しないとき " 0 " をとる

∑ {} ：全ての n ( i ) についての論理和

X ：論理積）。

これは、部分トレースバック部を、演算の性質を基に、小規模な回路によって実現するものである。すなわち、この発明によると、不通過ノードの検出が、単純な論理積および論理和の繰り返し演算によって実行できる。したがって、部分トレースバック部を、小規模な演算器によって構成することが可能になる。さらに、前記部分トレースバック部は、各時点 rの g ( r , i ) の値を記憶する複数の記憶手段を備え、前記 g ( t , j ) の演算をパイプライン処理によって行うものとするのが好ましい。これにより、 g ( t , j ) の演算を、複数サイクルに分割して実行することができる。したがって、 1サイクル当たりの演算量を低減することができ、不通過ノード検出の高速実行が可能になる。また、本発明は、パス選択信号を記憶するパス記憶手段を用いて復号を行うビ夕ビ復号装置および方法として、 A C S手段から出力されたパス選択信号に対し所定の変換を行い、変換後のパス選択信号を前記パス記憶手段に格納し、前記パス記憶手段から出力されたパス選択信号に対し、前記所定の変換と逆の変換を行い、逆変換後のパス選択信号を用いて復号を行うものであり、かつ、前記所定の変換は、トレリス線図の所定部分における，生き残りパスを表すパス選択信号の組み合わせのうち、生成頻度が相対的に高い第 1の組み合わせが、生成頻度が相対的に低い第 2の組み合わせよりも、パス選択信号の信号値のいずれかである所定の固定値を多く含むようにするものである。

この発明によると、 A C S手段から出力されたパス選択信号は、パス記憶手段に格納される前に、生成頻度が相対的に高いパス選択信号の組み合わせが、生成頻度が相対的に低いパス選択信号の組み合わせよりも、パス選択信号の信号値のいずれかである所定の固定値を多く含むように、変換が施される。これにより、パス記憶手段は、統計的に、この所定の固定値に相当する論理値を多く含むことになり、論理値の分布が不均等になる。したがって、パス記憶手段における信号遷移確率は、変換を行わない場合よりも低下するので、パス記憶手段の消費電力を抑制することができる。

そして、前記所定の変換は、生き残りパスのマージ数が相対的に少ないパス選択信号の組み合わせを前記第 1の組み合わせとし、生き残りパスのマージ数が相対的に多いパス選択信号の組み合わせを前記第 2の組み合わせとして、行われるのが好ましい。図面の簡単な説明

図 1は本発明の第 1の実施形態に係るビタビ復号装置の構成を示す図である。図 2は図 1における部分トレースバック部の内部構成を示す図である。

図 3は図 1のビタビ復号装置の動作を説明するための図であり、（a ) は時点 t〜 t + 1のトレリス線図の一部分を示す図、（b ) 〜（e ) はそれそれ、 ( a ) のトレリス線図における生き残りパスを示す図である。

図 4は時点 tのノ一ド j を起点とした時点 t + pまでのトレリス線図を簡略化して示した図である。

図 5は図 3 ( a ) の部分トレリスに従って構成された，マスク信号を生成する論理回路を示す図である。

図 6は本発明の第 1の実施形態に係るビ夕ビ復号装置であって、 p = 2の場合の構成を示す図である。

図 7は図 6における部分トレースバック部の構成と動作原理を説明するための図であり、（a ) は時点 t〜 t + 2のトレリス線図の一部分を示す図、（b ) は ( a ) の部分トレリスに従って構成された，マスク信号を生成する論理回路を示す図、（ c ) は（a ) の部分トレリスにおける時点 tのノ一ド j に係るパスを示す図である。

図 8は本発明の第 1の実施形態の変形例に係るビタビ復号装置の構成を示す図である。

図 9は図 6のビタビ復号装置の変形例であって、部分トレースバヅク部がパイブライン処理を行う構成を示す図である。

図 1 0は図 9のビ夕ビ復号装置の動作を示すタイミングチャートである。

図 1 1は本発明の第 2および第 4の実施形態に係るビタビ復号装置の構成を示す図である。

図 1 2は本発明の第 2の実施形態に係るビタビ復号方法を示すフローチヤ一トである。

図 1 3は本発明の第 3の実施形態に係るビタビ復号装置の構成を示す図である, 図 1 4は図 1 3のビタビ復号装置の動作を説明するための図であって、（a )

〜（d ) はそれそれ、時点！〜 t + 1の部分トレリスにおける、生き残りパスとパス選択信号の組み合わせとを示す図である。

図 1 5は本発明の第 4の実施形態に係るビタビ復号方法を示すフローチヤ一トである。

図 1 6は従来のビタビ復号装置の一例の構成を示す図である。発明を実施するための最良の形態以下、本発明の実施形態について、図面を参照して説明する。なお、以下の説明では、トレリス線図におけるノード番号 j ( jは 0または正の整数）のノードを、ノード jと記す。

(第 1の実施形態）

図 1は本発明の第 1の実施形態に係るビタビ復号装置の概略構成を示す図である。ここでは、説明の簡略化のために、符号化率 1 /2、拘束長 K= 3の場合について説明する。また、符号器の状態を示すシフトレジスタに保持された 2ビットのデータ s 0 , s iによって、 j = 2 * s 0 + s lで表されるものとする。図 1において、 1 00は受信符号からパス選択信号を生成する AC S (Add Co mpare Select) 手段としての AC S回路、 1 0 1は AC S回路 1 00の出力であるパス選択信号を所定期間記憶し、出力するパス一時記憶部、 1 02はパス一時記憶部 1 0 1に記憶された時点 1：〜 t +P- 1 (pは自然数）のパス選択信号と、 AC S回路 1 00から出力された時点 t +pのパス選択信号とを用いて、時点 t + pの各ノードに到達する生き残りパスをトレースバックし、時点 tの各ノ一ドのうち、生き残りパスが通過しない不通過ノ一ドを検出する部分トレースバック部である。

ここでは、 p= lとする。すなわち、パス一時記憶部 1 0 1は、 1時点分のパス選択信号を記憶する。部分トレースバック部 1 02は、パス一時記憶部 1 0 1 から出力された時点 tのパス選択信号 P St に対し、マスク信号 MSKt として、不通過ノードに対応するパス選択信号には "0" を、不通過ノード以外のノード、すなわち生き残りパスが通過する通過ノードに対応するパス選択信号には " 1 " を、それそれ、出力する。

1 03はパス一時記憶部 1 0 1から出力されたパス選択信号 P St を入力とし. 部分トレースバック部 1 02から出力されたマスク信号 MS Kt を受けて、パス選択信号 P St のうち不通過ノードに対応するパス選択信号を、所定の固定値としての論理値 "0" に変換する変換部である。変換部 1 03は論理積生成手段 1 03 a〜 1 03 dを有し、各論理積生成手段 1 03 a〜 1 03 dは、それそれ、パス一時記憶部 1 0 1から出力されたパス選択信号 P St の各ビットと、これに対応するマスク信号 M S Kt の各ビットとの論理積を生成し出力する。

1 04は変換部 1 03から出力されたパス選択信号を記憶するパス記憶手段としてのパスメモリ、 1 0 5はパスメモリ 1 04に記憶されたパス選択信号に対し、トレースバックを行い、復号信号を生成出力する復号部である。

図 2は図 1における部分トレースバック部 1 0 2の内部構成を示す図である。図 2に示すように、部分トレースバック部 1 0 2は、時刻 t + 1のパス選択信号 P St+1 を受けて、時刻 tのパス選択信号 P St に対するマスク信号 M S Kt を出力する。

以上のように構成されたビタビ復号装置の動作について、図 3を用いて説明する。

図 3 (a) は時点 t〜時点 t + 1のトレリス線図の一部分である部分トレリスを示す図である。データ s 0に "0" および " 1 " を与えることによって、本実施形態に係る時点 t〜時点 t + 1のトレリス線図が得られる。 AC S回路 1 00 は、図 3 (a) に示すように、時点 t + 1の受信信号から、時点 t + 1のノード s 0 , s O + 2に対し、時点 tのノード 2 * s 0からの遷移を選択したときは " 0 " を、ノード 2 * s 0 + 1からの遷移を選択したときは " 1 " を、パス選択信号 P St+1 として出力する。

このとき、時点 tと時点 t + 1 との間の生き残りパスとしては、図 3 (b) 〜

( e ) に示すような組み合わせが考えられる。図 3 (b) 〜（e) において、時点 t + 1におけるノード s 0， s 0 + 2に対するパス選択信号 P St+1 ( s 0 ) , P St+1 ( s 0 + 2 ) は、それそれ、（0， 0) 、（ 1 , 1 ) 、（0 , 1 ) 、

( 1 , 0 ) となる。

ここで着目すべき点は、図 3 (b) , ( c ) のように生き残りパスがマージする場合、時点 t + 1からトレ一スバックした際に、図 3 (b) の場合には時点 t のノード 2 * s 0 + lを、図 3 ( c ) の場合には時点 tのノード 2 * s 0を、通過することはない、ということである。すなわち、時点 tよりもさらに遡るトレ —スバック動作において、これらのノードに対応するパス選択信号は、決して参照されることはない。言い換えると、いかなる生き残りパスも通過しない不通過ノードに対応するパス選択信号の値は、いかなる値に変換しても、復号動作に支障を与えることはない。ということである。本発明は、このような知見をもとにしてなされたものである。

すなわち、部分トレースバック部 1 0 2は、時点 t + 1のパス選択信号 P St+ 1 から図 3 (b) または（ c ) の状態を検出すると、パス- 時記憶部 1 0 1に格納された時点 tのパス選択信号 P St のうち、生き残りパスが通過しない不通過ノードに対応するパス選択信号に対し、マスク信号 MS Kt として "0" を生成する。その他のパス選択信号については、マスク信号 MSKt として " 1" を生成する。

例えば、データ s 0 = 0とすると、図 3 (b) の状態は、

P St+1 ( 0 ) = 0 , P St+1 (2) = 0 ··· ( 1 )

であり、このときの不通過ノードはノード 1である。図 2の構成において、式

( 1 ) のときは、 MSKt ( 1 ) のみが "0" になる。また図 3 ( c ) の状態は、 P St+1 (0) = 1 , P St+1 ( 2 ) = 1 … （2 )

であり、このときの不通過ノードはノード 0である。図 2の構成において、式

(2) のときは、 MSKt (0) のみが "0" になる。

変換部 1 03は、論理積生成手段 1 03 a~ 1 0 3 dによって、不通過ノードに対応するパス選択信号とマスク信号 MSKt すなわち "0" との論理積をとることによって、不通過ノードに対応するパス選択信号を "0" に変換する。それ以外のノードのパス選択信号は、マスク信号 MS Kt は " 1 " であるので、変換されることはない。

パスメモリ 1 04は、変換部 1 0 3の出力を記憶する。復号部 1 0 5は、、パスメモリ 1 04に記憶されたパス選択信号を用いて、従来と同様に、トレースバックを行い、信号を復号する。

以上のような構成および動作によって、不通過ノードに対応するパス選択信号は " 0 " に変換されてパスメモリ 1 04に格納されるので、パスメモリ 1 04に格納されたパス選択信号の値は統計的に "0" が多くなる。このため、パスメモリ 1 04のメモリセルまたはメモリ出力における信号遷移確率は 1/2よりも低くなる。この結果、パスメモリ 1 04における消費電力を削減することができるので、低消費電力で動作可能なビタビ復号装置を実現することが可能になる。また、従来の構成と比較すると、部分トレースバック部 1 02は多数決回路 7 0 1よりも小規模であり、また、記憶遅延部 7 03や第 2変換部 7 0 5も不要であるので、付加回路の回路規模は、従来の構成に比べて格段に小さい。

なお、図 1の構成では、復号の際に変換前のパス選択信号を用いるようにしているが、これは、変換後のパス選択信号をトレースバックの開始位置にすると、求めるべきパスとは異なるパスをトレースする可能性があるためである。

なお、ここでは、符号化率 1/2、拘束長 K= 3、 ρ= 1の場合について説明したが、一般的に、符号化率 m/n (n, mは正の整数）のとき、部分トレリスを、図 3 (a) に示すような 2状態間から 2 ^m 状態間に拡大すればよい。そして、時点 t + 1の各状態から生き残りパスをトレースバックし、生き残りパスが 1本も通過しない，時点 tにおける状態に対応するパス選択信号を、 "0" に変換すればよい。これにより、本実施形態と同様の効果を得ることが可能である。

<部分トレ一スバックの一般化 >

ガロア体 GF (q) 上の符号化率 m/nの畳み込み符号は（qは素数， m， n は自然数）、符号器の状態遷移を時間方向に展開したトレリス線図によって特徴づけられる。

図 4は時点 tのノ一ド jを起点とした時点 t + pまでのトレリス線図を簡略化して示した図である。ある時点 rにおけるノード iから次の時点 r + 1に遷移するパスは q^m 本存在し、遷移先のノード n ( i ) も q^m 個存在する。これらの遷移先ノード n ( i ) について、関数 ( r , n ( i ) ) を定義する。すなわち、時点 r + 1においてノード n ( i ) に到達する生き残りパスが時点 rにおいてノ —ド iを通過しているときは、

f ( r , n ( i ) ) = 1

生き残りパスがノード i以外のノ一ドを通過しているときは、

f ( r , n ( i ) ) = 0

とする。

また、時点 r + 1のノード n ( i ) について、関数 g ( r + 1 , n ( i ) ) を定義する。すなわち、時点 t + pからの生き残りパスが、少なくとも 1本はノ一ド n ( i ) を通過しているときは、

g ( r + l , n ( i ) ) = l

生き残りパスが 1本も通過しないときは、

g ( r + 1 , n ( i ) ) = 0

とする。

時点 t + pの全てのノードに対する g ( t + p , k) の値を " 1 " とすると、 g ( r , i ) は、

S ( r , i ) =∑ { g ( r + 1 , n ( i ) ) x f ( r , n ( i ) ) }

… （3) を時点 t + Pから順に時点 rまで演算することによって、容易に求められる。ここで、 ∑ { · } は q¹ " 個の全てのノード n ( i ) についての { · } の論理和を示し、 Xは論理積を示す。

したがって、 g ( t , j ) は、時点 t + pにおける生き残りパスが時点 tにおいて少なくとも 1本はノード j を通過するときは " 1 " になり、 1本も通過しないときは " 0 " になる。このことから、 g ( t , j ) = 1 となるノード jが通過ノードであり、 g ( t , j ) = 0となるノード jが不通過ノードとなる。

すなわち、部分トレースバック部は、 g (t +P、 k) (kは任意のノード番号） = 1を初期値として、式（3) の g ( r , i ) を、 r = t +p— 1から r = tまで順に計算し、 g (t , j ) = 0のとき、ノード jは不通過ノードである、と判断すればよい。そして、 g (t , j ) の値を、そのまま、マスク信号 MSK t ( j ) として用いることができる。

上述した例では、拘束長 K= 3なので状態数は 4 (= 2 ⁽³-" ) であり、また m= 1 , p = 1であるから、部分トレースバヅク部 1 0 2が扱うトレリス線図は、図 3 (a) のような 2状態間の部分トレリスに分割できる。

また、 p = 1であるため、 g (t + l , k) = l となり、式（3) は単純な f ( t , η ( i ) ) の論理和となる。またこの場合、 f ( t， n ( 2 * s 0 ) ) は、時点 t + 1のパス選択信号 P St+1 ( s 0 ) , P St+1 (s 0 + 2 ) の論理反転に等しく、 f ( t , n ( 2 * s 0 + 1 ) ) は、時点 t + 1のパス選択信号 P St+ 1 ( s 0 ) , Ρ St+1 ( s 0 + 2 ) そのものと等しくなる。すなわち、

g ( t , 2 * s 0 ) =∑ {f (t , n ( 2 * s 0 ) ) }

= ! P St+1 ( s 0 ) + ! P S t+1 ( s 0 + 2 )

g (t， 2 * s 0 + 1 ) =∑ { f ( t , n ( 2 * s 0 + 1 ) ) }

= P S t+1 ( s 0 ) + P S t+1 ( s 0 + 2 )

ここで、！は論理反転を意味する。

したがって、部分トレースバック部 1 02は、図 5に示すような論理回路によつて構成することができる。図 5の論理回路に、 s 0 = "0 " および " 1 " を与えることによって、図 2に示す部分トレースバック部 1 02が得られる。

また、 pが 2以上の場合も同様に考えられ、この場合には、パス一時記憶部 1 0 1は時点 tから時点 t + p - 1までの p組のパス選択信号を記憶する。そして、部分トレースバック部 1 02は不通過ノ一ドを決定するために、パス一時記憶部 1 0 1から q ⁽ D · m · (p - 1 ) ビヅトのパス選択信号（ 1ビット当たり q状態）を受ける必要がある。ここで、 q ^(K— ¹¹ は符号器のとりうる状態数に等しレ、。 < P = 2の場合 >

説明の簡略化のために、符号化率 1/2、拘束長 K= 3とし、 ρ = 2の場合について説明する。

図 6は ρ = 2の場合の本実施形態に係るビタビ復号装置の全体構成を示す図である。基本構成は ρ= 1の場合と同様であり、 ρ= 1の場合と同様に動作する構成要素については、その詳細な説明を省略する。

パス一時記憶部 1 1 0はシフトレジス夕によって構成されており、 ρ = 2であるので、時点 t， t + 1のパス選択信号を記憶する。パス一時記憶部 1 1 0に格納された時点 t + 1におけるパス選択信号 P St+1 と、 AC S回路 1 00から出力された時点 t + 2におけるパス選択信号 P St+2 とが、部分トレースバック部 1 2 0に入力される。部分トレースバック部 1 20は、時点 tのパス選択信号 P St を変換するためのマスク信号 MS Kt を演算し出力する。変換部 1 03は、パス一時記憶部 1 1 0から出力された時点 tのパス選択信号 P St を、部分トレースバック部 1 2 0から出力されたマスク信号 MS Kt を用いて変換し、パスメモリ 1 04に格納する。

図 7を用いて、図 6に示す部分トレースバック部 1 2 0の詳細な構成と動作原理について説明する。

時点 t〜 t + 2のトレリス線図は、図 7 (a) に示すようになる。ノード iから遷移するノード n ( i ) は、具体的には次のようになる。

n (0) = {0 , 2}

n ( 1 ) = {0 , 2}

n (2 ) = { 1 , 3}

n (3) = { 1 , 3}

A C S回路 1 0 0は p = 1の場合と同様に動作するので、ある時点 rにおける各 P T OO/

15

ノード土の ( r , n ( i ) ) は、時点 r + 1のパス選択信号 P Sr+i (n ( i ) ) を用いて、

f ( r , n ( 0 ) ) = ! P Sr+1 (n (0) )

f ( r , n ( 1 ) ) =P Sr+1 (n ( 1 ) )

f ( r , n ( 2 ) ) = ! P Sr+1 (n ( 2 ) )

f ( r , n ( 3 ) ) =P Sr+1 (n (3) )

となる。ここで、！は論理反転を意味する。

上述の式（3 ) から、初期値 g (t + 2 , k) = 1 (k= 0 , 1， 2 , 3) とすると、

g( t + 1 , 0 )=∑ {g( t + 2 , n( 0 ))x f ( t + 1 , n( 0 ))}

= g( t + 2 , 0 )x ( ! P S t+2 ( 0 ))

+ g( t + 2 , 2 )x( ! P St+2 ( 2 ))

= ! P St+2 ( 0 )+ ! P St+2 ( 2 )

同様に、

g( t + 1 1 )= P S t+2 ( 0 ) + P S t+2 ( 2 )

g( t + 1 2 )= Ϊ P St+2 ( 1 )+ ! P S t+2 ( 3 )

g( t + 1 3 )=P St+2 ( 1 )+P St+2 ( 3 )

となる -れょり、

g( t 0 )=∑ {g( t + 1 , n( 0 ))x f ( t , n( 0 ))}

= ( t + 1 , 0 )x ( ! P St+1 ( 0 ))

+ g( t + 1 , 2 )x ( ! P St+1 ( 2 ))

=( ! P St+2 ( 0 )+ ! P St+2 ( 2 ))x( ! P St+1 ( 0 )) + ( ! P St+2 ( 1 )+ ！ P St+2 ( 3 ))x ( ! P St+1 ( 2 )) 同様に、

g( t 1 )=( ! P St+2 ( 0 )+ ！ P St+2 ( 2 ))x (P St+1 (0 ))

+ ( ! P St+2 ( 1 )+ ！ P St+2 ( 3 ))x (P St+1 ( 2 )) g( t , 2 ) = (P St+2 ( 0 ) + P St+2 ( 2 ))x ( ! P St+1 ( 1 ))

+ (P St+2 ( 1 )+P St+2 ( 3 ))x ( ！ P St+1 ( 3 ))

g( t , 3 ) = (P St+2 ( 0 ) + P St+2 ( 2 ))x (P S t+1 ( 1 ))

+ (P St+2 ( 1 )+P St+2 ( 3 ))x (P St+1 ( 3 )) これらの式から、 g ( t， i ) は、時点 t + 2におけるパス選択信号 P St+2 および時点 t + 1におけるパス選択信号 P St+1 の単純な論理和と論理積によつて求められることが分かる。すなわち、これらの式の演算は、図 7 (b) に示すような論理回路によって、実現可能である。図 7 (b) に示す論理回路は、図 6 の部分トレースバック部 1 2 0の内部構成と同等である。

上記の関数 g ( t , i ) は、時点 tのノード iから時点 t + 2まで延びる 4本のパスのうち、生き残りパスとなるものが存在するか否かを表している。例えば g ( t , 1 ) は、図 7 ( c ) に示すような時点 tのノード 1から時点 t + 2までに延びる 4本のパスのいずれかが、生き残りパスとして存在するか否かを表す。例えば、時点 t + 1のノード 0および時点 t + 2のノード 0を経るパスが生き残りパスであるとき、パス選択信号 P St+1 ( 0 ), P St+2 ( 0 )の値は（ 1 , 0 ) になる。このとき、 g ( t , 1 ) = 1 となる。同様に、残りの 3本のパスのいずれかが生き残りパスである場合も、 g ( t , 1 ) = 1 となる。

このように p = 2の場合には、不通過ノ一ドの個数が p = 1の場合よりも実質的に増えるので、所定の固定値に変換されるパス選択信号の個数が、 p = lの場合よりも多くなる。この結果、パスメモリ 1 0 4において信号値 "0 " がより多くなり、信号遷移確率がより一層低減される。したがって、消費電力をより顕著に削減することが可能になる。

一般に、拘束長の数倍の長さでトレースバックを行うと、全ての生き残りパスはマージするので、 pの値は最大でも拘束長の数倍程度までの値であることが望ましい。ただし、 pの増加とともに、パスメモリの消費電力が削減される一方で、部分トレースバック部やパス一時記憶部の回路規模が大きくなり、これらの消費電力が増加するので、通常、 pの値は、 1〜 3程度が現実的である。

なお、本実施形態では、不通過ノードに対応するパス選択信号を論理値 " 0 " に変換するものとしたが、これに限らず例えば論理値 " 1 " に変換しても、パスメモリに格納される信号値は統計的に " 1 " が多くなり、本実施形態と同様の効果を得ることができる。この場合は例えば、変換部 1 0 3において各論理積生成手段 1 0 3 a〜 1 0 3 dの代わりに論理和生成手段を設けて、部分トレ一スバック部 1 0 2はマスク信号 M S Kとして、不通過ノードに対応するパス選択信号に対しては論理値 " 1 " を、それ以外のパス選択信号に対しては論理値 " 0 " を、それそれ出力するようにすればよい。

(第 1 の変形例）

先の実施形態では、不通過ノードに対応するパス選択信号を、部分トレ一スバック部からのマスク信号によって所定の固定値に変換したが、この代わりに、不通過ノードに対応するパス選択信号を、パスメモリ内の、当該パス選択信号が書き込まれる記憶領域に予め格納されていた値と同一の値に変換することによって、より直接的に、パスメモリ内の信号遷移を抑制することが可能である。

図 8は本実施形態の第 1の変形例に係るビタビ復号装置の構成を示す図である _c 図 8において、読み出し部 1 4 0は、パスメモリ 1 0 4内の，変換部 1 3 0から出力されたパス選択信号が書き込まれる記憶領域にすでに格納されていたパス選択信号を、当該パス選択信号の書き込みの前に読み出す機能を有する。変換部 1 3 0内の各選択手段 1 3 0 a〜 1 3 0 dは、対応するマスク信号 M S K tのビットが " 1 " のときは、パス一時記憶部 1 0 1から出力されたパス選択信号 P S t をそのまま出力し、対応するマスク信号 M S K tのビヅ卜が " 0 " のときは、読み出し部 1 4 0から出力された，当該パス選択信号が書き込まれる予定の記憶領域にすでに格納されていた過去のパス選択信号を、選択して出力する。

これにより、不通過ノードに対応するパス選択信号は、パスメモリ 1 0 4内の , 当該パス選択信号が書き込まれる記憶領域にすでに格納されていた値と同一の値に変換されるので、この変換後のパス選択信号の格納によってパスメモリ内で信号遷移が生じることはない。したがって、パスメモリ 1 04内の信号遷移確率が削減され、消費電力の削減が可能になる。

(第 2の変形例）

先の図 6に示す構成では、部分トレースバック部 1 2 0は、各マスク信号 MS K tすなわち g ( t , i ) を、パス選択信号 P St+2 ， P St+1 から一度に求めている。ところが、パス選択信号 P St+2 , P St+1 は受信符号の入力サイクル毎に生成されるので、 g (t， i ) の演算を複数のステップに分割して実行することによって、 1ステップ当たりの演算量を削減することができる。これにより、高速な復号動作を実行可能になる。

図 9は本実施形態の第 2の変形例に係るビタビ復号装置の構成を示す図である。図 9における部分トレースバック部 1 2 0 Aは、 g (t， j ) の演算をパイブライン処理によって行うものであり、図 6の部分トレースバヅク部 1 2 0とは、 g

(t + 1 , i) , g (t , i ) ( i = 0 , 1 , 2 , 3 ) をそれそれ記憶する記憶手段 1 2 1 , 1 2 2を有する点で、異なっている。この他に追加されている遅延手段 1 2 3 , 1 24は、マスク信号 M S K tが演算されるまでの遅延を補償するためのものである。

図 1 0に示すように、 AC S回路 1 00が受信符号の周期に合わせてパス選択信号 P S t， P S t + 1 , P S t + 2 , …を順に出力するとき、パス一時記憶部 1 1 0のレジスタ F F 1の出力は 1サイクル遅延したパス選択信号であり、レジスタ F F 2の出力は 2サイクル遅延したパス選択信号である。時点 t + 2において、部分トレースバック部 1 2 0 Aの第 1演算部 1 3 1は、 A C S回路 1 00の出力 P S t + 2を用いて g ( t + 1 , i ) を演算し、記憶手段 1 2 1に記憶する ₍ 時点 t + 3において、部分トレ一スバック部 1 2 0 Aの第 2演算部 1 3 2は、記憶手段 1 2 1の出力 g ( t + 1 , i ) および遅延手段 1 2 3の出力 P S t + 1を用いて g ( t , i ) を演算し、記憶手段 1 2 2に記憶する。

時点 t +4において、マスク信号 MSKとして、部分トレースバック部 1 20 Aの記憶手段 1 2 2から g ( t , i ) が出力される。パス一時記憶部 1 1 0の出力 P S tは、時点 t + 4まで遅延手段 1 24によって遅延される。変換部 1 03 は遅延手段 1 24の出力に対し、部分トレースバック部 1 2 0 Aから出力されたマスク信号 MS Kを用いて、先の実施形態に示したものと同様の動作を行う。この構成により、マスク信号 MS Kすなわち g ( t , i) は、受信符号の 2周期分の時間において演算されるので、図 6のように 1周期で演算する構成に比べて、高速化が実現できる。なお、 pが 3以上の場合も、本変形例と同様に、パイプライン処理を実行できることはいうまでもない。

(第 2の実施形態）

本発明の第 2の実施形態は、第 1の実施形態に係るビタビ復号と同様の処理を、ソフト的に実現するものである。

図 1 1は本実施形態に係るビタビ復号装置の概略構成を示す図である。図 1 1 において、 20 1は算術論理演算装置（ALU) 、 20 2は乗算装置（MU L) 、 2 03は本実施形態に係るビタビ復号を実行するための命令を格納する R〇M、 204はパス記憶手段としての RAM、 20 5は汎用レジスタである。各装置 2 0 1〜 2 0 5はバス 2 0 6によって結合されている。

図 1 2は図 1 1のビタビ復号装置において実行されるビタビ復号方法を示すフ口一チャートである。図 1 2を用いて、本実施形態に係るビタビ復号方法について説明する。ここでは説明の簡略化のために、符号化率 1 /2、拘束長 K= 3とし、 ρ= 1の場合について、説明する。

図 1 2に示すように、まずステップ S 1 1において、 RAM 2 04に格納された受信信号から各ブランチメトリックを生成し、パスの選択を行った後、パス選択信号を生成する。これらの演算は、 A LU 2 0 1および MU L 2 0 2によって行われる。ステツブ S 1 2において、パス選択信号は汎用レジスタ 2 05に一時格納される。

次に、ステップ S 1 3を実行する。まず、変数 iを「0」に初期化した後、ノ —ド iのパスをトレースバックし、 1時点過去の通過ノードの番号を起点ノ一ドとして汎用レジス夕 2 0 5に格納する。続いて、変数土に「 1」を加算した後、同様にトレースバックおよび起点ノードの格納を行う。 i > 3のとき、ステップ S 1 3を終了する。この結果、全てのノード 0 , 1 , 2 , 3におけるパスの起点ノードが、汎用レジス夕 20 5に格納される。

次に、ステップ S 1 4を実行する。まず、変数 iを「0」に初期化した後、ノ —ド番号土が、先のステップ S 1 3において検出され汎用レジスタ 2 0 5に格納された起点ノード番号中に存在するか否かを検査する。そして、存在しないときは、汎用レジスタ 2 0 5に格納された当該時点のパス選択信号のノ一ド iに対応するビットを "0" に変換する。続いて、変数 iに「 1」を加算した後、同様の処理を行う。 i > 3のとき、ステップ S 14を終了する。この結果、全てのノ一ドについて、不通過ノードか否かの検査が完了し、不通過ノードに対応するパス選択信号は固定値 "0" に変換される。

ステップ S 1 5において、ステップ S 14で変換されたバス選択信号を R AM 2 04に格納する。次にステップ S 1 6において、最も確からしい生き残りパスをうち切り長分トレースバックすることによって、復号信号を得る。これら一連のステップは、 ROM 2 03に格納された実行プログラムによって実行される。以上のように本実施形態によると、ステップ S 1 6における復号処理には何ら影響を与えないパス選択信号が、ステップ S 1 4において、固定値 "0" に変換される。これにより、 RAM 2 04に格納されたパス選択信号の論理値は.、統計的に " 0 " が多くなり、 RAM 2 04における信号遷移確率が 1 / 2よりも低くなる。したがって、復号性能を何ら劣化させることなく、 RAM 2 04における消費電力を削減することができる。

なお、本実施形態では、符号化率 1 Z2、 K= 3、 ρ= 1の場合について説明したが、第 1の実施形態と同様に、符号化率 m/n (n, mは正の整数）のとき、部分トレリスを 2状態間から 2^m 状態間に拡大した場合であっても、同様の効果を得ることができる。また、 pが 2以上の場合も、第 1の実施形態で説明したように、同様の効果を得ることができる。

また、本実施形態では、不通過ノードに対応するパス選択信号を論理値 "0" に変換するものとしたが、これに限らず例えば論理値 " 1" に変換しても、 RA Mに格納される信号値は統計的に " 1 " が多くなるので、本実施形態と同様の効果を得ることができる。

(第 3の実施形態）

図 1 3は本発明の第 3の実施形態に係るビタビ復号装置の概略構成を示す図である。ここでは、説明の簡略化のために、符号化率 1 /2、拘束長 K= 3の場合について説明する。

図 1 3において、 300は受信符号からパス選択信号を生成する AC S手段としての AC S回路、 3 1 0は AC S回路 300から出力されたパス選択信号に対し、所定の変換を行う変換部、 32 0は変換部 3 1 0から出力された変換後のパス選択信号を記憶するパス記憶手段としてのパスメモリ、 3 30はパスメモリ 3 20から出力されたパス選択信号に対し、変換部 3 1 0における所定の変換と逆の変換を行う逆変換部、 340は逆変換部 3 30から出力された逆変換後のパス選択信号を用いて復号を行う復号部である。

A C S回路 300は受信信号から、時点 t + 1のノード s 0， s O + 2 ( s 0 は 0または 1 ) に対するパス選択信号として、時点 tのノード 2 * s 0からの遷移を選択したときは " 0 " を、ノード 2 * s 0 + 1からの遷移を選択したときは " 1 " を出力する。変換部 3 1 0は、具体的には、ノード s 0 + 2に対するパス選択信号の論理反転を生成する論理反転手段 3 1 1 a, 3 1 1 bと、論理反転手段 3 1 1 a, 3 1 1 bの出力とノード s 0に対するパス選択信号との排他的論理和を生成する排他的論理和生成手段 3 1 2 a, 3 1 2 bとを備えている。また、逆変換部 330は変換部 3 1 0と同様に、ノード s 0 + 2に対するパス選択信号の論理反転を生成する論理反転手段 33 1 a， 3 3 1 bと、論理反転手段 33 1 a , 3 3 l bの出力とノード s 0に対するパス選択信号との排他的論理和を生成する排他的論理和生成手段 332 a, 3 32 bとを備えている。

以上のように構成されたビ夕ビ復号装置について、その動作を図 1 4を用いて説明する。

トレリス線図の時点 tの状態 2 * s 0 , 2 * s 0 + lから時点 t + 1の状態 s 0 , s 0 + 2までの部分における、生き残りパスを表すパス選択信号の組み合わせは、図 1 4 (a) 〜（d) の 4通りが考えられる。図 1 4 (a) 〜（d) において、時点 t + 1の状態 s 0、 s 0 + 2に対するパス選択信号 P St+1 は、それそれ、（0， 0) , ( 1 , 1 ) ，（0， 1 ) ，（ 1， 0) となる。

ここで、図 1 4 (a) 〜（d) に示すパス選択信号の各組み合わせのうち、生き残りパスがマージする（a) , (b) の生成頻度は、生き残りパスがマージしない（c) ， (d) に比べて、統計的に低いといえる。すなわち、精度良く復号を行うためにはトレースバック長を十分長くとる必要があり、このことから、パスのマージはそう頻繁に起こるものではなく、各時点においてパスがマージする確率はマージしない確率よりも低い、ということが推察される。また、このことは、本願発明者が、これまでの研究開発の中で経験上得た知見にも、合致する。そこで、本実施形態では、生成頻度が相対的に高い第 1の組み合わせとしての図 1 4 ( c ) ， (d) に示すパス選択信号の組み合わせが、生成頻度が相対的に低い第 2の組み合わせとしての図 1 4 (a) ，（b) に示すパス選択信号の組み合わせよりも、論理値 "0" を多く含むように、変換を行う。すなわち、変換部 3 1 0は、図 1 4 ( d) のパス選択信号（ 1， 0 ) を（ 0 , 0) に変換するとともに、図 1 4 (a) のパス選択信号（0， 0) を（ 1， 0) に変換する。変換部 3 1 0から出力されたパス選択信号はパスメモリ 320に記憶される。逆変換部 330はパスメモリ 320から出力されたパス選択信号に対し、変換部 3 1 0における変換とは逆に、（0， 0) を（ 1 , 0) に変換し、 ( 1 , 0 ) を（ 0 , 0 ) に変換する。

以上のような構成および動作によって、パスメモリ 3 20に格納されたパス選択信号の信号値は統計的に "0" が多くなり、パスメモリ 3 2 0のメモリセルまたはメモリ出力における信号遷移確率が 1/2よりも低くなる。この結果、パスメモリ 32 0における消費電力を削減することができるので、低消費電力で動作可能なビタビ復号装置を実現することが可能になる。

また、付加回路としては、簡易な論理ゲートのみからなる変換部 3 1 0および逆変換部 330を設けるだけで済むので、従来の構成と比べて、回路規模は格段に小さくなる。また、結果として、変換部 3 1 0における変換と逆変換部 330 における逆変換とは同一の処理になり、変換部 3 1 0と逆変換部 330とは同一の構成によって実現できる。

(第 4の実施形態）

本発明の第 4の実施形態は、第 3の実施形態に係るビタビ復号と同様の処理を、ソフト的に実現するものである。

図 1 5は本実施形態に係るビタビ復号方法を示すフローチヤ一トである。本実施形態に係るビタビ復号方法は、前述した図 1 1に示すビタビ復号装置において実行される。ここでは説明の簡略化のために、符号化率 1/2、拘束長 K= 3とする。

図 1 5に示すように、まずステップ S 2 1において、 RAM 2 04に格納された受信信号から各ブランチメトリックを生成し、パスの選択を行った後、パス選択信号を生成する。これらの演算は、 ALU 2 0 1および MUL 2 02によって行われる。ステップ S 2 2において、パス選択信号は汎用レジスタ 2 0 5に一時格納される。

次に、ステップ S 2 3を実行する。まず、変数 s 0を「 0」に初期化した後、ノード {s 0， s 0 + 2 } の生き残りパスを表現するパス選択信号である 2ビッ卜のパス表現ビット列を、汎用レジスタ 205に格納されたパス選択信号から読み出す。そして、読み出したパス表現ビット列に対し、第 3の実施形態と同様の所定の変換を行う。具体的には例えば、 {0、 1} を {0、 1} に、 { 1、 0} を {0、 0} に、 {0、 0} を { 1、 0} に、そして { 1、 1 } を { 1、 1} に、それそれ変換する。続いて、変数 s 0を「 1」にして同様の処理を実行し、ステッブ S 2 3を終了する。その後、変換されたパス選択信号は、ステップ S 24において、パス記憶手段としての RAM2 04に格納される。

次に、ステップ S 2 5において、 RAM 204から読み出したパス選択信号に対し、ステップ S 2 3における所定の変換と逆の変換を行う。具体的には、読み出した変換後のビット列に対し、 {0、 1} を {0、 1} に、 {0、 0} を { 1、 0} に、 { 1、 0} を {0、 0} に、そして { 1、 1 } を { 1、 1} に、それそれ変換する。そして、ステップ S 2 6において、逆変換後のパス選択信号を用いてトレースバックを実行し、復号信号を得る。

すなわち、第 3の実施形態と同様に、図 1 4 ( c ) , (d) に示すような、マ —ジ数が少なく生成頻度が相対的に高いパス選択信号の組み合わせが、図 1 4 (a) ， (b) に示すような、マージ数が多く生成頻度が相対的に低いパス選択信号の組み合わせよりも、論理値 "0" を多く含むように、パス選択信号の変換が行われる。これにより、 RAM 2 04に格納されたパス選択信号の論理値は、統計的に "0" が多くなり、 RAM 2 04における信号遷移確率が 1 /2よりも低くなる。この結果、 R AM 2 04における消費電力を削減することができるので、低消費電力で動作可能なビタビ復号装置を実現することが可能になる。なお、第 3および第 4の実施形態で示した変換方法は一例であり、生成頻度が相対的に高いパス選択信号の組み合わせが、生成頻度が相対的に低いパス選択信号の組み合わせよりも、論理値 " 0 " を多く含むようになるものであれば、他の方法を用いてもよい。

また、第 3および第 4の実施形態では、符号化率 1 / 2、拘束長 K = 3の場合について説明したが、一般的には、符号化率 m/ nの場合、トレリス線図の所定部分に含まれる状態数を Xとしたとき、この所定部分を表現するパス選択信号のビヅト数は（m * x ) となる。また、 X本の生き残りパスのうちマージする本数が多いほど、またマージする組み合わせが多いほど、その生成頻度は低くなる。したがって、生成頻度が高いパス選択信号の組み合わせほど論理値 " 0 " を多く含むように変換を行うことによって、第 3および第 4の実施形態と同様の効果が得られることはいうまでもない。

また、第 3および第 4の実施形態では、生成頻度が高いパス選択信号の組み合わせが論理値 " 0 " を多く含むように変換を行うものとしたが、これに限らず例えば、論理値 " 1 " を多く含むように変換を行っても、本実施形態と同様の効果を得ることができる。

また、生き残りパスのマージ数以外の要因によって、パス選択信号の組み合わせの生成頻度に差が生じる場合もあり、このような場合でも、本発明を適用することは可能である。

例えば、畳み込み符号器の場合、通常、入力がランダムであれば、各状態遷移の出現頻度は統計的に均等になる。ところが、入力にある種の統計性がある場合 (例えば " 0 " または " 1 " がある期間連続するような外符号化を行った場合）には、各状態遷移の出現頻度は統計的に均等ではなくなる。このような場合、第 3および第 4の実施形態と同様に、パス選択信号に対し、統計的に生成頻度が高い組み合わせについて特定の論理値が多く含まれるように変換を行うことによつて、パス記憶手段における信号遷移確率を下げることが可能になる。以上のように本発明によると、復号のためのトレースバックの際に参照されることがない，不通過ノードに対応するパス選択信号が、パス記憶手段における信号遷移の確率が低くなるように変換されるので、パス記憶手段における信号遷移確率を下げることができ、消費電力を削減することができる。

また、本発明によると、生成頻度が相対的に高いパス選択信号の組み合わせが、パス選択信号の信号値のいずれかである所定の固定値をより多く含むように、変換が施される。このため、パス記憶手段は、統計的にこの所定の固定値に相当する信号値をより多く含むことになり、パス記憶手段における信号遷移確率が変換を行わない場合よりも低下するので、消費電力を抑制することができる。

Claims

請求の範固

1 . パス選択信号を記憶するパス記憶手段を有し、このパス記憶手段を用いて復号を行うビ夕ビ復号装置であって、

A C S手段から出力されたパス選択信号に対し、第 1の時点から第 2の時点まで部分的にトレースバックを行い、前記第 1の時点の各ノ一ドに到達する生き残りパスを求め、

前記第 2の時点の各ノードのうち、前記生き残りパスが通過しない不通過ノ一ドを検出し、

前記第 2の時点の不通過ノードに対応するパス選択信号を、前記パス記憶手段における信号遷移の確率が低くなるように、変換し、

前記第 2の時点の各ノードに対応するパス選択信号を、前記パス記憶手段に記憶 3 る

ことを特徴とするビタビ復号装置。

2 . 請求項 1記載のビタビ復号装置において、

不通過ノードに対応するパス選択信号を、パス選択信号の信号値のいずれかである所定の固定値に、変換する

ことを特徴とするビタビ復号装置。

3 . 請求項 1記載のビタビ復号装置において、

不通過ノードに対応するパス選択信号を、

前記パス記憶手段の，当該パス選択信号が書き込まれる記憶領域にすでに格納されていた値と同一の値に、変換する

ことを特徴とするビタビ復号装置。

4 . パス選択信号を記憶するパス記憶手段を有し、このパス記憶手段を用いて復号を行うビタビ復号装置であって、

A C S手段から出力されたパス選択信号を、所定期間記憶し、出力するパス一時記憶部と、

前記パス一時記憶部に記憶された，時点 tから時点 t + p— 1 ( pは自然数）までのパス選択信号と、前記 A C S手段から出力された時点 t + pにおけるパス選択信号とを用いて、時点 t + pの各ノードに到達する生き残りパスをトレースバックし、時点 tの各ノードのうち、前記生き残りパスが通過しない不通過ノ一ドを検出する部分トレースバック部と、

前記パス一時記憶部から出力された時点 tのパス選択信号を入力とし、前記部分トレースバック部からの信号を受けて、前記時点 tのパス選択信号のうちの前記不通過ノ一ドに対応するパス選択信号を、パス選択信号の信号値のいずれかである所定の固定値に変換する変換部とを備え、

前記パス記憶手段は、前記変換部から出力された時点 tのパス選択信号を、記憶する

ことを特徴とするビタビ復号装置。

5 . パス選択信号を記憶するパス記憶手段を有し、このパス記憶手段を用いて復号を行うビ夕ビ復号装置であって、

前記パス記憶手段の，時点 tのパス選択信号が書き込まれる領域の記憶内容を読み出す読み出し手段と、

前記パス一時記憶部から出力された時点 tのパス選択信号と、前記読み出し手段から出力された記憶内容とを入力とし、前記部分トレースバック部からの信号を受けて、前記時点 tのパス選択信号のうちの前記不通過ノ一ドに対応するパス選択信号を、前記記憶内容に含まれた，当該パス選択信号が書き込まれる記憶領域に格納されていた値と、同一の値に変換する変換部とを備え、

前記パス記憶手段は、前記変換部から出力された時点 tのパス選択信号を、記憶 3 る

ことを特徴とするビタビ復号装置。

6. 請求項 4または 5記載のビタビ復号装置において、

前記部分トレースバック部は、

時点 tの各ノード j について、関数 g ( t， j ) を求め、 g ( t , j ) = 0のとき、ノード jは不通過ノ一ドであると判断するものである

( g ( t , i ) «、 g ( t + p， k) ( kは任意のノード番号） = 1 を初期値として、

g ( r , i ) =∑ {g ( r + 1 , n ( i ) ) x f ( r , n ( i ) ) }

n ( i ) ：時点 rにおけるノード iの時点 r + 1 における遷移先のノード f ( r , n ( i ) ) ：時点 r + 1におけるノード n ( i ) に到達する生き残りパスが時点 rにおいてノード iを通過するか否かを示す関数であり、通過するとき " 1 " 、通過しないとき " 0 " をとる

∑ {} ：全ての n ( i ) についての論理和

X ：論理積）

ことを特徴とするビタビ復号装置。

7 . 請求項 6記載のビタビ復号装置において、

前記部分トレースバック部は、

各時点 rの g ( r , i ) の値を記憶する複数の記憶手段を備え、

前記 g ( t ， j ) の演算を、パイブライン処理によって行うものであることを特徴とするビタビ復号装置。

8 . パス選択信号を記憶するパス記憶手段を用いて、復号を行うビタビ復号方法であって、

前記第 2の時点の各ノードのうち、前記生き残りパスが通過しない不通過ノードを検出し、

前記第 2の時点の各ノードに対応するパス選択信号を、前記パス記憶手段に記憶する

ことを特徴とするビ夕ビ復号方法。

9 . 請求項 8記載のビタビ復号方法において、

ことを特徴とするビタビ復号方法。

1 0 . 請求項 8記載のビタビ復号方法において、

不通過ノードに対応するパス選択信号を、前記パス記憶手段の，当該パス選択信号が書き込まれる記憶領域にすでに格納されていた値と同一の値に、変換する

ことを特徴とするビタビ復号方法。

1 1 . パス選択信号を記憶するパス記憶手段を有し、このパス記憶手段を用いて復号を行うビタビ復号装置であって、

A C S手段から出力されたパス選択信号に対し、所定の変換を行い、変換後のパス選択信号を、前記パス記憶手段に格納し、

前記パス記憶手段から出力されたパス選択信号に対し、前記所定の変換と逆の変換を行い、

逆変換後のパス選択信号を用いて、復号を行うものであり、かつ、

前記所定の変換は、

トレリス線図の所定部分における，生き残りパスを表すパス選択信号の組み合わせのうち、生成頻度が相対的に高い第 1の組み合わせが、生成頻度が相対的に低い第 2の組み合わせよりも、パス選択信号の信号値のいずれかである所定の固定値を多く含むようにするものである

ことを特徴とするビタビ復号装置。

1 2 . 請求項 1 1記載のビタビ復号装置において、

前記所定の変換は、

生き残りパスのマージ数が相対的に少ないパス選択信号の組み合わせを前記第 1の組み合わせとし、生き残りパスのマージ数が相対的に多いパス選択信号の組み合わせを前記第 2の組み合わせとして、行われる

ことを特徴とするビタビ復号装置。

1 3 . A C S手段から出力されたパス選択信号に対し、所定の変換を行う変換部と、

前記変換部から出力されたパス選択信号を、記憶するパス記憶手段と、前記パス記憶手段から出力されたパス選択信号に対し、前記変換部における所定の変換と逆の変換を行う逆変換部と、

前記逆変換部から出力されたパス選択信号を用いて、復号を行う復号部とを備え、

前記変換部は、

トレリス線図の所定部分における，生き残りパスを表すパス選択信号の組み合わせのうち、生き残りパスのマージ数が相対的に少ない第 1の組み合わせを、生き残りパスのマージ数が相対的に多い第 2の組み合わせよりも、パス選択信号の信号値のいずれかである所定の固定値を多く含むように、変換を行うものであることを特徴とするビタビ復号装置。

1 4. 請求項 1 3記載のビタビ復号装置において、

前記 A C S手段は、

時点 t + 1のノード s 0 + i 0 * 2 (^K_²) ( s 0く 2 '^κ— ²) ： s 0は 0または正の整数、 i 0 = 0 , 1 ) に対するパス選択信号として、時点 tのノード 2 * s 0 + 0からの遷移を選択したときは " 0 " を、ノード 2 * s 0 + 1からの遷移を選択したときは " 1 " を出力するものであり、

前記変換部は、

時点 t + 1のノード s 0 + i 0 * 2 ( ²)に対するパス選択信号 P Sに対し、 P S ( 10 = 0) と P S ( i 0 = 1 ) の論理反転信号との排他的論理和を、新たなパス選択信号 P S ( i 0 = 0 ) として出力するものである

ことを特徴とするビ夕ビ復号装置。

1 5. パス選択信号を記憶するパス記憶手段を用いて、復号を行うビタビ復号方法であって、

AC S手段から出力されたパス選択信号に対し、所定の変換を行い、変換後のパス選択信号を、前記パス記憶手段に格納し、

前記所定の変換は、

ことを特徴とするビタビ復号方法。

1 6. 請求項 1 5記載のビタビ復号方法において、

前記所定の変換は、

ことを特徴とするビ夕ビ復号方法。

1 7. 請求項 1 6記載のビタビ復号方法において、

前記 A C S手段は、

時点 t + 1のノード s 0 + i 0 * 2 ^<K-²⁾ ( s 0 < 2 (^κ— ²⁾ ： s 0は 0または正の整数、 i 0 = 0 , 1 ) に対するパス選択信号として、時点 tのノード 2 * s 0 + 0からの遷移を選択したときは " 0 " を、ノード 2 * s 0 + 1からの遷移を選択したときは " 1 " を出力するものであり、前記所定の変換は、

時点 t + 1のノード s 0 + i 0 * 2 に対するパス選択信号 {P S ( i 0 = 0 ) ， P S ( i 0 = 1 ) } について、

a) {0、 1 } を {0、 1 } に、

b) { 1、 0} を {0、 0} に、

c ) {0、 0} を { 1、 0} に、

d) { 1、 1} を { 1、 1} に、

それそれ変換するものである

ことを特徴とするビタビ復号方法。