WO2000039842A1 - Kondensatorelektrodenanordnung - Google Patents

Kondensatorelektrodenanordnung Download PDF

Info

Publication number
WO2000039842A1
WO2000039842A1 PCT/DE1999/004081 DE9904081W WO0039842A1 WO 2000039842 A1 WO2000039842 A1 WO 2000039842A1 DE 9904081 W DE9904081 W DE 9904081W WO 0039842 A1 WO0039842 A1 WO 0039842A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
oxygen
silicide
iridium
silicon
Prior art date
Application number
PCT/DE1999/004081
Other languages
English (en)
French (fr)
Inventor
Nicolas Nagel
Robert Primig
Igor Kasko
Rainer Bruchhaus
Hermann Wendt
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE1998160080 external-priority patent/DE19860080B4/de
Priority claimed from DE1999109295 external-priority patent/DE19909295A1/de
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to KR10-2001-7008073A priority Critical patent/KR100430324B1/ko
Priority to JP2000591655A priority patent/JP3665570B2/ja
Priority to EP99967896A priority patent/EP1153424A1/de
Publication of WO2000039842A1 publication Critical patent/WO2000039842A1/de
Priority to US09/891,114 priority patent/US6573542B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Definitions

  • the invention is in the field of semiconductor technology and relates to a microelectronic structure with a base substrate, a silicon-containing layer and an oxygen barrier layer.
  • the barrier has to meet the following requirements. On the one hand, it must prevent silicon diffusion from the contact hole to the platinum electrode and, on the other hand, it must prevent oxygen diffusion from the platinum to the contact hole in order to rule out the electrically insulating oxidation of silicon. In addition, the barrier must remain stable even under the process conditions.
  • a possible construction of an initially mentioned microelectronic structure in the form of an electrode barrier system is described, for example, in US Pat. No. 5,581,439.
  • a titanium nitride layer which hinders silicon diffusion is buried in a silicon nitride layer, which at least laterally protects the titanium nitride layer from oxidation.
  • a palladium body with a platinum coating sits on the silicon nitride collar, which together form the electrode.
  • the titanium nitride layer should at least be protected from oxidation by the palladium.
  • Healing step in an oxygen-containing atmosphere can be prevented by complete oxidation of the iridium. This healing step is unfavorable in an oxygen-containing atmosphere, particularly with regard to the
  • Deep oxidation of the iridium can only be controlled with difficulty, so that if the layer of the iridium layer is uneven, the polysilicon can also be oxidized, as a result of which the electrical contact between the polysilicon and the iridium is interrupted.
  • barrier layers With all of the previously known barrier layers, however, there is a risk that they will no longer be sufficiently stable at the required high process temperatures, in particular when a temperature step is required to condition the high- ⁇ materials or the ferroelectric materials.
  • This object is achieved according to the invention in the case of a microelectronic structure of the type mentioned at the outset in that between the silicon-containing layer and the oxygen barrier layer there is an oxygen-containing iridium layer which can be produced by means of an atomization process (sputtering) in an oxygen-containing layer, the volume fraction of Oxygen in the atmosphere is between 2.5% and 15%.
  • the oxygen-containing iridium layer contained in the microelectronic structure prevents silicon diffusion from the silicon-containing layer into the oxygen barrier layer and into further layers which may be arranged above it.
  • the oxygen-containing iridium layer has a certain proportion of oxygen which prevents the formation of iridium silicide and thus pus diffusion of silicon prevented.
  • the interface between the oxygen-containing iridium layer and the silicon-containing layer remains at temperatures up to at least 800 ° C. Test-free of iridium silicide. This can be demonstrated, for example, by resistance measurements on the oxygen-containing iridium layer.
  • iridium silicide is expressed, for example, in a very low specific resistance of the oxygen-containing iridium layer of less than 100 ⁇ Ohm * cm, preferably even less than 30 ⁇ Ohm * cm.
  • iridium silicide which has a very high specific resistance of about 6 ohm * cm, the specific resistance of the structure formed from the silicon-containing layer and the oxygen-containing iridium layer would be significantly above 100 ⁇ Ohm * cm.
  • the low electrical resistance of the microelectronic structure is of great advantage in particular in the case of highly integrated semiconductor components, in particular in semiconductor memories with structure sizes of 0.25 ⁇ m and below.
  • the oxygen-containing iridium layer largely prevents contact between the silicon-containing layer and the oxygen barrier layer in order to prevent a possible reduction of the oxygen barrier layer by the silicon-containing layer and the associated oxidation of the silicon-containing layer.
  • An oxygen-containing iridium layer with the properties described above can be used, for example, by means of a
  • Manufacture atomization processes in an oxygen-containing atmosphere with a low oxygen content, the volume fraction of oxygen in the atmosphere being between 2.5% and 15%. Due to the limited volume fraction of oxygen in the atmosphere, oxygen is only built into the iridium layer to a certain degree, so that one can also speak of an anoxidized iridium layer.
  • the volume fraction of oxygen in the atmosphere is preferably about 5%. It has been shown in tests, withstand that the% at a volume fraction of about 2.5 oxygen produced sauerstoffhal ⁇ term iridium layers of a siliconization still largely, while oxygen-containing iridium layers were prepared in an atmosphere containing less than 2.5% oxygen already clearly tend to silicide. On the other hand, an oxygen-containing iridium layer, which was deposited at an oxygen volume concentration of at most 15%, does not yet lead to a disruptive oxidation of the silicon-containing layer located under the oxygen-containing iridium layer.
  • the oxygen-containing iridium layer In order to improve the adhesiveness of the oxygen-containing iridium layer, it is favorable to deposit the oxygen-containing iridium layer at a temperature of at least 250 ° C. This in particular improves the adhesive strength between the oxygen-containing iridium layer and silicon-containing insulation layers, which consist, for example, of silicon nitride and silicon oxide. Since the base substrate itself can consist of silicon oxide or silicon nitride, good deposition of the oxygen-containing iridium layer on the base substrate is also achieved by the deposition of the oxygen-containing iridium layer at elevated temperatures. In principle, the deposition temperature should be chosen so high that sufficient adhesion to the base substrate is guaranteed, whereby an adhesive strength of at least 100 kg / cm 2 can be achieved.
  • Another advantage of depositing the oxygen-containing iridium layer at a temperature of at least 250 ° C is that a further conditioning step to improve the adhesion of the oxygen-containing iridium layer is not necessary. If the separation temperature is not chosen too high, For example, between 250 ° C and 400 ° C, structures that have already been created are hardly subjected to thermal stress.
  • the oxygen barrier advantageously consists of a conductive metal oxide, with iridium dioxide and ruthenium dioxide in particular having proven themselves as metal oxide. Using these metal oxides also ensures good adhesion of the oxygen barrier layer to the oxygen-containing iridium layer.
  • the silicon-containing layer which is usually located below the oxygen-containing iridium layer, preferably consists of polysilicon, a metal silicide or a layer stack which comprises at least one polysilicon layer and a metal silicide layer located between the polysilicon layer and the oxygen-containing iridium layer.
  • the metal silicide preferably consists of at least one silicide from the group yttrium silicide, titanium silicide, zirconium silicide, hafnium silicide, vanadium silicide, niobsilicide, tantalum silicide, chromium silicide, molybdenum silicide, tungsten silicide, cobalamin silicide, palladium silicide, palladium silicide, palladium silicide, palladium silicide, palladium silicide, palladium silicide, palladium silicide, palladium silicide, palladium silicide, palladium silicide, palladium silicide, palladium silicide, palladium silicide, palladium silicide, palladium silicide, palladium silicide, palladium silicide, palladium silicide, palladium silicide, palladium silicide, palladium silicide, palladium si
  • the silicon-containing layer can This structure is present, for example, in the form of a contact hole filled with polysilicon, which is optionally delimited by a metal silicide layer towards the oxygen-containing iridium layer.
  • the oxygen-containing iridium layer preferably has a thickness of approximately 100 ⁇ m, advantageously even of approximately 20 to 50 nm.
  • the aim is to make the oxygen-containing iridium layer as thin and space-saving as possible.
  • the barrier layers contained in the microelectronic structure are advantageously covered by a metal-containing electrode layer.
  • the oxygen barrier layer should be covered as completely as possible by this layer.
  • the metal-containing electrode layer preferably consists of a metal (for example platinum, ruthenium, iridium, palladium, rhodium, rhenium, osmium) or a conductive metal oxide (MO x , for example ruthenium oxide, osmium oxide, rhodium oxide, iridium oxide, rhenium oxide or conductive perovskite, for example SrRu0 3 or (La, Sr) Co0 3 ). Platinum is particularly preferred as the metal.
  • the metal-containing electrode layer dielectric layer containing metal oxide which is the high ⁇ dielectric or the ferroelectric capacitor dielectric, in particular in the case of a semiconductor memory.
  • Metal oxides of the general ABO x or D0 X are used in particular for the dielectric metal oxide-containing layer, A being in particular for at least one metal from the group strontium (Sr), bismuth (Bi), niobium (Nb), lead (Pb), zircon (Zr ), Lanthanum (La), lithium (Li), potassium (K), calcium (Ca) and barium (Ba), B in particular for at least one metal from the group titanium (Ti), niobium (Nb), ruthenium (Ru) ,
  • X can be between 2 and 12.
  • these metal oxides have dielectric or ferroelectric properties, these properties possibly being detectable only after a high-temperature step for the crystallization of the metal oxides. Under certain circumstances, these materials are in polycrystalline form, and perovskite-like crystal structures, mixed crystals or superlattices can often be observed.
  • all perovskite-like metal oxides of the general form AB0 ⁇ are suitable for forming the dielectric metal oxide-containing ones
  • Dielectric materials with high ⁇ ( ⁇ > 20) or materials with ferroelectric properties are, for example, barium strontium titanate (BST, Ba :. X Sr x Ti0 3 ), niobium-doped strontium bismuth tantalate (SBTN, Sr x Bi y ( Ta z Nb ⁇ _ z ) 0 3 ), strontium titanate (STO, SrTi0 3 ), strontium bismuth tantalate (SBT, Sr x Bi y Ta 2 0 9 ), bismuth titanate (BTO, Bi 4 Ti 3 0 : 2 ), Lead zirconate titanate (PZT, Pb (Zr x Ti ⁇ _ x ) 0 3 ), strontium niobate (SNO, Sr 2 Nb 2 0 7 ), potassium titanate niobate (KTN) and lead lanthanum titanate ( PLTO, (Pb, La) Ti0 3 ).
  • Tantalum oxide (Ta 2 0 5 ) is also used as the high ⁇ dielectric.
  • dielectric means both a dielectric, paraelectric or ferroelectric layer, so that the dielectric metal oxide-containing layer may have dielectric, paraelectric or ferroelectric properties.
  • the microelectronic structure is preferably used in a semiconductor memory device which has at least a first and a second electrode and in between a layer containing metal oxide, which together form a storage capacitor.
  • the first electrode of this semiconductor memory device comprises at least the oxygen-containing iridium layer and the oxygen barrier layer, so that the first electrode also contains the necessary diffusion barriers in addition to an optional noble metal layer.
  • the base substrate consists in particular of silicon oxide
  • the base substrate is penetrated by at least one contact hole which is filled with polysilicon or another conductive material. If necessary, the filled contact hole closes with the surface of the
  • Base substrate flush with a metal silicide layer arranged in the contact hole. Finally, the oxygen-containing iridium layer sits on the surface of the base substrate, which completely covers the contact hole, protrudes laterally beyond it and there comes into direct contact with the base substrate.
  • Figures la to le individual process steps for producing a microelectronic structure Figures 2a to 2f further process steps for producing a microelectronic structure, Figure 3 circuit memory device as a microelectronic structure as part of a half ⁇ , Figure 4 utilization resistivity an oxygen-containing iridium film as a function of temperature ranges and
  • FIG. 5 shows the specific resistance of an oxygen-containing iridium layer as a function of the oxygen content in the atmosphere during the deposition
  • FIG. 6 shows the adhesive strength of an oxygen-containing iridium layer on a silicon oxide layer as a function of the deposition temperature
  • FIG. 7 shows the adhesive strength of an oxygen-containing iridium layer on a silicon nitride layer as a function of the deposition temperature
  • FIGS. 8 and 9 results of X-ray structure examinations on deposited oxygen-containing iridium layers.
  • a base substrate 5 made of silicon dioxide for example by deposition using tetraethyl
  • TEOS Ortho-silane
  • silicon nitride which is penetrated by a contact hole 10 filled with polysilicon 8.
  • the filled contact hole 10 is flush with the surface 15 of the base substrate 5.
  • CMP chemical mechanical polishing
  • a titanium layer of the same thickness can also be applied instead of the tungsten silicide, although the titanium is largely completely covered by the polysilicon 8 in a later high-temperature step is siliconized in the contact hole 10.
  • the silicon-containing layer 20 here represents the silicon-containing layer. It is also possible to apply a polysilicon layer instead of the tungsten silicide layer 20, so that there is an adhesive layer (polysilicon, silicide) between the subsequently applied oxygen-containing iridium layer and the base substrate.
  • a polysilicon layer instead of the tungsten silicide layer 20, so that there is an adhesive layer (polysilicon, silicide) between the subsequently applied oxygen-containing iridium layer and the base substrate.
  • An oxygen-containing iridium layer 25 is then applied to the tungsten silicide layer 20 by reactive sputtering of iridium. This takes place at a pressure between 0.005 and 0.02 mbar, preferably at 0.015 mbar and in an oxygen-argon mixture, the volume fraction of oxygen being between 2.5% and 15%, preferably 5% (2.5% ⁇ 0 2 / (0 + Ar) ⁇ 15%). After a sputtering process of approximately 100 seconds, an approximately 50 to 150 nm thick oxygen-containing iridium layer 25 has formed, which completely covers the tungsten silicide layer 20.
  • the deposited oxygen-containing iridium layer 25 resists iridium silicide formation on contact with the tungsten silicide even at very high temperatures, which can be up to 800 ° C., for example, in the case of a so-called ferroaneal that occurs later. This resistance is also observed with an oxygen-containing iridium layer 25 deposited directly on the polysilicon.
  • the oxygen-containing iridium layer 25 and the tungsten silicide layer 20 are etched together anisotropically, the two layers should continue to protrude slightly laterally beyond the contact hole 10 in order to completely cover the polysilicon contained therein.
  • the structure thus obtained is shown in FIG. 1b.
  • Base substrate 5 applied and anisotropically etched using a mask. Care must be taken to ensure that the iridium dioxide layer 30 completely covers the oxygen-containing iridium layer 25 and the tungsten silicide layer 20 on its side regions 32 as well. This ensures complete protection of the oxygen-containing iridium layer 25 and the tungsten silicide layer 20 against an oxygen attack and prevents contact between the oxygen-containing iridium layer 25 and a subsequently applied precious metal layer 35 made of platinum.
  • the separation of the oxygen-containing iridium layer 25 from the platinum layer 35 is intended in particular to prevent the formation of a platinum-iridium alloy, which could possibly lead to unfavorable interface properties of the platinum layer 35.
  • a strontium-bismuth-tantalate layer (SBT) 40 is applied to the noble metal layer 35 shown in FIG. deposited using beta diketonates. This is preferably done at temperatures between 300 and 800 ° C and in particular in the MOCVD process in an oxygen-containing atmosphere in order to protect the strontium and bismuth beta
  • the SBT layer 40 forms the dielectric layer containing metal oxide.
  • FIGS. 2a to 2f Process steps for producing a microelectronic structure with a buried oxygen-containing iridium layer are shown in FIGS. 2a to 2f.
  • a basic substrate 5 is assumed, which can optionally also be constructed from two layers.
  • the basic substrate 5 of a lower silicon dioxide layer 50 located thereabove with silicon nitride or TEOS layer 55.
  • the Grundsub ⁇ strat 5 also has a contact hole 10 which is not filled up to the surface 15 of the base substrate 5 with polysilane lizium. This structure is achieved in particular by etching back the polysilicon after filling the contact hole.
  • a platinum, titanium or cobalt layer with a thickness between 30 and 100 nm is first applied to this structure shown in FIG.
  • a metal silicide is formed exclusively in the area of the contact hole 10 filled with polysilicon. Due to different etching properties of the metal silicide formed compared to the unsilicated metal, the titanium, platinum or cobalt layer is removed again except for the self-aligned metal silicide 65 formed. However, the metal silicide 65 formed from titanium, platinum or cobalt silicide does not reach the surface 15 of the base substrate 5, so that the contact hole 10 is not yet completely filled.
  • the oxygen-containing iridium layer 25 it is also possible to leave the oxygen-containing iridium layer 25 at least partially on the surface 15 of the base substrate 5.
  • the base substrate 5 be deposited during the deposition of the oxygen-containing ones To heat iridium layer 25 to at least 250 ° C. For example, a temperature of around 300 ° C is favorable. At elevated temperatures, the adhesion of the oxygen-containing iridium layer to the metal silicide also improves.
  • the oxygen barrier layer 30 made of iridium dioxide is subsequently applied and structured, the contact hole 10 being completely covered by this layer. Then the noble metal layer 35, the dielectric metal oxide-containing layer 40 and the further noble metal layer 45 are applied and suitably structured.
  • a high-temperature annealing step (e.g. ferroaneal) in an oxygen-containing atmosphere for crystallization of the dielectric layer 40 containing metal oxide.
  • this treatment must be carried out at 800 ° C. for about 1 hour.
  • the SBT should crystallize completely in order to achieve the highest possible remanent polarization of the SBT layer 40.
  • the high-temperature annealing step can also take place before the further noble metal layer 45 is deposited.
  • FIG. 1 A semiconductor memory device which contains the microelectronic structure according to the invention is shown in FIG.
  • This device comprises a selection transistor 70 and a storage capacitor 75.
  • the selection transistor 70 has two separate doped regions 80 and 85 in a single-crystalline silicon substrate 90, which represent a source and a drain region (80, 85) of the selection transistor 70.
  • the gate electrode 95 with the underlying gate dielectric 100 is arranged on the silicon substrate 90 between the two doped regions 80 and 85.
  • the gate electronics trode 95 and the gate dielectric 100 are from the side
  • Isolation webs 105 and upper insulation layers 110 surrounded. The entire structure is completely covered by the base substrate 5.
  • a contact hole 10 extends through the base substrate 5 to the doped region 85, as a result of which the storage capacitor 75 seated on the base substrate 5 is connected to the selection transistor.
  • the storage capacitor 75 in turn consists of a lower electrode 115, a capacitor dielectric 40 and an upper electrode 45.
  • the lower electrode 115 comprises a platinum layer 35, an iridium dioxide layer 30 and an oxygen-containing iridium layer 25.
  • the lower electrode 115 is thus multilayered built up and also includes all the necessary barrier layers for protecting the polysilicon 8 located in the contact hole 10 against oxidation and for protecting against unwanted silicon diffusion.
  • the oxygen-containing iridium layer 25 can be characterized by a very low specific resistance. This is shown, for example, in FIG. 4, which shows measurement curves of anoxidized iridium (oxygen-containing iridium layer marked with Ir (O)) on different silicon-containing layers.
  • anoxidized iridium was deposited on polysilicon, titanium silicide or platinum silicide in a 5% strength oxygen atmosphere and subsequently treated for about 1 ⁇ hours at different temperatures.
  • the specific resistance in the temperature range between room temperature and 800 ° C is always less than 20 ⁇ Ohm * cm, with anoxidized iridium on platinum silicide even significantly below 10 ⁇ Ohm * cm.
  • FIGS. 8 and 9 show results of X-ray structure analyzes of deposited oxygen-containing iridium layers on polysilicon.
  • FIG. 8 shows results which were obtained immediately after the deposition of the oxygen-containing iridium layer, whereas in FIG. 9 the results obtained after tempering at 700 ° C. in a nitrogen atmosphere are plotted. It can be clearly seen by comparing FIGS. 8 and 9 that no silicide formation occurs during high-temperature treatment in the case of oxygen-containing iridium layers which have been deposited with an oxygen content of at least 2.5%.
  • the oxygen-containing iridium layer can also be characterized by its relatively low oxygen content.
  • the stoichiometric ratios of oxygen-containing iridium layer differ markedly from those oxide layer a Iridiumdi- (Ir ⁇ 2> - the s, for example, that in the oxygen-containing iridium layer more iridium is present as oxygen extremely therein.
  • oxygen-containing iridium layer does not form a continuous iridium silicide layer on a conductive silicon-containing layer, even at temperatures up to 800 ° C., which would lead to an increase in the electrical resistance.
  • the oxygen-containing iridium layer is therefore also particularly suitable as a barrier layer in a semiconductor memory that uses ferroelectric SBT or PZT as a capacitor dielectric.
  • FIGS. 6 and 7 show The adhesive strength of the oxidized iridium layer (Ir (O)) as a function of the deposition temperature.
  • FIG. 6 shows the adhesive strength of Ir (O) to a silicon oxide layer obtained by TEOS deposition
  • FIG. 7 shows the adhesive strength to a stoichiometric silicon nitride layer (Si 3 N 4 ).
  • the adhesive strength increases after a crack at approximately 250 ° C. with increasing deposition temperature. It is therefore advantageous to choose a sufficiently high separation temperature.
  • the adhesive strength can be determined in particular using a so-called “pull test”, which is also frequently referred to in the literature as a “peel test”, “forehead peel test” or “Sebastian five test”.
  • the pull test allows quantitative statements to be made about the adhesive strength of thin layers on substrates.
  • a cylindrical body (“stud") is generally attached to one of its end faces using a bonding layer with very good adhesive properties on the layer on the substrate.
  • the connecting layer should connect the cylindrical body with the layer sufficiently firmly.
  • a measuring device is subsequently used to determine what force is required to detach the cylindrical body from the substrate.
  • the connecting layer for fastening the cylindrical body to the layer should have a sufficiently high adhesive strength, which is above the expected adhesive strength of the oxygen-containing iridium layer to the substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es wird eine mikroelektronische Struktur vorgeschlagen, bei der sich zwischen einer siliziumhaltigen Schicht (8, 20) und einer Sauerstoffbarrierenschicht (30) eine sauerstoffhaltige Iridiumschicht (25) befindet. Diese läßt sich insbesondere durch einen Sputterprozeß in sauerstoffhaltiger Atmosphäre mit geringem Sauerstoffanteil herstellen. Die sauerstoffhaltige Iridiumschicht (25) ist bis zu Temperaturen von 800 °C stabil und widersteht der Bildung von Iridiumsilizid beim Kontakt mit der siliziumhaltigen Schicht (20). Derartige mikroelektronische Strukturen werden bevorzugt in Halbleiterspeichern verwendet.

Description

Beschreibung
KONDENSATORELEKTRODENANORDNUNG
Die Erfindung liegt auf dem Gebiet der Halbleitertechnologie und betrifft eine mikroelektronische Struktur mit einem Grundsubstrat, einer siliziumhaltigen Schicht und einer Sau- erstoffbarrierenschicht .
Zur weiteren Erhöhung der Speicherkapazität von Halbleiter- speichern wird die Verwendung von Hoch - ε - Dielektrika (ε > 20) oder ferroelektrischen Dielektrika angestrebt. Die dafür bevorzugten Materialien erfordern bei ihrer Abscheidung und Konditionierung sauerstoffhaltige Atmosphären und Tempe- raturen bis zu 800°C. Bei diesen Bedingungen ist jedoch mit einer raschen Oxidation der bisher verwendeten Materialien für Elektroden zu rechnen. Daher wurde ebenfalls die Verwendung oxidationsresistenter Elektrodenmaterialien vorgeschlagen. Ein prominenter Vertreter ist beispielsweise Platin. Bei Verwendung von Platin tritt jedoch das Problem auf, daß bei unmittelbarem Kontakt von Platin mit Silizium bei den hohen Prozeßtemperaturen störendes Platinsilizid gebildet wird. Auch kann Sauerstoff relativ leicht durch Platin hindurch diffundieren und das darunter befindliche Silizium oxidieren. Aus diesen Gründen ist eine Barriere zwischen der Platinelektrode und einem mit Polysilizium gefüllten Kontaktloch, das die Elektrode mit einem Auswahltransistor verbindet, nötig.
An die Barriere werden insbesondere folgende Anforderungen gestellt. Sie muß einerseits die Siliziumdiffusion vom Kontaktloch zur Platinelektrode verhindern und andererseits eine Sauerstoffdiffusion vom Platin zum Kontaktloch unterbinden, um die elektrisch isolierende Oxidation von Silizium auszuschließen. Darüber hinaus muß die Barriere selbst bei den Prozeßbedingungen stabil bleiben. Ein möglicher Aufbau einer eingangs genannten mikroelektronischen Struktur in Form eines Elektrodenbarrierensystems ist beispielsweise in der US 5,581,439 beschrieben. Dort ist eine die Siliziumdiffusion behindernde Titannitridschicht in einer Siliziumnitridschicht vergraben, die zumindest die Titannitridschicht seitlich vor einer Oxidation schützt. Auf dem Siliziumnitridkragen sitzt ein Palladiumgrundkörper mit einem Platinüberzug, die zusammen die Elektrode bilden. Gleichzei- tig soll zumindest durch das Palladium die Titannitridschicht vor einer Oxidation bewahrt werden.
Der Aufbau eines weiteren Elektrodenbarrierensystems mit anderen Materialien wird dagegen in dem Fachartikel von J. Kudo et al., "A High Stability Electrode Technology for Stacked SrBi2Ta2θ9 Capacitors Applicable to Advanced Ferroelectric Memory", IEDM 1997, S. 609 bis 612 beschrieben. Der dort offenbarte Aufbau bevorzugt eine Barriere aus Tantal-Silizium- Nitrid, die von einer reinen Iridiumschicht und einer Iridi- u dioxidschicht überdeckt ist. Die Tantal-Silizium- Nitridbarriere verhindert die Siliziumdiffusion, muß jedoch selbst vor einer Oxidation geschützt werden. Diese Aufgabe übernehmen die Iridiumdioxidschicht und die reine Iridiumschicht. Es hat sich jedoch gezeigt, daß bei hohen Temperatu- ren, insbesondere bei 800°C, die reine Iridiumschicht mit der Tantal-Silizium-Nitridbarriere elektrisch schlecht leitendes Iridiumsilizid bildet.
Die gleichen Probleme treten auch bei dem von Saenger et al., "Buried, self-aligned barrier layer structures for perovskite-based memory devices comprising Pt or Ir bottom electrodes on silicon-contributing Substrates", J. Appl . Phys. 83(2), 1998, S. 802-813, favorisierten Aufbau auf. Aus diesem Fachartikel kann entnommen werden, daß sich aus reinem Iridium und Polysilizium während eines Ausheilschritts in Stickstoffatmosphäre ein störendes Iridiumsilizid bildet.
Diese Silizierung soll daher durch einen vorherigen
Ausheilschritt in sauerstoffhaltiger Atmosphäre durch vollständige Oxidation des Iridiums verhindert werden. Ungünstigerweise ist dieser Ausheilschritt in sauerstoffhaltiger Atmosphäre insbesondere hinsichtlich der
Tiefenoxidation des Iridiums nur schwer kontrollierbar, so daß es bei ungleichmäßiger Schichtdicke der Iridiumschicht auch zu einer Oxidation des Polysiliziums kommen kann, wodurch der elektrische Kontakt zwischen dem Polysilizium und dem Iridium unterbrochen wird.
Die Verwendung einer abgeschiedenen reinen Iridiumschicht mit einer nachfolgenden Sauerstoffbehandlung ist ebenfalls in dem Fachartikel von Jeon et al., "Thermal stability of
Ir/polycrystalline-Si structure for bottom electrode of inte- grated ferroelectric capacitors", Appl . Phys . Lett. 71(4),
1997, S. 467-469, offenbart. Die Verwendung von Iridiumdioxid als Barriere ist dagegen in Cho et al . , "Preparation and Cha- racterization of Iridium Oxide Thin Films Grown by DC Reacti- ve Sputtering", Jpn. J. Appl. Phys. 36, 1997, S. 1722-1727, beschrieben. Die Verwendung eines Mehrschichtsystems aus Platin, Ruthenium und Rhenium ist dagegen aus Onishi et al., "A New High Temperature Electrode-Barrier Technology On High Density Ferroelectric Capacitor Structure", IEDM 96, S. 699- 702; Bhatt et al., "Novel high temperature multilayer elec- trode-barrier structure for high-density ferroelectric memories", Appl. Phys. Lett. 71(5), 1997, S. 719-721; Onishi et al., "High Temperature Barrier Electrode Technology for High Density Ferroelectric Memories with Stacked Capacitor Structure", Electrochem. Soc. 145, 1998, S. 2563-2568; Aoyama et al., "Interfacial Layers between Si and Ru Films Deposited by Sputtering in Ar/02 Mixture Ambient", Jpn. J. Appl. Phys. 37,
1998, S. L242-L244 bekannt. Ein weiterer Barrierenansatz wird in der US 5,852,307 vorgeschlagen, der die Verwendung einer leicht oxidierten Rutheniumschicht und einer Rutheniumdioxidschicht beschreibt.
Bei all den vorbekannten Barrierenschichten besteht jedoch die Gefahr, daß diese bei den geforderten hohen Prozeßtemperaturen, insbesondere bei einem notwendigen Temperaturschritt zur Konditionierung der Hoch - ε - Materialien bzw. der fer- roelektrischen Materialien, nicht mehr ausreichend stabil sind.
Es ist daher Aufgabe der Erfindung, eine mikroelektronische Struktur zu benennen, die auch bei Temperaturen bis zu 800 °C ausreichend stabil ist, sowie ein Verfahren zur Herstellung einer derartigen Struktur anzugeben.
Diese Aufgabe wird erfindungsgemäß bei einer mikroelektroni- schen Struktur der eingangs genannten Art dadurch gelöst, daß sich zwischen der siliziumhaltigen Schicht und der Sauer- stoffbarrierenschicht eine sauerstoffhaltige Iridiumschicht befindet, die mittels eines Zerstäubungsverfahren (Sputtern) in einer sauerstoffhaltigen herstellbar ist, wobei der Volumenanteil von Sauerstoff in der Atmosphäre zwischen 2,5 % und 15 % liegt.
Die in der mikroelektronischen Struktur enthaltene sauerstoffhaltige Iridiumschicht verhindert eine Siliziumdiffusion aus der siliziumhaltigen Schicht in die Sauerstoffbarrierenschicht und in eventuell darüber angeordnete weitere Schich- ten. Zu diesem Zweck weist die sauerstoffhaltige Iridiumschicht einen gewissen Anteil an Sauerstoff auf, der die Bildung von Iridiumsilizid und damit die eiterdiffusion von Silizium verhindert. Weiterhin bleibt die Grenzfläche zwischen der sauerstoffhaltigen Iridiumschicht und der siliziumhalti- gen Schicht auch bei Temperaturen zumindest bis 800°C wei- testgehend frei von Iridiumsilizid. Dies läßt sich beispielsweise durch Widerstandsmessungen an der sauerstoffhaltigen Iridiumschicht nachweisen. Die Abwesenheit von Iridiumsilizid kommt beispielsweise in einem sehr geringen spezifischen Wi- derstand der sauerstoffhaltigen Iridiumschicht von kleiner als 100 μOhm*cm, bevorzugt sogar kleiner als 30 μOhm*cm zum Ausdruck. Bei Anwesenheit von Iridiumsilizid, das einen sehr hohen spezifischen Widerstand von etwa 6 ohm*cm aufweist, würde der spezifische Widerstand der aus der siliziumhaltigen Schicht und der sauerstoffhaltigen Iridiumschicht gebildeten Struktur deutlich oberhalb von 100 μOhm*cm liegen. Der geringe elektrische Widerstand der mikroelektronischen Struktur ist insbesondere bei höchstintegrierten Halbleiterbauelementen, insbesondere bei Halbleiterspeichern mit Strukturgrößen von 0,25 μm und darunter, von großem Vorteil.
Darüber hinaus wird durch die sauerstoffhaltige Iridiumschicht ein Kontakt zwischen der siliziumhaltigen Schicht und der Sauerstoffbarrierenschicht weitestgehend vermieden, um eine mögliche Reduktion der Sauerstoffbarrierenschicht durch die siliziumhaltige Schicht und die damit verbundenen Oxidation der siliziumhaltigen Schicht zu unterbinden.
Eine sauerstoffhaltige Iridiumschicht mit den oben beschrie- benen Eigenschaften läßt sich beispielsweise mittels eines
Zerstäubungsverfahrens (Sputtern) in einer sauerstoffhaltigen Atmosphäre mit geringem Sauerstoffanteil herstellen, wobei der Volumenanteil von Sauerstoff in der Atmosphäre zwischen 2,5 % und 15 % liegt. Durch den begrenzten Volumenanteil von Sauerstoff in der Atmosphäre wird Sauerstoff auch nur bis zu einem gewissen Grad in die Iridiumschicht eingebaut, so daß auch von einer anoxidierten Iridiumschicht gesprochen werden kann. Bevorzugt liegt der Volumenanteil von Sauerstoff in der Atmosphäre bei etwa 5 % . Es hat sich bei Versuchen gezeigt, daß die bei einem Volumenanteil von etwa 2,5% Sauerstoff hergestellten sauerstoffhal¬ tigen Iridiumschichten einer Silizierung noch weitestgehend widerstehen, während sauerstoffhaltige Iridiumschichten, die in einer Atmosphäre mit weniger als 2,5% Sauerstoff hergestellt wurden bereits deutlich zu einer Silizierung neigen. Andererseits führt eine sauerstoffhaltige Iridiumschicht, die bei einer Sauerstoffvolumenkonzentration von maximal 15% abgeschieden wurde, noch nicht zu einer störenden Oxidation der unter der sauerstoffhaltigen Iridiumschicht befindlichen siliziumhaltigen Schicht.
Um die Haftfähigkeit der sauerstoffhaltigen Iridiumschicht zu verbessern, ist es günstig, die sauerstoffhaltige Iridiumschicht bei einer Temperatur von mindestens 250 °C abzuscheiden. Dadurch wird insbesondere die Haftfestigkeit zwischen der sauerstoffhaltigen Iridiumschicht und siliziumhaltigen Isolationsschichten, die beispielsweise aus Siliziumnitrid und Siliziumoxid bestehen, verbessert. Da das Grundsubstrat selbst aus Siliziumoxid oder Siliziumnitrid bestehen kann, wird durch die Abscheidung der sauerstoffhaltigen Iridiumschicht bei erhöhten Temperaturen auch eine gute Haftung der sauerstoffhaltigen Iridiumschicht zum Grundsubstrat erreicht. Grundsätzlich sollte die Abscheidetemperatur so hoch gewählt werden, daß eine ausreichende Haftung zum Grundsubstrat gewährleistet ist, wobei dadurch eine Haftfestigkeit von wenigstens 100 Kg/cm2 erreicht werden kann.
Ein weiterer Vorteil, die sauerstoffhaltige Iridiumschicht bei einer Temperatur von wenigstens 250°C abzuscheiden, besteht darin, daß ein weiterer Konditionierungschritt zur Verbesserung der Haftung der sauerstoffhaltigen Iridiumschichtnicht notwendig ist. Sofern die Abscheidetemperatur nicht zu hoch gewählt wird, beispielsweise zwischen 250°C und 400°C, werden bereits geschaffene Strukturen thermisch kaum belastet.
Vorteilhaft besteht die Sauerstoffbarriere aus einem leitfä- higen Metalloxid, wobei sich insbesondere Iridiumdioxid und Rutheniumdioxid als Metalloxid bewährt haben. Durch Verwendung dieser Metalloxide ist auch eine gute Haftung der Sauerstoffbarrierenschicht auf der sauerstoffhaltigen Iridiumschicht gewährleistet. Die sich in der Regel unterhalb der sauerstoffhaltigen Iridiumschicht befindliche siliziumhaltige Schicht besteht bevorzugt aus Polysilizium, aus einem Metallsilizid oder einem Schichtenstapel, der zumindest eine Polysiliziumschicht und eine zwischen der Polysiliziumschicht und der sauerstoffhal- tigen Iridiumschicht befindliche Metallsilizidschicht umfaßt. Bevorzugt besteht das Metallsilizid aus wenigstens einem Si- lizid aus der Gruppe Yttriumsilizid, Titansilizid, Zirkonsi- lizid, Hafniumsilizid, Vanadiumsilizid, Niobsilizid, Tantal- silizid, Chromsilizid, Molybdänsilizid, Wolframsilizid, Ei- sensilizid, Cobaltsilizid, Nickelsilizid, Palladiumsilizid, Platinsilizid und Kupfersilizid. Das Metall und das Silizium können dabei in unterschiedlichen stöchiometrischen Verhältnissen vorliegen. Die verwendeten Metallsilizide können darüber hinaus auch ternärer Struktur sein und der allgemeinen Form MSiN genügen, wobei M für ein Metall und N für Stickstoff steht.
Es hat sich als günstig herausgestellt, zumindest die siliziumhaltige Schicht im Grundsubstrat zu vergraben und mit der sauerstoffhaltigen Iridiumschicht vollständig zu bedecken. Dadurch wird die siliziumhaltige Schicht zumindest seitlich durch das Grundsubstrat vor einem Sauerstoffangriff geschützt und das in der siliziumhaltigen Schicht befindliche Silizium an einer Diffusion durch die sauerstoffhaltige Iridiumschicht hindurch gehindert. Die siliziumhaltige Schicht kann bei die- ser Struktur beispielsweise in Form eines mit Polysilizium gefüllten Kontaktlochs vorliegen, das optional zur sauerstoffhaltigen Iridiumschicht hin von einer Metallsilizidschicht begrenzt ist.
Es ist jedoch auch günstig, die siliziumhaltige Schicht und die sauerstoffhaltige Iridiumschicht gemeinsam im Grundsubstrat zu vergraben und vollständig von der Sauerstoffbarrierenschicht zu bedecken. Bei dieser Struktur werden eventuell auftretende Haftungsprobleme der sauerstoffhaltigen Iridiumschicht auf dem Grundsubstrat dadurch vermieden, daß die sauerstoffhaltige Iridiumschicht nur an ihrer seitlichen Grenzfläche (Umrandung) in Kontakt mit dem Grundsubstrat tritt. Die Haftung der sauerstoffhaltigen Iridiumschicht auf einer leitfähigen siliziumhaltigen Schicht, insbesondere auf Polysilizium oder auf einem Metallsilizid, ist dagegen in der Regel ausreichend gut.
Die sauerstoffhaltige Iridiumschicht weist bevorzugt eine Dicke von etwa 100 im, günstigerweise sogar von etwa 20 bis 50 nm, auf. Es wird angestrebt, die sauerstoffhaltige Iridiumschicht möglichst platzsparend und dünn auszubilden. Die in der mikroelektronischen Struktur enthaltenen Barrierenschichten (Sauerstoffbarrierenschicht, sauerstoffhaltige Iridiumschicht) sind vorteilhafterweise von einer metallhaltigen Elektrodenschicht bedeckt. Insbesondere die Sauerstoffbarrierenschicht sollte möglichst vollständig von dieser Schicht überzogen sein. Die metallhaltige Elektrodenschicht besteht bevorzugt aus einem Metall (z.B. Platin, Ruthenium, Iridium, Palladium, Rhodium, Rhenium, Osmium) oder aus einem leitfähigen Metalloxid (MOx, z.B. Rutheniumoxid, Osmiumoxid, Rhodiumoxid, Iridiumoxid, Rheniumoxid oder leitfähige Perowskite, z.B. SrRu03 oder (La, Sr)Co03). Als Metall wird insbesondere Platin bevorzugt. Auf der metallhaltigen Elektrodenschicht befindet sich eine dielektrische metalloxidhaltige Schicht, die insbesondere bei einem Halbleiterspeicher das Hoch - ε - Dielektrikum bzw. das ferroelektrische Kondensatordielektrikum darstellt. Für die dielektrische metalloxidhaltige Schicht werden insbesondere Metalloxide der allgemeinen ABOx oder D0X verwendet, wobei A insbesondere für wenigstens ein Metall aus der Gruppe Strontium (Sr) , Wismut (Bi) , Niob (Nb) , Blei (Pb) , Zirkon (Zr) , Lanthan (La) , Lithium (Li) , Kalium (K) , Kalzium (Ca) und Barium (Ba) , B insbesondere für wenigstens eine Metall aus der Gruppe Titan (Ti), Niob (Nb) , Ruthenium (Ru) ,
Magnesium (Mg) , Mangan (Mn) , Zirkon (Zr) oder Tantal (Ta) , D für Titan (Ti) oder Tantal (Ta) und 0 für Sauerstoff steht. X kann zwischen 2 und 12 liegen. Diese Metalloxide weisen je nach Zusammensetzung dielektrische oder ferroelektrische Eigenschaften auf, wobei diese Eigenschaften gegebenenfalls erst nach einem Hochtemperaturschritt zur Kristallisation der Metalloxide nachweisbar sind. Unter Umständen liegen diese Materialien in polykristalliner Form vor, wobei häufig perowskitähnliche Kristallstrukturen, Mischkristalle oder Supergitter beobachtet werden können. Grundsätzlich eignen sich alle perowskitähnlichen Metalloxide der allgemeinen Form AB0χ zum Bilden der dielektrischen metalloxidhaltigen
Schicht. Dielektrische Materialien mit hohem ε (ε > 20) bzw. Materialien mit ferroelektrischen Eigenschaften sind beispielsweise Barium-Strontium-Titanat (BST, Ba:.xSrxTi03) , niobiumdotiertes Strontium-Wismut-Tantalat (SBTN, SrxBiy(TazNbι_z)03) , Strontium-Titanat (STO, SrTi03) , Strontium-Wismut-Tantalat (SBT, SrxBiyTa209) , Wismut-Titanat (BTO, Bi4Ti30:2), Blei-Zirkonat-Titanat (PZT, Pb (ZrxTiι_x) 03) , Strontium-Niobat (SNO, Sr2Nb207) , Kalium-Titanat-Niobat (KTN) sowie Blei-Lanthan-Titanat (PLTO, (Pb, La) Ti03) . Als Hoch - ε - Dielektrikum kommt darüber hinaus auch Tantaloxid (Ta205) zur Anwendung. Im folgenden soll unter dielektrisch sowohl eine dielektrische, paraelektrische oder ferroelektrische Schicht verstanden werden, so daß die dielektrische metalloxidhaltige Schicht dielektrische, paraelektrische oder ferroelektrische Eigenschaften aufweisen kann.
Bevorzugt wird die mikroelektronische Struktur in einer Halb- leiterspeichervorrichtung verwendet, die zumindest eine erste und eine zweite Elektrode und dazwischen eine metalloxidhaltige Schicht aufweist, die zusammen einen Speicherkondensator bilden. Die erste Elektrode dieser Halbleiterspeichervorrichtung umfaßt dabei zumindest die sauerstoffhaltige Iridium- schicht und die Sauerstoffbarrierenschicht, so daß die erste Elektrode neben einer optionalen Edelmetallschicht auch die notwendigen Diffusionsbarrieren enthält.
Bei einer bevorzugten mikroelektronischen Struktur besteht das Grundsubstrat insbesondere aus Siliziumoxid,
Siliziumnitrid oder aus einer Schichtkombination dieser Materialien. Das Grundsubstrat wird von zumindest einem Kontaktloch durchsetzt, das mit Polysilizium oder einem anderen leitfähigen Material gefüllt ist. Gegebenenfalls schließt das gefüllte Kontaktloch mit der Oberfläche des
Grundsubstrats bündig mit einer im Kontaktloch angeordneten Metallsilizidschicht ab. Auf der Oberfläche des Grundsubstrats sitzt schließlich die sauerstoffhaltige Iridiumschicht, die das Kontaktloch vollständig bedeckt, seitlich über dieses hinausragt und dort in unmittelbaren Kontakt zum Grundsubstrat tritt.
Im folgenden wird die Erfindung anhand eines Ausführungsbei- spiels beschrieben und in Zeichnungen schematisch darge- stellt. Es zeigen:
Figuren la bis le einzelne Verfahrensschritte zur Herstellung einer mikroelektronischen Struktur, Figuren 2a bis 2f weitere Verfahrensschritte zur Herstellung einer mikroelektronischen Struktur, Figur 3 eine mikroelektronische Struktur als Teil einer Halb¬ leiterspeichervorrichtung, Figur 4 den spezifischen Widerstand einer sauerstoffhaltigen Iridiumschicht in Abhängigkeit von der Temperaturbe- lastung und
Figur 5 den spezifischen Widerstand einer sauerstoffhaltigen Iridiumschicht in Abhängigkeit vom Sauerstoffanteil in der Atmosphäre bei der Abscheidung, Figur 6 die Haftfestigkeit einer sauerstoffhaltigen Iridium- schicht auf einer Siliziumoxidschicht in Abhängigkeit von der Abscheidetemperatur, Figur 7 die Haftfestigkeit einer sauerstoffhaltigen Iridiumschicht auf einer Siliziumnitridschicht in Abhängigkeit von der Abscheidetemperatur und Figuren 8 und 9 Ergebnisse von Röntgenstruktuntersuchungen an abgeschiedenen sauerstoffhaltigen Iridiumschichten.
Bei der Herstellung der mikroelektronischen Struktur wird von einem Grundsubstrat 5 aus Siliziumdioxid (beispielsweise durch eine Abscheidung unter Verwendung von Tetra-Ethyl-
Ortho-Silan (TEOS) hergestellt) oder Siliziumnitrid ausgegangen, das von einem mit Polysilizium 8 gefüllten Kontaktloch 10 durchsetzt ist. Das gefüllte Kontaktloch 10 schließt bündig mit der Oberfläche 15 des Grundsubstrats 5 ab. Dies wird beispielsweise durch einen geeigneten Polierschritt, beispielsweise durch chemisch-mechanisches Polieren (CMP) , erreicht. Auf die Oberfläche 15 des Grundsubstrats 5 wird anschließend nach einer etwa einminütigen Reinigung des Polysi- liziums mit einer 0,3 %-igen Flußsäure (HF), durch die das natürliche Oxid von der Polysiliziumschicht 8 entfernt wird, eine Wolfram-Silizidschicht 20 mit einer Stärke zwischen 30 und 100 nm abgeschieden. Optional kann anstelle des Wolfram- Silizids auch eine Titanschicht gleicher Stärke aufgetragen werden, wobei jedoch das Titan in einem späteren Hochtempera- turschritt weitestgehend vollständig durch das Polysilizium 8 im Kontaktloch 10 siliziert wird. Die Wolfram-Silizidschicht
20 stellt hier die siliziumhaltige Schicht dar. Es ist auch möglich, anstelle der Wolfram-Silizidschicht 20 eine Polysiliziumschicht aufzubringen, so daß sich zwischen der nachfol- gend aufzutragenden sauerstoffhaltigen Iridiumschicht und dem Grundsubstrat eine Haftschicht (Polysilizium, Silizid) befindet.
Auf die Wolfram-Silizidschicht 20 wird anschließend eine sau- erstoffhaltige Iridiumschicht 25 durch reaktives Sputtern von Iridium aufgetragen. Dies erfolgt bei einem Druck zwischen 0,005 und 0,02 mbar, bevorzugt bei 0,015 mbar sowie in einem Sauerstoff-Argon-Gemisch, wobei der Volumenanteil des Sauerstoffs zwischen 2,5 % und 15 %, bevorzugt bei 5 % liegt (2,5 % < 02/(0 + Ar) ≤ 15 %). Nach einem Sputterprozeß von etwa 100 sec hat sich eine etwa 50 bis 150 nm Dicke sauerstoffhaltige Iridiumschicht 25 gebildet, die die Wolfram- Silizidschicht 20 vollständig bedeckt. Die abgeschiedene sauerstoffhaltige Iridiumschicht 25 widersteht auch bei sehr ho- hen Temperaturen, die beispielsweise bei einem später erfolgenden sogenannten Ferroaneal bis zu 800 °C betragen können, einer Iridiumsilizidbildung bei Kontakt mit dem Wolfram- Silizid. Diese Widerstandsfähigkeit wird auch bei einer unmittelbar auf das Polysilizium abgeschiedenen sauerstoffhal- tigen Iridiumschicht 25 beobachtet.
Bevorzugt werden die sauerstoffhaltige Iridiumschicht 25 und die Wolfram-Silizidschicht 20 gemeinsam anisotrop geätzt, wobei die beiden Schichten nach dem Ätzen das Kontaktloch 10 weiterhin seitlich leicht überragen sollen, um das darin befindliche Polysilizium vollständig zu überdecken. Die so erhaltene Struktur ist in Figur lb gezeigt.
In einem weiteren Verfahrensschritt gemäß Figur lc wird eine etwa 100 nm dicke Sauerstoffbarrierenschicht 30 aus Iridium- dioxid auf die sauerstoffhaltige Iridiumschicht 25 und das
Grundsubstrat 5 aufgetragen und unter Verwendung einer Maske anisotrop geätzt. Dabei ist darauf zu achten, daß die Iridiumdioxidschicht 30 die sauerstoffhaltige Iridiumschicht 25 sowie die Wolfram-Silizidschicht 20 auch an ihren Seitenbereichen 32 vollständig überdeckt. Dadurch wird ein vollständiger Schutz der sauerstoffhaltigen Iridiumschicht 25 und der Wolfram-Silizidschicht 20 vor einem Sauerstoffangriff gewährleistet sowie ein Kontakt zwischen der sauerstoffhaltigen Iridiumschicht 25 und einer nachfolgend aufzubringenden Edelmetallschicht 35 aus Platin unterbunden. Durch die Trennung der sauerstoffhaltigen Iridiumschicht 25 von der Platinschicht 35 soll insbesondere die Ausbildung einer Platin- Iridium-Legierung unterbunden werden, die möglicherweise zu ungünstigen Grenzflächeneigenschaften der Platinschicht 35 führen könnte.
Auf die in Figur ld dargestellte Edelmetallschicht 35, die optional auch aus Ruthenium bestehen kann, wird eine Stronti- um-Wismut-Tantalat-Schicht (SBT) 40 durch ein metallorganisches CVD-Verfahren oder ein MOD-Verfahren (z.B. Spin-on Verfahren) unter Verwendung von Beta-Diketonaten abgeschieden. Dies erfolgt bevorzugt bei Temperaturen zwischen 300 und 800°C sowie insbesondere beim MOCVD-Verfahren in sauerstoff- haltiger Atmosphäre, um die Strontium- und Wismut-Beta-
Diketonate zu oxidieren. Abschließend wird eine weitere Edelmetallschicht 45 aus Platin ganzflächig aufgetragen. Die SBT- Schicht 40 bildet bei diesem Ausführungsbeispiel die dielektrische metalloxidhaltige Schicht.
Verfahrensschritte zur Herstellung einer mikroelektronischen Struktur mit vergrabener sauerstoffhaltiger Iridiumschicht sind in den Figuren 2a bis 2f dargestellt. Auch hier wird von einem Grundsubstrat 5 ausgegangen, das optional auch aus zwei Schichten aufgebaut sein kann. Dazu besteht das Grundsubstrat 5 aus einer unteren Siliziumdioxidschicht 50 mit darüber befindlicher Siliziumnitrid oder TEOS-Schicht 55. Das Grundsub¬ strat 5 weist weiterhin ein Kontaktloch 10 auf, das jedoch nicht bis zur Oberfläche 15 des Grundsubstrats 5 mit Polysi- lizium gefüllt ist. Zu dieser Struktur gelangt man insbesondere durch einen Rückätzschritt des Polysiliziums nach Auffüllen des Kontaktlochs. Auf diese in Figur 2a dargestellte Struktur wird zunächst nach Reinigung mit Flußsäure eine Platin-, Titan- oder Kobaltschicht mit einer Dicke zwischen 30 und 100 nm aufgetragen und einer Silizidbildung unterworfen. Dabei entsteht ausschließlich im Bereich des mit Polysilizium befüllten Kontaktlochs 10 ein Metallsilizid. Durch unterschiedliche Ätzeigenschaften des gebildeten Metallsilizids gegenüber dem unsiliziertem Metall wird die Titan-, Platin- oder Kobaltschicht bis auf das gebildete selbstjustierte Metallsilizid 65 wieder entfernt. Das gebildete Metallsilizid 65 aus Titan-, Platin- oder Kobaltsilizid reicht jedoch nicht bis zur Oberfläche 15 des Grundsubstrats 5, so daß das Kontaktloch 10 noch nicht vollständig gefüllt ist.
Dies erfolgt erst mit der nun auf das Grundsubstrat 5 aufgetragenen sauerstoffhaltigen Iridiumschicht 25 in einer Materialstärke zwischen 50 und 150 nm. Die sauerstoffhaltige Iridiumschicht 25 wird anschließend bis auf die TEOS-Schicht 55 zurückgeschliffen. Die so erhaltene Struktur, bei der die sauerstoffhaltige Iridiumschicht 25 bündig mit der Oberfläche 15 des Grundsubstrats 5 abschließt, ist in Figur 2d dargestellt.
Es ist auch möglich, die sauerstoffhaltige Iridiumschicht 25 zumindest teilweise auf der Oberfläche 15 des Grundsubstrats 5 zu belassen. Um hierbei eventuell auftretende Haftungsprobleme zwischen der sauerstoffhaltigen Iridiumschicht 25 und dem Grundsubstrat 5 zu vermeiden, empfiehlt es sich, das Grundsubstrat 5 bei der Abscheidung der sauerstoffhaltigen Iridiumschicht 25 auf mindestens 250°C zu erwärmen. Günstig ist beispielsweise eine Temperatur bei etwa 300°C. Bei erhöhter Temperatur verbessert sich darüber hinaus auch die Haftung der sauerstoffhaltigen Iridiumschicht auf dem Metallsi- lizid.
Nachfolgend wird die Sauerstoffbarrierenschicht 30 aus Iridiumdioxid aufgetragen und strukturiert, wobei das Kontaktloch 10 vollständig von dieser Schicht bedeckt ist. Danach werden noch die Edelmetallschicht 35, die dielektrische metalloxidhaltige Schicht 40 sowie die weitere Edelmetallschicht 45 aufgetragen und geeignet strukturiert.
Daran schließt sich ein Hochtemperaturausheilschritt (z.B. Ferroaneal) in sauerstoffhaltiger Atmosphäre zur Auskristal- lisation der dielektrischen metalloxidhaltigen Schicht 40 an. Insbesondere bei der Verwendung von SBT als dielektrische metalloxidhaltige Schicht 40 muß diese Behandlung bei 800°C für etwa 1 Stunde durchgeführt werden. Während dieser Behandlung soll das SBT vollständig auskristallisieren, um somit eine möglichst hohe remanente Polarisation der SBT-Schicht 40 zu erreichen. Optional kann der Hochtemperaturausheilschritt auch vor Abscheidung der weiteren Edelmetallschicht 45 erfolgen.
Eine Halbleiterspeichervorrichtung, die die erfindungsgemäße mikroelektronische Struktur enthält, ist in Figur 3 dargestellt. Diese Einrichtung umfaßt einen Auswahltransistor 70 und einen Speicherkondensator 75. Der Auswahltransistor 70 weist zwei voneinander getrennte dotierte Gebiete 80 und 85 in einem einkristallinen Siliziumsubstrat 90 auf, die ein Source- und ein Draingebiet (80, 85) des Auswahltransistors 70 darstellen. Auf dem Siliziumsubstrat 90 zwischen den beiden dotierten Gebieten 80 und 85 ist die Gateelektrode 95 mit untergelegtem Gatedielektrikum 100 angeordnet. Die Gateelek- trode 95 und das Gatedielektrikum 100 sind von seitlichen
Isolationsstegen 105 sowie oberen Isolationsschichten 110 umgeben. Die gesamte Struktur ist vom Grundsubstrat 5 vollständig bedeckt. Durch das Grundsubstrat 5 reicht ein Kontaktloch 10 bis zu dem dotierten Gebiet 85, wodurch der auf dem Grundsubstrat 5 sitzende Speicherkondensator 75 mit dem Auswahltransistor verbunden ist.
Der Speicherkondensator 75 besteht seinerseits aus einer un- teren Elektrode 115, einem Kondensatordielektrikum 40 sowie einer oberen Elektrode 45. Die untere Elektrode 115 umfaßt im vorliegenden Ausführungsbeispiel eine Platinschicht 35, eine Iridiumdioxidschicht 30 sowie eine sauerstoffhaltige Iridiumschicht 25. Die untere Elektrode 115 ist somit mehrlagig auf- gebaut und umfaßt auch alle notwendigen Barrierenschichten zum Schutz des im Kontaktloch 10 befindlichen Polysiliziums 8 vor einer Oxidation sowie zum Schutz vor einer ungewollten Siliziumdiffusion.
Die sauerstoffhaltige Iridiumschicht 25 ist durch einen sehr geringen spezifischen Widerstand charakterisierbar. Dies ist beispielsweise in Figur 4 dargestellt, die Meßkurven von an- oxidiertem Iridium (sauerstoffhaltige Iridiumschicht mit Ir(O) gekennzeichnet) auf unterschiedlichen siliziumhaltigen Schichten zeigt. Dazu wurde anoxidiertes Iridium auf Polysilizium, Titansilizid bzw. Platinsilizid in einer 5 %igen Sauerstoffatmosphäre abgeschieden und nachfolgend für etwa 1 ^ Stunden bei unterschiedlichen Temperaturen behandelt. Der spezifische Widerstand ist im Temperaturbereich zwischen Raumtemperatur und 800°C stets kleiner als 20 μOhm*cm, bei anoxidiertem Iridium auf Platinsilizid sogar deutlich unter 10 μOhm*cm.
Die Abhängigkeit des spezifischen Widerstands vom Sauerstoff- gehalt der Atmosphäre beim Abscheiden der anoxidierten Iridi- umschicht ist in Figur 5 gezeigt. Deutlich erkennbar ist ein starker Abfall des spezifischen Widerstands zwischen 2 und 2
*s % Volumenanteil des Sauerstoffs. Weiterhin ist erkennbar, daß bei einer nachträglichen Temperaturbehandlung bei relativ hohen Temperaturen zwischen 650 und 800°C sogar mit einem weiteren Rückgang des spezifischen Widerstands zu rechnen ist.
In Figuren 8 und 9 sind Ergebnisse von Röntgenstrukturanaly- sen abgeschiedener sauerstoffhaltiger Iridiumschichten auf Polysilizium dargestellt. Figur 8 zeigt Ergebnisse, die unmittelbar nach Abscheidung der sauerstoffhaltigen Iridiumschicht gewonnen wurden, hingegen sind in Figur 9 die nach Temperung bei 700°C in Stickstoffatmosphäre gewonnenen Ergeb- nisse aufgetragen. Deutlich entnehmbar ist durch Vergleich der Figuren 8 und 9, daß bei sauerstoffhaltigen Iridiumschichten, die bei einem Sauerstoffgehalt von mindestens 2,5% abgeschieden wurden, keine Silizidbildung während einer Hochtemperaturbehandlung auftritt .
Die sauerstoffhaltige Iridiumschicht ist weiterhin auch durch ihren relativ geringen Sauerstoffgehalt charakterisierbar. Die stöchiometrischen Verhältnisse der sauerstoffhaltigen Iridiumschicht weichen deutlich von denen einer Iridiumdi- oxidschicht (Irθ2> ab- Dies äußerst sich z.B. darin, daß in der sauerstoffhaltigen Iridiumschicht mehr Iridium als Sauerstoff enthalten ist.
Eine weitere Charakterisierungsmöglichkeit für die sauer- stoffhaltige Iridiumschicht besteht darin, daß diese Schicht auf einer leitfähigen siliziumhaltigen Schicht auch bei Temperaturen bis zu 800°C keine zusammenhängende Iridiumsilizid- schicht bildet, die zu einer Erhöhung des elektrischen Widerstands führen würde. Daher eignet sich die sauerstoffhaltige Iridiumschicht auch insbesondere als Barrierenschicht in ei- nem Halbleiterspeicher, der als Kondensatordielektrikum fer- roelektrisches SBT oder PZT verwendet.
Die Haftfestigkeit der anoxidierten Iridiumschicht (Ir(O)) in Abhängigkeit von der Abscheidetemperatur ist in den Figuren 6 und 7 dargestellt. Figur 6 zeigt die Haftfestigkeit von Ir(O) zu einer durch TEOS-Abscheidung gewonnenen Siliziumoxidschicht und Figur 7 die Haftfestigkeit zu einer stöchiometri- schen Siliziumnitridschicht (Si3N4) . Für beide Untergründe gilt, daß die Haftfestigkeit nach einem Sprung bei etwa 250°C mit zunehmender Abscheidetemperatur steigt. Es ist daher günstig, die Abscheidetemperatur ausreichend hoch zu wählen.
Die Haftfestigkeit läßt sich insbesondere mit einem sogenann- ten "Pull-Test" ermitteln, der in der Literatur auch häufig mit "Abziehtest", "Stirn-Abzugstest" oder "Sebastian-five- Test" bezeichnet wird. Der Pull-Test erlaubt es, quantitative Aussagen über die Haftfestigkeiten von dünnen Schichten auf Substraten zu treffen. Bei dieser Prüfmethode wird in der Re- gel ein zylinderförmiger Körper ("Stud") mit einer seiner Stirnflächen unter Verwendung einer Verbindungsschicht mit sehr guten Hafteigenschaften auf der auf dem Substrat befindlichen Schicht befestigt. Die Verbindungsschicht sollte dabei den zylinderförmigen Körper mit der Schicht ausreichend fest verbinden. Durch eine Meßvorrichtung wird nachfolgend festgestellt, welche Kraft zum Ablösen des zylinderförmigen Körpers vom Substrat nötig ist. Da das Ablösen sowohl zwischen dem zylinderförmigen Körper und der zu prüfenden Schicht, zwischen der Schicht und dem Substrat oder auch innerhalb des Substrats oder der Schicht erfolgen kann, muß nachfolgend eine Untersuchung dahingehend durchgeführt werden. Bei Bestimmung der Haftfestigkeit sollte die Verbindungsschicht zum Befestigen des zylinderförmigen Körpers auf der Schicht (im vorliegenden Fall sauerstoffhaltige Iridiumschicht) eine aus- reichend hohe Haftfestigkeit aufweisen, die oberhalb der zu erwartenden Haftfestigkeit der sauerstoffhaltigen Iridiumschicht zum Substrat liegt.
Bezugszeichenliste
5 Grundsubstrat
8 Polysiliziumschicht 10 Kontaktloch
15 Oberfläche des Grundsubstrats
20 Wolfram-Silizidschicht/Metallsilizidschicht/ siliziumhaltige Schicht
25 sauerstoffhaltige Iridiumschicht 30 Sauerstoffbarrierenschicht/Iridiumdioxidschicht
32 Seitenbereiche
35 Edelmetallschicht/Platinschicht/metallhaltige Elektrodenschicht
40 dielektrische metalloxidhaltige Schicht/SBT-Schicht 45 weitere Edelmetallschicht/Platinschicht
50 Siliziumoxidschicht
55 TEOS-Schicht/Siliziumnitridschicht
65 Metallsilizid
70 Auswahltransistor 75 Speicherkondensator
80/85 dotierte Gebiete
90 Siliziumsubstrat
95 Gateelektrode
100 Gatedielektrikum 105 seitliche Isolationsstege
110 Isolationsschicht
115 untere Elektrode

Claims

Patentansprüche
1. Mikroelektronische Struktur mit - einem Grundsubstrat (5) ;
- einer siliziumhaltigen Schicht (8, 20) ; und
- einer Sauerstoffbarrierenschicht (30) ; dadurch gekennzeichnet, daß sich zwischen der siliziumhaltigen Schicht (8, 20) und der Sauerstoffbarrierenschicht (30) eine sauerstoffhaltige Iridiumschicht (25) befindet, die mittels eines Zerstäubungsver- fahrens (Sputtern) in einer sauerstoffhaltigen Atmosphäre herstellbar ist, wobei der Volumenanteil von Sauerstoff in der Atmosphäre zwischen 2.5 % und 15 % liegt.
2. Mikroelektronische Struktur nach Anspruch 1, dadurch gekennzeichnet, daß die sauerstoffhaltige Iridiumschicht (25) bei einer Temperatur von mindestens 250°C herstellbar ist.
3. Mikroelektronische Struktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Volumenanteil von Sauerstoff in der Atmosphäre bei etwa 5% liegt.
4. Mikroelektronische Struktur nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die Sauerstoffbarriere (30) aus einem leitfähigen Metalloxid besteht.
5. Mikroelektronische Struktur nach Anspruch 4, dadurch gekennzeichnet, daß das leitfähige Metalloxid aus Iridiumdioxid oder Rutheniumdi- oxid besteht.
6. Mikroelektronische Struktur nach einem der vorherigen An¬ sprüche, dadurch gekennzeichnet, daß die siliziumhaltige Schicht (8, 20) aus Polysilizium oder aus zumindest einem Metallsilizid besteht.
7. Mikroelektronische Struktur nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die siliziumhaltige Schicht (8, 20) aus einer Polysiliziumschicht (8) und zumindest einer Metallsilizidschicht (20) besteht, wobei sich die Metallsilizidschicht (20) zwischen der Polysiliziumschicht (8) und sauerstoffhaltigen Iridiumschicht (25) befindet.
8. Mikroelektronische Struktur nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß das Metallsilizid wenigstens ein Silizid aus der Gruppe Yt- triumsilizid, Titansilizid, Zirkonsilizid, Hafniumsilizid, Vanadiumsilizid, Niobsilizid, Tantalsilizid, Chromsilizid, Molybdänsilizid, Wolframsilizid, Eisensilizid, Cobaltsilizid, Nickelsilizid, Palladiumsilizid, Platinsilizid und Kupfersi- lizid enthält.
9. Mikroelektronische Struktur nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die siliziumhaltige Schicht (8, 20) im Grundsubstrat (5) ver- graben und von der sauerstoffhaltigen Iridiumschicht (25) vollständig bedeckt ist.
10. Mikroelektronische Struktur nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die siliziumhaltige Schicht (8, 20) und die sauerstoffhaltige
Iridiumschicht (25) gemeinsam im Grundsubstrat (5) vergraben und vollständig von der Sauerstoffbarrierenschicht (30) bedeckt sind.
11. Mikroelektronische Struktur nach einem der vorherigen An¬ sprüche, dadurch gekennzeichnet, daß die sauerstoffhaltige Iridiumschicht (25) eine Dicke von etwa 10 bis 100 nm, bevorzugt von etwa 20 nm bis 50 nm aufweist.
12. Mikroelektronische Struktur nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß eine metallhaltige Elektrodenschicht (35) die Sauerstoffbarrierenschicht (30) überdeckt.
13. Mikroelektronische Struktur nach Anspruch 12, dadurch gekennzeichnet, daß die metallhaltige Elektrodenschicht (35) von einer metal- loxidhaltigen Schicht (40) bedeckt ist.
14. Mikroelektronische Struktur mit
- einem Grundsubstrat (5) ; - einer siliziumhaltigen Schicht (8, 20);
- einer Sauerstoffbarrierenschicht (30) ;
- einer zwischen der siliziumhaltigen Schicht (8, 20) und der Sauerstoffbarrierenschicht (30) befindlichen sauerstoffhaltigen Iridiumschicht (25) , wobei die sauerstoffhaltige Iri- diumschicht (25) mittels eines Zerstäubungsverfahrens
(Sputtern) in einer sauerstoffhaltigen Atmosphäre herstellbar ist, und der Volumenanteil von Sauerstoff in der sauerstoffhaltigen Atmosphäre zwischen 2.5 % und 15 % liegt;
- mit einer die sauerstoffhaltigen Iridiumschicht (25) voll- ständig bedeckenden Ir02-Schicht (30) ; und - einer auf der Ir02-Schicht ( 30 ) angeordneten Platinschicht
( 35 ) .
15. Mikroelektronische Struktur mit - einem Grundsubstrat (5) ;
- einer siliziumhaltigen Schicht (8, 20) ;
- einer Sauerstoffbarrierenschicht (30) ;
- einer zwischen der siliziumhaltigen Schicht (8, 20) und der Sauerstoffbarrierenschicht (30) befindlichen sauerstoffhal- tigen Iridiumschicht (25) , wobei die sauerstoffhaltige Iridiumschicht (25) mittels eines Zerstäubungsverfahrens (Sputtern) in einer sauerstoffhaltigen Atmosphäre bei einer Temperatur von mindestens 250°C herstellbar ist, und der Volumenanteil von Sauerstoff in der sauerstoffhaltigen At- mosphäre zwischen 2.5 % und 15 % liegt;
- mit einer die sauerstoffhaltigen Iridiumschicht (25) vollständig bedeckenden Ir02-Schicht (30) ; und
- einer auf der Ir02-Schicht (30) angeordneten Platinschicht (35) .
16. Verfahren zum Herstellen einer mikroelektronischen Struktur, wobei die mikroelektronische Struktur ein Grundsubstrat (5) und eine sauerstoffhaltige Iridiumschicht (25) aufweist, dadurch gekennzeichnet, daß die sauerstoffhaltige Iridiumschicht (25) mittels eines Zerstäubungsverfahren (Sputtern) in einer sauerstoffhaltigen Atmosphäre bei einer Temperatur von mindestens 250°C abgeschieden wird, wobei der Volumenanteil von Sauerstoff in der Atmosphäre zwischen 2.5 % und 15 % liegt.
17 . Verfahren nach Anspruch 16, d a d u r c h g e k e n n z e i c h n e t , daß die sauerstoffhaltige Iridiumschicht ( 25 ) bei einer Temperatur von mindestens 250°C abgeschieden wird .
18. Verfahren nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß
Volumenanteil von Sauerstoff in der Atmosphäre bei etwa 5 % liegt.
19. Verfahren nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, daß die sauerstoffhaltige Iridiumschicht (25) bei einem Druck zwischen 0.005 mbar und 0.02 mbar aufgebracht wird.
20. Verwendung einer mikroelektronischen Struktur nach einem der Ansprüche 1 bis 15 in einer Halbleiterspeichervorrichtung, die zumindest eine erste (115) und eine zweite Elektrode (45) und dazwischen eine metalloxidhaltige Schicht (40) aufweist, die zusammen einen Speicherkondensator (75) bilden, wobei die sauerstoffhaltige Iridiumschicht (25) zusammen mit der Sauerstoffbarrierenschicht (30) Teil der ersten Elektrode (115) der Halbleiterspeichervorrichtung sind.
PCT/DE1999/004081 1998-12-23 1999-12-22 Kondensatorelektrodenanordnung WO2000039842A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2001-7008073A KR100430324B1 (ko) 1998-12-23 1999-12-22 커패시터 전극 구조물
JP2000591655A JP3665570B2 (ja) 1998-12-23 1999-12-22 コンデンサ電極装置
EP99967896A EP1153424A1 (de) 1998-12-23 1999-12-22 Kondensatorelektrodenanordnung
US09/891,114 US6573542B2 (en) 1998-12-23 2001-06-25 Capacitor electrodes arrangement with oxygen iridium between silicon and oxygen barrier layer

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE1998160080 DE19860080B4 (de) 1998-12-23 1998-12-23 Mikroelektronische Struktur
DE19860080.1 1999-03-03
DE19909295.8 1999-03-03
DE1999109295 DE19909295A1 (de) 1999-03-03 1999-03-03 Mikroelektronische Struktur

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US09/891,114 Continuation US6573542B2 (en) 1998-12-23 2001-06-25 Capacitor electrodes arrangement with oxygen iridium between silicon and oxygen barrier layer

Publications (1)

Publication Number Publication Date
WO2000039842A1 true WO2000039842A1 (de) 2000-07-06

Family

ID=26051038

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1999/004081 WO2000039842A1 (de) 1998-12-23 1999-12-22 Kondensatorelektrodenanordnung

Country Status (5)

Country Link
US (1) US6573542B2 (de)
EP (1) EP1153424A1 (de)
JP (1) JP3665570B2 (de)
KR (1) KR100430324B1 (de)
WO (1) WO2000039842A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141480A (ja) * 2000-09-18 2002-05-17 Samsung Electronics Co Ltd 強誘電体キャパシタを有する半導体装置及びその製造方法
WO2002054457A2 (en) * 2000-12-28 2002-07-11 Infineon Technologies North America Corp. Multi-layer pt electrode for dram and fram with high k dielectric materials
WO2002078084A2 (de) * 2001-03-23 2002-10-03 Infineon Technologies Ag Verfahren zur herstellung ferroelektrischer speicherzellen
WO2003092051A2 (en) * 2002-04-26 2003-11-06 Infineon Technologies Ag Barrier for capacitor over plug structures

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475911B1 (en) * 2000-08-16 2002-11-05 Micron Technology, Inc. Method of forming noble metal pattern
JP2002359353A (ja) * 2001-03-26 2002-12-13 Seiko Epson Corp 強誘電体メモリ及び電子機器
KR100359299B1 (en) * 2001-03-26 2002-11-07 Samsung Electronics Co Ltd Semiconductor memory device having resist pattern and method for forming metal contact thereof
KR100410981B1 (ko) * 2001-05-18 2003-12-12 삼성전자주식회사 저저항을 갖는 반도체 소자의 금속배선구조 및 그의형성방법
KR20030002863A (ko) * 2001-06-30 2003-01-09 주식회사 하이닉스반도체 코어를 가진 플러그 구조 상의 강유전체 메모리소자 및 그제조방법
JP2003045960A (ja) * 2001-08-01 2003-02-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100423906B1 (ko) * 2001-08-08 2004-03-22 삼성전자주식회사 강유전성 메모리 장치 및 그 제조방법
KR100422594B1 (ko) * 2001-09-12 2004-03-16 주식회사 하이닉스반도체 반도체 소자의 커패시터 및 제조방법
US6885570B2 (en) * 2001-11-09 2005-04-26 Interuniversitair Microelektronica Centrum vzw (IMEC vzw) Simplified bottom electrode-barrier structure for making a ferroelectric capacitor stacked on a contact plug
DE10207130B4 (de) * 2002-02-20 2007-09-27 Infineon Technologies Ag Verfahren zur Herstellung eines Bauelements sowie Bauelement mit einer Edelmetallschicht, einer Edelmetallsilizidschicht und einer oxidierten Silizidschicht
KR100471163B1 (ko) * 2002-03-14 2005-03-09 삼성전자주식회사 커패시터들을 갖는 반도체소자의 제조방법
JP2003332539A (ja) * 2002-05-17 2003-11-21 Nec Electronics Corp 強誘電体キャパシタ及びその製造方法並びに半導体記憶装置
WO2005074032A1 (ja) * 2004-01-28 2005-08-11 Fujitsu Limited 半導体装置及びその製造方法
US20050161717A1 (en) * 2004-01-28 2005-07-28 Fujitsu Limited Semiconductor device and method of fabricating the same
KR100615092B1 (ko) * 2004-08-16 2006-08-23 삼성전자주식회사 노드 도전막 패턴들에 각각 자기 정렬시킨 하부 전극들을갖는 에프. 램들 및 그 형성방법들
KR101101566B1 (ko) * 2006-03-30 2012-01-02 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
KR100881055B1 (ko) * 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US8021940B2 (en) * 2007-12-31 2011-09-20 Intel Corporation Methods for fabricating PMOS metal gate structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022469A (ja) * 1996-06-28 1998-01-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5852307A (en) * 1995-07-28 1998-12-22 Kabushiki Kaisha Toshiba Semiconductor device with capacitor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5566045A (en) 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
US5576579A (en) * 1995-01-12 1996-11-19 International Business Machines Corporation Tasin oxygen diffusion barrier in multilayer structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852307A (en) * 1995-07-28 1998-12-22 Kabushiki Kaisha Toshiba Semiconductor device with capacitor
JPH1022469A (ja) * 1996-06-28 1998-01-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6015989A (en) * 1996-06-28 2000-01-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a capacitor electrode formed of iridum or ruthenium and a quantity of oxygen

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CHO H -J ET AL: "PREPARATION AND CHARACTERIZATION OF IRIDIUMOXIDE THIN FILMS GROWN BY DC REACTIVE SPUTTERING", JAPANESE JOURNAL OF APPLIED PHYSICS,JP,PUBLICATION OFFICE JAPANESE JOURNAL OF APPLIED PHYSICS. TOKYO, vol. 36, no. 3B, PART 01, 1 March 1997 (1997-03-01), pages 1722 - 1727, XP000703099, ISSN: 0021-4922 *
HASE T, NOGUCHI T, TAKEMURA K, MIYASAKA Y: "Fatigue characteristics of PZT capacitors with Ir/IrOx electrodes", 1998, PISCATAWAY, NJ, USA, IEEE, USA, 24 August 1998 (1998-08-24) - 27 August 1998 (1998-08-27), pages 7 - 10, XP002138012 *
PATENT ABSTRACTS OF JAPAN vol. 1998, no. 05 30 April 1998 (1998-04-30) *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4508492B2 (ja) * 2000-09-18 2010-07-21 三星電子株式会社 強誘電体キャパシタを有する半導体装置及びその製造方法
JP2002141480A (ja) * 2000-09-18 2002-05-17 Samsung Electronics Co Ltd 強誘電体キャパシタを有する半導体装置及びその製造方法
US6794705B2 (en) 2000-12-28 2004-09-21 Infineon Technologies Ag Multi-layer Pt electrode for DRAM and FRAM with high K dielectric materials
WO2002054457A2 (en) * 2000-12-28 2002-07-11 Infineon Technologies North America Corp. Multi-layer pt electrode for dram and fram with high k dielectric materials
US7319270B2 (en) 2000-12-28 2008-01-15 Infineon Technologies Ag Multi-layer electrode and method of forming the same
WO2002054457A3 (en) * 2000-12-28 2003-04-03 Infineon Technologies Corp Multi-layer pt electrode for dram and fram with high k dielectric materials
CN1331215C (zh) * 2001-03-23 2007-08-08 因芬尼昂技术股份公司 铁电内存胞元之制造方法
US6806097B2 (en) 2001-03-23 2004-10-19 Infineon Technologies Ag Method for fabricating ferroelectric memory cells
WO2002078084A3 (de) * 2001-03-23 2003-03-13 Infineon Technologies Ag Verfahren zur herstellung ferroelektrischer speicherzellen
WO2002078084A2 (de) * 2001-03-23 2002-10-03 Infineon Technologies Ag Verfahren zur herstellung ferroelektrischer speicherzellen
WO2003092051A3 (en) * 2002-04-26 2004-02-05 Infineon Technologies Ag Barrier for capacitor over plug structures
WO2003092051A2 (en) * 2002-04-26 2003-11-06 Infineon Technologies Ag Barrier for capacitor over plug structures
CN100362626C (zh) * 2002-04-26 2008-01-16 因芬尼昂技术股份公司 插塞结构之电容器阻障

Also Published As

Publication number Publication date
US6573542B2 (en) 2003-06-03
KR20010109274A (ko) 2001-12-08
KR100430324B1 (ko) 2004-05-03
EP1153424A1 (de) 2001-11-14
US20020070404A1 (en) 2002-06-13
JP3665570B2 (ja) 2005-06-29
JP2002533953A (ja) 2002-10-08

Similar Documents

Publication Publication Date Title
WO2000039842A1 (de) Kondensatorelektrodenanordnung
DE19926711B4 (de) Verfahren zur Herstellung eines ferroelektrischen Speicherbauelements
DE19630310C2 (de) Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung
DE69633554T2 (de) Festdielektrikumkondensator und verfahren zu seiner herstellung
DE19928280B4 (de) Ferroelektrischer Kondensator und Verfahren zur Herstellung desselben
DE69028664T2 (de) Elektroden für Oxidkeramik enthaltende elektrische Anordnungen
DE60035311T2 (de) Ferroelektrische Struktur aus Bleigermanat mit mehrschichtiger Elektrode
DE10228528A1 (de) Diffusionssperrfilm und dessen Herstellungsverfahren, Halbleiterspeicher und dessen Herstellungsverfahren
DE19958200B4 (de) Mikroelektronische Struktur und Verfahren zu deren Herstellung
EP0867926A1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
EP1111083B1 (de) Verfahren zur Herstellung einer strukturierten Metallschicht
EP1113488A2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht
EP0931333B1 (de) Herstellverfahren für eine hoch-epsilon-dielektrische oder ferroelektrische schicht
DE19911150C1 (de) Verfahren zur Herstellung einer mikroelektronischen Struktur
EP1138065A1 (de) Verfahren zum herstellen einer strukturierten metalloxidhaltigen schicht
EP1166339A1 (de) Verfahren zur prozessierung einer monokristallinen halbleiterscheibe und teilweise prozessierte halbleiterscheibe
DE10009762B4 (de) Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat
DE19860080B4 (de) Mikroelektronische Struktur
DE10121657B4 (de) Mikroelektronische Struktur mit Wasserstoffbarrierenschicht
EP0905786B1 (de) Kondensator mit einer Barriereschicht aus einem Übergangsmetall Phosphid, -Arsenid oder -Sulfid
WO2000034988A1 (de) Mikroelektronische struktur
DE19909295A1 (de) Mikroelektronische Struktur
EP0905277B1 (de) Herstellungsverfahren für eine Bi-haltige keramische Schicht, insbesondere aus Strontium-Wismut-Tantalat
WO2000028584A1 (de) Verfahren zum herstellen einer strukturierten metalloxidhaltigen schicht
DE19811068C1 (de) Kondensator in integrierter Schaltung sowie Verfahren zur Herstellung eines derartigen Kondensators

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1999967896

Country of ref document: EP

ENP Entry into the national phase

Ref country code: JP

Ref document number: 2000 591655

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 1020017008073

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 09891114

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1999967896

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020017008073

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1020017008073

Country of ref document: KR