WO1998057470A1 - Circuit de regeneration du signal d'horloge - Google Patents

Circuit de regeneration du signal d'horloge Download PDF

Info

Publication number
WO1998057470A1
WO1998057470A1 PCT/JP1998/002553 JP9802553W WO9857470A1 WO 1998057470 A1 WO1998057470 A1 WO 1998057470A1 JP 9802553 W JP9802553 W JP 9802553W WO 9857470 A1 WO9857470 A1 WO 9857470A1
Authority
WO
WIPO (PCT)
Prior art keywords
output
frequency
signal
carrier
modulation signal
Prior art date
Application number
PCT/JP1998/002553
Other languages
English (en)
French (fr)
Inventor
Shunichi Tada
Kenichi Shiraishi
Original Assignee
Kabushiki Kaisha Kenwood
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP17118497A external-priority patent/JP3495562B2/ja
Priority claimed from JP20103697A external-priority patent/JP3495568B2/ja
Application filed by Kabushiki Kaisha Kenwood filed Critical Kabushiki Kaisha Kenwood
Priority to CA002291118A priority Critical patent/CA2291118C/en
Priority to EP98924555A priority patent/EP0989706B1/en
Priority to US09/423,667 priority patent/US6744839B1/en
Priority to DE69839396T priority patent/DE69839396T2/de
Priority to DE0989706T priority patent/DE989706T1/de
Publication of WO1998057470A1 publication Critical patent/WO1998057470A1/ja

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/06Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J9/00Multiplex systems in which each channel is represented by a different type of modulation of the carrier
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/02Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06Demodulator circuits; Receiver circuits
    • H04L27/066Carrier recovery circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1806Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal

Definitions

  • the present invention relates to a clock recovery circuit for recovering a clock signal for data demodulation from an AM data multiplex modulation signal in which a digital modulation signal is multiplexed on an AM modulation signal.
  • AM broadcasting the occupied frequency band is narrow, so frequency multiplexing and time division multiplexing cannot be used, and digital modulation signals are multiplexed on AM modulation signals, as is the case with data multiplex broadcasting currently performed in television broadcasting and FM broadcasting. There was no AM data multiplex modulator to be converted.
  • the present applicant has proposed an apparatus for generating an AM data multiplex modulation signal in which a digital modulation signal is multiplexed with an AM modulation signal so as not to affect the AM synchronization detection output when the AM synchronous detection is performed (Japanese Patent Application No. Hei 10-26139). 8—1 6 6 6 3 6).
  • the modulation method is time-division Unlike the multiplexing method and the frequency multiplexing method, as in the past, the time or frequency band in which the data is multiplexed is selected to extract the desired digital modulation signal, and the signal is demodulated by synchronous detection. The clock signal cannot be recovered.
  • An object of the present invention is to provide a clock recovery circuit for recovering a clock signal for data demodulation from an AM data multiplex modulation signal in which a digital modulation signal is multiplexed in the same frequency band and at the same time as an AM modulation signal. I do.
  • a clock recovery circuit is a clock recovery circuit for recovering a clock signal for data demodulation from an AM data multiplex modulation signal in which a digital modulation signal is multiplexed in the same frequency band and at the same time as an AM modulation signal.
  • a raw circuit for extracting a carrier wave of the AM modulated signal from the AM data multiplexed modulated signal, a carrier extracting means, a phase comparing means using the carrier wave extracted by the carrier extracting means as one input, and a phase comparing means A voltage-controlled oscillator whose oscillation frequency is controlled by an output of the means, and frequency-dividing means for dividing the oscillation frequency of the voltage-controlled oscillator and supplying a frequency-divided output as the other input of the phase comparator. I have.
  • the carrier of the AM modulated signal is extracted from the AM demultiplexed multiplexed signal by the carrier extracting means, and the extracted carrier and the output of the frequency divider are compared in phase by the phase comparator. Then, the oscillation frequency of the voltage controlled oscillator is controlled based on the phase comparison output. As a result, the oscillation output of the voltage controlled oscillator is synchronized with the carrier of the AM modulation signal, and the oscillation output of the voltage controlled oscillator can be used as a clock signal for demodulating the digital modulation signal separated from the AM data multiplex modulation signal. it can.
  • a divider that receives the oscillation output of the voltage-controlled oscillator as the frequency divider and supplies the output as the other input of the phase comparator.
  • Another embodiment of the clock recovery circuit according to the present invention is to recover a clock signal for data demodulation from an AM multiplexed modulation signal in which a digital modulation signal is multiplexed in the same frequency band and at the same time as an AM modulation signal.
  • a clock recovery circuit frequency conversion means for converting the frequency of the AM data multiplex modulation signal to an intermediate frequency;
  • a phase comparator having the carrier wave extracted by the carrier wave extracting means as one input, a voltage-controlled oscillator whose oscillation frequency is controlled by an output of the phase comparator, and an oscillation output of the voltage-controlled oscillator as an input.
  • the first direct digital synthesizer that supplies the other input of the phase comparator with the output of the voltage controlled oscillator And a second direct Todejita Le synthesizer supplied as local oscillation output stage, and the clock signal for de Isseki demodulating the oscillation output of the voltage controlled oscillator from AM data multiplex modulated signal.
  • the carrier of the AM modulated signal is extracted by the carrier extracting means from the AM data multiplexed modulated signal converted to the intermediate frequency, and the extracted carrier and the first direct current are extracted.
  • the output of the digital synthesizer is phase-compared in a phase comparator, and the oscillation frequency of the voltage-controlled oscillator is controlled based on the phase comparison output, and the oscillation output of the voltage-controlled oscillator is supplied to the frequency conversion means as a local oscillation output.
  • the oscillation output of the voltage controlled oscillator is synchronized with the carrier of the AM modulation signal, and the oscillation output of the voltage controlled oscillator can be used as a clock signal for demodulating the digital modulation signal separated from the AM data multiplex modulation signal.
  • FIG. 1 is a block diagram showing a configuration of a clock recovery circuit according to an embodiment of the present invention
  • FIG. 2 is a diagram for explaining the clock recovery circuit according to an embodiment of the present invention
  • FIG. 3 is a block diagram showing the configuration of the AM data multiplexing and modulating device.
  • FIG. 3 is a schematic diagram for explaining the operation of the AM data multiplexing and modulating device shown in FIG. 2, and
  • FIG. 11 is a block diagram showing a configuration of a clock recovery circuit according to another embodiment of the present invention.
  • FIG. 1 is a block diagram showing a configuration of a clock recovery circuit according to one embodiment of the present invention.
  • the AM data multiplexing / modulating device is an AZD converter 1 1 1 for performing AZD conversion of an analog signal wave (hereinafter also simply referred to as a signal) such as a voice signal and a multiplier 1 1 2 for performing an AM modulation on an output of the AZD converter 1 1 1.
  • a signal such as a voice signal
  • a multiplier 1 1 2 for performing an AM modulation on an output of the AZD converter 1 1 1.
  • the AM de-multiplexer divides the oscillation frequency of the master clock oscillator 12 1 and the master clock oscillator 12 1, which oscillate at 32 MHz, for example, into 2 MHz and 6 kHz.
  • Divider 1 2 2 that generates the output of 2 MHz and receives the output of 2 MHz from divider 1 2 2 and carries the frequency fc
  • a direct digital synthesizer 123 that generates a signal, two signals with orthogonal frequencies (fc + fa) and two signals with orthogonal frequencies (fc-fa), and 6 kbps serial digital data I and Q
  • a serial / parallel converter 124 for converting the output from the serial / parallel converter 124 into a QPSK baseband digital signal.
  • the output of 2 MHz is used as a clock signal for the AZD converter 1 1 1, the carrier of frequency fc is used as the carrier for the AM modulator 1 12, and the output of 6 kHz is used as the serial / parallel converter 1 2 4 As a conversion clock signal.
  • the QPSK baseband digital signals I and Q output from the QPSK baseband digital signal generator 12 are supplied to a quadrature modulator 13 composed of multipliers 13 1, 13 2 and an adder 13 A multiplier 1331 multiplies the I data by cos (cc + ⁇ a) t, and a multiplier 1332 multiplies Q data and sin (cc + ⁇ a) t by
  • the carrier output of the frequency (fc + f) is quadrature-modulated with the QPSK baseband digital signal by adding the two multiplied outputs by the adder 133.
  • the frequencies (fc + fa) and (fc-fcu) are selected to be frequencies within the upper and lower sidebands due to AM modulation.
  • the QPSK baseband digital signals I and Q output from the QPSK baseband digital signal generator 12 are sign-inverted and supplied to a complex conjugator 14 which takes a complex conjugate of the sign-inverted output to be converted.
  • the complex conjugator 14 can be configured as an inverter 1414 that inverts the I signal.
  • the signals I and Q are supplied to a quadrature modulator 16 consisting of multipliers 16 1, 16 2, and an adder 16 3, and the I data and cos (c— ⁇ ) t are output by the multiplier 16 1.
  • Is multiplied by the multiplier 16 and the Q ( ⁇ ) is multiplied by sin (c_oo!) T, and the output of both products is added by the adder 163 to obtain the frequency (fc_f ⁇ ) Is quadrature-modulated with the QPSK baseband digital signals I and Q output from the complex conjugator 14.
  • the output signal from the quadrature modulator 13 and the output signal from the quadrature modulator 16 are supplied to an adder 17 and added, and the output signal from the adder 17, i.e., a digital modulation signal and an AM modulator 11
  • the AM modulated signal output from 1 is supplied to an adder 18 to be added, and the signal added by the adder 18 is supplied to a DZA converter 20 to be converted into an analog signal. It is transmitted as a data multiplex modulation signal.
  • FIG. 3 schematically shows an AM data multiplex modulation process in the AM data multiplex modulation apparatus shown in FIG. 2 configured as described above.
  • the AM modulation signal output from the AM modulator 1 is indicated as “a” in FIG.
  • the output signal from the quadrature modulator 16, that is, the digital modulation signal is shown as b in FIG. 3
  • the output signal from the quadrature modulator 13, that is, the digital modulation signal is represented by c in FIG.
  • the digital modulation signal output from the adder 17 is the sum of b in FIG. 3 and c in FIG. 3, and the AM multiplex modulation signal output from the adder 18 is d in FIG. It is shown as follows.
  • the AM data multiplex modulation process by the AM data multiplex modulator shown in FIG. 2 will be described.
  • AM modulator 11 AM (t) output from AM modulator 1 If the amplitude of the wave is 1, the angular frequency of the carrier is ⁇ c (rad / s :), the modulation is ⁇ , and the signal wave is m (t), it can be expressed as the following equation (1).
  • the I and Q digital signal sequences generated by the QPSK baseband digital signal generator 12 are represented by In and Qn.
  • the digital signal sequence of I n and Qn is also referred to as dibit. here,
  • the output signal from the QPSK baseband digital signal generator 12 is split into two, one of which is input to a quadrature modulator 13 to which a carrier of frequency (fc + fa) is supplied, and is converted into a complex signal sequence.
  • Quadrature modulates the carrier at angular frequency ( ⁇ c + ⁇ a) (rad / s).
  • the output signal D H (t) from the quadrature modulator 13 is as shown in the following equation (2).
  • V D H (t) In cos ( ⁇ c + ⁇ ) t + Qn 8 ⁇ ( ⁇ c + ⁇ ) t
  • the other of the output signals from the QPSK baseband digital signal generator 12 is supplied to a complex conjugator 14, and the signs of the output signals I n and Qn are ( ⁇ I n), ( ⁇ Qn).
  • This complex signal sequence is input to a quadrature modulator 16 to which a carrier having a frequency (fc-f ⁇ ) is supplied, and a carrier having an angular frequency ( ⁇ c — ⁇ ) (rad / s) is supplied to the complex signal sequence. Perform quadrature modulation.
  • the output signal V DL (t) from the quadrature modulator 16 is as shown in the following equation (3).
  • Equation (3) The output signals DH (t) and DL (t) of equations (2) and (3) are input to the adder 17 and added, and the digital output signal D (t) of the added output is Equation (4) gives:
  • V (t) v AM (t) + v D (t)
  • Equation (5) A description will be given of a case where the AM data multiplex modulation signal modulated as described above is subjected to AM synchronous detection.
  • Equation (6) 1 + / cym (t) ... Equation (6)
  • the digital modulation signal component is canceled out, the DC component of Equation (6) is cut off.
  • a signal wave vm (t) before being modulated by the AM data multiplex modulator according to one embodiment of the present invention can be extracted. Therefore, it can be seen that when the AM data multiplex modulation signal modulated by the AM multiplex modulator shown in FIG. 2 is subjected to AM synchronous detection, the AM synchronous detection output is not affected.
  • the QPSK baseband digital signal generator 12 can be replaced with another modulation method, for example, another PSK, ASK, QAM, FSK :, MSK, or the like.
  • two digital modulation carriers (frequency (fc + fc, frequency (fc-1 fa)) are used, but more than one digital modulation carrier is used.
  • more than one multicarrier and frequency hopping are used. , OFDM, etc.
  • the digital modulation signal is multiplexed in the same frequency band and at the same time as the AM modulation signal. Different from Therefore, the clock signal cannot be reproduced by selecting the time or frequency band in which the data is multiplexed and extracting the desired digital modulation signal.
  • a clock recovery circuit supplies an AM data multiplexed modulation signal to a bandpass filter 1 having a band narrower than the bandwidth of the AM data multiplexed modulation signal to perform AM modulation.
  • the carrier of the signal is extracted, and the extracted carrier is supplied to the limiter 2 to remove the AM modulation that cannot be obtained by the band pass filter 1.
  • the output from the limiter 2 is supplied to the phase comparator 3.
  • the output of the phase comparator 3 is supplied to a loop filter 4 composed of a single-pass filter, smoothed, and supplied to a voltage-controlled oscillator 5 as a frequency control voltage.
  • the free-running oscillation frequency of the oscillation output of the voltage controlled oscillator 5 is set to 32 MHz.
  • the oscillation output of the voltage controlled oscillator 5 is sent out as a recovered clock signal and also supplied to a direct digital synthesizer 6.
  • the direct digital synthesizer 6 supplies a frequency divider 61 that divides the oscillation frequency of the voltage controlled oscillator 5 to 2 MHz and a frequency division output of the frequency divider 61 to a counter 62 to count.
  • the waveform data is stored by reading the waveform data stored in the waveform data ROM 63, which stores the waveform data using the count value of the data 62 as an address.
  • the waveform data read from the waveform data ROM is supplied to a D / A converter 64 and converted into an analog signal. After supplying to the mouth-to-pass filter 7 to remove aliasing components, the signal is supplied to the phase comparator 3.
  • the output from the frequency divider 61 is supplied to the DZA converter 64 as a conversion clock signal.
  • the oscillation frequency of the voltage-controlled oscillator 5 is set to 32 MHz and input. Even if the frequency (for example, the receiving frequency such as 954 kHz or 1242 kHz or the intermediate frequency) is not an integer multiple (the dividing ratio of the frequency divider 61), the ratio is not required. (Even if it is a non-integer odd number) It is possible to extract the signal of the predetermined reproduction clock frequency. Therefore, it is possible to extract a signal of a predetermined reproduction clock frequency by a direct synthesizer using the waveform data ROM63. The input frequency must be known in advance, and the sine wave data of the input frequency is stored in advance in the waveform data ROM63.
  • the waveform data corresponding to the data of the counter 62 is read from the waveform data ROM 63 according to the input frequency, converted into analog, and input to the phase comparator. That is, a direct synthesizer is used to store a data corresponding to the input frequency in the waveform data ROM 63 in advance so that a predetermined reproduction clock can be obtained.
  • the carrier of the AM modulated signal is extracted from the AM data multiplexed modulated signal by the bandpass filter 1, and the carrier is extracted from the extracted carrier.
  • the AM modulation component that cannot be obtained in bandpass filter 1 is removed by limiter 2 and supplied to phase comparator 3 as a reference signal.
  • the output from the phase comparator 3 is smoothed by the loop filter 4, and the oscillation frequency of the voltage controlled oscillator 5 is controlled based on the output of the loop filter 4.
  • the free-running oscillation frequency of the oscillation output of the voltage controlled oscillator 5 is set to 32 MHz.
  • the oscillation output of the voltage controlled oscillator 5 is divided by the direct digital synthesizer 6, and the divided output is counted. Based on the count value of the counter 62, the waveform data is read out from the waveform data ROM 63, converted into an analog signal by the DZA converter 64, and passed through the low-pass filter 7 to the phase comparator 3. And compared with the carrier of the AM modulated signal.
  • the oscillation output of the voltage controlled oscillator 5 becomes a clock signal synchronized with the carrier of the AM modulation signal, and is used to demodulate the digital modulation signal obtained by separating the oscillation output of the voltage controlled oscillator 5 from the AM data multiplex modulation signal. It can be used as a clock signal.
  • the direct digital synthesizer 6 is used in the clock recovery circuit according to the embodiment of the present invention described above is illustrated, another frequency divider may be used instead of the direct digital synthesizer 6.
  • the digital modulation scheme is QPSK in the clock recovery circuit according to the embodiment of the present invention is described above, but the same applies to other PSK, ASK, QAM, FSK, and MSK. .
  • a clock recovery circuit supplies an AM data multiplex modulation signal to a frequency conversion circuit 201, converts the signal into an intermediate frequency, and converts the signal into an intermediate frequency.
  • AM data multiplexing The modulated signal is supplied to a bandpass filter 202 having a band narrower than the bandwidth of the AM data multiplexed modulation signal to limit the band, and the bandpass filter 202 converts the AM demultiplexed multiplexed signal into an AM modulated signal carrier. Is extracted.
  • the carrier wave extracted by the band-pass filter 202 is further supplied to a limiter 203 to remove an AM modulation component that cannot be removed by the band-pass filter 202.
  • the output from the limiter 203 is supplied to the phase comparator 204.
  • the output of the phase comparator 204 is supplied to a loop filter 205 composed of a low-pass filter, smoothed, and supplied to a voltage controlled oscillator 206 as a frequency control voltage.
  • the oscillation output of the voltage controlled oscillator 206 is sent out as a reproduction clock signal and is also supplied to the direct digital synthesizer 207.
  • the direct digital synthesizer 207 outputs waveform data having a frequency equal to the frequency-converted carrier frequency, for example, based on the oscillation output of the voltage controlled oscillator 206.
  • the waveform data output from the direct digital synthesizer 2007 is supplied to a DZA converter 208 to be converted into an analog signal.
  • the frequency of the converted analog signal is the same as the frequency of the frequency-converted carrier wave, and is supplied to the low-pass filter 209 to remove aliasing components.
  • the oscillating frequency of the voltage-controlled oscillator 206 is controlled based on the output of the control signal 04.
  • the oscillation output of the voltage controlled oscillator 206 is supplied to a direct digital synthesizer 210, and the direct digital synthesizer 210 outputs waveform data having a frequency equal to the local oscillation frequency.
  • Waveform data output from direct digital synthesizer 210 Is supplied to the D / A converter 2 11 and converted into an analog signal.
  • the converted analog signal has the same frequency as the local oscillation frequency, and is supplied to the low-pass filter 2 1 2 to remove aliasing components. Thereafter, the signal is supplied to the frequency conversion circuit 201 as a local oscillation output to convert the AM data multiplex modulation signal to an intermediate frequency.
  • the AM data multiplex modulation signal is converted into the intermediate frequency, and the AM data multiplex modulation signal converted into the intermediate frequency is converted into the band pass filter.
  • the carrier of the AM modulated signal is extracted by evening 202, and the AM modulator that is not captured by the bandpass filter 202 is removed by the limiter 203 from the extracted carrier, and the phase comparator 204 It is supplied as a reference signal.
  • the output from the phase comparator 204 is smoothed by the loop filter 205, and the oscillation frequency of the voltage controlled oscillator 206 is controlled based on the output of the loop filter 205.
  • the oscillation output of the voltage-controlled oscillator 205 is supplied to the direct digital synthesizer 207, and the direct digital synthesizer 207 outputs a waveform signal having a frequency equal to the frequency of the converted carrier wave.
  • the AM signal is converted to an analog signal by the comparator 208, the aliasing noise is removed by the low-pass filter 209, and the frequency-converted AM modulation output from the limiter 203 in the phase comparator 204.
  • the phase is compared with the signal carrier.
  • the beat based on the difference frequency is output from the loop filter 205.
  • Heavy The oscillation frequency of the voltage-controlled oscillator 206 is changed.
  • the frequency based on the waveform data output from the direct digital synthesizers 207 and 210 is changed, and the frequency of the output signal from the DZA converters 208 and 211 is changed.
  • the output signal from the D / A converter 208 via the pass filter 209 is converged to the carrier frequency of the frequency-converted AM modulated signal, and the DZA converter 211 via the low-pass filter 212 Is converged to a local oscillation frequency for frequency conversion.
  • the oscillation frequency of the voltage control oscillator 206 is synchronized with the carrier wave of the frequency-converted AM modulated signal.
  • the oscillation output of the voltage-controlled oscillator 206 becomes a clock signal synchronized with the carrier of the AM modulation signal, and the oscillation output of the voltage-controlled oscillator 206 is separated from the AM demultiplexed multiplex modulation signal into a digital modulation signal.
  • the signal can be used as a clock signal for demodulating the signal.
  • a clock signal for data demodulation is obtained from an AM data multiplex modulation signal in which a digital modulation signal is multiplexed in the same frequency band and at the same time as an AM modulation signal. Can be played.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

明 細 書
クロック再生回路
技術分野
本発明は、 A M変調信号にデジタル変調信号が多重化された A M データ多重変調信号からデータ復調のためのクロック信号を再生す るクロック再生回路に関する。
背景技術
従来のデータ多重方式は、 テレビ放送の文字多重放送で使われて いるような時分割多重方式と、 F M放送の文字多重放送で使われて いるような周波数多重方式に大別される。 ところが、 A M放送では 占有周波数帯域が狭く、 周波数多重や時分割多重方式は使えず、 現 在テレビ放送や F M放送で行われているデータ多重放送のように、 A M変調信号にデジタル変調信号を多重化する A Mデータ多重変調 装置はなかった。
本特許出願人は A M同期検波したときに A M同期検波出力に影響 を与えないように A M変調信号にデジタル変調信号を多重する A M データ多重変調信号を生成する装置を提案している (特願平 8— 1 6 6 6 3 6号) 。
このように変調された A Mデータ多重変調信号の具体的内容につ いては後述するが、 デジタル変調信号が A M変調信号と同一周波数 帯域、 同一時間に多重されているために、 変調方式が時分割多重方 式や周波数多重方式の場合と異なって、 従来のようにデ一夕が多重 されている時間や周波数帯域を選択して希望のデジタル変調信号を 抽出して同期検波による信号復調のためのクロック信号を再生する ことはできない。 発明の概要
本発明は、 A M変調信号と同一周波数帯域、 同一時間にデジタル 変調信号が多重された A Mデータ多重変調信号からデータ復調のた めのクロック信号を再生するクロック再生回路を提供することを目 的とする。
本発明にかかるク口ック再生回路は、 デジタル変調信号が A M変 調信号と同一周波数帯域、 同一時間に多重された A Mデータ多重変 調信号からデータ復調のためのクロック信号を再生するクロック再 生回路であって、 A Mデータ多重変調信号から A M変調信号の搬送 波を抽出する搬送波抽出手段と、 搬送波抽出手段にて抽出された搬 送波を一方の入力とする位相比較手段と、 位相比較手段の出力で発 振周波数が制御される電圧制御発振器と、 電圧制御発振器の発振周 波数を分周しかつ分周出力を位相比較器の他方の入力として供給す る分周手段とを備えている。
本発明にかかるクロック再生回路によれば、 A Mデ一夕多重変調 信号から A M変調信号の搬送波が搬送波抽出手段によって抽出され、 抽出された搬送波と分周器の出力とが位相比較器において位相比較 されて、 位相比較出力に基づいて電圧制御発振器の発振周波数が制 御される。 この結果、 電圧制御発振器の発振出力は A M変調信号の 搬送波と同期し、 電圧制御発振器の発振出力を A Mデータ多重変調 信号中から分離したデジタル変調信号復調のためのクロック信号と して用いることができる。
分周器として電圧制御発振器の発振出力を入力とし出力を位相比 較器の他方の入力として供給するダイレク
を用い得る。 本発明にかかるクロック再生回路の他の形態は、 デジタル変調信 号が A M変調信号と同一周波数帯域、 同一時間に多重された A Mデ 一夕多重変調信号からデータ復調のためのクロック信号を再生する クロック再生回路であって、 A Mデータ多重変調信号を中間周波数 に周波数変換する周波数変換手段と、 中間周波数に周波数変換され た A Mデータ多重変調信号から A M変調信号の搬送波を抽出する搬 送波抽出手段と、 搬送波抽出手段にて抽出された搬送波を一方の入 力とする位相比較器と、 位相比較器の出力で発振周波数が制御され る電圧制御発振器と、 電圧制御発振器の発振出力を入力とし出力を 位相比較器の他方の入力として供給する第 1のダイレク トデジタル シンセサイザと、 電圧制御発振器の発振出力を入力とし出力を周波 数変換手段に局部発振出力として供給する第 2のダイレク トデジタ ルシンセサイザとを備え、 電圧制御発振器の発振出力を A Mデータ 多重変調信号からデ一夕復調のためのクロック信号としている。
この本発明にかかるクロック再生回路の形態によれば、 中間周波 数に変換された A Mデータ多重変調信号から A M変調信号の搬送波 が搬送波抽出手段によって抽出され、 抽出された搬送波と第 1のダ ィレク トデジタルシンセサイザの出力とが位相比較器において位相 比較されて、 位相比較出力に基づいて電圧制御発振器の発振周波数 が制御され、 電圧制御発振器の発振出力が周波数変換手段に局部発 振出力として供給される。 この結果、 電圧制御発振器の発振出力は A M変調信号の搬送波と同期し、 電圧制御発振器の発振出力を A M データ多重変調信号中から分離したデジタル変調信号復調のための クロック信号として用いることができる。 図面の簡単な説明
第 1図は、 本発明の実施の一形態にかかるクロック再生回路の構 成を示すブロック図であり、 第 2図は、 本発明の実施の一形態にか かるクロック再生回路の説明のための AMデータ多重変調装置の構 成を示すブロック図であり、 第 3図は、 第 2図に示した AMデータ 多重変調装置の作用の説明に供する模式図であり、 第 4図は、 本発 明の実施の別の一形態にかかるクロック再生回路の構成を示すプロ ック図である。
発明の実施の形態
第 1の実施例
本発明にかかるクロック再生回路を実施の一形態によって説明す る。 第 1図は本発明の実施の一形態にかかるクロック再生回路の構 成を示すブロック図である。
本発明にかかるクロック再生回路の説明に先立って、 先ず、 AM データ多重変調信号を生成する装置について第 2図に基づき説明す る。
AMデータ多重変調装置は、 音声信号等のアナログ信号波 (以下、 単に信号とも記す) を AZD変換する AZD変換器 1 1 1 と AZD 変換器 1 1 1の出力を AM変調する乗算器 1 1 2からなる AM変調 器 1 1に供給して、 後記する分周器 1 2 2によって生成した周波数 f cの搬送波を信号で AM変調する。
AMデ一夕多重変調装置は、 例えば 3 2 MH zの発振をするマス 夕クロック発振器 1 2 1 と、 マスタクロック発振器 1 2 1の発振周 波数を分周して 2 MH z と 6 k H zの出力を発生する分周器 1 2 2 と、 分周器 1 2 2から 2 MH zの出力を受けて、 周波数 f cの搬送 波、 直交する周波数 ( f c + f a) の 2つの信号、 および直交する 周波数 ( f c — f a) の 2つの信号とを発生するダイレク トデジタ ルシンセサイザ 1 2 3 と、 6 k b p sのシリアルデジタルデータ I、 Qをパラレルデジタルデータ I、 Qに変換するシリアル/パラレル 変換器 1 2 4とを含み、 シリアル パラレル変換器 1 2 4からの出 力を Q P S Kベースバンドデジタル信号とする Q P S Kベースバン ドデジタル信号発生器 1 2を備えて、 2 MH zの出力は AZD変換 器 1 1 1にクロック信号とし、 周波数 f cの搬送波は AM変調器 1 1 2に搬送波とし、 6 k H zの出力はシリアル パラレル変換器 1 2 4に変換クロック信号として送出している。
Q P S Kベースバンドデジタル信号発生器 1 2から出力される Q P S Kベースバンドデジタル信号 I、 Qは、 乗算器 1 3 1、 1 3 2、 加算器 1 3 3からなる直交変調器 1 3に供給して、 乗算器 1 3 1 に て Iデータと cos(c c + ω a) t とを乗算し、 乗算器 1 3 2によつ て Qデ一夕と sin(c c + ω a) t とを乗算し、 両乗算出力を加算器 1 3 3にて加算することによって、 周波数 ( f c + f ひ) の搬送波 を Q P S Kベースバンドデジタル信号で直交変調する。 ここで、 周 波数 ( f c + f a) および ( f c — f cu) は AM変調による上下の サイ ドバンド内の周波数に選択してある。
一方、 Q P S Kベースバンドデジタル信号発生器 1 2から出力さ れる Q P S Kベースバンドデジタル信号 I、 Qを符号反転し符号反 転出力の複素共役をとる複素共役器 1 4に供給して変換される。 こ の場合、 複素共役器 1 4では I信号を反転するインバ一夕 1 4 1 に て構成できる。
複素共役器 1 4からの出力される Q P S Kベースバンドデジタル 信号 I、 Qは、 乗算器 1 6 1、 1 6 2、 加算器 1 6 3からなる直交 変調器 1 6に供給して乗算器 1 6 1 にて Iデータと cos ( c— ωひ) t とを乗算し、 乗算器 1 6 2によって Qデ一夕と sin( c_ o o!) t とを乗算し、 両乗算出力を加算器 1 6 3にて加算することによって、 周波数 ( f c _ f α) の搬送波を複素共役器 1 4から出力される Q P S Kベースバンドデジタル信号 I、 Qで直交変調する。 直交変調 器 1 3からの出力信号と直交変調器 1 6からの出力信号とは加算器 1 7に供給して加算し、 加算器 1 7からの出力信号すなわちデジ夕 ル変調信号と AM変調器 1 1から出力される AM変調信号とは加算 器 1 8に供給して加算し、 加算器 1 8にて加算された信号を DZ A 変換器 2 0に供給してアナログ信号に変換し、 AMデータ多重変調 信号として送出する。
上記のように構成された第 2図に示す AMデータ多重変調装置に おける AMデータ多重変調過程を模式的に第 3図に示す。 第 3図に おいて、 AM変調器 1から出力される AM変調信号は第 3図におけ る aのようにように示される。 直交変調器 1 6からの出力信号、 す なわちデジタル変調信号は第 3図における bのように示され、 直交 変調器 1 3からの出力信号、 すなわちデジタル変調信号は第 3図に おける cのように示される。 加算器 1 7から出力されるデジタル変 調信号は第 3図における bと第 3図における c との和であって、 加 算器 1 8から出力される AM多重変調信号は第 3図における dのよ うに示される。
第 2図に示す AMデータ多重変調装置による AMデータ多重変調 過程について説明する。
AM変調器 1 1から出力される AM変調信号レ AM ( t )は、 搬送 波の振幅を 1、 搬送波の角周波数を ω c (rad/ s:)、 変調度を κ、 信 号波をレ m ( t )とすると、 下記の式 ( 1 ) のように表わされる。
v AM ( t ) = { 1 + n V m ( t ) } cos ω c t …式 ( 1 )
Q P S Kベースバンドデジタル信号発生器 1 2で発生した I 、 Q のデジタル信号列を I n 、 Qn で表す。 I n 、 Qn のデジタル信号 列をダイビッ トとも記す。 ここで、
I n =土 1
Qn = ± 1
とする。
Q P S Kベースバンドデジタル信号発生器 1 2からの出力信号は 2つに分岐され、 その一方は周波数 ( f c + f a ) の搬送波が供給 されている直交変調器 1 3に入力されて、 複素信号列で角周波数 ( ω c + ω a ) (rad/ s ) の搬送波を直交変調する。 直交変調器 1 3からの出力信号 D H ( t )は下記の式 ( 2 ) に示す如くである。
V D H ( t ) = I n cos (ω c + ω ) t + Qn 8Ϊη(ω c + ω ) t
…式 ( 2 )
Q P S Kベースバンドデジタル信号発生器 1 2からの出力信号の もう一方は、 複素共役器 1 4に供給されて、 出力信号 I n 、 Qn の 符号は複素共役器 1 4によって (— I n) 、 (Qn) に変換される。 この複素信号列が、 周波数 ( f c 一 f α ) の搬送波が供給されてい る直交変調器 1 6に入力され、 複素信号列で角周波数 (ω c — ω α ) (rad/ s ) の搬送波を直交変調する。 直交変調器 1 6からの出力信 号 V D L ( t )は下記の式 ( 3 ) に示す如くである。
レ D L ( t ) =— I n cos (co c — ω α t + Qn 8Ϊη ω c — ω ) t
…式 ( 3 ) 式 ( 2 ) および式 ( 3 ) の出力信号リ D H ( t )と D L ( t )が加 算器 1 7に入力されて加算され、 その加算出力であるデジタル変調 信号レ D(t)は下記の式 ( 4 ) に示すごとくになる。
v D ( t ) = v D H ( t ) + v D L ( t )
= I n cos o c + o! ) t + Qn 8ϊη(ω c + ω a j t
— I n cos( c — o a) t + Qn sin(co c — o o t
…式 (4 )
AM変調信号 v AM ( t )とデジタル変調信号 v D ( t )は加算器 1 8に入力されて加算され、 AMデータ多重変調信号 V ( t )は式 ( 1 ) および式 (4 ) より下記の式 ( 5 ) に示すごとくになる。
V ( t ) = v AM ( t ) + v D ( t )
= { 1 + κ レ m ( t ) } cos ω c t
+ I n cos (ω c + ω a ) t + Qn sin(c c + o o!) t
— I n cos (ω c — ω ) t + Qn sin(co c — c o; ) t
…式 ( 5 ) 上記のようにして変調された AMデータ多重変調信号を AM同期 検波する場合について説明する。
同期検波するために、 搬送波 cos ω c t を式 ( 5 ) に乗算する と次式が得られる。
2 { V ( t ) cos ω c t }
= { 1 + K v m ( t ) } + I n cos ω o; t + Qn sin ω t
― I n cos (― ω ) t + Q n s in (— ω ) t
+ { 1 + K v m ( t ) } cos 2 ω c t + I n cos (2 o c + c o: ) t + Q n sin(2 co c + o o: ) t — I n cos ( 2 c c — t
+ Q n s \n ( 2 ω c — ω ) t ここで、 AM同期検波器には口一パスフィル夕が挿入されていて、 高域の周波数の成分が除去される。 この結果、 下記の式 ( 6 ) の如 くになる。
2 1 V ( t ) cos ω c t }
= { l + «; v m ( t )} + I n cos ω a t + Qn sin ω a t
― I n cos (- ω a; ) t + Q n s in (― ω a ) t
= { 1 + / v m ( t ) } + I n cos ω t + Qn sin ω o; t
— I n cos ω t — Qn sin ω t
= 1 + /c y m ( t ) …式 ( 6 ) 上記の式 ( 6 ) から明らかなように、 デジタル変調信号成分は打 ち消されるので、 あとは式 ( 6 ) の直流成分をカッ トして増幅器を 通せば、 本発明の実施の一形態にかかる AMデータ多重変調装置で 変調される前の信号波 v m ( t )が取り出せる。 したがって、 第 2図 に示す AM多重変調装置で変調された AMデータ多重変調信号を A M同期検波したとき AM同期検波出力に影響を与えないことが判る。 第 2図において、 Q P S Kベースバンドデジタル信号発生器 1 2 は他の変調方式、 例えば、 他の P S K、 A S K、 QAM、 F S K:、 M S K等に置き換えることもできる。 また、 現在は 2つのデジタル 変調用搬送波 (周波数 ( f c + f c 、 周波数 ( f c 一 f a) ) を 用いているが、 さらに複数のデジタル変調用搬送波を用いる、 例え ばさらに複数のマルチキャリア、 周波数ホッピング、 O F DM等に 用いることもできる。
上記のように変調された AMデ一夕多重変調信号は、 デジタル変 調信号が AM変調信号と同一周波数帯域、 同一時間に多重されてい るために、 変調方式が時分割多重方式や周波数多重方式の場合と異 なって、 データが多重されている時間や周波数帯域を選択して希望 のデジタル変調信号を抽出してクロック信号を再生することはでき ない。
本発明の実施の一形態にかかるクロック再生回路は第 1図に示す ように、 AMデータ多重変調信号を AMデータ多重変調信号の帯域 幅よりも狭帯域のバンドパスフィルタ 1 に供給して AM変調信号の 搬送波を抽出し、 抽出された搬送波はリミッタ 2に供給してバンド パスフィル夕 1 にてとれなかった AM変調分を除去する。 リミッタ 2からの出力は位相比較器 3に供給する。
位相比較器 3の出力は口一パスフィルタからなるループフィルタ 4に供給して平滑化し周波数制御電圧として電圧制御発振器 5に供 給する。 電圧制御発振器 5の発振出力の自走発振周波数は 3 2 MH z に設定してある。 電圧制御発振器 5の発振出力は再生クロック信 号として送出すると共に、 ダイレク トデジタルシンセサイザ 6に供 給する。
ダイレク トデジタルシンセサイザ 6は電圧制御発振器 5の発振周 波数を 2 MH z に分周する分周器 6 1 と、 分周器 6 1の分周出力を カウンタ 6 2に供給して計数し、 カウン夕 6 2の計数値をアドレス として波形デ一夕が格納された波形デ一夕 R OM 6 3に供給して波 形データを読み出す。 波形データ R OMから読み出された波形デー 夕は D/ A変換器 6 4に供給してアナログ信号に変換する。 口一パ スフィルタ 7に供給して折り返し成分を除去した後、 位相比較器 3 に供給する。 ここで、 DZA変換器 6 4には分周器 6 1からの出力 が変換クロック信号として供給してある。
本実施例では、 電圧制御発振器 5の発振周波数 3 2 MH z と入力 周波数 (例えば、 9 5 4 k H z、 1 2 4 2 k H z等の受信周波数、 又は中間周波数) が整数倍 (分周器 6 1の分周比) の関係になくて も (その比が整数でない半端なものであっても) 所定の再生クロッ ク周波数の信号を取り出すことができるようにしている。 そのため に、 波形データ R OM 6 3を用いたダイレク トシンセサイザにより 所定の再生クロック周波数の信号を取り出すことを可能にしている。 なお、 入力周波数が予め分かっている必要があり、 波形データ RO M 6 3には予め入力周波数の正弦波デ一夕を記憶させておく。 そし て、 入力周波数に応じてカウンタ 6 2のデータに応じた波形データ を波形データ R OM 6 3から読み出し、 アナログに変換後位相比較 器に入力する。 すなわち、 入力周波数に対応したデータを予め波形 データ ROM 6 3に記憶させておく ことにより、 所定の再生クロッ クを得ることができるようにするためにダイレク トシンセサイザを 用いている。
上記のように構成された本発明の実施の一形態にかかるクロック 再生回路によれば、 AMデータ多重変調信号からバンドパスフィル 夕 1 により AM変調信号の搬送波が抽出され、 抽出された搬送波か らリミッタ 2によりバンドパスフィル夕 1にてとれなかった A M変 調分が除去され、 位相比較器 3にリ ファレンス信号として供給され る。
位相比較器 3からの出力はループフィルタ 4によって平滑されて ループフィル夕 4の出力に基づいて電圧制御発振器 5の発振周波数 が制御される。 電圧制御発振器 5の発振出力の自走発振周波数は 3 2 MH zに設定してある。 電圧制御発振器 5の発振出力は、 ダイレ ク トデジタルシンセサイザ 6において分周され、 分周出力を計数し たカウンタ 6 2の計数値によって波形データ R OM 6 3から波形デ 一夕が読み出されて、 DZA変換器 6 4によってアナログ信号に変 換されて、 ローパスフィル夕 7を介して位相比較器 3に供給され、 AM変調信号の搬送波と位相比較される。
ここで、 DZA変換器 6 4からの出力信号の周波数が AM変調信 号の搬送波周波数と異なっているときは、 その差の周波数に基づく ビートがループフィルタ 4からの出力に重畳されて、 電圧制御発振 器 5の発振周波数が変化させられる。 この結果、 AM変調信号の搬 送波周波数と口一パスフィル夕を介した DZ A変換器 6 4からの出 力信号は AM変調信号の搬送波と同期する。
したがって、 電圧制御発振器 5の発振出力は AM変調信号の搬送 波と同期したクロック信号となって、 電圧制御発振器 5の発振出力 を AMデータ多重変調信号中から分離したデジタル変調信号を復調 するためのクロック信号として使用することができる。
上記した本発明の実施の一形態にかかるクロック再生回路におい てダイレク トデジタルシンセサイザ 6を用いた場合を例示したが、 ダイレク トデジタルシンセサイザ 6に代わって他の分周器を用いて もよい。 また、 上記した本発明の実施の一形態にかかるクロック再 生回路においてデジタル変調方式が Q P S Kの場合を示したが、 他 の P S K、 A S K、 QAM, F S K、 M S Kの場合であっても同様 である。
第 2の実施例
本発明の実施の別の形態にかかるクロック再生回路は第 4図に示 すように、 AMデータ多重変調信号を周波数変換回路 2 0 1 に供給 して中間周波数に変換し、 中間周波数に変換された AMデータ多重 変調信号は A Mデータ多重変調信号の帯域幅よりも狭帯域のバンド パスフィル夕 2 0 2に供給して帯域制限し、 バンドパスフィルタ 2 0 2によって A Mデ一夕多重変調信号から A M変調信号の搬送波を 抽出する。
バンドパスフィル夕 2 0 2によって抽出された搬送波はさらにリ ミツ夕 2 0 3に供給してバンドパスフィル夕 2 0 2において除去で きなかった A M変調成分を除去する。 リミッタ 2 0 3からの出力は 位相比較器 2 0 4に供給する。 位相比較器 2 0 4の出力はローパス フィルタからなるループフィル夕 2 0 5に供給して平滑化し、 周波 数制御電圧として電圧制御発振器 2 0 6に供給する。 電圧制御発振 器 2 0 6の発振出力は再生クロック信号として送出すると共に、 ダ ィレク トデジタルシンセサイザ 2 0 7に供給する。
ダイレク トデジタルシンセサイザ 2 0 7は例えば電圧制御発振器 2 0 6の発振出力に基づいて、 周波数変換された搬送波周波数と等 しい周波数の波形データを出力する。 ダイレク トデジタルシンセサ ィザ 2 0 7から出力された波形データは D Z A変換器 2 0 8に供給 してアナログ信号に変換する。 変換されたアナログ信号の周波数は 周波数変換された搬送波周波数と等しい周波数であり、 ローパスフ ィルタ 2 0 9に供給して折り返し成分を除去した後、 位相比較器 2 0 4に供給し、 位相比較器 2 0 4の出力に基づいて電圧制御発振器 2 0 6の発振周波数を制御する。
さらに、 電圧制御発振器 2 0 6 の発振出力はダイレク トデジタル シンセサイザ 2 1 0に供給し、 ダイレク トデジタルシンセサイザ 2 1 0から局部発振周波数と等しい周波数の波形データを出力する。 ダイレク トデジタルシンセサイザ 2 1 0から出力された波形データ は D / A変換器 2 1 1 に供給してアナログ信号に変換し、 変換され たアナログ信号の周波数は局部発振周波数と等しい周波数であり、 ローパスフィルタ 2 1 2に供給して折り返し成分を除去した後、 周 波数変換回路 2 0 1に局部発振出力として供給し、 A Mデータ多重 変調信号を中間周波数に変換させる。
上記のように構成された本発明の実施のこの形態にかかるクロッ ク再生回路によれば、 A Mデータ多重変調信号は中間周波数に変換 され、 中間周波数に変換された A Mデータ多重変調信号からバンド パスフィル夕 2 0 2により A M変調信号の搬送波が抽出され、 抽出 された搬送波からリミッタ 2 0 3によりバンドパスフィル夕 2 0 2 にて捕れなかった A M変調分が除去され、 位相比較器 2 0 4にリフ アレンス信号として供給される。
位相比較器 2 0 4からの出力はループフィルタ 2 0 5によって平 滑され、 ループフィルタ 2 0 5の出力に基づいて電圧制御発振器 2 0 6の発振周波数が制御される。 電圧制御発振器 2 0 5の発振出力 はダイレク トデジタルシンセサイザ 2 0 7に供給され、 ダイレク ト デジタルシンセサイザ 2 0 7から周波数変換された搬送波周波数に 等しい周波数の波形デ一夕が出力されて、 D Z A変換器 2 0 8によ つてアナログ信号に変換され、 ローパスフィル夕 2 0 9によって折 り返し雑音が除去されて、 位相比較器 2 0 4においてリミッタ 2 0 3から出力された周波数変換された A M変調信号の搬送波と位相比 較される。
ここで、 D Z A変換器 2 0 8からの出力信号の周波数が周波数変 換された A M変調信号の搬送波周波数と異なっているときは、 その 差の周波数に基づくビートがループフィルタ 2 0 5からの出力に重 畳されて、 電圧制御発振器 2 0 6の発振周波数が変化させられる。 この結果、 ダイレク トデジタルシンセサイザ 2 0 7および 2 1 0か ら出力される波形データに基づく周波数が変化され、 D Z A変換器 2 0 8および 2 1 1からの出力信号の周波数は変化させられ、 ロー パスフィルタ 2 0 9を介した D / A変換器 2 0 8からの出力信号は 周波数変換された A M変調信号の搬送波周波数に収束され、 ローパ スフィル夕 2 1 2を介した D Z A変換器 2 1 1からの出力信号は周 波数変換のための局部発振周波数に収束される。 この結果、 電圧制 御発振器 2 0 6の発振周波数は周波数変換された A M変調信号の搬 送波と同期する。
したがって、 電圧制御発振器 2 0 6の発振出力は A M変調信号の 搬送波と同期したクロック信号となって、 電圧制御発振器 2 0 6の 発振出力を A Mデ一夕多重変調信号中から分離したデジタル変調信 号を復調するためのクロック信号として使用することができる。 以上説明したように、 本発明にかかるクロック再生回路によれば、 デジタル変調信号が A M変調信号と同一周波数帯域、 同一時間に多 重された A Mデータ多重変調信号からデータ復調のためのクロック 信号を再生することができる。

Claims

請 求 の 範 囲
. デジタル変調信号が A M変調信号と同一周波数帯域、 同一時間 に多重された A Mデータ多重変調信号からデ一夕復調のためのク ロック信号を再生するクロック再生回路であって、 A Mデータ多 重変調信号から A M変調信号の搬送波を抽出する搬送波抽出手段 と、 搬送波抽出手段にて抽出された搬送波を一方の入力とする位 相比較手段と、 位相比較手段の出力で発振周波数が制御される電 圧制御発振器と、 電圧制御発振器の発振周波数を分周しかつ分周 出力を位相比較器の他方の入力として供給する分周手段とを備え、 該電圧制御発振器の発振出力が A Mデータ多重変調信号の搬送波 に同期したクロック信号であることを特徴とするクロック再生回 路。
. 請求の範囲第 1項に記載のクロック再生回路において、 該分周 手段はダイレク トデジタルシンセサイザからなるクロック再生回 路。
. 請求の範囲第 2項に記載のクロック再生回路において、 該ダイ レク トデジタルシンセサイザはカウンタと波形データ R O Mを含 むものであるクロック再生回路。
. 請求の範囲第 1項に記載のクロック再生回路において、 該位相 比較手段の出力を平滑して該電圧制御発振器に印加するためのル ープフィル夕を含むクロック再生回路。
. デジタル変調信号が A M変調信号と同一周波数帯域、 同一時間 に多重された A Mデータ多重変調信号からデータ復調のためのク ロック信号を再生するクロック再生回路であって、 A Mデータ多 重変調信号を中間周波数に周波数変換する周波数変換手段と、 中 間周波数に周波数変換された A Mデータ多重変調信号から A M変 調信号の搬送波を抽出する搬送波抽出手段と、 搬送波抽出手段に て抽出された搬送波を一方の入力とする位相比較器と、 位相比較 器の出力で発振周波数が制御される電圧制御発振器と、 電圧制御 発振器の発振出力を入力とし出力を位相比較器の他方の入力とし て供給する第 1のダイレク トデジタルシンセサイザと、 電圧制御 発振器の発振出力を入力とし出力を周波数変換手段に局部発振出 力として供給する第 2のダイレク トデジタルシンセサイザとを備 え、 A Mデータ多重変調信号の搬送波に同期したクロック信号で ある電圧制御発振器の発振出力を A Mデータ多重変調信号からデ 一夕復調のためのクロック信号とすることを特徴とするクロック 再生回路。
PCT/JP1998/002553 1997-06-13 1998-06-10 Circuit de regeneration du signal d'horloge WO1998057470A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CA002291118A CA2291118C (en) 1997-06-13 1998-06-10 Clock regeneration circuit
EP98924555A EP0989706B1 (en) 1997-06-13 1998-06-10 Clock regeneration circuit
US09/423,667 US6744839B1 (en) 1997-06-13 1998-06-10 Clock regeneration circuit
DE69839396T DE69839396T2 (de) 1997-06-13 1998-06-10 Schaltung zur taktwiederherstellung
DE0989706T DE989706T1 (de) 1997-06-13 1998-06-10 Schaltung zur taktwiederherstellung

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP9/171184 1997-06-13
JP17118497A JP3495562B2 (ja) 1997-06-13 1997-06-13 クロック再生回路
JP20103697A JP3495568B2 (ja) 1997-07-11 1997-07-11 クロック再生回路
JP9/201036 1997-07-11

Publications (1)

Publication Number Publication Date
WO1998057470A1 true WO1998057470A1 (fr) 1998-12-17

Family

ID=26493983

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/002553 WO1998057470A1 (fr) 1997-06-13 1998-06-10 Circuit de regeneration du signal d'horloge

Country Status (6)

Country Link
US (1) US6744839B1 (ja)
EP (1) EP0989706B1 (ja)
CN (1) CN1117457C (ja)
CA (1) CA2291118C (ja)
DE (2) DE69839396T2 (ja)
WO (1) WO1998057470A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6959012B2 (en) 2001-02-08 2005-10-25 Samsung Electronics Co., Ltd. Apparatus for compensating for phase difference attendant upon time division multiplexing and method thereof

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6941078B1 (en) * 2001-05-10 2005-09-06 Fujitsu Limited Method and system for communicating a clock signal over an optical link
CN100395961C (zh) * 2003-08-27 2008-06-18 华为技术有限公司 主备时钟的相位对齐方法
US20110110459A1 (en) * 2004-02-02 2011-05-12 Satius Holding, Inc. FM OFDM over various communication media
US11152971B2 (en) * 2004-02-02 2021-10-19 Charles Abraham Frequency modulated OFDM over various communication media
US7391317B2 (en) * 2004-09-08 2008-06-24 Satius, Inc. Apparatus and method for transmitting digital data over various communication media
CN1889415A (zh) * 2005-06-27 2007-01-03 华为技术有限公司 一种使主备时钟板相位对齐的装置和方法
US7432770B2 (en) * 2005-08-10 2008-10-07 Seiko Epson Corporation Signal transmission device
US7512395B2 (en) * 2006-01-31 2009-03-31 International Business Machines Corporation Receiver and integrated AM-FM/IQ demodulators for gigabit-rate data detection
CN101043489B (zh) * 2006-03-22 2012-07-04 普诚科技股份有限公司 频移键控解调电路、频率调制解调电路及其方法
US7719928B2 (en) * 2006-06-08 2010-05-18 Seiko Epson Corporation Radio watch
US8284822B2 (en) * 2007-02-27 2012-10-09 Broadcom Corporation Method and system for utilizing direct digital frequency synthesis to process signals in multi-band applications
US20080205545A1 (en) * 2007-02-28 2008-08-28 Ahmadreza Rofougaran Method and System for Using a Phase Locked Loop for Upconversion in a Wideband Crystalless Polar Transmitter
US7826550B2 (en) * 2007-02-28 2010-11-02 Broadcom Corp. Method and system for a high-precision frequency generator using a direct digital frequency synthesizer for transmitters and receivers
US20080212658A1 (en) * 2007-03-01 2008-09-04 Ahmadreza Rofougaran Method and system for communication of signals using a direct digital frequency synthesizer (ddfs)
US8116387B2 (en) * 2007-03-01 2012-02-14 Broadcom Corporation Method and system for a digital polar transmitter
US8825037B2 (en) * 2009-12-22 2014-09-02 Starkey Laboratories, Inc. FM radio system for digital and analog communications for hearing assistance devices
CN105391539B (zh) * 2015-10-18 2018-08-10 中国电子科技集团公司第十研究所 Qpsk载波同步锁定检测器
CN108449742B (zh) * 2018-03-13 2020-05-19 北京邮电大学 一种近场通信的辅助解调系统和方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05122063A (ja) * 1991-10-25 1993-05-18 Nec Corp 位相ロツクループシンセサイザ
JPH0758636A (ja) * 1993-08-11 1995-03-03 Fujitsu Ltd 周波数シンセサイザ
JPH07202965A (ja) * 1993-12-28 1995-08-04 Nec Corp 直交復調器
JPH09102775A (ja) * 1995-10-04 1997-04-15 Ikegami Tsushinki Co Ltd シンボルクロック再生方法および装置
JPH09326836A (ja) * 1996-06-07 1997-12-16 Kenwood Corp Amデータ多重変調装置
JPH1022956A (ja) * 1996-07-08 1998-01-23 Kenwood Corp Amデータ多重被変調波信号復調装置
JPH1022974A (ja) * 1996-07-08 1998-01-23 Kenwood Corp Amデータ多重被変調波信号復調装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3773979A (en) * 1972-03-30 1973-11-20 Digital Com Inc Multiplexed video and subcarrier microwave communications system
GB1477675A (en) * 1973-09-08 1977-06-22 Sony Corp Radio receivers with a phase locked loop as a demodulator
US4117405A (en) * 1976-11-02 1978-09-26 Louis Martinez Narrow-band radio communication system
JPS5934035B2 (ja) * 1978-10-19 1984-08-20 ヤマハ株式会社 受信機の多重変調波復調回路
DE2849447A1 (de) * 1978-11-15 1980-05-29 Licentia Gmbh Ueberlagerungsempfaenger mit einem synchrondemodulator
FR2481549A1 (fr) * 1980-04-25 1981-10-30 Thomson Brandt Dispositif de synthese et de demodulation combinees pour recepteurs d'ondes modulees en frequence et recepteur le comportant
FR2552282B1 (fr) * 1983-09-21 1990-07-13 Veillard Jacques Procede et dispositif de demodulation coherente de porteuse a modulation numerique
DE3616864A1 (de) * 1985-09-25 1987-04-02 Verkehrswesen Hochschule Modifiziertes am-hoerrundfunksystem
KR930007937B1 (ko) * 1988-03-28 1993-08-21 마쯔시다덴기산교 가부시기가이샤 디지틀신호 자기기록 재생장치
US4928177A (en) * 1988-04-11 1990-05-22 Cooper Industries, Inc. Two-way data broadcast networks
JPH0746217A (ja) * 1993-07-26 1995-02-14 Sony Corp ディジタル復調装置
US5894334A (en) * 1994-03-21 1999-04-13 Rca Thomson Licensing Corporation Carrier recovery system for a vestigial sideband signal
US5692023A (en) * 1994-11-04 1997-11-25 Lsi Logic Corporation Phase locked loop including distributed phase correction pulses for reducing output ripple
JPH0993090A (ja) * 1995-09-21 1997-04-04 Pioneer Electron Corp 受信機
US6118499A (en) * 1997-05-19 2000-09-12 Mitsubishi Denki Kabushiki Kaisha Digital television signal receiver

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05122063A (ja) * 1991-10-25 1993-05-18 Nec Corp 位相ロツクループシンセサイザ
JPH0758636A (ja) * 1993-08-11 1995-03-03 Fujitsu Ltd 周波数シンセサイザ
JPH07202965A (ja) * 1993-12-28 1995-08-04 Nec Corp 直交復調器
JPH09102775A (ja) * 1995-10-04 1997-04-15 Ikegami Tsushinki Co Ltd シンボルクロック再生方法および装置
JPH09326836A (ja) * 1996-06-07 1997-12-16 Kenwood Corp Amデータ多重変調装置
JPH1022956A (ja) * 1996-07-08 1998-01-23 Kenwood Corp Amデータ多重被変調波信号復調装置
JPH1022974A (ja) * 1996-07-08 1998-01-23 Kenwood Corp Amデータ多重被変調波信号復調装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0989706A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6959012B2 (en) 2001-02-08 2005-10-25 Samsung Electronics Co., Ltd. Apparatus for compensating for phase difference attendant upon time division multiplexing and method thereof

Also Published As

Publication number Publication date
DE69839396T2 (de) 2009-05-07
CA2291118A1 (en) 1998-12-17
DE69839396D1 (de) 2008-06-05
CN1260092A (zh) 2000-07-12
US6744839B1 (en) 2004-06-01
EP0989706A1 (en) 2000-03-29
EP0989706A4 (en) 2005-04-13
CA2291118C (en) 2008-02-12
EP0989706B1 (en) 2008-04-23
DE989706T1 (de) 2000-10-05
CN1117457C (zh) 2003-08-06

Similar Documents

Publication Publication Date Title
WO1998057470A1 (fr) Circuit de regeneration du signal d'horloge
JP2875976B2 (ja) 直交周波数分割多重の方法及び同期方法と、直交周波数分割多重用変調器及び復調器
US4977578A (en) Spread spectrum communication system
JP3120833B2 (ja) バースト信号復調装置
GB2093318A (en) Fm broadcasting system with transmitter identification
JP3495562B2 (ja) クロック再生回路
JP3495568B2 (ja) クロック再生回路
JPS6145908B2 (ja)
JPH07143199A (ja) ディジタル信号復調装置
JP3252670B2 (ja) Psk搬送波信号再生装置
JP2943625B2 (ja) 搬送波再生方式
JP3088315B2 (ja) Amデータ多重被変調波信号復調回路
JPH11177645A (ja) 搬送波再生回路および搬送波再生方法
JP3115251B2 (ja) Amデータ多重被変調波信号復調回路
JPH0464217B2 (ja)
JPH10224320A (ja) Ofdm復調装置
JP2689806B2 (ja) 同期型スペクトル拡散変調波の復調装置
JP3074752B2 (ja) 最小偏位変調波復調回路
JPH03283729A (ja) 周波数多重通信システム
JPS6154303B2 (ja)
JPH11355242A (ja) マルチキャリア変調装置及び復調装置
JPH05244117A (ja) 多チャンネル型スペクトル拡散変調復調装置
JPH0591071A (ja) オーソゴナル周波数分割多重方式の復調器
JPH0199351A (ja) 搬送波再生回路
JPH08275070A (ja) テレビジョン放送用音声多重変調装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 98806084.1

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CA CN US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1998924555

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2291118

Country of ref document: CA

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 09423667

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1998924555

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1998924555

Country of ref document: EP

DPE2 Request for preliminary examination filed before expiration of 19th month from priority date (pct application filed from 20040101)