WO1997042597A1 - Systeme de support de donnees dans lequel une carte a memoire sans contact est utilisee - Google Patents

Systeme de support de donnees dans lequel une carte a memoire sans contact est utilisee Download PDF

Info

Publication number
WO1997042597A1
WO1997042597A1 PCT/JP1997/001567 JP9701567W WO9742597A1 WO 1997042597 A1 WO1997042597 A1 WO 1997042597A1 JP 9701567 W JP9701567 W JP 9701567W WO 9742597 A1 WO9742597 A1 WO 9742597A1
Authority
WO
WIPO (PCT)
Prior art keywords
transmission
data
circuit
memory card
signal
Prior art date
Application number
PCT/JP1997/001567
Other languages
English (en)
French (fr)
Inventor
Mitsuhiro Murata
Original Assignee
Citizen Watch Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP11450896A external-priority patent/JP3717995B2/ja
Priority claimed from JP14584496A external-priority patent/JP3690873B2/ja
Application filed by Citizen Watch Co., Ltd. filed Critical Citizen Watch Co., Ltd.
Priority to DE69733182T priority Critical patent/DE69733182T2/de
Priority to EP97918397A priority patent/EP0838780B1/en
Priority to US08/981,785 priority patent/US6088741A/en
Publication of WO1997042597A1 publication Critical patent/WO1997042597A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer

Definitions

  • the present invention relates to a contactless memory card system configured to transmit and receive data by electromagnetic coupling (or electromagnetic induction), and more particularly, to a contactless memory card system via an LC resonance circuit.
  • the present invention relates to a storage medium system using a contactless memory card configured to transmit / receive data by electromagnetic coupling (or electromagnetic induction).
  • non-contact type memory cards have been put into practical use as small-size and highly reliable storage media, and their memory capacities will be further increased with the expansion of application range. There is a tendency.
  • the transmission speed of the data is naturally required to be increased, but the data transmission is performed by electromagnetic coupling through an LC resonance circuit. It is generally very difficult to increase the data transmission rate under conditions.
  • a method of substantially increasing the transmission speed first, simply reducing the transmission time per bit, and second, providing a plurality of LC resonance circuits and transmitting data in parallel
  • the third is to use polyphase modulation to transmit multiple bits of data at the same time.
  • the third method is to use polyphase PSK or polyphase FSK. It requires a complicated demodulation and demodulation circuit, and it is difficult to adopt it especially in the field of contactless memory cards and systems where there is a strong demand for miniaturization and low cost of reader / writers.
  • a convenient medium system using such a contactless memory card includes, for example, a reader / writer-side electromagnetic coupling interface unit 1 and a memory card-side electromagnetic coupling interface unit 10 having a structure as shown in FIG.
  • Useful media systems are known.
  • FIG. 8 is a circuit diagram showing a communication circuit of a conventional contactless memory card * system
  • FIG. 9 is a waveform diagram of a main part thereof.
  • the printed coil type antenna 2 of the electromagnetic coupling interface 1 on the reader Z writer side is used.
  • the printed coil type antennas 12 constituting the LC parallel type resonance circuit 11 of the memory interface side of the memory interface 10 are opposed to each other at the time of access. It is configured to exchange data with each other. That is, the antennas 2 and 12 on both the reader / writer side and the card side are both for transmission and reception.
  • the transmission data BD of the bit time width (time length of one bit) tb shown in FIG. 9 is transmitted from the card side to the reader / writer side, the transmission data
  • a transmission signal TX consisting of a single-shot signal is formed in the transmission signal forming circuit 15 to drive the transmission drive transistor 13 . That is, the resonance circuit 11 is driven by a single shot every time the transmission data BD becomes "0".
  • the antenna 2 of the electromagnetic coupling interface unit 1 on the reader / writer side is also driven by electromagnetic induction. An electromotive force is generated.
  • the drive is a single-shot drive, but due to the resonance phenomenon of the resonance circuit 11, the current waveform of the antenna 12 shows a free attenuation waveform, and the antenna 2 of the electromagnetic coupling interface 1 of the reader Z writer side.
  • the induced waveform generated at the time is also a free decay waveform similar to that.
  • the induction waveform generated in the antenna 2 is input to the reception demodulation circuit 3 and received and demodulated. First, the DC power is applied and biased by the capacitor C1 and the resistors R1 and R2, and then the window The input signal to comparator 6 (that is, the signal to be demodulated for reception) is WP.
  • the waveform of the input signal WP is roughly similar to the waveforms (not shown) appearing at the antennas 12 and 2, but the window width defined by the resistors R3, R4, and R5
  • the received demodulation signal RD which is the output of the window comparator 6, is configured to have a "0" level.
  • the received demodulated signal RD is instantaneously set to the “0” level within a predetermined sampling interval tc with the detection point T R0 of the start bit as a relative reference point on the phase. If it falls, the reception data processing circuit in the reader / writer is configured to treat the received bit data in that section as "0".
  • the transmission modulation circuit 4 performs so-called inverted ASK modulation (modulation so that the transmission signal is output when the transmission data is "0") with the transmission carrier signal TC using the transmission data TD.
  • TD is "0"
  • the series resonance circuit composed of the capacitor C2 of the transmission drive circuit 5 and the antenna 2 is driven, and is guided by this to the resonance circuit 11 on the card side.
  • the resonance waveform RS appears in the detection circuit 14 and is detected by the detection circuit 14, basically, when the antenna 2 is driven by the transmission carrier signal TC,
  • the received data RX output from the detection circuit 14 also becomes "0".
  • the reception data RX is fetched one bit at a time as serial reception data for each predetermined sampling timing TSP using the start bit detection point T S0 as a relative reference point on the phase. It is configured to be
  • the reception on the card side is configured to be performed via the LC resonance circuit.
  • the reader can respond to the transmission signal from the Z writer with the maximum amplitude, which is effective in simplifying the configuration of the receiving circuit on the card, and furthermore, the resonance frequency of the LC resonance circuit Since noise in frequency bands other than the above is difficult to enter, there is an advantage that communication errors due to noise from outside the system are unlikely to occur.
  • the resonance circuit is configured to be transmitted and driven by a transmission signal composed of a single shot signal, but this minimizes the power required for transmission from the card side. It is effective to suppress.
  • the resonance circuit described above has a phenomenon in which the resonance signal in communication trails due to the characteristic free attenuation, which is an obstacle to the improvement in communication reliability and communication speed. Has become. That is, when transmission is driven by a transmission signal composed of a single shot signal, the amplitude does not become sufficiently small within the bit time width tb of the serial transmission data BD due to free attenuation in the resonance circuit. As a result, there was a high risk of causing a reception error on the reader / writer side. For example, as shown in FIG. 9, at time TS, the bit data is "0" and a transmission signal is output, and at time TE, the next bit data is set to "1" and transmitted.
  • the amplitude at the sampling interval tc corresponding to the time TE has trailed due to free decay in the resonant circuit (hereinafter referred to as reverberation phenomenon), and has not yet been achieved. If the window width W is exceeded, communication errors will occur.
  • the reliability of communication is impaired due to the presence of reverberation in the LC resonance circuit.
  • microcomputer that controls the reader / writer for accessing the card
  • microcomputer may not be able to keep up
  • other emergency interrupt processing is being performed, problems such as an overrun error occurring due to the loss of the received data on the reader / writer side will occur.
  • the number of communication transmission paths between the card side and the reader / writer side is minimized due to space and other problems.
  • the card reader / writer is used in combination with various types of microcomputers, depending on the application 'system.However, depending on the type of microcomputer, the operation speed may be relatively slow. Considering that it is used in combination with a microcomputer with a slow operating speed, the transmission speed of communication between the contactless memory card and the reader / writer cannot be increased in the end. Depending on the application system, interrupt processing with a higher degree of urgency may occur while receiving data from the card. In such a case, the microcomputer receives the data received by the reader / writer. If the reception of the next data ends before, an overrun error will occur. Disclosure of the invention
  • An object of the present invention is to provide a non-contact memory card system comprising a non-contact memory card and a card reader / writer which exchange data with each other via an electromagnetic coupling interface unit including a coil for both transmitting and receiving.
  • another object of the present invention is to provide a non-contact memory card configured to transmit data by electromagnetic coupling via an LC resonance circuit, and to provide a non-contact memory card according to the prior art caused by the reverberation phenomenon peculiar to the aforementioned resonance circuit. It is an object of the present invention to eliminate the drawbacks of the above and to realize a communication circuit that can increase the communication speed without deteriorating communication reliability.
  • the following technical configuration is basically adopted in order to achieve the above-mentioned object. That is, as a first embodiment of the storage medium system using the non-contact memory card according to the present invention, the start-stop synchronous serial data are mutually transmitted via an electromagnetic coupling interface unit including a coil for both transmission and reception.
  • the reader / writer side includes the electromagnetic A data receiving circuit for receiving the data (start-stop synchronous serial 'data) sent from the memory card via the interface unit and converting the data into parallel' data '; and a reception passed from the data receiving circuit.
  • Buffer for receiving and storing the processed parallel data, the data receiving circuit and the buffer for receiving data A reception control circuit that outputs a transmission wait request signal to the memory card in a state where the received data remains in both of the memory card side; and the electromagnetic coupling interface unit that receives the transmission wait request signal.
  • a non-contact type memory card provided with a transmission modulation circuit for controlling the transmission modulation state to a predetermined transmission modulation state, and a storage medium system using the non-contact type memory card according to the present invention.
  • a non-contact type memory card and a card reader / writer which mutually exchange information consisting of start-stop synchronous serial data via an electromagnetic coupling interface section including a coil for both transmission and reception are provided.
  • a data transmission circuit for transmitting start-stop synchronous serial data to the reader / writer via the interface unit; and an electromagnetic coupling interface for every interval of the network synchronous serial data transmission.
  • the storage medium system includes a transmission / reception coil and an electromagnetic coupling interface. Transfer of information consisting of asynchronous serial data
  • the reader / writer side is connected to the memory card side via the electromagnetic coupling interface unit.
  • a data receiving circuit that receives data and converts it into parallel data, and receives and stores the received parallel data in a predetermined bit unit delivered from the data receiving circuit.
  • a reception control circuit and upon receiving the transmission wait request signal, sets the electromagnetic coupling interface nice part to a predetermined transmission modulation state.
  • a data transmission circuit that transmits start-stop synchronous serial data in predetermined bit units via the electromagnetic coupling interface unit; and a data transmission circuit that transmits the start-stop synchronous serial data through the electromagnetic coupling interface unit.
  • Detecting means for detecting the presence / absence of a transmission waiting request signal transmitted from the reader / writer side via the electromagnetic coupling interface unit at every interval of the unit start-stop synchronous serial data transmission; Once the transmission wait request signal is detected, the transmission control causes the data transmission circuit to wait for the next predetermined bit unit of data transmission at least until the transmission wait request is released.
  • the antenna of the electromagnetic coupling interface unit constitutes an LC resonance circuit, and a single shot is performed according to the contents of the transmission data.
  • a braking signal forming circuit that forms a braking signal having a predetermined phase relationship with the timing at which the transmission signal is output.
  • FIG. 1 is a block diagram showing a configuration of a contactless memory card according to an embodiment of the present invention.
  • FIG. 2 is a block diagram showing a configuration of the reader / writer according to the embodiment of the present invention.
  • FIG. 3 is a circuit diagram showing a configuration of a communication circuit in a storage medium system using a contactless memory card according to an embodiment of the present invention.
  • FIG. 4 is a waveform diagram showing communication waveforms of main parts according to the embodiment of the present invention.
  • FIG. 5 is a waveform diagram showing communication waveforms of main parts according to the embodiment of the present invention.
  • FIG. 6 is a waveform diagram showing communication waveforms of main parts according to the embodiment of the present invention.
  • FIG. 7 is a waveform diagram showing a communication waveform of a main part according to the embodiment of the present invention.
  • FIG. 8 is a circuit diagram showing a configuration of a communication circuit in a storage medium system using a contactless memory card according to a conventional technique.
  • FIG. 9 is a waveform diagram showing a communication waveform of a main part of a communication circuit according to the related art.
  • FIGS. 1 to 3 show the configuration of a specific example of a storage medium system using the contactless memory card according to the present invention.
  • a non-contact type memory card comprising a non-contact type memory card 50 and a card reader / writer 20 for exchanging information consisting of start-stop synchronous serial data with each other via a coupling interface unit 40, 70.
  • the reader Z writer 20 includes the electromagnetic coupling interface.
  • a data receiving circuit 35 for receiving the data transmitted from the memory card 50 via the source unit 40 and T0, and the received data in units of 1 byte from the data receiving circuit 35.
  • the received data remains in both the reception data buffer 31 that converts serial data into parallel data and stores it, and both the data reception circuit 35 and the reception data buffer 31.
  • a storage medium system using a contactless memory card provided with a reception control circuit 32 that outputs a transmission waiting request signal WS to the memory card 50 side.
  • the reader / writer 20 is a start-stop synchronous serial data transmitted from the card 50 via the electromagnetic coupling interface unit 40.
  • a data receiving circuit 35 for receiving the received parallel data in units of 1 byte delivered from the data receiving circuit 35; a data receiving circuit 31 for receiving the parallel data; a data receiving circuit 35 and the received data buffer
  • a reception control circuit 32 that outputs a transmission waiting request signal WS to the card side, and a transmission waiting request
  • a transmission modulation circuit 46 that receives the signal WS and controls the electromagnetic coupling interface section 40 to a predetermined transmission modulation state, and the card 50 side is connected to the transmission section through the electromagnetic coupling interface section 70.
  • a data transmission circuit 68 for transmitting the start-stop synchronous serial data in units of one byte; and the electromagnetic coupling interface unit 40, in each interval of the start-stop synchronous serial data transmission in units of one byte.
  • a transmission waiting request signal detection circuit 64 for detecting the presence or absence of a transmission waiting request signal WS transmitted from the reader / writer side 20 via 70; and the transmission waiting request signal WS is detected by the detection circuit 64. Once detected, the transmission control circuit 63 has the data transmission circuit 68 wait for the next byte of data transmission at least until the transmission wait request WS is released. Configured as It is a thing.
  • FIGS. 1 to 7 show a contactless memory card system according to an embodiment of the present invention
  • FIGS. 1 and 2 are block diagrams showing a schematic configuration of a contactless memory card and a reader / writer, respectively.
  • Figure 3 shows the reader / writer and contactless type
  • FIG. 3 is a circuit diagram showing a communication circuit for an electromagnetic coupling interface with a memory card.
  • FIG. 4 to 7 are waveform diagrams showing main communication waveforms.
  • the reader / writer 20 shown in FIG. 2 is generally used by being incorporated in a microcomputer system.
  • the reader / writer 20 is also connected to a microcomputer (hereinafter referred to as a microcomputer) 33. It is configured to transfer received data and transmitted data in byte units.
  • the output of the oscillation circuit 21 in the reader / writer 20 is frequency-divided by the frequency divider circuit 22 to the carrier frequency for power supply, and is then driven by a push-pull type power supply.
  • the circuit 23 is configured to be input to the circuit 23 and drive the power supply printed coil antenna 24 in series resonance driving.
  • a printed coil type antenna 51 for receiving power from the card 50 which is configured to face the antenna 24 at the time of access includes a rectifier circuit 52 and a clock.
  • the rectified power supply which is connected to the signal forming circuit 54 and further rectified by the rectifier circuit 52, is regulated by the constant voltage circuit 53, and is connected to each part of the circuit in the card 50 as the VSS power supply. Supplied across.
  • a clock signal CLK restored by the clock signal forming circuit 54 to the signal of the carrier frequency for power supply is also supplied to each section in the card.
  • the communication circuit of the non-contact type memory card system includes two sets of electromagnetic couplings for both data transmission and reception.
  • a print coil type first communication antenna 41 and a second communication antenna 42 are provided in the reader / writer side electromagnetic coupling interface section 40.
  • the first LC parallel type resonance circuit 71 provided in the communication circuit of the non-contact type memory card 50 is composed of a printed coil type communication antenna 73, a capacitor 74, and a force.
  • the antenna 73 is configured to be close to and opposed to the first communication antenna 41 of the reader / writer writer-side electromagnetic coupling interface unit 40 during access. .
  • the second resonance circuit 72 on the card 50 side has the same configuration as that of the first resonance circuit 71, and its antenna (not shown) and the electromagnetic coupling in the reader / writer side.
  • the relationship with the second communication coil 42 in the face section 40 is exactly the same.
  • the number of the magnetic coupling interface portions in the reader / writer 20 and the non-contact type memory card 50 may be one, and As mentioned above, it is also desirable to provide at least two independently.
  • the reader / writer 20 further exemplifies the electromagnetic coupling interface unit in response to the transmission waiting request signal WS, for example, as shown in FIG. It is also desirable to have a transmission modulation circuit 46 for controlling the transmission modulation to a predetermined state.
  • the transmission modulation circuit 46 causes the electromagnetic coupling interface section 40 to output the carrier signal CS, for example, while the transmission waiting request signal WS is being output.
  • the memory card 50 is provided with the transmission waiting request signal detecting circuit 64, and the transmission waiting request signal detecting circuit 64 Once the transmission wait request signal WS is detected, the data transmission circuit 68 is made to wait for transmission of the next byte of data at least until the transmission wait request signal WS is released. It is also desirable that a transmission control circuit 63 be provided.
  • the communication between the reader / writer side 20 and the card 50 side can be performed in any direction by using block data composed of a plurality of bytes with odd vertical parity and 11 stops.
  • the transmission data TB for each byte from the microcomputer 33 is first passed to the transmission data buffer register 25, and if the first and second transmission shift registers 26, 26 constituting the transmission circuit 3, If 27 is still continuing the transmission of the previous transmission data, the transmission data remains unchanged until the transmission ends and the first and second transmission shift registers 26 and 27 become empty. Wait in buffer register 25.
  • first and second transmission shift registers 26 and 27 are empty, one byte of transmission data in the transmission data buffer register 25 will have the lower 4 bits and the upper 4 bits.
  • the data is divided into four bits and set in the first and second transmission shift registers 26 and 27, respectively, where they are converted from parallel to serial and converted into serial transmission data TD1 and TD2.
  • the transmission control circuit 28 On the other hand, signal TXRDY indicating that new transmission data can be received is set. That is, the light from microcomputer 33 According to the signal WE, the transmission data TB can be newly written to the transmission data buffer register 25.
  • the serial transmission data TD 1 and TD 2 are transmitted in a start-stop synchronization system, but as shown in FIG. 4, the start bit is added only to the head of the serial transmission data TD 1. Also, since the vertical parity bit is added only to the end of the serial transmission data TD2, if these bits are included, both have a configuration in which a stop bit is added to the 5-bit serial data. .
  • the transmission wait request signal WS for the card 50 is kept at “0” in the down state, so that the serial transmission data — TD 1, TD 2
  • the transmission carrier signal CS of the predetermined frequency is transmitted via the first and second transmission modulation circuits 45 and 46 only when the data power of the first bit is “0”. 1, input to the second transmission drive circuits 47, 48.
  • the first and second transmission modulation circuits 45 and 46 perform the so-called inverted ASK modulation of the transmission carrier signal CS by the serial transmission data TD1 and TD2.
  • the serial transmission data TD1 While TD 2 is strongly "0”
  • the first and second communication antennas 41, 22 on the reader / writer 20 side are in a transmission modulation state by series resonance drive, and When induced, a resonance waveform also appears in the first and second resonance circuits 71 and 72 on the card 50 side.
  • the first and second electromagnetic interface signals M 1 and M 2 in FIG. 4 indicate the AC magnetic field at the electromagnetic coupling interface between the card 50 and the reader / writer 20.
  • This is a waveform diagram. If a current change occurs in one of the antennas on the card 50 side and reader Z writer side 20, the AC magnetic field generated in response to the change causes a change in the antenna on the other side. Since the hail current change is induced, after all, the signal waveform that is substantially similar to the waveforms of the first and second electromagnetic interface signals M 1 and M 2 is generated on either the card 50 side or the reader / writer side 20. It is also appearing in.
  • the resonance waveforms induced in the first and second resonance circuits 71 and 72 on the card 50 side are, as shown in FIG. Basically, when the first and second communication antennas 41 and 42 are driven by the transmission carrier signal CS, the detection circuit 7 The received demodulated signals RX 1 and RX 2 output from 7, 78 also become “0”.
  • the reception demodulation signals RX 1 and RX 2 use the timing control function included in the reception control circuit 58 shown in FIG. 1 to determine the phase of the start bit detection point in the reception recovery signal RX 1.
  • the data is taken into the first and second data reception shift registers 59 and 60 one bit at a time as serial reception data. Go.
  • the card 50 of this specific example has a built-in nonvolatile memory 55 composed of EEP-ROM.
  • the card 50 is read from the nonvolatile memory 55 according to a control signal from the main control circuit 56 or the like.
  • One byte of data is transferred via a data bus 57 to the lower 4 bits and the upper 4 bits of the first and second parallel / serial converters provided as a data transmission circuit 68 on the card 50 side.
  • the second data transmission shift registers 61 and 62 are divided and set.
  • the lower four bits of one byte of data are transmitted from the first shift register 61 in an asynchronous manner. It is output as 1 serial transmission data BD 1, and similarly, from the second shift register 62, the second serial transmission data BD 2 based on the upper 4 bits is output.
  • first and second transmission signal forming circuits 83, 84 are adapted to transmit the transmission signals TX1, TX1 comprising a single shot signal in accordance with the first and second transmission data BD1, BD2.
  • TX2 Form TX2.
  • transmission signals TX1 and TX2 composed of a single shot signal are formed, and the contactless memory card is respectively formed.
  • the first and second transmission drive transistors 75 and 76 in the node 50 side electromagnetic coupling interface section 70 are driven.
  • the first and second resonance circuits 71 and 72 are driven in a single shot every time the transmission data BD 1 and BD 2 become “0”. As a result, the reader / writer-side electromagnetic coupling interface is provided. Current changes due to electromagnetic induction also occur in the first and second antennas 41 and 42 of the unit 40. In this case, the drive is a single-shot drive However, due to the resonance phenomena of the resonance circuits 71 and 72, the waveforms of the electromagnetic interface signals M1 and M2 and the signal waveforms generated in each antenna become free attenuation waveforms substantially similar to each other.
  • the signal waveform guided in the first antenna 41 and generated in the reader / writer 20 is input to the reception demodulation circuit 43 and received and demodulated.
  • the capacitor C 1 and the resistances R l and R After being DC-cut and biased by 2, it becomes an input signal to the window comparator 49 (that is, a signal to be demodulated for reception) WP. Therefore, the waveform of the input signal WP is also roughly similar to the electromagnetic interface signal M 1, but here, for the window width W defined by the resistors R 3, R 4, and R 5,
  • the first reception demodulation signal RD 1 output from the window comparator 49 is configured to have a “0” level.
  • the second antenna 42, the reception demodulation circuit 44, and the reception demodulation signal RD2 are exactly the same as the above-described first antenna 41, reception demodulation circuit 43, and reception signal RD1.
  • the above-mentioned received demodulated signals RD 1 and RD 2 are converted into first and second reception shift registers 29 and 3 for serial-to-parallel conversion provided as a data reception circuit 35 on the reader / writer side 20. 0, and each time the lower 4 bits and upper 4 bits of 1 byte of received data are received, a total of 1 byte of received parallel data is received as the received data buffer register. 3 Delivered to 1.
  • a signal RXRDY indicating that the reception data can be read is output from the reception control circuit 32 and the output from the microcomputer 33 is output.
  • ⁇ According to the enable signal OE, 1-byte receive data RB can be read.
  • the data reception on the reader / writer side 20 is also basically a single-shot reception method. Therefore, the first and second received demodulated signals RD1 and RD2 have their start bits detected respectively. If it falls to the "0" level for a moment within a predetermined sampling interval with the point as the relative reference point on the phase, it is taken into the first and second reception shift registers 29, 30 At this time, the received bit data It is configured to be treated as "0".
  • Fig. 5 and Fig. 6 show two bytes of data (both "4Ah” and “35h” in hexadecimal notation) from card 50 to reader / writer 20. The state in which is transmitted subsequently is shown.
  • the transmission of the first byte of data (“4Ah”) from the card 50 is completed, and the first and second data receptions of the reader / writer 20 are completed.
  • the receive buffer register 31 still contains the previously received 1-byte data in the microcomputer 3. 3 shows a state in which the data is left unread from 3.
  • the reception control circuit 32 In other words, in this state, undelivered received data remains in both the first and second data reception shift registers 29 and 30 and the reception buffer register 31. Is detected by the reception control circuit 32, the reception control circuit 32 outputs a transmission wait request signal WS to the card 50 side, and inputs it to the second transmission modulation circuit 46.
  • the transmission carrier signal CS of the predetermined frequency is input to the second transmission driving circuit 48 via the second transmission modulation circuit 46, and the second communication antenna 42 transmits the signal by the serial resonance driving.
  • an AC waveform having the same frequency as the transmission carrier signal CS appears in the second electromagnetic interface signal M2.
  • the resonance waveform induced by this and appearing in the second resonance circuit 72 on the card 50 side is detected by the second detection circuit 78, so that the reception control on the reader / writer side 20 is eventually performed.
  • the transmission waiting request signal WS is being output from the circuit 32
  • the reception demodulation signal RX2 output from the second detection circuit 78 on the card 50 side is in the state of "0".
  • the reception control circuit 58 and the transmission control circuit 63 perform the functions of controlling the operation sequence during reception and transmission and forming the operation timing signal, respectively.
  • the main control circuit 56 controls the sequence of the entire communication, and controls the address and the like when accessing the memory.
  • the transmission control circuit 63 The transmission waiting request signal detection circuit 64 checks the reception demodulation signal RX 2 output from the second detection circuit 78 in response to a predetermined timing control signal from the second detection circuit.
  • the transmission waiting request signal detection circuit 64 sends this signal via the electromagnetic coupling interface unit. It can be considered that the transmission waiting request signal sent from the reader / writer 20 has been detected.
  • the transmission control circuit 63 transmits the next one byte to the first and second data transmission shift registers 61, 62. Wait for the start of data transmission.
  • the card 50 uses a part of the period of the stop bit every time one byte of serial data is transmitted from the card 50 to the reader / writer 20.
  • the presence or absence of the transmission wait request signal WS sent from the reader / writer 20 via the electromagnetic coupling input fuse unit is detected. If the transmission wait request signal is detected, the next one byte is detected. It will be in the state of waiting for transmission. In this state, when the microcomputer 33 captures the read data held in the reception data buffer register 31, the RXRDY signal from the reception control circuit 32 indicating that firing is possible once disappears.
  • the received data in the first and second reception shift registers 29 and 30 is immediately delivered to the reception data buffer register 31 and RXRDY for indicating that the data can be read from the reception control circuit 32.
  • the signal is also set, indicating to the microcomputer 33 that the next received data can be read.
  • the received demodulated signal RX output from the second detection circuit 78 on the card 50 side When the transmission wait request signal detection circuit 64 detects that the transmission wait request signal WS has been released, the transmission standby control by the transmission control circuit 63 is also released and the card 50 0 is released. The transmission of the next byte of data from the side is started. That is, the card 50 is configured such that, once a transmission waiting request signal is detected, the card 50 waits for transmission of the next one byte at least until the transmission waiting request is released. I have.
  • the register 31 shows a state in which the ejection of one byte of data received before that by the microcomputer 33 has been completed and the register 31 is empty. That is, in this state, the received data in the first and second data reception shift registers 29 and 30 are immediately transferred to the reception buffer register 31 and received from the reception control circuit 32. , RXRDY signal is set to indicate that reading is possible.
  • the reception control circuit 32 does not output the transmission wait request signal WS to the card 50 side, and the second communication antenna 42 It does not enter the transmission modulation state.
  • the reception demodulation signal RX 2 is in the “1” state.
  • the circuit 63 sends the first and second data transmission shift registers 61 and 62 to the second stop * bit without waiting for the next byte of data transmission. The transmission is started immediately after the period of.
  • the memory card 50 has a non-power supply circuit configuration without a built-in power supply. May be.
  • a single-shot signal system for each bit is employed for data transmission from the contactless memory card to the reader Z writer.
  • the phase at which a single shot occurs in each group is shifted.
  • it is configured to avoid using a large amount of power temporarily.
  • the single-shot method is employed as described above because the power consumption must be minimized.
  • the card side for driving the plurality of LC resonance circuits at the time of transmission is used.
  • the card side for driving the plurality of LC resonance circuits at the time of transmission is used.
  • the memory card 50 is configured to transmit data by electromagnetic coupling via the LC resonance circuit 71 or 72.
  • transmission signal forming circuits 83, 84 that form a transmission signal composed of a single shot signal according to the content of transmission data, and respond to the transmission signal.
  • a contactless memory card configured to promote the vibration damping of the LC resonance circuits 71 and 72 by controlling a switching cable (not shown) constituting the transmission braking signal forming circuit 80.
  • Transmission driving transistors 75, 76 for driving the circuits 71, 72 are provided corresponding to the plurality of LC resonance circuits 71, 72, respectively, and the transmission signal forming circuit 83, , 84 preferably form the transmission signals at different timings so that the driving timings of the transmission driving circuits are shifted from each other.
  • a non-contact point configured to transmit data by electromagnetic coupling via the first and second LC resonance circuits 71 and 72.
  • a braking signal forming circuit 65, 66 for forming a certain braking signal is provided corresponding to each of the first and second LC resonance circuits 71, 72, and the transmission signal forming circuit 83, , 84 by forming the transmit signal at different times from each other.
  • the drive timings of the respective transmission drive circuits (transmission drive transistors) 75 and 76 are shifted from each other, and the respective brake signal forming circuits 65 and 66 are provided with at least the LC resonance of the other side.
  • a braking signal is output, and the switching signal (FET 81) constituting the resonance braking circuit 79 and the transmission braking signal are output by the braking signal.
  • the circuit configuration is substantially the same as that shown in FIGS. 1 to 3.
  • the resonance damping circuits 79 and 80 connected in parallel to the LC resonance circuits 71 and 72 are provided.
  • the first and second resonance circuits 7 K 72 are respectively connected to the first and second resonance braking circuits 79, 80. Is connected.
  • the first resonance damping circuit 79 is substantially composed of a field effect transistor (FET) 81 and a resistor 82 provided as switching elements. They are connected in parallel, and the relationship between the second resonance circuit 72 and the second resonance braking circuit 80 is exactly the same.
  • FET field effect transistor
  • the card 50 of this embodiment has a nonvolatile memory composed of EEP-ROM. 5 5 is built in, for example, main control circuit
  • the one-byte data read from the non-volatile memory 55 in response to the control signal from the controller 56 is transferred via the data bus 57 to the upper 4 bits and the lower 4 bits of the serial data, respectively.
  • the upper 4 bits of the 1-byte data are transmitted from the first shift register 61 by the first start-stop synchronization method. It is output as serial transmission data BD1, and similarly from the second shift register 62, the second serial transmission data BD2 based on the lower 4 bits is output.
  • the first and second transmission signal forming circuits 83, 84 are provided with transmission signals TX1, TX composed of a single shot signal according to the first and second transmission data BD1, BD2. Form 2.
  • TX1, TX composed of a single shot signal according to the first and second transmission data BD1, BD2.
  • Form 2 transmission signals TX1 and TX2 composed of a single shot signal are formed, and the first and second transmission drive transistors 75, 76, respectively.
  • the second transmission signal TX 2 is configured to be output with a phase delayed by half the bit time width tb with respect to the first transmission signal TX 1, This prevents the first and second drive transistors 75 and 76 from being driven simultaneously.
  • each transmission signal forming circuit 8 3 , 84 by forming the transmission signals TX1, TX2 at different timings so that the driving timings of the transmission driving transistors 75, 76 are shifted from each other, the instantaneous power consumption Can be prevented from becoming too large, causing the power supply voltage to drop, resulting in a malfunction of the circuit or a communication error.
  • the first and second transmission braking signal forming circuits 65 and 66 are provided with predetermined phases with respect to the timings at which the first and second transmission signals TX 1 and TX 2 are output, respectively.
  • the first and second transmission braking signals TB 1 and TB 2 are formed and supplied to the first and second resonance braking circuits 79 and 80.
  • the current waveforms of the first and second resonance circuits 71 and 72 are not simply attenuated after being driven in response to the transmission signals TX1 and TX2.
  • the switching elements (FET 81) constituting the first resonance damping circuit 79 and the switching elements (not shown) in the second resonance damping circuit 80 are turned on by the control signals TB 1 and TB 2.
  • a path is created for the vibration energy in the reverberation of the resonance circuit to escape, and the resonance condition is broken, so that the attenuation is rapidly accelerated.
  • the first and second transmission braking signal forming circuits 65 and 66 are used in a timing in which the resonance circuits on the other side are driven in a single shot. Since at least the transmission braking signals TB 1 and TB 2 are formed to apply braking to the resonance circuit on the own side, effective use of time is possible, and This also prevents signal interference between the two resonance circuits 71 and 72.
  • the antennas of the first and second resonance circuits 71 and 72 are arranged relatively close due to space restrictions, etc., single-shot driving of one antenna will cause
  • one of the antennas has a single shot. In the case of the timing driven by the dot, since the other antenna is braked by breaking the resonance condition, it is possible to prevent a decrease in communication reliability due to mutual interference in a plurality of resonance circuits.
  • the pulse width of the transmission signal TX1 which drives each of the LC parallel resonance circuits 71, 72, is appropriate to have a bit time width of 18 or less. Increasing it beyond this will only increase power consumption and will not be a valid signal component for communication. In other words, it is clear that the effective signal component in communication is proportional to the magnitude of the instantaneous change in the current flowing through the resonant circuit (the differential value of the compress), and furthermore, the pulses of the transmitted signal ⁇ ⁇ 1 and ⁇ ⁇ 2 If the width is set too large, the current passing through the antenna of the parallel resonant circuit may approach the transition (change) region to the saturation (stationary) region, resulting in an excessive value.
  • a bit time width of 1 to 4 or more is necessary to make the control effective, but the transmission signal Since it is preferable to shift the minute time width with respect to the timing at which TX1 and TX2 are output, a bit time width of 5 ⁇ 8 or less is preferable at the maximum.
  • a window comparator is used for receiving and demodulating signals.
  • the signals WP 1 and WP 2 to be demodulated the signals
  • the system is configured to detect the shake, it is also possible to detect only the shake from the center of vibration to one of the sides by comparing only one side.
  • the transmission carrier signal CS of a predetermined frequency is transmitted to the first and second transmission modulation circuits 45, respectively.
  • the signal is input to the first and second transmission drive circuits 47 and 48 via 46.
  • the first and second transmission modulation circuits 45 and 46 perform the so-called inverted ASK modulation of the transmission carrier signal CS by the serial transmission data TD1 and TD2.
  • the serial transmission data TD 1, TD 2 As long as the power is "0", the first and second communication antennas 41, 42 are driven in series resonance, and further guided by this, the first and second communication antennas 41, 42 on the card 50 side.
  • the resonance waveforms RS 1 and RS 2 also appear in the second resonance circuits 71 and 72.
  • the resonance waveforms RS 1 and RS 2 are input to first and second detection circuits 77 and 78, respectively, and are detected. Basically, the first and second communication signals are transmitted by the transmission carrier signal CS. When the antennas 41 and 42 are driven, the received demodulated signals RX 1 and RX 2 output from the detection circuits 77 and 78 also become “0”.
  • the reception demodulation signals RX1 and RX2 are used to set the start bit detection point of the reception demodulation signal RX1 relative to the phase.
  • one bit is received as serial reception data into the first and second data reception shift registers 59 and 60. ing.
  • the first and second receiving shift registers 59 and 60 are provided as data receiving circuits for serial / parallel conversion, and the received demodulated signals RX 1 and RX 2 are the first and second receiving shift registers.
  • the data is taken into the second reception shift register 59, 60, where 1 Each time the reception as the upper 4 bits and the lower 4 bits of the byte is completed, the data is taken in via the data bus 57 as, for example, write data to the nonvolatile memory 55.
  • the reception control circuit 58 and the transmission control circuit 63 perform the functions of controlling the operation sequence and forming the operation timing signal at the time of reception and transmission, respectively. It controls the sequence of the entire communication, and controls the address and so on when accessing the memory.
  • the first and second resonance damping circuits 79 and 80 each include a series circuit of an FET and a resistor provided as a switching element, and the drain side of the FET is connected to one end of the resistor. The other end of the resistor is connected to the LC parallel resonance type resonance circuit.However, the presence of the above resistor clamps the signal of the resonance circuit at the level on the source side of the FET due to the diode effect in the FET. It is intended to prevent that.
  • the reverberation is greatly changed by adding or removing the capacitance of the capacitor of the resonance damping circuit to or from the capacitance of the resonance circuit itself according to the state of the switching element.
  • the LC parallel resonance circuit is used as the resonance circuit.
  • the present invention can be applied to an LC series resonance circuit.
  • the non-contact type memory card configured to transmit data by electromagnetic coupling via the plurality of the LC resonance circuits may be used.
  • a transmission signal forming circuit for forming a transmission signal composed of a single shot signal in accordance with data content; and a transmission driving circuit for driving the LC resonance circuit in response to the transmission signal, the plurality of LCs The transmission signal forming circuits are provided corresponding to the respective resonance circuits, and the transmission signal forming circuits form the transmission signals at mutually different timings, so that the driving timings of the transmission driving circuits are shifted from each other. It is preferable that it is done.
  • the contactless memory card configured to transmit data by electromagnetic coupling via the first and second LC resonance circuits.
  • a transmission signal forming circuit that forms a transmission signal composed of a single shot signal in accordance with the content of the transmission data; a transmission driving circuit that drives the LC resonance circuit in response to the transmission signal; and the LC resonance circuit
  • a resonance braking circuit connected in parallel with the first and second brake signal generators; and a braking signal forming circuit that forms a braking signal having a predetermined phase relationship with the timing at which the transmission signal is output.
  • the transmission signal forming circuits are provided corresponding to the respective second LC resonance circuits, and the transmission signal forming circuits form the transmission signals at mutually different timings, so that the driving timings of the transmission driving circuits are not mutually different.
  • each of the braking signal forming circuits outputs a braking signal at least when the LC resonance circuit on the other side is driven, and forms the resonance braking circuit based on the braking signal. It may be configured such that the switching element is controlled to promote the vibration damping of the LC resonance circuit.
  • the LC resonance circuit is a parallel resonance circuit
  • the pulse width of the transmission signal is 1/8 or less of the bit time width
  • the pulse width of the resonance braking signal is the bit time width. It is preferable to set them so as to fall within the range of 1/4 to 5/8.
  • the resonance damping circuit may be constituted by a series circuit of a FET provided as a switching element and a capacitor, and may be constituted by a bipolar transistor. good.
  • the host microcomputer when a plurality of bytes of data are transmitted from the card 50 to the reader / writer 20, the host microcomputer is reconfigured. Even if the acquisition of data received by the writer / writer side 20 is delayed, overrun occurs.Before the error occurs, the card 50 automatically enters the standby state for the next data transmission. Will enter.
  • the present invention it is possible to use a reader / writer in combination with a microcomputer having a relatively low operating speed as a host or to use a card without using an electromagnetic coupling interface dedicated to handshaking.
  • the reader Z writer may be used in an application that may be interrupted during the reception of data from the reader / writer. It is possible to sufficiently increase the communication speed.
  • a microcomputer with a high operating speed when a microcomputer with a high operating speed is combined as a host, sufficiently high-speed communication can be utilized, and an application that is combined with a microcomputer with a low operating speed or generates interrupt processing can be used. Even if it is used, it is possible to realize a non-contact type memory card system that does not cause errors, even if it is used, and the microcontroller model to be combined is different each time the characteristics of the application are different. It is no longer necessary to provide a contactless memory card system with different communication speeds, or to provide a large-capacity buffer memory for temporarily capturing a large amount of received data in a reader / writer.
  • the first and second electromagnetic coupling interfaces for dividing and transmitting data in units of 1 byte into two are provided by the electromagnetic coupling interface unit.
  • the first magnetically coupled interface section has a start bit for start-stop synchronous serial data transmission from the reader / writer 20 side to the card 50 side.
  • the second electromagnetic coupling interface includes a transmission function, and includes a transmission function of a transmission wait request signal from the reader / writer 20 to the power supply 50 side.
  • the presence of the transmission wait request signal transmitted from the reader / writer 20 side in the second electromagnetic coupling interface section indicates the presence of the reader Z in the card 50 side.
  • the vibration attenuation in the resonance circuit is promoted, and the adverse effect on the communication due to the extra reverberation can be removed.
  • the communication speed can be increased without deteriorating the communication reliability, and if the same communication speed is assumed, the communication reliability can be further improved.
  • the present invention when communication is performed using a plurality of resonance circuits, while using time effectively, the above-described adverse effects on communication due to the extra reverberation and communication due to mutual interference of the plurality of resonance circuits are performed. It is possible to prevent both of them from adversely affecting the communication, and it is possible to more reliably and safely improve the communication speed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Near-Field Transmission Systems (AREA)

Description

明細書 無接点型メモリカー ドを使用する記憶媒体システム 技術分野
本発明は、 電磁結合 （あるいは電磁誘導とも称する） によってデータの送 ·受 信を行なうように構成された無接点型メモリカード · システムに関するものであ り、 特には、 L C共振回路を介して、 電磁結合 （あるいは電磁誘導とも称する） にてデータの送信/受信を行なうように構成された無接点型メモリカードを使用 した記憶媒体システムに関するものである。 背景技術
近年においては、 サイズが小さく、 しかも高信頼性の記憶媒体として、 いわゆ る無接点型メモリカードの実用化が進んでおり、 応用範囲の拡大とともに、 その メモリ容量も、 一段と高容量化していく傾向にある。
処で、 メモリ容量の高容量化に伴って、 そのデータの伝送スピードも当然なが ら高速化を求められているが、 L C共振回路を介して、 電磁結合にてデータの伝 送を行なうという条件下で、 データの伝送速度を上げていく ことは、 一般的には 非常に困難である。 ここで伝送速度を実質的に上げる方法としては、 第 1に単純 に 1 ビッ 卜当たりの伝送所要時間を小さくすること、 第 2に複数個の L C共振回 路を設け、 並列的にデータの伝送を行なうこと、 第 3には多相変調方式を採用し て複数ビッ 卜 · データを同時に伝送すること、 などが考えられるが、 最後の第 3 の方法は、 多相 P S Kや多相 F S Kのために複雑な構成の変 ·復調回路が必要と なり、 特にリーダノライタの小型化や低価格化が求められる傾向の強い無接点メ モリカード · システムの分野においては、 採用は困難である。
係る無接点型メモリカードを使用する記慷媒体システムとしては、 例えば図 8 に示される様な構造を有するリーダ ライタ側電磁結合インターフェース部 1 と メモリカー ド側電磁結合ィ ンターフェース部 1 0を有する記慷媒体システムが知 られている。 図 8は、 従来の無接点型メモリカード * システムの通信回路を示す回路図であ り、 図 9は、 その要部の波形図である。
処で、 図 8に示されている従来の無接点型メモリカー ドを使用する記憶媒体シ ステムに於いては、 リーダ Zライタ側電磁桔合ィンターフェース部 1のプリ ン ト コイル型アンテナ 2 と、 メモリ力一ド側電磁桔合ィン夕ーフェース部 1 0の L C 並列型の共振回路 1 1を構成するプリ ントコイル型アンテナ 1 2とは、 アクセス 時には互いに対向して、 いわゆる電磁結合により、 相互にデータの授受を行なう ように構成されている。 すなわちリーダ ライタ側、 カード側双方のアンテナ 2 および 1 2は、 いずれも送 ·受信兼用となっている。
ここで図 9に示されるビッ ト時間幅 （ 1 ビッ 卜の時間長さ） t b の調歩同期式 シリアル送信データ B Dが、 カード側よりリーダ/ライ夕側に送信されるものと すると、 前記送信デ一タ B Dのビッ 卜 'データが " 0 " のときに対応して、 送信 信号形成回路 1 5にて、 シングルショ ッ 卜信号より成る送信信号 T Xが形成され、 送信駆動トランジスタ 1 3を駆動する。 すなわち共振回路 1 1は、 前記送信デー 夕 B D力く " 0 " となるごとに、 シングルショ ッ ト駆動され、 この結果、 リーダ/ ライタ側電磁結合ィンターフヱース部 1のアンテナ 2にも、 電磁誘導による起電 力が発生する。 この場合、 駆動はシングルショッ ト駆動であるが、 共振回路 1 1 の共振現象により、 アンテナ 1 2の電流波形は自由減衰波形を示し、 リーダ Zラ イタ側電磁結合インターフ ース部 1のアンテナ 2に発生する誘導波形も、 概略 的にはそれに相似形の自由減衰波形となる。 アンテナ 2に発生する前記誘導波形 は、 受信復調回路 3に入力されて受信復調されるが、 まずコンデンサ C 1および 抵抗 R 1、 R 2によって、 直流力ッ トおよびバイアスされてから、 ウィン ド ' コ ンパレータ 6への入力信号 （すなわち受信復調対象信号） W Pとなる。 従って入 力信号 W Pの波形は、 アンテナ 1 2および 2に現れる波形 （図示省略） と概略的 には相似形であるが、 ここで抵抗 R 3、 R 4、 R 5によって規定されるウィン ド 幅 Wに対して、 前記入力信号 W Pが外に飛び出していると、 ウィ ン ドコンパレー 夕 6の出力である受信復調信号 R Dは、 " 0 " レベルとなるように構成されてい る。 また該受信復調信号 R Dは、 そのスタート · ビッ 卜の検出点 T R0を位相上の 相対的基準点とする所定のサンプリ ング区間 t c 内に、 一瞬でも " 0 " レベルに 下がっていれば、 リーダ ライタ内の受信データ処理回路にて、 その区間の受信 ビッ ト ·データを " 0 " として扱かわれるように構成されている。
—方、 リーダノライタ側よりカー ド側に対して、 ビッ ト時間幅 t b の調歩同期 式シリアル送信データ T Dが送信される場合には、 該送信データ T Dのビッ 卜 · データが " 0 " であるときに、 所定の周波数の送信キャ リア信号 T Cが送信変調 回路 4を介して、 送信駆動回路 5に入力される。 すなわち送信変調回路 4は、 送 信データ T Dによって送信キヤリァ信号 T Cをいわゆる反転 A S K変調 （送信デ 一夕が " 0 " のときにキヤ リァ信号を出力するように変調） するもので、 送信デ 一夕 T Dが " 0 ' である間は、 送信駆動回路 5のコンデンサ C 2とアンテナ 2に よって構成される直列共振回路が駆動され、 さらにこれに誘導されて、 カード側 の共振回路 1 1 にも共振波形 R Sが現れる。 この共振波形 R Sは、 検波回路 1 4 に入力されて検波されるために、 基本的には、 前記送信キャ リア信号 T Cによつ てアンテナ 2が駆動されているときには、 検波回路 1 4から出力される受信デー 夕 R Xも " 0 ' となる。 また該受信データ R Xは、 そのスター卜 · ビッ 卜の検出 点 T S0を位相上の相対的基準点とする所定のサンプリ ング · タイミ ング T SPごと に、 シリアル受信データとして 1 ビッ トずつ、 取り込まれるように構成されてい る。
以上のように、 図 8、 図 9に示される従来の無接点メモリカード · システムに おいては、 カード側における受信は、 L C共振回路を介して行なうように構成さ れているが、 これはリーダ Zライタ側からの送信信号に対して、 最大限の振幅に て受信応答できるために、 カード側の受信回路の構成を簡素化する上で有効であ り、 さらには L C共振回路の共振周波数以外の周波数帯のノイズも入り込みにく くなるために、 システムの外部からのノィズによる通信エラ一が発生しにくいと いう利点がある。 またカード側からの送信時には、 シングルショ ッ ト信号より成 る送信信号によって、 前記共振回路を送信駆動するように構成されているが、 こ れはカード側からの送信に要する電力を最少限に抑えるのに有効である。
然しながら、 その反面に於いて、 上記共振回路には、 特有の自由減衰のために、 通信上の共振信号が尾を引く という現象が介在し、 通信上の信頼性や通信速度の 向上に対する障害となっている。 即ち、 シングルショ ッ ト信号より成る送信信号にて送信駆動する場合には、 共 振回路における自由減衰のために、 シリアル送信データ B Dのビッ 卜時間幅 t b 内では、 充分に振幅が小さくならず、 その結果、 リーダ ライタ側で受信エラー を引き起こす危険が高かった。 例えば図 9に示されるように、 時間 T S にてビッ ト ·データが " 0 " であって送信信号が出力され、 時間 T E にて次のビッ ト · デ 一夕が " 1 " となって送信信号が出力されない場合を想定すると、 時間 T E に対 応するサンプリ ング区間 t c に至った時点での振幅が、 共振回路における自由滅 衰によって尾を引いていて （以下、 残響現象と称する） 、 まだウィン ド幅 Wを越 えていると、 そこで通信エラ一が発生してしまうことになる。
このように、 従来技術による無接点型メモリカー ドの通信回路においては、 L C共振回路における残響現象の介在のために、 通信の信頼性が損なわれており、 逆に通信の信頼性を上げるためには、 通信速度を下げてビッ ト周期を長く確保し、 残響現象が充分に収まった時点で次のビッ 卜の通信区間に入るという手法で対応 せざるを得なかったのが実状である。 なお単純に送信側の駆動力を上げて、 通信 波形の振幅を大きく したとしても、 残響現象における振幅までもが大きくなつて しまうために、 結局、 通信信頼性上のマージンや通信速度の向上には結びつかな いことは明らかである。
以上の様に、 従来の技術に於いては、 通信の信頼性を損なうことなく、 通信速 度を上げることには限界があつたが、 その一方では、 仮に通信の高速化が達成さ れたものと仮定すると、 今度はその髙速化が進むあまり、 場合によってはカード ' アクセス用のリーダ/ライタを制御するマイクロコンピュータ （以下、 マイコ ンと称する） の動作速度が追いつかなくなったり、 あるいはマイコンが他の緊急 の割り込み処理を行なっている間に、 リーダ/ライタ側の受信データを取りこぼ して、 オーバラン ·エラーを発生させたりする等の問題が発生する事になる。 すなわち無接点メモリ力一ド · システムにおいては、 カード側とリーダ/ライ 夕側との間の通信伝送経路の個数は、 スペース等の問題より最少限に絞られるた めに、 例えば有接点での通信の場合のように、 特別なハン ドシヱイクだけのため に専用の信号ラインを設けることにより、 相手側に対して送信を待ってもらえる ようにするようなことは、 極めて不合理となる。 この結果、 従来の無接点メモリカード ' システムにおいては、 一旦、 カード側 がメモリの読出しデータの送信を開始すると、 ホス ト · システムのマイコンは、 リーダ Zライタを介して次々と送られてく るデータを、 オーバラン 'エラー無し に確実に取り込んでいく ことが要求されることになる。
従って、 カー ド用リーダ ライタは、 アプリケーショ ン ' システムに応じて、 様々な機種のマイコンと組み合わされて使用されるが、 マイコンの機種によって は、 動作速度が比絞的遅いものもあり、 そのような動作速度の遅いマイコンと組 み合わせて使用されることも考慮すると、 結局、 無接点メモリ力一ドとリーダ ライタとの間の通信の伝送速度を、 早くすることができなくなってしまう。 また アプリケーショ ン · システムによっては、 カードからの送信を受けている間に、 もっと緊急度の高い割り込み処理が入る可能性もあり、 そのような場合にも、 リ ーダノライタが受信したデータをマイコン側が取り込む前に、 次のデータの受信 が終了してしまうと、 オーバラン ·エラーを引き起こすことになる。 発明の開示
本発明の目的は、 それぞれ送 ·受信兼用のコイルを含む電磁結合インターフエ 一ス部を介して、 互いにデータの受け渡しを行なう無接点メモリカードとカード 用リーダ ライタとから成る無接点メモリカード ' システムにおいて、 上記従来 技術の欠点を解消し、 動作速度の遅いマイコンと接続される場合や、 マイコン側 が他の割り込み処理を行なったりして、 リーダ ライタからのデータの取り込み が遅れるような可能性がある場合でも、 オーバラン .エラーを起こすことなく、 しかも通信速度を上げることのできる通信回路を実現することにある。
更に、 本発明の他の目的は、 L C共振回路を介して電磁結合にてデータの送信 を行なうように構成された無接点メモリカードにおいて、 前述の共振回路に特有 の残響現象に起因する従来技術の欠点を解消し、 通信上の信頼性を損なうことな く、 通信速度を上げることのできる通信回路を実現することにある。
本発明に係る無接点メモリカードを使用する記憶媒体システムに於いては、 上 記した目的を達成する為、 基本的には以下に示す様な技術構成を採用するもので あ 。 即ち、 本発明に係る無接点メモリカードを使用する記億媒体システムの第 1 の 態様としては、 それぞれ送 ·受信兼用のコイルを含む電磁桔合ィンターフヱース 部を介して、 互いに調歩同期式シリアル ·データより成る情報の受け渡しを行な う無接点型メモリカードとカード用リーダ Zライタとから成る （無接点型メモリ カードを使用する） 記慷媒体システムに於いて、 前記リーダ/ライタ側は、 前記 電磁桔合ィンターフェース部を介してメモリカード側から送られてくる当該デー 夕 （調歩同期式シリアル 'データ） を受けてパラレル ' データに変換するデータ 受信回路と、 該データ受信回路から引き渡される受信済みパラレル ·データを受 けて格納する受信デ一タ用バッファと、 前記データ受信回路および前記受信デー 夕用バッファの両方に、 当該受信済みデータが残留している伏態に於いて、 前記 メモリカード側に対する送信待ち要求信号を出力する受信制御回路と、 前記送信 待ち要求信号を受けて前記電磁結合インターフェース部を所定の送信変調状態に 制御する送信変調回路とが設けられている無接点型メモリカードを使用する記慎 媒体システムであり、 又本発明に係る無接点メモリカードを使用する記憶媒体シ ステムの第 2の態様としては、 それぞれ送 ·受信兼用のコイルを含む電磁結合ィ ンターフヱース部を介して、 互いに調歩同期式シリアル ·データより成る情報の 受け渡しを行なう無接点型メモリカードとカード用リーダ ライタとから成る無 接点型メモリカー ドを使用する記憶媒体システムに於いて、 前記メモリカード側 は、 前記電磁結合ィンタ一フェース部を介して前記リーダ ライタ側に調歩同期 式シリアル ·データを送信するデータ送信回路と、 当該網歩同期式シリアル 'デ 一夕送信の合間ごとに、 前記電磁結合インタ一フ ース部を介して前記リーダ Z ライタ側より送られてく る送信待ち要求信号の有無を検出する手段と、 該検出手 段によって前記送信待ち要求信号が一旦、 検出されると、 少なく とも前記送信待 ち要求の解除があるまでは、 前記データ送信回路に対して次のデータ送信を待機 させる送信制御回路とが設けられている無接点型メモリ力一ドを使用する記憶媒 体システムである。
更に、 本発明に係る無接点型メモリ力一ドを使用する記憶媒体システムの第 3 の態様としては、 それぞれ送 ·受信兼用のコイルを含む電磁桔合ィンタ一フエ一 ス部を介して、 互いに調歩同期式シリアル · データより成る情報の受け渡しを行 なう無接点型メモリカードとカード用リーダ/ライタとから成る無接点型メモリ カードを使用する記憶媒体システムに於いて、 前記リーダ ライタ側は、 前記電 磁結合インターフェース部を介してメモリカー ド側から送られてく る調歩同期式 シリアル .データを受けてパラレル ·データに変換するデータ受信回路と、 該デ ータ受信回路から引き渡される所定ビッ ト単位の受信済みパラレル · データを受 けて格納する受信データ用バッファと、 前記データ受信回路および前記受信デー 夕用バッファの両方に、 未引き渡しの受信済みデータが残留している伏態になる と、 前記メモリカード側に対する送信待ち要求信号を出力する受信制御回路と、 前記送信待ち要求信号を受けて前記電磁結合ィンタ一フニース部を所定の送信変 調状態に制御する送信変調回路とを有し、 前記メモリカード側は、 前記電磁結合 ィンターフェース部を介して所定ビッ 卜単位で調歩同期式シリアル 'データを送 信するデータ送信回路と、 該所定ビッ 卜単位の調歩同期式シリアル ·データ送信 の合間ごとに、 前記電磁結合インターフェース部を介して前記リーダノライタ側 より送られてくる送信待ち要求信号の有無を検出する検出手段と、 該検出手段に よって前記送信待ち要求信号が一旦、 検出されると、 少なく とも前記送信待ち要 求の解除があるまでは、 前記データ送信回路に対して次の所定ビッ ト単位のデ一 タ送信を待機させる送信制御回路とを有している無接点型メモリカードを使用す る記憶媒体システムであり、 又本発明に係る無接点型メモリカードを使用する記 憶媒体システムの第 4の態様としては、 それぞれ送 ·受信兼用のコイルを含む電 磁結合ィンターフ ース部を介して、 互いに調歩同期式シリアル · データより成 る情報の受け渡しを行なう無接点型メモリカードとカード用リーダノライタとか ら成る無接点型メモリカード · システムにおいて、 前記メモリカード側は、 当該 電磁結合インターフェース部のァンテナが L C共振回路を構成して成り、 送信デ 一夕の内容に応じてシングルショ ッ ト信号より成る送信信号を形成する送信信号 形成回路と、 前記送信信号に応答して前記 L C共振回路を駆動する送信駆動回路 と、 前記 L C共振回路に対して並列に接続されて成る共振制動回路と、 前記送信 信号の出力されるタイ ミ ングに対して所定の位相関係にある制動信号を形成する 制動信号形成回路とを設け、 前記制動信号によって前記共振制動回路を構成する スィツチング素子を制御することにより、 前記 L C共振回路の振動減衰を促進す るように構成した無接点型メモリカードを使用する記憶媒体システムである。 尚、 本発明に於いて使用される所定ビッ ト単位は、 8 ビッ ト （ 1バイ ト） 単位 に限られるものではなく、例えば 1 6 ビッ ト （ 1 ワード） を 1単位とする事も可 能である。 図面の簡単な説明
図 1 は、 本発明の実施の形態における無接点メモリカードの構成を示すブロッ ク図である。
図 2は、 本発明の実施の形態によるリーダノライタの構成を示すプロック図で ある。
図 3は、 本発明の実施の形態による無接点型メモリカードを使用する記憶媒体 システムに於ける通信回路の構成を示す回路図である。
図 4は、 本発明の実施の形態における要部の通信波形を示す波形図である。 図 5は、 本発明の実施の形態における要部の通信波形を示す波形図である。 図 6は、 本発明の実施の形態における要部の通信波形を示す波形図である。 図 7は、 本発明の実施の形態における要部の通信波形を示す波形図である。 図 8は、 従来技術による無接点型メモリカー ドを使用する記憶媒体システムに 於ける通信回路の構成を示す回路図である。
図 9は、 従来技術による通信回路の要部の通信波形を示す波形図である。 発明を実施する為の最良の形態
以下に本発明に係る無接点型メモリカードを使用する記慷媒体システムの具体 例を図 1乃至図 7を参照しながら詳細に説明する。
即ち、 図 1乃至図 3には、 本発明に係る無接点型メモリカードを使用する記憶 媒体システムの一具体例の構成が示されており、 図中、 それぞれ送 ·受信兼用の コイルを含む電磁結合ィンターフヱース部 4 0、 7 0を介して、 互いに調歩同期 式シリアル ·データより成る情報の受け渡しを行なう無接点型メモリカード 5 0 とカード用リーダ/ライタ 2 0とから成る無接点型メモリカードを使用する記憶 媒体システムに於いて、 前記リーダ Zライタ 2 0は、 前記電磁結合ィンターフヱ ース部 4 0、 T 0を介してメモリカード 5 0側から送られてく る当該データを受 けるデータ受信回路 3 5と、 該データ受信回路 3 5から、 1バイ ト単位の受信済 みのシリアルデータをパラレル ·データに変換して格納する受信データ用バッフ ァ 3 1 と、 前記データ受信回路 3 5および前記受信デ一夕用バッファ 3 1の両方 に、 当該受信済みデータが残留している状態に於いて、 前記メモリカード 5 0側 に対して送信待ち要求信号 W Sを出力する受信制御回路 3 2とが設けられている 無接点型メモリカードを使用する記憶媒体システムが記載されている。
以下に、 上記した本発明に係る無接点型メモリカードを使用する記憶媒体シス テムの一具体例の構成及びその作動に関し、 より詳細に説明するならば、 本具体 例に於ける該無接点型メモリカードを使用する記憶媒体システムに於いては、 リ —ダ/ライタ 2 0は、 電磁結合ィンタ一フェース部 4 0を介してカー ド 5 0側か ら送られてく る調歩同期式シリアル ·データを受けるデータ受信回路 3 5と、 該 データ受信回路 3 5から引き渡される 1バイ ト単位の受信済みパラレル ·データ を受ける受信データ用バッファ 3 1 と、 前記データ受信回路 3 5および前記受信 データ用バッファ 3 1の両方に未引き渡しの受信済みデータが入っている状態に なると、 前記カード側に対する送信待ち要求信号 W Sを出力する受信制御回路 3 2と、 前記送信待ち要求信号 W Sを受けて前記電磁結合インタ一フェース部 4 0 を所定の送信変調状態に制御する送信変調回路 4 6とを有し、 前記カード 5 0側 は、 前記電磁結合インターフェース部 7 0を介して 1バイ ト単位で調歩同期式シ リアル 'データを送信するデータ送信回路 6 8と、 該 1バイ ト単位の調歩同期式 シリアル ·データ送信の合間ごとに、 前記電磁結合ィンターフヱ一ス部 4 0、 7 0を介して前記リーダ/ライタ側 2 0より送られてく る送信待ち要求信号 W Sの 有無を検出する送信待ち要求信号検出回路 6 4と、 該検出回路 6 4によって前記 送信待ち要求信号 W Sが一旦、 検出されると、 少なく とも前記送信待ち要求 W S の解除があるまでは、 前記データ送信回路 6 8に対して次の 1バイ 卜のデータ送 信を待機させる送信制御回路 6 3とを有するように構成したものである。
図 1〜図 7は、 本発明の実施の形態による無接点型メモリカー ド · システムを 示しており、 図 1および図 2は、 それぞれ無接点型メモリカー ドおよびリーダ ライタの概略構成を示すブロック図で、 図 3は、 前記リーダ/ライタと無接点型 メモリカードとの間の電磁結合ィンターフェースのための通信回路を示す回路図 である。
また図 4〜図 7は、 主要な通信波形を示す波形図である。 なお図 2に示される リーダノライタ 2 0は、 一般にマイクロコンピュータ · システム内に組み込まれ て使用されるもので、 本実施の形態においても、 マイクロコンピュータ （以下マ イコン） 3 3との間で、 1バイ ト単位で受信データや送信データの受渡しを行な うように構成されている。
図 2に示されるように、 リーダ /ライタ 2 0において発振回路 2 1の出力は、 分周回路 2 2にて電源供給用キヤ リァ周波数まで分周された後、 プッシュプル型 の電源供給用駆動回路 2 3に入力されて、 電源供給用プリ ン トコイル型アンテナ 2 4を直列共振駆動するように構成されている。
—方、 図 1に示されるように、 アクセス時に前記アンテナ 2 4に対向するよう に構成されたカード 5 0側の電源受取り用のプリ ン卜コイル型アンテナ 5 1は、 整流回路 5 2およびクロック信号形成回路 5 4に接続されており、 さらに整流回 路 5 2による整流電源は、 定電圧回路 5 3にてレギユレ一卜され、 V SS系電源と してカード 5 0内の回路の各部に渡って供給される。
またクロック信号形成回路 5 4にて前記電源供給用キヤリァ周波数の信号に復 元されて成るクロック信号 C L Kも、 同様にカー ド内の各部に供給されている。 又、 本発明に係る無接点型メモリカードを使用する記憶媒体システムの他の具 体例としては、 上記無接点型メモリカードを使用する記憶媒体システムに於いて、 前記メモリカード 5 0側は、 前記電磁桔合ィンターフヱ一ス部 7 0を介して 1バ ィ ト単位でシリアル · データを送信するデータ送信回路 6 8と、 当該 1バイ ト単 位のシリアル ·データを該リーダ Zライタ 2 0に送信する際に当該送信の合間ご とに、 前記電磁結合ィンターフヱース部 4 0、 7 0を介して前記リーダ/ライタ 側 2 0より送られてく る送信待ち要求信号 W Sの有無を検出する送信待ち要求信 号検出回路 6 4が設けられている事が望ましい。
本発明に於ける別の具体例の構成に於いては、 該無接点型メモリカー ド ' シス テムの通信回路は、 図 3に示されるように、 2組のデータ送 ·受信兼用の電磁結 合インターフェースを有しており、 リーダ/ライタ側電磁結合ィンターフヱ一ス 部 4 0においては、 プリ ン 卜コイル型の第 1通信用アンテナ 4 1、 第 2通信用ァ ンテナ 4 2が設けられている。
また無接点型メモリカー ド 5 0の通信回路内に設けられた第 1の L C並列型の 共振回路 7 1は、 プリ ン トコイル型の通信用アンテナ 7 3とコンデンサ 7 4と力、 ら成り、 前記アンテナ 7 3は、 アクセス実行時にはリーダ Zライタ側電磁結合ィ ンタ一フヱ一ス部 4 0の前記第 1通信用アンテナ 4 1に対して、 近接して対向す るように構成されている。
—方、 カード 5 0側の第 2の共振回路 7 2についても、 前記第 1の共振回路 7 1 と同じ構成を有し、 そのアンテナ （図示省略） とリーダ/ライタ側電磁結合ィ ン夕一フヱース部 4 0内の第 2の通信用コイル 4 2との関係についても、 全く同 様である。
つまり、 本発明に係る上記具体例に於いては、 リーダ ライタ 2 0と無接点型 メモリカー ド 5 0に於ける当該霭磁結合ィンターフェ一ス部は、 一つで有っても 良く又上記した様に、 少なく とも 2個独立に設ける事も望ましい。
更に、 本発明に於ける上記具体例に於いては、 当該リーダ/ライタ 2 0は、 更 に前記送信待ち要求信号 W Sに応答して、 前記電磁結合ィンターフ —ス部を、 例えば図 3に例示する様な、 所定の送信変調伏態に制御する送信変調回路 4 6を 有している事も望ましい。
係る送信変調回路 4 6は、 例えば送信待ち要求信号 W Sが出力されている間、 当該電磁結合ィンタ一フヱ一ス部 4 0にキヤリャ信号 C Sを出力させる様にする ものである。
又、 本発明に於ける上記具体例に於いては、 当該メモリカード 5 0側には、 該 送信待ち要求信号検出回路 6 4が設けられており、 該送信待ち要求信号検出回路 6 4によって前記送信待ち要求信号 W Sが一旦、 検出されると、 少なく とも前記 送信待ち要求信号 W Sの解除があるまでは、 前記データ送信回路 6 8に対して、 次の 1バイ 卜のデータの送信を待機させる送信制御回路 6 3が設けられる事も望 ましい。
ここで図 1〜図 4に従って、 本発明に係る無接点型メモリカードを使用する記 慷媒体システムに於けるリーダ/ライタ側 2 0とカード 5 0側との間の基本的な 通信動作について説明する。
即ち、 リーダノライタ側 2 0とカード 5 0側との間の通信は、 いずれの方向の 通信にしても、 複数バイ 卜より成るブロック ·データを、 奇数垂直パリティ、 1 一ス ト ップ . ビッ ト、 L S B— f i r s t タイプの調歩同期式にて、 1バイ 卜ず つ区切って送 '受信することによって行なわれているが、 図 4においては、 リー ダ /ライタ側 2 0からカード 5 0側にブロック ·データの最後の 1バイ トのデ一 タ （ " 4 a h " 1 6進法） が送られた後、 今度は力一ド 5 0側からリーダノライ 夕側 2 0に対して、 返信のプロック ·データの最初の 1バイ 卜のデータ （ " 5 B h " 1 6進法） が送られる状態が示されている。 すなわち図 4では、 リーダ ラ イタ側 2 0とカード 5 0側との間の送 ·受信が切り換えられている状態が含まれ ている。
最初にリーダ/ /ライタ側 2 0からカード 5 0側へのデータの送信について説明 する。
マイコン 3 3からの 1バイ トごとの送信データ T Bは、 まず送信データ用バッ ファ レジス夕 2 5に受け渡され、 もし送信回路 3 を構成する第 1、 第 2送信用 シフ ト レジスタ 2 6、 2 7がまだ前回の送信データの送信を継铳中であれば、 そ の送信が終了して第 1、 第 2の送信用シフ トレジスタ 2 6、 2 7が空になるまで、 そのまま送信データ用バッファレジスタ 2 5内に待機する。
又、 第 1、 第 2の送信用シフ ト レジスタ 2 6、 2 7が空であると、 前記送信デ ータ用バッファレジスタ 2 5内の 1バイ 卜の送信データは、 下位 4 ビッ 卜と上位 4 ビッ 卜に分割されて、 それぞれ第 1、 第 2の送信用シフ トレジスタ 2 6、 2 7 内にセッ トされ、 ここでパラレル シリアル変換されて、 シリアル送信データ T D 1、 T D 2として、 図 3に示される第 1、 第 2送信変調回路 4 5、 4 6に入力 されていく。
また上記のように送信データ用バッファレジスタ 2 5力〈、 第 1、 第 2の送信用 シフ トレジスタ 2 6、 2 7に対する送信データの受渡しを終わると、 送信制御回 路 2 8はマイコン 3 3に対して新たな送信データの受取りが可能なことを示す信 号 T X R D Yをセッ 卜する。 すなわち、 マイコン 3 3からのライ ト ' イネ一ブル 信号 W Eに応じて、 新たに送信データ T Bを送信データ用バッファ レジスタ 2 5 に対して書き込むことが可能な状態となる。
—方、 前記シリアル送信データ T D 1、 T D 2は、 調歩同期式にて送信される が、 図 4に示されるように、 そのスター卜 · ビッ トはシリアル送信データ T D 1 の先頭のみに付加され、 また垂直パリティ · ビッ トはシリアル送信データ T D 2 の末尾のみに付加されるために、 これらを含めると、 いずれも 5 ビッ トのシリア ル ·データにス トップ ' ビッ トを付加した構成となる。
ここでリーダノライタ側 2 0からの送信時には、 後述のカード 5 0側に対する 送信待ち要求信号 W Sは、 " 0 " 伏態に保持されているために、 シリアル送信デ —夕 T D 1、 T D 2のビッ ト ' データ力《 " 0 " であるときのみ、 それぞれ所定の 周波数の送信キヤ リア信号 C Sが第 1、 第 2の送信変調回路 4 5、 4 6を介して、 図 3に示される第 1、 第 2の送信駆動回路 4 7、 4 8に入力される。
すなわち第 1、 第 2の送信変調回路 4 5、 4 6は、 シリアル送信データ T D 1、 T D 2によって送信キャ リア信号 C Sを、 いわゆる反転 A S K変調しており、 こ の結果、 シリアル送信データ T D 1、 T D 2力く " 0 " である間は、 当該リーダ/ ライタ 2 0側の第 1、 第 2の通信用アンテナ 4 1、 2 2は直列共振駆動による送 信変調伏態となり、 さらにこれに誘導されて、 カード 5 0側の第 1、 第 2の共振 回路 7 1、 7 2にも共振波形が現れる。
すなわち図 4に於ける第 1、 第 2の電磁インターフェース信号 M 1、 M 2は、 カード 5 0側とリーダ Zライタ側 2 0との間の電磁桔合ィンターフェースにおけ る交流磁界を示す波形図であり、 カード 5 0側とリーダ Zライタ側 2 0の一方の 側のアンテナに電流変化が発生すれば、 それに対応して発生する交流磁界によつ て、 他方の側のアンテナにも雹流変化が誘導されるために、 結局、 第 1、 第 2の 電磁インターフェース信号 M 1、 M 2の波形と概略相似形の信号波形が、 カード 5 0側およびリーダノライタ側 2 0のいずれにも現れていることになる。
ところで、 カード 5 0側の第 1、 第 2の共振回路 7 1、 7 2に誘導される前記 の共振波形は、 図 3に示される様に、 それぞれ第 1、 第 2の検波回路 7 7、 7 8 に入力されて検波されるために、 基本的には前記送信キヤ リァ信号 C Sによって 第 1、 第 2の通信用アンテナ 4 1、 4 2が駆動されているときには、 検波回路 7 7、 7 8から出力される受信復調信号 RX 1、 RX 2も " 0 " の状態となる。 また受信復調信号 RX 1、 RX 2は、 図 1 に示される受信制御回路 5 8に含ま れたタイ ミ ング制御機能に基づいて、 受信復闢信号 RX 1におけるスタート · ビ ッ 卜の検出点を位相上の相対的基準点とする所定のサンプリ ング · タイ ミ ングご とに、 シリアル受信データとして 1 ビッ トずつ、 第 1、 第 2のデータ受信用シフ 卜レジスタ 5 9、 6 0に取り込まれていく。
次にカー ド 5 0側からリーダ ライタ側 2 0へのデータの送信について説明す る。
本具体例のカード 5 0には、 E E P— ROMより成る不揮発性メモリ 5 5が内 蔵されており、 例えばメイ ン制御回路 5 6からの制御信号等に応じて不揮発性メ モリ 5 5より読み出される 1バイ トのデータは、 データバス 5 7を介して、 その 下位 4 ビッ ト、 上位 4 ビッ 卜が、 カード 5 0側のデータ送信回路 6 8として設け られたパラレル シリアル変換用の第 1、 第 2のデータ送信用シフ トレジスタ 6 1、 6 2に分割されてセッ 卜される。
この桔果、 送信制御回路 6 3からの送信用タイ ミ ング信号等に応じて、 前記第 1 シフ トレジスタ 6 1からは、 1バイ トのデータの下位 4 ビッ トが、 調歩同期式 にて第 1 シリアル送信データ BD 1 として出力され、 同様に前記第 2シフ トレジ スタ 6 2からは、 上位 4 ビッ トに基づいた第 2 シリアル送信データ B D 2が出力 される。
さらに第 1、 第 2の送信信号形成回路 8 3、 8 4は、 前記第 1、 第 2の送信デ 一夕 BD 1、 B D 2に応じて、 シングルショ ッ ト信号より成る送信信号 TX 1、 TX 2を形成する。 この場合、 送信データ B D 1、 B D 2の各ビッ ト · データが " 0 " のときに対応してシングルショ ッ 卜信号より成る送信信号 TX 1、 TX 2 が形成され、 それぞれ無接点型メモリカー ド 5 0側電磁結合ィ ンタ一フ ース部 7 0内の第 1、 第 2の送信駆動トランジスタ 7 5、 7 6を駆動する。
すなわち第 1、 第 2の共振回路 7 1、 7 2は、 前記送信データ BD 1、 BD 2 が " 0 ' となるごとに、 シングルショ ッ ト駆動され、 この結果、 リーダノライタ 側電磁結合ィンターフヱース部 4 0の第 1、 第 2のァンテナ 4 1、 4 2にも、 電 磁誘導による電流変化が発生する。 この場合、 駆動はシングルショ ッ 卜駆動であ るが、 共振回路 7 1、 7 2の共振現象により、 電磁ィンターフェース信号 M 1、 M 2の波形および各アンテナに発生する信号波形は、 それぞれ互いに概略相似形 の自由減衰波形となる。
ここで第 1 アンテナ 4 1にて誘導されてリーダ/ライタ 2 0内で発生する信号 波形は、 受信復調回路 4 3に入力されて受信復調されるが、 まずコンデンサ C 1 および抵抗 R l、 R 2によって、 直流カッ トおよびバイアスされてから、 ウィン ドコンパレータ 4 9への入力信号 （すなわち受信復調対象信号） WPとなる。 従って入力信号 WPの波形も、 電磁ィンターフェース信号 M 1 と概略的には相 似形であるが、 ここで抵抗 R 3、 R 4、 R 5によって規定されるウィン ド幅 Wに 対して、 前記入力信号 WPが外に飛び出していると、 ウィンドコンパレータ 4 9 の出力である第 1の受信復調信号 RD 1は、 " 0 " レベルとなるように構成され ている。 また第 2のアンテナ 4 2、 受信復調回路 4 4、 受信復調信号 RD 2につ いても、 上記第 1のアンテナ 4 1、 受信復調回路 4 3、 受信信号 RD 1の場合と 全く同様である。
一方、 上記の受信復調信号 RD 1、 RD 2は、 リーダノライタ側 2 0のデータ 受信回路 3 5として設けられたシリアルノパラレル変換用の第 1、 第 2の受信用 シフ トレジスタ 2 9、 3 0にそれぞれ入力され、 ここで 1バイ トの受信データの 下位 4 ビッ ト、 上位 4 ビッ 卜の受信が完了するごとに、 合わせて 1バイ 卜の受信 済みパラレル ·データとして、 受信データ用バッファレジスタ 3 1に引き渡され る。
また上記のように受信バッファ レジスタ 3 1に 1バイ 卜の受信データが移され ると、 受信制御回路 3 2より受信データ読み取り可を示す信号 RXRDYが出力 され、 マイコン 3 3からのァゥ トプッ ト · ィネーブル信号 OEに応じて、 1バイ トの受信データ RBを読み出すことが可能な状態となる。
なおリーダ ライタ側 2 0におけるデータ受信も、 基本的にシングルショッ 卜 受信方式であり、 従って、 第 1、 第 2の受信復調信号 RD 1、 RD 2は、 それぞ れそのスタート · ビッ トの検出点を位相上の相対的基準点とする所定のサンプリ ング区間内に、 一瞬でも " 0 " レベルに下がっていれば、 第 1、 第 2の受信用シ フ トレジスタ 2 9、 3 0に取り込まれる際に、 その区間の受信ビッ ト ·データが " 0 " として扱かわれるように構成されている。
次に、 図 5および図 6は、 カー ド 5 0側からリーダノライタ側 2 0に対して、 2バイ 卜のデータ （ " 4 A h " および " 3 5 h " いずれも 1 6進法） が続いて送 信される状態が示されている。
まず図 5においては、 カード 5 0側からの図示上での 1バイ ト目のデータ （ " 4 A h " ) の送信が終了し、 リーダ ライタ側 2 0の第 1、 第 2のデータ受信 用シフ トレジス夕 2 9、 3 0内に受信された各 4 ビッ 卜のデータがそろった時点 で、 まだ受信バッファ用レジスタ 3 1内には、 それ以前に受信された 1バイ 卜の データがマイコン 3 3から読み出されないままで残されているときの様子が示さ れている。
すなわち、 この状態においては、 第 1、 第 2のデータ受信用シフ トレジス夕 2 9、 3 0内と受信バッファ用レジスタ 3 1内との両方に、 まだ未引渡しの受信済 みデータが残されていることが受信制御回路 3 2によって検出されるために、 該 受信制御回路 3 2よりカード 5 0側に対する送信待ち要求信号 W Sが出力され、 第 2送信変調回路 4 6に入力される。
この結果、 所定の周波数の送信キャリア信号 C Sが、 第 2送信変調回路 4 6を 介して第 2の送信駆動回路 4 8に入力され、 第 2の通信用アンテナ 4 2は直列共 振駆動による送信変調状態となり、 第 2の電磁ィンターフヱース信号 M 2には、 送信キヤリァ信号 C Sと同じ周波数の交流波形が現れる。
さらに、 これに誘導されてカード 5 0側の第 2の共振回路 7 2に現れる共振波 形は、 第 2検波回路 7 8にて検波されるために、 結局、 リーダ ライタ側 2 0の 受信制御回路 3 2より前記送信待ち要求信号 W Sが出力されている間は、 カー ド 5 0側の第 2検波回路 7 8から出力される受信復調信号 R X 2は " 0 " の状態と なっている。
—方、 カード 5 0側において、 受信制御回路 5 8および送信制御回路 6 3は、 それぞれ受信時、 送信時における動作シーケンスの制御や動作タイ ミ ング信号の 形成の機能を果たしているものであり、 メィ ン制御回路 5 6は、 通信全体のシー ケンスの制御や、 メモリ ' アクセスの際のァドレス等の制御を行なっている。 ここで上記の場合のように、 カード 5 0側より引き铳いて送信するべきデータ がまだ残っている状態において、 かつ 1バイ 卜のデータの送信が終了して第 1ス トップ . ビッ 卜の期間が過ぎ、 第 2ス トップ · ビッ 卜の期間に入ると、 送信制御 回路 6 3からの所定のタイ ミ ング制御信号に応答して、 送信待ち要求信号検出回 路 6 4は前記第 2検波回路 7 8から出力される受信復調信号 R X 2をチ ックす る。
そこで、 もし受信復調信号 R X 2が上記のように " 0 " の状態となっているこ とが検出されると、 送信待ち要求信号検出回路 6 4は、 これを電磁結合インター フェース部を介してリーダ ライタ側 2 0から送られてきた送信待ち要求信号を 検出したものと見なすことができる。
この結果、 送信待ち要求信号検出回路 6 4からの検出信号に従って、 送信制御 回路 6 3は、 第 1、 第 2のデータ送信用シフ トレジス夕 6 1、 6 2に対して、 次 の 1バイ 卜のデータの送信の開始を待機させる。
すなわちカード 5 0側においては、 カード 5 0側からリーダ/ライタ側 2 0へ の 1バイ トのシリアル ·データ送信の合間ごとに、 そのス トップ · ビッ 卜の期間 の一部を利用して、 電磁結合ィン夕一フュース部を介してリーダ Zライタ側 2 0 から送られてく る送信待ち要求信号 W Sの有無を検出し、 もし送信待ち要求信号 が検出されると、 そこで次の 1バイ 卜の送信の待機状態に入ることになる。 この状態において、 マイコン 3 3が受信データ用バッファレジス夕 3 1に保持 されている読出しデータの取り込みを実行すると、 一旦、 受信制御回路 3 2から の銃出し可能を示すための R X R D Y信号は消えるが、 直ちに第 1、 第 2の受信 用シフ トレジスタ 2 9、 3 0内の受信済みデータが受信データ用バッファレジス タ 3 1に引き渡されるとともに、 受信制御回路 3 2からの読出し可能を示すため の R X R D Y信号もセッ 卜され、 マイコン 3 3に対して次の受信データの読出し が可能となつたことが示される。
—方、 以上の結果として、 カード 5 0側から次の 1バイ トのデータの送信を行 なっても、 リーダノライタ側 2 0でオーバラン ·エラ一は発生しない状態となる ために、 リーダノライタ側 2 0の受信制御回路 3 2は、 送信待ち要求信号 W Sの 出力を停止する。
この結果、 カード 5 0側の第 2検波回路 7 8から出力される受信復調信号 R X 2が " 1 " の状態となり、 従って送信待ち要求信号検出回路 6 4が送信待ち要求 信号 W Sの解除を検出すると、 それに応じて送信制御回路 6 3による送信待機制 御も解除され、 カード 5 0側からの次の 1バイ 卜のデータの送信が開始されるこ とになる。 すなわちカード 5 0側では、 一旦、 送信待ち要求信号が検出された場 合には、 少なく ともその送信待ち要求が解除されるまでは、 次の 1バイ 卜の送信 を待機するように構成されている。
次に図 6においては、 カード 5 0側からの図示上での 1バイ ト目のデータ （ " 4 A h " ) の送信が終了した時点では、 既にリーダ/ライタ側 2 0の受信バッ ファ用レジスタ 3 1は、 それ以前に受信した 1バイ 卜のデータに対するマイコン 3 3による銃み出しが終了していて、 空になっているときの様子が示されている。 すなわち、 この状態においては、 第 1、 第 2のデータ受信用シフ 卜レジスタ 2 9、 3 0内の受信済みデータは、 直ちに受信バッファ用レジスタ 3 1に引き渡さ れるとともに、 受信制御回路 3 2からは、 読出し可能を示すための R X R D Y信 号がセッ トされる。
従って、 この場合には第 1、 第 2のデータ受信用シフ トレジスタ 2 9、 3 0内 には、 未引渡しの受信データは存在せず、 カー ド 5 0側から次の 1バイ トのデ一 夕が送られてきても、 オーバラン · エラ一は発生しないために、 受信制御回路 3 2からはカード 5 0側に対する送信待ち要求信号 W Sの出力は行なわれず、 第 2 の通信用アンテナ 4 2は送信変調状態にはならない。
すなわち、 この場合にはカード 5 0側の送信待ち要求信号検出回路 6 4がチェ ックを行なうタイ ミ ングでは、 受信復調信号 R X 2は " 1 ' の状態となっている ために、 送信制御回路 6 3は、 第 1、 第 2のデータ送信用シフ ト レジスタ 6 1、 6 2に対して、 次の 1バイ 卜のデータの送信を待機させることなく、 第 2ス ト ツ プ * ビッ 卜の期間を過ぎると直ちに送信を開始させる。
上記した本発明に係る無接点型メモリカードを使用する記憶媒体システムの具 体例に於いては、 当該メモリカード 5 0は、 電源を内蔵していない無電源の回路 構成を有しているもので有っても良い。
係る埸合には、 上記した様に、 当該無接点型メモリカード 5 0内で消費される 電力は、 リーダノライタ 2 0から電磁結合ィン夕一フヱースを介して無接点型メ モリカード 5 0内に誘導生起せしめられるものであって、 従って、 当該情報の送 受信には、 出来るだけ消費電力の少ない方式を導入する必要がある。
そのため、 本発明に於いては上記した様に、 無接点型メモリカード側からリー ダ Zライタ側へのデータの送信には、 ビッ 卜毎のシングルショッ ト信号方式が採 用されるものであり、 更には無接点型メモリカード側から送信される 1バイ ト単 位のデータを 2つのグループに分割して、 各グループに於いて、 シングルショ ッ 卜が発生する時点の位相をずらせる事によって、 一時的に大量の消費電力が使用 される事を回避する様に構成されている。
処で、 本発明に係る上記無接点型メモリカードを使用する記憶媒体システムに 於いては、 電力消費量を最小限に抑える必要から、 上記した様にシングルショ ッ ト方式を採用している。
然しながら、 係るシングルショ ッ ト方式も問題が無い訳ではなく、 例えば、 霍 磁結合ィンターフェース部が共振回路を使用している関係から、 出力波形が当該 共振回路に特有の自由'减衰のために、 通信上の共振信号が尾を引く という現象が 介在し、 通信上の信頼性や通信速度の向上に対する障害となっているということ は、 従来技術を示す図 8、 図 9に基づいて既に説明したとおりである。
また複数個の L C共振回路を設け、 並列的にデータの伝送を行なうことにより 実質的に通信速度を上げるという手法については、 送信時における前記複数個の L C共振回路の駆動のために、 カード側の瞬間電力が不足する危険性がある。 そこで、 本発明に於ける他の態様としては、 上記した従来の問題点を解決する 方法として、 以下の技術構成を採用するものである。
即ち、 それぞれ送 ·受信兼用のコイルを含む霪磁結合ィ ンターフェース部を介 して、 互いに調歩同期式シリアルデータよりなる情報の受け渡しを行なう無接点 型メモリカードとカード用リーダ Zライタとから成る無接点型メモリカードを使 用する記慷媒体システムに於いて、 当該メモリカード 5 0は、 L C共振回路 7 1 又は 7 2を介して、 電磁結合にてデータの送信を行なうように構成された無接点 型メモリカードにおいて、 送信データの内容に応じてシングルショ ッ ト信号より 成る送信信号を形成する送信信号形成回路 8 3、 8 4、 前記送信信号に応答して 前記 L C共振回路を駆動する送信駆動回路 （送信駆動トランジスタ） 7 5、 7 6、 前記 L C共振回路に対して並列に接続されて成る共振制動回路 7 9、 8 0、 前記 送信信号の出力されるタイ ミ ングに対して所定の位相関係にある制動信号を形成 する制動信号形成回路 6 5、 6 6とを設け、 前記制動信号によって前記共振制動 回路 7 9を構成するスィツチング素子 （F E T 8 1 ) 、 送信用制動信号形成回路 8 0を構成するスィツチング索子 （図示省略） を制御することにより、 前記 L C 共振回路 7 1、 7 2の振動減衰を促進するように構成した無接点型メモリカード を使用するものである。
また本具体例に於いては、 送信データの内容に応じてシングルショ ッ ト信号よ り成る送信信号を形成する送信信号形成回路 8 3、 8 4と、 前記送信信号に応答 して前記 L C共振回路 7 1、 7 2を駆勖する送信駆動トランジスタ 7 5、 7 6 と を、 前記複数個の L C共振回路 7 1、 7 2のそれぞれに対応して設け、 前記各送 信信号形成回路 8 3、 8 4は、 互いに異なるタイ ミ ングで前記送信信号を形成す ることにより、 前記各送信駆動回路の駆動タイ ミ ングを互いにずらすように構成 されている事がのぞましい。
また本発明に於ける上記具体例に於いては、 第 1、 および第 2の L C共振回路 7 1、 7 2を介して、 電磁結合にてデータの送信を行なうように構成された無接 点型メモリカードにおいて、 送信データの内容に応じてシングルショッ ト信号よ り成る送信信号を形成する送信信号形成回路 8 3、 8 4と、 前記送信信号に応答 して前記 L C共振回路 7 1、 7 2を駆動する送信駆動回路と、 前記 L C共振回路 に対して並列に接続されて成る共振制動回路 7 9、 8 0と、 前記送信信号の出力 されるタイ ミ ングに対して所定の位相関係にある制動信号を形成する制動信号形 成回路 6 5、 6 6とを、 前記第 1、 第 2の L C共振回路 7 1、 7 2のそれぞれに 対応して設け、 前記各送信信号形成回路 8 3、 8 4は、 互いに異なるタイ ミ ング で前記送信信号を形成することにより、 前記各送信駆動回路 （送信駆動トランジ スタ） 7 5、 7 6の駆動タイ ミ ングを互いにずらして成るとともに、 前記各制動 信号形成回路 6 5、 6 6は、 少なく とも他方の側の L C共振回路 7 1、 7 2が駆 動されているタイ ミ ングでは制動信号を出力し、 該制動信号によって前記前記共 振制動回路 7 9を構成するスイ ッチング素子 （F E T 8 1 ) 、 送信用制動信号形 成回路 8 0を構成するスイッチング素子 （図示省略） を制御することにより、 前 記 L C共振回路の振動減衰を促進するように構成したものである。
つまり、 本発明に於ける上記具体例の無接点型メモリカー ドを使用する記憶媒 体システムに於いては、 その回路構成は、 図 1乃至図 3に示すものと実質的に同 一であるが、 上記した様に、 前記 L C共振回路 7 1、 7 2に対して並列に接続さ れた共振制動回路 7 9、 8 0が設けられているものである。
即ち、 図 3から明らかな様に、 本具体例に於いては、 第 1、 第 2の各共振回路 7 K 7 2に対して、 それぞれ第 1、 第 2の共振制動回路 7 9、 8 0が接続され ている。 第 1共振制動回路 7 9は、 実質的にはスィツチング素子として設けられ た電界効果型トランジスタ （F E T ) 8 1 と抵抗 8 2によって構成されており、 これらは第 1共振回路 7 1に対して、 並列に接続されており、 第 2共振回路 7 2 と第 2共振制動回路 8 0との関係についても、 全く同様である。
ここで、 本具体例に於ける当該無接点型メモリカードを使用する記憶媒体シス テムの動作に付いて図 7を参照しながら説明する。
即ち、 ここでカード 5 0側からリーダ ライタ側 0へのデータの送信につい て説明すると、 本実施の形態のカード 5 0には、 図 1に示されるように、 E E P — R O Mより成る不揮発性メモリ 5 5が内蔵されており、 例えばメィン制御回路
5 6からの制御信号等に応じて不揮発性メモリ 5 5より読み出される 1バイ トの データは、 データバス 5 7を介して、 その上位 4 ビッ 卜、 下位 4 ビッ 卜が、 それ ぞれパラレル シリアル変換用の第 1、 第 2のデータ送信用シフ トレジスタ 6 1、
6 2に分割されてセッ 卜される。
この結果、 送信制御回路 6 3からの送信用タイ ミ ング信号等に応じて、 前記第 1 シフ トレジスタ 6 1からは、 1バイ トのデータの上位 4 ビッ トが、 調歩同期式 にて第 1 シリアル送信データ B D 1 として出力され、 同様に前記第 2 シフ トレジ ス夕 6 2からは、 下位 4 ビッ 卜に基づいた第 2シリアル送信データ B D 2が出力 される。
さらに第 1、 第 2の送信信号形成回路 8 3、 8 4は、 前記第 1、 第 2の送信デ 一夕 B D 1、 B D 2に応じて、 シングルショッ 卜信号より成る送信信号 T X 1、 T X 2を形成する。 この場合、 図 7に示されるように、 送信データ B D 1、 B D 2の各ビッ ト · データが " 0 " のときに対応してシングルショッ 卜信号より成る 送信信号 TX 1、 TX 2が形成され、 それぞれ第 1、 第 2の送信駆動トランジス 夕 7 5、 7 6を駆動するが、 第 2の送信信号 TX 2は、 第 1の送信信号 TX 1に 対して、 ビッ ト時間幅 t b の半分だけ、 遅れた位相で出力されるように構成され ているために、 第 1、 第 2の駆動トランジスタ 7 5、 7 6が同時に駆動されるこ とは避けられることになる。
すなわちカード側は、 電磁結合にて電力の供給を受けているために、 その電源 に充分に大きな電流容 Sを持たせることは困難であるが、 上記のように、 各送信 信号形成回路 8 3、 8 4が、 互いに異なるタイ ミ ングで送信信号 TX 1、 TX 2 を形成することにより、 各送信駆動トランジスタ 7 5、 7 6の駆動タイ ミ ングを 互いにずらすように構成すれば、 瞬間消費電力が大きくなりすぎて電源電圧が低 下し、 その結果、 回路が誤動作したり、 通信エラーが発生したりするという事故 を防止することができる。
—方、 第 1、 第 2の送信用制動信号形成回路 6 5、 6 6は、 第 1、 第 2の送信 信号 TX 1、 TX 2の出力されるタイ ミ ングに対して、 それぞれ所定の位相関係 において第 1、 第 2の送信用制動信号 TB 1、 TB 2を形成して、 第 1、 第 2の 共振制動回路 7 9、 8 0に供給する。
この結果、 第 1、 第 2の共振回路 7 1、 7 2の電流波形は、 送信信号 TX 1、 TX 2に応答して駆動された後、 単純に自由減衰していくのではなく、 送信用制 動信号 TB 1、 TB 2によって第 1共振制動回路 7 9を構成するスィツチング素 子 （F ET 8 1 ) 、 及び第 2共振制動回路 8 0内のスィツチング素子 （図示省 略） が ON状態になる区間で、 共振回路の残響における振動エネルギーが逃げる 経路ができて、 共振条件を崩されるために、 急激に減衰が促進されることになる。 またリーダ Zライタ側 2 0の第 1、 第 2の通信用アンテナ 4 1、 4 2には、 第 1、 第 2の共振回路 7 1、 7 2のアンテナの電流波形に対応した起電力が誘導さ れるために、 結局、 第 1、 第 2の受信復調回路 4 3、 4 4の受信復調対象信号 (すなわち受信復調用ウインド · コンパレー夕への入力信号） WP 1、 WP 2 も、 図 7に示されるように、 それぞれ第 1、 第 2の送信用制動信号 TB 1、 TB 2力 < 出力される区間で、 急激に振動减袞が促進されることになる。
この結果、 図 7に示されるように、 例えば時間 T S1、 T S2にてビッ ト 'データ 力く " 0 " であって送信信号が出力され、 時間 T E 1、 T E2にて次のビッ 卜 'データ 力 " 1 " となって送信信号が出力されない場合においても、 時間 T E1、 T E2に対 応するサンプリ ング区間に至った時点では、 受信復調対象信号 W P 1、 W P 2の 振幅が充分に小さなレベルとなるまで振動減衰を促進されているために、 ウィン ド幅 Wを越えて通信エラーが発生してしまうような危険は全く解消される。 しかも第 1、 第 2の送信用制動信号形成回路 6 5、 6 6は、 図 7に示されるよ うに、 互いに他方の側の共振回路がシングルショ ッ 卜駆動されるタイ ミ ングにお いては、 少なく とも送信用制動信号 T B 1、 T B 2を形成して、 自己の側の共振 回路に制動を加えるように構成されているために、 時間の有効使用が可能になる とともに、 第 1、 第 2の共振回路 7 1、 7 2のアンテナ相互間の信号の干渉も防 止できることになる。
すなわち、 例えばスペース的な制約等から、 第 1、 第 2の共振回路 7 1、 7 2 のアンテナが比較的近接して配置されると、 一方のアンテナのシングルショッ ト 駆動が、 他方のアンテナに対して電磁誘導による干渉を加える可能性があり、 そ の結果、 ますます通信エラ一の発生する危険性が高くなるはずであるが、 上記の ような構成によれば、 一方のアンテナがシングルショ ッ ト駆動されるタイ ミ ング では、 他方のアンテナは共振条件を崩されて制動をかけられているために、 複数 個の共振回路における相互干渉による通信上の信頼性の低下も防止できる。 なおカード側 2 0において、 L C並列型の各共振回路 7 1、 7 2を駆動する送 信信号 T X 1、 Τ Χ 2のパルス幅については、 ビッ ト時間幅の 1 8以下が適当 であり、 これ以上大きく しても消費電力量が増えるのみで、 通信上の有効信号成 分とはならない。 すなわち通信上の有効信号成分は、 共振回路を流れる電流の瞬 間変化の大きさ （罨流の微分値） に比例することは明らかであり、 さらには送信 信号 Τ Χ 1、 Τ Χ 2のパルス幅を大きく しすぎると、 並列共振回路のアンテナを 貫通する電流が、 過渡 （変化） 領域から飽和 （定常） 領域へと近づいて過大な値 となる危険もある。 また送信用制動信号 Τ Β 1、 Τ Β 2の時間幅については、 制 動を有効にするためには、 ビッ 卜時間幅の 1ノ 4以上は必要であるが、 送信信号 TX 1、 TX 2の出力されるタイ ミ ングに対して、 微小な時間幅はずらす方が好 ましいために、 最大でもビッ ト時間幅の 5Ζ8以下が好適となる。
—方、 リーダ/ライタ側 2 0においては、 受信復調のためにウィンド♦ コンパ レータが使用されており、 受信復調対象信号 WP 1、 WP 2に対しては、 振動中 心から上、 下両側への振れを検出するように構成されているが、 片側だけのコン パレー夕によって、 振動中心からいずれか一方への振れのみを検出するようにし てもよい。
—方、 前記シリァル送信データ T D 1、 T D 2のビッ ト · データ力く " 0 " であ るときには、 それぞれ所定の周波数の送信キャ リア信号 C Sが第 1、 第 2の送信 変調回路 4 5、 4 6を介して、 第 1、 第 2の送信駆動回路 4 7、 4 8に入力され る。
すなわち第 1、 第 2の送信変調回路 4 5、 4 6は、 シリアル送信データ TD 1、 TD 2によって送信キャ リア信号 C Sを、 いわゆる反転 AS K変調しており、 こ の結果、 シリアル送信データ TD 1、 TD 2力く " 0 " である間は、 第 1、 第 2の 通信用アンテナ 4 1、 4 2は直列共振駆動され、 さらにこれに誘導されて、 カー ド 5 0側の第 1、 第 2の共振回路 7 1、 7 2にも共振波形 R S 1、 R S 2が現れ る。
この共振波形 R S 1、 RS 2は、 それぞれ第 1、 第 2の検波回路 7 7、 7 8に 入力されて検波され、 基本的には前記送信キヤ リァ信号 C Sによって第 1、 第 2 の通信用アンテナ 4 1、 4 2が駆動されているときには、 検波回路 7 7、 7 8力、 ら出力される受信復調信号 RX 1、 RX 2 も " 0 " の伏態となる。
ここで受信復調信号 RX 1、 RX 2は、 受信制御回路 5 8に含まれたタイ ミ ン グ制御機能に基づいて、 受信復調信号 RX 1のスター ト · ビッ トの検出点を位相 上の相対的基準点とする所定のサンプリ ング · タイミ ングごとに、 シリアル受信 データとして 1 ビッ 卜ずつ、 第 1、 第 2のデータ受信用シフ 卜レジスタ 5 9、 6 0に取り込まれていくように構成されている。
また第 1、 第 2の受信用シフ ト レジスタ 5 9、 6 0は、 シリアル/パラレル変 換用のデータ受信回路として設けられたもので、 前記受信復調信号 RX 1、 RX 2は、 第 1、 第 2の受信用シフ トレジスタ 5 9、 6 0に取り込まれて、 ここで 1 バイ トの上位 4 ビッ ト、 下位 4 ビッ トとしての受信が完了されるごとに、 データ バス 5 7を介して、 例えば不揮発性メモリ 5 5の書込みデータ等として取り込ま れる。
なお受信制御回路 5 8および送信制御回路 6 3は、 それぞれ受信時、 送信時に おける動作シーケンスの制御や動作タイ ミ ング信号の形成の機能を果たしている ものであり、 メイ ン制御回路 5 6は、 通信全体のシーケンスの制御や、 メモリ ' アクセスの際のァドレス等の制御を行なっている。
また前述の実施の形態においては、 第 1、 第 2の共振制動回路 7 9、 8 0は、 スィツチング素子として設けられた F E Tと抵抗との直列回路より成り、 F E T のドレイン側が抵抗の一端に接続され、 さらに抵抗の他端が L C並列共振型の共 振回路に接続されているが、 上記の抵抗の介在は、 F E Tにおけるダイオード効 果により、 共振回路の信号が F E Tのソース側のレベルでクランプされることを 防止するためのものである。
従ってダイォード効果を持たない構成のアナログ · スィツチを、 共振制動回路 のスィツチング素子として用いる場合には、 上記のような抵抗は不要となる。 さらには F E Tと抵抗の直列回路の場合には、 スィツチング素子が O N状態に なったときの該共振制動回路自体を、 残響エネルギーを逃がす経路として利用す ることにより、 残響現象における振動'减衰を促進しているが、 F E Tと抵抗の直 列回路の代わりに、 F E T等のスィツチング素子とコンデンサとの直列回路によ つて共振制動回路を構成することも可能である。
その場合には、 スイッチング素子の状態に応じて、 共振回路自体のコンデンサ の容量に対して、 共振制動回路のコンデンサの容量を加えたり、 除いたりして、 共振周波数を大きく変化させることにより、 残響の振動減衰を促進することにな るために、 スイッチング素子が O N状態になったとき、 あるいは O F F状態にな つたときの任意のいずれか一方で、 制動が加わるように構成することが可能であ る。
また前述の実施例においては、 共振回路としては L C並列型の共振回路が用い られているが、 L C直列型の共振回路についても、 本発明を適用することが可能 である。 更に、 本発明に於ける当該具体例に於いては、 複数個の当該 L C共振回路を介 して、 電磁結合にてデータの送信を行なうように構成された無接点型メモリカー ドにおいて、 送信データの内容に応じてシングルショ ッ 卜信号より成る送信信号 を形成する送信信号形成回路と、 前記送信信号に応答して前記 L C共振回路を駆 動する送信駆動回路とを、 前記複数個の L C共振回路のそれぞれに対応して設け、 前記各送信信号形成回路は、 互いに異なるタイ ミ ングで前記送信信号を形成する ことにより、 前記各送信駆動回路の駆動タイ ミ ングを互いにずらせる様に構成さ れている事が好ましい。
又、 本発明に於ける当該具体例に於いては、 第 1および第 2の L C共振回路を 介して、 電磁結合にてデータの送信を行なうように構成された無接点型メモリ力 ードにおいて、 送信データの内容に応じてシングルショ ッ 卜信号より成る送信信 号を形成する送信信号形成回路と、 前記送信信号に応答して前記 L C共振回路を 駆動する送信駆動回路と、 前記 L C共振回路に対して並列に接続されて成る共振 制動回路と、 前記送信信号の出力されるタイ ミ ングに対して所定の位相関係にあ る制動信号を形成する制動信号形成回路とを、 前記第 1 と第 2の L C共振回路の それぞれに対応して設け、 前記各送信信号形成回路は、 互いに異なるタイ ミ ング で前記送信信号を形成することにより、 前記各送信駆動回路の駆動タイ ミ ングを 互いにずらして成るとともに、 前記各制動信号形成回路は、 少なく とも他方の側 の L C共振回路が駆動されているタイ ミ ングでは制動信号を出力し、 該制動信号 によつて前記共振制動回路を構成するスィッチング素子を制御することにより、 前記 L C共振回路の振動減衰を促進するように構成したもので有っても良い。 本発明に於いては、 当該 L C共振回路が並列共振回路であり、 送信信号のパル ス幅がビッ ト時間幅の 1 / 8以下で、 かつ共振制動信号のパル 幅が、 ビッ ト時 間幅の 1 / 4 ~ 5 / 8の範囲にある様に設定する事が好ましい。
又、 当該共振制動回路が、 スイッチング素子として設けられた F E Tとコンデ ンサとの直列回路より構成されたもので有っても良く、 又当該 F E Tがバイポー ラ トランジスタで構成されたものであっても良い。
以上に述べたように本発明においては、 カード 5 0側からリーダ ライタ側 2 0に対して複数バイ 卜のデータが铳けて送られる場合に、 ホス卜のマイコンがリ ーダ /ライタ側 2 0で受信されたデータを取り込むのが遅れたとしても、 オーバ ラン .エラーが起こる前の時点で、 カード 5 0側からの次のデータの送信が自動 的に待機状態に入ることになる。
この結果、 本発明によれば、 特にハンドシェイク専用の電磁結合インターフエ ースを增設しなく とも、 リーダ/ライタを比較的動作速度の遅いマイコンをホス トとして組み合わせて使用したり、 あるいはカードからのデータの受信中に割り 込み処理がかかる可能性のあるようなアプリケ一ションで、 リーダ Zライタを使 用したりすることもあり得るという前提において、 なおかつリーダ/ライタと力 ードとの間の通信速度を、 充分に上げていく ことが可能となる。
すなわち本発明によれば、 動作速度の早いマイコンをホス トとして組み合わせ る場合には、 充分に高速通信を活用でき、 しかも動作速度の遅いマイコンと組み 合わされたり、 あるいは割り込み処理の発生するアプリケーショ ンで使用された りする場合でも、 ォ一バラン ·エラーを起こさない無接点型メモリカード · シス テムを実現することが可能となり、 組合せの対象となるマイコンの機種ゃシプリ ケーションの性格等が異なるごとに、 異なる通信速度の無接点型メモリカー ド ' システムを提供したり、 あるいはリーダ /ライタ内に大量の受信データを一時的 に取り込むための大容量バッファ · メモリを設けるようなことは不要となる。 なお前述の実施の形態においては、 電磁結合インターフヱ一ス部が、 1バイ 卜 単位のデータを 2つに分割して受渡しを行なうための第 1、 第 2の電磁結合ィン 夕一フヱ一ス部より成り、 かつ前記第 1の ¾磁結合イ ンタ一フヱース部は、 リー ダ/ライタ 2 0側からカード 5 0側への調歩同期式シリアル ·データ送信時のス ター 卜 · ビッ トの送信機能を含み、 前記第 2の電磁結合ィン夕一フ ース部は、 前記リーダ ライタ 2 0側から前記力ー ド 5 0側への送信待ち要求信号の送信機 能を含むように構成されているが、 このような構成によれば、 第 2の電磁結合ィ ンタ一フヱース部においてリーダ/ライタ 2 0側から発信される送信待ち要求信 号の存在が、 カード 5 0側でリーダ Zライタ側 2 0からのシリアル ·データ送信 のスタート · ビッ 卜として誤って受け取られるようなことはありえないために、 通信上のシーケンシャル等を制御するための構成の複雑化も避けられる。 これに 対して、 シリアル通信上のスタート · ビッ 卜の発信と、 送信待ち要求信号の発信 とが、 同一の電磁結合インターフ ース部上で行なわれる構成では、 その両者が 混同されて動作シーケンシャルが混乱したりすることがないように、 リーダ ラ イタ 2 0側、 カード 5 0側ともに、 充分に高度な機能のシーケンシャル制御回路 を設ける必要がある。
又、 本発明に於いては、 本来の通信に必要なタイ ミ ングを過ぎた区間では、 共 振回路における振動減衰が促進されて、 余計な残響による通信への悪影響を取り 除けるように構成しているために、 通信の信頼性を損なうことなく、 通信速度を 上げることが可能となり、 また同一の通信速度を前提とするなら、 通信上の信頼 性をより向上させることが可能となる。
また本発明によれば、 複数個の共振回路を用いて通信する場合についても、 送 信時にエネルギー消費が集中して、 回路動作や通信の信頼性が損なわれる危険を 防止することが可能である。
さらに本発明によれば、 複数個の共振回路を用いて通信する場合に、 時間を有 効に用いながら、 上記の余計な残響による通信への悪影響と、 複数個の共振回路 の相互干渉による通信への悪影響とを、 ともに防止することが可能となり、 より 確実かつ安全に通信速度を向上させることができる。

Claims

請求の範囲
1 . それぞれ送 ·受信兼用のコイルを含む電磁結合ィンターフェース部を介し て、 互いに調歩同期式シリアル ·データより成る情報の受け渡しを行なう無接点 型メモリカードとカード用リーダ ライタとから成る無接点型メモリカードを使 用する記憶媒体システムに於いて、 前記リーダ Zライタ側は、 前記電磁結合イン ターフェース部を介してメモリカード側から送られてく る当該デ一夕を受けてパ ラレル ·データに変換するデータ受信回路と、 該データ受信回路から引き渡され る受信済みパラレル ·データを受けて格納する受信データ用バッファと、 前記デ ータ受信回路および前記受信データ用バッファの両方に、 当該受信済みデータが 残留している状態に於いて、 前記メモリ力一 ド側に対する送信待ち要求信号を出 力する受信制御回路と、 前記送信待ち要求信号を受けて前記電磁結合インターフ ニース部を所定の送信変調伏態に制御する送信変調回路とが設けられている事を 特徴とする無接点型メモリカー ドを使用する記憶媒体システム。
2 . それぞれ送 ·受信兼用のコイルを含む電磁結合ィンターフェース部を介し て、 互いに調歩同期式シリアル ·データより成る情報の受け渡しを行なう無接点 型メモリカードとカード用リーダノライタとから成る無接点型メモリカー ドを使 用する記憶媒体システムに於いて、 前記メモリカー ド側は、 前記電磁結合イ ンタ —フェース部を介して前記リーダ ライタ側に調歩同期式シリアル .データを送 信するデータ送信回路と、 当該調歩同期式シリアル ·データ送信の合間ごとに、 前記電磁結合ィンターフヱース部を介して前記リーダ/ライタ側より送られてく る送信待ち要求信号の有無を検出する手段と、 該検出手段によって前記送信待ち 要求信号が一旦、 検出されると、 少なくとも前記送信待ち要求の解除があるまで は、 前記データ送信回路に対して次のデータ送信を待機させる送信制御回路とが 設けられている事を特徴とする無接点型メモリカー ドを使用する記憶媒体システ ム。
3 . それぞれ送 ·受信兼用のコイルを含む電磁桔合ィンターフェ一ス部を介し て、 互いに調歩同期式シリアル · データより成る情報の受け渡しを行なう無接点 型メモリカー ドとカード用リーダ ライタとから成る無接点型メモリカード · シ ステムにおいて、 前記リーダ/ライタ側は、 前記電磁結合インターフヱース部を 介してメモリカード側から送られてく る調歩同期式シリアル · データを受けてパ ラレル ·データに変換するデータ受信回路と、 該データ受信回路から引き渡され る所定ビッ 卜単位の受信済みパラレル ·データを受けて格納する受信デ一夕用バ ッファと、 前記データ受信回路および前記受信データ用バッファの両方に未引き 渡しの受信済みデータが残留している伏態になると、 前記メモリカード側に対す る送信待ち要求信号を出力する受信制御回路と、 前記送信待ち要求信号を受けて 前記電磁桔合ィンターフェ一ス部を所定の送信変調状態に制御する送信変調回路 とを有し、 前記メモリカード側は、 前記電磁結合イ ンターフェース部を介して所 定ビッ ト単位で調歩同期式シリアル 'データを送信するデータ送信回路と、 該所 定ビッ ト単位の調歩同期式シリアル ， データ送信の合間ごとに、 前記電磁結合ィ ンターフェ一ス部を介して前記リーダ /ライタ側より送られてく る送信待ち要求 信号の有無を検出する検出手段と、 該検出手段によって前記送信待ち要求信号が —旦、 検出されると、 少なく とも前記送信待ち要求の解除があるまでは、 前記デ 一夕送信回路に対して次のデータ送信を待機させる送信制御回路とを有している ことを特徴とする無接点型メモリカードを使用する記憶媒体システム。
4 . 当該電磁結合インターフ —ス部は、 第 1の電磁結合インターフ ース部 と第 2の電磁結合インターフェース部とで構成されている事を特徴とする諫求の 範囲第 3項記載の無接点型メモリカードを使用する記憶媒体システム。
5 . リーダ ライタ側の当該データ受信回路が第 1のデータ受信回路及び第 2 のデータ受信回路とから構成され、 メモリカード側のデータ送信回路が、 第 1の データ送信回路及び第 2のデータ送信回路とから構成されている事を特徵とする 請求の範囲第 4項記載の無接点型メモリカードを使用する記憶媒体システム。
6 . 当該所定ビッ 卜単位のデータを、 第 1のデータグループと第 2のデータグ ループに分割し、 該第 1 と第 2のデータグループをそれぞれ当該第 1、 第 2の電 磁結合ィンターフェース部を個別に介して通信する様に構成されている事を特徴 とする請求の範囲第 5項記載の無接点型メモリカードを使用する記憶媒体システ ム。
7 . 当該第 1のデータグループは、 スタートピッ ト及びストップビッ トを含む ものであり、 当該第 2のデータグループはパリティ ビッ ト及びストップビッ トを 含むものであり、 且つリーダ/ライタ側は、 当該第 2の電磁結合インターフエ一 ス部を介してメモリカード側に送信待ち要求信号を送信する様に構成されている 事を特徵とする請求範囲第 6項記載の無接点型メモリカードを使用する記憶媒体 システム。
8 . 当該電磁結合インターフヱース部が、 所定ビッ ト単位のデータを 2つのグ ループに分割して受渡しを行う為の第 1 と第 2の電磁結合ィンターフ ース部よ り成り、 且つ前記第 1の電磁結合ィ ンターフヱース部は、 リーダ/ライタ側から メモリカード側への調歩同期式シリアル ·データ送信時のスター卜 · ビッ 卜の送 信機能を含み、 前記第 2の電磁結合インターフェース部は、 前記リーダ ライタ 側から前記メモリカード側への送信待ち要求信号の送信機能を含んでいることを 特徴とする請求範囲第 3項記載の無接点型メモリカー ドを使用する記憶媒体シス テム。
9 . それぞれ送 ·受信兼用のコイルを含む霪磁結合ィンターフェ一ス部を介し て、 互いに調歩同期式シリアル ·データより成る情報の受け渡しを行なう無接点 型メモリカードとカード用リーダ/ライタとから成る無接点型メモリカード · シ ステムにおいて、 前記メモリカード側は、 当該電磁結合インタ一フヱース部のァ ンテナが L C共振回路を構成して成り、 送信データの内容に応じてシングルショ ッ ト信号より成る送信信号を形成する送信信号形成回路と、 前記送信信号に応答 して前記 L C共振回路を駆動する送信駆動回路と、 前記 L C共振回路に対して並 列に接铳されて成る共振制動回路と、 前記送信信号の出力されるタイ ミ ングに対 して所定の位相関係にある制動信号を形成する制動信号形成回路とを設け、 前記 制勖信号によつて前記共振制動回路を構成するスィ ッチング素子を制御すること により、 前記 L C共振回路の振動減衰を促進するように構成したことを特徵とす る無接点型メモリ力一ドを使用する記憶媒体システム。
1 0 . それぞれ送 '受信兼用のコイルを含む電磁結合インターフェース部を介し て、 互いに調歩同期式シリアル ·データより成る情報の受け渡しを行なう無接点 型メモリカー ドとカード用リーダノライタとから成る無接点型メモリカードを使 用した記佾媒体システムにおいて、 前記電磁結合イ ンターフェース部は、 複数個 の電磁結合ィンターフェース部より構成されて成り、 前記メモリ力一 ド側に於い ては、 当該複数個の鸳磁結合ィンターフ ース部のそれぞれのアンテナが L C共 振回路を構成するとともに、 送信データの内容に応じてシングルショ ッ ト信号よ り成る送信信号を形成する送信信号形成回路と、 前記送信信号に応答して前記 L C共振回路を駆動する送信駆動回路とを、 前記複数個の L C共振回路のそれぞれ に対応して設けて成り、 前記各送信信号形成回路は、 互いに異なるタイ ミ ングで 前記送信信号を形成することにより、 前記各送信駆動回路の駆動タイ ミ ングを互 いにずらして成る事を特徴とする無接点型メモリカードを使用する記憶媒体シス テム。
1 1 . それぞれ送 '受信兼用のコイルを含む電磁結合インターフェース部を介し て、 互いに調歩同期式シリアル · データより成る情報の受け渡しを行なう無接点 型メモリカードとカー ド用リーダ Zライタとから成る無接点型メモリ力一ドを使 用した記憶媒体システムにおいて、 前記電磁結合イ ンターフェース部は、 第 1の 電磁結合インターフェース部及び第 2の電磁桔合ィンターフェース部より構成さ れて成り、 前記メモリカード側に於いては、 当該第 1 と第 2の霭磁桔合ィンタ一 フェース部のアンテナがそれぞれ L C共振回路を構成するとともに、 送信データ の内容に応じてシングルショッ ト信号より成る送信信号を形成する送信信号形成 回路と、 前記送信信号に応答して前記 L C共振回路を駆動する送信駆動回路と、 前記 L C共振回路に対して並列に接続されてなる共振制動回路と、 前記送信信号 の出力されるタイ ミ ングに対して所定の位相関係にある制動信号を形成する制動 信号形成回路とを前記第 1 と第 2の L C共振回路のそれぞれに対応して設けて成 り、 前記各データ送信信号形成回路は、 互いに異なるタイ ミ ングで前記送信信号 を形成することにより、 前記各送信駆動回路の駆動タイ ミ ングを互いにずらして 成るとともに、 前記各制動信号形成回路は、 少なく とも他方の側の L C共振回路 が駆動されているタイ ミ ングでは制動信号を出力し、 該制動信号によって前記共 振制動回路を構成するスィツチング素子を制御することにより、 前記 L C共振回 路の振動減衰を促進する様に構成した特徵とする無接点型メモリカードを使用す る記憶媒体システム。
1 2. 当該共振制動回路が、 スイ ッチング素子として設けられた F E Tと抵抗と の直列回路より成ることを特徴とする請求範囲第 1 1項に記載の無接点型メモリ カードを使用する記憶媒体システム。
1 3. 当該 L C共振回路が並列共振回路であり、 送信信号のパルス幅がビッ ト時 間幅の 1 Z8以下で、 かつ共振制動信号のパルス幅が、 ビッ ト時間幅の 1 /4〜 5 8の範囲にあることを特徴とする請求範囲第 1 1項に記載の無接点型メモリ カー ドを使用する記憶媒体システム。
PCT/JP1997/001567 1996-05-09 1997-05-09 Systeme de support de donnees dans lequel une carte a memoire sans contact est utilisee WO1997042597A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE69733182T DE69733182T2 (de) 1996-05-09 1997-05-09 Speichermediumsystem mittels einer kontaktlosen karte
EP97918397A EP0838780B1 (en) 1996-05-09 1997-05-09 Storage medium system using contactless memory card
US08/981,785 US6088741A (en) 1996-05-09 1997-05-09 Storage medium system which uses a contactless memory card

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP8/114508 1996-05-09
JP11450896A JP3717995B2 (ja) 1996-05-09 1996-05-09 無接点型メモリカードの通信回路
JP8/145844 1996-06-07
JP14584496A JP3690873B2 (ja) 1996-06-07 1996-06-07 無接点型メモリカード・システムの通信回路

Publications (1)

Publication Number Publication Date
WO1997042597A1 true WO1997042597A1 (fr) 1997-11-13

Family

ID=26453237

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/001567 WO1997042597A1 (fr) 1996-05-09 1997-05-09 Systeme de support de donnees dans lequel une carte a memoire sans contact est utilisee

Country Status (4)

Country Link
US (1) US6088741A (ja)
EP (1) EP0838780B1 (ja)
DE (1) DE69733182T2 (ja)
WO (1) WO1997042597A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2781587B1 (fr) 1998-07-21 2000-09-08 Dassault Electronique Lecteur perfectionne pour badges sans contact
US6697420B1 (en) 1999-05-25 2004-02-24 Intel Corporation Symbol-based signaling for an electromagnetically-coupled bus system
JP2001007745A (ja) * 1999-06-24 2001-01-12 Techno Collage:Kk 非接触データ転送システム
JP3522597B2 (ja) * 1999-08-02 2004-04-26 松下電器産業株式会社 Ｉｃカード接続装置
KR100441601B1 (ko) * 2001-10-19 2004-07-23 삼성전자주식회사 메모리 카드, 디지털 기기 및 메모리 카드와 디지털 기기사이의 데이터 인터페이스 방법
JP3617491B2 (ja) 2001-10-31 2005-02-02 ソニー株式会社 Ｉｃチップ及び情報処理端末
DE10202304A1 (de) * 2002-01-22 2003-07-31 Fraunhofer Ges Forschung Kryospeichereinrichtung mit Transponder
US7088198B2 (en) * 2002-06-05 2006-08-08 Intel Corporation Controlling coupling strength in electromagnetic bus coupling
US6887095B2 (en) * 2002-12-30 2005-05-03 Intel Corporation Electromagnetic coupler registration and mating
JP2005229512A (ja) * 2004-02-16 2005-08-25 Seiko Epson Corp データ通信システム、データ通信装置、非接触通信媒体およびデータ通信装置制御プログラム
KR100827227B1 (ko) * 2005-06-24 2008-05-07 삼성전자주식회사 저성능 저장장치의 ｄｒｍ 권리 객체를 효율적으로관리하는 방법 및 장치
CN101432762B (zh) * 2006-04-26 2012-05-09 松下电器产业株式会社 信号传送方法、发送接收装置和通信系统
US7948450B2 (en) * 2006-11-09 2011-05-24 D3 Led, Llc Apparatus and method for allowing display modules to communicate information about themselves to other display modules in the same display panel
GB2446622A (en) * 2007-02-14 2008-08-20 Sharp Kk Wireless interface
WO2009041119A1 (ja) * 2007-09-27 2009-04-02 Sharp Kabushiki Kaisha アンテナ装置、表示装置基板、液晶表示ユニット、表示システム、アンテナ装置の製造方法、ならびに表示装置基板の製造方法
US20090323783A1 (en) * 2008-06-25 2009-12-31 Motorola, Inc. Calibration techniques for mimo wireless communication systems
US9753887B2 (en) * 2009-02-24 2017-09-05 Seagate Technology Llc Receiver training during a SATA out of band sequence
KR102022867B1 (ko) * 2012-08-07 2019-09-20 삼성전자 주식회사 Ｎｆｃ 회로 및 이의 동작 방법
USD952612S1 (en) * 2020-03-12 2022-05-24 Sonos, Inc. Audio device wall mount

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122439A (ja) * 1985-11-22 1987-06-03 Nec Corp 調歩同期式伝送方式
JPH01126785A (ja) * 1987-11-12 1989-05-18 Nippon Chemicon Corp Ｉｃカード用リーダライタの受信系検波方式
JPH03191492A (ja) * 1989-12-21 1991-08-21 Mitsubishi Electric Corp マイクロコンピュータ及びこれを用いた非接触ｉｃカード
JPH07271928A (ja) * 1994-03-29 1995-10-20 Hitachi Ltd 非接触並列データ転送装置およびメモリカード

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198647A (en) * 1989-11-28 1993-03-30 Mitsubishi Denki Kabushiki Kaisha Plural-coil non-contact ic card having pot cores and shielding walls
JP2569194B2 (ja) * 1990-03-13 1997-01-08 三菱電機株式会社 マイクロコンピュータ及びこれを用いた非接触ｉｃカード
JP3100716B2 (ja) * 1991-01-04 2000-10-23 シーエスアイアール 識別装置
US5541604A (en) * 1993-09-03 1996-07-30 Texas Instruments Deutschland Gmbh Transponders, Interrogators, systems and methods for elimination of interrogator synchronization requirement
DE4329898A1 (de) * 1993-09-04 1995-04-06 Marcus Dr Besson Kabelloses medizinisches Diagnose- und Überwachungsgerät
US5430441A (en) * 1993-10-12 1995-07-04 Motorola, Inc. Transponding tag and method
JPH08138018A (ja) * 1994-11-10 1996-05-31 Rikagaku Kenkyusho データ・キャリア・システム
JPH08191259A (ja) * 1995-01-11 1996-07-23 Sony Chem Corp 非接触式ｉｃカードシステム用送受信装置
US5949826A (en) * 1995-12-22 1999-09-07 Matsushita Electric Industrial Co., Ltd. Data transmission and reception system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122439A (ja) * 1985-11-22 1987-06-03 Nec Corp 調歩同期式伝送方式
JPH01126785A (ja) * 1987-11-12 1989-05-18 Nippon Chemicon Corp Ｉｃカード用リーダライタの受信系検波方式
JPH03191492A (ja) * 1989-12-21 1991-08-21 Mitsubishi Electric Corp マイクロコンピュータ及びこれを用いた非接触ｉｃカード
JPH07271928A (ja) * 1994-03-29 1995-10-20 Hitachi Ltd 非接触並列データ転送装置およびメモリカード

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0838780A4 *

Also Published As

Publication number Publication date
EP0838780B1 (en) 2005-05-04
DE69733182D1 (de) 2005-06-09
EP0838780A4 (en) 2003-01-02
DE69733182T2 (de) 2006-02-16
EP0838780A1 (en) 1998-04-29
US6088741A (en) 2000-07-11

Similar Documents

Publication Publication Date Title
WO1997042597A1 (fr) Systeme de support de donnees dans lequel une carte a memoire sans contact est utilisee
KR0163237B1 (ko) 제어 시스템, 신호변조 및 복조 방법
EP1342163B1 (en) Method and apparatus for communicating with a host
US7512726B2 (en) Reconfigurable flash media reader system
US20110183635A1 (en) Contactless integrated circuit card with real-time protocol switching function and card system including the same
KR101316679B1 (ko) 데이터 통신 시스템, ｉｃ 카드 기능을 실행하는 디바이스및 그 제어 방법, 및 정보 처리 단말기
EP0542229B1 (en) Method for contactless communication between a semiconductor data recording medium and a reader/writer device
EP1845475A1 (en) Communication medium, communication medium processing apparatus, and communication medium processing system
TW201702891A (zh) 具有多重模式調變之增強虛擬ｇｐｉｏ
JPS63184184A (ja) メモリパツケ−ジシステム
WO1995007515A1 (en) Ic card reader/writer and its control method
US6058440A (en) Programmable and adaptive resource allocation device and resource use recorder
JP3717995B2 (ja) 無接点型メモリカードの通信回路
JP3690873B2 (ja) 無接点型メモリカード・システムの通信回路
JPH01258191A (ja) 情報カード装置
US6885217B2 (en) Data transfer control circuitry including FIFO buffers
JP3071912B2 (ja) 半導体記憶媒体へのデータ転送システムにおけるリセット方法およびこの方法の実施に適した半導体記憶媒体
JPH05143792A (ja) 非接触形情報媒体に対するデータ伝送システム
JPH10302036A (ja) 無接点型メモリカード
JPH02158825A (ja) Ｉｃカード装置
JPH05135221A (ja) 半導体記憶媒体におけるデータの非接触転送方法
JP2945123B2 (ja) 通信システム
Almesberger Neo900 NFC Subsystem Draft
JPH05135220A (ja) 半導体記憶媒体におけるデータの非接触転送方法
JPH06337737A (ja) データ送受信システム

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1997918397

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 08981785

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1997918397

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1997918397

Country of ref document: EP