WO1995008464A1

WO1995008464A1 - Appareil de commande antiblocage

Info

Publication number: WO1995008464A1
Application number: PCT/JP1994/001553
Authority: WO
Inventors: Yoshio Katayama; Kazumi Yasuzumi; Masahiro Sakaguchi
Original assignee: Sumitomo Electric Industries, Ltd.
Priority date: 1993-09-21
Filing date: 1994-09-21
Publication date: 1995-03-30
Also published as: EP0669238A4; KR100215266B1; EP0669238A1; DE69415495D1; EP0669238B1; US5735583A; DE69415495T2; KR950704142A

Description

明細書

アンチ口つク制御装置

技術分野

この発明は、自動車ブレーキの制御を行うアンチロック制御装置に闋する。

背景技術

近年、自動車の車輪を制御するブレーキ装置に対して、自動車の路面走行状態に応じて最も有効にブレーキ装置を制御するァンチロック制御装置を装着することが広く普及している。

アンチロック制御装置は、車両のブレーキ制動時に車輪が口ック又は口ソクしそうになると、ホイールシリンダのブレーキ液圧を減圧し、ロック状態が面復すると再びブレーキ液圧を加圧して制動を行い、これを短時間に繰り返すように制御するものである。これにより車両安定性を保つたまま減速することが可能となる。

アンチロック制御装置は、制動時にブレーキ液圧を減圧することによつて機能するものであり、システムの正常時は当然としてもシステムの故障時に対しても高い安全性が要求される。従って、車輪速センサからの入力信号に基づいて車輪速、加速度、推定車体速度、スリップ率などを演算し、その演算結果に基づいてホィールシリンダの液圧減圧指令するなど種々の機能に対しても高い信頼性が必要となり、故障時には確実に不必要な減圧を禁止するような構成とする必要がある。

このようなアンチロック制御に対する種々の要求に適合する制御回路として、例えば米国特許公報第 4 , 5 4 6 , 4 3 7号、あるいは特開昭 6 3 - 2 3 3 4 0 1 号公報に開示されたものがある。

第一の公報による制御面路は、 2つの独立のマイクロコンビュータから成り、それぞれのマイクロコンピュータは互いに相手方に自己の情報を送り、互いに方を監視しながら主となるコンピュータにより制御バルブ等を制御している、第二の公報による制御面路は、入力信号を 2分してその 2分された各々の信号を 2つの独立なマイクロコンピュータに入力し、. 互いのマイクロコンビュータにて同じ計算処理を行い、独立に出力信号を出力して同じ出力が出ているか否かを確認し、出力信号が異なる場合は安全性が確保できる範囲まではその差信号に基づいて決定される信号によりアンチロック制御を行い、出力信号の差が大きくなるとアンチロック制御を停止するように構成されている

しかしながら、上述した従来のアンチロック制御面路は、いずれの公報によるものも、マイクロコンピュータを少なくとも 2以上必要とし、制御動作の確実性を期する上では優れているが、制御装置が大きくなりかつ高価になるという問題がある。

上記問題に対処する手段の 1 つとして、 1 つのマイクロコンピュータを使用し- このマイクロコンピュータ内に従来の 1 つの組立のマイクロコンピュータで処理するのと同じ機能部を設けたものを採用することができる。

しかし、このようなマイクロコンピュータでは、 2つの系の信号を処理する制御プログラムは 2つ設けることができるが、制御プログラムによる論理演算処理をする機能部分は 1 つしかないから、この処理機能部分に異常又は故障が生じていれば、異常又は故障が生じているに拘らずその処理結果が検出することができないという問題が出る。

この発明の目的は、上述した従来のァンチロック制御装置の問題点に留意して. 検出された車輪速度情報を 2系統に分岐したそれぞれの信号を 1 つのマイクロコンピュータ内の演算論理回路で処理して、従来の 2つの独立したマイクロコンピユータで処理するのと同様に高い安全性、確実性、高信頼性を確保しつつコストを引き下げることのできるアンチロック制御装置を提供することにある。

さらに、この発明のもう 1 つの目的は、上記 1 つのマイクロコンピュータ内に. その中央演算論理回路がこれに直接関連する機能部分に対して有する命令系を予め他の簡易なチヱックプログラムによりチユックするチュック演算回路を付加し. 1 つのマイクロコンピュータであっても高い安全性、確実性、信頼性を確保したアンチロック制御装置用の制御演算論理回路を提供することにある。

発明の開示

この発明は、車輪速度検出手段で検出した車輪速信号を 2系統に分岐し、この分岐した入力信号を単一の制御演算論理回路の異なる入力端子に入力し、まず分岐された入力信号の一方を、第一の処理として第一演算回路と第一変数格納面路により処理して第一の出力を決定し、この決定に基づいた出力信号を所定の出力端子より出力し、第二の処理として前記分岐された他方の入力信号を、第一演算回路と同様な第二演算回路と第一変数格納面跎と同様な第二変数格納回路により処理して第二の出力を決定し、この第二の出力信号を前記第一の出力端子とは別の端子より出力し、第一の出力と第二の出力は、出力決定論理回路によって決定処理されこの処理後の信号を比較論理演算して出力信号の異常を検出する出力異常検出回路を有し、上記決定処理された信号により電磁弁、リレー等の制御対象を駆動するようにして成るァンチロック制御装置である。

上記のように構成したこの発明のァンチロック制御装置では、車輪速度検出手段からの車輪速度信号が各々入力処理面路をへて単一の制御演算論理回路の異なる入力端子に 2分されて入力され、前記制御演算回路での演算結果により出力信号が同一チップの異なる端子から出力される。この出力信号は出力決定論理回路にて処理されて少なくとも電磁弁を駆動しブレーキ液圧を調整することにより車輪のロックを防ぐ。

演算論理回路では 2つの入力信号が比較され、その差が一定範囲内であれば正常と判断され、通常のァンチロック制御が行われる。一定範囲を超えると、異常と判断され、制御は停止される。これらの制御及び監視が従来と異なり単一の制御演算論理回路で行われる。

上記ァンチロック制御は、基本的には車輪速度信号を基準として種々の演算が行われ、加減圧判断が行われる。しかし、車体加速度は車輪速信号を微分したものではブレーキの制動で車体が急激に減速された際には必ずしも正確ではないため、一般に加速度検出手段が別個に設けられている。

従って、上記車体加速度信号を制御演算論理回路に入力する場合も車輪速度信号と並列に 2系統に分岐して入力するのが好ましい。この加速度信号は、演算回路へ基準加速度信号として送られ、一般には車輪速度信号から微分して得られる加速度信号と一定以上の誤差が生じたときは、車体加速度検出手段からの加速度 i 号が正しいものとして基準値として用いられる。

スイツチ入力検出手段からのスィッチ信号は、アンチロック制御の精度を向上させるために入力されるが、この場合もそのスィッチ信号により加減圧判断の要素の 1 つとして用いられる。

上記制御装置の実施態様として、第一及び第二変数格納回路については.. 第一の処理に用いる入力信号を第一変数格納回路に格納した後に直ちに第二の処理に用いる入力信号を第二変数格納面路に格納し、その後前記第一の処理を第一変数格納回路に格納された入力信号に基づいて行い、その後第二の処理を第二変数格納回路に格納された入力信号を用いて実施するように構成することができる。又、別の実施態様として信号の比較論理演算により検出する入力比較処理部、入力信号に基づいて所定の演算プログラムに従って車輪速度、基準車輪速度、スリップ率等を求め、その演算結果により加圧、減圧又は保持などの制御信号を出力する加減圧判断部、及びその出力信号を所定の端子に分配する出力分配処理部から成り、前記各出力信号は出力処理面路にて処理され電磁弁、リレー等の制御対象を駆動するようにして成るアンチ口ック制御装置とするのが好ましい。この場合、ロック又はロック傾向を判断する際に加減圧判断部に送られる加速度信号に関して、車体加速度検出手段で検出板車体加速度信号を入力処理して 2 系統に分岐し、分岐されたそれぞれの信号を前記単一の制御演算論理回路の他の異なる入力端子に並列に入力し、制御演算論理回路は車体加速度信号の異常を両信号の比較論理演算により検出する他の入力比較処理部を備え、その入力信号を加減圧判断の際の基準加速度信号として前記加減圧判断部へ送るようにするのが好ましい。

又、前記入力信号として、ブレーキスィッチ信号を追加し、この追加された入力信号も 2重に処理する構成とすることが好ましい。

さらに、前記単一の制御演算面路が所定の出力端子と他になにも接続されていない所定の入力端子を接続し、当該出力端子より所定の信号を出力し入力回路で確認することによる入力端子監視面路を持つようにすることもできる。

さらに、前記出力異常検出部が出力の正常確認を 2つの出力の時間差が前記直列演算処理にて生じる最大の出力時間差以下の時正常と判断し、その最大の出力時間差より大きい時正常な出力でないと判断するようにしてもよい。

さらに上述したもう 1 つの目的に対処する手段としてこの発明は、入力端子と出力端子を有し、入力嬙子からの入力信号を処理する演算回路とこれら入力信号や演算処理による変数を記憶する変数格納回路とこれらの回路による信号処理をし出力を決定する中央演算論理回路を内蔵する単一の制御演算^理回路から成り . 上記演算回路内に、所定の論理 · 演算処理をして中央演算論理回路の作動をチュックする第一-及び第二のチェック演算回路を設け、両チュック演算回路による 'i 理 · 演算処理の結果が不一致の場合は異常信号を出力するように構成したァンチ口ック制御装置用制御演算論理回路としている。

第六の発明では、単一の制御演算論理回路（マイクロコンピュータ）であり、演算回路と変数格納回路も単一のものであることが前提である。従って、これによりアンチロック制御する場合は、従来のような 2つのマイクロコンピュー夕により並列処理する、あるいは相互監視するような制御ではなく、通常の単一のマイク口コンピュータで処理するのと全く同一の処理をすることになる。但し、そのような処理をするだけでは作動の安全性、確実性、信頼性を確保する上で何らチェックする機能がないことになる。

そこでこの第六の発明では従来のマイクロコンピュータの異常動作のチヱックのために、第一及び第二のチ - ック演算回路を設けて異常状態の発生を検出し、作動の安全性、確実性、信頼性を確保することとしたのである。

この場合、第一、第二のチェック演算回路による作動の確認は、中央演算論理回路による通常の制御プログラム（この発明ではアンチロック制御）による処理が開始される前に一般的には行なわれる力;、必ずしもそのようなプログラム制御の開始前でなくても、制御プログラムの途中あるいは終わりの後で行なうようにしてもよいことは勿論である。

上記発明の実施態様としては、前記入力端子を同一の入力信号を 2つに分岐して入力する異なる入力端子とし、前記演算回路と変数格納回路が、分岐された入力 ί言号の一方を処理する第一演算面路と第一変数格納面路、及び他方の入力信号を処理する第二演算回路と第二変数格納回路から成り、中央演算^理面路は上記第一と第二の各面路による信号処理をし第一と第二の出力を決定するように設けられ、前記出力端子は上記決定された出力を出力する異なる端子として備えられ. 前記第一及び第二のチュック演算回路による論理、演算処理を上記第一及び第二演算回路による論理 · 処理の前に行なうようにしたものとすることもできる。一 t この発明の制御演算論理 E g各では、第一の発明の単一の制御演算^理回路内に第一及び第二のチヱック演算回路を設けている。これにより、アンチロック制御のための本来の制御プログラムによる論理 . 演算処理を開始する前に、両チック演算回路の論理 · 演算処理の結果の一致、不一致により中央演算論理回路の正常又は異常の判断をする。

上記 2つのチェック演算面 Kさによるチック動作をする場合も、第一の演算面路と変数格納回路に対する中央演算論理回路の命令系と、第二の演算回路と変数格納面路に対する中央演算論理回路の命令系に対しては、制御演算論理回路による本来の第一の制御プログラムと第二の制御プログラムを処理するのと同様な順序で行なわれる。

上記 2つの論理 · 演算処理の結果が一致していれば中央演算論理回路は正常であるとして、その後制御演算論理回路による本来のァンチロック制御が行なわれる。不一致の場合は、中央演算論理面路に異常があるものとして異常信号が出力される。

上記の正常、異常のチェックをする場合、 2つのチェック演算回路の一方による命令コマンドが対応する変数格納回路のデータに対し乗算と減算による演算処理をし、他方のチェック演算回路による命令コマンドが対応する変数格納回路のデータに対し除算と加算による演算処理をするのが好ましい。

このように、一方の命令コマンド系による演算処理結果変数格納回路に格納されるデータと、他方の系のそれとは演算処理が異なつていても中央演算論理回路が正常である限り、必ず一致するように命令コマンドに含まれる演算処理內容を設定することにより単一の制御演算論理回路であっても単一の制御演算論理回路であっても、 2つの系での処理を高い安全性、信頼性をもって確宾に実施できるのである。

この制御演算論理回路の実施態様としては、前記第一及び第二のチック演算回路が、一方はいずれかの変数格納回路のデータに対し乗算と減算による演算処理をし、他方はもう一方の変数格納面路のデータに対し除算と加算による演算処理をするというように、第一と第二のチ . ック演算回路で行なう演算処理は互いに背反とするのが好ましい。その場合 , 前記四則演算による命令コマンドのチェ y クを入力信号の論理演算命令、フラグのセット、リセット、判断文、値の代入、値の取出しを含む中央演算論理回路の全ての命令コマンドに対して行なうように両チュック演算面路を設けたものとするとよい。

この実施態様では、中央演算論理回路の全ての命令コマンドに対して四則演算によるチヱックをするように第一と第二のチヱック演算回路を設けている。このため、中央演算論理回路の命令コマンドは、実際のプログラム制御を実行する前に正常であるかがチックされるから、安全性、確実性、信頼性が確保されるのである。

図面の簡単な説明

7

図 1 は実施例のァンチ。ック制御回路の全体概略ブロック図、図 2 は制御論理演算回路の概略フローチャート、図 3 は、制御論理演算回路の詳細なフローチヤート、図 4 は入力端子監視処理部のフローチヤ一ト、図 5 は比較処理部のフローチャート、図 6 は変形実施例のマイクロコンピュータのブロック図、図 7 は命令コマンド群実行プログラムの概略フロー及びプログラムの実例である。発明を実施するための最良の形態

以下この発明の実施例について図面を参照して説明する。 ♦

図 1 は実施例のアンチロック制御面路のブロック図である。〜 S ₄ は車輪速度センサであり、車輪の面転速度に比例した周波数の信号を発生する。 Gは車体加速度センサであり、 S Wはストッブスィツチ信号の検出手段である。

車輪速度センサ〜 S ₄ からの信号は入力処理 Μΐ δ各 1 へ入力され、ここで波形整形され 2値化信号に変換された後それぞれ 2系統に分岐されて次のワンチップマイクロコンピュータ 1 1 の入力ポートを経てマイクロコンピュ一タ内部に所定のタィミングで読み込まれる。この時、車輪速度センサからの信号はポート Ρ οい Ρ Ηに入力され、車輪速度センサ S ₂ からの信号はポート Ρ _{0 2}、 Ρ に入力され、 S ₃ は P _{0 3}へ、 S ₄ は P _{0 4}、 P _{1 4}へというように入力される。

又、加速度センサ Gとストップスィツチ信号検出手段 S Wからの入力は、それぞれ入力処理面路 2で処理され波形整形された後、 2系統に分岐されてマイク口コンピュータ 1 1 へ送られる。加速度センサ Gの信号はボート P _{0 5}、 P , ₅に入力され .、スィッチ信号はボート P。 ₆.、 P , ₆へ入力される。

入力された車輪速度信号は、マイクロコンピュータ内の制御演算回路にて演算処理される。制御演算面路は、図 2に示すように、入力格納処理部と、第一演算処理部、加減圧判断処理部、出力決定部.、及び出力格納部と、第一演算処理部から出力格納部までと全く同じ第二の処理部と、さらに出力処理部、入力端子監視処理部、出力比較処理部とから構成されており、これらは全て 1つのワンチップマイク πコンピュータ内に内蔵されている。さらに、後で説明する出力処理部- 入力端子監視処理部、出力比較処理部も同様にマイク αコンピュータ内に内蔵されている。

入力格納処理部 G, は、 2系統に分岐して入力された信号をメモリの所定アドレスに格納して記憶し、第一演算処理部 G₂ は上記入力信号に基づいて車輪速度の計算、車輪加速度の計算、推定車体速度の計算、スリップ量の計算などの必要な演算処理をする。そして加減圧判断処理部 G₃ は上記演算処理の結果から加圧- 減圧信号のいずれを出力すべきかを判断し、出力決定部 G₄ から出力すると共に出力格納部 G ₅ のメモリにその出力信号を記憶する。

上記第一演算処理部から出力格納部までの機能構成部については第二演算処理部〜出力格納部 G₆ 〜G₉ として全く同一のものがもう一組設けられている。上記 2組の処理部は前記車輪速度信号を 2つに分岐し、それぞれ異なる端子から入力される信号を処理するのに対応している。

出力処理部 G₁₀は、上記 2組の演算処理部〜出力決定部までの機能に基づいて得られる出力信号を電磁弁ゃリレーなどの制御対象の各系統ごとに 2つずつの出力端子 P ₂₁ _ P ₃₁から出力信号を出力する。出力端子 P₂₂— P₃₂、 P 23 - P 33. P 24 - P 34. P ₂₅- P 35. P 26 — P₃₆についても同様である。

入力端子監視処理部 G,,は、出力端子 P ₃₇からの出力を入力端子 P , ₇へ入力し- 入力端子自体の故障などによる異常を監視し、異常を検出するとその異常信号により制御対象である電磁弁等の駆動を停止させる。

上記出力信号は、 NAND素子 d 、 NO R素子 C₂ から成る出力比較処理部 G₁₂を経て駆動部 1 2へ送られ、電磁弁〗 3 , を駆動する。 NAND素子 C, 〜〇 ₁₁^^101?素子〇₄ 〜じ ₁₂と電磁弁 1 3₂ についても同じである。なお、上記 NO R素子 C ₂ 、 C₄ 、 C₆ 、 C₈ 、 C ,。、 C₁₂へはウォッチドツグ面路 1 4の出力信号が入力されるようになつており、マイクロコンピュータの動作異常があるとその異常検知信号により N 0 R素子の出力をカツ卜することにより作動の安全性を確保するようにしている。

加速度センサ Gとストップスイツチ信号検出 S からの信号については、図示省略しているが、制御演算面路内に上記入力格納処理部以下と同機能の処理部がそれぞれの信号に対応して設けられ、それぞれの信号の異常の有無を判断できるようにしている。

なお.、 1 5は出力信号のモニタラインである。

上記のように構成した実施例の作用について、図 3のフローチャートを参照して説明する。

まず車輪速度センサ〜S₄ 、 G、 SWからの信号を入力処理面路 1、 2で入力処理した後、入力格納処理部ではステップで演算レジスタ R Oグル —プに設定した状態で入力信号 S！〜S₄ 、 G、 S Wをそれぞれポート P から読み込み（ステップ S₂ ) 、かつその入力信号を R AMの $ F D₀。〜。₅番地のアドレスに格納する（ステップ S ₃ ) 。

次に、ステップ S ₄ で演算レジスタを R i グループに設定した状態で 2つに分岐した他方の入力信号 S , 〜 S ₄ 、 G、 S Wをポ一ト P , ,〜₁₆から読み込み（ステソプ S₅ ) 、かつその入力信号を R AMの $ F E₀₀〜₀₅番地のァドレスに格納する（ステップ S ₆ ) 。

その後、再びステップ S₇ で演算レジスタを R 0グループに設定して入力信号を R AMの $ F D ₀₀— ₀₅番地から呼び出し（ステップ S₈ ) 、その入力信号を周波数に比例した制御変数 WS , 〜₄ 、 WS G、 WS Sに変換し、これらに基づいて

車輪速度の計算

車輪加速度の計算

推定車体速度の計算

スリップ量の計算

を行なう（ステップ S ₉ ) 。ステップ S , oでは上記計算結果に基づ ⁽、て加減圧判断の処理をする。即ち、スリソプ量によつてさらに減圧すべきか又は加圧すべきかを判断する。

この加減圧判断は、前のステップ S ₉ での演算により求められた変数に基づいて実施し、例えば、車輪速度が基準車輪速度を下回るとその速度差に応じて前記電磁弁を加圧から減圧又は保持のいずれの方向に操作する制御信号を出力するかを判定する。そして、これによりステップ S Ηでアンチロックブレーキ装置のブレーキ圧制御用の電磁弁 V 1、 V 2を開閉するための制御信号を出力する。これは、上記車輪速度が基準車輪速度を所定量下回ると、車輪のスリップ率が増大し、ブレーキ制動によるタィャ摩擦力が有効に利用されていないことを意味する。従って、ブレーキ制動中にも拘らず極めて短時間の間ブレーキ制動力を減少させ、そしてスリップ率が面復してくれば再びブレーキ制動を保持又は加圧の方向に操作する。以上の操作をすることによつて車輪の口ックを防止できる。上記判断に基づいて出力決定部 G₄ により出力が決定される。上記出力信号は RAMの $ F D,。一 , ₅番地のァドレスに格納する。

次に、ステップ S ₁₃での演算レジスタをグループに設定して入力信号を R AMの $ F E ₀₀— ₀₅番地からの呼び出し、入力信号の周波数に比例する制御変数 W S I へと WS G、 WS Sに変換して

車輪速度の計算

車輪加速度の計算

推定車体速度の計算

スリップ量の計算

を行なう（ステップ S ₁₅) 。この場合は、入力 ί言号は他方の入力端子からのものである。

そして、第一のグループの場合と同様に、加減圧判断をし（ステップ S _{l fa}) 、その判断に基づいて出力を決定して出力し（ステップ S ₁₇) 、その出力信号を R AMの $ F E,。― ₁₅番地のァドレスに格納する。

以上で一方と他方の端子グループからの入力信号による加減圧判断した出力が決定される _e 他方の端子グループからの出力はポート P₃₁〜₃₆から出力する（S , 9 ) 。一方の端子グループからの出力をする場合は、演算レジスタを R 0グループに設定した状態で（ S ₂₀) 出力信号を R A Mの $ F D ₁₀- ₁₅番地から読み出して（ S _{2 I}〉ボート P ₂₁〜₂₆から出力する（ S ₂₂) 。

この場合、例えば出力 P ₂₁、 P ₃₁について見ると、電磁弁の駆動要求時に、出力端子の信号は H I となり C , の N A N D素子に信号が入力される。従って、電磁弁駆動要求時は P _{Z 1}と P ₃₁の両方の信号が H I となり C , の出力が L OWとなる。 C , の出力信号は C ₂ の N O R素子に入力される。 C ₂ には WD信号が入力されている。

WD信号はワンチップマイクロコンピュータが暴走または異常停止した場合信号が H I になる監視信号である。従って、通常時には W D信号は L OWであり、前記の電磁弁駆動要求時に C , より L OW信号が入力されているので C ₂ より電磁弁 1 3 , ( V I ) の駆動信号が駆動回路 1 2 , ( D V 1 ) に出力され、電磁弁が実際に駆動される。この処理は他の電磁弁 1 3 _Z 〜₄ ( D V _Z 〜₄ ) 、に対しても同様の処理となつている。

上記出力をマイクロコンピュータが出力する際に、同時にその入力端子での入力の異常が入力端子監視部 G Hでチックされる。この監視は、演算レジスタを R ₂ グループに設定した状態で、図 4に示すように H I 出力をポート P ₃₇から出力してポート P ₁₇へ送り、その入力信号が H I であるかどうかを判断し、 H I であれば正常として次に L OWをポ一ト P ₃₇からポート P へ送りその入力信号が L〇 Wであれば正常と判断できる。

それぞれの判断で H I に対して H I でなく、あるいは L OWに対して L OWでなければ入力端子のいずれかに異常があるものとして異常信号を出力し、異常処理をする。この入力端子の異常処理は、各電磁弁（V , 〜V ₄ ) への出力を O F Fとすることによりアンチ口ック制御装置の作動を禁止するものである。図示省略しているが一般にこの作動禁止状態においてはその状態を表わす信号により警告灯を点灯させ運転者に注意を促す。

入力端子の異常の有無をチュックした後、上記出力の異常の有無をチェックする。出力比較処理部 G _{1 Z}では、ステップ S ₂₆で上述した 2つのグループの出力端子からの出力（ $ F D ₁₀〜₁₅、 $ F E ₁₀〜₁₅) とポート P ₄₁〜₄₆を介して出力信号のモニタ一値を読み込み、次のステップ S ₂₇で上記第一グループの出力信号、及び出力決定部で決定された決定出力信号の 3者がそれぞれ比較される。

上記出力信号の比較は、例えば図 5に示すフローチャートにより行われる。まず変数 Nの初期値を 0にセットし、ステップ S_Z7, で第一グループと第二グループの出力信号を F D ₁₀〜₁₅、 F E ₁₀〜₁₅がー致しているかを判断し、一致していればステップ S ₂₇₂ で第一グループ F D_{I 0}〜₁₅の値にモニター信号（ポー卜 P 〜_{4 ί)}) がー致しているかを判断する。

一致していれば、ステップ S₂73 で異常状態の発生回数を計算するカウンタ F T I Mから 1を減算し（但し、 FT I Mの M I Nは 0とする）、ステップ S₂₇₄ で変数 Nを 1 インクリメントした後、ステツプ S₂₇₅ で変数 N= 5であるかを判定する。最初は N = 0であるから、フローは先頭に戻り、再び出力信号の比較を行なう。

上記出力信号の比較は、変数 N= 0〜 5について繰り返されるが、その比較フローの進行中に、例えばステップ S₂₇₁ で F D₁₍₎〜_1S、 F E _{1 ()}〜₁₅のいずれかの信号が互いに一致しないときは、ステップ S_Z76 へ進んでカウンタ FT I Mに 3 が加算される。ステップ S ₂₇₂ で不一致が生じたときも同様である。

そして、ステップ S ₂₇₇ でカウンタ F T I Mが 6以下であるかどうかを判定するが、 F T I Mが 6以下であれば、即ち異常発生状態が 1面以下であれば未だ正常であると判定し、通常のフ口一のルートへ戻す。 FT I Mが 6を越えていれば異常発生面数が 2以上となりこれを異常と判断して異常処理をする。

以上で出力信号の異常がモニタされるが、上記モニタラインにより、指令出力とモニタ出力の不一致が発生した場合も、各電磁弁（DV, 〜V₄ ) への出力を O F Fとすることによりアンチロック制御装置の作動を禁止する。図示省略しているが一般にこの作動禁止状態においてはその状態を表わす信号により警告灯を点灯させ運転者に注意を促す。

以上の説明は主として車輪速度信号に基づくアンチ口ックの基本制御であるが、かかるアンチロック制御においてロック又は口ック傾向の判断をして加減圧信号を指令する際に演算処理部には車体加速度センサ Gからの加速度信号が基準加速度信号として与えられる。この加速度信号は、演算処理部において車輪速信号を微分して得られる加速度信号に対して参照される。そして、この微分演算による加速度信号がセンサ Gからの加速度信号により所定以上の誤差が生じたときは、車輪速から得られる加速度信号に代えて基準加速度信号として用いられる。さらに、ストップスィソチ信号検出手段 S Wからのスィッチ信号も加速度センサ Gの場合と同様な方法で演算処理部へ送られる。ストップスィツチ信号は、例えばストップスィッチ信号の入力されたタイミングとその後の車輪速度の変化率の関係より運転者が行なうブレーキ装置への入力速度を推定し、前記推定された入力速度を用いて加减圧判断における減圧感度の調整を行なう。

本実施例では入力の車輪速度は 4系統また出力のバルブは 4個、リレー 2個の構成としているが、もちろん入力、出力の系統数はこの実施例に限定されるものでなく、例えば入力 2系統出力のバルブ 3個リレー 1個等でもよい。

図 6に上述した実施例に使用されているマイクロコンピュータ 1 1 の内部構成を一部変更した実施例のマイクロコンピュータ 1 1 ' についてブロック図で示している。入口信号は、図 1 の入口処理回路 1又は 2 で処理された後 2つに分岐される信号（例えばポート P _{0 1}と P ）に相当している。なお、この変形例は主としてマイクロコンピュータ 1 1 ' 内の改良に関しているため、アンチロック制御装置全体としての構成の図示は省略しているが、実際に使用されるときは図 1 と全く同じように接続されることは説明するまでもないであろう。

1 1 1 (1) 、 (2) は、図示のように I 0ポート（1) 、 (2) を示し、 2つに分岐して入力される全く同じ 2つの入力信号を異なる端子である I / Oボート（1) 、 (2) から入力する。図示省略しているが、出力端子として 2つの異なる端子が I Z 0ポ一トとして設けられていることは勿論である。

1 1 2 はデータバス、 1 1 3 はレジスタ 1、 2を含む一時記憶部（ランダムァクセスメモリ： R A M ) 、 1 1 は固定記憶部（リードオンリメモリ： R O M ) 1 1 5 は中央演算装置（ C P U ) である c レジスタ 1、 2 は完全に独立な 2 つのレジスタとに設けられているのではなく、 1 つのメモリ内の使用する領域を 2つに分けて使用される。このレジスタ 1、 2 は I / 0ポート（1) 、 (2) からそれぞれ送り込まれる入力信号をそれぞれの対応する領域に一時的に記憶し、かつ C P

U 1 1 5で演算された結果を一時的に記憶する。

R 0 M 1 1 4 は本来のアンチロック制御用のプログラムが制御プログラム 1、 2 にそれぞれ記憶されており、この場合も完全に独立の R O Mが 2つ設けられているのではなく、記憶メモリの領域を 2つに分けてそこに制御プログラム 1、 2 が設けられている。さらに、この実施例では R O M 1 I 4には、図示のように、命令コマンド群 1 実行プログラム、命令コマンド群 2実行プログラム（コマンド実行プログラム 1、 2 と呼ぶ）が含まれている。この 2つのプログラムも 2つの R 0 M 1 1 4内の 2つに分けた領域のそれぞれに設けられている。

C P U 1 1 5 は、通常のものであり、アキュムレータ、一時レジスタ、マイク口 R〇 M (コマンド群）、 A L U (アルゴリズムユニット）などを含む。

上記構成の単一のマイク口コンピュータを用いてアンチロック制御を行なうのであるが、通常のアンチロック制御の動作については前述の第一実施例で詳しく説明した通りであり、以下ではこの変形実施例の特徴部について説明する。なお、第一実施例のフローチャート（図 3 ) との関係を明確にするために補足説明すると、入力格納処理部は上述の R A M 1 1 3 に対応し、レジスタ 1、 2が含まれている。又、第一演算処理部 G ₂ のステップ S ₉ のプログラムが制御プログラム 1、第二演算処理部 G ₆ のステップ S i ₅のプログラムが制御プログラム 2 に含まれている。

その他の各種演算の実行、加減圧判断、出力決定等については C P U 1 1 5が行なうことについては説明するまでもないであろう。

さて、この変形実施例の特徴的な作用については次の通りである。図 7 の（ a ) にその主な動作プログラムの流れを、（ b ) に一例として四則演算の確認について示している。この場合、（ a ) ではレジスタ 1 を用いたコマンド実行プログラム 1 による論理演算の実行とレジスタ 2を用いたコマンド実行プログラム 2による論理演算の実行は互いに並列に行なわれるように表示しているが、これは理解し易くするため便宜上そのような表示をしており、実際の実行は勿論レジスタ 1 の後にレジスタ 2 について行なわれる。

ここで、コマンド実行プログラム 1、 2の内容であるか、ここでは図？の（ b ) に示すように、レジスタ 1 を用いる場合、例えばある入力値（ λ' ) に対しこれを 2倍（乗算）し、その後その値から基の値を差引く（減算）という計算処理をするプログラムである。レジスタ 2を用いる場合、入力値（ X ) に対しこれを 2で割り（除算）、次にその値を 2つ加える（加算）という計算処理をするブログムであ。

上記入力値（ X ) は、アンチロック制御開始時の入力信号を用いてもよいか、必ずしも入力信号に限らず、外部からあるいは内部にそのような特別な信号の発生部を設けて入力値としてもよい。例えば簡単な例として 1 0 0 -. 又は 1 0 0 0 ( 1値化信号）などである。

以上のようなコマンド実行プログラム 1、 2を用いて、例えば上記入力値（ X ) を、アンチロック制御を開始する前にレジスタ 1、 2にそれぞれ入力して記憶し、この値を用いて実行プログラム 1、 2 の上記四則演算を C P U 1 1 5で実行すると、レジスタ 1、 2 には演算後の値がそれぞれ記憶され、さらにレジスタ 1、 2

5

のそれぞれの値が比較される。

その結果、 C P U 1 1 5 による処理、命令が正しく行なわれていれば、レジスタ 1 と 2の記億値は一致するはずであり、これにより C P U 1 1 5 の正常機能が確認される。上記の正常状態が確認されれば、図 7 の（ a ) に示すように、本来のアンチロック制御がレジスタ 1 と 2を用いて行なわれることは勿論である。比較の結果が不一致であれば C P U 1 1 5 の機能のどこかに異常があるとして異常の検出信号が出力される。従って、この場合は異常検出信号によりフュールセーフ機能が動作し、アンチロック制御は停止される。

以上のように、単一のマイクロコンピュータであっても、その内部に 2つの演算処理機能を設け、アンチロック制御が開始される前に予め C P Uの機能が正常であることを確認することによって安全性、確実性、信頼性をさらに向上させることができるのである。

なお、上記変形例では命令コマンド群実行プログラムの例として上記のような四則演算プログラムを示したが、プログラムの内容としてはフラグのセットノリセット、判断文、値の代入ノ取り出しなど各種のものがあり、これら命令コマンドの全てが正常であることを確認することにより C P Uの機能を有効に確認できるものでなければならない。

又、上記実施例では命令コマンド群実行プログラムによるチヱックは、本来の制御プログラム開始前に行なわれるとしたが、必ずしもプログラム開始前でなくともその途中、あるいは終了後であってもよい _c

さらに、本来の制御プログラムが 2つの演算処理機能の中にそれぞれ含まれる単一のマイクロコンピュータを例として説明しているが、 1 つの演算処理機能を有する通常のマイクロコンピュータに適用することもできることは説明するまでもない。 2つのチユック用の命令コマンド群実行プログラムて、中央演算論理回路の全命令機能をチュックすることにより従来の並列処理あるいは相互監視による機能以上のものが得られるからである。

産業上の利用可能性

この発明のァンチロック制御装置は単一の演算論理回路に 2つに分岐された入力信号をそれぞれ別々に入力し、その論理面路内で両信号を比較することによつて入力信号の異常をチヱックしながらァンチロック制御するものとしたから、単 —のマイクロコンピュータによりアンチロック制御装置を構成し、作動の安全性. 確実性を確保しながら装置全体のコストを低減し、高い信頼性を得ることができ. 自動車のアンチ口ックブレーキに適用すると有利である。

又、上記ァンチロック制御装置に用いられる単一のマイク口コンピュータに対し、その內部プログラム中に中央演算論理回路（C P U ) の機能が正常であるかどうかを確認するための機能を追加したマイクロコンピュ一タである制御演算論理回路の発明では、アンチロック制御を開始する前に C P Uの機能が確認されるから、さらに安全性、信頼性、確実性の向上したものが得られる。

Claims

請求の範囲

1 . 車輪速度検出手段で検出した車輪速信号を 2系統に分岐し、この分岐した入力信号を単一の制御演算論理回路の異なる入力端子に入力し、まず分岐された入力信号の一方を、第一の処理として第一演算回路と第一変数格納回路により処理して第一の出力を決定し、この決定に基づいた出力信号を所定の出力端子より出力し、第二の処理として前記分岐された他方の入力信号を、第一演算回路と同様な第二演算回路と第一変数格納回路と同様な第二変数格納面路により処理して第二の出力を決定し、この第二の出力信号を前記第一の出力端子とは別の端子より出力し、第一の出力と第二の出力は、出力決定論理回路によって決定処理されこの処理後の信号を比較論理演算して出力信号の異常を検出する出力異常検出面路を有し、上記決定処理された信号により電磁弁、リレー等の制御対象を駆動するようにして成るアンチロック制御装置。

2 . 第一の処理に用いる入力信号を第一変数格納回路に格納した後に直ちに第二の処理に用いる入力信号を第二変数格納回路に格納し、その後前記第一の処理を第一変数格納回路に格納された入力信号に基づいて行い、その後第二の処理を第二変数格納回路に格納された入力信号を用いて実施するように構成したことを特徴とする請求項 1 に記載のアンチロック制御装置。

3 . 前記入力信号として、ブレーキスィッチ信号を追加し、この追加された入力信号も 2重に処理するようにしたことを特徴とする請求項 1 又は 2に記穀のァンチック制御装置。

4 . 前記単一の制御演算回路が所定の出力端子と他になにも接続されていない所定の入力端子を接続し、当該出力端子より所定の信号を出力し入力面路で確認することによる入力端子監視面路を持つことを特徵とする請求項 1 乃至 3 のいずれかに記載のァンチロック制御装置。

5 . 前記出力異常検出部が出力の正常確認を 2つの出力の時間差が前記直列演算処理にて生じる最大の出力時間差以下の時正常と判断し、その最大の出力時間差より大きい時正常な出力で無いと判断するようにしたことを特徵とする請求項 1 乃至 4 のいずれかに記載のァンチロック制御装置。

6 . 入力端子と出力端子を有し、入力端子からの入力信号を処理する演算面^ とこれら入力信号や演算処理による変数を記憶する変数格納回路とこれらの回路による信号処理をし出力を決定する中央演算論理回路を內蔵する単一の制御演算論理回路から成り、上記演算回路内に、所定の論理 · 演算処理をして中央演算諭理回路の作動をチェックする第一及び第二のチヱック演算面路を設け、両チュック演算面路による論理 . 演算処理の結果が不一の場合は異常信号を出力するように構成したァンチロック制御装置用制御演算論理回路。

7 . 前記入力端子を同一の入力信号を 2つに分岐して入力する異なる入力端子とし、前記演算回路と変数格納回路が、分岐された入力信号の一方を処理する第一演算回路と第一変数格納面路、及び他方の入力信号を処理する第二演算回路と第二変数格納面路から成り、中央演算論理面路は上記第一と第二の各面路による信号処理をし第一と第二の出力を決定するように設けられ、前記出力端子は上記決定された出力を出力する異なる端子として備えられ、前記第一及び第二のチェック演算面路による論理、演算処理を上記第一及び第二演算面路による論理 · 処理の前に行なうようにしたことを特徴とする請求項 6に記載のアンチロック制御装置用制御演算論理回路。

8 . 前記第一及び第二のチユック演算回路が、一方はいずれかの変数格納面路のデータに対し乗算と減算による演算処理をし、他方はもう一方の変数格納面路のデータに対し除算と加算による演算処理をする面路としたことを特徴とする請求項 6又は 7 に記載のァンチロック制御装置用制御演算論理回路。

9 . 入力信号の論理演算命令、フラグのセット、リセット、判断文、値の代入- 値の取出しを含む中央演算論理面路の全ての命令コマンドを両チック演算回路に振り分けたことを特徴とする請求項 6又は Ί に記載のァンチロック制御装置用制御演算論理回路。