JP3636031B2 - 電子制御装置内のマイクロコンピュータ監視方法 - Google Patents
電子制御装置内のマイクロコンピュータ監視方法 Download PDFInfo
- Publication number
- JP3636031B2 JP3636031B2 JP2000130803A JP2000130803A JP3636031B2 JP 3636031 B2 JP3636031 B2 JP 3636031B2 JP 2000130803 A JP2000130803 A JP 2000130803A JP 2000130803 A JP2000130803 A JP 2000130803A JP 3636031 B2 JP3636031 B2 JP 3636031B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- microcomputer
- peripheral
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012544 monitoring process Methods 0.000 title claims description 96
- 238000000034 method Methods 0.000 title claims description 14
- 230000006854 communication Effects 0.000 claims description 58
- 238000004891 communication Methods 0.000 claims description 58
- 230000002093 peripheral effect Effects 0.000 claims description 55
- 230000005856 abnormality Effects 0.000 claims description 27
- 230000002159 abnormal effect Effects 0.000 claims description 17
- 238000007493 shaping process Methods 0.000 claims description 13
- 230000000052 comparative effect Effects 0.000 claims 1
- 230000005764 inhibitory process Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 230000006837 decompression Effects 0.000 description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 230000007175 bidirectional communication Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000994 depressogenic effect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101001123448 Homo sapiens Prolactin receptor Proteins 0.000 description 1
- 101000577765 Homo sapiens Prolactin-releasing peptide Proteins 0.000 description 1
- 102100029000 Prolactin receptor Human genes 0.000 description 1
- 102100028850 Prolactin-releasing peptide Human genes 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000015607 signal release Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60T—VEHICLE BRAKE CONTROL SYSTEMS OR PARTS THEREOF; BRAKE CONTROL SYSTEMS OR PARTS THEREOF, IN GENERAL; ARRANGEMENT OF BRAKING ELEMENTS ON VEHICLES IN GENERAL; PORTABLE DEVICES FOR PREVENTING UNWANTED MOVEMENT OF VEHICLES; VEHICLE MODIFICATIONS TO FACILITATE COOLING OF BRAKES
- B60T8/00—Arrangements for adjusting wheel-braking force to meet varying vehicular or ground-surface conditions, e.g. limiting or varying distribution of braking force
- B60T8/32—Arrangements for adjusting wheel-braking force to meet varying vehicular or ground-surface conditions, e.g. limiting or varying distribution of braking force responsive to a speed condition, e.g. acceleration or deceleration
- B60T8/88—Arrangements for adjusting wheel-braking force to meet varying vehicular or ground-surface conditions, e.g. limiting or varying distribution of braking force responsive to a speed condition, e.g. acceleration or deceleration with failure responsive means, i.e. means for detecting and indicating faulty operation of the speed responsive control means
- B60T8/885—Arrangements for adjusting wheel-braking force to meet varying vehicular or ground-surface conditions, e.g. limiting or varying distribution of braking force responsive to a speed condition, e.g. acceleration or deceleration with failure responsive means, i.e. means for detecting and indicating faulty operation of the speed responsive control means using electrical circuitry
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/085—Error detection or correction by redundancy in data representation, e.g. by using checking codes using codes with inherent redundancy, e.g. n-out-of-m codes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60T—VEHICLE BRAKE CONTROL SYSTEMS OR PARTS THEREOF; BRAKE CONTROL SYSTEMS OR PARTS THEREOF, IN GENERAL; ARRANGEMENT OF BRAKING ELEMENTS ON VEHICLES IN GENERAL; PORTABLE DEVICES FOR PREVENTING UNWANTED MOVEMENT OF VEHICLES; VEHICLE MODIFICATIONS TO FACILITATE COOLING OF BRAKES
- B60T2270/00—Further aspects of brake control systems not otherwise provided for
- B60T2270/40—Failsafe aspects of brake control systems
- B60T2270/406—Test-mode; Self-diagnosis
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60T—VEHICLE BRAKE CONTROL SYSTEMS OR PARTS THEREOF; BRAKE CONTROL SYSTEMS OR PARTS THEREOF, IN GENERAL; ARRANGEMENT OF BRAKING ELEMENTS ON VEHICLES IN GENERAL; PORTABLE DEVICES FOR PREVENTING UNWANTED MOVEMENT OF VEHICLES; VEHICLE MODIFICATIONS TO FACILITATE COOLING OF BRAKES
- B60T2270/00—Further aspects of brake control systems not otherwise provided for
- B60T2270/40—Failsafe aspects of brake control systems
- B60T2270/416—Wheel speed sensor failure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W50/00—Details of control systems for road vehicle drive control not related to the control of a particular sub-unit, e.g. process diagnostic or vehicle driver interfaces
- B60W50/02—Ensuring safety in case of control system failures, e.g. by diagnosing, circumventing or fixing failures
- B60W50/029—Adapting to failures or work around with other constraints, e.g. circumvention by avoiding use of failed parts
- B60W2050/0292—Fail-safe or redundant systems, e.g. limp-home or backup systems
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24125—Watchdog, check at timed intervals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Transportation (AREA)
- Mechanical Engineering (AREA)
- Regulating Braking Force (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Safety Devices In Control Systems (AREA)
- Valves And Accessory Devices For Braking Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子制御装置（以下、ＥＣＵという）内に備えられるマイクロコンピュータの監視方法に関する。
【０００２】
【従来の技術】
従来より、ＥＣＵ内に備えられるマイクロコンピュータが良好に機能しているか、例えばマイクロコンピュータへの入力が正確に行われているか、若しくはマイクロコンピュータでの演算が正確に行われているか等の監視が行われている。
【０００３】
例えば、マイクロコンピュータからの演算周期を監視ＩＣに入力し、監視ＩＣにて演算周期が正しい周期になっているか否かをウォッチドック監視（以下、ＷＤ監視という）したり、演算を行うマイクロコンピュータと同様の構成のマイクロコンピュータを用意し、各マイクロコンピュータの演算結果を比較することで監視を行ったりしている。
【０００４】
【発明が解決しようとする課題】
しかしながら、ＷＤ監視では監視できる内容が限られ、監視能力が不足するという問題があり、２つのマイクロコンピュータを用いた相互監視では、２つのマイクロコンピュータに入力されるデータに誤りがあれば異常を検出することができないという問題やマイクロコンピュータが２ついるためコスト高になるという問題がある。
【０００５】
本発明は上記点に鑑みて、監視能力に優れ、かつ２つのマイクロコンピュータが必要とされないマイクロコンピュータの監視方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、マイクロコンピュータ（６０）と、周辺ＩＣ（７０）とを備えた電子制御装置（５０）のうち、マイクロコンピュータの異常を監視するマイクロコンピュータ監視方法であって、マイクロコンピュータから周辺ＩＣへデータ通信を行い、受信したデータに基づき周辺ＩＣによってマイクロコンピュータの異常を監視するようにするべく、周辺ＩＣに外部からの信号が入力される入力回路として、外部から周波数信号が入力される波形整形回路（７１）を備え、この波形整形回路の出力を計数し、周辺ＩＣにより、受信したデータと計数された波形整形回路の出力とを比較監視することを特徴としている。
【０００７】
このように、マイクロコンピュータから周辺ＩＣにデータ通信を行い、このデータ通信に基づいてマイクロコンピュータの異常を監視するようにすれば、簡単かつ効果的であり、さらに低コストな構成でマイクロコンピュータの監視を行うことが可能となる。具体的には、入力回路として外部から周波数信号が入力される波形整形回路（７１）を備え、波形整形回路の出力を計数し、周辺ＩＣにより、受信したデータと計数された波形整形回路の出力とを比較監視することによって、マイクロコンピュータの監視を行える。
【０００８】
また、請求項２に示すように、マイクロコンピュータから周辺ＩＣへデータ通信を行い、受信したデータに基づき周辺ＩＣによってマイクロコンピュータの異常を監視すると共に、周辺ＩＣからマイクロコンピュータへデータ通信を行い、受信したデータに基づきマイクロコンピュータによってが該マイクロコンピュータ及び周辺ＩＣの異常を監視する双方向通信を行うようにしても請求項１と同様の効果を得ることができる。
【０００９】
例えば、請求項３に示すように、周辺ＩＣにより、マイクロコンピュータからのデータ通信の間隔を監視するインターバル監視によって、マイクロコンピュータの監視を行うことができる。
【００１０】
また、請求項４に示すように、マイクロコンピュータから周辺ＩＣに複数のデータ通信を行い、周辺ＩＣにより、マイクロコンピュータからのデータ通信の順序を監視するシーケンス監視によって、マイクロコンピュータの監視を行うことができる。
【００１１】
さらに、請求項５に示すように、マイクロコンピュータから該マイクロコンピュータの演算結果をデータ通信し、周辺ＩＣにより、受信したデータと予め規定された異常パターンとを比較監視することによっても、マイクロコンピュータの監視を行うことができる。
【００１４】
なお、マイクロコンピュータの異常が検出された場合、周辺ＩＣにより、即座にマイクロコンピュータが異常であるとする信号を出力させてもよいが、請求項６に示すように、マイクロコンピュータが所定時間異常状態が続いた時に信号を出力させるようにしてもよい。
【００２４】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００２５】
【発明の実施の形態】
（第１実施形態）
本実施形態では、集積回路として、ＡＢＳ（アンチスキッドブレーキシステム）制御用ＥＣＵに本発明の一実施形態を適用する場合について説明する。
【００２６】
まず、図１に、ＡＢＳ制御用ＥＣＵによって制御されるＡＢＳ制御装置の概略構成図を示し、ＡＢＳ制御装置の構成について説明する。
【００２７】
図１に示すように、ＦＲ輪１、ＦＬ輪２、ＲＲ輪３及びＲＲ輪４のそれぞれには、電磁ピックアップ式、磁気抵抗効果素子（ＭＲＥ）式、若しくはホール素子式の車輪速度センサ５〜８が配置されている。これら各車輪速度センサ５〜８は各車輪１〜４の回転に応じたパルス信号を発生させる。
【００２８】
また、各車輪１〜４のそれぞれには、ホイールシリンダ１１〜１４が配設されている。マスタシリンダ１６がブレーキペダル２７の踏み込みに応じてブレーキ液圧を発生させると、２位置弁（増圧制御弁）２１〜２４及び油圧管路を介して各ホイールシリンダ１１〜１４に圧送されるようになっている。なお、ブレーキペダル２７の踏み込み状態はストップスイッチ２９によって検出されるようになっている。
【００２９】
さらに、ホイールシリンダ１１、１４は２位置弁（減圧制御弁）３１、３４を介してリザーバ３７に接続されており、ホイールシリンダ１２、１３は２位置弁（減圧制御弁）３２、３３を介してリザーバ３９に接続されている。
【００３０】
なお、２位置弁２１〜２４及び３１〜３４は、連通位置と遮断位置とを有するソレノイド駆動式２位置弁で構成されており、ソレノイドへの通電により連通位置と遮断位置とを切換えられるように構成されている。
【００３１】
一方、２位置弁２１〜２４の上下流はバイパス管路４１〜４４によって接続されている。これらのバイパス管路４１〜４４には逆止弁４１ａ〜４４ａが備えられ、ホイールシリンダ１１〜１４からマスタシリンダ１６へ向かう圧油のみがバイパス管路４１〜４４を介して流通できるようになっている。
【００３２】
リザーバ３７、３９は、図示しないモータによって駆動されるポンプ４５ａ、４５ｂ及び逆止弁４７、４９を介した油圧管路で接続されており、リザーバ３７、３９からマスタシリンダ１６へ向かう圧油の流動のみが許容されている。
【００３３】
車輪速度センサ５〜８及びストップスイッチ２９の検出信号は、ＡＢＳ制御用ＥＣＵ５０に入力されている。ＡＢＳ制御用ＥＣＵ５０は、上記検出信号に基づいて、各２位置弁２１〜２４及び３１〜３４の制御信号やポンプ４５ａ、４５ｂの駆動を行うモータの制御信号等を発生させる。この制御信号に基づいて各２位置弁２１〜２４及び３１〜３４やモータを制御し、ＡＢＳ制御等を行うようになっている。
【００３４】
図２に、ＡＢＳ制御用ＥＣＵ５０の内部構造を表すブロック図を示す。この図に示されるように、ＡＢＳ制御用ＥＣＵ５０には、マイクロコンピュータ６０、周辺ＩＣ７０、ソレノイド駆動ドライバ９０、及び半導体リレー部１００等からなる複数のチップが備えられている。
【００３５】
以下、ＡＢＳ制御用ＥＣＵ５０の各構成要素の詳細を説明するが、図２中に示した各矢印は、実線で示したものが制御系のライン、破線で示したものが監視系のライン、一点鎖線で示したものが禁止、遮断系のラインを示すものとする。なお、制御系のラインとは、矢印の先端の要素を矢印の後端の要素からの信号に基づいて制御することを意味する。また、監視系のラインとは、矢印の先端の要素が矢印の後端の要素からの信号に基づいて所定の要素が故障等していないか否か監視することを意味する。また、禁止、遮断系のラインとは、矢印の先端の要素が矢印の後端の要素からの禁止、遮断信号に基づいて所定の要素の駆動を禁止、遮断することを意味する。
【００３６】
まず、マイクロコンピュータ６０について説明する。マイクロコンピュータ６０は、入力部６１、演算部６２、出力部６３を備えており、入力部６１に車輪速信号等の各種情報が入力されると、この入力された各種情報に基づいて演算部６２がＡＢＳ制御等に用いられる各種演算を行い、出力部６３より演算結果に基づくＡＢＳ制御信号、すなわちソレノイド駆動やモータ駆動信号を発生させるように構成されている。また、マイクロコンピュータ６０にはシリアル通信部６４が備えられており、演算部６２での演算によって得られた各種信号（例えばＡＢＳ制御中を示すＡＢＳ制御信号）が入力されると、これら各種信号をシリアル化し、シリアル信号として周辺ＩＣ７０に送信している。
【００３７】
次に、周辺ＩＣ７０について説明する。周辺ＩＣ７０には、車輪速度入力バッファ７１、スイッチ（以下、ＳＷという）信号入力バッファ７２、シリアル通信バッファ７３、シリアル通信監視部７４、内部発振回路７５、ウォッチドック（以下、ＷＤという）監視部７６、リセット制御部７７、駆動禁止信号発生部７８、リレー駆動部７９、ランプ駆動回路８０、過熱保護回路８１、電源監視部８２、電源出力回路８３、信号入出力バッファ８４及び温度監視部８５が備えられている。これら各要素が１チップに集積され、周辺ＩＣ７０が構成されている。
【００３８】
車輪速入力バッファ７１では、図１に示した車輪速度センサ５〜８から送られてくる信号を矩形波に修正する波形整形を行っている。この車輪速入力バッファ７１によって波形整形された車輪速度信号がマイクロコンピュータ６０に入力され、マイクロコンピュータ６０が車輪速度や推定車体速度等のＡＢＳ制御に用いる各種演算を行うようになっている。また、車輪速入力バッファ７１では、車輪速度センサ５〜８とＡＢＳ制御用ＥＣＵとを接続する配線の断線検出も行っており、断線検出が成されるとシリアル通信バッファ７３に断線したことを示す断線信号を送るようになっている。
【００３９】
ＳＷ信号入力バッファ７２では、図１に示すストップスイッチ２９のオン、オフ信号や、２位置弁２１〜２４、３１〜３４のソレノイドへの通電が行われたか否かが判る信号（例えば、ソレノイドにかかる電圧値）のモニタリングを行っている。これにより、ブレーキペダル２７の踏み込みが成されているか否かのオン、オフ信号や、ソレノイドへの通電が行われているか否かのオン、オフ信号が出力されるようになっている。
【００４０】
シリアル通信バッファ７３では、車輪速入力バッファ７１からの断線信号やＳＷ信号入力バッファ７２からのオン、オフの信号等をシリアル化し、シリアル信号としてマイクロコンピュータ６０への送信を行っている。上述したマイクロコンピュータ６０からのシリアル信号は、このシリアル通信バッファ７３に送られるようになっている。なお、このシリアル信号バッファ７３の詳細については後述する。
【００４１】
シリアル信号監視部７４では、シリアル通信バッファ７３からのシリアル信号に基づいてマイクロコンピュータ６０の監視を行う。具体的には、車輪速入力バッファ７１及びＳＷ信号入力バッファ７２からの信号等に基づいてマイクロコンピュータ６０が演算した結果をシリアル通信バッファ７３で受信し、その信号が適正な信号であるか否かの監視を行う。例えば、ＳＷ信号入力バッファ７２からストップスイッチ２９が踏み込まれていないというオフ信号が送られてきているにも関わらず、シリアル通信部６４からＡＢＳ制御中という信号が送られてきた場合には、マイクロコンピュータ６０からのシリアル信号が適正ではないと判定するようになっている。そして、マイクロコンピュータ６０からのシリアル信号が適正ではない場合には、後述するリセット制御部７７にリセット信号を出力する若しくは、駆動禁止信号発生回路７８に禁止信号を送るようになっている。なお、このシリアル信号監視部７４の詳細についても後述する。
【００４２】
内部発信部７５では、シリアル信号監視部７４やＷＤ監視部７６等に使用される内部クロックを形成している。この内部発振回路７５では、タイミングが異なる複数種のクロック信号を生成しており、シリアル信号監視部７４やＷＤ監視部７６では、監視用信号として相応しいタイミングのクロック信号を選択して、各監視を行っている。
【００４３】
ＷＤ監視部７６では、マイクロコンピュータ６０から送られてくる演算周期等のデータに基づいて、マイクロコンピュータ６０での演算が適正に成されているか否かの監視を行っている。例えば、演算適正に行われていれば、ＷＤ監視信号が交互に反転した信号として得られるため、このＷＤ監視信号が交互に反転した信号となっていなければマイクロコンピュータ６０での演算が適正な周期で行われていないと判定するようになっている。そして、マイクロコンピュータ６０での演算が適正ない周期で行われていない場合には、後述するリセット制御部７７にリセット信号を出力する若しくは、駆動禁止信号発生回路７８に禁止信号を送るようになっている。
【００４４】
リセット制御部７７では、初期化の際、若しくはシリアル信号監視部７４やＷＤ監視部７６、及び後述する電源監視部８３からのリセット信号が入力されると、マイクロコンピュータ６０にリセット信号を送るようになっている。このリセット信号を受け取ると、マイクロコンピュータ６０は、マイクロコンピュータ６０内の各値を予め規定されたリセット状態のモードにする。例えば、マイクロコンピュータ６０での演算等をすべてストップさせる。また、このリセット信号は、シリアル通信バッファ７３やシリアル信号監視部７４にも送られるようになっており、このリセット信号に基づいて初期化等が行われる。
【００４５】
駆動禁止信号発生部７８では、シリアル信号監視部７４、ＷＤ監視部７６、後述する過熱保護回路８１及び電源監視部８３からの禁止信号に基づき、リレー駆動部７９にソレノイド駆動禁止信号やモータ駆動禁止信号を送ると共に、マイクロコンピュータ６０を介さずに直接ソレノイド駆動ドライバ９０に駆動禁止信号を送る。このため、駆動禁止信号発生部７８からソレノイド駆動禁止信号が送られると、マイクロコンピュータ６０が作動していてもソレノイド駆動が禁止される。
【００４６】
リレー駆動部７９では、マイクロコンピュータ６０からのソレノイド駆動信号やモータ駆動信号に基づき、半導体リレー部１００のスイッチングを制御し、ソレノイドやポンプ４５ａ、４５ｂの駆動を行うモータへの通電を制御する。そして、駆動禁止信号発生部７８や後述するソレノイド駆動ドライバ９０の出力監視部９２からのソレノイド駆動禁止信号やモータ駆動禁止信号が入力されると、リレー駆動部７９は半導体リレー部１００によってソレノイドへの通電やモータへの通電をストップさせるようになっている。
【００４７】
ランプ駆動部８０では、通常時にはマイクロコンピュータ６０からのＡＢＳ制御中信号に基づいてＡＢＳ制御の作動状態を出力しているが、リセット制御部７７からのリセット信号、若しくは駆動禁止信号発生部７８からのソレノイド駆動禁止信号やモータ駆動禁止信号が入力されると、ＡＢＳ制御が非作動となることを出力する。このランプ駆動部８０からの信号を受けて、図示しないランプが点灯し、ＡＢＳ制御の作動状態が確認できる。
【００４８】
過熱保護回路部８１では、周辺回路７０を構成するチップが異常な温度になることを防止すべく、チップが所定温度に達したことを検出し、チップが所定温度以上になると駆動禁止信号発生部７８に禁止信号を発生させると共に、それ以上の温度上昇を防止するために、マイクロコンピュータ６０への電圧供給を止めるようになっている。
【００４９】
電源出力回路８２は、被監視ブロックに相当し、集積回路５０外に配置された外部電源との接続が成される電源端子（第１の電源端子）１０１及び接地端子（第１の接地端子）１０３に接続されている。この電源出力回路８２では、電源端子１０１に印加される電圧に基づいて、所望の値（例えば、５Ｖ、３．３Ｖ）の電圧を出力するようになっている。この電源出力回路８２の出力電圧が、マイクロコンピュータ６０、周辺ＩＣ７０、ソレノイド駆動ドライバ９０等の電源電圧として用いられる。
【００５０】
電源監視部８３は、監視ブロックに相当し、電源出力回路８２が接続される電源端子１０１とは別の電源端子（第２の電源端子）１０５及び接地端子（第２の電源端子）１０７に接続されている。電源監視部８３では、電源出力回路８２の出力電圧が所望の値になっているか否かの監視を行うと共に、電源出力回路８２に印加される電圧が過電圧になっていないか否かの監視を行う。例えば、電源出力回路８２の出力電圧が所望の値に満たない場合にはリセット制御部７７にリセット信号が送られ、所望の値よりも高い場合には駆動禁止信号発生部７８に禁止信号が送られるようになっている。また、電源出力回路８２に印加される電圧が過電圧である場合には、駆動禁止信号発生部７８に禁止信号を出力すると共に、異常過熱を防止するため、マイクロコンピュータ６０への電圧供給を止めるようになっている。
【００５１】
信号入出力バッファ８４は、車が故障した時のダイアグを調査するための端子８４ａに接続されており、テスターを端子８４ａに接続することでマイクロコンピュータ６０との通信が行えるようになっている。また、この信号入出力バッファ８４は、単なる出力バッファ、例えば車両用スピードメータの車速を表示するための信号（例えば、車輪速から演算された推定車体速度に相当する信号）を出力させるバッファに使用することができる。
【００５２】
温度監視部８５では、常時、集積回路５０の温度検出を行っている。温度監視部８５は、集積回路５０の温度に応じた信号を温度検出信号としてマイクロコンピュータ６０に送るようになっている。この温度検出信号に基づいてマイクロコンピュータ６０では、検出された温度に応じたＡＢＳ制御の演算を行うようになっている。
【００５３】
続いて、ソレノイド駆動ドライバ９０について説明する。ソレノイド駆動ドライバ９０は、ソレノイドに接続されたＭＯＳトランジスタ９１と、ソレノイド（ＭＯＳトランジスタ９１）への通電状態を監視する出力監視部９２と、ＭＯＳトランジスタ９１のオン、オフ駆動を行うアンド回路９３とを備えている。
【００５４】
ＭＯＳトランジスタ９１は、図１に示す各種制御弁２１〜２４、３１〜３４のそれぞれのソレノイドに接続されており、このＭＯＳトランジスタ９１によってソレノイドへの通電のスイッチングが成される。
【００５５】
出力監視部９２は、各ソレノイド１つ１つに備えられ、各ソレノイドへのドライバ出力の監視を行っている。例えば、ＭＯＳトランジスタ９１のドレイン電圧やドレイン電流に基づいてソレノイドへの通電状態の監視を行う。これにより、例えば、ドレイン電流が過電流になっていないか、ソレノイドへの通電用配線がオープンになっていないか若しくはリークしていないか、ＭＯＳトランジスタ９１が高温になり過ぎていないか等を検出する。これにより、ソレノイド駆動に適していない結果が得られた場合には、出力監視部９２はリレー駆動部７９にソレノイド駆動禁止信号やモータ駆動禁止信号を送ると共に、アンド回路９３にもソレノイド駆動禁止信号を送るようになっている。
【００５６】
アンド回路９３には、マイクロコンピュータ６０の出力信号、リレー駆動部７９からの出力信号、駆動禁止信号発生部７８からの出力信号、出力監視部９２からの出力信号が入力される。本実施形態の場合、リレー駆動部７９からの出力信号、駆動禁止信号発生部７８からの出力信号、出力監視部９２からの出力信号は、通常時にはＬｏｗレベルとなっているが、何らかの故障が合った時にＨｉレベルとなり、アンド回路９３の出力がＬｏｗレベル、つまりＭＯＳトランジスタ９１をオフするようになっている。
【００５７】
このため、ソレノイド駆動ドライバ９０は、マイクロコンピュータ６０や周辺ＩＣ７０からの信号に基づいてソレノイドへの通電を遮断できるだけでなく、ソレノイド駆動ドライバ９０自身に備えら得た出力監視部９２からの信号に基づいてソレノイドへの通電を遮断できるようになっている。
【００５８】
半導体リレー部１００においては、半導体リレー１００ａでは、ソレノイドへの通電のスイッチングを行っており、半導体リレー１００ｂでは、ポンプ４５ａ、４５ｂの駆動を行うモータへの通電のスイッチングを行っている。これら各半導体リレー１００ａ、１００ｂは、リレー駆動部７９からの信号に基づいて制御され、通常時にはソレノイドやモータへの通電が可能となるように構成され、リレー駆動部７９からソレノイド駆動禁止信号やモータ駆動禁止信号を受けると、ソレノイドやモータへの通電が行えなくなるように構成されている。
【００５９】
続いて、シリアル通信バッファ７３の構成の一部を図３に示し、この図に基づいてシリアル通信バッファ７３の詳細について説明する。
【００６０】
図３に示すように、シリアル通信バッファ７３には、マイクロコンピュータ６０から出力される同期用クロック信号ＣＬＫ、マイクロコンピュータ６０のシリアル通信部６４から送信されるシリアル信号ＳＣＩ、及びリセット制御部７７からのリセット信号ｆＲＥＳが入力されるようになっている。
【００６１】
シリアル通信部６４から送信されるシリアル信号ＳＣＩに、例えばＡ、ＢのＩＤを付しておくことにより、ＩＤ番号Ａと共に送信されたデータと、ＩＤ番号Ｂと共に送信されたデータとをシリアル通信バッファ７３に備えられた別々のレジスタ２０５、２０６に格納する。
【００６２】
まず、シリアル信号ＳＣＩが送信されると、シリアル信号がシフトレジスタ２００内に格納される。そして、シフトレジスタ２００内にすべて格納されると、最終桁の出力がＨｉレベルとなる。これにより、アンド回路２０１の出力がＨｉレベルとなり、何らかの信号を受信したということを知らせる受信信号ｆＳＣＩがＨｉレベルになると共に、遇数個のインバータ回路２０２ａ、２０２ｂで構成されたディレイ回路２０２を介してアンド回路２０３及びアンド回路２０４にＨｉレベルが出力される。
【００６３】
この信号が入力されると、アンド回路２０３とアンド回路２０４は、シフトレジスタ２００の２桁目のビット及び３桁目のビットからの信号を受けて出力を発生する。すなわち、ＩＤ番号Ａが付されたデータを受信した場合には、アンド回路２０３がＨｉレベル、アンド回路２０４がＬｏｗレベルをそれぞれ出力し、ＩＤ番号Ｂが付されたデータを受信した場合には、アンド回路２０３がＬｏｗレベル、アンド回路２０４がＨｉレベルをそれぞれ出力するようになっている。これらアンド回路２０３とアンド回路２０４の出力が、それぞれ、ＩＤ番号Ａのデータが入力されたか否かを示す信号ｆＤＩＡと、ＩＤ番号Ｂのデータが入力されたか否かを示す信号ｆＤＩＢに相当する。
【００６４】
このようにして、ＩＤ番号Ａが付されたデータが受信されると、レジスタ２０５はアンド回路２０３からのＨｉレベル出力を受けて、シフトレジスタ２００の各ビットに格納されている内容を収容する。また、ＩＤ番号Ｂが付されたデータが受信されると、レジスタ２０６はアンド回路２０４からのＨｉレベル出力を受けて、シフトレジスタ２００の各ビットに格納されているデータを収容する。
【００６５】
そして、これらレジスタ２０５、２０６は、各ビット毎に、各ビットに収容されたデータに応じた出力を発生させる。
【００６６】
具体的には、レジスタ２０５の１桁目のビットは上記駆動禁止信号発生部７８にソレノイド駆動禁止信号の解除要求信号ｆＳＥＮＢを出力し、２桁目のビットはＡＢＳ制御中を示す信号ｆＡＢＳを出力する。また、３桁目のビットはＦＬ輪２の２位置弁３２の駆動中を示す信号ＰＦＬＲ、４桁目のビットはＦＬ輪２の２位置弁２２の駆動中を示す信号ＰＦＬＨを出力する。さらに、５桁目のビットはＦＲ輪１の２位置弁３１の駆動中を示す信号ＰＦＲＲ、６桁目のビットはＦＲ輪１の２位置弁２１の駆動中を示す信号ＰＦＲＨを出力する。
【００６７】
レジスタ２０６の１桁目のビットは上記リレー駆動部７９の出力を許可する許可信号ｆＲＥＮＢ、２桁目のビットはブレーキアシスト制御中を示す信号ｆＢＡを出力する。また、３桁目のビットはＲＬ輪４の２位置弁３４の駆動中を示す信号ＰＲＬＲ、４桁目のビットはＲＬ輪４の２位置弁２４の駆動中を示す信号ＰＲＬＨを出力する。さらに、５桁目のビットはＲＲ輪３の２位置弁３３の駆動中を示す信号ＰＲＲＲ、６桁目のビットはＲＲ輪３３の２位置弁２３の駆動中を示す信号ＰＲＲＨを出力する。
【００６８】
このようにして、マイクロコンピュータ６０から送信されたシリアル信号ＳＣＩがシリアル通信バッファ７３に受信され、この受信されたデータに応じた各種信号がシリアル通信バッファ７３からシリアル信号監視部７４に出力されるようになっている。
【００６９】
なお、Ｄ型フリップフロップ２０７、２０８は、シフトレジスタ２００内のデータをレジスタ２０５又はレジスタ２０６に送信するときのタイミングを取るためのものである。また、信号ｆＲＥＳは、リセット制御部７７からのリセット信号であり、初期化の際や何らかの異常が発生した際（フェールセーフ時）にＨｉレベルにされる。
【００７０】
また、ここでは、車輪速入力バッファ７１からの入力信号やＳＷ信号入力バッファ７２からの信号の処理を行うロジックについて記載していないが、このロジックはシリアル通信バッファ７３では車輪速入力バッファ７１による断線検出信号やＳＷ信号入力バッファ７２からの各種スイッチ信号をシリアル化させ、シリアル信号としてマイクロコンピュータ６０に送信するという公知のシリアル通信用ロジックであるため、説明は省略する。
【００７１】
続いて、シリアル信号監視部７４の構成を説明する。図４〜図７は、シリアル信号監視部に備えられた各種ロジックと、そのロジック実行時のタイミングチャートを示している。以下、図４〜図７に基づいて、各種ロジックの詳細を順に説明する。
【００７２】
図４（ａ）に示すロジックは、マイクロコンピュータ６０での処理間隔の監視を行うインターバル監視ロジックである。
【００７３】
この図に示される信号Ｑ６は、上述した内部発振回路７５から出力される複数種のクロック信号のうちの１つである。信号Ｑ６のパルス立ち上がりに伴ってアンド回路３００の出力がＨｉレベルになると、この出力を受けてカウンター３０１がカウントＵＰされるようになっている。
【００７４】
また、ＩＤ番号Ａが付されたデータを受信したことを示す信号ｆＤＩＡや、ＩＤ番号Ｂが付されたデータを受信したことを示す信号ｆＤＩＢが入力されると、ＲＳフリップフロップ３０２、３０３からのＨｉレベル出力を受けて、アンド回路３０４の出力がＨｉレベルになる。そして、ＯＲ回路３０５の出力もＨｉレベルになる。
【００７５】
このため、信号Ｑ６のパルスに応じてカウンター３０１がカウントＵＰされても、信号ｆＤＩＡと信号ｆＤＩＢが正常に受信されていれば、カウンター３０１がリセットされ、信号Ｑ６のパルスに応じてカウントＵＰとリセットとを繰り返す。逆に、信号ｆＤＩＡと信号ｆＤＩＢが正常に受信されていなければカウンター３０１がリセットされず、最終桁までカウントされる。
【００７６】
従って、カウンター３０１が出力する信号ｆＣＭＮＧから通信異常状態を検出することができる。このロジックの場合、信号ｆＤＩＡと信号ｆＤＩＢが正常に受信されていれば信号ｆＣＭＮＧがＬｏｗレベルとなり、通信状態が異常であるとＨｉレベルとなる。
【００７７】
なお、ＯＲ回路３０５からの出力はアンド回路３０６に入力され、アンド回路３０６からの出力に応じてＲＳフリップフロップ３０２、３０３がリセットされるようになっている。すなわち、信号ｆＤＩＡと信号ｆＤＩＢが正常に受信されると、ＲＳフリップフロップ３０２、３０３がリセットされるようになっている。また、信号ｆＲＥＳは、上述したリセット制御部７７からのリセット信号であり、初期化の際や何らかの異常が発生した際にＨｉレベルにされる。
【００７８】
図４（ｂ）、（ｃ）は、信号ｆＤＩＡと信号ｆＤＩＢが正常に受信されている場合と受信されていない場合におけるタイミングチャートである。
【００７９】
図４（ｂ）に示すように、カウンター３０１がカウントＵＰを終了するまでの期間Ｔ中に、信号ｆＤＩＡと信号ｆＤＩＢが正常に受信されていれば、ＯＲ回路３０５の出力信号ＣＲＥＳがＨｉレベルとなり、信号ｆＣＭＮＧがＨｉレベルになることはない。
【００８０】
一方、図４（ｃ）に示すように、期間Ｔ中に信号ｆＤＩＡと信号ｆＤＩＢが正常に受信されていなければ、ＯＲ回路３０５の出力信号ＣＲＥＳがＬｏｗレベルのままとなり、カウンター３０１の最終桁までカウントＵＰされると同時に信号ｆＣＭＮＧがＨｉレベルとなる。
【００８１】
このように、図４に示すロジックを用いて、マイクロコンピュータ６０の演算のインターバル監視を行うことが可能となる。
【００８２】
次に、図５に示すロジックについて説明する。図５（ａ）に示すロジックは、マイクロコンピュータ６０での演算結果についての監視を行う演算結果監視ロジックの１つである。ここではＡＢＳ制御対象となる車輪１〜４（以下、制御輪という）に対する２位置弁２１〜２４、３１〜３４の駆動が正常に行われているか否かの監視を行っている。
【００８３】
なお、以下の説明では、制御輪に対応する２位置弁２１〜２４、３１〜３４のうち、増圧制御弁２１〜２４の駆動中を示す信号を信号Ｐ＄＄Ｈといい、減圧制御弁３１〜３４の駆動中を示す信号を信号Ｐ＄＄Ｒという。但し、＄＄は、制御輪（ＦＬ、ＦＲ、ＲＬ、ＲＲ）を意味しており、例えば信号ＰＦＬＨは制御輪がＦＬ輪２である場合の増圧制御弁２２の駆動中を示す信号であるものとする。また、図中の信号Ｑ４、信号Ｑ１４は共に、上述した内部発振回路７５から出力される複数種のクロック信号のうちの１つであり、信号Ｑ４の方が信号Ｑ１４よりもパルス発生タイミングが速いクロック信号となっている。
【００８４】
▲１▼まず、マイクロコンピュータ６０が正常な場合について説明する。
【００８５】
ＡＢＳ制御中でない場合、ＡＢＳ制御中であることを意味する信号ｆＡＢＳがＬｏｗレベルとなる。このため、アンド回路４０１は信号Ｑ４のパルス立ち上がりに伴ってＨｉレベルを出力し、アンド回路４０２は信号Ｑ１４に関わらずＬｏｗレベルを出力する。
【００８６】
このため、アンド回路４０１及びアンド回路４０２の出力が入力されるＯＲ回路４０３は、信号Ｑ４のパルス立ち上がりに応じてＨｉレベルを出力する。また、カウンター４０４は、初期時にリセット制御部７７からの信号ｆＲＥＳを受けてカウントが成されていない状態であるため、Ｌｏｗレベルを出力している。
【００８７】
従って、アンド回路４０５は、ＯＲ回路４０３からのＨｉレベル出力に基づいて、すなわち信号Ｑ４のパルス立ち上がりに応じてＨｉレベルを出力する。これに伴い、カウンター４０４のカウントＵＰが成される。
【００８８】
また、制御輪がＡＢＳ制御中でない場合、その制御輪の増圧制御弁２１〜２４のソレノイド駆動信号Ｐ＄＄Ｈ、減圧制御弁３１〜３４のソレノイド駆動信号Ｐ＄＄Ｒが共にＬｏｗレベルとなり、アンド回路４０６の出力がＨｉレベルとなる。
【００８９】
このため、ＡＢＳ制御中でない場合、カウンター４０４がカウントＵＰを終了させるまでの間にＯＲ回路の出力信号ＣＲＥＳがＨｉレベルとなって、カウンター４０４がリセットされる。
【００９０】
一方、ＡＢＳ制御中の場合、ＡＢＳ制御中であることを意味する信号ｆＡＢＳがＨｉレベルとなる。このため、アンド回路４０２は信号Ｑ１４のパルス立ち上がりに伴ってＨｉレベルを出力し、アンド回路４０１は信号Ｑ４に関わらずＬｏｗレベルを出力する。
【００９１】
このため、アンド回路４０１及びアンド回路４０２の出力が入力されるＯＲ回路４０３は、信号Ｑ１４のパルス立ち上がりに応じてＨｉレベルを出力する。
【００９２】
そして、カウンター４０４が初期時にＬｏｗレベルを出力しているため、アンド回路４０５は、ＯＲ回路４０３からのＨｉレベル出力に基づいて、すなわち信号Ｑ１４のパルス立ち上がりに応じてＨｉレベルを出力する。これに伴い、カウンター４０４のカウントＵＰが成される。
【００９３】
これに対し、制御輪がＡＢＳ制御中の場合、ＡＢＳ制御の増圧、減圧タイミングに合わせて、制御輪の増圧制御弁２１〜２４のソレノイド駆動信号Ｐ＄＄Ｈ、減圧制御弁３１〜３４のソレノイド駆動信号Ｐ＄＄Ｒが共にＨｉレベル、Ｌｏｗレベル入れ替わり、アンド回路４０６の出力もＨｉレベル、Ｌｏｗレベル入れ替わる。
【００９４】
このため、ＡＢＳ制御中の場合においても、カウンター４０４がカウントＵＰを終了させるまでの間にＯＲ回路の出力信号ＣＲＥＳがＨｉレベルとなって、カウンター４０４がリセットされる。
【００９５】
▲２▼次に、マイクロコンピュータ６０が異常な場合について説明する。
【００９６】
例えば、ＡＢＳ制御中ではないのにも関わらず、マイクロコンピュータ６０が制御輪に対応する２位置弁２１〜２４、３１〜３４のソレノイド駆動を行っている旨の信号（つまり信号Ｐ＄＄Ｈ、信号Ｐ＄＄ＲのいずれかがＨｉレベル）が出力されていれば、マイクロコンピュータ６０の演算結果が誤っており、異常であると考えられる。
【００９７】
このような場合、ＡＢＳ制御中であることを意味する信号ｆＡＢＳがＬｏｗレベルとなり、上記と同様に、信号Ｑ４のパルス立ち上がりに応じてカウンター４０４のカウントＵＰが成される。
【００９８】
一方、ＡＢＳ制御の増圧、減圧タイミングに合わせて、制御輪の増圧制御弁２１〜２４のソレノイド駆動信号Ｐ＄＄Ｈ、減圧制御弁３１〜３４のソレノイド駆動信号Ｐ＄＄Ｒが共にＨｉレベル、Ｌｏｗレベル入れ替わり、アンド回路４０６の出力もＨｉレベル、Ｌｏｗレベル入れ替わることになる。
【００９９】
しかしながら、カウンター４０４のカウントＵＰが信号Ｑ４のパルス立ち上がりに伴って成されているため、ＡＢＳ制御時のカウントＵＰよりも速くなり、アンド回路４０６の出力がＨｉレベルとなる前にカウンター４０４が最終桁までカウントする。
【０１００】
従って、カウンター４０４が出力する信号ｆ＄＄ＮＧからマイクロコンピュータ６０の演算状態の異常を検出することができる。
【０１０１】
また、ＡＢＳ制御中に増圧タイミングとなるべきであるにも関わらず増圧タイミングにならない場合、例えば、所定期間中増圧タイミングが出されない場合にもマイクロコンピュータ６０の演算が異常であると考えられる。
【０１０２】
このような場合、ＡＢＳ制御中であることを意味する信号ｆＡＢＳがＨｉレベルとなり、上記と同様に、信号Ｑ１４のパルス立ち上がりに応じてカウンター４０４のカウントＵＰが成される。
【０１０３】
一方、ＡＢＳ制御の増圧タイミングがない場合、アンド回路４０６の出力がＬｏｗレベルのままとなる。
【０１０４】
従って、このような場合にもカウンター４０４が出力する信号ｆ＄＄ＮＧからマイクロコンピュータ６０の演算状態の異常を検出することができる。
【０１０５】
図５（ｂ）、（ｃ）は、マイクロコンピュータ６０が正常な演算を行っている場合と、正常な演算を行っていない場合のタイミングチャートである。
【０１０６】
図５（ｂ）に示されるように、ＡＢＳ制御中ではない場合には常にカウンター４０４がリセットされており、ＡＢＳ制御中の場合には、ＡＢＳ制御の増圧、減圧タイミングに合わせて、カウンター４０４がリセットされている。
【０１０７】
また、図５（ｃ）に示すように、ＡＢＳ制御中に増圧タイミングとなるべきであるにも関わらず増圧タイミングにならない場合には、期間Ｔａが経過すると信号ｆ＄＄ＮＧがＨｉレベルとなる。また、ＡＢＳ制御中でないにも関わらず２位置弁２１〜２４、３１〜３４のソレノイド駆動を行っている場合にも、期間Ｔｂが経過すると信号ｆ＄＄ＮＧがＨｉレベルとなる。
【０１０８】
なお、本ロジックでは、上記期間Ｔａより期間Ｔｂが短くなるようにしている。これは、期間ＴｂはＡＢＳ制御中でないにも関わらずソレノイド駆動信号が出力されるような場合、確実にマイクロコンピュータ６０の演算結果が異常であるといえることから、即座にソレノイド駆動ドライバ９０の出力を禁止するためである。
【０１０９】
このように、図５に示すロジックを用いて、マイクロコンピュータの演算結果の監視を行うことが可能となる。
【０１１０】
次に、図６に示すロジックについて説明する。図６（ａ）に示すロジックも、マイクロコンピュータ６０での演算結果についての監視を行う演算結果監視ロジックの１つである。ここではＡＢＳ制御の制御輪に対する減圧制御弁３１〜３４の駆動が正常に行われているか否かの監視を行っている。すなわち、ＡＢＳ制御中であっても、減圧時間が長すぎると、運転者にブレーキペダル２７を踏み込んでいるにも関わらずブレーキが効かないという不安感を与えてしまうため、減圧時間が長すぎる場合にはマイクロコンピュータ６０の異常であるとする。
【０１１１】
この図に示される信号Ｑ１０は、上述した内部発振回路７５から出力される複数種のクロック信号のうちの１つである。信号Ｑ１０のパルスの立ち上がりに伴ってアンド回路５００の出力がＨｉレベルになると、この出力を受けてカウンター５０１がカウントＵＰされるようになっている。
【０１１２】
そして、減圧時間が正常の長さであれば、カウンター５０１が最終桁までカウントＵＰする前に、制御輪に対応する減圧制御弁３１〜３４のソレノイド駆動信号Ｐ＄＄ＲがＬｏｗレベルとなるため、ＯＲ回路５０２の出力がＨｉレベルとなり、カウンター５０１がリセットされる。
【０１１３】
しかしながら、減圧時間が異常に長くなると、制御輪に対応する減圧制御弁３１〜３４のソレノイド駆動信号Ｐ＄＄ＲがＬｏｗレベルとなる前に、カウンター５０１が最終桁までカウントＵＰする。
【０１１４】
従って、カウンター５０１が出力する信号ｆ＄＄ＲＦからマイクロコンピュータ６０の演算結果の異常を検出することができる。
【０１１５】
図６（ｂ）、（ｃ）は、減圧時間が正常の長さである場合と異常に長い場合におけるタイミングチャートである。
【０１１６】
図６（ｂ）に示すように、減圧時間が正常の長さである場合（図中期間ＴGよりも短い場合）には、カウンター５０１が最終桁までカウントＵＰする前に、ＯＲ回路５０２の出力信号ＣＲＥＳがＨｉレベルとなり、信号ｆ＄＄ＲＦがＨｉレベルとなることはない。
【０１１７】
一方、図６（ｃ）に示すように、減圧時間が異常に長い場合（図中期間ＴGより長い場合）には、カウンター５０１が最終桁までカウントＵＰするまでＯＲ回路５０２の出力信号ＣＲＥＳがＬｏｗレベルであるため、信号ｆ＄＄ＲＦがＨｉレベルとなる。
【０１１８】
このように、図６に示すロジックを用いて、マイクロコンピュータ６０の演算結果の監視を行うことが可能となる。
【０１１９】
図７（ａ）に示すロジックは、マイクロコンピュータ６０から送信されるデータの順序の監視を行うシーケンス監視ロジックである。すなわち、上述したＩＤ番号Ａが付されたデータとＩＤ番号Ｂが付されたデータが交互に受信されていない場合にはマイクロコンピュータ６０から送信されるシリアル信号が正確に送信されていないと考えられるため、この場合にもマイクロコンピュータ６０が異常であるとする。また、図７（ｂ）に、本ロジックのタイミングチャートを示す。
【０１２０】
まず、図７（ｂ）の期間ＴOKに示されるように、ＩＤ番号Ａが付されたデータとＩＤ番号Ｂが付されたデータが交互に受信される場合について説明する。
【０１２１】
ＩＤ番号Ａが付されたデータが受信されると、何らかの信号が受信されたことを示す信号ｆＳＣＩとＩＤ番号Ａが受信されたことを示す信号ｆＤＩＡがＨｉレベルとなる。このため、Ｄ型フリップフロップ６０１の出力がＨｉレベルとされ、信号ｆＤＩＡが入力されたことが記憶される。
【０１２２】
次に、ＩＤ番号Ｂが付されたデータが受信されると、何らかの信号が受信されたことを示す信号ｆＳＣＩとＩＤ番号Ｂが受信されたことを示す信号ｆＤＩＢがＨｉレベルとなる。このため、Ｄ型フリップフロップ６０２の出力がＨｉレベルとされ、信号ｆＤＩＢが入力されたことが記憶される。また、このときまでＤ型フリップフロップ６０１がＨｉレベル出力となっているため、信号ｆＤＩＢがＨｉレベルとなった時にアンド回路６０３の出力がＨｉレベルとなる。すなわち、アンド回路６０３により、信号ｆＤＩＡ→信号ｆＤＩＢの順で受信したことが判定される。そして、これと同時にアンド回路６０３からのＨｉレベル出力とＨｉレベルとなった信号ｆＳＣＩを受けてＤ型フリップフロップ６０５の出力がＨｉレベルとなり、アンド回路６０３の状態が記憶される。なお、信号ｆＳＣＩがＨｉレベルとなったとき、信号ｆＤＩＡがＬｏｗレベルであるため、Ｄ型フリップフロップ６０１の出力はＬｏｗレベルに戻る。
【０１２３】
続いて、ＩＤ番号Ａが付されたデータが受信されると、上記と同様に、信号ｆＳＣＩと信号ｆＤＩＡがＨｉレベルとなる。このため、Ｄ型フリップフロップ６０１の出力がＨｉレベルとされ、信号ｆＤＩＡが入力されたことが記憶される。また、Ｄ型フリップフロップ６０２がＨｉレベル出力となっているため、信号ｆＤＩＡがＨｉレベルとなった時にアンド回路６０４の出力がＨｉレベルとなる。すなわち、アンド回路６０４により、信号ｆＤＩＢ→信号ｆＤＩＡの順で受信したことが判定される。そして、これと同時にアンド回路６０４からのＨｉレベル出力とＨｉレベルとなった信号ｆＳＣＩを受けてＤ型フリップフロップ６０６の出力がＨｉレベルとなり、アンド回路６０４の状態が記憶される。なお、信号ｆＳＣＩがＨｉレベルとなったとき、信号ｆＤＩＢがＬｏｗレベルであるため、Ｄ型フリップフロップ６０２の出力はＬｏｗレベルに戻る。
【０１２４】
従って、信号ｆＤＩＡ→信号ｆＤＩＢの順にデータを受け取った時にはＤ型フリップフロップ６０５の出力がＨｉレベルとなり、信号ｆＤＩＢ→信号ｆＤＩＡの順にデータを受け取った時にはＤ型フリップフロップ６０６の出力がＨｉレベルとなるため、２つのデータが交互に受信された時にはアンド回路６０７の出力がＬｏｗレベルとなる。
【０１２５】
これに対し、図７（ｂ）の期間ＴNGのように、ＩＤ番号Ａが付されたデータが連続して受信されると、信号ｆＤＩＡがＨｉレベルとなった後、続けて信号ｆＤＩＡがＨｉレベルになる。また、ＩＤ番号Ｂが付されたデータが連続して受信されると、信号ｆＤＩＢがＨｉレベルとなった後、続けて信号ｆＤＩＢがＨｉレベルになる。このため、アンド回路６０３の出力とアンド回路６０４の出力が共にＬｏｗレベルとなる。
【０１２６】
従って、Ｄ型フリップフロップ６０５とＤ型フリップフロップ６０６の出力が共にＬｏｗレベルとなり、アンド回路６０７が出力する信号ｆＳＱＮＧがＨｉレベルとなって、信号ｆＳＱＮＧからマイクロコンピュータ６０のデータ送信順序の異常を検出することができる。
【０１２７】
このように、図７に示すロジックを用いて、マイクロコンピュータ６０のシーケンス監視を行うことが可能となる。
【０１２８】
以上説明したように、マイクロコンピュータ６０からのデータ通信により、マイクロコンピュータ６０の演算のインターバルや演算結果の異常、マイクロコンピュータ６０が送信するデータのシーケンス監視等、様々な監視を行うことが可能となる。
【０１２９】
このように、マイクロコンピュータ６０から周辺ＩＣ７０にデータ通信を行い、マイクロコンピュータ６０からのデータ通信が確実になされているか、若しくはデータ通信されてきたデータの内容が正確であるかを監視することにより、マイクロコンピュータを２つ必要としなくてもマイクロコンピュータ６０の異常を簡単に監視できる。また、マイクロコンピュータ６０からのデータ通信により、様々な監視を行えるため、ＷＤ監視と比べて十分な監視能力を得ることができる。
【０１３０】
このため、マイクロコンピュータ６０から周辺ＩＣ７０にデータ通信を行い、このデータ通信に基づいてマイクロコンピュータ６０の異常を監視するようにすれば、簡単かつ効果的であり、さらに低コストな構成でマイクロコンピュータ６０の監視を行うことが可能となる。
【０１３１】
なお、シリアル信号監視部７４での監視結果はそのまま駆動禁止信号発生部７８に送られるか、又はマイクロコンピュータ６０が異常であるという信号が所定時間若しくは複数回続くと駆動禁止信号発生部７８に送られ、この監視結果を受けて駆動禁止信号発生部７８がソレノイド駆動禁止信号やモータ駆動禁止信号を出力する。
【０１３２】
（第２実施形態）
上記実施形態では、マイクロコンピュータ６０から周辺ＩＣ７０へのデータ通信を行う一方向通信の場合について説明したが、本実施形態では周辺ＩＣ７０からマイクロコンピュータ７０へのデータ通信も行う双方向通信の場合について説明する。
【０１３３】
本実施形態では、双方向通信の一例として、マイクロコンピュータ６０が行う車輪速演算の監視方法を説明する。図８に、ＡＢＳ制御用ＥＣＵのうち車輪速演算の監視に使用される構成の概略図を示し、この図に基づいて車輪速演算の監視方法の詳細を説明する。
【０１３４】
まず、各車輪１〜４からの車輪速信号が周辺ＩＣ７０の車輪速入力バッファ７１に入力されると、矩形波変換部７１ａによりノイズキャンセルされたのち、入力された車輪速信号が矩形波に変換される。この矩形波に変換された車輪速信号がバッファ７１ｂを介してマイクロコンピュータ６０に入力される。バッファ７１ｂはマイクロコンピュータ６０へ出力する信号と周辺ＩＣ７０内部でパルスカウントする信号を分離する働きをする。
【０１３５】
そして、マイクロコンピュータ６０によって入力された車輪速信号の周期を計測し、その結果から車輪速度データに変換し、システムの制御パラメータとして用いる。
【０１３６】
他方、マイクロコンピュータ６０、及び周辺ＩＣ７０はマイクロコンピュータ６０の車輪速度データに変換が正常に動作していることを監視するため、以下の処理を実施する。
【０１３７】
▲１▼マイクロコンピュータ６０は監視する輪のチャンネル（ＣＨ）を選択する。また、選択ＣＨの車輪速度データから車輪速度信号の周期を逆演算する。
【０１３８】
上記選択ＣＨデータ及びその逆演算周期データをシリアル通信部６４から周辺ＩＣ７０へ送信する。
【０１３９】
▲２▼周辺ＩＣ７０は、シリアル受信した選択ＣＨのデータにより選択した車輪速信号の矩形波変換パルスを周期計測回路７４ｄで周期計測し、そのデータをラッチ回路７４ａにてラッチする。
【０１４０】
そのラッチデータとシリアル受信した逆演算周期データが比較回路７４ｂにて規定範囲内か否か比較判別される。後段のタイマ７４ｃにて判別結果が規定時間以内に正常にならない場合には、マイクロコンピュータ６０が異常と判別し、駆動禁止信号発生部７８を介してリレー駆動部７９にソレノイド駆動禁止信号やモータ駆動禁止信号が送られる。
【０１４１】
また、周辺ＩＣ７０から送られてきたシリアル信号がマイクロコンピュータ６０で受信されると、この受信データと先の逆演算周期データとが比較演算され、規定時間以内に規定差以内とならない場合にはマイクロコンピュータ６０の異常と判別する。そして、リレー駆動部７９にソレノイド駆動禁止信号やモータ駆動禁止信号が送られる。
【０１４２】
このように、マイクロコンピュータ６０と周辺ＩＣ７０との双方で車輪速信号の周期計測を行い、周辺ＩＣ７０とマイクロコンピュータ６０の双方で周期計測及び−０の車輪速演算が正確に行われているか否かの監視を行うようにすることも可能である。
【０１４３】
なお、本実施形態では、車輪速信号の周期計測、車輪速演算について説明したが、車輪速信号以外であっても周期的に変動する信号であれば、本実施形態と同様の監視を行うことができる。
【０１４４】
（他の実施形態）
上記第１、第２実施形態では、マイクロコンピュータ６０からのデータ通信をシリアル通信で行う場合について説明したが、データ通信をパラレル通信で行ってもよい。
【０１４５】
また、上記第１、第２実施形態では、図２に示すように、集積回路が複数のチップで構成される場合について説明したが、必ずしも図２に示す構成である必要はなく、複数のチップのいずれか若しくはすべてが１チップで構成されていてもよい。なお、このような場合には、制御のための演算を行う部分がマイクロコンピュータ６０に相当し、この周辺に配置される部分が周辺ＩＣ７０に相当することになる。
【０１４６】
また、第１実施形態では、マイクロコンピュータ６０から周辺ＩＣ７０へのデータ通信を行う一方向通信の場合について説明したが、第２実施形態に示すような双方向通信を行っても良い。例えば、シリアル信号監視部７４での監視結果をマイクロコンピュータ６０に送るようにすることが可能である。
【０１４７】
さらに、上記第１実施形態では、ＡＢＳ制御に関する演算が正常に行われているか否かについてのみ説明したが、ブレーキアシスト機能を備えたブレーキ装置に使用されるＥＣＵの場合には、マイクロコンピュータ６０がブレーキアシスト機能の演算を正常に行っているか否かの監視も行うことができる。例えば図１に示す構成に対して、マスタシリンダ１６若しくは図示しないマスタリザーバとポンプ４５ａ、４５ｂの吸入口側とを連結する管路と、マスタシリンダの各ポートと２位置弁２１〜２４の間に制御弁が備えられたブレーキ装置に適用されるＥＣＵに適用可能である。
【０１４８】
図９（ａ）に、ブレーキアシスト機能の演算が正常に行われているか否かの監視に使用するロジックを示し、図９（ｂ）、（ｃ）に、このロジック実行時のタイミングチャートを示す。
【０１４９】
この図に示す信号Ｑ４、信号Ｑ１４は、上記した図５に示すものと同様である。また、信号Ｑ４、信号ｆＡＢＳ、信号Ｑ１４に対して処理を行うアンド回路８０１、８０２、ＯＲ回路８０３、カウンター８０４、アンド回路８０５は、それぞれ図５に示すアンド回路４０１、４０２、ＯＲ回路４０３、カウンター４０４、アンド回路４０５と全く同じ作動をするため、ここでは説明を省略する。
【０１５０】
▲１▼まず、マイクロコンピュータ６０が正常な場合について説明する。ブレーキアシスト制御が行われていない場合、ブレーキアシスト制御中であることを意味する信号ＰＢＡ、すなわちブレーキアシスト時に駆動される制御弁のソレノイド駆動信号がＬｏｗレベルとなるため、ＯＲ回路８０６の出力がＨｉレベルとなる。このため、カウンター８０４がカウントＵＰを終了させるまでの間にＯＲ回路８０６の出力信号ＣＲＥＳがＨｉレベルとなって、カウンター８０４がリセットされる。
【０１５１】
一方、ブレーキアシスト制御が行われるような場合には、急制動となるため、ＡＢＳ制御中となり、カウンター８０４は信号Ｑ１４のパルス立ち上がりに伴ってカウントＵＰを行う。そして、ブレーキアシスト制御が行われることから、信号ＰＢＡがＨｉレベルとなるが、ブレーキアシスト制御が通常ある程度の時間行われると車両が停止するため、信号ｆＢＡがＬｏｗレベルとなりカウンター８０４がリセットされる。
【０１５２】
▲２▼次に、マイクロコンピュータ６０が正常に作動していない場合について説明する。
【０１５３】
例えばブレーキアシスト制御及びＡＢＳ制御により車両が停止したにも関わらずブレーキアシスト制御が解除されないような場合、ＡＢＳ制御中となり、カウンター８０４は信号Ｑ１４のパルス立ち上がりに伴ってカウントＵＰを行う。また、ブレーキアシスト制御が行われることから信号ＰＢＡがＨｉレベルとなる。そして、ブレーキアシスト制御が解除されないために、信号ＰＢＡがＨｉレベルのまま維持され、カウンター８０４がリセットされず最終桁までカウントＵＰされる。
【０１５４】
また、ＡＢＳ制御中でないにも関わらずブレーキアシスト制御が行われる場合、ＡＢＳ制御中ではないので、カウンター８０４は信号Ｑ４のパルス立ち上がりに伴ってカウントＵＰを行う。すなわち、ＡＢＳ制御時のカウントＵＰよりも速くなる。このため、ブレーキアシスト制御中を意味する信号ＰＢＡがＨｉレベルになると、信号ＰＢＡがＬｏｗレベルになるよりも前にカウンター８０４が最終桁までカウントする。
【０１５５】
図９（ｂ）、（ｃ）を見てみると、図９（ｂ）のようにＡＢＳ制御中である期間ＴBA1中に、信号ＰＢＡが正常にＬｏｗレベルとなれば、ＯＲ回路８０６の出力信号ＣＲＥＳがＨｉレベルとなり、カウンタ８０４がリセットされるが、図９（ｃ）のように信号ＰＢＡがＬｏｗレベルとならなければ、カウンタ８０４がリセットされない。このため、信号ｆＢＡがＨｉレベルとなる。
【０１５６】
また、ＡＢＳ制御中ではない期間ＴBA2中に信号ＰＢＡがＨｉレベルになると、急速にカウンタ８０４でカウントＵＰされ、信号ｆＢＡがＨｉレベルとなる。ただし、図９（ｂ）に示すように、期間ＴBA2中にノイズなどによって信号ＰＢＡがＨｉレベルになったような場合には、信号ＰＢＡがＬｏｗレベルに戻るのが速いため、信号ｆＢＡがＨｉレベルとなることはない。
【０１５７】
従って、カウンター８０４が出力する信号ｆＢＡからマイクロコンピュータ６０の演算状態の異常を検出することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態におけるＡＢＳ制御用ＥＣＵによって制御されるＡＢＳ制御装置の概略構成を示す図である。
【図２】ＡＢＳ制御用ＥＣＵ５０の内部構造を表すブロック図である。
【図３】図２に示すシリアル通信バッファ７３の構成の一部を示す図である。
【図４】（ａ）はインターバル監視ロジックを示す図であり、（ｂ）、（ｃ）は（ａ）に示すロジック実行時のタイミングチャートである。
【図５】（ａ）はＡＢＳ制御に関するマイクロコンピュータ６０の異常の監視ロジックを示す図であり、（ｂ）、（ｃ）は（ａ）に示すロジック実行時のタイミングチャートである。
【図６】（ａ）はＡＢＳ制御に関するマイクロコンピュータ６０の異常の監視ロジックを示す図であり、（ｂ）、（ｃ）は（ａ）に示すロジック実行時のタイミングチャートである。
【図７】（ａ）はシーケンス監視ロジックを示す図であり、（ｂ）は（ａ）に示すロジック実行時のタイミングチャートである。
【図８】本発明の第２実施形態に示す車輪速演算監視の概略構成を示す図である。
【図９】（ａ）はブレーキアシスト制御に関するマイクロコンピュータ６０の異常の監視ロジックを示す図であり、（ｂ）、（ｃ）は（ａ）に示すロジック実行時のタイミングチャートである。
【符号の説明】
５０…ＡＢＳ制御用ＥＣＵ、６０…マイクロコンピュータ、７０…周辺ＩＣ、７１…車輪速入力バッファ、７２…ＳＷ信号入力バッファ、７３…シリアル通信バッファ、７４…シリアル信号監視部、７５…内部発振回路、７７…リセット制御部、７８…駆動禁止信号発生部、７９…リレー駆動部、８０…ランプ駆動部。
【発明の属する技術分野】
本発明は、電子制御装置（以下、ＥＣＵという）内に備えられるマイクロコンピュータの監視方法に関する。
【０００２】
【従来の技術】
従来より、ＥＣＵ内に備えられるマイクロコンピュータが良好に機能しているか、例えばマイクロコンピュータへの入力が正確に行われているか、若しくはマイクロコンピュータでの演算が正確に行われているか等の監視が行われている。
【０００３】
例えば、マイクロコンピュータからの演算周期を監視ＩＣに入力し、監視ＩＣにて演算周期が正しい周期になっているか否かをウォッチドック監視（以下、ＷＤ監視という）したり、演算を行うマイクロコンピュータと同様の構成のマイクロコンピュータを用意し、各マイクロコンピュータの演算結果を比較することで監視を行ったりしている。
【０００４】
【発明が解決しようとする課題】
しかしながら、ＷＤ監視では監視できる内容が限られ、監視能力が不足するという問題があり、２つのマイクロコンピュータを用いた相互監視では、２つのマイクロコンピュータに入力されるデータに誤りがあれば異常を検出することができないという問題やマイクロコンピュータが２ついるためコスト高になるという問題がある。
【０００５】
本発明は上記点に鑑みて、監視能力に優れ、かつ２つのマイクロコンピュータが必要とされないマイクロコンピュータの監視方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、マイクロコンピュータ（６０）と、周辺ＩＣ（７０）とを備えた電子制御装置（５０）のうち、マイクロコンピュータの異常を監視するマイクロコンピュータ監視方法であって、マイクロコンピュータから周辺ＩＣへデータ通信を行い、受信したデータに基づき周辺ＩＣによってマイクロコンピュータの異常を監視するようにするべく、周辺ＩＣに外部からの信号が入力される入力回路として、外部から周波数信号が入力される波形整形回路（７１）を備え、この波形整形回路の出力を計数し、周辺ＩＣにより、受信したデータと計数された波形整形回路の出力とを比較監視することを特徴としている。
【０００７】
このように、マイクロコンピュータから周辺ＩＣにデータ通信を行い、このデータ通信に基づいてマイクロコンピュータの異常を監視するようにすれば、簡単かつ効果的であり、さらに低コストな構成でマイクロコンピュータの監視を行うことが可能となる。具体的には、入力回路として外部から周波数信号が入力される波形整形回路（７１）を備え、波形整形回路の出力を計数し、周辺ＩＣにより、受信したデータと計数された波形整形回路の出力とを比較監視することによって、マイクロコンピュータの監視を行える。
【０００８】
また、請求項２に示すように、マイクロコンピュータから周辺ＩＣへデータ通信を行い、受信したデータに基づき周辺ＩＣによってマイクロコンピュータの異常を監視すると共に、周辺ＩＣからマイクロコンピュータへデータ通信を行い、受信したデータに基づきマイクロコンピュータによってが該マイクロコンピュータ及び周辺ＩＣの異常を監視する双方向通信を行うようにしても請求項１と同様の効果を得ることができる。
【０００９】
例えば、請求項３に示すように、周辺ＩＣにより、マイクロコンピュータからのデータ通信の間隔を監視するインターバル監視によって、マイクロコンピュータの監視を行うことができる。
【００１０】
また、請求項４に示すように、マイクロコンピュータから周辺ＩＣに複数のデータ通信を行い、周辺ＩＣにより、マイクロコンピュータからのデータ通信の順序を監視するシーケンス監視によって、マイクロコンピュータの監視を行うことができる。
【００１１】
さらに、請求項５に示すように、マイクロコンピュータから該マイクロコンピュータの演算結果をデータ通信し、周辺ＩＣにより、受信したデータと予め規定された異常パターンとを比較監視することによっても、マイクロコンピュータの監視を行うことができる。
【００１４】
なお、マイクロコンピュータの異常が検出された場合、周辺ＩＣにより、即座にマイクロコンピュータが異常であるとする信号を出力させてもよいが、請求項６に示すように、マイクロコンピュータが所定時間異常状態が続いた時に信号を出力させるようにしてもよい。
【００２４】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００２５】
【発明の実施の形態】
（第１実施形態）
本実施形態では、集積回路として、ＡＢＳ（アンチスキッドブレーキシステム）制御用ＥＣＵに本発明の一実施形態を適用する場合について説明する。
【００２６】
まず、図１に、ＡＢＳ制御用ＥＣＵによって制御されるＡＢＳ制御装置の概略構成図を示し、ＡＢＳ制御装置の構成について説明する。
【００２７】
図１に示すように、ＦＲ輪１、ＦＬ輪２、ＲＲ輪３及びＲＲ輪４のそれぞれには、電磁ピックアップ式、磁気抵抗効果素子（ＭＲＥ）式、若しくはホール素子式の車輪速度センサ５〜８が配置されている。これら各車輪速度センサ５〜８は各車輪１〜４の回転に応じたパルス信号を発生させる。
【００２８】
また、各車輪１〜４のそれぞれには、ホイールシリンダ１１〜１４が配設されている。マスタシリンダ１６がブレーキペダル２７の踏み込みに応じてブレーキ液圧を発生させると、２位置弁（増圧制御弁）２１〜２４及び油圧管路を介して各ホイールシリンダ１１〜１４に圧送されるようになっている。なお、ブレーキペダル２７の踏み込み状態はストップスイッチ２９によって検出されるようになっている。
【００２９】
さらに、ホイールシリンダ１１、１４は２位置弁（減圧制御弁）３１、３４を介してリザーバ３７に接続されており、ホイールシリンダ１２、１３は２位置弁（減圧制御弁）３２、３３を介してリザーバ３９に接続されている。
【００３０】
なお、２位置弁２１〜２４及び３１〜３４は、連通位置と遮断位置とを有するソレノイド駆動式２位置弁で構成されており、ソレノイドへの通電により連通位置と遮断位置とを切換えられるように構成されている。
【００３１】
一方、２位置弁２１〜２４の上下流はバイパス管路４１〜４４によって接続されている。これらのバイパス管路４１〜４４には逆止弁４１ａ〜４４ａが備えられ、ホイールシリンダ１１〜１４からマスタシリンダ１６へ向かう圧油のみがバイパス管路４１〜４４を介して流通できるようになっている。
【００３２】
リザーバ３７、３９は、図示しないモータによって駆動されるポンプ４５ａ、４５ｂ及び逆止弁４７、４９を介した油圧管路で接続されており、リザーバ３７、３９からマスタシリンダ１６へ向かう圧油の流動のみが許容されている。
【００３３】
車輪速度センサ５〜８及びストップスイッチ２９の検出信号は、ＡＢＳ制御用ＥＣＵ５０に入力されている。ＡＢＳ制御用ＥＣＵ５０は、上記検出信号に基づいて、各２位置弁２１〜２４及び３１〜３４の制御信号やポンプ４５ａ、４５ｂの駆動を行うモータの制御信号等を発生させる。この制御信号に基づいて各２位置弁２１〜２４及び３１〜３４やモータを制御し、ＡＢＳ制御等を行うようになっている。
【００３４】
図２に、ＡＢＳ制御用ＥＣＵ５０の内部構造を表すブロック図を示す。この図に示されるように、ＡＢＳ制御用ＥＣＵ５０には、マイクロコンピュータ６０、周辺ＩＣ７０、ソレノイド駆動ドライバ９０、及び半導体リレー部１００等からなる複数のチップが備えられている。
【００３５】
以下、ＡＢＳ制御用ＥＣＵ５０の各構成要素の詳細を説明するが、図２中に示した各矢印は、実線で示したものが制御系のライン、破線で示したものが監視系のライン、一点鎖線で示したものが禁止、遮断系のラインを示すものとする。なお、制御系のラインとは、矢印の先端の要素を矢印の後端の要素からの信号に基づいて制御することを意味する。また、監視系のラインとは、矢印の先端の要素が矢印の後端の要素からの信号に基づいて所定の要素が故障等していないか否か監視することを意味する。また、禁止、遮断系のラインとは、矢印の先端の要素が矢印の後端の要素からの禁止、遮断信号に基づいて所定の要素の駆動を禁止、遮断することを意味する。
【００３６】
まず、マイクロコンピュータ６０について説明する。マイクロコンピュータ６０は、入力部６１、演算部６２、出力部６３を備えており、入力部６１に車輪速信号等の各種情報が入力されると、この入力された各種情報に基づいて演算部６２がＡＢＳ制御等に用いられる各種演算を行い、出力部６３より演算結果に基づくＡＢＳ制御信号、すなわちソレノイド駆動やモータ駆動信号を発生させるように構成されている。また、マイクロコンピュータ６０にはシリアル通信部６４が備えられており、演算部６２での演算によって得られた各種信号（例えばＡＢＳ制御中を示すＡＢＳ制御信号）が入力されると、これら各種信号をシリアル化し、シリアル信号として周辺ＩＣ７０に送信している。
【００３７】
次に、周辺ＩＣ７０について説明する。周辺ＩＣ７０には、車輪速度入力バッファ７１、スイッチ（以下、ＳＷという）信号入力バッファ７２、シリアル通信バッファ７３、シリアル通信監視部７４、内部発振回路７５、ウォッチドック（以下、ＷＤという）監視部７６、リセット制御部７７、駆動禁止信号発生部７８、リレー駆動部７９、ランプ駆動回路８０、過熱保護回路８１、電源監視部８２、電源出力回路８３、信号入出力バッファ８４及び温度監視部８５が備えられている。これら各要素が１チップに集積され、周辺ＩＣ７０が構成されている。
【００３８】
車輪速入力バッファ７１では、図１に示した車輪速度センサ５〜８から送られてくる信号を矩形波に修正する波形整形を行っている。この車輪速入力バッファ７１によって波形整形された車輪速度信号がマイクロコンピュータ６０に入力され、マイクロコンピュータ６０が車輪速度や推定車体速度等のＡＢＳ制御に用いる各種演算を行うようになっている。また、車輪速入力バッファ７１では、車輪速度センサ５〜８とＡＢＳ制御用ＥＣＵとを接続する配線の断線検出も行っており、断線検出が成されるとシリアル通信バッファ７３に断線したことを示す断線信号を送るようになっている。
【００３９】
ＳＷ信号入力バッファ７２では、図１に示すストップスイッチ２９のオン、オフ信号や、２位置弁２１〜２４、３１〜３４のソレノイドへの通電が行われたか否かが判る信号（例えば、ソレノイドにかかる電圧値）のモニタリングを行っている。これにより、ブレーキペダル２７の踏み込みが成されているか否かのオン、オフ信号や、ソレノイドへの通電が行われているか否かのオン、オフ信号が出力されるようになっている。
【００４０】
シリアル通信バッファ７３では、車輪速入力バッファ７１からの断線信号やＳＷ信号入力バッファ７２からのオン、オフの信号等をシリアル化し、シリアル信号としてマイクロコンピュータ６０への送信を行っている。上述したマイクロコンピュータ６０からのシリアル信号は、このシリアル通信バッファ７３に送られるようになっている。なお、このシリアル信号バッファ７３の詳細については後述する。
【００４１】
シリアル信号監視部７４では、シリアル通信バッファ７３からのシリアル信号に基づいてマイクロコンピュータ６０の監視を行う。具体的には、車輪速入力バッファ７１及びＳＷ信号入力バッファ７２からの信号等に基づいてマイクロコンピュータ６０が演算した結果をシリアル通信バッファ７３で受信し、その信号が適正な信号であるか否かの監視を行う。例えば、ＳＷ信号入力バッファ７２からストップスイッチ２９が踏み込まれていないというオフ信号が送られてきているにも関わらず、シリアル通信部６４からＡＢＳ制御中という信号が送られてきた場合には、マイクロコンピュータ６０からのシリアル信号が適正ではないと判定するようになっている。そして、マイクロコンピュータ６０からのシリアル信号が適正ではない場合には、後述するリセット制御部７７にリセット信号を出力する若しくは、駆動禁止信号発生回路７８に禁止信号を送るようになっている。なお、このシリアル信号監視部７４の詳細についても後述する。
【００４２】
内部発信部７５では、シリアル信号監視部７４やＷＤ監視部７６等に使用される内部クロックを形成している。この内部発振回路７５では、タイミングが異なる複数種のクロック信号を生成しており、シリアル信号監視部７４やＷＤ監視部７６では、監視用信号として相応しいタイミングのクロック信号を選択して、各監視を行っている。
【００４３】
ＷＤ監視部７６では、マイクロコンピュータ６０から送られてくる演算周期等のデータに基づいて、マイクロコンピュータ６０での演算が適正に成されているか否かの監視を行っている。例えば、演算適正に行われていれば、ＷＤ監視信号が交互に反転した信号として得られるため、このＷＤ監視信号が交互に反転した信号となっていなければマイクロコンピュータ６０での演算が適正な周期で行われていないと判定するようになっている。そして、マイクロコンピュータ６０での演算が適正ない周期で行われていない場合には、後述するリセット制御部７７にリセット信号を出力する若しくは、駆動禁止信号発生回路７８に禁止信号を送るようになっている。
【００４４】
リセット制御部７７では、初期化の際、若しくはシリアル信号監視部７４やＷＤ監視部７６、及び後述する電源監視部８３からのリセット信号が入力されると、マイクロコンピュータ６０にリセット信号を送るようになっている。このリセット信号を受け取ると、マイクロコンピュータ６０は、マイクロコンピュータ６０内の各値を予め規定されたリセット状態のモードにする。例えば、マイクロコンピュータ６０での演算等をすべてストップさせる。また、このリセット信号は、シリアル通信バッファ７３やシリアル信号監視部７４にも送られるようになっており、このリセット信号に基づいて初期化等が行われる。
【００４５】
駆動禁止信号発生部７８では、シリアル信号監視部７４、ＷＤ監視部７６、後述する過熱保護回路８１及び電源監視部８３からの禁止信号に基づき、リレー駆動部７９にソレノイド駆動禁止信号やモータ駆動禁止信号を送ると共に、マイクロコンピュータ６０を介さずに直接ソレノイド駆動ドライバ９０に駆動禁止信号を送る。このため、駆動禁止信号発生部７８からソレノイド駆動禁止信号が送られると、マイクロコンピュータ６０が作動していてもソレノイド駆動が禁止される。
【００４６】
リレー駆動部７９では、マイクロコンピュータ６０からのソレノイド駆動信号やモータ駆動信号に基づき、半導体リレー部１００のスイッチングを制御し、ソレノイドやポンプ４５ａ、４５ｂの駆動を行うモータへの通電を制御する。そして、駆動禁止信号発生部７８や後述するソレノイド駆動ドライバ９０の出力監視部９２からのソレノイド駆動禁止信号やモータ駆動禁止信号が入力されると、リレー駆動部７９は半導体リレー部１００によってソレノイドへの通電やモータへの通電をストップさせるようになっている。
【００４７】
ランプ駆動部８０では、通常時にはマイクロコンピュータ６０からのＡＢＳ制御中信号に基づいてＡＢＳ制御の作動状態を出力しているが、リセット制御部７７からのリセット信号、若しくは駆動禁止信号発生部７８からのソレノイド駆動禁止信号やモータ駆動禁止信号が入力されると、ＡＢＳ制御が非作動となることを出力する。このランプ駆動部８０からの信号を受けて、図示しないランプが点灯し、ＡＢＳ制御の作動状態が確認できる。
【００４８】
過熱保護回路部８１では、周辺回路７０を構成するチップが異常な温度になることを防止すべく、チップが所定温度に達したことを検出し、チップが所定温度以上になると駆動禁止信号発生部７８に禁止信号を発生させると共に、それ以上の温度上昇を防止するために、マイクロコンピュータ６０への電圧供給を止めるようになっている。
【００４９】
電源出力回路８２は、被監視ブロックに相当し、集積回路５０外に配置された外部電源との接続が成される電源端子（第１の電源端子）１０１及び接地端子（第１の接地端子）１０３に接続されている。この電源出力回路８２では、電源端子１０１に印加される電圧に基づいて、所望の値（例えば、５Ｖ、３．３Ｖ）の電圧を出力するようになっている。この電源出力回路８２の出力電圧が、マイクロコンピュータ６０、周辺ＩＣ７０、ソレノイド駆動ドライバ９０等の電源電圧として用いられる。
【００５０】
電源監視部８３は、監視ブロックに相当し、電源出力回路８２が接続される電源端子１０１とは別の電源端子（第２の電源端子）１０５及び接地端子（第２の電源端子）１０７に接続されている。電源監視部８３では、電源出力回路８２の出力電圧が所望の値になっているか否かの監視を行うと共に、電源出力回路８２に印加される電圧が過電圧になっていないか否かの監視を行う。例えば、電源出力回路８２の出力電圧が所望の値に満たない場合にはリセット制御部７７にリセット信号が送られ、所望の値よりも高い場合には駆動禁止信号発生部７８に禁止信号が送られるようになっている。また、電源出力回路８２に印加される電圧が過電圧である場合には、駆動禁止信号発生部７８に禁止信号を出力すると共に、異常過熱を防止するため、マイクロコンピュータ６０への電圧供給を止めるようになっている。
【００５１】
信号入出力バッファ８４は、車が故障した時のダイアグを調査するための端子８４ａに接続されており、テスターを端子８４ａに接続することでマイクロコンピュータ６０との通信が行えるようになっている。また、この信号入出力バッファ８４は、単なる出力バッファ、例えば車両用スピードメータの車速を表示するための信号（例えば、車輪速から演算された推定車体速度に相当する信号）を出力させるバッファに使用することができる。
【００５２】
温度監視部８５では、常時、集積回路５０の温度検出を行っている。温度監視部８５は、集積回路５０の温度に応じた信号を温度検出信号としてマイクロコンピュータ６０に送るようになっている。この温度検出信号に基づいてマイクロコンピュータ６０では、検出された温度に応じたＡＢＳ制御の演算を行うようになっている。
【００５３】
続いて、ソレノイド駆動ドライバ９０について説明する。ソレノイド駆動ドライバ９０は、ソレノイドに接続されたＭＯＳトランジスタ９１と、ソレノイド（ＭＯＳトランジスタ９１）への通電状態を監視する出力監視部９２と、ＭＯＳトランジスタ９１のオン、オフ駆動を行うアンド回路９３とを備えている。
【００５４】
ＭＯＳトランジスタ９１は、図１に示す各種制御弁２１〜２４、３１〜３４のそれぞれのソレノイドに接続されており、このＭＯＳトランジスタ９１によってソレノイドへの通電のスイッチングが成される。
【００５５】
出力監視部９２は、各ソレノイド１つ１つに備えられ、各ソレノイドへのドライバ出力の監視を行っている。例えば、ＭＯＳトランジスタ９１のドレイン電圧やドレイン電流に基づいてソレノイドへの通電状態の監視を行う。これにより、例えば、ドレイン電流が過電流になっていないか、ソレノイドへの通電用配線がオープンになっていないか若しくはリークしていないか、ＭＯＳトランジスタ９１が高温になり過ぎていないか等を検出する。これにより、ソレノイド駆動に適していない結果が得られた場合には、出力監視部９２はリレー駆動部７９にソレノイド駆動禁止信号やモータ駆動禁止信号を送ると共に、アンド回路９３にもソレノイド駆動禁止信号を送るようになっている。
【００５６】
アンド回路９３には、マイクロコンピュータ６０の出力信号、リレー駆動部７９からの出力信号、駆動禁止信号発生部７８からの出力信号、出力監視部９２からの出力信号が入力される。本実施形態の場合、リレー駆動部７９からの出力信号、駆動禁止信号発生部７８からの出力信号、出力監視部９２からの出力信号は、通常時にはＬｏｗレベルとなっているが、何らかの故障が合った時にＨｉレベルとなり、アンド回路９３の出力がＬｏｗレベル、つまりＭＯＳトランジスタ９１をオフするようになっている。
【００５７】
このため、ソレノイド駆動ドライバ９０は、マイクロコンピュータ６０や周辺ＩＣ７０からの信号に基づいてソレノイドへの通電を遮断できるだけでなく、ソレノイド駆動ドライバ９０自身に備えら得た出力監視部９２からの信号に基づいてソレノイドへの通電を遮断できるようになっている。
【００５８】
半導体リレー部１００においては、半導体リレー１００ａでは、ソレノイドへの通電のスイッチングを行っており、半導体リレー１００ｂでは、ポンプ４５ａ、４５ｂの駆動を行うモータへの通電のスイッチングを行っている。これら各半導体リレー１００ａ、１００ｂは、リレー駆動部７９からの信号に基づいて制御され、通常時にはソレノイドやモータへの通電が可能となるように構成され、リレー駆動部７９からソレノイド駆動禁止信号やモータ駆動禁止信号を受けると、ソレノイドやモータへの通電が行えなくなるように構成されている。
【００５９】
続いて、シリアル通信バッファ７３の構成の一部を図３に示し、この図に基づいてシリアル通信バッファ７３の詳細について説明する。
【００６０】
図３に示すように、シリアル通信バッファ７３には、マイクロコンピュータ６０から出力される同期用クロック信号ＣＬＫ、マイクロコンピュータ６０のシリアル通信部６４から送信されるシリアル信号ＳＣＩ、及びリセット制御部７７からのリセット信号ｆＲＥＳが入力されるようになっている。
【００６１】
シリアル通信部６４から送信されるシリアル信号ＳＣＩに、例えばＡ、ＢのＩＤを付しておくことにより、ＩＤ番号Ａと共に送信されたデータと、ＩＤ番号Ｂと共に送信されたデータとをシリアル通信バッファ７３に備えられた別々のレジスタ２０５、２０６に格納する。
【００６２】
まず、シリアル信号ＳＣＩが送信されると、シリアル信号がシフトレジスタ２００内に格納される。そして、シフトレジスタ２００内にすべて格納されると、最終桁の出力がＨｉレベルとなる。これにより、アンド回路２０１の出力がＨｉレベルとなり、何らかの信号を受信したということを知らせる受信信号ｆＳＣＩがＨｉレベルになると共に、遇数個のインバータ回路２０２ａ、２０２ｂで構成されたディレイ回路２０２を介してアンド回路２０３及びアンド回路２０４にＨｉレベルが出力される。
【００６３】
この信号が入力されると、アンド回路２０３とアンド回路２０４は、シフトレジスタ２００の２桁目のビット及び３桁目のビットからの信号を受けて出力を発生する。すなわち、ＩＤ番号Ａが付されたデータを受信した場合には、アンド回路２０３がＨｉレベル、アンド回路２０４がＬｏｗレベルをそれぞれ出力し、ＩＤ番号Ｂが付されたデータを受信した場合には、アンド回路２０３がＬｏｗレベル、アンド回路２０４がＨｉレベルをそれぞれ出力するようになっている。これらアンド回路２０３とアンド回路２０４の出力が、それぞれ、ＩＤ番号Ａのデータが入力されたか否かを示す信号ｆＤＩＡと、ＩＤ番号Ｂのデータが入力されたか否かを示す信号ｆＤＩＢに相当する。
【００６４】
このようにして、ＩＤ番号Ａが付されたデータが受信されると、レジスタ２０５はアンド回路２０３からのＨｉレベル出力を受けて、シフトレジスタ２００の各ビットに格納されている内容を収容する。また、ＩＤ番号Ｂが付されたデータが受信されると、レジスタ２０６はアンド回路２０４からのＨｉレベル出力を受けて、シフトレジスタ２００の各ビットに格納されているデータを収容する。
【００６５】
そして、これらレジスタ２０５、２０６は、各ビット毎に、各ビットに収容されたデータに応じた出力を発生させる。
【００６６】
具体的には、レジスタ２０５の１桁目のビットは上記駆動禁止信号発生部７８にソレノイド駆動禁止信号の解除要求信号ｆＳＥＮＢを出力し、２桁目のビットはＡＢＳ制御中を示す信号ｆＡＢＳを出力する。また、３桁目のビットはＦＬ輪２の２位置弁３２の駆動中を示す信号ＰＦＬＲ、４桁目のビットはＦＬ輪２の２位置弁２２の駆動中を示す信号ＰＦＬＨを出力する。さらに、５桁目のビットはＦＲ輪１の２位置弁３１の駆動中を示す信号ＰＦＲＲ、６桁目のビットはＦＲ輪１の２位置弁２１の駆動中を示す信号ＰＦＲＨを出力する。
【００６７】
レジスタ２０６の１桁目のビットは上記リレー駆動部７９の出力を許可する許可信号ｆＲＥＮＢ、２桁目のビットはブレーキアシスト制御中を示す信号ｆＢＡを出力する。また、３桁目のビットはＲＬ輪４の２位置弁３４の駆動中を示す信号ＰＲＬＲ、４桁目のビットはＲＬ輪４の２位置弁２４の駆動中を示す信号ＰＲＬＨを出力する。さらに、５桁目のビットはＲＲ輪３の２位置弁３３の駆動中を示す信号ＰＲＲＲ、６桁目のビットはＲＲ輪３３の２位置弁２３の駆動中を示す信号ＰＲＲＨを出力する。
【００６８】
このようにして、マイクロコンピュータ６０から送信されたシリアル信号ＳＣＩがシリアル通信バッファ７３に受信され、この受信されたデータに応じた各種信号がシリアル通信バッファ７３からシリアル信号監視部７４に出力されるようになっている。
【００６９】
なお、Ｄ型フリップフロップ２０７、２０８は、シフトレジスタ２００内のデータをレジスタ２０５又はレジスタ２０６に送信するときのタイミングを取るためのものである。また、信号ｆＲＥＳは、リセット制御部７７からのリセット信号であり、初期化の際や何らかの異常が発生した際（フェールセーフ時）にＨｉレベルにされる。
【００７０】
また、ここでは、車輪速入力バッファ７１からの入力信号やＳＷ信号入力バッファ７２からの信号の処理を行うロジックについて記載していないが、このロジックはシリアル通信バッファ７３では車輪速入力バッファ７１による断線検出信号やＳＷ信号入力バッファ７２からの各種スイッチ信号をシリアル化させ、シリアル信号としてマイクロコンピュータ６０に送信するという公知のシリアル通信用ロジックであるため、説明は省略する。
【００７１】
続いて、シリアル信号監視部７４の構成を説明する。図４〜図７は、シリアル信号監視部に備えられた各種ロジックと、そのロジック実行時のタイミングチャートを示している。以下、図４〜図７に基づいて、各種ロジックの詳細を順に説明する。
【００７２】
図４（ａ）に示すロジックは、マイクロコンピュータ６０での処理間隔の監視を行うインターバル監視ロジックである。
【００７３】
この図に示される信号Ｑ６は、上述した内部発振回路７５から出力される複数種のクロック信号のうちの１つである。信号Ｑ６のパルス立ち上がりに伴ってアンド回路３００の出力がＨｉレベルになると、この出力を受けてカウンター３０１がカウントＵＰされるようになっている。
【００７４】
また、ＩＤ番号Ａが付されたデータを受信したことを示す信号ｆＤＩＡや、ＩＤ番号Ｂが付されたデータを受信したことを示す信号ｆＤＩＢが入力されると、ＲＳフリップフロップ３０２、３０３からのＨｉレベル出力を受けて、アンド回路３０４の出力がＨｉレベルになる。そして、ＯＲ回路３０５の出力もＨｉレベルになる。
【００７５】
このため、信号Ｑ６のパルスに応じてカウンター３０１がカウントＵＰされても、信号ｆＤＩＡと信号ｆＤＩＢが正常に受信されていれば、カウンター３０１がリセットされ、信号Ｑ６のパルスに応じてカウントＵＰとリセットとを繰り返す。逆に、信号ｆＤＩＡと信号ｆＤＩＢが正常に受信されていなければカウンター３０１がリセットされず、最終桁までカウントされる。
【００７６】
従って、カウンター３０１が出力する信号ｆＣＭＮＧから通信異常状態を検出することができる。このロジックの場合、信号ｆＤＩＡと信号ｆＤＩＢが正常に受信されていれば信号ｆＣＭＮＧがＬｏｗレベルとなり、通信状態が異常であるとＨｉレベルとなる。
【００７７】
なお、ＯＲ回路３０５からの出力はアンド回路３０６に入力され、アンド回路３０６からの出力に応じてＲＳフリップフロップ３０２、３０３がリセットされるようになっている。すなわち、信号ｆＤＩＡと信号ｆＤＩＢが正常に受信されると、ＲＳフリップフロップ３０２、３０３がリセットされるようになっている。また、信号ｆＲＥＳは、上述したリセット制御部７７からのリセット信号であり、初期化の際や何らかの異常が発生した際にＨｉレベルにされる。
【００７８】
図４（ｂ）、（ｃ）は、信号ｆＤＩＡと信号ｆＤＩＢが正常に受信されている場合と受信されていない場合におけるタイミングチャートである。
【００７９】
図４（ｂ）に示すように、カウンター３０１がカウントＵＰを終了するまでの期間Ｔ中に、信号ｆＤＩＡと信号ｆＤＩＢが正常に受信されていれば、ＯＲ回路３０５の出力信号ＣＲＥＳがＨｉレベルとなり、信号ｆＣＭＮＧがＨｉレベルになることはない。
【００８０】
一方、図４（ｃ）に示すように、期間Ｔ中に信号ｆＤＩＡと信号ｆＤＩＢが正常に受信されていなければ、ＯＲ回路３０５の出力信号ＣＲＥＳがＬｏｗレベルのままとなり、カウンター３０１の最終桁までカウントＵＰされると同時に信号ｆＣＭＮＧがＨｉレベルとなる。
【００８１】
このように、図４に示すロジックを用いて、マイクロコンピュータ６０の演算のインターバル監視を行うことが可能となる。
【００８２】
次に、図５に示すロジックについて説明する。図５（ａ）に示すロジックは、マイクロコンピュータ６０での演算結果についての監視を行う演算結果監視ロジックの１つである。ここではＡＢＳ制御対象となる車輪１〜４（以下、制御輪という）に対する２位置弁２１〜２４、３１〜３４の駆動が正常に行われているか否かの監視を行っている。
【００８３】
なお、以下の説明では、制御輪に対応する２位置弁２１〜２４、３１〜３４のうち、増圧制御弁２１〜２４の駆動中を示す信号を信号Ｐ＄＄Ｈといい、減圧制御弁３１〜３４の駆動中を示す信号を信号Ｐ＄＄Ｒという。但し、＄＄は、制御輪（ＦＬ、ＦＲ、ＲＬ、ＲＲ）を意味しており、例えば信号ＰＦＬＨは制御輪がＦＬ輪２である場合の増圧制御弁２２の駆動中を示す信号であるものとする。また、図中の信号Ｑ４、信号Ｑ１４は共に、上述した内部発振回路７５から出力される複数種のクロック信号のうちの１つであり、信号Ｑ４の方が信号Ｑ１４よりもパルス発生タイミングが速いクロック信号となっている。
【００８４】
▲１▼まず、マイクロコンピュータ６０が正常な場合について説明する。
【００８５】
ＡＢＳ制御中でない場合、ＡＢＳ制御中であることを意味する信号ｆＡＢＳがＬｏｗレベルとなる。このため、アンド回路４０１は信号Ｑ４のパルス立ち上がりに伴ってＨｉレベルを出力し、アンド回路４０２は信号Ｑ１４に関わらずＬｏｗレベルを出力する。
【００８６】
このため、アンド回路４０１及びアンド回路４０２の出力が入力されるＯＲ回路４０３は、信号Ｑ４のパルス立ち上がりに応じてＨｉレベルを出力する。また、カウンター４０４は、初期時にリセット制御部７７からの信号ｆＲＥＳを受けてカウントが成されていない状態であるため、Ｌｏｗレベルを出力している。
【００８７】
従って、アンド回路４０５は、ＯＲ回路４０３からのＨｉレベル出力に基づいて、すなわち信号Ｑ４のパルス立ち上がりに応じてＨｉレベルを出力する。これに伴い、カウンター４０４のカウントＵＰが成される。
【００８８】
また、制御輪がＡＢＳ制御中でない場合、その制御輪の増圧制御弁２１〜２４のソレノイド駆動信号Ｐ＄＄Ｈ、減圧制御弁３１〜３４のソレノイド駆動信号Ｐ＄＄Ｒが共にＬｏｗレベルとなり、アンド回路４０６の出力がＨｉレベルとなる。
【００８９】
このため、ＡＢＳ制御中でない場合、カウンター４０４がカウントＵＰを終了させるまでの間にＯＲ回路の出力信号ＣＲＥＳがＨｉレベルとなって、カウンター４０４がリセットされる。
【００９０】
一方、ＡＢＳ制御中の場合、ＡＢＳ制御中であることを意味する信号ｆＡＢＳがＨｉレベルとなる。このため、アンド回路４０２は信号Ｑ１４のパルス立ち上がりに伴ってＨｉレベルを出力し、アンド回路４０１は信号Ｑ４に関わらずＬｏｗレベルを出力する。
【００９１】
このため、アンド回路４０１及びアンド回路４０２の出力が入力されるＯＲ回路４０３は、信号Ｑ１４のパルス立ち上がりに応じてＨｉレベルを出力する。
【００９２】
そして、カウンター４０４が初期時にＬｏｗレベルを出力しているため、アンド回路４０５は、ＯＲ回路４０３からのＨｉレベル出力に基づいて、すなわち信号Ｑ１４のパルス立ち上がりに応じてＨｉレベルを出力する。これに伴い、カウンター４０４のカウントＵＰが成される。
【００９３】
これに対し、制御輪がＡＢＳ制御中の場合、ＡＢＳ制御の増圧、減圧タイミングに合わせて、制御輪の増圧制御弁２１〜２４のソレノイド駆動信号Ｐ＄＄Ｈ、減圧制御弁３１〜３４のソレノイド駆動信号Ｐ＄＄Ｒが共にＨｉレベル、Ｌｏｗレベル入れ替わり、アンド回路４０６の出力もＨｉレベル、Ｌｏｗレベル入れ替わる。
【００９４】
このため、ＡＢＳ制御中の場合においても、カウンター４０４がカウントＵＰを終了させるまでの間にＯＲ回路の出力信号ＣＲＥＳがＨｉレベルとなって、カウンター４０４がリセットされる。
【００９５】
▲２▼次に、マイクロコンピュータ６０が異常な場合について説明する。
【００９６】
例えば、ＡＢＳ制御中ではないのにも関わらず、マイクロコンピュータ６０が制御輪に対応する２位置弁２１〜２４、３１〜３４のソレノイド駆動を行っている旨の信号（つまり信号Ｐ＄＄Ｈ、信号Ｐ＄＄ＲのいずれかがＨｉレベル）が出力されていれば、マイクロコンピュータ６０の演算結果が誤っており、異常であると考えられる。
【００９７】
このような場合、ＡＢＳ制御中であることを意味する信号ｆＡＢＳがＬｏｗレベルとなり、上記と同様に、信号Ｑ４のパルス立ち上がりに応じてカウンター４０４のカウントＵＰが成される。
【００９８】
一方、ＡＢＳ制御の増圧、減圧タイミングに合わせて、制御輪の増圧制御弁２１〜２４のソレノイド駆動信号Ｐ＄＄Ｈ、減圧制御弁３１〜３４のソレノイド駆動信号Ｐ＄＄Ｒが共にＨｉレベル、Ｌｏｗレベル入れ替わり、アンド回路４０６の出力もＨｉレベル、Ｌｏｗレベル入れ替わることになる。
【００９９】
しかしながら、カウンター４０４のカウントＵＰが信号Ｑ４のパルス立ち上がりに伴って成されているため、ＡＢＳ制御時のカウントＵＰよりも速くなり、アンド回路４０６の出力がＨｉレベルとなる前にカウンター４０４が最終桁までカウントする。
【０１００】
従って、カウンター４０４が出力する信号ｆ＄＄ＮＧからマイクロコンピュータ６０の演算状態の異常を検出することができる。
【０１０１】
また、ＡＢＳ制御中に増圧タイミングとなるべきであるにも関わらず増圧タイミングにならない場合、例えば、所定期間中増圧タイミングが出されない場合にもマイクロコンピュータ６０の演算が異常であると考えられる。
【０１０２】
このような場合、ＡＢＳ制御中であることを意味する信号ｆＡＢＳがＨｉレベルとなり、上記と同様に、信号Ｑ１４のパルス立ち上がりに応じてカウンター４０４のカウントＵＰが成される。
【０１０３】
一方、ＡＢＳ制御の増圧タイミングがない場合、アンド回路４０６の出力がＬｏｗレベルのままとなる。
【０１０４】
従って、このような場合にもカウンター４０４が出力する信号ｆ＄＄ＮＧからマイクロコンピュータ６０の演算状態の異常を検出することができる。
【０１０５】
図５（ｂ）、（ｃ）は、マイクロコンピュータ６０が正常な演算を行っている場合と、正常な演算を行っていない場合のタイミングチャートである。
【０１０６】
図５（ｂ）に示されるように、ＡＢＳ制御中ではない場合には常にカウンター４０４がリセットされており、ＡＢＳ制御中の場合には、ＡＢＳ制御の増圧、減圧タイミングに合わせて、カウンター４０４がリセットされている。
【０１０７】
また、図５（ｃ）に示すように、ＡＢＳ制御中に増圧タイミングとなるべきであるにも関わらず増圧タイミングにならない場合には、期間Ｔａが経過すると信号ｆ＄＄ＮＧがＨｉレベルとなる。また、ＡＢＳ制御中でないにも関わらず２位置弁２１〜２４、３１〜３４のソレノイド駆動を行っている場合にも、期間Ｔｂが経過すると信号ｆ＄＄ＮＧがＨｉレベルとなる。
【０１０８】
なお、本ロジックでは、上記期間Ｔａより期間Ｔｂが短くなるようにしている。これは、期間ＴｂはＡＢＳ制御中でないにも関わらずソレノイド駆動信号が出力されるような場合、確実にマイクロコンピュータ６０の演算結果が異常であるといえることから、即座にソレノイド駆動ドライバ９０の出力を禁止するためである。
【０１０９】
このように、図５に示すロジックを用いて、マイクロコンピュータの演算結果の監視を行うことが可能となる。
【０１１０】
次に、図６に示すロジックについて説明する。図６（ａ）に示すロジックも、マイクロコンピュータ６０での演算結果についての監視を行う演算結果監視ロジックの１つである。ここではＡＢＳ制御の制御輪に対する減圧制御弁３１〜３４の駆動が正常に行われているか否かの監視を行っている。すなわち、ＡＢＳ制御中であっても、減圧時間が長すぎると、運転者にブレーキペダル２７を踏み込んでいるにも関わらずブレーキが効かないという不安感を与えてしまうため、減圧時間が長すぎる場合にはマイクロコンピュータ６０の異常であるとする。
【０１１１】
この図に示される信号Ｑ１０は、上述した内部発振回路７５から出力される複数種のクロック信号のうちの１つである。信号Ｑ１０のパルスの立ち上がりに伴ってアンド回路５００の出力がＨｉレベルになると、この出力を受けてカウンター５０１がカウントＵＰされるようになっている。
【０１１２】
そして、減圧時間が正常の長さであれば、カウンター５０１が最終桁までカウントＵＰする前に、制御輪に対応する減圧制御弁３１〜３４のソレノイド駆動信号Ｐ＄＄ＲがＬｏｗレベルとなるため、ＯＲ回路５０２の出力がＨｉレベルとなり、カウンター５０１がリセットされる。
【０１１３】
しかしながら、減圧時間が異常に長くなると、制御輪に対応する減圧制御弁３１〜３４のソレノイド駆動信号Ｐ＄＄ＲがＬｏｗレベルとなる前に、カウンター５０１が最終桁までカウントＵＰする。
【０１１４】
従って、カウンター５０１が出力する信号ｆ＄＄ＲＦからマイクロコンピュータ６０の演算結果の異常を検出することができる。
【０１１５】
図６（ｂ）、（ｃ）は、減圧時間が正常の長さである場合と異常に長い場合におけるタイミングチャートである。
【０１１６】
図６（ｂ）に示すように、減圧時間が正常の長さである場合（図中期間ＴGよりも短い場合）には、カウンター５０１が最終桁までカウントＵＰする前に、ＯＲ回路５０２の出力信号ＣＲＥＳがＨｉレベルとなり、信号ｆ＄＄ＲＦがＨｉレベルとなることはない。
【０１１７】
一方、図６（ｃ）に示すように、減圧時間が異常に長い場合（図中期間ＴGより長い場合）には、カウンター５０１が最終桁までカウントＵＰするまでＯＲ回路５０２の出力信号ＣＲＥＳがＬｏｗレベルであるため、信号ｆ＄＄ＲＦがＨｉレベルとなる。
【０１１８】
このように、図６に示すロジックを用いて、マイクロコンピュータ６０の演算結果の監視を行うことが可能となる。
【０１１９】
図７（ａ）に示すロジックは、マイクロコンピュータ６０から送信されるデータの順序の監視を行うシーケンス監視ロジックである。すなわち、上述したＩＤ番号Ａが付されたデータとＩＤ番号Ｂが付されたデータが交互に受信されていない場合にはマイクロコンピュータ６０から送信されるシリアル信号が正確に送信されていないと考えられるため、この場合にもマイクロコンピュータ６０が異常であるとする。また、図７（ｂ）に、本ロジックのタイミングチャートを示す。
【０１２０】
まず、図７（ｂ）の期間ＴOKに示されるように、ＩＤ番号Ａが付されたデータとＩＤ番号Ｂが付されたデータが交互に受信される場合について説明する。
【０１２１】
ＩＤ番号Ａが付されたデータが受信されると、何らかの信号が受信されたことを示す信号ｆＳＣＩとＩＤ番号Ａが受信されたことを示す信号ｆＤＩＡがＨｉレベルとなる。このため、Ｄ型フリップフロップ６０１の出力がＨｉレベルとされ、信号ｆＤＩＡが入力されたことが記憶される。
【０１２２】
次に、ＩＤ番号Ｂが付されたデータが受信されると、何らかの信号が受信されたことを示す信号ｆＳＣＩとＩＤ番号Ｂが受信されたことを示す信号ｆＤＩＢがＨｉレベルとなる。このため、Ｄ型フリップフロップ６０２の出力がＨｉレベルとされ、信号ｆＤＩＢが入力されたことが記憶される。また、このときまでＤ型フリップフロップ６０１がＨｉレベル出力となっているため、信号ｆＤＩＢがＨｉレベルとなった時にアンド回路６０３の出力がＨｉレベルとなる。すなわち、アンド回路６０３により、信号ｆＤＩＡ→信号ｆＤＩＢの順で受信したことが判定される。そして、これと同時にアンド回路６０３からのＨｉレベル出力とＨｉレベルとなった信号ｆＳＣＩを受けてＤ型フリップフロップ６０５の出力がＨｉレベルとなり、アンド回路６０３の状態が記憶される。なお、信号ｆＳＣＩがＨｉレベルとなったとき、信号ｆＤＩＡがＬｏｗレベルであるため、Ｄ型フリップフロップ６０１の出力はＬｏｗレベルに戻る。
【０１２３】
続いて、ＩＤ番号Ａが付されたデータが受信されると、上記と同様に、信号ｆＳＣＩと信号ｆＤＩＡがＨｉレベルとなる。このため、Ｄ型フリップフロップ６０１の出力がＨｉレベルとされ、信号ｆＤＩＡが入力されたことが記憶される。また、Ｄ型フリップフロップ６０２がＨｉレベル出力となっているため、信号ｆＤＩＡがＨｉレベルとなった時にアンド回路６０４の出力がＨｉレベルとなる。すなわち、アンド回路６０４により、信号ｆＤＩＢ→信号ｆＤＩＡの順で受信したことが判定される。そして、これと同時にアンド回路６０４からのＨｉレベル出力とＨｉレベルとなった信号ｆＳＣＩを受けてＤ型フリップフロップ６０６の出力がＨｉレベルとなり、アンド回路６０４の状態が記憶される。なお、信号ｆＳＣＩがＨｉレベルとなったとき、信号ｆＤＩＢがＬｏｗレベルであるため、Ｄ型フリップフロップ６０２の出力はＬｏｗレベルに戻る。
【０１２４】
従って、信号ｆＤＩＡ→信号ｆＤＩＢの順にデータを受け取った時にはＤ型フリップフロップ６０５の出力がＨｉレベルとなり、信号ｆＤＩＢ→信号ｆＤＩＡの順にデータを受け取った時にはＤ型フリップフロップ６０６の出力がＨｉレベルとなるため、２つのデータが交互に受信された時にはアンド回路６０７の出力がＬｏｗレベルとなる。
【０１２５】
これに対し、図７（ｂ）の期間ＴNGのように、ＩＤ番号Ａが付されたデータが連続して受信されると、信号ｆＤＩＡがＨｉレベルとなった後、続けて信号ｆＤＩＡがＨｉレベルになる。また、ＩＤ番号Ｂが付されたデータが連続して受信されると、信号ｆＤＩＢがＨｉレベルとなった後、続けて信号ｆＤＩＢがＨｉレベルになる。このため、アンド回路６０３の出力とアンド回路６０４の出力が共にＬｏｗレベルとなる。
【０１２６】
従って、Ｄ型フリップフロップ６０５とＤ型フリップフロップ６０６の出力が共にＬｏｗレベルとなり、アンド回路６０７が出力する信号ｆＳＱＮＧがＨｉレベルとなって、信号ｆＳＱＮＧからマイクロコンピュータ６０のデータ送信順序の異常を検出することができる。
【０１２７】
このように、図７に示すロジックを用いて、マイクロコンピュータ６０のシーケンス監視を行うことが可能となる。
【０１２８】
以上説明したように、マイクロコンピュータ６０からのデータ通信により、マイクロコンピュータ６０の演算のインターバルや演算結果の異常、マイクロコンピュータ６０が送信するデータのシーケンス監視等、様々な監視を行うことが可能となる。
【０１２９】
このように、マイクロコンピュータ６０から周辺ＩＣ７０にデータ通信を行い、マイクロコンピュータ６０からのデータ通信が確実になされているか、若しくはデータ通信されてきたデータの内容が正確であるかを監視することにより、マイクロコンピュータを２つ必要としなくてもマイクロコンピュータ６０の異常を簡単に監視できる。また、マイクロコンピュータ６０からのデータ通信により、様々な監視を行えるため、ＷＤ監視と比べて十分な監視能力を得ることができる。
【０１３０】
このため、マイクロコンピュータ６０から周辺ＩＣ７０にデータ通信を行い、このデータ通信に基づいてマイクロコンピュータ６０の異常を監視するようにすれば、簡単かつ効果的であり、さらに低コストな構成でマイクロコンピュータ６０の監視を行うことが可能となる。
【０１３１】
なお、シリアル信号監視部７４での監視結果はそのまま駆動禁止信号発生部７８に送られるか、又はマイクロコンピュータ６０が異常であるという信号が所定時間若しくは複数回続くと駆動禁止信号発生部７８に送られ、この監視結果を受けて駆動禁止信号発生部７８がソレノイド駆動禁止信号やモータ駆動禁止信号を出力する。
【０１３２】
（第２実施形態）
上記実施形態では、マイクロコンピュータ６０から周辺ＩＣ７０へのデータ通信を行う一方向通信の場合について説明したが、本実施形態では周辺ＩＣ７０からマイクロコンピュータ７０へのデータ通信も行う双方向通信の場合について説明する。
【０１３３】
本実施形態では、双方向通信の一例として、マイクロコンピュータ６０が行う車輪速演算の監視方法を説明する。図８に、ＡＢＳ制御用ＥＣＵのうち車輪速演算の監視に使用される構成の概略図を示し、この図に基づいて車輪速演算の監視方法の詳細を説明する。
【０１３４】
まず、各車輪１〜４からの車輪速信号が周辺ＩＣ７０の車輪速入力バッファ７１に入力されると、矩形波変換部７１ａによりノイズキャンセルされたのち、入力された車輪速信号が矩形波に変換される。この矩形波に変換された車輪速信号がバッファ７１ｂを介してマイクロコンピュータ６０に入力される。バッファ７１ｂはマイクロコンピュータ６０へ出力する信号と周辺ＩＣ７０内部でパルスカウントする信号を分離する働きをする。
【０１３５】
そして、マイクロコンピュータ６０によって入力された車輪速信号の周期を計測し、その結果から車輪速度データに変換し、システムの制御パラメータとして用いる。
【０１３６】
他方、マイクロコンピュータ６０、及び周辺ＩＣ７０はマイクロコンピュータ６０の車輪速度データに変換が正常に動作していることを監視するため、以下の処理を実施する。
【０１３７】
▲１▼マイクロコンピュータ６０は監視する輪のチャンネル（ＣＨ）を選択する。また、選択ＣＨの車輪速度データから車輪速度信号の周期を逆演算する。
【０１３８】
上記選択ＣＨデータ及びその逆演算周期データをシリアル通信部６４から周辺ＩＣ７０へ送信する。
【０１３９】
▲２▼周辺ＩＣ７０は、シリアル受信した選択ＣＨのデータにより選択した車輪速信号の矩形波変換パルスを周期計測回路７４ｄで周期計測し、そのデータをラッチ回路７４ａにてラッチする。
【０１４０】
そのラッチデータとシリアル受信した逆演算周期データが比較回路７４ｂにて規定範囲内か否か比較判別される。後段のタイマ７４ｃにて判別結果が規定時間以内に正常にならない場合には、マイクロコンピュータ６０が異常と判別し、駆動禁止信号発生部７８を介してリレー駆動部７９にソレノイド駆動禁止信号やモータ駆動禁止信号が送られる。
【０１４１】
また、周辺ＩＣ７０から送られてきたシリアル信号がマイクロコンピュータ６０で受信されると、この受信データと先の逆演算周期データとが比較演算され、規定時間以内に規定差以内とならない場合にはマイクロコンピュータ６０の異常と判別する。そして、リレー駆動部７９にソレノイド駆動禁止信号やモータ駆動禁止信号が送られる。
【０１４２】
このように、マイクロコンピュータ６０と周辺ＩＣ７０との双方で車輪速信号の周期計測を行い、周辺ＩＣ７０とマイクロコンピュータ６０の双方で周期計測及び−０の車輪速演算が正確に行われているか否かの監視を行うようにすることも可能である。
【０１４３】
なお、本実施形態では、車輪速信号の周期計測、車輪速演算について説明したが、車輪速信号以外であっても周期的に変動する信号であれば、本実施形態と同様の監視を行うことができる。
【０１４４】
（他の実施形態）
上記第１、第２実施形態では、マイクロコンピュータ６０からのデータ通信をシリアル通信で行う場合について説明したが、データ通信をパラレル通信で行ってもよい。
【０１４５】
また、上記第１、第２実施形態では、図２に示すように、集積回路が複数のチップで構成される場合について説明したが、必ずしも図２に示す構成である必要はなく、複数のチップのいずれか若しくはすべてが１チップで構成されていてもよい。なお、このような場合には、制御のための演算を行う部分がマイクロコンピュータ６０に相当し、この周辺に配置される部分が周辺ＩＣ７０に相当することになる。
【０１４６】
また、第１実施形態では、マイクロコンピュータ６０から周辺ＩＣ７０へのデータ通信を行う一方向通信の場合について説明したが、第２実施形態に示すような双方向通信を行っても良い。例えば、シリアル信号監視部７４での監視結果をマイクロコンピュータ６０に送るようにすることが可能である。
【０１４７】
さらに、上記第１実施形態では、ＡＢＳ制御に関する演算が正常に行われているか否かについてのみ説明したが、ブレーキアシスト機能を備えたブレーキ装置に使用されるＥＣＵの場合には、マイクロコンピュータ６０がブレーキアシスト機能の演算を正常に行っているか否かの監視も行うことができる。例えば図１に示す構成に対して、マスタシリンダ１６若しくは図示しないマスタリザーバとポンプ４５ａ、４５ｂの吸入口側とを連結する管路と、マスタシリンダの各ポートと２位置弁２１〜２４の間に制御弁が備えられたブレーキ装置に適用されるＥＣＵに適用可能である。
【０１４８】
図９（ａ）に、ブレーキアシスト機能の演算が正常に行われているか否かの監視に使用するロジックを示し、図９（ｂ）、（ｃ）に、このロジック実行時のタイミングチャートを示す。
【０１４９】
この図に示す信号Ｑ４、信号Ｑ１４は、上記した図５に示すものと同様である。また、信号Ｑ４、信号ｆＡＢＳ、信号Ｑ１４に対して処理を行うアンド回路８０１、８０２、ＯＲ回路８０３、カウンター８０４、アンド回路８０５は、それぞれ図５に示すアンド回路４０１、４０２、ＯＲ回路４０３、カウンター４０４、アンド回路４０５と全く同じ作動をするため、ここでは説明を省略する。
【０１５０】
▲１▼まず、マイクロコンピュータ６０が正常な場合について説明する。ブレーキアシスト制御が行われていない場合、ブレーキアシスト制御中であることを意味する信号ＰＢＡ、すなわちブレーキアシスト時に駆動される制御弁のソレノイド駆動信号がＬｏｗレベルとなるため、ＯＲ回路８０６の出力がＨｉレベルとなる。このため、カウンター８０４がカウントＵＰを終了させるまでの間にＯＲ回路８０６の出力信号ＣＲＥＳがＨｉレベルとなって、カウンター８０４がリセットされる。
【０１５１】
一方、ブレーキアシスト制御が行われるような場合には、急制動となるため、ＡＢＳ制御中となり、カウンター８０４は信号Ｑ１４のパルス立ち上がりに伴ってカウントＵＰを行う。そして、ブレーキアシスト制御が行われることから、信号ＰＢＡがＨｉレベルとなるが、ブレーキアシスト制御が通常ある程度の時間行われると車両が停止するため、信号ｆＢＡがＬｏｗレベルとなりカウンター８０４がリセットされる。
【０１５２】
▲２▼次に、マイクロコンピュータ６０が正常に作動していない場合について説明する。
【０１５３】
例えばブレーキアシスト制御及びＡＢＳ制御により車両が停止したにも関わらずブレーキアシスト制御が解除されないような場合、ＡＢＳ制御中となり、カウンター８０４は信号Ｑ１４のパルス立ち上がりに伴ってカウントＵＰを行う。また、ブレーキアシスト制御が行われることから信号ＰＢＡがＨｉレベルとなる。そして、ブレーキアシスト制御が解除されないために、信号ＰＢＡがＨｉレベルのまま維持され、カウンター８０４がリセットされず最終桁までカウントＵＰされる。
【０１５４】
また、ＡＢＳ制御中でないにも関わらずブレーキアシスト制御が行われる場合、ＡＢＳ制御中ではないので、カウンター８０４は信号Ｑ４のパルス立ち上がりに伴ってカウントＵＰを行う。すなわち、ＡＢＳ制御時のカウントＵＰよりも速くなる。このため、ブレーキアシスト制御中を意味する信号ＰＢＡがＨｉレベルになると、信号ＰＢＡがＬｏｗレベルになるよりも前にカウンター８０４が最終桁までカウントする。
【０１５５】
図９（ｂ）、（ｃ）を見てみると、図９（ｂ）のようにＡＢＳ制御中である期間ＴBA1中に、信号ＰＢＡが正常にＬｏｗレベルとなれば、ＯＲ回路８０６の出力信号ＣＲＥＳがＨｉレベルとなり、カウンタ８０４がリセットされるが、図９（ｃ）のように信号ＰＢＡがＬｏｗレベルとならなければ、カウンタ８０４がリセットされない。このため、信号ｆＢＡがＨｉレベルとなる。
【０１５６】
また、ＡＢＳ制御中ではない期間ＴBA2中に信号ＰＢＡがＨｉレベルになると、急速にカウンタ８０４でカウントＵＰされ、信号ｆＢＡがＨｉレベルとなる。ただし、図９（ｂ）に示すように、期間ＴBA2中にノイズなどによって信号ＰＢＡがＨｉレベルになったような場合には、信号ＰＢＡがＬｏｗレベルに戻るのが速いため、信号ｆＢＡがＨｉレベルとなることはない。
【０１５７】
従って、カウンター８０４が出力する信号ｆＢＡからマイクロコンピュータ６０の演算状態の異常を検出することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態におけるＡＢＳ制御用ＥＣＵによって制御されるＡＢＳ制御装置の概略構成を示す図である。
【図２】ＡＢＳ制御用ＥＣＵ５０の内部構造を表すブロック図である。
【図３】図２に示すシリアル通信バッファ７３の構成の一部を示す図である。
【図４】（ａ）はインターバル監視ロジックを示す図であり、（ｂ）、（ｃ）は（ａ）に示すロジック実行時のタイミングチャートである。
【図５】（ａ）はＡＢＳ制御に関するマイクロコンピュータ６０の異常の監視ロジックを示す図であり、（ｂ）、（ｃ）は（ａ）に示すロジック実行時のタイミングチャートである。
【図６】（ａ）はＡＢＳ制御に関するマイクロコンピュータ６０の異常の監視ロジックを示す図であり、（ｂ）、（ｃ）は（ａ）に示すロジック実行時のタイミングチャートである。
【図７】（ａ）はシーケンス監視ロジックを示す図であり、（ｂ）は（ａ）に示すロジック実行時のタイミングチャートである。
【図８】本発明の第２実施形態に示す車輪速演算監視の概略構成を示す図である。
【図９】（ａ）はブレーキアシスト制御に関するマイクロコンピュータ６０の異常の監視ロジックを示す図であり、（ｂ）、（ｃ）は（ａ）に示すロジック実行時のタイミングチャートである。
【符号の説明】
５０…ＡＢＳ制御用ＥＣＵ、６０…マイクロコンピュータ、７０…周辺ＩＣ、７１…車輪速入力バッファ、７２…ＳＷ信号入力バッファ、７３…シリアル通信バッファ、７４…シリアル信号監視部、７５…内部発振回路、７７…リセット制御部、７８…駆動禁止信号発生部、７９…リレー駆動部、８０…ランプ駆動部。
Claims (6)
- マイクロコンピュータ（６０）と、周辺ＩＣ（７０）とを備えた電子制御装置（５０）のうち、前記マイクロコンピュータの異常を監視するマイクロコンピュータ監視方法であって、
前記マイクロコンピュータから前記周辺ＩＣへデータ通信を行い、受信したデータに基づき前記周辺ＩＣによって前記マイクロコンピュータの異常を監視するようにするべく、前記周辺ＩＣに外部からの信号が入力される入力回路として、外部から周波数信号が入力される波形整形回路（７１）を備え、
前記波形整形回路の出力を計数し、前記周辺ＩＣにより、受信したデータと計数された前記波形整形回路の出力とを比較監視することを特徴とするマイクロコンピュータ監視方法。 - マイクロコンピュータ（６０）と、周辺ＩＣ（７０）とを備えた電子制御装置（５０）のうち、前記マイクロコンピュータの異常を監視するマイクロコンピュータ監視方法であって、
前記マイクロコンピュータから前記周辺ＩＣへデータ通信を行い、受信したデータに基づき前記周辺ＩＣによって前記マイクロコンピュータの異常を監視すると共に、前記周辺ＩＣから前記マイクロコンピュータへデータ通信を行い、受信したデータに基づき前記マイクロコンピュータによって該マイクロコンピュータ及び前記周辺ＩＣの異常を監視する
ようにするべく、前記周辺ＩＣに外部からの信号が入力される入力回路として、外部から周波数信号が入力される波形整形回路（７１）を備え、
前記波形整形回路の出力を計数し、前記周辺ＩＣにより、受信したデータと計数された前記波形整形回路の出力とを比較監視することを特徴とするマイクロコンピュータ監視方法。 - 前記周辺ＩＣにより、前記マイクロコンピュータからのデータ通信の間隔を監視することを特徴とする請求項１又は２に記載のマイクロコンピュータ監視方法。
- 前記マイクロコンピュータから前記周辺ＩＣに複数のデータ通信を行い、
前記周辺ＩＣにより、前記マイクロコンピュータからのデータ通信の順序を監視することを特徴とする請求項１乃至３のいずれか１つに記載のマイクロコンピュータ監視方法。 - 前記マイクロコンピュータから該マイクロコンピュータの演算結果をデータ通信し、
前記周辺ＩＣにより、受信したデータと予め規定された異常パターンとを比較監視することを特徴とする請求項１乃至４のいずれか１つに記載のマイクロコンピュータ監視方法。 - 前記周辺ＩＣにより、前記マイクロコンピュータが所定時間異常状態が続いた時に、前記マイクロコンピュータが異常であるとする信号を出力することを特徴とする請求項１乃至５のいずれか１つに記載のマイクロコンピュータ監視方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000130803A JP3636031B2 (ja) | 2000-04-28 | 2000-04-28 | 電子制御装置内のマイクロコンピュータ監視方法 |
| US09/824,712 US6832337B2 (en) | 2000-04-28 | 2001-04-04 | Method and apparatus for monitoring microcomputer in electronic control unit |
| DE60143769T DE60143769D1 (de) | 2000-04-28 | 2001-04-18 | Elektronisch geregeltes Bremssystem |
| EP01109624A EP1150209A3 (en) | 2000-04-28 | 2001-04-18 | Method and apparatus for monitoring microcomputer in electronic control unit |
| EP03017980A EP1380483B1 (en) | 2000-04-28 | 2001-04-18 | Electronically controlled brake system |
| ES03017980T ES2358417T3 (es) | 2000-04-28 | 2001-04-18 | Sistema de frenos controlado electrónicamente. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000130803A JP3636031B2 (ja) | 2000-04-28 | 2000-04-28 | 電子制御装置内のマイクロコンピュータ監視方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001312315A JP2001312315A (ja) | 2001-11-09 |
| JP3636031B2 true JP3636031B2 (ja) | 2005-04-06 |
Family
ID=18639822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000130803A Expired - Fee Related JP3636031B2 (ja) | 2000-04-28 | 2000-04-28 | 電子制御装置内のマイクロコンピュータ監視方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6832337B2 (ja) |
| EP (2) | EP1150209A3 (ja) |
| JP (1) | JP3636031B2 (ja) |
| DE (1) | DE60143769D1 (ja) |
| ES (1) | ES2358417T3 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003150408A (ja) * | 2001-11-15 | 2003-05-23 | Sumitomo Denko Brake Systems Kk | 車載制御装置用マイクロコンピュータの監視方法及び回路 |
| JP2004040960A (ja) * | 2002-07-05 | 2004-02-05 | Mitsubishi Electric Corp | 半導体モジュール |
| JP2004116435A (ja) * | 2002-09-27 | 2004-04-15 | Hitachi Ltd | 自動車用制御装置 |
| JP2004259137A (ja) * | 2003-02-27 | 2004-09-16 | Denso Corp | 電子制御装置 |
| DE102005038130B4 (de) * | 2005-08-11 | 2012-03-22 | Siemens Ag | Mikrochip zur Überwachung einer elektrischen Baugruppe |
| JP4408921B2 (ja) | 2007-08-22 | 2010-02-03 | 株式会社デンソー | 電子機器 |
| US9507685B2 (en) | 2013-04-03 | 2016-11-29 | Vmware, Inc. | Grouping failure events with adaptive polling and sliding window buffering |
| DE102016007149A1 (de) * | 2016-06-10 | 2017-12-14 | Wabco Gmbh | Verfahren zum Überwachen einer ABS-Regelung in einem elektrisch steuerbaren Bremssystem sowie elektronisch steuerbares Bremssystem |
| DE102018201408A1 (de) * | 2018-01-30 | 2019-08-01 | Robert Bosch Gmbh | Kommunikationsverfahren zwischen einem Bremskraftverstärker eines Fahrzeugs und einem ESP-Steuergerät des Fahrzeugs und Bremssystem |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60263235A (ja) * | 1984-06-12 | 1985-12-26 | Omron Tateisi Electronics Co | マイクロコンピユ−タシステム |
| JPS6123202A (ja) | 1984-07-10 | 1986-01-31 | Nippon Denso Co Ltd | 電子回路の異常監視装置 |
| JPS61218466A (ja) * | 1985-03-25 | 1986-09-27 | Nippon Denso Co Ltd | アンチスキツド制御装置 |
| JP2590926B2 (ja) * | 1987-09-04 | 1997-03-19 | 日産自動車株式会社 | アンチスキッド制御装置の異常検出装置 |
| GB8729901D0 (en) | 1987-12-22 | 1988-02-03 | Lucas Ind Plc | Dual computer cross-checking system |
| JPH03259716A (ja) | 1990-03-09 | 1991-11-19 | Toshiba Corp | 設備異常状態検知システム |
| JPH064353A (ja) | 1992-06-17 | 1994-01-14 | Sumitomo Electric Ind Ltd | 複数のマイクロコンピュータの相互監視回路 |
| JPH0635531A (ja) | 1992-07-14 | 1994-02-10 | Koyo Electron Ind Co Ltd | 制御装置の診断方法及び装置 |
| US5335979A (en) * | 1992-10-09 | 1994-08-09 | Mitsubishi Denki Kabushiki Kaisha | Control device for vehicle including anti-skid braking system and power steering control system |
| JP2901849B2 (ja) * | 1993-09-07 | 1999-06-07 | 三菱電機株式会社 | アンチスキッド制御装置用フェール検出装置 |
| US5735583A (en) * | 1993-09-21 | 1998-04-07 | Sumitomo Electric Industries, Ltd. | Device for detecting failure of microcomputer in antilock controller |
| JPH07246947A (ja) * | 1994-03-11 | 1995-09-26 | Aisin Seiki Co Ltd | 車輌の操舵制御装置 |
| DE4446314A1 (de) * | 1994-12-23 | 1996-06-27 | Teves Gmbh Alfred | Verfahren und Schaltungsanordnung zur Überwachung der Funktion einer programmgesteuerten Schaltung |
| DE19511842A1 (de) * | 1995-03-31 | 1996-10-02 | Teves Gmbh Alfred | Verfahren und Schaltungsanordnung zur Überwachung einer Datenverarbeitungsschaltung |
| JP3633092B2 (ja) * | 1996-03-18 | 2005-03-30 | 日産自動車株式会社 | マイコン故障監視装置 |
| JPH1063544A (ja) * | 1996-08-20 | 1998-03-06 | Toshiba Corp | タイムアウト監視方式 |
| DE19712375A1 (de) * | 1997-03-25 | 1998-10-01 | Bosch Gmbh Robert | Watchdog-Schaltung |
| JPH1128642A (ja) | 1997-07-07 | 1999-02-02 | Toyota Motor Corp | 設備異常検出装置 |
| US6112320A (en) * | 1997-10-29 | 2000-08-29 | Dien; Ghing-Hsin | Computer watchdog timer |
| DE19800462C1 (de) * | 1998-01-08 | 1999-06-17 | Siemens Ag | Verfahren zum Synchronisieren einer elektronischen Einrichtung zur Funktionsüberwachung eines Mikroprozessors sowie elektronische Einrichtung zur Durchführung des Verfahrens |
| JP2000029747A (ja) | 1998-07-10 | 2000-01-28 | Matsushita Electric Ind Co Ltd | 暴走検出回路 |
| DE19845220A1 (de) | 1998-10-01 | 2000-04-13 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Synchronisation und Überprüfung von Prozessor und Überwachungsschaltung |
| JP3618274B2 (ja) * | 2000-03-21 | 2005-02-09 | トヨタ自動車株式会社 | 車両用センサ異常検出装置 |
| JP2002189614A (ja) * | 2000-12-22 | 2002-07-05 | Nec Microsystems Ltd | ウォッチドッグタイマとそれを内蔵したマイクロコンピュータ及びマイクロコンピュータの暴走防止制御方法 |
-
2000
- 2000-04-28 JP JP2000130803A patent/JP3636031B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-04 US US09/824,712 patent/US6832337B2/en not_active Expired - Lifetime
- 2001-04-18 ES ES03017980T patent/ES2358417T3/es not_active Expired - Lifetime
- 2001-04-18 EP EP01109624A patent/EP1150209A3/en not_active Withdrawn
- 2001-04-18 DE DE60143769T patent/DE60143769D1/de not_active Expired - Lifetime
- 2001-04-18 EP EP03017980A patent/EP1380483B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1380483B1 (en) | 2010-12-29 |
| ES2358417T3 (es) | 2011-05-10 |
| EP1380483A2 (en) | 2004-01-14 |
| DE60143769D1 (de) | 2011-02-10 |
| US6832337B2 (en) | 2004-12-14 |
| US20020023242A1 (en) | 2002-02-21 |
| JP2001312315A (ja) | 2001-11-09 |
| EP1150209A3 (en) | 2002-09-04 |
| EP1150209A2 (en) | 2001-10-31 |
| EP1380483A3 (en) | 2007-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3566310B2 (ja) | アンチ・ブレーキロック制御システムに用いられる回路構成 | |
| ES2387444T3 (es) | Método de diagnóstico de falla de interruptor de freno y dispositivo de diagnóstico de falla de interruptor de freno | |
| JP3636031B2 (ja) | 電子制御装置内のマイクロコンピュータ監視方法 | |
| JP2008137432A (ja) | ブレーキスイッチ故障診断方法及びブレーキスイッチ故障診断装置 | |
| CN110521120B (zh) | 电子控制装置 | |
| JPS61267140A (ja) | 短時間インタ−フエアレンスを抑制する方法および回路 | |
| US5713643A (en) | Control circuit for automotive vehicle motion control systems | |
| JP3752884B2 (ja) | 自己監視機能付き車載用電子制御装置 | |
| US11820444B2 (en) | Control device for vehicle-mounted equipment | |
| JP2010244311A (ja) | 車載用電子制御装置 | |
| KR100701486B1 (ko) | 제어장치 및 전자제어 시스템에서의 자기진단방법 | |
| JP2006315620A (ja) | 車載電子制御装置のリレー駆動回路 | |
| JP3646621B2 (ja) | 複数電源回路を備えた電子制御装置 | |
| JP3610878B2 (ja) | 負荷駆動回路 | |
| JP4331778B2 (ja) | 自動車コンポーネントの動作を制御するための電子制御装置および方法 | |
| CN108459581B (zh) | 确定信号处理部件完整性信息的方法、信号处理电路及电子控制单元 | |
| JP2001310720A (ja) | 負荷駆動回路 | |
| JP6098156B2 (ja) | 故障診断機能を備えた負荷駆動装置 | |
| JP2001313368A (ja) | 集積回路 | |
| US5924776A (en) | Diagnosis apparatus for anti-lock braking system | |
| JP4505057B2 (ja) | データ処理回路を監視する方法と回路 | |
| EP3680122B1 (en) | Companion chip short circuit immunity | |
| JP3610877B2 (ja) | 負荷駆動回路 | |
| JP2010528217A (ja) | 電気コンポーネントの状態を内燃機関のエンジン制御装置にフィードバックするための方法 | |
| JPH0466741B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3636031 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |