WO1995008217A1 - Circuit de commande de signaux permettant de multiplier des signaux d'horloge - Google Patents

Description

明細 ^j クロック避倍信号制御回路 技術分野

この発明は、 ディジタル信号伝送システムにおける光伝送装置及び多 重中継装置に利用されるクロック通倍回路の出力クロックを制御する回 路に関するものである。 より詳細には、 雑音等の影響で、 入力信号がな いのに出力に通倍された信号が得られてしまうような場合に、 その出力 信号を制御することのできるクロック迎倍信号制御回路に関する。 背景技術

クロック通倍回路が必要となるのは、 例えば一般的なディジタルシス テムでは、 速度 Vで入力して処理を行ない、 速度 Vで出力する様なシス テムで、 システム内の処理に対し、 位相余裕を持たせるために、 主要処 理部の速度を V/ xとしたような場合である。 このような速度 V/ xで処理 された信号を速度 Vでシステムから出力するためには、 処理に使用する 速度 V/ xのクロックを X倍に遁倍したクロックをもとにデータを速度 V に変換する必要がある。

上述のような場合にクロック通倍回路が必要となる。 従来のクロック 通倍回路には、 信号がク口ック通倍回路の入力端子に入力されるまでの 損失や、 帯域炉波器の挿入損失等を回復するためにリ ミ ッタ増幅器が設 けられている。 損失の回復を充分に行なうために、 このリミ ッタ増幅器 は利得が 3 2 d B程度の大きいものを利用していた。 しかしながら、 リ ミ ッタ増幅器の利得が大きいと、 入力信号がない場合でも、 雑音の入力 を増幅してしまうことがある。 雑音が増幅されると、 出力端子には、 入 力信号がある場合に得られる避倍クロックと同等の振幅、 及び周波数を もつ信号が得られてしまうことになる。

このような避倍回路の出力を制御するクロック迎倍信号制御回路に関 する文献として適当なものがないが、 出力クロックの制御については、 日本特開昭 56-47139号が知られている。 この公報に示される制御回路は、 再生ク口ック信号出力と出力端子の間に、 信号断を検出する回路とゲー ト回路とを挿入する構成である。 しカゝし、 このような構成の制御回路で あると、 特にクロック信号が高周波信号になった場合、 挿入するゲート 回路に対して、 立ち上がり時間を初めとした高性能の電気特性が要求さ れる。 ところが、 このようなゲート回路は高価であり、 コス トが高くか かっていた。 さらにゲ一ト回路を挿入するために高周波信号の接続箇所 が増加し、 それに伴うクロック信号の波形劣化をも引き起こすことが あった。

従って、 本発明は、 このような従来のクロック迎倍回路、 及び制御回 路の欠点を解決した、 クロック避倍信号制御回路を提供することを目的 としている。 発明の開示

本発明のクロック通倍信号制御回路では、 入力クロック信号を遁倍し て出力するクロック通倍回路と、 クロック避倍回路の出力を増幅する増 幅器と、 入力信号の振幅値を検出するピーク検出回路と、 前記ピーク検 出回路で検出された振幅値を予め定められた第 1の基準電圧と比較する 比較回路と、 前記比較回路の出力によって前記ク口ック迎倍回路の増幅 器の第 2の基準電圧を切り換える切り換え手段とを設ける。

また前記切り換え手段は、 その入力を入力切り換え端子を介して前記 比較回路の出力に制御されるアナログスィツチ回路を有し、 前記入力切 り換え端子への入力が高いレベルであることの情報であるときは、 前記 アナログスイツチ回路の入力として開放端が選択され、 前記入力切り換 え端子への入力が低いレベルであることの情報であるときは、 前記アナ ログスィツチ回路の入力として増幅器に入力される信号の最大電位のレ ベルに設定されている端子を選択するものである。

さらに、 前記増幅器内部の第 2の基準電圧は、 前記アナログスィッチ 回路の入力が開放端に接続されるときは、 増幅器で設定される自己バイ ァス電位となり、 前記アナログスィツチ回路の入力が前記増幅器に入力 される信号の最大電位のレベルに設定されている端子に接続されるとき は前記増幅器に入力される信号の最大電位のレベルになる。 図面の簡単な説明

第 1図はこの発明のクロック通倍信号制御回路である。 第 2図は、 こ の発明のクロック通倍信号制御回路のタイミングチャートである。 第 3 図はピーク検出回路である。 発明を実施するための最良の形態

この発明をよ り詳細に記述するために、 添付の図面に従って説明す る。

第 1図は、 この発明のクロック逋倍信号制御回路である。 また、 第 2 図は第 1図のクロック通倍信号制御回路のタイミングチヤ一トである。 第 1図の点線で囲んだ部分でクロック迎倍回路の一構成例が示されてい る。 入力端子 1はコンデンサ 2に接続される。 コンデンサ 2は第 1のリ ミ ッタ増幅器 3に接続されている。 端子 4は第 1のリ ミ ッタ増幅器 3の 開放端である。 第 1のリミツタ増幅器 3の出力は Exclusive-Norゲ一ト 6に 接続される。 また、 リミ ッタ増幅器 3の反転出力は、 遅延線 5を介して Exclusive-Norゲ—ト 6に接続される。 Exclusive-Norゲ一ト 6の出力は、 帯 域炉波器 7に接続され、 さらに帯域炉波器 7の出力は第 2のリミ ッタ増 幅器 8に接続される。 第 2のリミツタ増幅器 8には出力端子 1 7及びそ の反転信号の得られる出力端子 1 8が接続されている。

制御回路を構成する部分の接続関係を説明する。 入力端子 1はピーク 検出回路 9に接続される。 ピーク検出回路 9は比較回路 1 0に接続され る。 比較回路 1 0には基準電圧入力端子 1 1からも接続される。 比較回 路 1 0は入力切り替え端子 1 3を介して、 アナログスィッチ 1 2に接続 される。 アナログスィッチ 1 2には入力端子 1 4および 1 5が設けられ ている。 さらにアナログスィッチ 1 2は、 論理閾値リファレンス端子 1 6を介して、 リミッタ増幅器 8に接続される。

このようなクロック通倍信号制御回路の動作を説明する。 まずクロッ ク通倍回路を構成する部分の動作を説明する。 入力端子 1には周期 2 Tの クロック信号が入力される。 入力信号 Aの波形は図 2の Aに示す。 Aに示 される入力信号は、 入力端子 1に入力される過程で損失等により振幅が 小さくなつている場合がある。 そのため、 信号 Aはまずクロック避倍回路 のコンデンサ 2に入力され、 信号のレベルが調整される。 コンデンサ 2 の出力信号は第 1のリ ミ ツタ増幅器 3に入力される。 リ ミ ッタ増幅器 は、 増幅された信号の限界値を設定した増幅器である。 ここでは、 限定 値を入力されるべき信号の振幅値に設定している。 第 1のリ ミ ッタ増幅 器 3で波形整形されることによって、 損失によって失われた信号 Aの振幅 は回復される。 波形整形され、 振幅を回復した信号は図 2の Bに示す。 信号 Bは、 Exclusive-Norゲート 6に入力される。 ここで 4避倍すること を考えると、 周期を 2 T、 パルス幅を Τとすると、 信号 Βの反転信号 Cが、 遅延線 5に入力され、 （ 1 / 4 ) Τ周期遅延される。 このクロック逋倍 信号制御回路の場合、 避倍数を Νとすると、 （ 1 ΖΝ) Τだけ遅延させるこ とになる。 この遅延線 5で遅延された信号 Dも Exclusive-Norゲ一ト 6に入 力される。 このため、 Exclusive-Norゲ一ト 6には信号 Cおよび Dが入力さ れている。 Exclusive-Norゲ—ト 6で信号 Bと信号 Dの排他的論理和が取ら れ、 信号 Eが得られる。 信号 Eの波形は図 2の Eに示される。 信号 Eは、 帯 域炉波器 7に入力される。 帯域炉波器 7は、 弾性表面波 （SAW) フィルタ で構成される。 帯域炉波器 7で必要な迎倍クロックの周波数成分を抽出 することができる。 この実施例では、 4通倍することを考え、 4倍の周 波数を有する波形を抽出し、 信号 Fが得られる。 帯域炉波器 7の出力の信 号 Fの波形を図 2の Fに示す。 図 2に示すように、 入力信号 Aが通倍された 信号である信号 Fには、 SAWフィルタの挿入損失や带域炉波器 7を通過す る際の電力損失などによる波形の劣化がある。 この損失を回復するため に、 帯域炉波器 7の出力は第 2のリミ ッタ増幅器 8に入力される。 第 2 のリ ミ ッタ増幅器 8 も第 1のリ ミ ッタ増幅器 3 と同様の増幅器で、 増幅 された信号の限界値は得るべき通倍信号の振幅と している。 第 2のリ ミッタ増幅器 8で信号 Fの波形の劣化は回復される。

次に制御回路を構成する部分の動作を説明する。 入力端子 1に入力さ れた信号 Aは、 クロック通倍回路のコンデンサ 2に入力されると共に、 ピーク検出回路 9にも入力される。 ピーク検出回路 9の構成は図 3に示 す。 この実施例のピーク検出回路 9はダイォ一ド 9 aおよびコンデンサ 9 b で構成されている。 ダイオード 9 aはダイオード 9 aが有する順方向電圧以 上の電圧をもつ信号は通過させ、 順方向電圧以下の電圧をもつ信号は通 過させないものである。 ここではダイォード 9 aの順方向電圧が入力信号 Aの振幅の値より小さいダイォ一ドを使用する。 ダイォ一ド 9 aを設ける ことによって、 ダイオード 9 aの順方向電圧より振幅の小さいクロックが 入力されたときに、 その信号は通過せず、 ピーク検出回路 9からはゼロ レベルの出力が得られることとなり、 後述する雑音が入力された場合と 同様の動作となる。 なお、 この実施例ではピーク検出回路 9としてダイ オード 9 aおよびコンデンサ 9 bを設けた力、 コンデンサのみであっても以 下に説明するような動作でピーク値を検出することができる。

ピーク検出回路 9に入力された信号は、 ダイォ一ド 9 aを通過したのち コンデンサ 9 bで振幅のピーク値まで徐々に充電されることになる。 今、 入力クロックがある場合、 信号 Aの振幅のピーク値まで充電されることと なり、 ピーク検出回路 9ではこのピーク値が検出されることになる。 そのピーク値は、 比較回路 1 0に入力される。 振幅のピーク値は、 比 較回路 1 0で基準電圧入力端子 1 1から入力される第 1の基準電圧と比 較される。 この第 1の基準電圧は、 予め入力されるクロック信号の振幅 の値より小さく設定しておく。 比較回路 1 0では、 ピーク検出回路 9の 出力である振幅のピーク値が第 1の基準電圧より大きいとき、 Hレベルの 信号を出力し、 小さいときに Lレベルの信号を出力する。 そのため、 入力 ク口ックがある場合は、 ピーク検出回路 9で検出された振幅のピーク値 は常に第 1の基準電圧より大きいので、 比較回路 1 0の出力は Hレベルの 信号となる。 比較回路 1 0の出力信号は、 アナログスィッチ回路 1 2の 入力切り換え端子 1 3に入力される。

入力切り換え端子 1 3に入力される信号が Hレベルのとき、 アナログス ィツチ回路 1 2の入力として入力端子 1 4が選択される。 アナログス ィツチ回路 1 2は、 接続される入力端子の電圧の値によって、 第 2のリ ミ ッタ増幅器 8内部の第 2の基準電圧の値を制御するものである。 アナ ログスィッチ回路 1 2は論理閾値リ ファレンス端子 1 6を介して第 2の リ ミッタ増幅器 8に接続されている。 アナログスィツチ回路 1 2の入力 として入力端子 1 4が選択されると、 入力端子 1 4は開放されているた め、 論理閾値リ ファ レンス端子 1 6を介して制御される第 2の基準電圧 は、 第 2のリ ミ ッタ増幅器 8の直流電位に自己バイアスされた状態とな る。 第 2のリミ ッタ増幅器 8はその第 2の基準電圧より入力された信号 が大きいときは、 Hレベルの信号が出力され、 入力された信号が小さいと きは Lレベルの信号が出力される増幅器である。

したがって、 第 2のリ ミッタ増幅器 8に入力された信号 Fの損失を回復 した信号 Gが、 第 2のリ ミ ッタ増幅器 8の出力端子 1 7に得られる。 ま た、 信号 Gの反転信号 Hが出力端子 1 8に得られる。 信号 Gの波形を図 2 の Gに、 信号 Hの波形を Hに示す。 このように、 出力端子 1 7、 及び 1 8 には入力信号を 4遁倍したクロック出力信号が得られる。

入力端子 1 .に入力信号がない場合を説明する。 入力信号がない場合で も多少の雑音が入力されてしまう場合がある。 クロック避倍回路の部分 では第 1のリミ ッタ増幅器 3の利得が大きいとき、 その雑音が増幅され てしまう。 このような場合、 クロック避倍回路の部分では入力信号があ る場合と同様に信号を通倍し、 信号 Fには通倍された信号が得られ、 第 2 のリミッタ増幅器 8に入力されてしまう。

一方、 制御回路の部分にもこの雑音が入力される。 ピーク検出回路 9 のダイオード 9 aのために、 振幅の小さい雑音は認識されない。 ダイォ一 ド 9 aを通過した雑音の振幅が大きい部分は、 コンデンサ 9 bで充電される ことになるが、 コンデンサ 9 bへの入力のない部分が長いのでほとんど充 電されず、 ピーク検出回路 9でピーク値として検出される値はほぼゼロ のレベルである。 このほぼゼロのレベルの信号が、 比較回路 1 0で基準 電圧入力端子 1 1の第 1の基準電圧と比較される。 第 1の基準電圧は入 カク口ック信号の振幅の値よりやや小さい値であり、 ほぼゼロのレベル よりは大きい。 このため、 検出された振幅のピーク値は第 1の基準電圧 より小さいので、 比較回路 1 0の出力は Lレベルの信号となる。 比較回路 1 0の Lレベルの出力が、 アナログスィッチ回路 1 2の入力切り換え制御 端子 1 3に入力されると、 アナログスィッチ回路 1 2の入力として入力 端子 1 5が選択される。 入力端子 1 5は、 第 2のリ ミ ツ夕増幅器に入力 される信号の最高電位のレベルに設定されている。 このため論理閾値リ ファレンス端子 1 6を介して制御される第 2の基準電圧は、 第 2のリ ミッタ増幅器の入力信号の最高電位のレベルに設定されることになる。 第 2のリミッタ増幅器 8に入力された信号 Fと第 2の基準電圧を比較す ると、 信号 Fの値は第 2の基準電圧より常に小さくなる。 このため、 第 2 のリミツタ増幅器 8の出力として、 信号 Fは第 2の基準電圧より小さいと の情報である Lレベルの信号が得られることとなり、 出力端子 1 7には L レベルの安定した信号が得られる。

このように、 通倍回路の部分に設けたリミッタ増幅器の利得が大きい ために雑音も増幅され避倍信号が得られてしまうような場合でも、 制御 回路の部分で入力信号がないことを検知し、 リ ミッタ増幅器で基準電圧 と比較することにより、 出力信号を制御することができる。

また、 クロック遁倍回路の構成は、 これに限定されるものではなく 種々の構成が考えられる。 さらにこのクロック通倍信号制御回路で用い た制御回路の部分は、 ク口ック通倍回路以外の受信器等の出力信号の制 御にも利用することができる。 産業上の利用可能性

以上のように本発明にかかるクロック遍倍信号制御回路は、 光伝送装 置、 多重中継装置、 および交換装置等の高速信号を処理するディジタル 信号処理装置に有効に使用される。

Claims

請求の範囲

1 . 入力端子から入力される入力クロック信号を迎倍して出力するク ロック通倍回路と、

前記ク口ック通倍回路の出力を増幅する増幅器と、

前記入力クロック信号の振幅値を検出するピーク検出回路と、 前記ピーク検出回路で検出された振幅値を予め入力クロック信号の振 幅値より小さく設定した第 1の基準電圧と比較する比較回路と、

前記比較回路の出力によつて前記クロック通倍回路の前記増幅器の第 2の基準電圧を切り換える切り換え手段とからなることを特徴とするク ロック通倍信号制御回路。

2 . 前記切り換え手段は、

前記比較回路の出力にその入力を制御されるアナログスィ ッチ回路を 有し、

前記比較回路の出力が、 前記ピーク検出回路で検出された振幅値が前 記第 1の基準電圧より高いレベルであることの情報であるときは、 前記 アナログスィッチ回路の入力として開放端が選択され、

前記比較回路の出力が、 前記ピーク検出回路で検出された振幅値が前 記第 1の基準電圧より低いレベルであることの情報であるときは、 前記 アナログスィツチ回路の入力として増幅器に入力される信号の最大電位 のレベルに設定されている端子を選択することを特徴とする請求項 1記 載のクロック遍倍信号制御回路。

3 . 前記増幅器内部の前記第 2の基準電圧は、 前記アナログスィ ッチ回 路の入力が前記開放端に接続されるときは、 前記増幅器で設定される自 己バイアス電位となり、

前記アナログスィツチ回路の入力が前記増幅器に入力される信号の最 大電位のレベルに設定されている端子に接続されるときは前記増幅器に 入力される信号の最大電位のレベルになることを特徴とする請求項 1記 載のクロック迹倍信号制御回路。

4 . 第 1のリ ミ ッタ増幅器と論理回路と帯域炉波器とが直列に接続さ れ、 入力クロック信号を遮倍して出力するクロック迎倍回路と、

前記クロック通倍回路の出力を増幅する第 2の増幅器と、

前記ク口ック遞倍回路の入力端子から入力される入力信号の振幅の ピーク値を検出するピーク検出回路と、

前記ピーク検出回路で検出された前記ピーク値をあらかじめ定められ た第 1の基準電圧と比較する比較回路と、

前記比較回路の出力にその入力を制御されるアナログスィッチ回路と を有し、

前記比較回路の出力が、 前記ピーク検出回路で検出された前記ピーク 値が前記第 1の基準電圧より高いことの情報であるときは、 前記アナ口 グスィッチ回路の入力として開放端が選択され、 このとき前記第 2のリ ミッタ増幅器内部の前記第 2の基準電圧は前記第 2のリ ミッタ増幅器で 設定される自己バイァス電位となり、

前記比較回路の出力が、 前記ピーク検出回路で検出された前記ピーク 値が前記第 1の基準電圧より低いことの情報であるときは、 前記アナ口 グスィツチ回路の入力と して前記第 2のリ ミ ッタ増幅器に入力される信 号の最大電位のレベルに設定されている端子を選択し、 このとき前記第

2の基準電圧は前記第 2のリミッタ増幅器に入力される信号の最大電位 のレベルになることを特徴とするクロック遁倍信号制御回路。