WO1994023448A1 - Package for semiconductor chip - Google Patents

Package for semiconductor chip Download PDF

Info

Publication number
WO1994023448A1
WO1994023448A1 PCT/JP1994/000571 JP9400571W WO9423448A1 WO 1994023448 A1 WO1994023448 A1 WO 1994023448A1 JP 9400571 W JP9400571 W JP 9400571W WO 9423448 A1 WO9423448 A1 WO 9423448A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
power supply
package
ground
ground layer
Prior art date
Application number
PCT/JP1994/000571
Other languages
English (en)
French (fr)
Inventor
Kenichiro Miyahara
Original Assignee
Tokuyama Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corporation filed Critical Tokuyama Corporation
Priority to KR1019940704399A priority Critical patent/KR950702068A/ko
Priority to US08/347,484 priority patent/US5629559A/en
Priority to EP94912058A priority patent/EP0645810A4/en
Publication of WO1994023448A1 publication Critical patent/WO1994023448A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053—Bonding environment
    • H01L2224/85095—Temperature settings
    • H01L2224/85099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01064—Gadolinium [Gd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0107—Ytterbium [Yb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20102—Temperature range 0 C=<T<60 C, 273.15 K =<T< 333.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Definitions

  • the present invention relates to a novel package for mounting a semiconductor element. More specifically, a package for semiconductor device mounting that can reduce simultaneous switching noise at the input and output of the semiconductor device and effectively prevent noise around the package, especially noise generated in the power supply system, from adversely affecting the semiconductor device.
  • a package for semiconductor device mounting that can reduce simultaneous switching noise at the input and output of the semiconductor device and effectively prevent noise around the package, especially noise generated in the power supply system, from adversely affecting the semiconductor device.
  • Figure 1a shows a schematic cross-sectional view of a semiconductor device mounted on the three-layer structure package.
  • This package is composed of three layers: power supply layer 3, ground layer 4, and signal layer 5. Note that the power supply layer and the ground layer may be interchanged.
  • Each layer is connected by an adhesive tape 7.
  • This adhesive tape 7 also serves as an insulating layer.
  • the semiconductor element 2 is mounted on this three-layer package, the semiconductor element and each layer of the package are electrically connected by bonding wires 6, and the external lead 8 of the signal layer is electrically connected to the outside. Used as a lead for That is, the electrical connection to the outside of the power supply layer 4 and the ground layer 3 is performed by connecting to one or a plurality of thin leads of the external lead 8 of the signal layer.
  • the semiconductor element and the package include the connection portion and a part of the external lead 8 and are sealed with the resin 9. Have been.
  • Figure 1b schematically shows a plan view of a typical example of a power supply layer or a ground layer.
  • the plane shape of the power supply layer or the ground layer is a square, and an external lead exists on the outer periphery.
  • a large number of through holes are provided in the current-carrying part between the internal lead provided in a frame shape at the center and the external lead.
  • FIG. 1c is a schematic cross-sectional view of the package.
  • the adhesive tape 7a and the adhesive tape 7b are connected through the through-hole, and act so that the signal layer 5, the power supply layer 4, and the ground layer 3 are laminated more firmly.
  • the self-inductance of the power supply layer and the ground layer of such a three-layer package is relatively low, and the noise of the power supply system is relatively low.
  • the present inventor has studied to obtain a package with further reduced power supply system noise, and as a result, obtained the following findings and completed the present invention.
  • an object of the present invention is to provide a novel package for mounting a semiconductor element with low power supply system noise.
  • Another object of the present invention is to provide a multilayer package for mounting a semiconductor element having a power supply layer and a ground layer separately from a signal layer, and having low self-inductance of the power supply layer and the ground layer.
  • Another object of the present invention is to provide a multilayer package for mounting a semiconductor element in which a high-capacity capacitor can be formed between a power supply layer and a ground layer in the multilayer package.
  • the power supply layer and the ground layer are formed by exposing the inner lead region and the outer lead region exposed from the intermediate layer, and the energization sandwiched between these two regions and covered by the intermediate layer. Area, and
  • a package for mounting a semiconductor element characterized in that the entire energized area of each of the power supply layer and the ground layer is substantially constituted by a planar energized member.
  • FIG. 1a is a cross-sectional view schematically illustrating a conventional semiconductor element mounting package having a three-layer structure.
  • FIG. 1b is a schematic plan view of a typical example of a power supply layer or a ground layer of a conventional package for mounting a semiconductor element having a three-layer structure.
  • FIG. 1c is a schematic cross-sectional view of a part of a conventional package for mounting a semiconductor element having a three-layer structure.
  • FIG. 1d is a schematic cross-sectional view of a conventional package for mounting a semiconductor manufactured for comparison with the package for mounting a semiconductor element of the present invention.
  • FIG. 2 is a schematic plan view showing a typical example of a power supply layer or a ground layer of the package of the present invention.
  • FIG. 3 is a diagram for explaining an internal lead region, an external lead region, and a conduction region of a power supply layer or a ground layer.
  • FIG. 4 is a diagram schematically showing a plan view of a power supply layer or a ground layer which may be used for the package of the present invention.
  • FIG. 5 is a diagram for explaining a current-carrying region of the power supply layer or the ground layer shown in FIG.
  • FIG. 6 is a schematic plan view of a lead frame that can be used as a signal layer of the semiconductor element mounting package of the present invention.
  • FIG. 7 is a cross-sectional view schematically showing one embodiment of the semiconductor element mounting package of the present invention.
  • FIG. 8 is a cross-sectional view schematically showing one embodiment of the semiconductor element mounting package of the present invention.
  • FIG. 9 is a cross-sectional view schematically showing one embodiment of the semiconductor element mounting package of the present invention.
  • FIG. 10 is a cross-sectional view schematically showing one embodiment of the semiconductor element mounting package of the present invention.
  • FIG. 11 is a cross-sectional view schematically showing one embodiment of the package for mounting a semiconductor element of the present invention.
  • FIG. 12 is a schematic cross-sectional view showing one example of an intermediate layer between the power supply layer and the ground layer.
  • FIG. 13 is a schematic cross-sectional view showing one example of an intermediate layer between the power supply layer and the ground layer.
  • FIG. 14 is a cross-sectional view schematically showing one embodiment of the semiconductor element mounting package of the present invention.
  • FIG. 15 is a schematic cross-sectional view showing one example of an intermediate layer between the power supply layer and the ground layer.
  • FIG. 16 is a plan view of a copper plate for a power supply layer of the package manufactured in the tenth embodiment.
  • FIG. 17 is a plan view of a copper plate for a power supply layer of the package manufactured in the tenth embodiment.
  • FIG. 18 is a plan view of an aluminum thin plate for a power supply layer of a package manufactured in Example 12.
  • FIG. 19 is a plan view of an aluminum thin plate for a ground layer of a package manufactured in Example 12.
  • FIG. 20 is a cross-sectional view schematically showing one embodiment of the semiconductor element mounting package of the present invention.
  • FIG. 7 is a diagram schematically showing a cross-sectional view of one embodiment of the package of the present invention.
  • a power supply layer 52 is laminated on a ground layer (51) via an insulating layer (ceramic layer) 39 serving as an intermediate layer, and further an insulating layer (adhesive layer) 4 4 , A signal layer is laminated.
  • the ground layer 51 is provided with an external lead region 36 and an internal lead region 35 which are formed so as to be exposed from the insulating layer 39. Region 38 exists. This energized area Region 38 is covered by insulating layer 39.
  • the power supply layer 52 is provided with an external lead region 34 and an internal lead region 33 which are formed by being exposed from the insulating layer 44. There are three seven. This energized area 37 is covered with an insulating layer 44.
  • the entire energized area 38 of the ground layer 51 and the energized area 37 of the power supply layer 51 are substantially constituted by energized members.
  • the power supply layer and the ground layer are each composed of an internal lead region, an external lead region, and an energization region sandwiched between these two regions.
  • the inner lead region and the outer lead region are formed so as to be exposed from the insulating layer laminated with the power supply layer or the ground layer, and the energized region is covered with the insulating layer.
  • FIG. 2 schematically shows a plan view of a typical example of a power supply layer or a ground layer.
  • the power supply layer or the ground layer indicated by 10 has an external lead 11 on the outer periphery thereof to form an external lead area, and an intermediate area surrounded by a dotted line and a solid line has an internal lead.
  • the existing internal lead regions 12 are present, and the region sandwiched between these regions is the conduction region 14.
  • a portion 13 surrounded by a solid line is a position where the semiconductor element is located, and may be deleted.
  • the internal lead region in the power supply layer or the ground layer 10 is a planar region 12 which is sandwiched between a frame surrounded by a solid line and a frame surrounded by a broken line, and is hatched.
  • the external lead area is an area 15 where hatching is applied and the external lead 11 is present.
  • the region between the outer lead region 15 and the inner lead region is a conduction region 14, There are current carrying members.
  • the internal lead region 12 and the external lead region 15 are formed so as to be exposed from the intermediate layer laminated with the power supply layer or the ground layer, and the energized region 14 is covered with the intermediate layer. .
  • each lead of the internal lead region and the external lead region is electrically connected by the planar conduction member having substantially no deletion present in the conduction region 14. That is, the entire energizing region 14 is practically constituted by a planar, for example, planar energizing member. Therefore, there is virtually no through-hole (see Figure lb) as a missing part that existed in the current-carrying regions of the power supply layer and the ground layer of the conventional three-layer package.
  • the power supply layer, the ground layer, and the signal layer having such a current-carrying region are strongly bonded and laminated by an intermediate adhesive layer, which will be described in detail later. No resin reinforcement is required. Therefore, it is possible to substantially eliminate the linear current-carrying portion existing in the sealing portion of the conventional package.
  • the self-inductance of the power supply layer and the ground layer of the package of the present invention can be 2 nH or less, preferably 1 nH or less.
  • the value of the self-inductance of each layer is
  • the value is measured between a lead portion located 1 mm outside the outer edge of the sealing resin and the internal lead.
  • a high-capacity capacitor for example, a capacitor having a capacitance of 500 pF or more, for example, 500 to 100 pF, can be formed between the power supply layer and the ground layer.
  • the power supply system noise of the package for mounting a semiconductor device having a multilayer structure of the present invention is extremely smaller than that of the conventional package.
  • FIG. 4 is a plan view schematically showing an example in which a power supply layer or a ground layer is divided with a slight gap.
  • the energization area in this example is shown by FIG. That is, in FIG. 5, a frame-like inner lead area 12 surrounded by a broken line and hatched, and an outer lead area 15 including the outer lead 11 hatched and including the outer lead 11 are shown.
  • the energized area 14 is sandwiched therebetween.
  • the area excluding the deletion 16 is made of an energized member. If the deletion 16 has a very small area, the power supply layer or the ground layer shown in FIG. 4 can be used for the package of the present invention.
  • the current-carrying regions 14 are formed of planar current-carrying members, they can be used as the power supply layer or the ground layer of the present invention. Can be.
  • the shape of the internal lead existing in each of the internal lead regions of the power supply layer and the ground layer is not particularly limited as long as it constitutes a terminal connected to the semiconductor element. Not done.
  • Examples of the shape of the internal lead include a wire shape and a planar shape. Can be. If it is planar, it may have holes. In particular, it is preferable to make the internal leads planar, because there is no need to separately provide a bonding pad for wire bonding.
  • the external leads existing in the respective external lead regions of the power supply layer and the ground layer are not particularly limited as long as they constitute terminals that can be electrically connected to wirings leading to the power supply and the ground.
  • These external leads are external leads of the signal layer if necessary, and are connected to external leads that are not used for signals, and are connected to external leads for power, ground, and signals. Collectively, it can be bent into gullwing, J-lead, etc.
  • a capacitor is formed between the empty lead of the ground layer adjacent to the signal layer or the power supply layer and the signal layer. Further, a capacitor is formed between empty leads of the signal layer to which external leads of the power supply layer and the ground layer are joined. The formation of these capacitors leads to an increase in the capacitance of the capacitors between the power supply layer and the ground layer, with favorable results.
  • the thickness of the power supply layer and the ground layer is preferably from 1 to 100 m, particularly preferably from 10 to 300 m, from the viewpoint of reducing self-inductance and obtaining a smaller package. It is.
  • a conventionally known semiconductor element a signal layer (lead frame) of a single-layer or multi-layer package for mounting can be used.
  • a plurality of internal leads and a plurality of external leads are electrically connected by a linear conductive member.
  • FIG. 6 schematically shows a plan view of a typical example of the signal layer.
  • the external leads 22 are connected by tie bars 21 so that the lead wires do not fall apart.
  • the diver 21 is cut and removed after the semiconductor element is mounted.
  • the electric signal from the external lead 22 is supplied to the live section 23, the internal lead 24 and the bonding wire. (Not shown) to the semiconductor device.
  • the material constituting the power supply layer, the ground layer, and the signal layer is not particularly limited as long as the material has conductivity, and a material having a melting point of 400 or more is preferable. Due to such a high melting point, when the semiconductor element is bonded to a package, when thermocompression bonding is performed during wire bonding, or when the package on which the semiconductor element is mounted is further sealed with a cap, etc. The trouble that the material melts can be avoided.
  • a conductive material having a melting point of 40 OeC or more As such a conductive material having a melting point of 40 OeC or more, Au, Ag, Cu, AW, Mo, Mn, Ni, Fe, Co, Be, Cr, Ir, Pure metals such as Rh, Pt, Pd, and 0 s, and alloys containing at least one of these metals are preferred.
  • Materials for the power and ground layers include pure metals such as Au, Ag, Cu, Al, W, Mo, and Mn, which have low magnetic permeability in order to reduce self-inductance. Alloys containing at least one of the following metals are preferred.
  • Cu or Cu alloy-based materials are preferable when the insulating layer is made of ceramics, since the ceramics can be firmly bonded to the ceramics by an inorganic adhesive such as a brazing material. More specifically, oxygen-free copper, tough copper, Cu—Sn alloy (EFTEC—3S, etc.), Cu—Zr alloy (CA—151, etc.), Cu—Fe alloy (CA-194, etc.) and phosphor bronze.
  • a or an A ⁇ alloy is preferably used as a material for these two layers the c can, when using a low bondability with the adhesive layer of the intermediate layer metal as the material of the power supply layer or ground layer, main luck method junction having good metallic layer of the adhesive layer on the surface It can be provided by means such as vapor deposition or cladding.
  • the signal layer is not particularly required to have low self-inductance, the signal layer can be selected from a wide range of materials. Concrete Fe—Ni alloy, eg, 42% Ni—remaining Fe, Co—Ni—Fe alloy, eg, Kovar R (K ovar R : 25-34% Ni—15-20% C o —remaining Fe), Cu and Cu alloys are preferred.
  • the signal layer be located outside the power supply layer and the ground layer in order to form a high-capacity capacitor between these layers. Therefore, the order of lamination of the power supply layer, the ground layer, and the signal layer is typically as follows.
  • an intermediate layer exists between these adjacent layers.
  • the first type of intermediate layer is a type including a ceramic layer and an inorganic adhesive layer as an insulating layer.
  • the ceramic as the insulating layer one having a thermal conductivity (300 K) of 1 W / m ⁇ K or more is preferable because the heat dissipation of the package of the present invention can be further improved.
  • the preferred ceramics are glass ceramics, mullite, zircon, forsterite, steatite, silica glass, Vycor glass, partially stabilized zirconium, silicon nitride, alumina, aluminum nitride, and carbonized carbon. Examples include silicon, agnea, beryllia, boron nitride, and diamond. Of these, the most preferred is nitriding, which has sufficient mechanical strength. Aluminum and alumina.
  • the content of alumina in the ceramic is usually preferably 80 to 99.9% by weight.
  • the alumina, Mg 0, C a 0, S i 0 sintering aid such as 2 and T i 02, C r 2 0 3, Mo 0 3, C 00, Mn 0 2 and F e 2 0 3, etc. May be included.
  • the content of aluminum nitride in the ceramic is preferably 80 to 99.9% by weight.
  • the aluminum nitride, C a 0, S r IIA group elements compound such as 0, Y 2 0 3, D y 2 0 3 s H o 2 0 3, E r 2 0 3, Y b 2 0 3 , etc. contained sintering aids such as group IIIA compound, W0 3, Mo 0 3, T i 0 2, V 2 0 5, N b 2 0 5, C o 3 0 4, N i 0 colored compounds such as etc. It may be.
  • an insulating layer existing in an intermediate layer between the power supply layer and the ground layer can be formed.
  • the thickness of the ceramic layer as the insulating layer is not particularly limited, but is preferably 30 m or more, particularly 100 to 500 m. When the thickness is 30; / m or more, there is an advantage that the connection between the power supply layer and the ground layer can be easily performed.
  • a package in which the current-carrying members of the power supply layer and the ground layer are made of copper or a copper alloy, and the main component of the ceramic is alumina or aluminum nitride has a high heat dissipation property, It is preferable because the difference in the coefficient of thermal expansion between the ceramic layer and the ceramic layer (insulating layer) is small and strong against temperature changes.
  • a package can be suitably used particularly as a package for a semiconductor device with high speed and high power consumption, such as a microprocessor and an ECL gate array.
  • the bonding of the ceramic to the power and ground layers is made of inorganic adhesives such as low-melting lead glass and lead borosilicate glass, and conductive materials such as Ag-glass mixed with these glass and Ag components.
  • An inorganic adhesive having: Ag—Cu-based wax (eg, 15 to 85% by weight of Ag, 5 to 85% by weight of Cul), Ag—Cu—Ti wax (eg, Ag 15-85 wt%, Cu 15-85 wt%, Ti 0.05-20 wt%, Ag—Cu—Zr wax (eg, Ag 15 to 85% by weight, 111 to 85% by weight, ZrO.O 5 to 20% by weight), and a conductive metal adhesive consisting of a precious metal brazing such as Au-Cu brazing. it is.
  • these inorganic adhesive is heated to 700 ⁇ 1 1 00 ° C in vacuum or non-oxidizing atmosphere (N 2, H 2, a r, H e or these mixed gas) supply Layer, ground layer and ceramic layer are joined.
  • the ceramic layer (insulating layer) and the power and ground layers bonded in this way are strongly bonded. Its adhesive strength is 1 kcm or more at 90 ° beer separation strength. Since the ceramic layer (insulation layer) is strongly bonded to the power supply layer and the ground layer in this way, the conventional three-layer package is provided on the power supply layer and the ground layer to improve the bonding strength. No through hole is required, and a current-carrying member having substantially no deletion can be present in the current-carrying region.
  • the surface of the ceramic layer particularly the surface of the power supply layer and the ground layer, which are formed in a planar shape, which are bonded to the current-carrying regions are covered with an oxide film.
  • an oxide film is preferably 0.1 to: L0 m.
  • FIGS. 7 to 11 schematically show cross-sectional views of several types of packages in the case where an intermediate layer between a power supply layer and a ground layer is formed from a ceramic insulating layer and an inorganic adhesive layer.
  • the current-carrying member in the current-carrying region 37 and the ceramic layer 39 are joined via a thin inorganic adhesive layer (not shown).
  • a thin inorganic adhesive layer (not shown).
  • an outer lead region 36 and an inner lead region 35 of the ground layer 51 are provided on the other surface of the ceramic layer 39.
  • ′ There is an energized area 38 of the ground layer 51 that is sandwiched.
  • the current-carrying member in the current-carrying region 38 and the ceramic layer 39 are joined via a thin adhesive layer (not shown).
  • the internal lead area of the power supply layer 52 has a frame shape.
  • the semiconductor element 32 is fixed to a portion of the ground layer 51 surrounded by the internal lead region 35 via a ceramic insulating layer or a layer 45 made of a low thermal expansion metal such as molybdenum.
  • a signal layer 53 is provided on an energized region 37 of the power supply layer 52 via an insulating layer 44.
  • the insulating layer 44 is made of an insulating organic polymer described later.
  • the semiconductor element 32, the ground layer 51, the power supply layer 52, and the signal layer 53 are wire-bonded to their respective internal leads.
  • a concave cap 43 is provided on the signal layer 53 via a sealing material 40.
  • a frame may be provided via the sealing material 40, and the cavities may be filled with the sealing agent and cured. Further, the outer surface of the ground layer may be exposed as shown in FIG. 7, or the outer surface may be covered with a ceramic or other insulating material.
  • the package 46 shown in FIG. 8 is obtained by replacing the power supply layer and the ground layer in FIG. Providing the ground layer directly under the signal layer reduces crosstalk noise. Further, since there is no through-hole in the power supply layer, further lower self-inductance is achieved.
  • the signal layer 53 is provided on the power supply layer 52 via the ceramic insulating layer 47. Otherwise, it has the same structure as the package shown in Fig. 7.
  • a terminating resistor for reducing reflected noise can be provided between the external lead of the signal layer 53 and the external lead 36 of the ground layer 51.
  • the package 49 shown in FIG. 10 since the ground layer 51 and the power supply layer 52 are formed on the ceramic layer 54 as a base, each of them has a frame shape. The cutout portion surrounded by the internal lead region 33 of the power supply layer 52 is closed by a ceramic layer 54 serving as a base, and the semiconductor layer 3 2 is fixed.
  • Other structures are the same as those of the package 46 shown in FIG.
  • the insulating layer 44 can be a ceramic layer.
  • the package 56 shown in FIG. 11 has a package 49 shown in FIG. 10 and a power supply conducting layer 55 joined to the ceramic layer 54 to which the semiconductor element 32 is fixed. It has a structure which has.
  • the power supply conducting layer 55 and the external lead 34 of the power supply layer 52 are electrically connected outside the package.
  • the outer surface of the power supply conductive layer 55 may be exposed or may be covered with an insulating material such as ceramic.
  • the second type of intermediate layer between the power supply layer and the ground layer comprises an organic adhesive layer and an insulating layer provided in the adhesive layer, preferably substantially at the center.
  • the insulating layer examples include a ceramic thin plate, a resin film, and a metal plate in which both surfaces are covered with a metal oxide film or an insulating resin film.
  • FIG. 12 schematically shows a cross-sectional view in a case where the insulating layer 61 is disposed substantially at the center of the adhesive layer 62 and an intermediate layer is provided between the power supply layer and the ground layer.
  • Resin films include silicon resin, polyurethane resin, epoxy resin, acrylic resin, polyimide resin, polyamide resin, fluororesin, phenolic resin, polyester resin (polyethylene terephthalate resin), Resin films such as polyacetal resin, polycarbonate resin, polysulfone resin, polyarylate resin, polyetherketone resin, and polyphenylene sulfide resin can be given.
  • M g, aT i, Z r , ⁇ ⁇ can be exemplified those covered with a film of oxide of a metal such as N b N T a.
  • the oxide coating can be formed by a known method described later.
  • Metal sheets such as A, Cu, Ni, 42% Ni—Fe alloy, Kovar, or plates of these alloys are considered to have both surfaces covered with insulating resin film. Examples thereof include those having both surfaces coated with a resin such as a silicone resin, an epoxy resin, a fluorine resin, a polyphenylene sulfide resin, or a polyester resin.
  • the thickness thereof is preferably 0.5 to 500 m.
  • a metal plate covered with a metal oxide film and having the above thickness can make the thickness of the insulating layer extremely thin, so a large-capacity capacitor must be placed between the power supply layer and the ground layer. It is preferable because it can be formed.
  • the relative permittivity of the metal oxide film or the insulating resin film is preferably 2 or more in order to form a large-capacity capacitor.
  • the adhesive layer is preferably one that can maintain the adhesive strength between the intermediate layer and the power supply layer or the ground layer to beer strength of 1 kg Zcm or more.
  • the adhesive layer can be formed from an organic insulating adhesive and an organic conductive adhesive. These organic adhesives can be handled in the form of a film, and have the feature that the thickness can be easily controlled during bonding.
  • organic insulating adhesive examples include epoxy resin, polyurethane resin, silicon resin, acrylic resin, polyimide resin, polyamide resin, fluororesin, phenol resin, Known adhesives such as polyester resin and nitrile rubber can be used. These adhesives include inorganic fibers such as alumina fibers and glass fibers and silica, alumina, mullite, aluminum nitride, silicon carbide, and silicon nitride. Can be used in combination.
  • Examples of the organic conductive adhesive include those obtained by adding a conductive substance such as AII, Ag, Pd, and Cu to the organic insulating adhesive described above.
  • the thickness of the insulating layer present in the second type of intermediate layer is from 0.5 to 350 m, particularly from 2 to 150 m, from the viewpoint of increasing the adhesive strength and the capacity of the capacitor formed by the power supply layer and the ground layer. m is preferable.
  • the second type of intermediate layer between the power supply layer and the ground layer in which a ceramic thin plate or a resin film as an insulating layer is interposed in the adhesive layer is shown in FIGS. 7 to 11. In the package shown, it can be used in place of the intermediate layer including the ceramic insulating layer 39.
  • the third type of intermediate layer is substantially composed of only an insulating adhesive layer, and the adhesive layer forms an insulating layer between the power supply layer and the ground layer.
  • Examples of the adhesive for forming the adhesive layer include the above-mentioned organic insulating adhesive and inorganic insulating adhesive.
  • Such an intermediate layer of the third type as an insulating layer substantially composed only of an insulating adhesive layer is a ceramic insulating layer in the package shown in FIGS. 7 to 11. It can be used in place of the intermediate layer containing 39.
  • an insulating layer is formed on at least one of the two current-carrying member surfaces (metal surfaces) present in opposing current-carrying regions of the power supply layer and the ground layer; There is an adhesive layer between the layer and the ground layer.
  • FIG. 13 schematically shows a cross-sectional view in a case where the insulating layer 63 is formed on the surface of the ground layer 51 and the power supply layer 52 is laminated via the adhesive layer 64.
  • the intermediate layer existing between the power supply layer 52 and the ground layer 51 can be replaced with the above-described fourth type intermediate layer.
  • Form insulating layer on metal surface in energized area examples include a method of forming a metal oxide film on a portion where the metal surface contacts the adhesive layer and a method of coating an insulating resin.
  • an insulating layer having a high dielectric constant can be formed with a thin oxide film of about 0.1 m.
  • a capacitor having a higher capacity can be formed between the power supply layer and the ground layer.
  • the metal of the current-carrying member in the current-carrying region and the metal of the metal oxide film formed on the surface thereof may be different or the same.
  • Suitable materials for forming the oxide film include Mg, A, Ti, Zr, Hf, Nb, Ta, and alloys containing these metals. Oxide films of these metals have a high relative dielectric constant and are suitable for increasing the capacitance of the formed capacitor. Of these, A and Ta are particularly preferred in terms of electrical insulation.
  • aluminum for example, high-purity aluminum (materials according to JIS: 1N90, 1N99, etc.), aluminum alloys (materials according to JIS: 1085, 1080, 1060, 1100, 1200, 1 N 30, 2024, 5052, 5056, 6063, 7075 etc. can be used.
  • Resistivity of the oxide layer of high purity aluminum for example, in the case of anodic oxidation coating A, dry 20 10 15 ⁇ ⁇ cm or so, a 1 0 14 ⁇ cm approximately at 200 ° C, sufficiently high electrical insulating property .
  • the functions as a package of an insulating layer of the present invention is specific resistance is sufficient as long as room temperature 1 0 8 ⁇ ⁇ cm or more, the oxide film of the high purity Al Miniumu package of insulating layers of the present invention Can function satisfactorily.
  • a known method for forming the metal oxide film on the metal surface a known method can be employed without particular limitation.
  • 0 2, H 2 0, C 0 method of high temperature heating in an oxidizing atmosphere containing 2 or the like who is anodized in an electrochemical technique Method, a chemical conversion method and the like can be suitably used.
  • the metal oxide film formed by anodic oxidation has high electrical insulation, high hardness, and a porous structure consisting of fine pores. Can be preferred.
  • a solution obtained by dissolving the insulating resin in a solvent or a paste of a curable insulating resin is applied by a spin coating method, a screen printing method, a spray method, an electrodeposition method, or the like.
  • a method of forming an insulating resin film at a predetermined place by means such as an immersion method, a method of heat-fusing an insulating resin powder or an insulating resin film, or the like can be employed.
  • P b T i 0 3 - can also be left by mixing P b Z r 0 3, B a T i 0 high conductivity Sera Mi click substances such as 3 .
  • the intermediate layer between the power supply layer and the ground layer has an adhesive strength of 90 between the power supply layer and the ground layer. It is preferable that the beer peel strength be 1 kg / cm or more, particularly 1.5 km / m or more.
  • Such high-strength bonding eliminates the need for conventional through holes in the power and ground layers. As a result, the self-inductance of the power supply layer and the ground layer is reduced.
  • the capacitance of the capacitor formed by the power supply layer and the ground layer is 110 pF or more, particularly 200 to 500 p, for the purpose of reducing noise. It is preferably F.
  • the intermediate layers between the power supply layer and the ground layer of the first to fourth types described above can also be used as intermediate layers between the power supply layer and the signal layer or between the ground layer and the signal layer.
  • a base may be provided outside the power supply layer and the ground layer in contact with the power supply layer or the ground layer.
  • the base is laminated in contact with the power supply layer or the ground layer via the above-mentioned insulating adhesive layer, and the presence of the base precedes the intermediate layer existing between the power supply layer and the ground layer.
  • the recording eves 2 to 4 it is possible to form the intermediate layer by controlling the thickness of the intermediate layer with extremely high precision. As a result, an extremely thin intermediate layer of 350 m or less can be formed stably, and a high-capacity capacitor can be formed between the power supply layer and the ground layer with good reproducibility.
  • FIG. 14 and FIG. 15 schematically show cross-sectional views of one embodiment of the package of the present invention provided with a base.
  • the semiconductor element 32 is bonded on the base 71, and the power supply layer 52 is bonded to the base by the adhesive layer 76.
  • the external leads of the power supply layer 52 are electrically connected to the empty leads 72 and 73 of the signal layer.
  • 74 and 75 indicate intermediate layers (insulating layers), and 40, 42 and 43 indicate the same as in FIG.
  • 77 is an insulator such as resin. That is, the portion of the package 80 below the signal layer is covered with the insulator 77.
  • the substrate is not particularly limited as long as it has a bending strength that does not substantially deform due to pressure applied to the surface when the power supply layer, the ground layer, and the like are bonded by the adhesive bond layer.
  • the substrate may be formed using a known material so as to have a thickness satisfying such characteristics.
  • the above materials include Cu, Ag, Au, Be, Mg, Zn, Cd, iGa, In, T, Ge, Sn, Pb, Sb, Bi, Ti. , Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Tc, Re, Fe, Co, Ni, Ru, Rh, Pd, Os , Ir, Pt, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu And alloys containing these metals can be used.
  • high-purity aluminum alloy (1N90, 1N99, etc. specified in JISH 4170)
  • aluminum alloy JIS 114000 or 13H41 1085, 1080, 1060, 1100, 1200, 1N30, 2024, 5052, 6063, 7075, etc. specified in 00 can be used.
  • Cu for example, oxygen-free copper (C-1 020, C-1 101 1 specified in JISH 3100 or JISH 35 101), tough pitch copper (material according to JIS standard; C-1 100), Z r—Cu alloy (Material according to JIS: C—15 1 (0.05 -0.15% Zr—remaining copper)), Fe—Cu alloy (Material according to JIS: C-194 (2.3% Fe-0.1 2% Zn-0.03% P-Copper remaining)), Cr-Cu alloy (JIS standard material; OMC L-1 (0.3% Cr-0.1% Zr -0.05% Mg -0.02) % S i —remaining copper)) etc.
  • OMC L-1 (0.3% Cr-0.1% Zr -0.05% Mg -0.02
  • S i —remaining copper
  • alloys such as W—Cu alloy (Cu: 1 to 50% by weight), Mo—Cu alloy (Cu: 1 to 60% by weight), and Cu—M0—Cu, Cu—
  • a clad plate such as Kovaru Cu, Cu—Invar—Cu can also be used.
  • the base material may be aluminum nitride sintered body, silicon carbide based sintered body, beryllia based sintered body, alumina based sintered body, magnesia based sintered body, zirconia based sintered body.
  • Materials such as ceramic, zircon-based sintered body, mullite-based sintered body, crystallized glass, amorphous glass, etc., and composite materials such as alumina fiber reinforced aluminum, carbon fiber reinforced plastic, etc. Can also be used.
  • the base acts as a heat sink of the package, and extremely.
  • a semiconductor element mounting package having good heat dissipation can be obtained.
  • the base is preferably in the form of a fin in order to efficiently dissipate heat.
  • the shape of the fin is generally skewed, and other shapes such as a cylinder and a prism can also be adopted.
  • the material of the base is a metal
  • an electrical insulating film such as an oxide film or a film made of an insulating resin on the surface by a known method.
  • the non-laminated surface of the base does not necessarily need to be entirely exposed to the outside of the package, and may be a state in which a part or the whole is covered with an insulator.
  • the package shown in FIG. 15 shows an aspect in which the side surface of the base 71 is covered with an insulator 77 such as an insulating resin.
  • a power supply layer, a ground layer, and a signal layer can be laminated on the surface thereof with extremely high thickness accuracy via an adhesive layer to form a package.
  • the power and ground layers are joined with empty leads that are not used as signal lines of the signal layer lead frame, for example, electric welding such as spot welding, arc welding, electron beam welding, laser welding, and hang. It is joined by means such as brazing, brazing, bonding with a conductive adhesive, ultrasonic bonding, and crimping, and can be integrated on a lead frame.
  • the electrical exchange between the power supply layer and the ground layer and the outside is performed via the lead of the joined lead frame.On the other hand, when the joining is performed by welding, for example, the power supply layer and the ground layer are connected.
  • the lead frame is bent into a gull-wing, J-shape, etc. by a normal method, and is used for mounting. You.
  • a cap 43 can be provided in the opening of the package via a sealing layer 40 as shown in each drawing.
  • a sealing layer 40 as shown in each drawing.
  • the method of manufacturing a package for mounting a semiconductor element according to the present invention is, as specifically shown in Examples, for example, a method in which a thin metal plate processed into a predetermined shape is formed on a rigid base with an adhesive layer interposed therebetween.
  • a method is used in which conductive layers such as a power layer and a ground layer, and further a signal layer (lead frame) are sequentially laminated in a predetermined order.
  • Example 1
  • a package for mounting a semiconductor element having a cross-sectional structure shown in FIG. 10 was manufactured according to the procedure described below.
  • An aluminum nitride substrate ( ⁇ ) having a square-shaped (21.5 mm square) notch having a side length of 21.5 mm in the center and having no through hole was prepared.
  • Amm square means “square shape with a side length of A mm”.
  • the aluminum nitride substrate (I) becomes the base 54 of the package shown in FIG.
  • the aluminum nitride substrate ( ⁇ ) becomes an insulating layer (ceramic layer) 39.
  • An active metal brazing powder paste having a composition of 40% by weight of Ag, 57% by weight of Cu, and 3% by weight of Ti was applied on one side of the aluminum nitride substrate (I) and on both sides of the aluminum nitride substrate ( ⁇ ). It was applied to a thickness of 40 m. Separately, it is the same shape and thickness as the copper plate (I) with a corner of 38.8 8 111 111 square thickness 150/111, 18.5 mm square notch in the center, 21.8 mm square in the center A copper plate ( ⁇ ) having a notch was prepared. These copper plates each had a total of 32 external leads with a width of 0.3 mm on each of the four sides.
  • the inner lead area is the area between the 18.5 mm square and the 21.5 mm square in the center, and the area between the 21.8 mm square and the 23.8 mm square, respectively. It is.
  • the outer lead area is the area between the 38.8 mm square and the 50 mm square.
  • the copper plate (I) becomes the power supply layer 52, and the copper plate ( ⁇ ) becomes the ground layer 51.
  • An aluminum nitride substrate (I), a copper plate (I), an aluminum nitride substrate ( ⁇ ), and a copper plate ( ⁇ ) were stacked in this order, heated at 890 ° C. for 20 minutes in a vacuum, and joined to obtain a laminate.
  • a 2 m-thick A thin film was deposited on the exposed portion of the copper sheet ( ⁇ ⁇ ) of the obtained laminate, except for the external lead.
  • a low thermal expansion type lead borate-based glass powder base (LS-3051 and LS-0451, manufactured by NEC Corporation) was applied and baked.
  • This lead frame is made of a low thermal expansion type Ni-C0-Fe alloy (Kovar R ), has a thickness of 150 m, an external lead width of 0.3 mm, and an external lead pitch. Is 0 65 mm, and A is deposited on the inner lead to a thickness of 2 m.
  • Kovar R low thermal expansion type Ni-C0-Fe alloy
  • the outer leads of the power supply layer (copper plate (I)) and the ground layer (copper plate ( ⁇ )) and 64 external leads that are not used for signal of the signal lead frame are welded, and the cavities are reduced. Only the signal lead frame was bent into a gull-wing shape in the direction of, and the Sn lead was applied to the external lead of the signal lead frame.
  • the self-inductance of the power supply layer and the grounding layer of the package of the present invention obtained by the above method was measured. In the following Examples and Comparative Examples, the self-inductance is determined by the value measured as described above.
  • a wire bonding is performed by ultrasonic method (diameter 30 m, Vcc (power supply), GND (ground), lead (or bin). Simultaneous switching noise was measured.
  • Power supply layer 3 is thick It consists of a 150 mm, 26 mm square copper flat plate, and two external leads (three each side) with a width of 0.3 mm and a length of 2 mm protrude from the outer edge of the 26 mm square.
  • the ground layer 4 is 150 ⁇ m thick and 26 mm square, with a 10.5 mm square notch in the center, and a 0.3 mm wide, 2 mm long external recess from the outer edge of the 26 mm square. 1 door 1 2 8 8 3 on each side)
  • Each of the power supply layer 3 and the ground layer 4 has 40 circular holes (through holes) with a diameter of 1.5 mm in each of the 26 mm square flat plates.
  • the signal layer 5 is a 196-lead copper lead frame having the shape shown in FIG. 6, and has a thickness of 150 / im, an external lead width of 0.3 mm, and an external lead pitch of 0.65 mm.
  • the power supply layer 3 and the ground layer 4 are adhered by a thermosetting polyimide tape 7 having a thickness of 38 m, and the ground layer 4 and the signal layer 5 are similarly adhered.
  • the outer leads of the power supply layer 3 and the grounding layer 4 extending outward from the outer edges of the 26 mm square are welded to dedicated power supply and grounding leads of the signal lead frame.
  • a 0.4 mm thick semiconductor element 2 is mounted within a 9 mm square at the center of the power supply copper plate, and is wire-bonded to the internal leads of the power supply layer 3, the ground layer 4, and the signal layer 5.
  • the internal lead regions of the power supply layer 3, the ground layer 4, and the signal layer 5 were sandwiched between the central 9 mm square and 10.5 mm square, and the 10.5 mm square and 12 mm square, respectively. This is the part sandwiched between the 12 mm square and the 13.5 mm square.
  • the outside of such a structure is sealed with black epoxy resin 9.
  • the external shape of the package sealed with this epoxy resin is 3.5 mm thick and 34 mm square.
  • Example 4 Silicon carbide (Example 3) Alumina (Example 4) I got As a result, the ratio of the current-carrying members in the current-carrying region was 100%, and the self-inductance of the power supply layer and the ground layer was almost the same as in Example 1.
  • Table 1b The results shown in Table 1b were obtained for the capacitor capacity, adhesive strength and thermal resistance. Table 1b
  • Example 5 The sealing was performed in the same manner as in Example 1, but the reliability was not a problem.
  • Example 5 The sealing was performed in the same manner as in Example 1, but the reliability was not a problem.
  • a package was prepared in the same manner as in Example 1 except that the A1 thin film was made to have an Ag plating and an electroless Ni plating was made to have a thickness of 2.5 m. Thereafter, the wire bonding properties, electrical characteristics of the package, heat dissipation characteristics, and sealing reliability were examined.
  • Example 6 Joining the A g of copper plate in Example 1 - C u -T i system without using the Hare active metal filtration of, except conducted with C u- 0 2 based eutectic in direct 1065 ⁇ 1 083 ° C
  • a package was prepared in the same manner as in Example 1 (however, an aluminum nitride substrate which had been previously subjected to oxidation treatment and had a 1.2 ⁇ m alumina film formed on the surface was used).
  • the wire bonding properties, the electrical properties of the package, the heat radiation properties, and the reliability of the sealing were examined.
  • the 90 ° peeling strength between the power supply layer and the insulating layer and between the ground layer and the insulating layer was lOkgZcm.
  • Example 1 the following two types of Zr—Cu alloys (21 *: 0.15%, remaining 0 1; copper 15%) and Fe—Cu alloys (Fe) were used instead of copper plates. : 2.3%, Zn: 0.12 P: 0.03%, remaining Cu; CA-194)
  • a package was produced in the same manner as in Example 1 except that a plate was used.
  • the wire bondability, package electrical characteristics, heat radiation characteristics, and sealing reliability were equivalent to those of Example 1.
  • the 90 ° peeling strength between the power supply layer and the insulating layer and between the ground layer and the insulating layer was 17 kgZcm.
  • Example 1 a Ni—Co—Fe alloy (Kovar R ) plate having a thickness of 125 m was used in place of the copper plate, and the brazing material composition was Ag: 40% by weight, Cu: 55% by weight, Ti A package was prepared in the same manner as in Example 1 except that the content was 5% by weight.
  • Example 9 We examined wire bonding, package electrical characteristics, heat radiation characteristics, and sealing reliability. We found that the self-inductance of the power supply system tended to increase slightly (approximately 0.33 to 0.3 mH; frequency 50 MHz). Others were at the same level as in Example 1. Power and insulation layers and connections The 90 ° peeling strength between the formation and the insulating layer was 8.5 kgcm. Example 9
  • the power supply layer and the ground layer are replaced with those shown in the plan view of FIG. That is, a power supply layer and a ground layer divided into four by a 1.5 mm-width linear deletion 16 were used. Otherwise, Example 1 was repeated.
  • Example 10 The area of the current-carrying member in the current-carrying area was 93%. The self-inductance of the power layer and the ground layer was 0.5 nH. Other electrical properties and adhesive strength were almost the same as in Example 1.
  • Example 10 The area of the current-carrying member in the current-carrying area was 93%. The self-inductance of the power layer and the ground layer was 0.5 nH. Other electrical properties and adhesive strength were almost the same as in Example 1.
  • Example 10 The area of the current-carrying member in the current-carrying area was 93%. The self-inductance of the power layer and the ground layer was 0.5 nH. Other electrical properties and adhesive strength were almost the same as in Example 1.
  • a package for mounting a semiconductor device having the structure shown in FIG. 14 was prepared by the following method.
  • Each of these copper thin plates has an external lead 11 with a width of 0.2 mm 11 (10 on each side) protruding outside.
  • This lead is created so that it does not overlap.
  • a wire bonding area 33 is provided on one side of these copper thin plates, and Ag plating is applied.
  • This plating is applied to the part sandwiched between the 19.5 mm square and 23.5 mm square in the case of the copper thin plate forming the power supply layer 52, and to the 21.8 mm square and 25.8 mm square in the case of the copper thin plate forming the ground layer 51. It is applied to the part to be sandwiched.
  • a black aluminum nitride sintered ceramic plate having a thickness of l.O mm and a square of 40 mm was prepared as a rigid substrate 71.
  • a fluororesin adhesive film of PFA (titanium tetrafluoride-perfluorovinyl ether copolymer) having a thickness of 28 is laminated on one surface of the substrate 71 made of the above aluminum nitride, and an adhesive layer is formed. 76 was formed. At this time, the adhesive layer was cut out and left in the center within 19.5 mm square. The surface of the copper thin plate for forming the power supply layer 52 on which the Ag plating was not applied was placed on the adhesive side, and the copper thin plate was temporarily bonded. A region within a center of 19.5 mm square of the rigid body 71 made of aluminum nitride is a portion on which the semiconductor element 32 is mounted. The bonding was performed so that the base member 1 made of aluminum nitride was evenly exposed to the outside of the copper thin plate by 0.5 mm on each side.
  • PFA titanium tetrafluoride-perfluorovinyl ether copolymer
  • the above-mentioned fluororesin-based adhesive film having a different thickness was formed. Lum was laminated. This adhesive layer is formed except for the portion inside the central 21.8 mm square. After the formation of the adhesive layer, the surface of the thin copper plate for forming the ground layer 51, on which the Ag plating was not applied, was placed on the adhesive layer side and temporarily bonded. At this time, bonding was performed by aligning with the outer size of the 19.5 mm square copper sheet with the center notch bonded first.
  • the insulating layer between the power supply layer 52 and the ground layer 51 is made of the resin-based adhesive.
  • the above-mentioned fluororesin-based adhesive film having a thickness of 28 m is laminated on a copper thin plate for forming the grounding layer 51 adhered to the substrate 71 and a polyimide having a thickness of 125 m is formed thereon.
  • the film was placed according to the external shape of the copper thin plate and temporarily bonded. Further, the fluororesin-based adhesive film having a thickness of 38 m was laminated on the polyimide film.
  • the lamination area is a part except the inside of the central 24 mm square.
  • the shape of the polyimide film is It is a 39 mm square with a 24 mm square notch in the center.
  • a lead frame made of copper material: C-151; manufactured by Hitachi Cable, Ltd.
  • This lead frame has a thickness of 150 m for both the outer lead 22 and the inner lead 24, and the outer lead 22 has a pitch of 0.5 mm, a width of 0.2 mm, and a tie bar 21 to 7 in length. mm, and the total number of leads is 304 (bin). In the center there is a space 27 of 24mm square without leads.
  • the lead at the center of the 24-27 mm square portion is plated with Ag to form a wire bonding area 28.
  • the lead frame (signal layer) 53 in FIG. 14 was formed.
  • Power layer 52 temporarily adhered state as described above, the ground layer 5 1, a load of 20 GZC m 2 over the re-one lead frame 3, 350. After heating and curing for 1 hour at C, these three layers were adhered to the substrate.
  • the bonding between the power supply layer 52, the grounding layer 51, and the external leads 11 outside the base 71 and the external leads 22 of the lead frame 53 are formed by bonding. Welding was performed at positions 72 and 73 by electric welding. The number of external leads welded on the copper thin plates for forming the power supply layer 52 and the ground layer 51 is 40 each, and the total number of leads on the lead frame 53 is 80 (20 per side). Used for joining power and ground layers. Joining (welding) positions 72 and 73 are 1 mm outside each edge from the outer edge of the aluminum nitride base of 40 mm square. The remaining 224 leads of the unwelded lead frame are mainly used as signal layers.
  • the material of the above lead frame is C-151 to 42 alloy (42% Ni-remaining Fe), Kovar, and four kinds of copper (1 oxygen-free copper: material C-1020 according to JIS standard, 2 OMC L-1: manufactured by Mitsubishi Shindoh Copper Co., Ltd. 3 C-194: manufactured by Aurin Co., Ltd. 4 EFTEC 6 4 T: Furukawa Electric Co., Ltd.)
  • a package that was simply replaced with a copper power supply layer 52 and the external lead of the ground layer 51 were welded successfully.
  • the values of the self-inductance of the power supply layer 52 and the grounding layer 51 measured from the external lead of the lead frame via the welding portion were 0.3 ⁇ , respectively.
  • Table 2 shows the relationship between the thickness of the adhesive layer 74 between the power supply layer 52 and the ground layer 51 and the capacitance of the capacitor formed between the power supply layer 52 and the ground layer 51. Indicated. This result clearly shows that the package of the present invention can form a capacitor having a large capacitance between the power supply layer and the ground layer.
  • the characteristic impedance of the signal line formed by the lead of the lead frame (the inner lead at the center of the package: length 8 mm, average width 160 m):
  • the measured value of Z 0 is It was 50 ⁇ .
  • the 90 ° peel strength between the power supply layer 52 and the ground layer 51 formed as described above and the adhesive layer 74 forming an intermediate layer between these layers was 4.3 kgZcm.
  • a semiconductor element 32 having a size of 17 mm square and a thickness of 0.4 mm was mounted with Ag-polyimide resin. After that, using a gold wire with a diameter of 30 as the bonding eye 42 and using thermocompression bonding at 350 ° C, it is used as a signal in the semiconductor element, the power supply layer 52, the ground layer 51, and the lead frame. Connected to the lead. Next, a 40 mm square, 1.2 mm thick, centered 28 mm square, 0.4 mm deep cavity was made into an aluminum drum, and a 13 / m thick black anode was formed on its surface. A cap 43 provided with an oxide film was prepared.
  • An epoxy-based adhesive having a thickness of 120 m was applied as a sealing layer 40 to a portion having a width of 28 mm to 40 mm square on the outer periphery of the cap, and the semiconductor element was sealed by heating and curing. In this way, a package having the structure shown in FIG. 14 was completed.
  • the package for mounting a semiconductor element having the structure shown in FIG.
  • Substrate made of aluminum nitride used in the manufacture of aluminum 7 7 In place of 1, a 40 mm square overall, 10 mm overall height, 1.2 mm thick fin, 8 mm high fin, 1 fin
  • a semiconductor element mounting package was prepared in the same manner except that two substrates 71a made of aluminum nitride were used.
  • the thermal resistance of the two types of packages shown in FIGS. 14 and 20 in this example was examined. As shown in Table 3, the thermal resistance was small and excellent. The thermal resistance is a value measured when the power consumption of the semiconductor device is 8 W, natural air cooling (no wind), and forced air cooling (wind speed 3 mZ seconds). Table 3
  • a semiconductor element mounting package 91 having the structure shown in FIG. 17 was created by the following method.
  • Each of these Ai thin plates has an outer lead 11 with a width of 0.2 mm, each of which is exposed to the outside (40 on each side).
  • This lead is designed so that the leads do not overlap when the technicians are stacked so that the outer shape matches.
  • FIG. 19 it is 0.5 mm thick, 4 Omm square, has a notch 83 with a 19.8 mm square in the center, and has various thicknesses of black on the surface (over the entire surface including the side surfaces).
  • a metal plate made of aluminum on which the anodized film 93 was formed was prepared. This metal plate is used as an intervening layer (insulating layer) 92 provided between the power supply layer 52 and the ground layer 51.
  • An epoxy resin-based adhesive was screen-printed as an adhesive layer 76 on the one surface of the base 71 made of aluminum to a thickness of 38 m to form an adhesive layer 76. At this time, the central part within 17.5 mm square was left without screen printing.
  • the copper thin plate for forming the power supply layer 52 was placed on the epoxy adhesive side, and the copper thin plate was temporarily bonded.
  • the area within the center of the base 71 made of aluminum within 17.5 mm square is a portion where the semiconductor element 32 is mounted.
  • the bonding was performed so that the base made of aluminum came out of the copper thin plate by 0.5 mm evenly on each side.
  • an Ag-epoxy resin-based conductive adhesive is formed with a dispenser to form an adhesive layer 74 on the copper thin plate for forming the power supply layer 52. 38 was applied.
  • Contact The application of the adhesive was removed from the area inside the central 19.8 mm square.
  • the same Ag-epoxy conductive adhesive was applied on the aluminum metal plate to a thickness of 28 to form an adhesive layer 74.
  • the adhesive was applied over the entire aluminum plate except for the inside of the 19.8 mm square at the center notch.
  • a copper thin plate for forming the grounding layer 51 was placed and temporarily bonded. At this time, bonding was performed by aligning with the outer size of the copper thin plate for forming the power supply layer 52 that was bonded first.
  • the insulating layer between the power supply layer 52 and the ground layer 51 is made of an anodized aluminum film.
  • an epoxy resin-based adhesive was applied to a thickness of 210 m on a thin copper plate serving as the ground layer 51.
  • This epoxy resin layer forms the adhesive layer 75.
  • a lead frame made of 42 alloy (42% Ni—the remaining Fe) having the same shape as that shown in FIG. 6 was mounted thereon and temporarily bonded.
  • This lead frame has a thickness of 150 m for both the outer lead 22 and the inner lead 24.
  • the pitch of the outer lead 22 is 0.5 mm, the width is 0.2 mm, and the length is 7 mm from the tie bar.
  • the total number is 304 bottles.
  • In the center is a space section 27 without a lead of 22 mm square.
  • a Ag plating is applied to the lead in the 22 to 25 mm square portion at the center, and a wire bonding area 28 is formed. In this way, the lead frame (signal layer) 53 in FIG. 17 was formed.
  • the power supply layer 5 2 temporarily adhered state, intervening layer 92, only one load of the ground layer 5 1, 1 from the top of the lead frame 5 3 0 g / cm 2, at 1 50 ° C After heating and curing for 3 hours, these four layers were adhered on an aluminum substrate 71.
  • the power supply layer 52, the ground layer 51, and the base 71 thus formed by adhesion are formed.
  • the outer lead 11 outside the lead frame and the outer lead 22 of the lead frame 53 were joined by electric welding at the joining positions 72 and 73.
  • For the power supply layer 52 and the grounding layer 51 there are 40 welded outer leads each for the copper sheet for formation, and the lead frame 53 has a total of 80 leads (20 leads per side). Used for bonding between layers and ground layers.
  • Joining (welding) positions 72 and 73 are 1 mm outside each edge from the outer edge of the 40 mm square aluminum base.
  • the remaining 224 leads of the unwelded lead frame are mainly used as signal layers.
  • the material of the above-mentioned lead frame was changed from 42 alloy to copper and 5 types of copper (1 oxygen-free copper: material C_1020 according to JIS standard, 2 C151: manufactured by Hitachi Cable, Ltd., 3 OM CL—1: Mitsubishi Shindo Copper Co., Ltd., ⁇ C-194: Olin Corporation, ⁇ EFTEC 64 T: Furukawa Electric Co., Ltd.) Welding of the external lead of the power supply layer 52 and the ground layer 51 was successfully performed.
  • a package excluding the semiconductor element 32 and the cap 43 was prepared.
  • the A-thin plate immediately below the lead frame is used as a ground layer, a microstrip line is formed in the signal layer.
  • Table 4 shows the relationship between the capacitance of one capacitor formed between the power supply layer 52 and the ground layer 51 sandwiching the intervening layer 92 and the thickness of the anodic oxide film on the surface of the intervening layer. This result clearly shows that in the package of this embodiment, a capacitor having a large capacitance between the power supply layer and the ground layer. It was shown that a sensor could be formed.
  • the surface resistance of 2 0 ° C Package samples in Table 4 (N o. L ⁇ 8) interposed layer 4 which an anodized film has been used has been subjected in the of 1 0 10 ⁇ 1 0 13 ⁇ It was in the range.
  • the method of measuring the surface resistance is the same as that of the aluminum base 71 used in the present embodiment described above.
  • the characteristic impedance of the signal line formed by the leads of the lead frame 53 (the inner lead at the center of the package: length 8 mm, average width 160 m): Measurement of Z0 The value was 50 ⁇ . Table 4
  • a semiconductor element 32 having a size of 15 mm square and a thickness of 0.4 mm was attached with an Ag-epoxy resin-based conductive adhesive.
  • the power supply layer 52, the ground layer 51, and the lead frame were formed by ultrasonication at room temperature.
  • the lead used for the signal of the system 53 was connected to the semiconductor element.
  • a 40 mm square, 1.2 mm thick aluminum plate with a cavity of 28 mm square and 0.4 mm depth in the center was created, and a 13 m thick black anodic oxide film was formed on its surface.
  • Cap 43 was prepared.
  • An epoxy-based adhesive having a thickness of 120 m was applied as a sealing layer 40 to a portion of an outer periphery of the cap having a width of 28 mm to 40 mm square, and the semiconductor element was sealed by heating and curing.
  • a package 91 having the structure shown in FIG. 17 was completed.
  • a package for mounting a semiconductor element having the structure shown in FIG. 14 was manufactured as follows. The method is the same as that of Example 10 except that the material changes in 1) to 7) described below and the preparation conditions in 8 to 9) are changed.
  • an aluminum plate having a black anodic oxide film having a thickness of 1.2 mm, a square of 40 mm, and a thickness of 13 / m was prepared.
  • the surface resistance of this substrate at 20 ° C. is 3.8 ⁇ 10 11 ⁇ , which is the same as in Example 3.
  • a 39 mm square aluminum thin plate having a thickness of 100 m and a center with a 19.5 mm square notch 83 was prepared, which is used as a power supply layer as shown in Fig. 16.
  • This aluminum thin plate is coated with an anodic oxide film of various thicknesses on one side except for the wire bonding area 33 and the external lead 11 as shown by a hatched portion 94 in FIG.
  • the surface of the aluminum thin plate on which the anodic oxide film is not applied is used as a surface to be adhered to the substrate side.
  • a 39 mm square aluminum thin plate having a thickness of 100 m and a notch 83 of 21.8 mm square in the center, having the shape shown in Fig. 16 and used as the ground layer was prepared.
  • This aluminum sheet is provided with an anodic oxide film of various thicknesses on one side except the external lead 11 as shown by a hatched portion 95 in FIG.
  • the surface of the aluminum thin plate on which the anodic oxide film is applied is used as a surface to be bonded to the power supply layer side.
  • An anodic oxide coating is applied to the side surface of the thin aluminum plate in contact with the adhesive layer 74 over a thickness of 100 / zm.
  • An Ag-epoxy resin conductive adhesive was used as an adhesive for attaching the semiconductor element 32 to the base 71.
  • the wire bonding was performed by the ultrasonic method at room temperature from the thermocompression bonding method using a gold wire at 350 ° C instead of the aluminum wire containing 1% silicon.
  • Table 5 shows the values of the self-inductance of the power supply layer 52 and the ground layer 51 measured from the external lead of the lead frame through the welded part. This result shows that even when aluminum is used for the power supply layer and the ground layer, the same low self-inductance as in Example 10 can be achieved, and the alumina multilayer ceramic package by the conventional simultaneous firing method, and Obviously smaller than conventional plastic multilayer packages.
  • Table 6 shows the capacitance of one capacitor formed between the power layer 52 and the ground layer 51, the thickness of the anodic oxide film formed on the surface of the power layer 52 and the ground layer 51, and The relationship is shown.
  • the characteristic impedance of the signal line formed by the lead of the lead frame (internal lead at the center of the package: length 8 mm, average width 200 zm): Z. was 50 ⁇ .
  • the 90 ° peel separation strength between the power supply layer and the intermediate layer and between the ground layer and the intermediate layer was 2.4 kg / cm.
  • a package for mounting a semiconductor element having the structure shown in FIG. 14 was manufactured as follows. The same method as in Example 10 is used except for the material changes 1) to 6) described below.
  • a fluororesin adhesive is coated on both sides with a thickness of 25 jt / m each.A total thickness of 75 m, a 19.5 mm square notch at the center A polyimide film having the following was used.
  • Adhesive layer (intermediate layer) 74 a fluororesin-based adhesive coated on both sides of a polyimide film of various thicknesses at 7.5 zm each, 39 mm square, center Those having a notch of 21.8 mm square were used.
  • the adhesive layer (intermediate layer) 75 a polystyrene resin adhesive with a thickness of 25 m is coated on both sides.
  • the wire bonding between the semiconductor element and the package is performed by room-temperature ultrasonic method using a 30 m diameter aluminum wire containing 1% silicon.
  • the characteristic impedance of the signal line was 50 ⁇ .
  • the beer peel strength of the power supply layer and the intermediate layer and the ground layer and the intermediate layer was 2.5 kcm. Examples 14 to 16
  • Example 14 A clad 42% Ni—Fe alloy (Example 15) were used instead of the copper thin plate as the material of the power supply layer 52 and the ground layer 51, respectively.
  • AI Grad Kovar Example 16
  • thermoplastic polyimide-based adhesive (Examples 14 and 16) and an epoxy resin adhesive (Example 15) are respectively used.
  • Example 10 was repeated except that a package having the structure shown in FIG. 14 was produced.
  • the self-inductance of the power supply layer 52 and the ground layer of the obtained package and the capacitance of the capacitor formed by these layers were almost the same as those of the tenth embodiment.
  • the 90 ° peel separation strength between the power supply layer 52 and the ground layer 51 and the adhesive layer 74 forming an intermediate layer between them is 6.7 kgZ cm.
  • Example 14 3.1 kg cm (Example 15), and 2.0 kg / cm (Example 16).
  • the package for mounting a semiconductor element of the present invention has a small power supply noise and is compact, a package for mounting a semiconductor element used for a microprocessor and a gate array having a high operating frequency is used. It can be suitably used for the purpose.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

明 細 書
半導体素子用パッケージ
技術分野
本発明は、 新規な半導体素子搭載用パッケージに関する。 より詳 しく は、 半導体素子の入出力の同時スイ ッチングノイズを低減し、 パッケージ周囲のノィズ、 特に電源系で発生するノィズの半導体素 子への悪影響を効果的に防止しうる半導体素子搭載用パッケージに 関する。 背景技術
近年、 マイクロプロセッサー、 ゲートアレイ等の半導体素子の動 作はますます高速化し、 現在マイクロプロセッサ一の動作可能な周 波数限度は 2 0 0 M H zにまで達している。 そして、 今後その動作 可能な周波数限度は、 ますます高く なるものと予測される。 そのよ うに動作周波数が高く なればなるほど、 半導体素子周囲のノイズ、 特に電源系のノィズによる悪影響を半導体素子が受けやすく なる。 上記の状況において、 半導体素子を搭載するための三層構造パッ ケ一ジが提案されている。 その三層構造パッケージに半導体素子を 搭載したときの模式的な断面図を図 1 aに示す。 このパッケージは、 電源層 3、 接地層 4および信号層 5の三層から構成されている。 尚、 電源層と接地層とは入れ替わることもある。 各層は粘着テープ 7で 結合されている。 この粘着テープ 7は絶縁層を兼ねている。 この三 層構造のパッケージには、 半導体素子 2が搭載され、 ボンディ ング ワイヤ 6により半導体素子とパッケージの各層が電気的に接続され、 信号層の外部リー ド 8は、 外部と電気的に接続するためのリー ドと して使用される。 即ち、 電源層 4及び接地層 3の外部との電気的接 続は、 上記信号層の外部リー ド 8の 1本ないしは複数本の細いリ一 ドに接続して行われている。 そして、 半導体素子およびパッケージ は上記接続部分及び外部リ一ド 8の一部を含み樹脂 9によって封止 されている。
このような三層構造のパッケ一ジでは、 電源層および接地層には スルーホールが数多く設けられている。
図 1 bに電源層または接地層の代表的な例の平面図を模式的に示 す。 図 l bにおいては、 電源層または接地層の平面形状は正方形で あり、 外部リー ドが外周部に存在する。 中央部に枠状に設けられた 内部リ一ドと上記外部リ一ド間に存在する通電部にスルーホールが 数多く設けられている。
このスルーホールを通じて、 絶縁層を兼ねる粘着テープ 7が封止 樹脂と接着しさらには 2層存在する粘着テープ 7が相互に接着して、 三層構造を形成している。 この状況は、 前記パッケージの模式的な 断面図である図 1 cを参照すれば理解できるであろう。
すなわち、 図 1 cにおいて、 粘着テープ 7 aと粘着テープ 7 bは スルーホールを通じて結合し、 信号層 5、 電源層 4および接地層 3 がより強固に積層するように作用している。
このような三層構造のパッケージの電源層および接地層の自己ィ ンダクタンスは比較的低く、 電源系のノィズは比較的低い。
しかしながら電源系のノィズが更に低い半導体素子搭載用パッケ 一ジの開発が望まれている。 発明の開示
本発明者は、 電源系ノィズが一層 減されたパッケージを得るベ く研究した結果、 以下の知見を得て本発明を完成した。
( 1 ) 従来の三層構造のパッケージの電源層および接地層に存在す るスルーホールは、 これらの層の自己ィ ンダクタ ンスを上昇させる にょうに作用し、 スルーホールを無くすことにより電源系ノイズを 一層少なくできること。
( 2 ) スルーホールを無くすことにより各層間の結合が弱まり、 積 層構造を維持できなく なることが懸念されたが、 適切に接着剤層を 設ければ強固な積層構造体を得ることができ、 しかもこの積層構造 体の全体を樹脂による封止を実質的に行わなくても充分に積層構造 体の強度を維持できること。
( 3 ) その結果、 通電部にスルーホールの無い電源層および接地層 によってパッケージを構成することが可能となると共に樹脂による 封止を行われない分、 該封止部分に存在していた線状の通電部を実 質的になくすることができるので、 自己ィンダクタンスの低減化が 達成されて、 電源系ノィズの極めて少ぃパッケ一ジが得られること。
かく して、 本発明の目的は、 電源系のノイズが低い新規な半導体 素子搭載用パッケージを提供することである。
本発明の他の目的は、 電源層および接地層を信号層とは別に有し、 電源層および接地層の自己ィンダクタンスが低い半導体素子搭載用 の複層パッケージを提供することである。
本発明の他の目的は、 上記複層パッケージにおいて、 電源層と接 地層間に高容量のコンデンサ一を形成し得る半導体素子搭載用の複 層パッケージを提供することである。
本発明によれば、 包括的には、
( a ) 電源層、 接地層および信号層が絶縁層を含む中間層を介して 積層されており、
( b ) 電源層および接地層は、 上記中間層から露出させて形成せら れている内部リ一ド領域および外部リ一ド領域並びにこれら 2つの 領域に挟まれかつ該中間層に覆われた通電領域から構成され、 そし て
( c ) 電源層および接地層の各々の通電領域の全域は、 面状をなし た通電部材から実質的に構成されていることを特徴とする半導体素 子搭載用パッケ一ジ
が提供されて、 本発明の上記目的が達成される。 図面の簡単な説明
図 1 aは、 従来の三層構造の半導体素子搭載用パッケージを模式 的に示す断面図である。
図 1 bは、 従来の三層構造の半導体素子搭載用パッケージの電源 層または接地層の代表的な例の模式的な平面図である。
図 1 cは、 従来の三層構造の半導体素子搭載用パッケージの一部 分の模式的な断面図である。
図 1 dは、 本発明の半導体素子搭載用パッケージと比較するため に作製した従来の半導体搭載用パッケージの模式的な断面図である。 図 2は、 本発明のパッケージの電源層又は接地層の代表例を示す 模式的な平面図である。
図 3は、 電源層又は接地層の内部リー ド領域、 外部リー ド領域お よび通電領域を説明するための図である。
図 4は、 本発明のパッケージに用いられる可能性のある電源層又 は接地層の平面図を模式的に示す図である。
図 5は、 図 4に示される電源層又は接地層の通電領域を説明する ための図である。
図 6は、 本発明の半導体素子搭載用パッケージの信号層として用 いることができる リ一 ドフレームの模式的な平面図である。
図 7は、 本発明の半導体素子搭載用パッケージの一つの態様を模 式的に示す断面図である。
図 8は、 本発明の半導体素子搭載用パッケージの一つの態様を模 式的に示す断面図である。
図 9は、 本発明の半導体素子搭載用パッケージの一つの態様を模 式的に示す断面図である。
図 1 0は、 本発明の半導体素子搭載用パッケ一ジの一つの態様を 模式的に示す断面図である。
図 1 1は、 本発明の半導体素子搭載用パッケ一ジの一つの態様を 模式的に示す断面図である。 図 1 2は、 電源層と接地層間の中間層の一つの例を示す模式的な 断面図である。
図 1 3は、 電源層と接地層間の中間層の一つの例を示す模式的な 断面図である。
図 1 4は、 本発明の半導体素子搭載用パッケージの一つの態様を 模式的に示す断面図である。
図 1 5は、 電源層と接地層間の中間層の一つの例を示す模式的な 断面図である。
図 1 6は、 実施例 1 0において作製されるパッケージの電源層用 の銅板の平面図である。
図 1 7は、 実施例 1 0において作製されるパッケージの電源層用 の銅板の平面図である。
図 1 8は、 実施例 1 2において作製されるパッケージの電源層用 のアルミニゥム薄板の平面図である。
図 1 9は、 実施例 1 2において作製されるパッケージの接地層用 のアルミニゥム薄板の平面図である。
図 2 0は、 本発明の半導体素子搭載用パッケージの一つの態様を 模式的に示す断面図である。 発明を実施するための最良の態様
まず、 本発明を概略的に説明するために、 図 7により本発明のパ ッケージの一つの態様を説明する。 図 7は本発明のパッケージのー つの態様の断面図を模式的に示した図である。
図 7において、 接地層 （ 5 1 ) 上に中間層となる絶縁層 （セラミ ック層） 3 9を介して電源層 5 2が積層され、 さらにその上に絶縁 層 （接着剤層） 4 4を介して信号層が積層されている。
接地層 5 1には、 絶縁層 3 9から露出させて形成させられている 外部リ一 ド領域 3 6および内部リ一 ド領域 3 5が設けられ、 これら の領域に挟まれて面状の通電領域 3 8が存在している。 この通電領 域 3 8は絶縁層 3 9により覆われている。
電源層 5 2には、 絶縁層 4 4から露出させて形成させられている 外部リー ド領域 3 4および内部リ一 ド領域 3 3が設けられ、 これら の領域に挟まれて面状の通電領域 3 7が存在している。 この通電領 域 3 7は絶縁層 4 4により覆われている。
そして接地層 5 1の通電領域 3 8および電源層 5 1の通電領域 3 7の全域は通電部材から実質的に構成されている。
以下、 更に本発明を詳細に説明するが、 それにより、 本発明の他 の目的、 構成、 利点および効果が明らとなろう。
本発明において、 電源層および接地層は、 各々内部リー ド領域と 外部リー ド領域およびこれら 2つの領域に挟まれた通電領域から構 成される。
これら内部リー ド領域および外部リー ド領域は、 電源層あるいは 接地層と積層している絶縁層から露出して形成され、 通電領域は絶 縁層に覆われている。
図 2は電源層又は接地層の典型的な例の平面図を模式的に示した ものである。 1 0で示される電源層又は接地層はその外周に外部リ —ド 1 1が複数個存在して外部リー ド領域を構成し、 点線および実 線で囲まれた中間の領域は内部リー ドが存在する内部リー ド領域 1 2であり、 これらの領域に挟まれた領域は通電領域 1 4である。 実 線で囲まれた部分 1 3は半導体素子が位置する場所であり、 欠失し ているときもある。
本発明の内部リ一ド領域、 外部リ一ド領域および通電領域の定義 をより明確にする目的で、 図 3によりこれらの領域を説明する。 す なわち、 電源層又は接地層 1 0における内部リー ド領域は実線で囲 まれた枠および破線で囲まれた枠に挟まれ、 ハツチングが施されて いる面状の領域 1 2である。 外部リード領域は、 ハッチングが施さ れ、 外部リー ド 1 1が存在する領域 1 5である。 そして、 外部リー ド領域 1 5と内部リー ド領域に挟まれた領域が通電領域 1 4であり、 通電部材が存在する。
ここで、 内部リード領域 1 2および外部リ一ド領域 1 5は電源層 または接地層と積層している中間層から露出して形成されており、 通電領域 1 4は中間層で覆われている。
この通電領域 1 4に存在する実質的に欠失のない面状の通電部材 によって、 内部リード領域と外部リ一ド領域との各リ一ドは電気的 に接続される。 即ち、 通電領域 1 4の全域は面状、 例えば平面状を した通電部材から実施的に構成されている。 従って、 従来の三層構 造のパッケ一ジの電源層および接地層の通電領域に存在していた欠 失部としてのスルーホール （図 l b参照） は実質的に存在しない。
さらに、 このような通電領域を有する電源層、 接地層および信号 層は、 後に詳述する中間層の接着剤層により強力に接合して積層し ているので、 従来行われているような封止樹脂による補強は必要と されない。 従って、 従来のパッケージの封止部分に存在していた線 状の通電部を実質的になくすことができる。
それ故、 本発明の半導体素子搭載用パッケージは、
( i ) 電源層および接地層の各々の通電領域には電気的な欠失部が 実質的になく、 しかも
( i i ) 従来のパッケージの封止部分に存在していた、 電源層およ び接地層に接続している線状の通電部をなくすことができるので、 電源層および接地層の自己ィンダクタンスを低減化することができ る。
即ち、 本発明のパッケ一ジの電源層および接地層の自己インダク タンスは、 2 n H以下、 好ましくは 1 n H以下とすることができる。 ここで、 各層の自己インダクタンスの値は、
( 1 ) 信号層の空リ一ドと接地層またほ電源層の外部リ一ドとが電 気的に接続しているときは、 該信号層が接触している中間層の外縁 から 1 m m外側に位置する上記空きリ一 ド部分と内部リ一 ドとの間 で測定された値であり、 ( 2 ) 接地層または電源層の外部リ一ドが信号層と独立していると きは、 該接地層または電源層と接触している中間層の外縁から l m m外側に位置する外部リー ド部分と内部リ一 ドとの間で測定された 値である。
但し、 従来のパッケージのように樹脂封止されているときは、 該 封止樹脂の外縁から 1 m m外側に位置するリ一ド部分と内部リ一ド との間で測定される値とする。
加えて、 後記するように電源層と接地層間に高容量のコンデンサ 一、 例えば 5 0 0 p F以上、 例えば 5 0 0〜1 0 0 0 p Fの容量の コンデンサ一を形成することができる。
それ故、 本発明の多層構造の半導体素子搭載用パッケージは電源 系ノィズが従来のものに比べて極めて少ない。
図 4は電源層又は接地層をわずかな間隙をあけて分割した例を模 式的に示した平面図である。
この例における通電領域は図 5によって示される。 即ち、 図 5に おいて、 破線で囲まれ、 ハッチングが施された枠状の内部リー ド領 域 1 2と、 ハッチングが施され、 外部リー ド 1 1を含む外部リ一ド 領域 1 5に挟まれて通電領域 1 4が存在する。 そして上記通電領域 は、 電気的な欠失部 1 6をわずかに含む通電部材が存在する。 通電 領域 1 4の内、 欠失部 1 6を除いた領域は通電部材で構成されてい る。 この欠失部 1 6が極めて僅かな面積であれば、 図 4で示される 電源層又は接地層は本発明のパッケージに用いることができる。 一般には、 通電領域 1 4の内、 9 0 %以上、 好ま しくは 9 5 %以 上の面積が面状をなす通電部材で構成されていれば、 本発明の電源 層または接地層として用いることができる。
本発明の半導体素子搭載用パッケージにおいて、 電源層及び接地 層のそれぞれの内部リ一ド領域に存在する内部リ一ドの形状は、 半 導体素子と接続する端子を構成するものであれば特に制限されない。 この内部リー ドの形状としては、 例えば線材状、 面状等が挙げるこ とができる。 面状の場合には孔を有していてもよい。 特に内部リ一 ドを面状にすると、 ワイヤボンディ ングのためのボンディ ングパッ トを別途設ける必要がないので好ましい。
また、 電源層及び接地層のそれぞれの外部リ一ド領域に存在する 外部リー ドは、 電源及び接地に至る配線と電気的に接続され得る端 子を構成するものであれば特に限定されない。 この両者の外部リ一 ドは、 必要に応じて信号層の外部リー ドであって、 信号用としては 使用しない外部リードに接合して、 電源用、 接地用、 信号用の外部 リー ドを一まとめにして、 ガルウィ ング、 J リー ド等に曲げ加工す るこ とができる。
信号層の空きリ一ドに電源層および接地層の外部リ一ドが接合さ れることにより、 信号層に隣接する接地層あるいは電源層と信号層 の上記空きリー ド間にコンデンサーが形成される。 さらに、 電源層 および接地層の外部リ一ドが接合した信号層の空きリ一ド間にもコ ンデンサ一が形成される。 これらのコンデンサーの形成は、 電源層 と接地層間のコンデンサーの容量の増大をもたら し好ま しい結果を 生じる。
電源層および接地層の厚みは、 自己ィ ンダクタンスを低くするこ とおよびより小さなパッケージを得る観点から、 1 ~ 1 0 0 0 m であることが好ま しく、 特に好ましくは 1 0〜 3 0 0 mである。 本発明の信号層としては、 従来公知の半導体素子、 搭載用の単層 又は複層パッケージの信号層 （リー ドフレーム） を用いることがで きる。 信号層では、 図 6に示すように、 複数の内部リー ドと複数の 外部リ一ドとが線状の通電部材で電気的に接続されている。
信号層の典型的な例の平面図を模式的に図 6に示す。 図 6におい て、 外部リー ド 2 2はタイバー 2 1によって各リー ド線がバラバラ にならないようにつなぎ止められている。 ダイバ一 2 1は、 半導体 素子が実装された後は切断されて除去される。 外部リ一ド 2 2から の電気信号は通電部 2 3、 内部リー ド 2 4およびボンディ ングワイ ャ （図示せず） を通って半導体素子に伝わる。
電源層、 接地層および信号層を構成する材料は導電性を有す材料 であれば特に限定されず、 融点が 400 以上の材料が好ま しい。 このように高融点であることにより、 半導体素子をパッケージに接 合するとき、 ワイヤボンディ ングの際の熱圧着時、 半導体素子を搭 載したパッケ一ジを更にキヤップで封止するときなどにおいて上記 材料が溶融する トラブルを避け得る。
このような導電性で融点が 40 OeC以上の材料として、 A u、 A g、 C u、 A W、 Mo、 Mn、 N i、 F e、 C o、 B e、 C rヽ I r、 R h、 P t、 P d、 0 sなどの純金属あるいはこれらの金属 のうち 1種以上を含む合金が好ましい。 電源層および接地層の材 料と しては、 自己イングクタンスを小さくするために、 低透磁率で ある A u、 A g、 C u、 A l、 W、 Mo、 Mnなどの純金属および これらの金属のうちの 1種以上を含む合金が好ま しい。
これらのうち C u又は C u合金系の材料は、 絶縁層をセラ ミ ック とする場合、 セラ ミ ックとロウ材等の無機接着剤により強固に接合 することができるので好適である。 具体的には、 無酸素銅、 タフピ ツチ銅、 C u— S n系合金 （E F T E C— 3 S等） 、 C u - Z r合 金 （CA— 1 5 1等） 、 C u— F e合金 （CA— 1 94等） 、 リ ン 青銅を例示することができる。
ポリイ ミ ド樹脂、 フッ素樹脂等を絶縁層として、 これと有機系接 着剤層から電源層と接地層の中間層を構成する場合、 A または A ί合金がこれら二つの層の材料として好ましく用いることができる c また、 中間層の接着剤層と接合性の低い金属を電源層または接地 層の材料として用いるときは、 その表面に該接着剤層との接合性の 良い金属層をメ ツキ法、 蒸着法あるいはクラッ ド法などの手段によ り設けることができる。
信号層には、 特に低自己ィンダクタンス化が要求されないので、 信号層の材料として広範囲の材料から選択することができる。 具体 的に F e— N i合金、 例えば 42%N i —残り F e、 C o— N i — F e合金、 例えばコバール R (K o v a r R： 25〜 3 4 % N i — 1 5〜20% C o—残り F e) 、 C uおよび C u合金を好適に挙げる ことができる。
電源層、 接地層および信号層の各々の内部リー ドおよび外部リー ドの表面はワイヤボンディ ング性などを改良する目的で種々の処理 が特に制限なく実施される。 本発明の半導体素子搭載用パッケ一 ジにおいては、 電源層と接地層は各々 1層以上存在することができ 。
信号層は電源層と接地層の外側に位置することがこれらの層の間 に高容量のコンデンサ一を形成する上で好ま しい。 従って、 電源層、 接地層および信号層の積層順序は、 下記の態様が代表的である。
(1 ) 接地層、 電源層、 信号層
(2) 電源層、 接地層、 信号層
(3) 接地層、 電源層、 接地層、 信号層
本発明のパッケージでは、 これらの隣り合う層の間には中間層が 存在する。
本発明のパッケージにおいて、 電源層と接地層の間に絶縁層を含 んで構成される中間層には、 以下の 4つのタイプがぁる。
第 1のタイプの中間層は、 絶縁層としてセラミ ック層と無機接着 剤層からなるタイプである。
絶縁層としてのセラ ミ ックとしては、 熱伝導率 （300 K) が 1 W/m · K以上であるものが、 本発明のパッケージの放熱性がより 高まり得るために好ま しい。 この好ましいセラ ミ ックを例示すると、 ガラスセラ ミ ック、 ムライ ト、 ジルコン、 フォルステライ ト、 ステ ァタイ ト、 シリカガラス、 バイコールガラス、 部分安定化ジルコ二 ァ、 窒化珪素、 アルミナ、 窒化アルミニウム、 炭化珪素、 ァグネシ ァ、 ベリ リア、 窒化ホウ素およびダイヤモン ド等が挙げられる。 こ のうち、 最も好ま しいのは、 機械的強度をも十分に有している窒化 アルミ二ゥムおよびアルミナである。
セラ ミ ックの主成分がアルミナである場合、 セラ ミ ックにおける アルミナの含有割合は、 通常 80〜 99.9重量％であることが好ま しい。 このアルミナには、 Mg 0、 C a 0、 S i 02および T i 02 等の焼結助剤、 C r 203、 Mo 03、 C 00、 Mn 02および F e20 3等の着色剤等が含まれていてもよい。
また、 セラ ミ ックの主成分が窒化アルミニウムである場合、 セラ ミ ックに占める窒化アルミ二ゥムの含有割合は、 好ま しく は 8 0〜 99.9重量％である。 この窒化アルミニウムには、 C a 0、 S r 0 等の I I A族元素化合物、 Y203、 D y 203s H o203、 E r 203、 Y b 203等の I I I A族化合物等の焼結助剤、 W03、 Mo 03、 T i 02、 V 205、 N b 205、 C o 304、 N i 0等の着色性化合物等が 含まれていてもよい。
このようなセラ ミ ックにより、 電源層と接地層との中間層に存在 する絶縁層を構成することができる。 絶縁層としてのセラ ミ ック層 の厚みは特に制限されないが、 30 m以上が好ま しく、 特には 1 00〜500 mである。 厚みが 30；/m以上であると電源層と接 地層との接合を容易に行えるという利点がある。
このような態様において、 特に電源層および接地層の通電部材が 銅または銅合金からなり、 且つセラ ミ ックの主成分がアルミナまた は窒化アルミニウムであるパッケージは、 放熱性が高く、 且つ通電 領域とセラ ミ ック層 （絶縁層） との間の熱膨張率の差が小さく温度 変化に対して強いので好ま しい。 このようなパッケージは、 特に高 速高消費電力の半導体素子、 例えばマイクロプロセッサーおよび E C Lゲー トアレイ等のパッケージとして好適に使用しうる。
セラ ミ ックと電源層および接地層との接合は、 低融点鉛系ガラス、 ホウ珪酸鉛系ガラス等の無機接着剤、 これらガラスと A g成分との 混合した A g—ガラス等の導電性を有する無機質接着剤； A g— C u系ろう （例えば A g 15〜 85重量％、 C u l 5〜85重量％) 、 A g— C u— T i系ろう （例えば A g 1 5〜 85重量％、 C u 15 〜85重量％、 T i 0.05〜 20重量％、 A g— C u— Z r系ろう (例えば Ag 1 5〜85重量％、 じ 111 5〜85重量％、 Z r O .O 5〜20重量％) 、 A u— C u系ろう等の貴金属ろうよりなる導電 性の金属質接着剤により行うことができる。 これらの無機接着剤は、 真空中または非酸化性雰囲気 （N2、 H2、 A r、 H eあるいはこれ らの混合ガス） 中で 700〜 1 1 00°Cに加熱されて電源層、 接地 層とセラ ミ ック層との接合が行われる。
このような方法で接合せられたセラミ ック層 （絶縁層） と電源層 および接地層は強く接着している。 その接着強度は、 90° ビール 剝離強度で 1 k c m以上である。 このようにセラ ミ ック層 （絶 縁層） と電源層および接地層とが強力に接着しているので、 従来の 三層構造のパッケージにおいて電源層および接地層に接着強度向上 のために設けられるスルーホールは必要とせず、 実質的に欠失部の ない通電部材を通電領域に存在させることができる。
セラ ミ ツク層の主成分が窒化アルミ二ゥムである場合、 セラ ミ ツ ク層の表面、 特に面状に形成された電源層および接地層の通電領域 に接合する面が酸化膜により被覆されていることが好ましい。 その 結果、 前記通電部材との接合強度が高まり得る。 その酸化膜の厚み は、 0.1〜： L 0 mであることが好ましい。
図 7〜図 1 1に、 セラミ ック絶縁層と無機接着剤層とから、 電源 層と接地層との中間層を構成した場合の数種のパッケージの断面図 を模式的に示す。
図 7のパッケージ 3 1においては、 枠状のセラ ミ ック層 39の一 方の面に、 電源層 52の外部リー ド領域 34と内部リード領域 33 とで挟まれる通電領域 37が存在する。
通電領域 3 7の通電部材とセラ ミ ック層 39は薄い無機接着剤層 (図示せず） を介して接合している。 該セラ ミ ック層 39の他方の 面には接地層 5 1の外部リ一ド領域 36と内部リ一ド領域 35とで ' 挟まれる接地層 5 1の通電領域 3 8が存在する。
この通電領域 3 8の通電部材とセラミ ック層 3 9は薄い接着剤層 (図示せず） を介して接合している。
電源層 5 2の内部リ一ド領域は枠状である。 半導体素子 3 2は、 接地層 5 1の内部リ一 ド領域 3 5で囲まれる部分にセラミ ック絶縁 層あるいはモリブデン等の低熱膨張金属からなる層 4 5を介して固 定されている。 電源層 5 2の通電領域 3 7上には、 絶縁層 4 4を介 して信号層 5 3が設けられている。 ここで、 絶縁層 4 4は後述する 絶縁性有機高分子から構成されている。 半導体素子 3 2と接地層 5 1、 電源層 5 2および信号層 5 3とは各々の内部リー ドとワイヤボ ンディ ングされてい。 信号層 5 3上には封止材 4 0を介して凹状体 のキャップ 4 3が設けられている。 このようにキヤッブを設ける代 わりに封止材 4 0を介して枠を設け、 キヤビティ 一に封止剤を充塡 して硬化することもできる。 また接地層は図 7の如く外面が露出し ていてもよいし、 外面がセラ ミ ックその他の絶縁物で被覆されてい てもよい。
図 8で示されるパッケージ 4 6は、 図 7において、 電源層と接地 層とが入れ替ったものである。 信号層の直下に接地層が配されるこ とでクロス ト一クノィズが低減下する。 また電源層にはスルーホ一 ルがないため更に低自己ィ ンダクタシス化が達成される。
いずれの場合でも、 信号層における空きリードの外部リー ドと接 地層の外部リー ドをはんだ、 溶接等の手段により接合することによ り、 信号層の信号用リ一ド間に接地用リ一ドが配置される構造とな り、 更にクロス トークノイズが低減化する。 図 9に示されるパッ ケージ 4 8は、 信号層 5 3がセラ ミ ック絶縁層 4 7を介して電源層 5 2上に設けられている。 それ以外は図 7に示されるパッケージと 同一の構造である。 このパッケージ 4 8においては、 反射ノイズ低 減用の終端抵抗を、 信号層 5 3の外部リ― ドと接地層 5 1の外部リ — ド 3 6 との間に設けることができる。 図 1 0にされるパッケージ 4 9においては、 接地層 5 1および電 源層 5 2は、 基体であるセラミ ック層 5 4上に形成されるため、 い ずれも枠状である。 また電源層 5 2の内部リ一ド領域 3 3で囲まれ る切欠部は、 基体であるセラミ ック層 5 4で塞がれており、 このセ ラ ミ ック層 5 4に半導体素子 3 2が固定されている。 その他の構造 は図 8で示されるパッケージ 4 6 と同一である。
上記パッケージ 4 9において、 絶縁層 4 4はセラ ミ ック層とする ことができる。
図 1 1に示されるパッケージ 5 6は、 図 1 0に示されるパッケ一 ジ 4 9に更に電源用通電層 5 5が、 半導体素子 3 2が固定されてい るセラ ミ ック層 5 4に接合している構造を有するものである。 電源 用通電層 5 5 と電源層 5 2の外部リー ド 3 4とはパッケージの外部 で電気的に接続している。 電源用通電層 5 5の外面は露出していて もよいし、 セラ ミ ック等の絶縁物で被覆されていてもよい。
電源層と接地層間の第 2のタイプの中間層は有機接着剤層と該接 着剤層の中に、 好ましくはほぼ中央に絶縁層を設けて成る。
絶縁層としてはセラ ミ ック薄板、 樹脂フィ ルム、 金属板の両表面 が金属酸化物被膜または絶縁性樹脂被膜で覆われているものを挙げ るこ とができる。
図 1 2には絶縁層 6 1を接着剤層 6 2のほぼ中央に配置して、 電 源層と接地層間に中間層を設けた場合の断面図を模式的に示したも のである。
セラ ミ ック薄板としては前述したものを用いるこができる。 樹脂 フィ ルムとしては、 シリ コ ン樹脂、 ポリ ウ レタン樹脂、 エポキシ樹 脂、 アク リル樹脂、 ポリイ ミ ド樹脂、 ポリア ミ ド樹脂、 フッ素樹脂、 フエノール樹脂、 ポリエステル樹脂 （ポリエチレンテレフタレー ト 樹脂） 、 ポリアセタール樹脂、 ポリカーボネー ト樹脂、 ポリスルホ ン樹脂、 ポリアリ レー ト樹脂、 ポリエーテルケ ト ン樹脂、 ポリ フエ 二レンスルフィ ド樹脂などの樹脂フイルムを挙げるこ とができる。 金属板の両表面が金属酸化物の被膜で覆われているものとして、 A ί C u、 M g、 T i、 Z r、 N b、 T aおよびこれらの金属を 含む合金の薄板の両表面が M g、 A T i、 Z r、 Η ί、 N b N T aなどの金属の酸化物の被膜で覆われているものを例示できる。 酸化被覆の形成方法は後述する公知の方法で行うことができる。 金属薄板の両表面が絶縁性樹脂被膜で覆われているものとしては、 A 、 C u、 N i、 4 2 % N i —F e合金、 コバールなどの金属ま たはこれらの合金の板の両表面をシリコン樹脂、 エポキシ樹脂、 フ ッ素樹脂、 ポリフエ二レンスルフィ ド樹脂、 ポリエステル樹脂など の樹脂で被覆したものを挙げることができる。
絶縁層として金属板の両表面が金属酸化物の被膜または絶縁性樹 脂被膜で覆われているものを用いる場合、 その厚さ 0 · 5 ~ 5 0 0 mであることが好ましい。 特に金属酸化物の被膜で覆われている金 属板であって、 上記厚さのものを用いると絶縁層の厚みを極めて薄 くできるため電源層と接地層との間に大容量のコンデンサーを形成 し得るので好ましい。
上記金属酸化物の被膜あるいは絶縁性樹脂被膜の比誘電率は 2以 上であることが大容量のコンデンサ一を形成する上で好ま しい。
接着剤層は中間層と電源層または接地層との接着強度がビール強 度で 1 k g Z c m以上に維持し得るものが好ましい。 接着剤層は有 機絶縁性接着剤および有機導電性接着剤から形成することができる。 これらの有機接着剤はフィ ルム状で取り扱うことができ、 接着時の 厚みの制御が簡単であるという特徴を有する。
有機絶縁性接着剤と しては、 エポキシ樹脂系、 ポリ ウレタン樹脂 系、 シリ コン樹脂系、 ァク リル樹脂系、 ポリイ ミ ド樹脂系、 ポリァ ミ ド樹脂系、 フッ素樹脂系、 フエノール樹脂系、 ポリエステル樹脂 系、 二ト リルゴム系等の公知の接着剤を挙げることができる。 これ らの接着剤は、 アルミナ繊維、 ガラス繊維等の無機繊維およびシリ 力、 アルミナ、 ムライ ト、 窒化アルミニウム、 炭化珪素、 窒化珪素 等のフィ ラーを混合して用いることができる。
有機導電性接着剤と して、 上記の有機絶縁性接着剤に A II、 A g、 P d、 C u等の導電性物質を添加して得られるものを挙げることが できる。
第 2のタイプの中間層に存在する絶縁層の厚みは接着強度および 電源層と接地層がなすコンデンサーの容量を大とする観点から 0 . 5 〜3 5 0 m、 特には 2〜 1 5 0 mとすることが好ましい。
以上説明した、 接着剤層の中に絶縁層としてのセラ ミ ック薄板ま たは樹脂フィルムを介在させた電源層と接地層間の第 2のタイプの 中間層は、 図 7〜図 1 1に示されるパッケージにおいて、 セラ ミ ツ ク絶縁層 3 9を含む中間層に代えて用いることができる。
第 3のタイプの中間層は絶縁性の接着剤層のみで実質的に構成さ れ、 この接着剤層が電源層と接地層間の絶縁層をなす。
接着剤層を形成するための接着剤としては前述した有機絶縁性接 着剤、 無機絶縁性接着剤などを挙げることができる。
このような、 絶縁性の接着剤層のみで実質的に構成された絶縁層 としての第 3のタイプの中間層は、 図 7〜図 1 1に示されるパッケ —ジにおいてセラ ミ ック絶縁層 3 9を含む中間層に代えて用いるこ とができる。
第 4のタイプの中間層では、 電源層および接地層の対向する通電 領域に存在する 2つの通電部材表面 （金属表面） の少なく ともいず れかの一方の表面に絶縁層を形成し、 そして電源層と接地層間には 接着剤層が存在する。
図 1 3は絶縁層 6 3を接地層 5 1の表面に形成し、 接着剤層 6 4 を介して電源層 5 2が積層している場合の断面図を模式的に示した ものである。
図 7〜図 1 1に示されるパッケージにおいて、 電源層 5 2と接地 層 5 1の間に存在する中間層に代えて、 上述した第 4のタイプの中 間層とすることができる。 通電領域の金属表面へ絶縁層を形成す る方法と しては、 金属表面が接着剤層と接触する部分に、 金属酸化 物被膜を形成する方法および絶縁性樹脂をコ一ティ ングする方法を 挙げることができる。
金属表面に金属酸化物被膜を形成する方法は、 0.1 m程度の薄 い酸化被膜で誘電率の高い絶縁層を形成できるので、 絶縁層を絶縁 性接着剤層で形成する前記の態様と比べて、 電源層と接地層の間で より高容量のコンデンサ一を形成することができる。
なお、 通電領域の通電部材の金属と、 その表面に形成される金属 酸化物の被膜の金属とは異つていても、 同一であってもよい。
酸化被膜を形成するための好適な材質としては Mg、 A 、 T i、 Z r、 H f、 N b、 T aおよびこれらの金属を含む合金を挙げるこ とができる。 これらの金属の酸化被膜は、 高い比誘電率を有し、 形 成されるコンデンサ一の容量を大きくするために好適である。 これ らのうち、 電気絶縁性の面で特に好ましいのは A 及び T aである。 アルミニウムの場合、 例えば高純度アルミニウム （J I S規格によ る材質 ： 1 N 90、 1 N 99等） 、 アルミニゥム合金 （ J I S規格 による材質： 1 085、 1 080、 1060、 1 1 00、 1 200、 1 N 30、 2024、 5052、 5056、 6063、 7075等） が使用できる。
高純度アルミニウムの酸化被膜の固有抵抗は、 例えば A の陽極 酸化被膜の場合、 乾燥状態 20 で 1015Ω · c m程度、 200°C で 1 014 · c m程度であり、 充分電気絶縁性が高い。
従って、 本発明のパッケージの絶縁層として機能するには固有抵 抗が室温で 1 08Ω · c m以上であれば充分であるから、 高純度アル ミニゥムの酸化被膜は本発明のパッケージの絶縁層として充分に機 能し得る。
金属表面への金属酸化物皮膜の形成方法としては、 公知の方法が 特に制限なく採用できる。 例えば、 02、 H20、 C 02等を含む酸化 性雰囲気中で高温加熱する方法、 電気化学的手法で陽極酸化する方 法、 化成処理する方法等が好適に使用できる。 その中でも陽極酸化 により形成された金属酸化物皮膜は、 電気絶縁性が高く、 硬度が高 く、 しかも微細空孔よりなる多孔構造であるので、 パッケージの外 観上必要な黒色化も容易に達成することができ、 好ま しい。
金属表面へ絶縁性樹脂をコーティ ングする方法としては、 例えば、 絶縁性樹脂を溶剤に溶かした液または硬化性絶縁樹脂のペース トを スピンコー ト法、 スク リーン印刷法、 スプレー法、 電着法、 浸漬法 等の手段によって所定の箇処に絶縁樹脂の皮膜を形成する方法、 絶 縁性樹脂粉末、 絶縁性樹脂フィ ルム扳を加熱融着する方法等を採用 することができる。 また、 絶縁樹脂中には T i 0 2、 P b T i 0 3— P b Z r 0 3、 B a T i 0 3等の高電導率セラ ミ ック物質を混合して おく こともできる。
第 2〜第 4のタイプの、 電源層と接地層との中間層は、 電源層と 接地層の接着強度が、 9 0。 ビール剥離強度で 1 k gノ c m以上、 特には 1 . 5 k c m以上であることが好ま しい。 このように高強 度に接着させることにより、 電源層と接地層に従来設けられていた スルーホールを必要としない。 その結果、 電源層と接地層の自己ィ ンダクタ ンスが低減される。
また第 2〜第 4のタイプの中間層は、 電源層と接地層がなすコン デンサ一の容量はノイズ低減下の目的で 1 1 0 p F以上、 特には 2 0 0〜5 0 0 0 p Fであることが好ましい。
以上詳述した第 1〜第 4のタイブの電源層と接地層の中間層は、 電源層と信号層あるいは接地層と信号層の中間層としても使用する ことができる。
本発明においては、 電源層および接地層の外側に、 電源層または 接地層に接して基体を設けることかできる。 通常、 基体は前述した 絶縁性の接着剤層を介して電源層または接地層と接して積層してい この基体の存在により、 電源層と接地層間に存在する中間層を前 記夕イブ 2〜 4とする場合に、 その中間層の厚みを極めて精度よく 制御して中間層を形成することが可能となる。 その結果、 3 5 0 m以下の極めて薄い中間層を安定して形成することが可能であり、 再現性良く電源層と接地層間で高容量のコンデンサーを形成するこ とができる。
図 1 4および図 15は基体を設けた本発明のパッケージの一態様 の断面図を模式的に示したものであ。 図 14で示されるパッケージ 70では、 基体 7 1上に半導体素子 32が接合されており、 電源層 52は接着剤層 7 6により基体と接着している。 本パッケージにお いては電源層 52の外部リードか信号層の空リー ド 7 2および 73 の位置で電気的に接合している。 74および 75は中間層 （絶縁層） を示し、 40、 42および 43は図 1の場合と同じものを示す。
図 1 5に示されるパッケージ 8 0の模式断面図において、 7 7は 樹脂などの絶縁体である。 すなわちパッケージ 80は、 信号層より 下の部分が絶縁体 77で覆われている。
上記基体は、 電源層、 接地層等を接着債層により接着する際、 面 上にかかる圧力によって実質的に変形しない程度の曲げ強度を有す るものであれば特に制限されない。
一般には、 公知の材料を使用してかかる特性を満足する厚みとな るように基体を形成すればよい。 上記材料としては、 C u、 A g、 Au、 B e、 Mg、 Z n、 C d、 i G a、 I n、 T 、 G e、 S n、 P b、 S b、 B i、 T i、 Z r、 H f、 V、 N b、 T a、 C r、 Mo、 W、 Mn、 T c、 R e、 F e、 C o、 N i、 R u、 R h、 P d、 O s、 I r、 P t、 L a、 C e、 P r、 N d、 Pm、 S m、 E u、 G d、 T b、 D y、 H o、 E r、 T m、 Y b、 L u等の金属 およびこれらの金属を含む合金が使用できる。
より具体的に代表的な材質を例示すれば、 A の場合、 高純度ァ ルミニゥケ （ J I S H 4 170に規定される 1 N 90、 1 N 99 等） 、 アルミニゥム合金 （ J I S 114000または】 1 3 H 41 00に規定される 1085、 1 080、 1 060、 1 100、 1 2 00、 1 N 30、 2024、 5052、 6063、 7075等） 等 が使用できる。 また、 C uの場合、 例えば、 無酸素銅 （J I S H 3 100または J I S H 35 101に規定される C一 1 020、 C一 101 1 ) 、 タフピッチ銅 （ J I S規格による材質； C— 1 100)、 Z r— C u合金 （ J I S規格による材質 ： C— 1 5 1 (0.05 -0. 15%Z r—残り銅） ） 、 F e—C u合金 （ J I S規格による材質 ： C - 1 94 (2.3%F e - 0.1 2%Z n— 0.03%P—残り銅） ） 、 C r一 C u合金 （ J I S規格による材質 ； OMC L— 1 (0.3% C r - 0.1%Z r -0.05%Mg -0.02%S i —残り銅） ） 等 が使用できる。 更に、 W— C u合金 （C u ： 1〜50重量％) 、 M o - C u合金 （ C u ： 1〜 60重量％) 等の合金および C u - M 0 一 C u、 C u—コバールー C u、 C u—イ ンバ—— C u等のクラッ ド板も使用することができる。
また、 基体の材料としては、 上記金属の他、 窒化アルミニウム質 焼結体、 炭化珪素質焼結体、 ベリ リア質焼結体、 アルミナ質焼結体、 マグネシア質焼結体、 ジルコニゥ質焼結体、 ジルコン質焼結体、 ム ライ ト質焼結体、 結晶化ガラス、 非晶質ガラス等のセラ ミ ック材料、 アルミナ繊維強化アルミニゥム、 炭素繊維強化プラスチッ ク等の複 合材料などの材質も使用することができる。
セラ ミ ツクのなかでも、 15 k g Zmm2以上でヤング率が 2〜 5 X l 04k gZmm2と大きく、 熱膨張率が 3〜1 0 X 1 O-^C-1と 比較的小さいものは圧力に対し変形しにく く、 パッケージの熱処理 時の熱膨張による変形も少ないので本発明のパッケージの基体とし て好適である。
以上の素材のうち、 熱伝導度が 1 00 WZmK以上の高熱伝導性 物質、 例えば、 前記各種金属、 窒化アルミニウム焼結体などを基体 として使用すると、 該基体がパッケージの放熱板として作用し極め て熱放散性の良い半導体素子搭載用パッケージを得ることができる。 基体は、 熱の放散を効率よく行うために、 フィ ンの形状をしたも のが好適である。 フィ ンの形状は、 串歯状が一般的であり、 その他 円柱状、 角柱状等の形状も採用され得る。
尚、 基体の材質が金属である場合、 その表面に公知の方法で酸化 皮膜、 絶縁樹脂による皮膜等の電気絶縁皮膜を形成して使用するこ とが可能である。
また、 基体の非積層面は、 必ずしもパッケージ外部に全て露出し ている必要はなく絶縁体によって一部または全部が被覆された状態 であっても良い。 例えば、 図 1 5のパッケージは、 基体 7 1の側面 が、 絶縁樹脂等の絶縁体 7 7によって被覆された態様を示すもので ある。
この様に剛性を有する基体を使用することで、 その面上に接着剤 層を介して電源層、 接地層、 信号層を極めて厚み精度良く積層して パッケージの形成を行うことができる。
本発明半導体素子搭載用パッケージにおいて、 他の部分の構造は 公知の構造が特に制限なく採用される。
例えば、 電源層および接地層は信号層用リー ドフレームの信号ラ インと して使用されない空きリー ドと接合、 例えば、 スポッ ト溶接、 アーク溶接、 電子ビーム溶接等の電気溶接、 レーザー溶接、 ハング 付け、 ロウ付け、 導電性接着剤による接着、 超音波接合、 圧着等の 手段により、 接合され、 リードフレーム上に一まとめにすることが できる。 接合された状態において、 電源層及び接地層と外部との電 気的やり取りは接合されたリー ドフレームのリー ドを介して行われ 一方、 接合を例えば溶接で行う場合、 電源層および接地層を形成 する、 銅、 銅金、 アルミニウム、 アルミニウム合金とリー ドフレー ムを形成する N i - F e系合金、 N i — C 0— F e系合金、 銅、 銅 合金とは良好に溶接することができる。 接合後のリー ドフレームは 通常の方法でガルウイ ング、 J形状等に曲げ加工され実装に供され る。
また、 本発明のパッケージは、 各図に示すように、 その開口部に 封止層 4 0を介してキャップ 4 3を設けることができる。 また、 上 記キヤ ッブを使用しない場合は、 絶縁性樹脂を半導体素子の周囲に 充塡して封止することも可能である。
本発明の半導体素子搭載用パッケージの製造方法は、 実施例にも 具体的に示すように、 例えば剛性を有する基体上に、 接着剤層を介 しながら、 所定の形状に加工された金属薄板よりなる電源層および 接地層、 更には信号層 （リー ドフレーム） などの導電層を所定の順 序で、 順次積層して形成する方法が一般的である。
以下、 実施例に基づき本発明をさらに具体的に説明する。 実施例 1
図 1 0に示す断面構造を有する半導体素子搭載用パッケージを以 下に述べる手順に従って作製した。
—辺の長さが 3 9.2 mmの正方形状 （ 3 9 .2 mm角） の、 厚さ 0.6 3 5 mmの、 スルーホールのない窒化アルミニウム基板 （ I ) と、 この基板と同一形状の厚みを有し、 中央に一辺の長さが 2 1 .5 mmの正方形状 （ 2 1 .5 mm角） の欠部を有し、 スルーホールのな ぃ窒化アルミニウム基板 （Π) を用意した。
なお、 以下において、 "Amm角" との記載は "一辺の長さが A mmである正方形状" を意味するものとする。
窒化アルミニウム基板 （ I ) は図 1 0で示されるパッケージの基 体 5 4となる。 また窒化アルミニゥム基板 （ Π) は絶縁層 （セラ ミ ック層） 3 9 となる。
窒化アルミニウム基板 （ I ) の片面に、 そして窒化アルミニウム 基板 （Π ) の両面に、 A g 40重量％、 C u 5 7重量％、 T i 3 重量％の組成の活性金属ろう材粉末ペース トを 4 0 m厚さに塗布 した。 別途、 角 3 8. 8 111111角の厚さ 150 / 111で、 中央に 1 8.5 mm 角の切欠部を有する銅板 （ I ) と、 同一形状かつ同一厚さであって、 中央に 2 1.8 mm角の切欠部を有する銅板 （Π) を用意した。 これ らの銅板は、 各 4辺に巾 0.3mmの外部リー ドを合計で各々 3 2本 有していた。
この銅板 （ I ) および （ Π) において内部リ一ド領域は、 それぞ れ中央部の 1 8.5mm角と 21.5 mm角に挟まれた領域および 2 1.8mm角と 23.8 mm角に挟まれた領域である。 また外部リ一 ド領域は、 それぞれ 3 8.8 mm角と 50 m m角に挟まれた領域であ る。
銅板 （ I ) は電源層 52、 銅板 （Π) は接地層 5 1となる。
窒化アルミニウム基板 （ I ) 、 銅板 （ I ) 、 窒化アルミニウム基 板 （Π) および銅板 （Π) の順に重ねて、 真空中 890 °Cで 20分 間加熱し、 接合し積層体を得た。 得られた積層体の銅板 （Π) の露 出した部分であって、 外部リー ド以外の部分に、 厚み 2 mの A 薄膜を蒸着した。 さらにその上に低熱膨張タイプのホウゲイ酸鉛系 ガラス粉末ベース ト （日本電気硝子製 L S— 305 1および L S— 045 1 ) を塗布し焼き付けした。
この上に 232リー ドの信号用リ一ドフレームをのせて再加熱し てリー ドを固着した。 なお、 このリードフレームは、 低熱膨張タイ ブの N i — C 0— F e系合金 （コバール R) からなり、 厚みは 1 50 mであり、 外部リー ド巾は 0.3mmであり外部リ― ドピツチは 0 65 mmであり、 内部リー ド部には A が 2 mの厚さで蒸着され ている。
その後、 電源層 （銅板 （ I ) ) および接地層 （銅板 （Π) ) の外 部リ一 ドと信号用リー ドフレームの信号用として使用しない外部リ 一ド 64本と溶接し、 キヤ ビティ ダウンの方向に信号用リー ドフレ ームのみをガルウイ ング形状に曲げ加工し、 信号用リードフレーム の外部リ一ド部に S nメ ッキを施した。 以上の方法で得られた本発明のパッケージにつき電源層および接 地層の自己イ ンダクタンスを測定した。 尚、 以下の実施例及び比較 例において、 自己ィンダクタンスは前記の如くにして測定された値 でめる。
また、 A g充塡ガラスを用いて半導体素子を搭載後、 超音波法で A ワイヤボンディ ングし （径 3 0 m 、 V c c (電源） 、 G N D (接地） 、 リー ド （又はビン） に発生する同時切り換えスィッ チングノィズを測定した。
さらに電源層と接地層の間に形成されるコンデンサ一の容量を測 定した。 このコンデンサ一は電源系のバイパスコ ンデンサ一と して 機能する。 以上の結果を表 1 aに示す。 さらに電源層と絶縁層およ び接地層と絶縁層の 9 0 ° ビール剥離強度を測定した。 その結果も 表 1 aに した。 '
比較と して、 図 1で示される従来のパッケージ 1にっき、 電源層、 接地層の自己インダクタンス、 ノイズ量、 電源層と接地層間に形成 されるコンデンサ一の容量、 電源層および接地層と粘着テープとの 接着強度および電源層と接地層の通電領域に占める通電部材の面積 の割り合いを測定した。 結果を表 l aに示す。
表 1 a
Figure imgf000028_0001
1) 50MH zで測定 更にパッケージ材質が本実施例では窒化アルミニゥムと銅である ため熱抵抗 （無風下） が 1 5°Cノ Wと低く、 放熱性が優れている。 続いてムライ ト製キヤップの接合を前記低熱膨張タイプのホウケ ィ酸鉛ガラスを焼き付けたものを封止剤として用いて行った。 封止 の信頼性について以下のテストを行った。
1 ) 温度サイクノレ： 一 65〜； L 50°C 000サイクル
2 ) 熱衝撃 ： _ 65 1 50°C 000サイクル
3 ) 高温放置 ： 1 8 CTC 000時間
4 ) ハング浸せき ： 室温〜 260 °C 0サイクル
その結果、 グロスリーク、 ファイ ンリークともいずれのテス ト後 も発生しなかった。 また、 A 1 ワイヤボンディ ング強度も高く殆ど ワイャ切れモ一 ドであつた。
比較のためのパッケージ 1は以下の構造である。 電源層 3は厚さ 15 0 ^m、 26 mm角の銅製平板からなり、 26mm角の外縁か ら外側に巾 0.3 mm、 長さ 2 mmの外部リ一ドが 2本 （各辺 3本づ つ） 出ている。 接地層 4は厚さ 1 50 μ m、 26 mm角で、 その中 央には 1 0.5 mm角の切欠部があり、 26 mm角の外縁から外側に 巾 0.3 mm、 長さ 2 mmの外部リ一ドが 1 2本 8各辺 3本づつ） 出 ている。 この電源層 3と接地層 4の 26 mm角の面状平板には直径 1.5 mmの円形の穴 （スルーホール） が各 40個づっあけられてい る。 また信号層 5は図 6に示される形状で 1 96 リー ドの銅製リ一 ドフレームであり、 厚み 1 50 /im、 外部リード巾 0.3 mm、 外 部リー ドピッチ 0.65mmである。 電源層 3と接地層 4とは厚さ 38 mの熱硬化性ポリイ ミ ドテープ 7により接着され、 更に接地 層 4と信号層 5も同様にして接着されている。 電源層 3と接地層 4 の 26 mm角の外縁から外側にでている外部リ一ドは信号用リ一ド フレームの電源用および接地用の専用リ一ドに溶接されている。 ま た電源用銅板の中央部の 9mm角内には厚み 0.4 mmの半導体素子 2が搭載され、 電源層 3、 接地層 4、 信号層 5の内部リー ドとワイ ァボンディ ングされている。 電源層 3、 接地層 4、 信号層 5の内部 リ一ド領域はそれぞれ中央部の 9mm角と 1 0.5mm角との挟まれ た部分および 1 0.5 mm角と 1 2 mm角とに挟まれた部分、 1 2m m角と 1 3.5 mm角とに挟まれた部分である。 このような構造の外 側は黒色エポキシ樹脂 9で.封止されている。 このエポキシ樹脂によ り封止されたパッケージの外形は厚み 3.5mmで、 34mm角であ る。 この 34 mm角の外縁から外側に長さ 3.5 mmの外部と接続す るためのリー ドが 196本 （1辺当り 49本づつ） 出ている。 また 通電領域は電源層 3、 接地層 4のそれぞれ 1 0 · 5 mm角と 26 mm 角に挟まれた部分、 1 2 mm角と 26 m m角に挟まれた領域である。 以上記載したパッケージ 1の各層の寸法、 位置関係は図 1 dに示さ れている。 実施例 2〜4
スルーホールのないセラ ミ ック基板と してムラィ ト （実施例 2 ) 炭化珪素 （実施例 3 ) アルミナ （実施例 4 ) の各材質のものに変更 した以外は実施例 1と同様にしてパッケージを得た。 その結果通電 領域の通電部材の割合は 1 0 0 %で、 電源層および接地層の自己ィ ンダクタ ンスについては実施例 1 とほとんど同様であった。
また、 コンデンサー容量、 接着強度および熱抵抗は表 1 bに示さ れる結果を得た。 表 1 b
Figure imgf000030_0001
封止についても実施例 1 と同様行ったが信頼性も同様問題なかつ た。 実施例 5
実施例 1において A 1薄膜を A gメ ツキとしかつ下地に無電解 N i メ ツキ 2 . 5 mを施した以外は実施例 1 と同様にパッケージを作 成した。 その後ワイヤボンディ ング性、 パッケージの電気特性、 放 熱特性、 封止の信頼性を調べたが実施例 1 と同等であった。 実施例 6 実施例 1において銅板の接合を A g - C u -T i系の活性金属ろ うを用いず、 直接 1065〜 1 083 °Cにおける C u— 02系の共晶 を用い て行った以外は実施例 1と同様にしてパッケージを作成した (但し窒化アルミニウム基板は予め酸化処理を施し、 表面に 1 .2 μ mのアルミナ膜を形成したものを用いた） 。
ワイヤボンディ ング性、 パッケージの電気特性、 放熱特性、 封止 の信頼性を調べたが、 実施例 1と同等であった。 電源層と絶縁層お よび接地層と絶縁層の 90° 剥離ピール強度は l O k gZcmであ つた。 実施例 7
実施例 1において銅板に換えてそれぞれ次の 2種類の Z r— C u 合金 （2 1* : 0.1 5%、 残り 0 1 ; じ ー 1 5%) 、 F e— C u合 金 （F e : 2.3%、 Z n ： 0.1 2 P : 0.03%、 残り C u ; C A - 1 94 ) 板を用いた以外は実施例 1と同様にしてパッケージ を作製した。 ワイヤボンディ ング性、 パッケージの電気特性、 放熱 特性、 封止の信頼性は実施例 1と同等であった。 電源層と絶縁層お よび接地層と絶縁層の 90° 剥離ピール強度は 1 7 k gZcmであ つた。 実施例 8
実施例 1において銅板に換えて厚み 1 25 mの N i — C o— F e合金 （コバール R) 板を用い、 ろう材組成を A g ： 40重量％、 C u ： 55重量％、 T i 5重量％とした以外は実施例 1と同様にして パッケージを作成した。
ワイヤボンディ ング性、 パッケージの電気特性、 放熱特性、 封止 の信頼性について調べたが、 電源系の自己ィンダクタンスが僅かに 上昇 （約 0.3 3〜0.3mH ;周波数 50 MH z ) する傾向が見ら れたが他は実施例 1と同レベルであった。 電源層と絶縁層および接 地層と絶縁層の 90° 剥離ピール強度は 8.5 k gノ c mであった。 実施例 9
実施例 1において、 電源層および接地層として平面図が図 4で示 されるものに代えた。 すなわち巾 1 .5 mmの線状の欠失部 1 6によ り 4分割されている電源層および接地層を用いた。 それ以外は実施 例 1を繰り返した。
通電領域に占める通電部材の面積は 93%であった。 電源層、 接 地層の自己ィ ンダクタンスはいずれも 0.5 n Hであった。 その他の 電気特性および接着強度は実施例 1とほぼ同じであった。 実施例 1 0
図 1 4に示す構造の半導体素子搭載用パッケ一ジを以下の方法に より作成した。
図 1 6に示す形状の、 厚さ 1 00 m、 中央に 1 9.5 mm角の切 欠部 83を有する 39 mm角の銅薄板 （電源層 5 2 ) 、 と、 該銅薄 板と同じ厚さ、 大きさで中央の切欠部 8 3だけが 2 1 .8 mm角とし た銅薄板 （接地層 51 ) の 2種類の金属薄板 （C一 1 51 ： 日立電 線 （株） 社製） を用意した。
これらの各銅薄板には、 0.2 mm幅の外部リー ド 1 1がそれぞれ 40本ずつ （各辺 10本ずつ） 外側に出ており、 2種の銅板同士を 外形の位置が合うよう重ねたとき、 このリ一ドが重ならないように 作成されている。
また、 これら銅薄板の片面には、 図 1 6の点線内で示されるよう にワイアボンディ ング領域 33が設けられ A gメ ツキが施されてい る。 このメ ツキは電源層 5 2を形成する銅薄板の場合は 1 9.5mm 角と 23.5mm角に挟まれる部分に、 接地層 51を形成する銅薄板 の場合は 21 .8mm角と 25.8 m m角に挟まれる部分に施されて いる。 次に、 剛性を有する基体 7 1 と して、 厚さ l . O m m、 4 0 mm角 の、 黒色窒化アルミニウム焼結体セラ ミ ック板を用意した。
上記の窒化アルミニウムよりなる基体 7 1の片面に、 P F A (四 フッ化工チレン一パーフルォロビニルエーテル共重合体） よりなる 厚さ 2 8 のフッ素樹脂系接着剤フィ ルムを積層し、 接着剤層 7 6を形成した。 この時中央の 1 9.5 mm角以内の部分は接着剤層を 切り欠いて残した。 その上に上記電源層 5 2形成用銅薄板の A gメ ッキが施されていない面を接着剤側に設置し、 銅薄板を仮接着した。 この窒化アルミ二ゥム製剛体よりなる基体 7 1の中央 1 9 .5 mm角 以内の領域は半導体素子 3 2が搭載される部分である。 また、 接着 は、 窒化アルミニゥムよりなる基体 Ί 1が各辺均等に 0.5 mmだけ 銅薄板より外側に出る様位置合わせした。
次に、 窒化アルミニゥム製基体 7 1の上に接着された電源層 5 2 形成用銅薄板の上に、 接着剤層 7 4を形成するために、 厚さの異な る上記フッ素樹脂系接着剤フィ ルムを積層した。 この接着剤層は中 央の 2 1 .8mm角より内側の部分は除いて形成されている。 接着剤 層形成後、 上記接地層 5 1形成用の銅薄板の A gメ ツキが施されて いない面を接着剤層側に設置し、 仮接着した。 この時、 最初に接着 した中央の切欠 1 9.5 mm角の銅薄板の外形サイズに位置合わせし て接着した。
この場合、 電源層 5 2と接地層 5 1との間の絶縁層は前記樹脂系 接着剤により構成されている。
次に、 リー ドフレーム 5 3を設置するために、 以下の操作を行つ た。 基体上 7 1に接着された接地層 5 1形成用の銅薄板上に厚さ 2 8 mの上記フッ素樹脂系接着剤フィルムを積層し、 その上に厚さ 1 2 5 ; mのポリイ ミ ドフィルムを該銅薄板の外形に合わせて乗せ 仮接着した。 更にこのポリイ ミ ドフィルム上に厚さ 3 8 mの上記 フッ素樹脂系接着剤フィルムを積層した。 その積層領域は中央 24 mm角の内側を除く部分である。 またポリィ ミ ドフィ ルムの形状は、 39 mm角で、 中央に 24 mm角の切欠があるものである。 ポリイ ミ ドフィルムを挟む 2層の接着剤とポリイ ミ ドフィルムは併せて接 着剤層 75を形成する。 次に上記のようにして形成した接着剤層 7 5の上に、 図 6で示されたものと同様な形状の銅製 （材質 ： C一 1 51 ; 日立電線 （株） 製） リー ドフレームを乗せ仮接着した。 この リー ドフレームは外部リー ド 22、 内部リー ド 24とも厚み 1 50 mであり、 外部リー ド 2 2のピッチは 0 · 5 m m、 幅は 0 · 2 m m、 長さはタイバー 2 1から 7 mmであり、 リ一ド総数は 304本 （ビ ン） である。 また中央には 24mm角のリー ドの無い空間部分 27 がある。 中央の 24〜 27 mm角部分にあるリー ドには A gメ ツキ が施され、 ワイアボンディ ング領域 28が形成されている。 この様 にして図 14におけるリ一ドフレーム （信号層） 53が形成された。 以上のようにして仮接着された状態の電源層 52、 接地層 5 1、 リ一ドフレーム 5 3の上から 20 gZc m2の荷重をかけ、 350。C で 1時間加熱キュアして、 基体上にこれら 3層を接着した。
この様に接着形成された電源層 52、 及び接地層 5 1、 基体 71 の外側にあるそれぞれの外部リ一 ド 1 1と、 リー ドフレーム 5 3の 外部リー ド 2 2との接合を、 接合位置 72、 及び 73において電気 溶接にて行った。 電源層 5 2形成用と接地層 51形成用銅薄板の溶 接された外部リー ドは各 40本ずつであり、 リー ドフ レーム 5 3の リー ドは計 80本 （1辺当たり 20本ずつ） 電源層と接地層の接合 のため使用された。 接合 （溶接） 位置 72、 73は 40mm角の窒 化アルミ二ゥム製基体の外縁から各辺とも 1 mm外側である。 溶接 されていないリー ドフレームの残り 224本のリー ドは主として信 号層として使用される。
一方、 上記リー ドフ レームの材質を、 C— 1 5 1から 42合金 (42 %N i —残り F e ) 、 コバール、 及び 4種類の銅 （①無酸素 銅： J I S規格による材質 C一 1020、 ② OMC L— 1 ： 三菱伸 銅 （株） 製、 ③ C一 1 94 ： オーリ ン （株） 社製、 ④ E F T E C 6 4 T : 古川電工 （株） 社製） に変えただけのパッケージを作成した 力 銅製電源層 5 2と接地層 5 1の外部リ一ドとの溶接は良好に行 うこ とができた。
この様にして、 半導体素子 3 2、 キャ ップ 4 3を除いたパッケ一 ジを作成した。 このパッケージ構造においてリ一 ドフレーム直下の 銅板を接地層として用いれば信号層はマイクロス ト リ ッブライ ンが 形成される。
次にこのパッケージの電気特性を測定し、 その結果を表 2に示し た。
リー ドフレームの外部リ一ドから溶接部位を経由して測定した電 源層 5 2と接地層 5 1の自己イ ンダクタンスの値は、 それぞれ 0 . 3 η Ηであった。 表 2は、 電源層 5 2と接地層 5 1間にある接着剤 層 7 4の厚みと、 電源層 5 2と接地層 5 1間に形成されるコンデン サ一の静電容量との関係を示した。 この結果は明らかに本発明のパ ッケージは、 電源層と接地層間に大きな静電容量を有するコンデン サ一が形成できることが示された。
なおリ ー ドフレームのリー ドで形成される信号ライ ン （パッケー ジ中央部にある内部リー ド ：長さ 8 m m、 平均幅 1 6 0 m ) の特 性イ ンビーダンス ： Z 0の測定値は 5 0 Ωであった。
この様に、 本発明の多層パッケージの電気特性が優れていること が示された。
表 2
Figure imgf000036_0001
上記のように形成された電源層 5 2および接地層 5 1とこれらの 層の中間層を形成する接着剤層 74との 90° ピール剥離強度は 4. 3 k gZ cmであった。
続いて、 1 7mm角、 厚さ 0.4 mmの半導体素子 3 2を A g—ポ リィ ミ ド樹脂で取り付けた。 その後ボンディ ングヮアイ 42として 直径 30 の金線を用い、 350 °Cにて熱圧着法で、 半導体素子 と、 電源層 5 2、 接地層 5 1、 及びリー ドフレームの中で信号用と して使用されるリー ドとを接続した。 次に 40mm角、 厚さ 1 .2m mで、 中央に 28 mm角、 深さ 0.4 mmのキヤビティ 一を有するァ ルミ二ゥム扳を作成し、 その表面に厚さ 1 3 /mの黒色陽極酸化皮 膜が施されたキヤ ップ 43を用意した。 そのキャ ップの外周 2 8m m〜 40 mm角の部分に、 封止層 40としてエポキシ系接着剤を厚 さ 1 20 m塗布し、 加熱キュアして半導体素子を封止した。 この 様にして図 1 4に示す構造のパッケージを完成させた。
次に、 図 20に示す構造のパッケージを以下の方法により製造し た。
上述したように、 図 1 4に示す構造の半導体素子搭載用パッケ一 ジ製造で使用した窒化アルミニウムからなる基体 7 1の代わりに、 全体の 40mm角、 全体の高さ 10mm、 フィ ン部分の厚み 1 .2m m、 フィ ン部分の高さ 8mm、 フィ ンの枚数 1 2枚を有する、 窒化 アルミニウムからなる基体 71 aを用いた以外は、 同様にして半導 体素子搭載用パッケージを作成した。
本実施例における図 14と図 20に示される 2つのタイプのパッ ケージの熱抵抗を調べたが、 表 3に示すとおり熱抵抗が小さく、 優 れていた。 なお熱抵抗は、 半導体素子の消費電力 8 W、 自然空冷 (無風状態） 、 強制空冷 （風速 3mZ秒） の時の測定値である。 表 3
Figure imgf000037_0001
実施例 1 1
図 1 7に示す構造の半導体素子搭載用パッケージ 9 1を以下の方 法により作成した。
図 1 6に示す形状の、 厚さ 1 00 /zm、 中央に 1 7.5mm角の切 欠部 83を有する 39mm角の A 薄板 （電源層 52 ) 、 と、 該 A I薄板と同じ厚さ、 大きさで中央の切欠部 8 3だけが 19.8 mm角 とした A 薄板 （接地層 5 1 ) の 2種類の金属薄板 （ C一 1 5 1 ： 日立電線 （株） 社製） を用意した。
これらの各 A i薄板には、 0.2 mm幅の外部リー ド 1 1がそれぞ れ 40本ずつ （各辺 1 0本ずつ） 外側に出ており、 2種の A 板同 士を外形の位置が合うよう重ねたとき、 このリ一 ドが重ならないよ うに作成されている。
電源層 52形成用 A 薄板の場合は 1 7.5 11 111角と 21 .5 111111 角に挟まれる部分力 接地層 5 1形成用の銅薄板の場合は 1 9.8m m角と 23.8 mm角に挟まれる部分が内部リー ド領域 （ワイヤボン ディ ング領域） であり、 39 mm角より外側は外部リ一ド領域とな 次に、 剛性を有する基体 71として、 厚さ 1.2mm、 4 Omm角 の、 表面に厚さ 1 3 mの黒色陽極酸化皮膜を有するアルミニゥム 板を用意した。 この基体の 20 Cにおける表面抵抗は 3.8 X 1 01 であった。 ここでの表面抵抗とは、 基体表面に銀ペース トで幅 4 0 m mにわたりギヤ ップ 0.5 m mの対抗電極を形成し、 このギヤ ッ プ間の抵抗を指す。
更に図 19で示された様な、 厚さ 0.5mm、 4 Omm角で、 中央 に 1 9.8 mm角の切欠部 8 3を有し、 表面 （側面も含む全面にわた り） に各種厚みの黒色陽極酸化皮膜 93が形成されたアルミニゥム よりなる金属板を用意した。 この金属板は電源層 52と接地層 51 との間に設置される介在層 （絶縁層） 92として使用される。 上記 のアルミニウムよりなる基体 7 1の片面に、 接着剤層 76としてェ ポキシ樹脂系接着剤を厚さ 38 mスク リーン印刷し、 接着剤層 7 6を形成した。 この時中央の 1 7.5 mm角以内の部分はスク リーン 印刷せず残した。 その上に上記電源層 52形成用銅薄板をエポキシ 接着剤側に設置し、 銅薄板を仮接着した。 このアルミニウムよりな る基体 7 1の中央 1 7.5 mm角以内の領域は半導体素子 32が搭載 される部分である。 また、 接着は、 アルミニウムよりなる基体が各 辺均等に 0.5 mmだけ銅薄板より外側に出る様位置合わせした。 次に、 アルミニゥム製基体 7 1の上に接着された電源層 52形成 用銅薄板の上から、 接着剤層 74を形成するため A g—エポキシ樹 脂系導電性接着剤を、 ディ スペンサーで厚み 38 塗布した。 接 着剤の塗布は中央の 1 9.8mm角より内側の部分は除いた。
この接着剤塗布後、 上記介在層 （絶縁層） 92を形成する、 各種 厚みの黒色陽極酸化皮膜が表面に形成されたアルミニゥム金属板を 設置し、 仮接着した。 続いてこのアルミニウム金属板の上に同じ A g—エポキシ系導電性接着剤を厚み 28 塗布し、 接着剤層 74 を形成した。 接着剤は中央切欠部分 19.8mm角の内側を除きアル ミニゥム板全面にわたり塗布した。 この接着剤の上に、 上記接地層 51形成用の銅薄板を設置し、 仮接着した。 この時、 最初に接着し た電源層 52形成用の銅薄板の外形サイズに位置合わせして接着し た。
この場合、 電源層 5 2と接地層 5 1との間の絶縁層はアルミニゥ ムの陽極酸化皮膜により構成される。
次に、 接地層 5 1となる銅薄板の上にエポキシ樹脂系接着剤を厚 さ 2 1 0 m塗布した。 このエポキシ樹脂層は接着剤層 75を形成 する。 次に、 その上に、 図 6で示されたものと同様な形状の 42合 金製 （42%N i —残り F e) リー ドフレームを乗せ仮接着した。 このリー ドフレームは外部リー ド 22、 内部リー ド 24とも厚み 1 50 mであり、 外部リー ド 2 2のピッチは 0.5m m、 幅は 0.2 mm、 長さはタイバーから 7 m mであり、 リー ド総数は 3 0 4本 (ビン） である。 また中央には 22 mm角のリー ドの無い空間部分 27がある。 中央の 2 2〜 25 mm角部分にあるリ一 ドには A gメ ツキが施され、 ワイアボンディ ング領域 28が形成されている。 こ の様にして図 1 7におけるリ一ドフレーム （信号層） 53が形成さ れた。
以上のようにして仮接着された状態の電源層 5 2、 介在層 92、 接地層 5 1、 リー ドフレーム 5 3の上から 1 0 g / c m 2の荷重をか け、 1 50°Cで 3時間加熱キュアして、 アルミニウム製基体 7 1上 にこれら 4層を接着した。
この様に接着形成された電源層 5 2、 及び接地層 5 1、 基体 71 の外側にある外部リー ド 1 1と、 リードフレーム 53の外部リ一ド 22との接合を、 接合位置 72、 及び 7 3において電気溶接にて行 つた。 電源層 52形成用と接地層 5 1形成用銅薄板の溶接された外 部リー ドは各 40本ずつであり、 リー ドフレーム 53のリー ドは計 80本 （ 1辺当たり 20本ずつ） 電源層と接地層の接合のため使用 された。 接合 （溶接） 位置 72、 7 3は 40mm角のアルミニウム 製基体の外縁から各辺とも 1 mm外側である。 溶接されていないリ ー ドフレームの残り 224本のリー ドは主として信号層と して使用 される。
一方において上記リー ドフレームの材質を、 42合金からコバ一 ル、 及び 5種類の銅 （①無酸素銅： J I S規格による材質 C_ 10 20、 ② C一 15 1 ： 日立電線 （株） 製、 ③ OM C L— 1 ： 三菱伸 銅 （株） 製、 ④ C一 1 94 ： ォ一リ ン社製、 ⑤ E F T E C 64 T : 古川電工 （株） 社製） に変えただけのパッケージを作成した力 A 製電源層 5 2と接地層 5 1の外部リー ドとの溶接は良好に行うこ とができた。
この様にして半導体素子 32、 キャップ 43を除いたパッケージ を作成した。 このパッケ一ジ構造においてリードフレーム直下の A ί薄板を接地層として用いれば信号層はマイクロス ト リ ップライ ン が形成される。
次にこのパッケージの電気特性を測定し、 その結果を表 4、 5に 示した。 表には示さなかったが、 リードフレームの外部リー ドから 溶接部位を経由して測定した電源層 52と接地層 5 1の自己ィ ンダ クタンスの値は、 いずれも 0.4 ηΗ未満と低自己イングクタンスで あった。
表 4は介在層 9 2を挟んだ電源層 52と接地層 5 1との間に形成 されるコンデンサ一の静電容量と、 介在層表面の陽極酸化皮膜厚み との関係が示されている。 この結果は明らかに本実施例におけるパ ッケージでは、 電源層と接地層間に大きな静電容量を有するコンデ ンサ一が形成でき得ることが示された。 又、 表 4のパッケージサン プル （N o . l〜 8 ) で使用されている陽極酸化皮膜が施された介在 層 4の 2 0°Cにおける表面抵抗は、 1 010〜 1 013Ωの範囲にあつ た。 表面抵抗の測定方は、 前述した本実施例で使用されているアル ミニゥム製基体 7 1の場合と同じ方法である。
なおリー ドフレーム 5 3のリ一 ドで形成される信号ライン （バッ ケージ中央部にある内部リー ド ： 長さ 8 mm、 平均幅 1 6 0 m) の特性ィ ンビ一ダンス ： Z 0の測定値は 5 0 Ωであつた。 表 4
Figure imgf000041_0001
続いて、 1 5 mm角、 厚さ 0 .4 mmの半導体素子 3 2を A g—ェ ポキシ樹脂系導電性接着剤で取り付けた。 その後ボンディ ングヮァ ィ 4 2と して直径 3 0 ^ mの 1 % S i含有アルミ二ゥム線を用い、 室温にて、 超音波法で、 電源層 5 2、 接地層 5 1、 及びリー ドフレ —ム 53の信号用として使用されるリ一ドと、 半導体素子とを接続 した。 次に 40mm角、 厚さ 1.2mmで、 中央に 28 mm角、 深さ 0.4mmのキヤ ビティ一を有するアルミ二ゥム板を作成し、 その表 面に厚さ 1 3 mの黒色陽極酸化皮膜が施されたキヤ ップ 43を用 意した。 そのキャ ップの外周 2 8 mm〜 40 mm角の部分に、 封止 層 40と してエポキシ系接着剤を厚さ 1 20 m塗布し、 加熱キュ ァして半導体素子を封止した。 この様にして図 1 7に示す構造のパ ッケージ 91を完成させた。
次に、 電源層 52、 接地層間 5 1に配置されるアルミニウム製介 在層 92の中で、 厚さ 6 mの黒色陽極酸化皮膜が表面に形成さた ものを用い、 接着剤層 74に、 A g—エポキシ樹脂系導電性接着剤 に代えて通常のエポキシ樹脂 （厚み 15 m) を用いて、 図 1 7に 示される構造のパッケージを作成した。 このパッケ一ジの電源層 5 2と接地層 5 1間に形成されるコンデンサ一の静電容量を測定した ところ、 A g—エポキシ樹脂系導電性接着剤を使用した場合よりは 小さくなるものの、 1 100 p Fと従来構造のパッケージに比べ充 分大きな値が得られた。 この場合電源層 52と設置層 7との間の絶 縁層は、 アルミニゥムの陽極酸化皮膜とエポキシ系樹脂接着剤層と により構成される。 また、 電源層と中間層および接地層と中間層の 90° ピール剝離強度は 2.4 k gZ c mであった。 実施例 1 2
図 1 4に示される構造の半導体素子搭載用パッケージを以下のよ うにして製造した。 それは、 以下に述べる 1 ) 〜7) の材料変更と、 8〜9) の作成条件変更以外は実施例 1 0と同じ方法による。
1 ) 剛性を有する基体 7 1として、 厚さ 1.2m m、 40mm角、 厚さ 1 3 / mの黒色陽極酸化皮膜を有するアルミ二ゥム板を用意し た。 この基体の 20°Cにおける表面抵抗は実施例 3と同じ 3.8 X 1 011 Ωである。 2 ) 電源層として使用される図 1 6に示す形状の、 厚さ 1 0 0 m、 中央に 1 9 . 5 m m角の切欠部 8 3を有する 3 9 m m角のアルミ ニゥム薄板を用意した。 このアルミニゥム薄板には各種厚みの陽極 酸化皮膜が、 図 1 8の斜線部 9 4の様にワイアボンディ ング領域 3 3と外部リー ド 1 1を除く片面部分に施されている。 このアルミ二 ゥム薄板の陽極酸化皮膜の施されていない面は、 基体側へ接着する 面と して使用される。
3 ) 接地層として使用される図 1 6に示す形状の、 厚さ 1 0 0 m、 中央に 2 1 . 8 m m角の切欠部 8 3を有する 3 9 m m角のアルミ ニゥム薄板を用意した。 このアルミニウム薄板には各種厚みの陽極 酸化皮膜が、 図 1 9の斜線部 9 5の様に外部リー ド 1 1を除く片面 部分に施されている。 このアルミニゥム薄板の陽極酸化皮膜の施さ れている面は、 電源層側へ接着する面として使用される。 これら、 アルミニゥム薄板の接着剤層 7 4に接触する側面には、 板厚 1 0 0 /z mにわたり、 陽極酸化皮膜が施されている。
4 ) 接着剤層 7 6としてエポキシ樹脂系接着剤を厚さ 3 8 /z m塗
1¾した o
5 ) 接着剤層 7 4と して A g —エポキシ樹脂系導電性接着剤を厚 み 2 8 m塗布した。
6 ) 接着剤層 7 5としてエポキシ樹脂系接着剤を厚み 2 3 0 にて使用した。
7 ) 半導体素子 3 2を基体 7 1に取り付けるための接着剤として A g —エポキシ樹脂系導電性接着剤を使用した。
8 ) 仮接着した電源層 5 2、 接地層 5 1、 及びリー ドフ レーム (信号層） 5 3を最終的に接着するためのキュア条件を 1 6 0 °C X
3時間にした。
9 ) ワイアボンディ ングを金線による 3 5 0 °C熱圧着法から、 1 %シリ コ ン含有アルミニウム線に代え、 室温； 超音波法にて行った。
この様にして図 1 4に示すパッケージを、 別途製造した。 ' 次にこのパッケージの電気特性を測定し、 その結果を表 5および 6に示した。
表 5はリー ドフレームの外部リ一 ドから溶接部位を経由して測定 した電源層 5 2と接地層 5 1の自己イングクタンスの値を示す。 こ の結果は、 電源層と接地層にアルミニウムを使用しても、 実施例 1 0と同様の低自己ィンダクタンス化が達成でき、 従来の同時焼成法 によるアルミ ナ多層セラ ミ ックパッケ一ジ、 及び従来のプラスチッ ク多層パッケージより明らかに小さい。 また、 表 6は電源層 5 2と 接地層 5 1 との間に形成されるコンデンサ一の静電容量と、 電源層 5 2、 及び接地層 5 1表面に形成されている陽極酸化皮膜厚みとの 関係が示されている。 この結果は明らかに本実施例におけるパッケ —ジでは、 実施例 3に比べても電源層 5 2と接地層 5 1間により大 きな静電容量を有するコンデンサ一が形成でき得ることが示された。 又、 表 6のパッケージサンブル （N o . l ~ 7 ) で使用されている陽 極酸化皮膜が施された電源層 5 2、 接地層 5 1の 2 0 °Cにおける表 面抵抗は、 1 01C〜 1 013Ωの範囲にあった。 表面抵抗の測定方は、 実施例 1 1 と同じ方法である。
なおリー ドフレームのリ一ドで形成される信号ライ ン （パッケー ジ中央部にある内部リー ド ：長さ 8 mm、 平均幅 2 0 0 z m) の特 性ィ ンピ一ダンス ： Z。の測定値は 5 0 Ωであった。 また電源層と中 間層および接地層と中間層の 9 0° ピール剝離強度は 2 .4 k g / c mでめつた。 表 5 自己イ ンダクタンス
(n H)
電源層形成用アルミニゥム薄板 0 .4 接地層形成用アルミニゥム薄板 0 .4 表 6
Figure imgf000045_0001
実施例 1 3
図 1 4に示される構造の半導体素子搭載用パッケージを以下のよ うにして製造した。 それは、 以下に述べる 1 ) 〜 6 ) の材料変更以 外は実施例 1 0と同じ方法による。
1 ) 接着剤層 7 6として、 両面にフッ素樹脂系接着剤が厚さ各 2 5 jt/ mコ一ティ ングされた ト一タル厚み 7 5 mの、 中央に 1 9 .5 mm角の切欠を有するポリイ ミ ドフィルムを用いた。
2 ) 接着剤層 （中間層） 7 4として、 各種厚みのポリイ ミ ドフィ ルムの両面にフッ素樹脂系接着剤を各 7 .5 z mずつコーティ ングさ れたもので、 3 9 mm角で、 中央に 2 1 .8 m m角の切欠を有するも のを用いた。
3 ) 接着剤層 （中間層） 7 5 として、 両面に厚さ 2 5 mのフッ 素樹脂系接着剤をコーティ ングした トータル厚み 1 7 5 /z mのポリ イ ミ ドフィ ルムで、 3 9 m m角で、 中央に 2 4 m m角の切欠部を有 するものを用いた。
4 ) 接着したリー ドフレームの隙間にエポキシーノボラック樹脂 を充塡した。
5 ) 半導体素子 3 2のパッケージへの取付は、 A g—エポキシ樹 脂系接着剤を用いた。
6 ) 半導体素子とパッケージとのワイアボンディ ングは、 直径 3 0 mの 1 %シリコン含有アルミニゥム線を用い室温超音波法で行 つ τ：。
この様にして得られたパッケージの電源層 5 2 と接地層 5 1の自 己ィ ンダクタンスの値を測定した処、 実施例 1 0の場合と同じであ つた。 また、 電源層と接地層間に形成されるコンデンサ一の静電容 量を測定し、 表 7に示す測定値を得た。 表 7
Figure imgf000046_0001
以上に示すように従来プラスチックパッケージに比べ電源層と接 地層間に高容量のコンデンサ一が形成された。 又本実施例で得られたパッケージの熱抵抗を実施例 1 0と同様に して測定し実施例 1 0の表 3に示されたものと同じ値であり優れた 放熱特性を有していた。
なお信号ラィンの特性ィンピ一ダンスは 5 0 Ωであった。 また電 源層と中間層および接地層と中間層のビール剥離強度は 2 .5 k c mであった。 実施例 1 4〜1 6
実施例 1 0において、
( 1 ) 電源層 5 2および接地層 5 1の素材と して銅薄板に代えて、 各々 A (実施例 1 4 ) 、 A クラッ ド 42 %N i — F e合金 （実 施例 1 5 )、 A I グラ ドコバール （実施例 1 6) とし、 かつ
(2 ) 接着剤層を形成するための接着剤として、 各々熱可塑性ポリ ィ ミ ド系接着剤 （実施例 1 4および実施例 1 6) 、 エポキシ樹脂接 着剤 （実施例 1 5 ) とする、
以外は実施例 1 0を繰り返し図 1 4に示される構造のパッケージを 作製した。
得られたパッケージの電源層 5 2および接地層の自己ィ ンダクタ ンス並びにこれらの層のなすコンデンサ一の容量は各実施例とも実 施例 1 0とほぼ同様であった。
また、 電源層 5 2および接地層 5 1と、 これら層の中間層を形成 する接着剤層 7 4との 9 0 ° ピール剝離強度は各々 6 .7 k gZ c m
(実施例 1 4 ) 、 3.1 k g c m (実施例 1 5) 、 2 .0 k g / c m (実施例 1 6 ) であった。 産業上の利用可能性
本発明の半導体素子搭載用パッケージは電源系ノィズが少なくか つコンパク トであるので、 動作周波数が高いマイクロプロセッサー およびゲ一 トアレイ等に用いられる半導体素子を搭載するパッケ一 ジ用として好適に用いることができる。

Claims

請 求 の 範 囲
1 . ( a ) 電源層、 接地層および信号層が絶縁層を含む中間層を介 して積層されており、
(b ) 電源層および接地層は、 上記中間層から露出させて形成 らせれている内部リ一ド領域および外部リ一ド領域並び にこれら 2つの領域に挟まれかつ該中間層に覆われた通 電領域から構成され、 そして
( c ) 電源層および接地層の各々の通電領域の全域は面状をな した通電部材から実質的に構成されていることを特徴と する半導体素子搭載用パッケージ。
2. 電源層および接地層の各々の通電領域は、 その面積の 9 0 %以 上が通電部材で構成されている請求項 1に記載のパッケージ。
3. 信号層および電源層の自己ィンダクタンスが 2 n H以下である 請求項 1に記載のパッケージ。
4. 電源層および接地層が中間層を介して隣接して積層されている 請求項 1 に記載のパッケージ。
5. (i) 接地層、 電源層、 信号層の順に、
(ii) 電源層、 接地層、 信号層の順に、
または、
(iii) 接地層、 電源層、 接地層、 信号層の順に積層されている 請求項 4に記載のパッケージ。
6. 電源層と接地層との中間層がセラミ ック絶縁層と無機の接着剤 層からなる請求項 4に記載のパッケージ。
7. セラ ミ ック絶縁層の厚みが 3 0 /zm以上である請求項 6に記載 のパッケ一ジ。
8. 電源層とセラ ミ ック絶縁層および接地層とセラ ミ ック絶縁層と の接着力が 9 0° ビール剝離強度で 1 k gZ c m以上である請 求項 6に記載のパッケージ。
9 . 電源層と接地層との中間層が有機接着剤層およびその中に存在 する絶縁層からなる請求項 4に記載のパッケージ。
10. 絶縁層がセラ ミ ック薄板または絶縁性樹脂フイ ルムである請求 項 9に記載のパッケージ。
1 1 . 絶縁層が、 両表面が金属酸化物皮膜または絶縁性樹脂皮膜で覆 われた金属板である請求項 9に記載のパッケージ。
12 . 電源層と接地層のなすコンデンサ一の容量が 1 1 0 p F以上で ある請求項 9に記載のパッケ一ジ。
13. 電源層と中間層および接地層と中間層の接着強度が 9 0 ° ビー ル剝離強度で 1 k g Z c m以上である請求項 9に記載のパッケ
―ジ。
14 . 電源層と接地層の中間層が接着剤層のみで実質的に構成されて いる請求項 4に記載のパッケージ。
15 . 電源層と接地層のなすコンデンサ一の容量が 1 1 0 p F以上で ある請求項 1 4に記載のパッケージ。
16 . 電源層と中間層および接地層と中間層の接着強度が 9 0 ° ビー ル剝離強度で 1 k c m以上である請求項 1 4に記載のパッ ケージ。
17. 電源層と接地層の中間層が、 これらの層の通電領域に存在する 通電部材の少なく ともいずれかの表面に形成された絶縁層と接 着剤層とからなる請求項 4に記載のパッケージ。
18 . 絶縁層が金属酸化物皮膜または絶縁性樹脂皮膜である請求項 1 7に記載のパッケ一ジ。
19 . 電源層と接地層のなすコンデンサ一の容量が 1 1 0 p F以上で ある請求項 1 7に記載のパッケージ。
20. 電源層と中間層および接地層と中間層の接着強度が 9 0 ° ピー ル剝離強度で 1 k g Z c m以上である請求項 1 Ίに記載のパッ ケージ。
21 . 基体を設け、 少なく ともその一面上に電源層または接地層が積 層されている請求項 1に記載のパッケージ。
半導体素子が搭載された後、 実質的に樹脂封止されずに用いら れる請求項 1に記載のパッケージ。
PCT/JP1994/000571 1993-04-06 1994-04-06 Package for semiconductor chip WO1994023448A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940704399A KR950702068A (ko) 1993-04-06 1994-04-06 반도체 소자용 패키지(package for semiconductor chip)
US08/347,484 US5629559A (en) 1993-04-06 1994-04-06 Package for semiconductor device
EP94912058A EP0645810A4 (en) 1993-04-06 1994-04-06 SEMICONDUCTOR CHIP PACKAGE.

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP7967593 1993-04-06
JP5/79675 1993-04-06
JP5/315382 1993-12-15
JP31538293 1993-12-15

Publications (1)

Publication Number Publication Date
WO1994023448A1 true WO1994023448A1 (en) 1994-10-13

Family

ID=26420687

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1994/000571 WO1994023448A1 (en) 1993-04-06 1994-04-06 Package for semiconductor chip

Country Status (4)

Country Link
US (1) US5629559A (ja)
EP (1) EP0645810A4 (ja)
KR (1) KR950702068A (ja)
WO (1) WO1994023448A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996012299A1 (en) * 1994-10-17 1996-04-25 W.L. Gore & Associates, Inc. Integrated circuit package
US5977617A (en) * 1996-05-10 1999-11-02 Nec Corporation Semiconductor device having multilayer film carrier

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665473A (en) * 1994-09-16 1997-09-09 Tokuyama Corporation Package for mounting a semiconductor device
US5701032A (en) * 1994-10-17 1997-12-23 W. L. Gore & Associates, Inc. Integrated circuit package
JP3866320B2 (ja) * 1995-02-09 2007-01-10 日本碍子株式会社 接合体、および接合体の製造方法
US6911727B1 (en) * 1995-06-06 2005-06-28 Analog Devices, Inc. Package for sealing an integrated circuit die
US6323550B1 (en) * 1995-06-06 2001-11-27 Analog Devices, Inc. Package for sealing an integrated circuit die
US5880530A (en) * 1996-03-29 1999-03-09 Intel Corporation Multiregion solder interconnection structure
US6118173A (en) * 1996-11-14 2000-09-12 Nippon Steel Semiconductor Corporation Lead frame and a semiconductor device
KR100342813B1 (ko) * 1996-11-28 2002-11-30 앰코 테크놀로지 코리아 주식회사 접지선및전원선을갖는에어리어어레이범프드반도체패키지
KR19980063740A (ko) * 1996-12-04 1998-10-07 윌리엄비.켐플러 몰딩된 패키지용 다층 리드프레임
US5932991A (en) * 1997-01-31 1999-08-03 Georgia Tech Research Corporation System and method for battery charging with acoustic excitation
US6462976B1 (en) 1997-02-21 2002-10-08 University Of Arkansas Conversion of electrical energy from one form to another, and its management through multichip module structures
US6687842B1 (en) 1997-04-02 2004-02-03 Tessera, Inc. Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element
WO1998044564A1 (en) 1997-04-02 1998-10-08 Tessera, Inc. Chip with internal signal routing in external element
KR100218368B1 (ko) * 1997-04-18 1999-09-01 구본준 리드프레임과 그를 이용한 반도체 패키지 및 그의 제조방법
US7169272B2 (en) * 1997-04-30 2007-01-30 Board Of Trustees Of The University Of Arkansas Microfabricated recessed disk microelectrodes: characterization in static and convective solutions
US7144486B1 (en) 1997-04-30 2006-12-05 Board Of Trustees Of The University Of Arkansas Multilayer microcavity devices and methods
KR100231838B1 (ko) * 1997-05-20 1999-12-01 유무성 집적회로용 리드프레임 및 그 제조방법
US6025616A (en) * 1997-06-25 2000-02-15 Honeywell Inc. Power distribution system for semiconductor die
US6237874B1 (en) 1997-09-22 2001-05-29 Northcoast Technologies Zoned aircraft de-icing system and method
US5934617A (en) 1997-09-22 1999-08-10 Northcoast Technologies De-ice and anti-ice system and method for aircraft surfaces
US6279856B1 (en) 1997-09-22 2001-08-28 Northcoast Technologies Aircraft de-icing system
US6111313A (en) * 1998-01-12 2000-08-29 Lsi Logic Corporation Integrated circuit package having a stiffener dimensioned to receive heat transferred laterally from the integrated circuit
EP0930653B1 (en) * 1998-01-13 2008-06-11 Lucent Technologies Inc. High frequency semiconductor device
US6319757B1 (en) * 1998-07-08 2001-11-20 Caldus Semiconductor, Inc. Adhesion and/or encapsulation of silicon carbide-based semiconductor devices on ceramic substrates
JP2000174166A (ja) * 1998-10-02 2000-06-23 Sumitomo Electric Ind Ltd 半導体搭載パッケ―ジ
US6747343B2 (en) * 2000-03-08 2004-06-08 Texas Instruments Incorporated Aluminum leadframes with two nickel layers
DE19927285C2 (de) * 1999-06-15 2003-05-22 Eupec Gmbh & Co Kg Niederinduktives Halbleiterbauelement
US6758387B1 (en) * 1999-10-20 2004-07-06 Senju Metal Industry Co., Ltd. Solder coated material and method for its manufacture
US6368899B1 (en) * 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
DE10031204A1 (de) * 2000-06-27 2002-01-17 Infineon Technologies Ag Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
US6790760B1 (en) * 2000-07-21 2004-09-14 Agere Systems Inc. Method of manufacturing an integrated circuit package
US7456028B2 (en) 2000-10-16 2008-11-25 Board Of Trustees Of The University Of Arkansas, N.A. Electrochemical method for detecting water born pathogens
US6887714B2 (en) 2000-10-16 2005-05-03 Board Of Trustees Of The University Of Arkansas, N.A. Microvolume immunoabsorbant assays with amplified electrochemical detection
US7348183B2 (en) * 2000-10-16 2008-03-25 Board Of Trustees Of The University Of Arkansas Self-contained microelectrochemical bioassay platforms and methods
DE10103084B4 (de) * 2001-01-24 2006-08-03 Infineon Technologies Ag Halbleitermodul und Verfahren zu seiner Herstellung
US6538313B1 (en) 2001-11-13 2003-03-25 National Semiconductor Corporation IC package with integral substrate capacitor
US6699571B1 (en) * 2002-03-27 2004-03-02 Morgan Advanced Ceramics, Inc. Devices and methods for mounting components of electronic circuitry
US6768186B2 (en) * 2002-10-15 2004-07-27 Semiconductor Components Industries, L.L.C. Semiconductor device and laminated leadframe package
JP2004349476A (ja) * 2003-05-22 2004-12-09 Toshiba Corp 半導体装置
CN100364370C (zh) * 2004-03-02 2008-01-23 威盛电子股份有限公司 布线结构
US7862531B2 (en) * 2004-06-25 2011-01-04 Optonol Ltd. Flow regulating implants
JP4844080B2 (ja) * 2005-10-18 2011-12-21 日本電気株式会社 印刷配線板及びその電源雑音抑制方法
KR100656300B1 (ko) * 2005-12-29 2006-12-11 (주)웨이브닉스이에스피 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법
CN101627450B (zh) * 2007-03-08 2013-10-30 日本电气株式会社 电容元件、印刷布线板、半导体封装以及半导体电路
JP5492191B2 (ja) * 2009-03-30 2014-05-14 株式会社トクヤマ メタライズド基板を製造する方法、メタライズド基板
KR20130002980A (ko) 2010-03-02 2013-01-08 가부시끼가이샤 도꾸야마 메탈라이즈드 기판의 제조 방법
US10629519B2 (en) * 2016-11-29 2020-04-21 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
JP2018147938A (ja) * 2017-03-01 2018-09-20 東芝メモリ株式会社 半導体装置
US10804188B2 (en) 2018-09-07 2020-10-13 Intel Corporation Electronic device including a lateral trace
JP7298467B2 (ja) * 2019-12-17 2023-06-27 三菱電機株式会社 半導体モジュールおよび半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04352463A (ja) * 1991-05-30 1992-12-07 Mitsui High Tec Inc リードフレームおよびこれを用いた半導体装置
JPH05291453A (ja) * 1992-04-13 1993-11-05 Shinko Electric Ind Co Ltd 多層リードフレームの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5626784A (en) * 1979-08-07 1981-03-14 Tokyo Shibaura Electric Co Glass coated substrate
GB2199988B (en) * 1987-01-12 1990-04-25 Intel Corp Multi-layer molded plastic ic package
JPH038362A (ja) * 1989-06-06 1991-01-16 Shinko Electric Ind Co Ltd 半導体装置及びこれに用いる半導体パッケージ
US5008734A (en) * 1989-12-20 1991-04-16 National Semiconductor Corporation Stadium-stepped package for an integrated circuit with air dielectric
JP2788099B2 (ja) * 1990-05-18 1998-08-20 新光電気工業株式会社 多層リードフレームの製造方法
US5196725A (en) * 1990-06-11 1993-03-23 Hitachi Cable Limited High pin count and multi-layer wiring lead frame
JP2828326B2 (ja) * 1990-07-12 1998-11-25 新光電気工業株式会社 多層リードフレームおよびその製造方法
JPH04364771A (ja) * 1991-06-12 1992-12-17 Shinko Electric Ind Co Ltd 半導体装置及びこれに用いるリードフレーム
JP2879629B2 (ja) * 1991-11-01 1999-04-05 株式会社三井ハイテック リードフレームおよびその製造方法
US5220195A (en) * 1991-12-19 1993-06-15 Motorola, Inc. Semiconductor device having a multilayer leadframe with full power and ground planes
JPH05190721A (ja) * 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04352463A (ja) * 1991-05-30 1992-12-07 Mitsui High Tec Inc リードフレームおよびこれを用いた半導体装置
JPH05291453A (ja) * 1992-04-13 1993-11-05 Shinko Electric Ind Co Ltd 多層リードフレームの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0645810A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996012299A1 (en) * 1994-10-17 1996-04-25 W.L. Gore & Associates, Inc. Integrated circuit package
US5977617A (en) * 1996-05-10 1999-11-02 Nec Corporation Semiconductor device having multilayer film carrier

Also Published As

Publication number Publication date
EP0645810A1 (en) 1995-03-29
KR950702068A (ko) 1995-05-17
US5629559A (en) 1997-05-13
EP0645810A4 (en) 1997-04-16

Similar Documents

Publication Publication Date Title
WO1994023448A1 (en) Package for semiconductor chip
US6274803B1 (en) Thermoelectric module with improved heat-transfer efficiency and method of manufacturing the same
TW201240340A (en) Electronic component
JPH06342853A (ja) 半導体素子用パッケージ
JP2003007895A (ja) ヒートシンク付回路基板
US20210005544A1 (en) Electronic-component-mounted module
JP2004063543A (ja) 固体電解コンデンサ及びその製造方法
JP2000252392A (ja) 半導体素子搭載配線基板およびその実装構造
JP2801449B2 (ja) 半導体素子収納用パッケージ
JP2746826B2 (ja) 電子部品収納用パッケージ
JP2740605B2 (ja) 半導体素子収納用パッケージの製造方法
JP2005252121A (ja) 半導体素子収納用パッケージ及びその製造方法
JPH0756886B2 (ja) 半導体パッケージの製造方法
JP2831182B2 (ja) 金の導電層を有する電子部品
JP3176246B2 (ja) 半導体素子収納用パッケージ
JP2750255B2 (ja) 電子部品収納用パッケージ
JP2510585Y2 (ja) 半導体素子収納用パッケ―ジ
JP2003218440A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2792636B2 (ja) 半導体素子収納用パッケージ
JP2000236034A (ja) 電子部品用パッケージ
JP2000349098A (ja) セラミック基板と半導体素子の接合体及びその製造方法
JPH075642Y2 (ja) 固定部材付集積回路パッケージ
JP2670208B2 (ja) 半導体素子収納用パッケージ
JPH04266051A (ja) 半導体素子収納用パッケージの製造方法
TW201943055A (zh) 電子零件安裝模組

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1994912058

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 08347484

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1994912058

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1994912058

Country of ref document: EP