WO1993011455A1 - Liquid crystal display and method of manufacturing same - Google Patents

Liquid crystal display and method of manufacturing same Download PDF

Info

Publication number
WO1993011455A1
WO1993011455A1 PCT/JP1992/001562 JP9201562W WO9311455A1 WO 1993011455 A1 WO1993011455 A1 WO 1993011455A1 JP 9201562 W JP9201562 W JP 9201562W WO 9311455 A1 WO9311455 A1 WO 9311455A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid crystal
electrode
crystal display
display device
layer
Prior art date
Application number
PCT/JP1992/001562
Other languages
English (en)
French (fr)
Inventor
Mutsumi Matsuo
Ichio Yudasaka
Kiyohiko Kanai
Katsumi Nagase
Takashi Inoue
Original Assignee
Seiko Epson Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corporation filed Critical Seiko Epson Corporation
Priority to DE69230138T priority Critical patent/DE69230138T2/de
Priority to JP50799593A priority patent/JP3036078B2/ja
Priority to EP92924027A priority patent/EP0569601B1/en
Priority to US08/087,734 priority patent/US5414547A/en
Publication of WO1993011455A1 publication Critical patent/WO1993011455A1/ja

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Definitions

  • Liquid crystal display device and manufacturing method thereof
  • the present invention relates to a liquid crystal display device, and more particularly, to a structure technique of a black matrix formed on an active matrix substrate side.
  • a liquid crystal display device which is a typical flat panel display, as shown in FIGS. 28 and 29, data lines (source lines) for supplying image signals are provided. ) And gate lines 503 for transmitting scanning signals are arranged in a grid pattern, and each of the element regions is arranged in a grid pattern.
  • the liquid crystal 540 is formed between the transparent substrate on one side in which aa, 50 lab-is defined and the transparent substrate 530 on the other side (opposite substrate) on which the common electrode 533 is formed. It is encapsulated, and a thin-film transistor (TFT) 508 is provided between the common electrode 533 and the pixel electrode 506 of each pixel region 501 aa, 50 lab-.
  • TFT thin-film transistor
  • the applied potential is controlled to change the alignment state of the liquid crystal in each of the pixel regions 501 aa, 501 ab.
  • a liquid crystal display device for example, as shown in FIG. 29, light leakage from a gap between the data line 502 a and the pixel electrode 506 (shown by an arrow A) ) Has the problem of deteriorating the display quality.
  • the reverse tilt domain region where the alignment state of the liquid crystal is disturbed by the effect of the electric field between the data line 502 a and the pixel electrode 506 is formed at the outer edge of the pixel electrode 506. Occurs further inward, and ⁇ ⁇ 93/11455 There is also a problem that the display quality is degraded.
  • the transparent substrate 530 on the other side on which the common electrode 533 is formed is provided with a light-blocking block corresponding to the boundary region between the pixel regions.
  • a black matrix 531 is formed, and the two transparent substrates 509 and 53 are arranged such that the black matrix 531 is located in a boundary region between the pixel regions.
  • the display quality is ensured by facing 0.
  • the display quality T decreases, and the black matrix is reduced.
  • a margin is provided for the width of the Trix 531 to prevent the above-mentioned positional deviation from occurring.
  • the present inventor has proposed that the black matrix is also formed on the side of the transparent substrate on which the matrix array is formed, so that the boundary region between the pixel regions and the black matrix are formed. It proposes to prevent misalignment with the matrix and to set the black matrix width to the minimum necessary width.
  • the inventor of the present invention first devised a liquid crystal display device as a comparative example shown in FIGS. 30 and 31.
  • the source 504 to which the data line 502 a is conductively connected, the gate electrode 505 to which the gate line 503 a is conductively connected, and the pixel electrode 506 is formed on the surface side of a TFT 508 formed by a drain 507 to which conductive connection is made, via interlayer insulating films 513 and 515, and It is in a state of being insulated from the data line 502 a, the gate line 503 a and the pixel electrode 506 completely.
  • the black matrix 5 17 does not need to be provided with an unnecessary margin, and the pixel region and the black region can be removed.
  • this liquid crystal display device Since the matrix 5 17 can be aligned with high accuracy, the aperture ratio of the liquid crystal display device is not sacrificed. However, this liquid crystal display device has the following new problems. Since no potential is applied to the black matrix 517 and the black matrix is in a floating state, the black matrix depends on the operation state of the liquid crystal display device. The potential of the matrix 517 fluctuates, and the fluctuation of the potential causes the alignment state of the liquid crystal existing between the pixel electrode 506 and the common electrode of the other transparent substrate to change. It will be disturbed and degrade the grace of the display.
  • the black matrix 517 for each of the pixel regions 501 aa, 501 ab is common, for example, the black matrix
  • the short circuit 517 is short-circuited to the pixel electrode 506 of the surface element region 501 bb, the data line 520a, 502b, or the gate line 503a, 503b. If it is, the entire liquid crystal display device will have display defects. Disclosure of the invention
  • the structure of the black matrix formed on the same substrate as the matrix array is optimized. Higher aperture ratio without sacrificing display quality or reliability
  • the following measures are taken for the liquid crystal display device.
  • the first surface element region of each of the surface element regions formed by the data lines and the gate lines on the front surface side of the transparent substrate is electrically conductive to the data lines.
  • a thin-film transistor having a source electrode to be connected and a gate electrode conductively connected to a gate line, a surface element electrode to which a potential can be applied via a drain of the thin-film transistor, and a pixel region.
  • the black matrix is formed on the side of the boundary area between the adjacent second plane element area and the data line, the gate line, and the second pixel area.
  • the surface element electrode in the first surface element region is provided with a conductive light-shielding conductive connection while being insulated and separated from the surface element electrode fence in the I 0 region.
  • the outer edge of the conductive light-shielding region is located on a boundary region between the first and second surface element regions.
  • a conductive light-shielding layer is provided in any boundary region side with the second surface element region in the first surface element region, and the first pixel element is formed by the conductive light-shielding extension.
  • a conductive light-shielding layer is provided on two boundary region sides of the boundary region with the second planar element region. Provided, this conductive
  • a structure in which the first pixel region is separated from the second surface element region by the light-shielding expansion and the conductivity of the second surface element region on the other two boundary regions can do.
  • substantially the entire surface of the data line on the surface side corresponds to the conductive light-blocking layer in the corresponding first pixel region and the conductive light-blocking layer in the adjacent second pixel region through the data line. Both conductive shades It is preferable that it is covered with a layer through the insulating film o
  • one side of the surface element electrode and the conductive light-shielding eyebrow is conductively connected to the drain through the connection hole of the extension insulating film.
  • the pixel electrode and the conductive light-shielding layer are connected to each other via an upper interlayer insulating film formed on the surface side of the lower interlayer insulating film serving as an interlayer insulating film. It is possible to adopt a structure that is formed and is conductively connected through the connection hole of the insulating film on the upper layer side.
  • a structure in which one side of the pixel electrode and the conductive light-shielding layer is formed on the surface of the other side and is conductively connected to each other can also be adopted.
  • the outer edge of the layer on the upper layer side and the dust on the upper layer side are removed. Patterning is performed using the mask used for patterning as a mask.
  • one of the pixel electrode and the conductive light-shielding layer is connected to the drain through a connection hole of the insulating layer, and is connected to the drain through a stacked electrode layer having conductivity. It is preferable to adopt a structure in which the conductive connection is made to one side and the other side is conductively connected to the one side. In this case, it is preferable that the stacked electrode layer also has optical transparency, for example, that the stacked electrode layer is also formed of an ITO layer.
  • the pixel electrode has its outer edge extended above the data line, thereby expanding its formation area. It is preferable because it can be secured well.
  • the raised electrode layer is formed by extending to the non-formed region of the thin-film transistor, and on the non-formed region, that is, the unevenness due to the thin-film transistor is reflected. It is preferable that the surface element electrode and the stacked electrode extension are conductively connected on a flat nod region that is not formed.
  • the first data line electrically connected to the source of the thin film transistor through the first connection hole of the insulating film and the surface of the first data line are electrically conductive.
  • the second data line is connected to form a multiple wiring structure.
  • the conductive connection is made to the drain of the thin film transistor through the second connection hole of the interlayer insulating film.
  • the first data line and the first stacked electrode may be made of the same material
  • the second data line and the second stacked electrode layer may be made of the same material. This is preferable because they can be formed by using each other's processes.
  • the same layer as the interlayer insulating film formed on the active matrix side is used. It is preferable to have a multilayer wiring structure in which the wiring layers are conductively connected via the inter-layer insulating film.
  • the gate electrode and the gate line are intrinsic polycrystalline silicon or 1 ⁇ 10 2 . It is composed of a polycrystalline silicon layer that has a line of less than / cm 3 and a refractory metal silicide layer that is formed on the surface of this polycrystalline silicon layer and that constitutes a multiple wiring structure. This is preferred. This place Forming a first polycrystalline silicon film to be a source drain region and a channel region on the surface side of the transparent substrate in the method of manufacturing a liquid crystal display device. Forming a gate electrode insulating film on the surface of the polycrystalline silicon film, and depositing a second polycrystalline silicon film below the gate electrode and the gate line.
  • the second polycrystalline silicon film and the refractory metal silicide layer are simultaneously patterned to form a gate electrode and a gate line.
  • At least one of the surface element electrode and the conductive light-shielding layer has an outer end ⁇ on the front side gate line side adjacent to the front side adjacent thereto. It is preferable to form the overlapping portion so as to be located above the gate line.
  • FIG. 1 is a plan view showing a part of a matrix display of a liquid crystal display device according to Embodiment 1 of the present invention.
  • FIG. 2 is a cross-sectional view taken along the line II of FIG.
  • FIG. 3 is a plan view showing a part of a matrix display of the liquid crystal display device according to Embodiment 2 of the present invention.
  • FIG. 4 is a cross-sectional view taken along the line II-II of FIG.
  • FIG. 5 is a plan view showing a part of a matrix display of a liquid crystal display device according to Embodiment 3 of the present invention.
  • FIG. 6 is a sectional view taken along line III-111 of FIG.
  • FIG. 7 is a schematic plan view of a matrix array of a liquid crystal display device according to a modification of the third embodiment of the present invention.
  • FIG. 8 is a plan view showing a part of a matrix display of a liquid crystal display device according to Example 4 of the present invention.
  • FIG. 9 is a cross-sectional view taken along line IV-IV in FIG.
  • 10 (a) to 10 (c) are cross-sectional views showing a part of the method for manufacturing the liquid crystal display device shown in FIG.
  • FIG. 11 is a plan view showing a part of a matrix array of a liquid crystal display device according to Embodiment 5 of the present invention.
  • FIG. 12 is a cross-sectional view taken along line VV of FIG.
  • 13 (a) to 13 (d) are cross-sectional views showing a part of the method for manufacturing the liquid crystal display device shown in FIG.
  • FIG. 14 is a plan view showing a part of a matrix array of a liquid crystal display device according to Embodiment 6 of the present invention.
  • FIG. 15 is a cross-sectional view taken along the line VI-VI of FIG.
  • FIG. 16 is a plan view showing a part of a matrix array of a liquid crystal display device according to Embodiment 7 of the present invention.
  • FIG. 17 is a cross-sectional view taken along the line VII-VII of FIG.
  • FIG. 18 is a plan view showing a part of a matrix array of a liquid crystal display device according to Example 8 of the present invention.
  • FIG. 19 is a cross-sectional view taken along line VIII-VIII of FIG.
  • FIG. 20 is a plan view showing a part of a matrix array of a liquid crystal display device according to Embodiment 9 of the present invention.
  • FIG. 21 is a cross-sectional view taken along line IX-IX of FIG.
  • the 2221 is a matrix of the liquid crystal display device according to Embodiment 10 of the present invention. It is a top view which shows a part of array.
  • FIG. 23 is a cross-sectional view taken along line XX of FIG.
  • FIG. 24 is a plan view showing a part of a matrix array of the liquid crystal display device according to Example 11 of the present invention.
  • FIG. 25 is a sectional view taken along line XI-XI in FIG.
  • FIG. 26 is a cross-sectional view illustrating a configuration of a part of a drive circuit formed on the same substrate as a matrix array of the liquid crystal display device according to Embodiment 11 of the present invention.
  • FIG. 27 is a plan view showing a configuration of a part of the drive circuit formed on the same substrate as the matrix array of the liquid crystal display device according to Embodiment 11 of the present invention.
  • FIG. 28 is a plan view showing a part of a matrix array of a conventional liquid crystal display device.
  • FIG. 29 is a cross-sectional view taken along the line XII—XII in FIG.
  • FIG. 30 is a plan view showing a part of a matrix array of a liquid crystal display device according to a comparative example.
  • FIG. 31 is a cross-sectional view taken along line XIII-XIII of FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a plan view showing a part of a matrix memory of a liquid crystal display device according to a first embodiment of the present invention
  • FIG. 2 is a cross-sectional view taken along line II of FIG.
  • the vertical data lines 10 2 a> 10 2 1) (Scan lines) are arranged in a grid pattern, and each of these plane regions l O laa, 101 ab, l O lac, 101 ba, l O lbb---are defined.
  • the pixel area 101 bb is adjacent to the pixel areas 101 ab, 101 ba, 101 bc, and 101 bc (the second elementary area).
  • 0 1 bb has a source 10 4 to which the data line 10 2 a is conductively connected, a gate electrode 10 5 to which the gate line 10 3 b is conductively connected, and a surface element electrode 10 6.
  • the drain 108 that is conductively connected forms the TFT 108.
  • the surface element electrode 106 is a transparent electrode made of ITO, and is formed over substantially the entire surface element region 101 bb.
  • the cross-sectional structure of this TFT 108 is such that a polycrystalline silicon layer 110 is formed on the front side of a transparent substrate 109 that supports the entire liquid crystal display device.
  • this polycrystalline silicon layer 110 except for the channel region 111, which is an intrinsic polycrystalline silicon region, phosphorus as an n-type impurity is introduced.
  • a source 104 and a drain 107 are formed.
  • phosphorus is introduced by using the gate electrode 105 on the gate electrode oxide film 112 formed on the surface of the polycrystalline silicon extension 110 as a mask.
  • source 104 and drain 10? Is performed so as to be a self-line.
  • a lower interlayer insulating film 113 made of a silicon oxide film is deposited on the front side of the TFT 108, and includes a first connection hole 113a and a second connection hole. 1 1 3b is open.
  • low-resistance metal such as aluminum or aluminum
  • the data line 102 a made of an alloy layer is conductively connected to the source 104, while the pixel electrode 106 is drained through the second connection hole 113 b. Conductively connected to IN107.
  • an upper interlayer insulating film 115 is provided on the surface side of the transparent substrate 109, and a chromium having light shielding properties and conductivity formed on the surface side thereof is provided.
  • Exhibit 1 1 6 bb conductive shading eyebrows.
  • the chromium extension 1 16 bb is located diagonally to the TFT 108 formation area in the pixel area 101 bb, that is, the pixel area 101 bb and the pixel area 101 ab, 1 At the end on the side in contact with 0 1 ac, l O lbc, conductive connection is made to the pixel electrode 106 through the connection hole 1 15 a of the upper eyebrow inter-brow insulating film 1 15.
  • the chrome debris 1 16 bb has its outer edge 1 16 X as the surface area l O lbb and the pixel area l O lab, 10 1 ba, 10 1 cb, 10 1 be.
  • the chrome debris 1 16 bb has its outer edge 1 16 X as the surface area l O lbb and the pixel area l O lab, 10 1 ba, 10 1 cb, 10 1 be.
  • a, 102b and the gate lines 103a, 103b are insulated and separated from each other via interlayer insulating films 113, 115.
  • conductive light-shielding eyebrows such as the chromium extension 1 16 bb are formed in each pixel region in the same manner, but each is insulated from the chromium layer of the adjacent pixel region. In a separated state.
  • the outer end ⁇ 1 16 of the chrome exhibition 1 16 bb and the outer end ⁇ 1 of the chrome exhibition 1 16 ab, 1 16 ba, 1 16 cb, 1 16 bc 16 x is in a state of being absolutely separated at a position immediately above the data lines 102 a and 102 b and the gate lines 103 a and 103 b. Therefore, any of the chromium layers, for example, the chromium layer 1 16 bb, is insulated from the pixel electrodes l O lab, 101 ba, 101 cb, and 101 b, respectively.
  • Chromium layer 1 1 6 bb Although a potential may be applied from the pixel electrode 106 in the same pixel area 101 bb to the pixel area, no potential is applied from the pixel electrodes in the other surface element areas. In addition, almost the entire surface of the data line 102 a is exposed by the inter-layer insulating film 1 15 and the end of the chromium extensions 1 16 bb and 1 16 ba. The potential applied to 2a does not affect the liquid crystal on the surface side. Also, the chromium extension 1 16 bb is formed with a wide overlapping surface on the side of the former gate line 103 a, and this chromium extension 1 16 bb is electrically conductive to the surface element electrode 106. Since the connection is established, the storage capacity is being configured.
  • the transparent substrate 109 on which the black matrix 1 16 is formed in addition to the matrix array, and the transparent substrate on the other side where the color filter and the common electrode are formed Liquid crystal is sealed between the substrate and a substrate (not shown) to form a liquid crystal display device.
  • the potential generated between the electrode 106 and the electrode 106 is controlled to change the alignment state of the liquid crystal in each surface element region, thereby displaying information.
  • the transparent substrate on which the common electrode is formed has a black color corresponding to the boundary region of the plane element region of the transparent substrate 109.
  • each chromium layer for example, the chromium extension 1 16 bb is formed by the surface element region 10 l 3 ⁇ 4 b and the surrounding area.
  • black matrix it is necessary to form a black matrix on the side of the transparent substrate on which the common electrode is formed. No. Therefore, when two transparent substrates are opposed to each other as in the related art, the alignment accuracy between the boundary region of each pixel region and the black matrix 116 does not matter.
  • the width of the black matrix 1 16 is set to the boundary area of each pixel area, that is, the data lines 102 a, 102 b, and the gate line 103 a. , 103b, etc., can be set to the minimum width. Therefore, the aperture ratio of the liquid crystal display device can be improved.
  • the chroma exhibition 1 16 bb is composed of the data lines 10 2 a and 10 2 b, the gate lines 10 3 a and 10 3 b, and the adjacent pixel areas 10 lab and 10 1 ba, 101 cb, l O lbc It is insulated from the pixel electrode, while it is conductively connected to the pixel electrode 106 in the same pixel area 101 bb.
  • the potential of the ROM layer 116 bb the same potential as the surface element electrode 106 is always applied regardless of the operation state of the liquid crystal display device. Therefore, the potential of the chromium layer 116 bb does not disturb the alignment state of the liquid crystal existing between the plane element electrode 106 and the common electrode in the pixel area 101 bb.
  • the black matrix 1 16 is composed of a chromium layer 116 bb ′ that is electrically independent for each pixel area, such as the pixel area 101 bb. Therefore, for example, even if the chromium layer 116 bb and the data line 102 a are short-circuited in the pixel area 101 bb, this pixel area Since only 101 bb cannot be displayed, that is, the effect is limited to the occurrence of display point defects, the reliability of the liquid crystal display device is also high.
  • FIG. 3 is a plan view showing a part of a matrix display of the liquid crystal display device according to the second embodiment of the present invention
  • FIG. 4 is a sectional view taken along line 11-11 of FIG. You.
  • the function corresponding to each part of the liquid crystal display device according to the first embodiment is described.
  • the same reference numerals are given to the portions having the same, and the detailed description thereof is omitted.
  • a TFT 108 is formed on the surface side of the transparent substrate 109 and a silicon oxide is formed on the surface side thereof.
  • An unfolded side insulating film 113 made of a film is deposited.
  • the data line 102a is conductively connected to the source 104 via the first connection hole 113a.
  • an extended-side inter-layer insulating film 115 is also formed, and a connection hole penetrating these first and upper-side inter-layer insulating films 113, 115 is formed.
  • the chromium layer 116 bb (conductive light-shielding layer) having light-shielding properties and conductivity is conductively connected to the drain 107 via 115a.
  • the pixel electrode 106 to which a potential is to be applied via the drain 107 is formed on the surface side of the upper interlayer insulating film 115 and is electrically conductive to the chromium layer 116bb. Connected.
  • the chromium layer 1 16 bb has an outer end ⁇ 1 16 X having a surface element region 101 bb and an adjacent pixel region 101 ab, 1 0 1 a, 10 1 cb, l O lcb (the second pixel area), ie, the data lines 10 2 a, 10 2 b and the gate lines 10 3 a, 10 3 b
  • the data lines 102a and 110b and the gate lines 103a and 103b are separated from the data lines 102a and 103b, respectively. 3, in a state of being absolutely separated by I 15.
  • a conductive light-shielding layer such as chrome sword 1 16 bb Layers 1 16 ab and 1 16 ba 'are formed, but each chromium layer is in a state of being separated from the chromium layer of the adjacent pixel area.
  • the chromium exhibition 116 bb is in a state of being insulated from the pixel electrodes 106 in the pixel regions 10 lab, 101 ba, 101 bc and 101 bc. Therefore, a potential is applied to the chromium layer 1 16 bb only through the pixel electrode 106 in the same pixel area 101 bb.
  • the front side of the data line 102a is covered with the debris insulating film 115 and the ends of the chromium layers 116bb and 116ba. The potential applied to 0 2a does not affect the liquid crystal on the surface side.
  • each pixel area is provided on the transparent substrate 109 side in addition to the matrix array. Since black matrix 1 16 is formed corresponding to the boundary area of black matrix, the width of black matrix 1 16 must be set to the minimum necessary width. As a result, the aperture ratio of the liquid crystal display device is high. In addition, since the chromium layer 1 16 bb is conductively connected only to the pixel electrode 106 in the same pixel region 101 bb, the chromium layer 1 16 bb does not matter regardless of the operation state of the liquid crystal display device.
  • the same potential as the potential of the pixel electrode 106 is applied to the cell layer 116 bb, and the potential of the chromium layer 116 bb is applied to the pixel electrode 106 and the common electrode. It does not disturb the alignment state of the liquid crystal existing between them. In addition, since each of the chromium layers is electrically independent for each pixel region, a short circuit occurs between the chromium layer and a data line in one pixel region 101 bb. However, since the effect is limited to the point defect of the display, the reliability of the liquid crystal display device remains high.
  • FIG. 5 is a plan view showing a part of a matrix display of the liquid crystal display device according to the third embodiment of the present invention
  • FIG. 6 is a cross-sectional view taken along line III-III.
  • portions having functions corresponding to those of the liquid crystal display device according to the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the surface element region 101 bb (first surface element region), as in the first embodiment, the surface element region is formed on the surface side of the transparent substrate 109.
  • the data line 102a is conductively connected to the source 104 via the connection hole 113a of the underlying side interposed insulating film 113, while the surface electrode is Reference numeral 106 denotes a conductive connection to the drain 107 via the upper interlayer insulating film 113b.
  • the surface element electrode 106 has a chromium extension 1 16 1> 1) formed on the surface side of the extension side inter-layer insulation film 1 15 through the connection hole 1 15 3. Conductive connection.
  • the chromium layer 1 16 bb has an outer edge 1 16 that extends beyond the data line 10 2 a and the gate line 10 3 a and is adjacent to the pixel region 10 1 a, It extends to the inside of 101 cb.
  • no chromium extension 1 16 bb is formed on the boundary area side of the pixel area 101 bb with the pixel areas 101 bc and 101 ab, and the chromium layer 1 16 bb has an L-shape on the adjacent boundary area ft, and on the side of the surface element area 101 bb on the side of the boundary area with the surface element area 101 bc, the area element area 10 0
  • the end of the chromium layer 1 16 bc formed on 1 bc extends beyond the data line 102 b to the inside of the surface element area 101 bb.
  • the end of the chromium layer 116 ab formed in the surface element region 101 ab is gated. Beyond 3 b, pixel area 1 0 1 bb ⁇ expanded to inside One. As a result, the pixel region 101 bb is formed corresponding to the chromium layer 116 bb formed corresponding to itself and the adjacent pixel regions 101 b and 101 ab. It is in a state of being formed by the separated chromium layers 1 16 bc and 1 16 ab.
  • these chromium extensions 1 16 bb, 1 16 bc, 1 16 ab are in a state where they define each pixel area 101 bb ' ,
  • the chromium layer 1 16 bb ' ⁇ ' is used as black matrix 1 16.
  • the aperture ratio of the liquid crystal display device is increased as in the first embodiment, and the black matrix 116 is reduced. Since it is not in the floating state, its potential does not cause disturbance of the liquid crystal.
  • the black matrix 1 16 is composed of chrome eyebrows 1 16 bb, 1 16 bc, 1 16 ab * '-that are electrically independent for each pixel area. Therefore, the effect of the short circuit in one pixel area of the chromium layers 1 16 bb, 1 16 bc, 1 16 ab- ⁇ ⁇ is limited to point defects in display.
  • the data lines 102a, 102b- and the gate lines 103a103b. Are not located close to each other over a wide area. Therefore, in the process of forming the black matrix 116, the chromium layers 116 bb, 116 bc, 116 ab. --Does not short-circuit each other.
  • the pixel region 106 is formed on the surface of the interlayer insulating film 113, and the chromium layers 116b, 116bc: 1166ab ⁇ ⁇ -are the interlayer insulating films.
  • the chromium layers 1 16 bb, 1 16 bc, as the conductive light-shielding layer are provided on the side of the two adjacent boundary regions of the boundary region between the adjacent surface element regions. 1 16 ab is placed, and the pixel area is partitioned from each adjacent surface element area by this chrome exhibition and the chromium exhibition of the pixel areas adjacent on the other two border areas.
  • the black matrix 116 is arranged so as to face the boundary region between the adjacent surface element regions.
  • each chromium exhibition 1 18 ab, 1 18 bc, 1 19 ab, 1 19 bc '-' is a surface element area 1 O laa in the direction indicated by “ ⁇ ” in the figure. , 101 ab, l O lac--'.
  • the shape, structure, material, etc. of each element constituting the liquid crystal display device are properties that should be set under predetermined conditions according to the size, application, etc. of the liquid crystal display device to be manufactured. Without.
  • the chromium layer was used for the conductive light-shielding layer constituting the black matrix.
  • the material is not limited, and any material having conductivity and light-shielding properties may be used.
  • Titanium aluminum and when It is also possible to use metal layers, silicon extensions, silicide compounds such as molybdenum silicide and tungsten silicide. .
  • FIG. 8 is a schematic plan view showing a part of an active matrix substrate used in the liquid crystal display device according to Embodiment 4 of the present invention, and FIG. It is sectional drawing.
  • the vertical data lines 202 a, 202 b-(signal lines) and the horizontal gate lines are used.
  • (Scan lines) are arranged in a grid pattern, and each pixel area 201 aa, 201 ab, 201 ac is placed between them.
  • the structure of the pixel region 201 bb (first pixel region) will be described below as an example.
  • a color filter 23 2 for enabling color display, a common electrode 23 3 and a counter substrate side alignment film 2 are provided on the side of the counter substrate 230 shown in FIG. 9, a color filter 23 2 for enabling color display, a common electrode 23 3 and a counter substrate side alignment film 2 are provided. 3 4 is formed.
  • an opposing substrate-side black matrix 231 is formed on the side of the opposing substrate 230.
  • a black matrix is also formed on the side of the matrix substrate, and the black matrix 23 1 on the opposite substrate side is an active matrix. It is provided to supplement the black matrix on the side of the matrix board.
  • pixel area 201 bb (first pixel area) has pixel areas 201 ab, 201 ba, 201 cb, and 201 bc (second pixel area).
  • the gates where the data line 202 a is conductively connected and the source 204 and the gate line 203 b are conductively connected are in the pixel area 201 bb.
  • the TFT 207 is constituted by the pin 207.
  • the surface element electrode 206 is a transparent electrode made of ITO as a conductive and light transmissive material, and is formed over substantially the entire pixel region 201 bb. The end is extended until it is located immediately above the data lines 202a and 202b and the gate lines 203a and 203b.
  • Each of the surface element electrodes 206 has a wide overlapping area on the side of the former gate line 203a.
  • the cross-sectional structure of this TFT 208 is such that a polycrystalline silicon layer 210 is formed on the surface side of a transparent substrate 209 supporting the entire liquid crystal display device. Except for the channel region 211, which is an intrinsic polycrystalline silicon region, the polycrystalline silicon exhibition 210 contains phosphorus as an n-type impurity. Source 204 and drain 207 are formed. On the front side of the TFT 208, a lower inter-layer insulating film 2 13 made of a silicon oxide film is deposited, and a first connection hole 2 13 a is opened therein. The data line 202 a made of aluminum is conductively connected to the source 204 through the first connection hole 2 13 a of the semiconductor device.
  • an exhibition-side inter-layer insulation film 215 is formed on the surface side of the lower debris-side interlayer insulation film 213, and this exhibition-side layer insulation layer 215 is formed.
  • a second connection hole 215a is opened in the film 215 and the lower inter-layer insulating film 213.
  • the surface electrode 20 & is conductively connected to the drain 207 via the second connection hole 2 15 a.
  • the pixel electrode 206 is located at the boundary region between the surface element region 201 bb and the adjacent surface element regions 201 ab, 201 ba, 210 bc, and 210 cb.
  • the outer edge 206 X is formed so as to be located immediately above the data lines 202 a and 202 b and the gate lines 203 a and 220 Sb. Further, in the liquid crystal display device of the present example, a molybdenum having light-shielding property and conductivity is provided on the surface side of the upper interlayer insulating film 215 and below the pixel electrode 206.
  • a silicide layer 2 16 bb (conductive light-shielding layer) is formed, and the molybdenum silicide layer 2 16 bb has a pixel area 20 lbb and a In the boundary area between the adjacent pixel areas 2 0 1 ab, 2 0 1 ba, 2 0 1 cb and 2 0 1 bc, the outer edge 2 16 X is the data line 2 0 2 a> 2 0 2 b And the gate lines are formed so as to be located directly above the gate lines 203 a and 203 b, and moreover, coincide with the outer edge 206 X of the pixel electrode 206.
  • the conductive light-shielding layer such as the molybdenum silicide layer 216 bb is similarly formed in any pixel region, but is adjacent to the pixel region 201 ab , 2 0 1 ba, 2 0 1 cb, 2 0 1 bc Molybdenum silicide layer 2 16 ab, 2 16 ba, 2 16 cb, Outer end of 2 16 bc ⁇ With 2 16 x, the molybdenum residing calendar 2 16 bb is directly above the data lines 202 a, 202 b and the gate lines 203 a, 203 b. It is in a state of being completely separated at the position.
  • the molybdenum silicide layer 2 16 bb may In this state, no potential is applied from the pixel electrode.
  • substantially the entire surface of the data line 202 a is formed by the interlayer insulating film 2 15, the ends of the molybdenum silicide layers 2 16 bb and 2 16 ba and the pixel electrode 2 Because it is covered by the edge of the data line 206, the potential applied to the data line 202a does not affect the liquid crystal on the surface side. ing.
  • the active matrix formed on the front side of the transparent substrate 209 includes the pixel electrode 206 and the morphic densitometer.
  • the alignment film 220 is formed on the surface side of the Liquid crystal is filled between the gaps ⁇ 230 and display using the orientation of the liquid crystal is enabled.
  • each molybdenum silicide exhibition 2 16 bb, 2 16 ab, 2 16 ba-, * is used as black matrix 2 16
  • the data line and the gate line have a light-shielding property
  • no black matrix is required on the counter substrate 230 side, or the data line or the gate line has a light-shielding property.
  • each of the molybdenum resid layers 2 16 bb and 2 16 ab is a transparent substrate 20 which is the same as the surface element damaged 21 0 bb and 20 ′ 1 ab Since it is built into the front side of No. 9, the positional accuracy is high, and the width of the data lines 202 a, 202 b---and the gate lines 203 a, 203 b etc. Since the width can be set to the minimum width in accordance with the size of the LCD, the aperture ratio of the liquid crystal display device can be increased.
  • the potential of the molybdenum silicide layer 2 16 bb is always in the state where the same potential as that of the surface element electrode 206 is applied. Does not disturb the alignment state of the liquid crystal, so that high display quality can be obtained.
  • the outer peripheral area of the pixel electrode 206 and the black matrix Since it is possible to match the outer peripheral range of 16, the region where the alignment of the liquid crystal is disturbed due to the wraparound of the potential from these electrodes f (Rino '; tilt domain region) is blurred.
  • Check with matrix 1 2 S Can be covered.
  • the black matrix 216 is composed of a molybdenum silicide layer 2 16 bb ⁇ which is electrically independent for each pixel region.
  • the molybdenum sulfide ⁇ 2 16 bb and the data line 202 a are short-circuited in the pixel area 201 bb Even in this state, only the point defects in the pixel region 201 bb are present, so that the reliability of the liquid crystal display device is high.
  • the display capacity in the pixel area 201 bb is reduced, and the TFT 200 having a high off-resistance is reduced. Even if the leak current is reduced by configuring the gate line 8, the display voltage tends to decrease during the non-selection period of the gate line 203b, and the display retention characteristics tend to be low.
  • the end of the pixel electrode 206 is located above the gate line 203a in the preceding stage, and a charge storage capacitor is formed between them.
  • the gate line 203a at the preceding stage is a non-selection period, and the reference potential is applied to the gate line 203a.
  • the charge can be stored in the charge storage capacitor, and the retention characteristics of the liquid crystal applied voltage in the pixel region 201 bb can be improved.
  • (a)-(c) is process sectional drawing which shows a part of manufacturing method of the liquid crystal display device of a present Example.
  • the lower interlayer insulating film 213 is first formed after the TFT 208 is formed.
  • the first connection hole 2 1 3a is formed, and a data line 202a made of aluminum is formed thereon, and the data line 202a is conductively connected to the source 204 of the TFT208.
  • the second connection hole 215 is formed in the upper interlayer insulating film 215.
  • the outer end of the upper layer or the upper layer Patterjung is performed using the mask used for patterning the layer in the above as a mask.
  • the outer end ⁇ 206 X of the surface element electrode 206 coincides with the outer end 216 X of the molybdenum silicide layer 216 bb.
  • the structure is directly above a. In the following steps, a known step can be adopted, and a description thereof will be omitted.
  • the molybdenum silicide is formed below the pixel electrode 206. There is an exhibition 2 16a and the lower layer is protected. For this reason, when a chlorine-based etchant is used for patterning ITO exhibition 206a, pits etc.
  • the etchant does not affect the data line 202a composed of the aluminum layer on the lower side. For this reason, disconnection of the data line 202a does not occur, so that the reliability of the liquid crystal display device is improved.
  • the second connection hole 215a is left with the molybdenum silicide exhibition 216a inside.
  • the pixel electrode 206 composed of the IT0 layer is removed by a molybdenum silica. Since it is conductively connected to the drain region 207 made of silicon via the lead extension 216 bb, the pixel electrode 206 and the drain region 2 are connected. Compared with the case where 07 is directly connected, the contact resistance there can be reduced, and the display quality can be improved.
  • the active matrix substrate formed by the manufacturing method shown on either side of the left and right regions in FIGS. 10 (a) to (c) also has a pixel region of 206. Is located on the upper layer side of the black matrix 2 16, but is not limited to this, and the pixel area 206 and the black matrix 2 16 It is also possible that the upper limit of the rank is reversed.
  • FIG. 11 shows an actuate new paper used for the liquid crystal display device according to the fifth embodiment of the present invention.
  • FIG. 12 is a schematic plan view showing a part of the Isubmatrix substrate, and FIG. Parts having functions corresponding to those of the liquid crystal display device according to the fourth embodiment shown in FIGS. 8 and 9 are denoted by the same reference numerals, and detailed description thereof will be omitted. Omitted.
  • the pixel region 201 bb (first surface element region) includes the surface element regions 201 ab, 201 ba, 210 cb, and 201 bc (second surface region). 2) are adjacent.
  • a TFT 208 is constituted by a source 204, a gate electrode 205 and a drain 207, and this TFT is formed.
  • a lower layer insulating film 2 13 made of a silicon oxide film is deposited.
  • a first connection hole 2 13 a and a second connection hole 2 13 b are opened in the unexposed side interlocking recording film 2 13, and the first connection hole 2 13 a
  • the data line 202 a made of aluminum is conductively connected to the source 204 through the through hole, and the surface element electrode 2 made of IT 0 is through the second connection hole 211 b. 06 is conductively connected to drain 207.
  • the surface element electrode 206 has a boundary between the surface element region 201 bb and the adjacent surface element regions 201 ab, 210 a, 210 bc, and 210 cb.
  • the outer edge ⁇ 206 X is formed inward from the formation position of the data lines 202 a and 202 b and the gate lines 203 a and 203 b. is there.
  • the liquid crystal display device of this example also has a molybdenum-silicide layer 2 16 bb (conductive light-shielding layer) having light-shielding properties and conductivity on the surface side of the surface element electrode 206. Mo!
  • the boundary layer 2 16 bb also has a boundary area between the plane element area 201 bb and the adjacent pixel areas 201 ab, 201 b, 201 bc, and 210 cb. It is formed up to the vicinity, its outer line 2 16 x, data line 20 2 a : 202 b and It is located inside the position where the gate lines 203 a and 203 b are formed, and coincides with the outer end ⁇ 206 X of the pixel electrode 206.
  • the width of the molybdenum silicide layer 2 16 bb the width of the side where the liquid crystal alignment is likely to be disturbed in the pixel region 201 bb is increased, and the disturb is generated.
  • the width W 1 on the data line 202 a of the buried silicide layer 2 16 bb should be larger than the width W 2 on the side of the data line 202 b. Even if an alignment deviation occurs, the display quality can be maintained at a high level by ensuring that the reverse tilt domain area is covered even if the deviation occurs. To minimize the decline.
  • each of the molybdenum silicide layers 2 16 bb ′ ′ ′ is used as black matrix, a transparent substrate is used.
  • the active matrix substrate formed on the side of the board 209 and the side of the opposing substrate 230 face each other, the Since the gate layer 2 16 bb is a margin in the alignment of the black matrix 2 3 1 on the opposite substrate side, the alignment accuracy does not matter.
  • the potential of the molybdenum silicide layer 216 bb is in a state where the same potential as that of the pixel electrode 206 is applied, the orientation of the liquid crystal may be disturbed. High display quality can be obtained.
  • the black matrix 216 is composed of a molybdenum-sulfide layer 216-bb---which is electrically independent for each pixel. Therefore, even if the molybdenum silicide layer 2 16 bb and the data line 202 a are short-circuited in the pixel area 201 bb, Only point defects of 1 bb are displayed-. The reliability of the liquid crystal display device is also high.
  • FIGS. 13 (a) to 13 (d) are process cross-sectional views each showing a part of the method of manufacturing the liquid crystal display device of the present example.
  • a well-known method can be used for the steps up to the formation of the TFT 208 on the transparent substrate 209, and the description thereof is omitted.
  • the TFT 208 first, after depositing the lower interlayer insulating film 2 13, the first connection hole 2 1 3 a is formed in the lower interlayer insulating film 2 13. And a second connection hole 2 13 b is formed.
  • the ITO layer 206a on which the surface element flap 206 is to be formed is formed by sputtering.
  • the outer edges 2 06 ⁇ , 2 16 x of 206 and the molybdenum silicide debris 2 16 bb are both a pixel area 201 bb and a pixel area 2 adjacent thereto.
  • the structure is the same in the vicinity of the boundary region between 0 ab, 201 ba, 201 bc, and 210 cb.
  • the plasma etching using CF 4 gas is performed in place of the Morib densiri side exhibition 216a, but in the Morib densiri side exhibition and tungsten stainless series. The same can be achieved by employing a side layer.
  • the pixel Since the outer peripheral area of the electrode 206 and the outer peripheral area of the black matrix 216 can be matched, the disturbance of the alignment that the potential from these electrodes exerts on the liquid crystal. Can be reliably covered with black matrix 2 16.
  • a molybdenum silicide exhibition 2 16a is formed.
  • a state in which the molybdenum resilient extension 216a is conductively connected to the source 204 and the drain 5207 of the TFT 208 is brought into a state.
  • the molybdenum recycle S 2 16a is patterned and the molybdenum recycles constituting the black matrix 2 16 are formed.
  • De-exhibition 2 1 6 bb is formed and the area c-1 1,
  • the molybdenum residue exhibitions 2 16 b and 2 16 c are left inside the first connection holes 2 13 a and 2 13 b.
  • the end of the molybdenum silicide exhibition 216 bb is used as a mask, and the ITO extension 206 a is patterned to form a surface element electrode 206.
  • X, 2 16 x are the boundary regions between the surface element region 201 bb and the adjacent surface element regions 201 ab, 201 b, 201 b, 210 b, and 210 cb. In the vicinity of.
  • a data line 202 a is formed on the surface side of the molybdenum resilient exhibition 2 16 b of the area d— 1, and the data line is formed.
  • the power line 202 a is conductively connected to the source 20 via the molybdenum silicide extension 216 b.
  • the data line 202 a for slaughtering aluminum is not used for the source 204 made of silicon. Since the connection is made via the extension 2 16b, it is possible to prevent silicon from being removed by the eutectic reaction with aluminum, so that the thin silicon Since 0 8 can be formed, the ⁇ N / OFF ratio can be improved.
  • the pixel electrode 206 composed of the IT layer and the drain 206 composed of silicon are formed by the molybdenum silicon. Since the conductive connection is made via the side ⁇ 2 16 c, the contact resistance can be reduced as compared with the case where the pixel electrode 206 and the drain 207 are directly connected. Display quality can be improved.
  • the pixel area 206 is located below the black matrix 216.
  • the case where it is on the exhibition side has been described, it is not limited to this, and it is also possible to make the structure opposite.
  • FIG. 14 is a schematic plan view showing a part of an active matrix substrate used in the liquid crystal display device according to Example 4 of the present invention, and FIG. -It is sectional drawing in the VI line.
  • the liquid crystal display device of this embodiment has the same basic structure as the liquid crystal display device according to the fourth embodiment, and has an active matrix substrate side and a counter substrate 20 side. Since only the type of liquid crystal to be filled is different between, the corresponding portions are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the liquid crystal display device of the present example also has a light shielding property and a conductive property on the surface side of the pixel electrode 206 in the pixel region 201b, similarly to the liquid crystal display device according to the fourth embodiment. It has a molybdenum silicide layer 2 16 bb 25 (conductive light shielding layer), and this molybdenum silicide layer 2 16 bb In the boundary area between the pixel area 2 0 1 bb and the adjacent elementary areas 2 0 1 ab, 2 0 1 ba, 2 0 1 bc, 2 0 lcb, the outer edge 2 I 6 x is Immediately above the data lines 202a and 202b and the gate lines 203a and 203b, they coincide with the outer edge ⁇ 206x of the pixel electrode 206.
  • the opposing substrate 230 is arranged so as to face the active matrix substrate having such a configuration, and a liquid crystal 21 is filled between these substrates.
  • a liquid crystal 21 is filled between these substrates.
  • an alignment film is formed on the surface side of the active matrix substrate and the counter substrate 230. Not formed. .
  • Other configurations are the same as those of the liquid crystal display device according to the fourth embodiment.
  • the type of liquid crystal is different from that of the liquid crystal display device according to Example 4, but the molybdenum silicide exhibitions 2 16 bb, 2 16 ab, 2 16 ba- Because the black matrix is used as the black matrix 2 16, no black matrix is required on the side of the counter substrate 230, or, as shown in FIG. Since it is only necessary to complementarily form the substrate-side black matrix 231, there is no problem with the alignment accuracy when the two transparent substrates face each other. Therefore, it is not necessary to provide an unnecessary margin in the width of the black matrix 2 16 and the black matrix 2 3 1 1 3 facing the opposite substrate, so that the aperture ratio of the liquid crystal display device is increased. For example, the same effects as those of the liquid crystal display device according to the fourth embodiment can be obtained.
  • FIG. 16 is a schematic plan view showing a part of the active matrix substrate used in the liquid crystal display device according to Example 7 of the present invention
  • FIG. 17 is its VII. It is sectional drawing in the -VII line.
  • the data line 301 is the same as the pixel area 301 bb (first pixel area).
  • the TFT 308 is configured by b.
  • TFT 308 is functionally equivalent to TFT TFT of the liquid crystal display device of the first embodiment.
  • the liquid crystal display device of this example is configured as a so-called inverted staggered TFT. That is, an insulating film is formed on the surface side of the transparent substrate 309 that supports the entire liquid crystal display device, and the gate electrode 305 is formed on the surface. In addition, a gate electrode insulating film 305 a and a non-doped amorphous silicon are provided on the surface side thereof.
  • I5 layer 310 and amorphous silicon layers (sources 311a and 311b) into which n-type impurities are introduced are formed, and this amorphous silicon layer is formed.
  • Sources 311a and 311b are provided with a source electrode 304a and a drain electrode 307a. Among them, the pixel electrode 303 is conducted to the drain electrode 307a via the interlayer insulating film 313.
  • a molybdenum sensor having a light-shielding property and a conductive property on the surface side of the interlayer insulating film 313 and on the lower layer side of the surface element electrode 310 is provided.
  • the molybdenum silicide layer 316 bb has a pixel region 301 bb and a pixel region SO lab adjacent thereto. , 3 0 1 ba .3 0 1 be, 3 0 1 cb
  • the outer edge 30 06 X is formed so as to be located immediately above the data lines 302 a and 302 b and the gate lines 303 a and 303 b. Have been.
  • the conductive shading such as the molybdenum silicide layer 316 bb is formed in each pixel region in the same manner, but in each case the pixel in the adjacent surface element region is formed. It is insulated and separated from the electrodes and the molten densities.
  • Other configurations are the same as those of the liquid crystal display device according to the fourth embodiment, and corresponding parts are denoted by the same reference numerals and description thereof is omitted.
  • the display principle is the same. Therefore, the same effect as that of the liquid crystal display device according to the fourth embodiment can be obtained.
  • Either no black matrix is required on the side of the substrate 330, or it may be decomposed as shown in the active matrix 331, shown on the opposite substrate side in FIG.
  • Mo! / Buden resid layer 3 Since the potential of 16 bb does not disturb the alignment state of the liquid crystal, high display quality can be obtained. Moreover, since the outer peripheral area of the pixel electrode 310 and the outer peripheral area of the black matrix 316 can be matched, the potential from these electrodes is applied to the liquid crystal. The effect that the disorder of the orientation to be applied can be surely covered with the black matrix 316 is obtained.
  • FIG. 18 is a schematic plan view showing a part of the active matrix substrate used in the liquid crystal display device according to Example 8 of the present invention, and FIG. It is sectional drawing in line 111.
  • parts having functions corresponding to those of the liquid crystal display device according to the fourth embodiment shown in FIGS. 8 and 9 are denoted by the same reference numerals.
  • a pixel region 201 bb (first pixel region) has a data line 202 a connected to a source 20.
  • the TFT 208 is constituted by the gate electrode 205 to which the gate line 203 b is conductively connected and the drain 207 to which the pixel electrode 206 is conductively connected.
  • the pixel electrode 206 is a transparent electrode made of ITO as a conductive and light-transmissive material, and is formed over substantially the entire pixel region 201 bb. It is extended until its end is located directly above the data lines 202a and 202b and the gate lines 203a and 203b.
  • Each of the pixel electrodes 206 has a large overlapping area on the side of the gate line 203 a in the preceding stage.
  • the cross-sectional structure of this pixel region 201 bb is a polycrystalline silicon formed on the surface side of a transparent substrate 209 supporting the entire liquid crystal display device. Except for the channel region 211, the layer 210 introduces phosphorus as an n-type impurity to form the source 20 and the drain 207. Has been established. On the surface of this TFT 208, an underlying inter-layer insulating film 2 13 made of a silicon oxide film is deposited, and the first connecting hole 2 13 a and the second connecting hole 2 13 The connection holes 2 1 3 b are opened.
  • the data line 202 a made of an aluminum layer is conductively connected to the source 204 through the first connection hole 211 a of the two.
  • a stacked electrode extension 214 made of ITO as a conductive and light-transmissive material is drained, similarly to the surface element electrode 206.
  • the surface of the lower interfacial insulating film 2 13 reflects irregularities corresponding to the shape of TFT 208.
  • the stacked electrode layer 214 extends to the flat region 208 a where no TFT 208 is formed (the region where no TFT 208 is formed). . Therefore, the surface of the ridge-elevating electrode extension 214 on this region 208a is flat.
  • an upper insulating film 215 made of a silicon oxide film is formed on the surface side of the transparent substrate 209, and a surface element is formed on the surface side. Electrodes 206 are formed.
  • the surface element electrode 206 is conductively connected to the seeding electrode layer 214 through the connection hole 215a of the upper layer simple insulation layer 215. 15 a is formed on a flat region 208 a on which the TFT 208 is not formed.
  • the surface element electrode 206 is conductively connected to the flat region of the stacked electrode layer 214.
  • a polyimide layer or the like may be used as the upper interlayer insulating film 215 to flatten the surface thereof to further improve the orientation of the liquid crystal.
  • a transparent substrate 209 on which a matrix array is formed and a transparent substrate on the other side on which a 5-color filter and a common electrode are formed shown in FIG.
  • the liquid crystal is sealed between them to form a liquid crystal display device.
  • the potential generated between each pixel electrode 206 is controlled to change the alignment state of the liquid crystal in each pixel region to display information.
  • a potential is applied to the pixel electrode 206 through the drain 207 of the TFT 208 and the stacked electrode layer 214.
  • a molybdenum series having a light shielding property and a conductive property is provided on the surface side of the upper interlayer insulating film 215 and the lower chip side of the pixel electrode 206.
  • the side extension 2 16 bb conductive light-shielding layer
  • the molybdenum silicide layer 2 16 bb is composed of the pixel region 20 lbb and the adjacent pixel region 20 bb.
  • a conductive light-shielding layer such as a molybdenum silicide layer 2 16 bb is similarly formed in any of the surface element regions, but the adjacent pixel regions 201 ab, Either of 2 0 1 ba, 2 0 1 cb, or 2 0 1 c, employment of the molybdenum silicide 2 16 ab, 2 16 ba, 2 16 bc, 2 16 cb
  • the molybdenum silicide layer 2 16 bb is located directly above the data lines 202 a and 202 b and the gate lines 203 a and 203 b. It is in a state of being absolutely separated.
  • each of the molybdenum silicide layers 2 16 bb '-' is used as a black matrix.
  • an actuate formed on the side of the transparent substrate 2009 new paper The matrix substrate side and the counter substrate 230 side pair!
  • the molybdenum silicide layer 2 16 bb serves as a margin for the alignment of the counter substrate-side black matrix 2 31, and the alignment accuracy does not matter.
  • the potential of the molybdenum silicide layer 2 16 bb is in a state where the same potential as that of the surface element electrode 206 is applied, and thus does not disturb the alignment state of the liquid crystal. Quality is obtained.
  • the black matrix 216 is composed of the molybdenum reside layer 216 bb--* which is electrically independent for each surface element.
  • the display point of only this surface element region 201 bb is displayed. Since it is only a defect, the reliability of the liquid crystal display device is also high.
  • the data ⁇ 202 a is formed on the lower interlayer insulating film 213, and the thin film transistor is formed through the first connection hole 213 a.
  • the conductive electrode is connected to the source 208 of the chip 208, while the surface electrode 206 is placed on the upper electrode with the electrode stacked as a pad. It is formed on the interlayer insulating film 215. That is, since the data line 202 a and the pixel electrode 206 are formed on different extensions, there is no danger of short-circuit. Therefore, the end portion 206 X of the planar electrode 206 can be arranged to a position above the data line 202 a.
  • the vicinity of the data line 202 a can also be used as a display unit. Therefore, the aperture ratio of the plane element region 201bb is high.
  • the planar electrode 206 exerts a shield effect on the data line 202a, the potential of the data line 202a does not disturb the alignment of the liquid crystal. Therefore, the display quality is improved.
  • the stacked electrode layers 214 are electrically conductive, and are therefore useful for forming a matrix array. It does not cause any trouble and differs from the case where the metal layer is used as a stacked electrode layer
  • the pixel area 206 is expanded even if the stacked electrode layer 214 is expanded so that the pixel area 206 is easily conductively connected.
  • the aperture ratio of 201 bb is not sacrificed.
  • the pixel electrode 206 is in a state of being stacked via the stacked electrode extension 214, the lower and upper interlayer insulating films 2 13 and
  • connection holes 2 13 b and 2 15 a of 2 15 have a structure with a low aspect ratio, the inside of the connection holes 2 13 b and 2 15 a The reliability of the conductive connection part is high.
  • the stacked electrode layer 214 uses ITO as in the case of the pixel electrode 206, the stacked electrode layer 214 and the pixel electrode
  • connection resistance with 206 is low. Therefore, the resistance between the drain 207 and the pixel electrode 206 can maintain a low level. Furthermore, the surface side of the stacked electrode layer 214 and the upper-side debris insulating film 215 has a G3 protrusion reflecting the shape of the TFT 208, but the upper-side interlayer insulating film. Since the connection hole 2 15 a of 2 15 is formed on the flat region 208 a where no TFT 208 is formed, the stacked electrode layer 214 and the pixel electrode 206 are not formed. The reliability of the contact is high, and the contact resistance is low. Such a connection structure also has the effect of raising the flat part and flattening the surface of the pixel electrode 206 to improve the alignment state of the liquid crystal.
  • the display capacity in the pixel area 201 bb is reduced, and the TFT 200 having a high off-resistance is reduced. Even if the leakage current is reduced by configuring the circuit 8, the display voltage tends to decrease during the non-selection period of the gate line 203b, and the display retention characteristics tend to decrease. .
  • the liquid crystal display of this example In the device, the end of the planar element electrode 206 is located above the former gate line 203a, and a charge storage capacitor is formed between them.
  • the former gate line 203 a is a non-selection period, and the reference potential is applied to the gate line 203 a.
  • the charge can be stored in the charge storage capacitor, and the retention characteristics of the liquid crystal application voltage in the surface element region 201 bb can be improved.
  • the surface element electrode 206 is formed so as to have a wide overlapping surface on the side of the former gate electrode 203a, so that the effect of improving the holding characteristics is remarkable. .
  • FIG. 20 is a schematic plan view showing a part of an active matrix substrate used in a liquid crystal display device according to Embodiment 9 of the present invention.
  • FIG. 21 is a cross-sectional view taken along line IX-IX of FIG. FIG.
  • each part corresponds to the liquid crystal display device according to the fourth embodiment shown in FIGS. 8 and 9 or the liquid crystal display device according to the eighth embodiment shown in FIGS. 18 and 19.
  • the same reference numerals are given to portions having the function of performing the above, and detailed description thereof will be omitted.
  • the pixel region 2 1 bb includes a source 204 to which the data line 202 a is conductively connected, a gate electrode 205 to which the gate line 203 b is conductively connected, and The drain 207 to which the pixel electrode 206 is conductively connected forms a TFT 208.
  • the surface element electrode 206 is a transparent electrode made of ITO as a conductive and light-transmissive material, and is formed over substantially the entire surface area 201 b. Section is the data line 202 a, 202 b and the gate line 203 a, 20
  • Each pixel electrode 206 has a wide overlapping area on the side of the gate line 203 a in the previous stage. You.
  • the cross-sectional structure of this pixel region 201 bb is obtained by adding a source except for the channel region 211 to the polycrystalline silicon layer 210 formed on the front side of the transparent substrate 209.
  • a drain 204 and a drain 207 are formed.
  • the data line 202 a made of aluminum is conductively connected to the source 204 via the first connection hole 211 a of the two.
  • the stacked electrode extension 214 is conductively connected to the drain 207 via the second connection hole 213b.
  • the surface of the underlying interlayer insulating film 2 13 reflects the irregularities corresponding to the shape of the TFT 208, but the stacked electrode extension 214 has the TFT 208 formed. It extends to a flat area 208 a (not a TFT 208 non-formation area). Therefore, the surface of the stacked electrode layer 214 on this region 20 ⁇ a is flat.
  • an overhanging insulating film 215 made of a silicon oxide film is formed, and on the surface side, a pixel electrode 206 is formed. You.
  • the pixel electrode 206 is electrically conductively connected to the stacked electrode layer 214 through the connection hole 215a of the upper layer ⁇ insulating film 215. a is formed on a flat region 208 a on which the TFT 208 is not formed. For this reason, the pixel electrode 206 is conductively connected to the flat region of the stacked electrode layer 214.
  • the data line 202a is formed of an aluminum layer.
  • the lower first data line 202 a, and the upper second data line 202 az composed of a molybdenum silicide layer form a paper sheet. It has a redundant wiring structure.
  • the stacked electrode layer 2 14 also has the first stacked electrode extension 21 a on the lower debris side formed by aluminum expansion and the second stacked electrode layer 21 a formed on the molybdenum silicide layer. It consists of stacked electrode exhibitions 2 14 b. Moreover, the source extension 202a and the stacked electrode extension 214 are in the same exhibition, and the first data line 202a, and the first stacked electrode extension 214a are different from each other. In this case, the second data line 202 a 2 and the second stacked electrode layer 214 b are simultaneously formed.
  • the material for forming the second data line 202 a 2 and the second stacked electrode layer 214 b is an etchant for patterning the pixel electrode 206.
  • titanium silicide, tungsten silicide, tungsten silicide, titanium, tungsten, tantalum, Titanium nitride or the like can be used as materials that do not dissolve in the metal.
  • a light-blocking and conductive Mobdenum on the front side of the exhibition side insulating film 215 and under the surface element electrode 206, there is provided a light-blocking and conductive Mobdenum.
  • a silicide layer 216 bb (conductive shade) is formed.
  • the molybdenum silicide layer 216 bb is composed of a surface element region 20 lbb and a pixel region adjacent thereto.
  • the outer edge 216 X is the data line 202 a, 202 b and the gate line 2 It is formed so as to be located immediately above 0 3 a, 203 b, and coincides with the outer end ⁇ 206 X of the surface element electrode 206.
  • the conductive light-shielding layer such as the molybdenum resid layer 2 16 bb is formed in each pixel region in the same manner, but the adjacent surface element regions 201 ab and 20 Any of the molybdenum silicide layers of 1 ba, 2 0 1 cb, 2 0 1 bc 2 16 ab, 2 16 ba, 2 16
  • the outer edges 2 16 x of cb, 2 16 bc and the molybdenum silicide layer 2 16 bb are connected to the data lines 20 2 a, 20 2 b and the gate lines 20. It is in a state of being absolutely separated at the position directly above 3a and 203b.
  • each of the molybdenum silicide layers 2 16 bb ⁇ ′ ′ is used as black matrix. Therefore, when the active matrix substrate formed on the side of the transparent substrate 209 and the counter substrate are opposed to each other, the alignment accuracy does not matter. In addition, since the potential of the molybdenum silicide layer 216 bb is in a state where the same potential as the pixel electrode 206 is applied, it may disturb the alignment state of the liquid crystal. Since there is no display, high display quality can be obtained.
  • the black matrix 216 is composed of a molybdenum sulfide exhibition 216 bb that is electrically independent for each pixel.
  • the stacked electrode layer 214 also has a first stacked electrode layer 214a composed of an aluminum layer and a second stacked electrode layer composed of a molybdenum silicide layer.
  • the pixel electrode 206 composed of the ITO layer and the second electrode layer 214b is formed through the second stacked electrode layer 214b composed of the molybdenum silicide layer.
  • the conductive layer is electrically connected to the first stacked electrode layer 214a composed of an aluminum layer. Therefore, the molybdenum silicide layer is composed of the IT0 layer and the aluminum layer.
  • the electrode extension 214 b is formed, the electrode extension 210 is not affected by the etching when the surface element electrode 206 is formed by etching.
  • the data line 202a and the surface element electrode 206 are formed on different extensions, there is no danger of short-circuit. Therefore, since the upper part 206 x of the pixel electrode 206 can be arranged to a position above the data line 202 a, the aperture ratio as much as possible can be secured. In addition, since the pixel electrode 206 reduces the shielding effect on the data line 202a, the potential of the data line 202a does not disturb the alignment of the liquid crystal. Therefore, the display quality is improved.
  • connection holes 2 1 3 b of the lower-layer and upper-layer inter-layer insulating films 2 13 and 2 15 are provided.
  • 215a have a structure with a low aspect ratio, so that the reliability of the conductive connection portion inside the connection holes 2113b, 215a is high.
  • the surface side of the stacked electrode layer 2 14 and the upper layer interlayer insulating film 2 15 has a D3 convex reflecting the shape of the TFT 208, but the upper layer side interlayer insulating film 2 1 5 5 is formed on the flat region 208 a where the TFT 208 is not formed, so that the contact between the stacked electrode layer 21 and the planar electrode 206 is formed.
  • Such a connection structure also has the effect of raising the level of the flat portion, flattening the surface of the planar element electrode 206, and improving the alignment state of the liquid crystal.
  • the end of the surface element electrode 206 is located above the former gate line 203a, and the surface element electrode 206 is connected to the former stage. Since the gate electrode 203a is formed to have a large overlapping area on the side of the gate electrode 203a, the effect of improving the holding characteristics is remarkable.
  • Example 10
  • FIG. 22 is a schematic plan view showing a part of an active matrix substrate used in the liquid crystal display device according to Embodiment 10 of the present invention, and FIG. It is sectional drawing in an X-ray.
  • parts having functions corresponding to those of the liquid crystal display device according to the first embodiment shown in FIGS. 1 and 2 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the vertical data lines 102 a, 102 b b (signal lines) and the horizontal gate lines 103 b> 103 b-- (Scanning lines) are arranged in a grid pattern, and the pixel areas 101 aa, 101 ab, 101 ac, 101 ba, 101 bb And the matrix array is configured.
  • the TFT 108 is constituted by the drain 107 to which the pixel electrode 106 is conductively connected.
  • the pixel electrode 106 is a transparent electrode made of ITO as a conductive and light-transmissive material, and is formed over substantially the entire pixel region 101 bb. .
  • a lower inter-layer insulating film 113 made of a silicon oxide film is deposited, which includes a first connection hole 113a and a first connection hole 113a.
  • the second connection hole 113 b is opened.
  • the data line 102a composed of an aluminum layer is conductively connected to the source 104 via the first connection hole 113a.
  • the pixel electrode 106 is conductively connected to the drain 107 via the second connection hole 113b.
  • an upper interlayer insulating film 115 made of a silicon oxide film is formed on the surface side of the transparent substrate 109, and a molybdenum silicide is formed on the upper surface thereof.
  • Layer 11 Gbb is formed ing.
  • the molybdenum silicide exhibition 1 16 bb is conductively connected to the surface element electrode 106 via the connection hole 1 15 a of the upper interlayer insulating film 1 15.
  • the connection hole 115a is defined as a flat region 108a on which no TFT 108 is formed, and is diagonal to the position where the TFT 108 is formed in the surface element region 101bb. Formed at the location. For this reason, the molybdenum residue sludge 116 bb is conductively connected to the flat area of the surface element electrode 106.
  • the gate electrode 105 has a thickness of 1 ⁇ 10 2 ° Z cm 3 or less diffused into the polycrystalline silicon, and the thickness is 1 mm.
  • a gate electrode having such a two-layer structure is formed by first forming a polycrystalline silicon film at a thickness of 100 OA and then adding oxygen oxychloride thereto in an oxygen and nitrogen atmosphere.
  • a molybdenum silicide exhibition of 2000 persons is sputter-formed to form an upper gate electrode layer.
  • a material obtained by ⁇ the Ichito electrode Exhibition 1 0 5 b, CF 4 - is obtained by Dora Lee et Tsu Chi ring with 0 2 based gas.
  • the value of X is 2.0 to 3.5. It is preferable to set this value, and if the value is larger than this range, the resistance value will be large, and being close to 2.5 will prevent the occurrence of cracks. Suitable for.
  • a tungsten silicide or titanium silicide can be employed.
  • the molybdenum silicide exhibition 1 16 bb aligns the black matrix on the opposing substrate side. Alignment accuracy does not matter as a margin in the system.
  • the potential of the molybdenum silicide layer 1 16 bb is in the state where the same potential as that of the pixel electrode 106 is applied, it does not disturb the alignment state of the liquid crystal. Therefore, high display quality can be obtained.
  • the black matrix 116 is electrically independent for each pixel, the black matrix 112-bb in the pixel area 101 bb is not used. Even if bb and the data line 102a are in a short-circuit state, they will be display point defects.
  • the gate electrode 105 is formed of a lower gate electrode having a thickness of not more than 1500 persons, in which phosphorus is diffused into polycrystalline silicon extension. Adopts a polyside structure of layer 105 a and upper gate electrode layer 105 b composed of a molybdenum silicide layer with a thickness of 200 OA or less.
  • the gate electrode 105 and the gate lines 103a, 103 The resistance of b has been reduced.
  • the upper interlayer insulating film 115 has irregularities reflecting the shape of the TFT 108, the upper interlayer insulating film 115 is connected.
  • the hole 115a is a flat area 108a where no TFT 108 is formed, and is located diagonally to the formation position of the TFT 108 in the pixel area 101bb. Because it is formed, molybdenum silicide New paper The reliability of the contact between the exhibition 1 16 bb and the surface element electrode 106 is high.
  • FIG. 24 is a schematic plan view showing a part of an active matrix substrate used for the liquid crystal display device according to Example 11 of the present invention
  • FIG. 25 is a plan view thereof. It is sectional drawing in a line.
  • parts having functions corresponding to those of the liquid crystal display device according to the eighth embodiment shown in FIGS. 18 and 19 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the channel region 211 is formed on the polycrystalline silicon layer 210 formed on the surface side of the transparent substrate 209 in the surface element region 201 bb. Except for the introduction of phosphorus as an n-type impurity, source 204 and drain 207 are formed.
  • an underlying inter-layer insulating film 2 13 made of a silicon oxide film is deposited, in which a first connection hole 2 13 a and a second The connection holes 2 1 3 b are opened.
  • the data line 202a is conductively connected to the source 204 via the first connection hole 211a.
  • a stacked electrode 214 consisting of a chromium extension as an acid-resistant metal wiring extension is conductively connected to the drain 207.
  • the relationship between the formation position of the connection hole 2 13 b and the formation position of the connection hole 2 15 a is such that the connection hole 2 15 a is connected to the connection hole 2 13 b and the gate electrode 205. It is easily located.
  • a molybdenum having light-shielding properties and conductivity is provided on the front side of the exhibition side insulation film 211 and below the pixel electrode 206.
  • a residing layer 216 bb (conductive light-shielding layer) is formed, and the molybdenum residing layer 216 bb includes a pixel region 201 bb and a pixel region adjacent thereto.
  • the conductive light-shielding layer such as the molybdenum silicide application 2 16 bb is similarly formed in any pixel region, but is adjacent to the pixel region 201 ab > Outer edge of the molybdenum silicide layer of 2 0 1 ba, 2 0 1 cb, 2 0 1 bc 2 1 6 ab, 2 1 6 ba, 2 1 6 cb, 2 1 6 bc ⁇ With 2 16 x, the molybdenum silicide layer 2 16 bb is directly above the data lines 202 a and 202 b and the gate lines 203 a and 203 b. It is in a state of being completely separated at the position.
  • a driving circuit for driving the active matrix array is also provided on the front side of the transparent substrate 209, as shown in FIGS. It is formed with CMOS planes as shown in Fig. 27.
  • FIG. 26 is a cross-sectional view of a CMOS circuit of the drive circuit
  • FIG. 27 is a plan view thereof.
  • the n-channel type TFT 410 and the p-channel type TFT 420 are formed simultaneously with the active matrix side.
  • the gate electrode 205, the data line 202a and the pixel electrode 2.06 are applied, with the lower interlayer insulating film 213 or the upper layer between each layer.
  • the side interlayer insulating film 215 Utilizing the fact that the side interlayer insulating film 215 is provided, a multilayer wiring structure is also formed on the driving surface side. That is, the drive surface side and the active matrix side are defined as the drive circuit side gate electrode 4 41, the drive circuit side gate electrode wiring layer 4 4 2, and the lower interlayer insulation film 2 1 3 Up to the formation process, the processes are formed by using each process together.
  • connection holes 4 15 a and 4 15 b are formed for the upper interposed insulating film 2 15 and the lower interposed insulating film 2 13 and these connection holes 4 15 Conducting connection of aluminum wiring line 430 to drains 417, 427 of n-channel TFT 410 and p-channel TFT 420 via a, 15b It is like that.
  • the surface protective layer 230 is formed on the surface side of the aluminum wiring layer 43.
  • each of the molybdenum residue exhibitions 2 16 bb--' is used as black matrix, so that the liquid crystal display device according to the eighth embodiment is used.
  • the following effects are also obtained. That is, on the active matrix side, the gate electrode 205, the data line 202a, and the pixel electrode 206 are disposed between the respective layers between the underlying interlayer insulating film 211 and the upper layer. Utilizing the fact that it has an unexposed insulating film 215, the drains 417, 422 of the n-channel TFT 410 and the p-channel TFT 422 are used.
  • the aluminum wiring layer 43 for 7 is formed with a multi-layer wiring structure, problems such as short circuits between wiring lines do not occur. Also, because of the multi-layer wiring structure, the area required to form a drive circuit having a ⁇ channel type TFT 410 and a ⁇ channel type TFT 420 can be reduced, and If the area is the same, the surface element region can be expanded, and if the area on the surface element side is the same, the entire substrate, that is, the liquid crystal display device can be reduced in size.
  • the data is displayed on the boundary region with the adjacent surface element region.
  • Data lines, gate lines, and pixel electrodes in the adjacent pixel area, while the pixel electrodes in the same pixel area have a conductive light-blocking layer formed to be conductively connected.
  • a characteristic is that a black matrix is constituted by these conductive light-shielding layers. Therefore, the present invention
  • the black matrix is formed along with the matrix array on the surface side of the transparent substrate, the boundary region between the pixel regions and the black matrix are formed. Are aligned with high accuracy. Therefore, the margin of the width of the black matrix can be minimized, so that the aperture ratio can be improved.
  • the conductive light-shielding layer is conductively connected to only the pixel electrode in the same pixel region, the same potential is always applied to the pixel electrode. Therefore, the potential of the black matrix does not disturb the alignment state of the liquid crystal existing between the pixel electrode and the common electrode, and the display quality is high. Furthermore, since the conductive light-shielding layer is formed electrically independently for each pixel region, the conductive light-shielding layer and the data are formed in one pixel region.
  • the conductive light-shielding layers are connected to each other. Manufacturing process because they are not placed close together over a wide area
  • the data line formed on the lower interlayer insulating film is A surface element electrode formed on an electrically conductive and light-transmissive stacked electrode layer and formed on an overlying side interlayer insulating film, the end of which is formed to a position above the data line.
  • the data line and the surface element electrode are formed on different interlayer start films, even if the pixel electrode is extended above the data line, no short circuit occurs between them. Therefore, since the vicinity of the data line can also be used as the display section, the aperture ratio in the area is high. Further, since the surface element electrode generates a shield effect for the data line, the potential of the data line does not disturb the alignment of the liquid crystal. Therefore, the quality of display is improved.
  • the lift-up electrode layer can be formed to extend to a region suitable for conductive connection with the surface element electrode.
  • the structure is conductively connected in the flat region, so the reliability of those connection parts is high.
  • the surface of the surface element electrode is flattened, and the effect of improving the alignment state of the liquid crystal is exhibited.
  • this gate line and the surface element electrode form a charge storage capacitor. The retention characteristics are improved.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

明 細 害 液晶表示装置およびその製造方法 技術分野
- 本発明は液晶表示装置に関し、 特に、 ア ク テ ィ ブマ ト リ ク ス基板の 側に形成したブラ ッ ク マ ト リ ク ス の構造技術に関する。 背景技術
代表的なフ ラ ッ トパネル型ディ スプ レ イ である液晶表示装置におい ては、 第 2 8図および第 2 9図に示すよ う に、 画像信号を供給するデ ータ線 （ソ ース線） 5 0 2 a , 5 0 2 1) · · · および走査信号を伝達 するゲー ト線 5 0 3 a , 5 0 3 b · · · が格子状に配置されて、 各面 素領域 5 0 1 a a , 5 0 l a b - · · が区画形成された一方側の透明 基板と、 共通電極 5 3 3が形成された他方側の透明基板 5 3 0 (対向 基板） との間に液晶 5 4 0 が封入されており 、 共通電極 5 3 3 と各画 素領域 5 0 1 a a , 5 0 l a b - · · の画素電極 5 0 6 と の間に薄膜 ト ラ ンジス タ （T F T ) 5 0 8 を介して印加される電位を制御して、 画素領域 5 0 1 a a， 5 0 1 a b · . ' 毎の液晶の配向状態を変える よ う にな つている。 こ のよ う な液晶表示装置においては、 た とえば、 第 2 9図に示すよ う に、 データ線 5 0 2 a と画素電極 5 0 6 と の隙間 からの光の漏れ （矢印 Aで示す。 ） が表示の品位を低下させて しま う という問題点がある。 また、 データ線 5 0 2 a と画素電極 5 0 6 との 間の電界の影響によ って液晶の配向状態が乱れる リ バー ス チル ト ドメ ィ ン領域が画素電極 5 0 6 の外端縁よ り 内側に発生し、 その領域に起 \\Ό 93/11455 一 2 因して、 表示の品位が低下する という問題点もある。 このため、 面素 毎の表示の精彩度を高める目的に、 共通電極 5 3 3が形成された他方 側の透明基板 5 3 0 に、 画素領域間の堍界領域に対応して遮光性のブ ラ ッ ク マ ト リ ク ス 5 3 1 を形成し、 この画素領域間の境界領域にブラ ッ クマ ト リ ク ス 5 3 1 が位置するよ う に 2枚の透明基板 5 0 9 , 5 3 0を対向させて表示の品位を確保している。 こ こで、 各面素領域間の 境舁镇域とブラ ッ クマ ト リ ク ス 5 3 1 との間に位置ずれが発生してい ると、 表示の品 Tが低下するため、 ブラ ッ クマ ト リ クス 5 3 1 の幅に マージンもたせて上述の位置ずれが発生するこ とを防止している。
しかしながら、 液晶表示装置に対しては、 面面の大型化と共に、 表 示の高品質化が要求されている状況下にあって、 従来のようにブラ ッ クマ ト リ ク スの幅をマー ジ ンをもつように広げておく こ とは、 面素頟 域における開口率 （表示可能な領域の面稹比） の低下を招来し、 表示 品 ¾の向上を妨げる という問題点がある。 そこで、 本願発明者は、 マ ト リ クスア レイが形成された透明基板の側にブラ ッ クマ ト リ ク ス も形 成しておく こ とによ って、 画素領域間の境界領域とブラ ックマ ト リク ス との位置ずれを防止し、 ブラ ッ ク マ ト リ ク スの幅を必要最小限の幅 に設定可能とするこ とを提案する ものである。 この提案に沿って、 本 願発明者が最初に案出したものは、 第 3 0図および第 3 1図に比較例 と して示す液晶表示装置である。 これらの図において、 透明基板 5 0 9 の表面側にはデータ線 5 0 2 a , 5 0 2 b - · · およびゲー ト線 5 0 3 a , 5 0 3 b - · ' が格子状に配置されて各画素領域 5 0 1 a a , 5 0 l a b ' · - が区面形成されており、 これらの各面素領域 5 0 1 a a , 5 0 1 a b - ' ' の境界領域に沿ってブラ ッ クマ ト ク ス 5 1 7が形成されている。 こ こて、 ブラ ッ クマ ト リ クス 5 1 ？ は、 たとえ ば、 画素領域 5 0 1 b b において、 デー タ 線 5 0 2 a が導電接続する ソ ー ス 5 0 4 、 ゲ— ト 線 5 0 3 a が導電接続するゲー ト 電極 5 0 5 お よび画素電極 5 0 6 が導電接続する ド レ イ ン 5 0 7 によ っ て構成され た T F T 5 0 8 の表面側に層間絶緣膜 5 1 3 , 5 1 5 を介 して形成さ れてお り 、 データ線 5 0 2 a , ゲー ト 線 5 0 3 a および画素電極 5 0 6 のいずれと も絶緣分離された状態にあ る。 こ のよ う な構成の液晶表 示装置においては、 ブ ラ ッ ク マ ト リ ク ス 5 1 7 の幅に不必要なマー ジ ンを設けな く と も、 各画素領域と ブ ラ ッ ク マ ト リ ク ス 5 1 7 と を高い 精度で位置合わせでき るので、 液晶表示装置の開口率が犠牲にな る こ とがない。 しかしながら、 こ の液晶表示装置において は、 以下のよ う な新たな問題がある。 ブ ラ ッ ク マ ト リ ク ス 5 1 7 には、 いずれの電位 も印加されてお らず、 フ ロ ーテ ィ ング状態にあ るため、 液晶表示装置 の動作状態によ って、 ブラ ッ ク マ ト リ ク ス 5 1 7 の電位が変動 し、 こ の電位の変動によ って画素電極 5 0 6 と他方側の透明基板の共通電極 との間に存在する液晶の配向状態が乱れて、 表示の品賓を低下させて しま う 。 ま た、 いずれの画素領域 5 0 1 a a , 5 0 1 a b · · ' に対 するブラ ッ ク マ ト リ ク ス 5 1 7 も共通であるため、 た とえば、 ブラ ッ ク マ ト リ ク ス 5 1 7 が面素領域 5 0 1 b b の画素電極 5 0 6 , データ 線 5 0 2 a , 5 0 2 b ま た はゲー ト 線 5 0 3 a , 5 0 3 b な ど と短絡 してい る と、 液晶表示装置全体が表示不良にな っ て しま う 。 発明の開示
以上の問題点に鑑みて、 本発明において は、 マ ト リ ク ス ア レ イ と同 一基板上に形成されたブ ラ ッ ク マ ト リ ク ス の構造を最適化する こ と に よ り 、 表示の品質や信頼性などを犠牲とする こ と な く 、 開口率を向上 可能な液晶表示装置を実現する目的に、 液晶表示装置に対して以下の 手段を講じてある。
すなわち、 本発明に係る液晶表示装置においては、 透明基板の表面 側でデータ線およびゲー ト線によって区面形成された各面素領域のう ちの第 1 の面素領域には、 データ線に導電接続するソースおよびゲー ト線に導電接続するゲー ト電極を備える薄膜ト ラ ンジスタ と、 この薄 膜 ト ラ ンジスタの ド レイ ンを介して電位が印加可能な面素電極と、 こ の画素領域に隣接する第 2 の面素領域との境界領域側に形成されてブ ラ ッ クマ ト リ クスを構成し、 データ線， ゲー ト線および第 2 の画素領
I 0 域の面素電桎から絶縁分離されている一方、 第 1 の面素領域の面素電 極には導電接続する導電性遮光展とを設けたことに基本的な特徵を有 する。
こ こで、 導電性遮光屠は、 その外端縁が第 1 の面素領域と第 2 の面 素領域との境界領域上にあるようにするこ とが好ましい。
また、 導電性遮光層については、 第 1 の面素領域において、 第 2 の 面素領域とのいずれの境界領域側にも導電性遮光層を設け、 この導電 性遮光展によって、 第 1 の画素領域が第 2 の面素領域から区面されて いる構造、 または、 第 1 の画素領域において、 第 2 の面素領域との境 界領域のう ちの 2つの境界領域側に導電性遮光層を設け、 この導電性
Z 0 遮光展および他の 2つの境界領域側にある第 2 の面素領域側の導電性 遮光展によつて、 第 1 の画素領域が第 2の面素領域から区画されてい る構造を採用する こ とができ る。
本発明において、 データ線の表面側略全体が、 対応する第 1 の画素 領域の導電性遮光層およびこのデータ線を介して隣接する第 2 の画素 領域側の導電性遮光雇の う ちの少な く と もいずれか一方の導電性遮光 層によ って展間絶緣膜を介 して覆われた状態に してあ る こ とが好ま し い o
こ こで、 画素電極および導電性遮光展の構成について は、 面素電極 および導電性遮光眉のう ちの一方側が展間絶縁膜の接続孔を介 して ド レ イ ンに導電接続し、 こ の一方側に他方側が導電接続する構造、 ま た は、 画素電極と導電性遮光展とが、 層間絶縁膜たる下層側層間絶縁膜 の表面側に形成された上層側餍間絶縁膜を介して形成され、 こ の上層 側展間絶緣膜の接続孔を介 して導電接続している構造を採用する こ と ができ る。
また、 画素電極および導電性遮光層のう ちの一方側が、 他方側の表 面上に形成されて互いに導電接続している構造も採用する こ とができ る。 この場合には、 画素電極および導電性遮光眉は、 互いに外端縁が 略一致している こ とが好ま しい。 それには、 液晶表示装置の製造方法 において、 画素電極および導電性遮光層のう ちの下層側にある屑に対 するパターユング工程では、 上層側にある層の外端縁および上層側に ある屑のパタ ーユ ングに用いたマス ク をマス ク と してパタ ーユ ングを 行う。
本発明において、 画素電極および導電性遮光層のう ちの一方側が、 層藺絶緣膜の接続孔を介して ド レ イ ン に導電接続する導電性を備えた 積み上げ電極層を介して ド レ イ ン に導電接続し、 こ の一方側に他方側 が導電接続している構造を採用する こ とが好ま しい。 こ の場合には、 積み上げ電極層が光透過性も備えている こ と、 た とえば、 積み上げ電 極層も I T O層から構成されている こ とが好ま しい。
また、 積み上げ電極層を有する構造を採用 した場合には、 画素電極 は、 その外端縁がデータ線の上方にまで拡張して、 その形成領域を広 新た な甩紙 く確保するこ とができ る点で好ま しい。
こ こで、 積み上げ電極展の構成については、 稜み上げ電極層を薄膜 ト ラ ンジスタ の非形成領域まで拡張して形成し、 この非形成領域上で. すなわち、 薄膜 ト ラ ンジスタによる凹凸が反映されていない平坦な頷 域上で、 面素電極と積み上げ電極展とが導電接続しているこ とが好ま しい。
本発明において、 データ線については、 薄膜 ト ラ ンジスタ のソ ース に層藺絶緣膜の第 1 の接続孔を介して導電接続する第 1 のデータ線お よびこの第 1 のデータ線表面に導電接続して多重配線構造を構成する 第 2 のデータ線とで構成する一方、 積み上げ電極展については、 薄膜 ト ラ ンジスタの ド レイ ンに層間絶縁膜の第 2 の接続孔を介して導電接 続する第 1 の積み上げ電極展ぉよびこの第 1 の積み上げ電極展表面に 導電接続する第 2 の'積み上げ電極層とで構成するこ とが好ま しい。 こ の場合には、 第 1 のデータ線と第 1 の積み上げ電柽展とを同一材料で 構成し、 第 2 のデータ線と第 2 の積み上げ電極層とを同一材料で構成 するこ とが、 互いの工程を援用し合って形成してい く こ とができる点 で好ま しい。
また、 第 1 および第 2 の画素領域を備えるアク ティ ブマ ト リ タスと 同一基板上に形成された駆動回路においては、 アクティ ブマ ト リ クス 側に形成された層間铯縁膜と同層の展間絶縁膜を介して配線層が導電 接続する多層配線構造をも って構成する こ とが好ま しい。
本発明において、 ゲー ト電極およびゲー ト線については、 真性の多 結晶シ リ コ ンまたは 1 X 1 0 2。 /cm 3 以下の リ ンを龠む多結晶シリ コ ン層と、 こ の多結晶シリ コ ン層の表面上に形成されて多重配線構造を 構成する高融点金属の硅化物層とで構成する こ とが好ま しい。 こ の場 合には、 液晶表示装置の製造方法において、 透明基板の表面側に ソ一 ス . ド レ イ ン領域およびチ ャ ネ ル領域となる第 1 の多結晶シ リ コ ン膜 を形成する工程と、 こ の多結晶シ リ コ ン膜の表面にゲー ト電極絶縁膜 を形成する工程と、 ゲー ト電極およびゲー ト線の下屠側となる第 2 の 多結晶シ リ コ ン膜を堆積する工程と、 つぎに、 第 2 の多結晶シ リ コ ン 膜に 8 5 0 'C以下の温度で リ ン拡散を行う工程と、 つぎに、 ゲー ト電 極およびゲー ト線の上屠側となる高融点金属の硅化物層を堆積するェ 程と、 つぎに、 第 2 の多結晶シ リ コ ン膜および高融点金属の硅化物層 を同時にパターユ ン グ してゲー ト電極およびゲー ト線を形成する工程 とを行う。
本発明においては、 保持容量を構成する目的に、 面素電極および導 電性遮光層のう ちの少な く と も一方は、 そ の前段側ゲー ト線側の外端 緣がそれに隣接する前段側ゲー ト線の上方に位置するよ う に して重畳 部分を構成する こ とが好ま しい。 図面の簡単な説明
第 1 図は、 本発明の実施例 1 に係る液晶表示装置のマ ト リ ク ス ァ レ ィ の一部を示す平面図である。
第 2図は、 第 1 図の I ― I 線における断面図である。
第 3図は、 本発明の実施例 2 に係る液晶表示装置のマ ト リ ク ス ァ レ ィ の一部を示す平面図である。
第 4図は、 第 3図の I I— I I線における断面図である。
第 5図は、 本発明の実施例 3 に係る液晶表示装置のマ ト リ ク ス ァ レ ィ の一部を示す平面図である。
第 6図は、 第 5図の I I I一 1 1 1 線における斷面図である。 一 δ 第 7図は、 本発明の実施例 3 の変形例に係る液晶表示装置のマ ト リ クスァ レ イ の平面の模式図である。
第 8図は、 本究明の実施例 4に係る液晶表示装置のマ ト リ ク ス ァ レ ィ の一部を示す平面図である。
第 9図は、 第 8図の IV— IV線における断面図である。
第 1 0図 （ a ) 〜 ( c ) のいずれも、 第 8図に示す液晶表示装置の 製造方法の一部を示す工程断面図である。
第 1 1図は、 本発明の実施例 5 に係る液晶表示装置のマ ト リ ク スァ レイ の一部を示す平面図である。
第 1 2図は、 第 1 1図の V— V線における断面図である。
第 1 3図 （ a ) 〜 （ d ) のいずれも、 第 1 1図に示す液晶表示装置 の製造方法の一部を示す工程断面図である。
第 1 4図は、 本発明の実施例 6に係る液晶表示装置のマ ト リ ク ス ァ レ イ の一部を示す平面図である。
第 1 5図は、 第 1 4図の VI— VI線における断面図である。
第 1 6図は、 本発明の実施例 7 に係る液晶表示装置のマ ト リ ク スァ レ イ の一部を示す平面図である。
第 1 7図は、 第 1 6図の VII— VII線における断面図である。
第 1 8図は、 本発明の実施例 8に係る液晶表示装置のマ ト リ ク スァ レイ の一部を示す平面図である。
第 1 9図は、 第 1 8図の VIII—VIII線における断面図である。
第 2 0図は、 本発明の実施例 9に係る液晶表示装置のマ ト リ ク ス ァ レ イ の一部を示す平面図である。
第 2 1図は、 第 2 0図の IX— IX線における断面図である。
第 2 211は、 本発明の実施例 1 0 に係る液晶表示装置のマ ト リ ク ス ァ レ イ の一部を示す平面図である。
第 2 3図は、 第 2 2図の X— X線における断面図である。
第 2 4図は、 本発明の実施例 1 1 に係る液晶表示装置のマ ト リ ク ス ァ レ イ の一部を示す平面図である。
第 2 5図は、 第 2 4図の XI— XI線における断面図である。
第 2 6図は、 本発明の実施例 1 1 に係る液晶表示装置のマ ト リ ク ス ァ レ イ と同一基板上に形成された駆動回路の一部の構成を示す断面図 である。
第 2 7図は、 本発明の実施例 1 1 に係る液晶表示装置のマ ト リ ク ス ア レ イ と同一基板上に形成された駆動回路の一部の構成を示す平面図 である。
第 2 8図は、 従来の液晶表示装置のマ ト リ ク ス ァ レ イ の一部を示す 平面図である。
第 2 9図は、 第 2 8図の XII — XII 線における断面図である。
第 3 0図は、 比較例に係る液晶表示装置のマ ト リ ク ス ア レ イ の一部 を示す平面図である。
第 3 1図は、 第 3 0図の XIII— XIII線における断面図である。 発明を実施するための最良の形態
実施例 1
第 1図は、 本発明の実施例 1 に係る液晶表示装置のマ ト リ ク ス ァ レ ィ の一部を示す平面図、 第 2図は、 その I 一 I 線における断面図であ る。
本例の液晶表示装置においては、 第 1図に示すよ う に、 垂直方向の データ線 1 0 2 a > 1 0 2 1) · · · (信号線） と、 水平方向のゲー ト 線 1 0 3 a , 1 0 3 b · · · (走査線） とが格子状に配置され、 それ らの簡に各面素領域 l O l a a , 1 0 1 a b , l O l a c , 1 0 1 b a , l O l b b - - - が区面形成されてい る。
以下に画素領域 1 0 1 b b (第 1 の画素領域） を例にとって、 その 構造を説明する。 こ こで、 画素領域 1 0 1 b bには画素領域 1 0 1 a b , 1 0 1 b a , l O l c b , 1 0 1 b c (第 2の面素領域） が隣接 しており、 面素領域 1 0 1 b bには、 データ線 1 0 2 aが導電接続す るソ ース 1 0 4、 ゲー ト線 1 0 3 bが導電接続するゲー ト電極 1 0 5、 および面素電極 1 0 6が導電接続する ド レイ ン 1 0 7によ って、 T F T 1 0 8が構成されている。 こ こで、 面素電極 1 0 6 は、 I T Oから なる透明電極であって、 面素領域 1 0 1 b bの略全面にわたって形成 されている。
この T F T 1 0 8 の断面構造は、 第 2図に示すよ う に、 液晶表示装 置全体を支持する透明基板 1 0 9の表面側に多結晶シリ コ ン雇 1 1 0 が形成されており、 こ の多結晶シ ^ コ ン雇 1 1 0 には、 真性の多結晶 シ リ コ ン領域であるチ ャ ネル領域 1 1 1を除いて、 n型の不純物と し ての リ ンが導入されて、 ソ ース 1 0 4および ド レイ ン 1 0 7が形成さ れている。 こ こで、 リ ンの導入は、 多結晶シ リ コ ン展 1 1 0の表面倒 に形成されたゲー ト電極酸化膜 1 1 2の上のゲー ト電極 1 0 5をマス ク とする イ オ ン注入を利用する こ とによ り、 ソ ース 1 0 4および ド レ イ ン 1 0 ？ がセルファ ラ イ ン となるよ う に行われる。 この T F T 1 0 8の表面側には、 シ リ コ ン酸化膜からなる下層側層間絶緣膜 1 1 3が 堆積されており、 それには第 1 の接続孔 1 1 3 a と第 2の接続孔 1 1 3 bとが開口されている。 そのう ちの第 1 の接続孔 1 1 3 sを介して、 低抵抗金属雇、 たとえばア ル ミ ユウム展あるいはア ル ミ ニ ウ ムを含む 合金層か らなるデータ線 1 0 2 a がソ ー ス 1 0 4 に導電接続 して い る 一方、 第 2 の接続孔 1 1 3 bを介 して は、 画素電極 1 0 6 が ド レ イ ン 1 0 7 に導電接続している。
さ らに、 こ の液晶表示装置において は、 透明基板 1 0 9 の表面側に 上層側層間絶緣膜 1 1 5 と、 その表面側に形成さ れた遮光性および導 電性を備える ク ロ ム展 1 1 6 b b (導電性遮光眉） を有する。 こ こ で ク ロ ム展 1 1 6 b b は、 画素領域 1 0 1 b b において T F T 1 0 8 の 形成領域と対角の位置、 すなわち、 画素領域 1 0 1 b b と画素領域 1 0 1 a b , 1 0 1 a c , l O l b c とが接する側の端部において、 上 眉側眉間絶縁膜 1 1 5 の接続孔 1 1 5 a を介 して画素電極 1 0 6 に導 電接続している。 ま た、 ク ロ ム屑 1 1 6 b b は、 その外端縁 1 1 6 X が面素領域 l O l b b と画素領域 l O l a b , 1 0 1 b a , 1 0 1 c b , 1 0 1 b e との境界領域、 すなわち、 データ線 1 0 2 a , 1 0 2 bおよびゲ一 ト線 1 0 3 a , 1 0 3 b の直上に位置するよ う に形成さ れており、 データ線 1 0 2 a , 1 0 2 bおよびゲー ト線 1 0 3 a , 1 0 3 b と は層間絶縁膜 1 1 3 , 1 1 5 を介 して絶縁分離された状態に あ る。 さ らに、 ク ロ ム展 1 1 6 b b のよ う な導電性遮光眉は、 いずれ の画素領域に も同様に形成されてい るが、 いずれも隣接する画素領域 のク αム層と は絶縁分離さ れた状態にあ る。 た とえば、 ク ロ ム展 1 1 6 b b の外端緣 1 1 6 χ と、 ク ロ ム展 1 1 6 a b , 1 1 6 b a , 1 1 6 c b , 1 1 6 b c の外端緣 1 1 6 x と は、 データ線 1 0 2 a , 1 0 2 bおよびゲ— ト線 1 0 3 a , 1 0 3 b の直上位置で絶緣分離さ れた 状態にあ る。 従って、 いずれの ク ロ ム層、 た とえば、 ク ロ ム層 1 1 6 b b は画素領域 l O l a b , 1 0 1 b a , 1 0 1 c b , l O l b c の 各面素電極と も絶緣分離された状態にあ るため、 ク ロ ム層 1 1 6 b b た な 紙 には同じ画素領域 1 0 1 b b の画素電極 1 0 6から電位が印加される こ とがあっても、 他の面素領域の画素電極から電位が印加されない状 態にある。 加えて、 データ線 1 0 2 a の表面側略全体は、 展間絶縁膜 1 1 5 とク ロム展 1 1 6 b b , 1 1 6 b a の端部によって 3 [われ、 デ ータ線 1 0 2 a に印加された電位が、 その表面側の液晶に対して影響 を及ぼすこ ともないようになつている。 また、 ク ロム展 1 1 6 b b は- 前段のゲー ト線 1 0 3 a の側に広い重なり面稷をもって形成され、 こ のク ロム展 1 1 6 b b は、 面素電極 1 0 6に導電接続しているため、 保持容量を構成している状態にある。
I 0 本例においては、 マ ト リ クスア レイ に加えてブラ ッ クマ ト リ クス 1 1 6 も形成された透明基板 1 0 9 と、 カ ラーフ ィ ルタおよび共通電極 が形成された他方側の透明基板 （図示せず） との間に液晶が封入され て、 液晶表示装置が構成される。 そ して、 データ線 1 0 2 a , 1 0 2 b - . . およびゲー ト線 1 0 3 a , 1 0 3 b · · ' によって伝達され る信号によ って、 共通電極と各面素電極 1 0 6 との間に発生する電位 を制御して、 面素領域毎の液晶の配向状態を変え、 情報を表示するよ う になつている。
こ こで、 従来の液晶表示装置においては、 共通電極が形成された透 明基板には、 透明基板 1 0 9 の面素領域の境界領域に対応するブラ ッ
Z 0 クマ ト リ クスが形成されているが、 本例の液晶表示装置においては、 各ク ロ ム層、 たとえば、 ク ロ ム展 1 1 6 b bが面素領域 1 0 l ¾ b と 周囲の面素領域との境界領域に形成されている こ とを利用して、 各ク ロ ム層 1 1 6 b b , 1 1 6 a b , 1 1 6 b a , 1 1 6 c b , 1 1 6 b c . . . をブラ ッ クマ ト リ ク ス と して利用するため、 共通電極が形成 された透明基板の側にはブラ ッ クマ ト リ クスを形成してお く必要がな 新たな甩紙 い。 従って、 従来のよ う に、 2枚の透明基板を対向させ る と き に、 各 画素領域の境界領域と ブラ ッ ク マ ト リ ク ス 1 1 6 と の位置合わせ精度 が問題にな ら ないので、 ブ ラ ッ ク マ ト リ ク ス 1 1 6 の幅を、 各画素領 域の境界領域、 すなわち、 データ線 1 0 2 a , 1 0 2 b · · ' および ゲー ト 線 1 0 3 a , 1 0 3 b な どの幅に対応させて、 最小限の幅に設 定でき る。 それ故、 液晶表示装置の開口率を向上可能であ る。
ま た、 ク ロ ム展 1 1 6 b b は、 デー タ線 1 0 2 a , 1 0 2 b , ゲー ト線 1 0 3 a , 1 0 3 bおよび隣接する画素領域 1 0 l a b , 1 0 1 b a , 1 0 1 c b , l O l b c の画素電極か ら絶縁分離さ れて い る一 方で、 同 じ画素領域 1 0 1 b b の画素電極 1 0 6 に は導電接続 してい るため、 ク ロ ム層 1 1 6 b b の電位は、 液晶表示装置の動作状態にか かわ らず、 常に面素電極 1 0 6 と同 じ電位が印加された状態にあ る。 それ故、 ク ロ ム層 1 1 6 b b の電位は、 画素領域 1 0 1 b b において . 面素電極 1 0 6 と共通電極と の間に存在する液晶の配向状態を乱す こ とがないので、 高い表示品質が得 られる。 ま た、 ブ ラ ッ ク マ ト リ ク ス 1 1 6 は、 画素領域 1 0 1 b b な ど、 画素領域毎に電気的に独立 した 状態のク ロ ム層 1 1 6 b b ' · ' によ って構成さ れてい るため、 た と えば、 画素領域 1 0 1 b b において、 ク ロ ム層 1 1 6 b b とデータ線 1 0 2 a とが短絡状態にあ っ て も、 こ の画素領域 1 0 1 b b のみが表 示不可能、 すなわち、 その影響は表示の点欠陥の発生に止ま る ので、 液晶表示装置の信頼性も高い。
荬施例 2
第 3図は、 本発明の実施例 2 に係る液晶表示装置のマ ト リ ク ス ァ レ ィ の一部を示す平面図、 第 4図は、 その 11一 11線におけ る断面図であ る。 こ こ て、 実施例 1 に係る液晶表示装置の各部分と対応す る機能を 有する部分については同符号を付して、 それらの詳細な説明は省略す る。
こ の実施例に係る液晶表示装置においても、 垂直方向のデータ線 1 0 2 a , 1 0 2 1) · · · と、 水平方向のゲ一 ト.線 1 0 3 a , 1 0 3 b - ， · とが格子状に配線されて区面形成された各画素領域 1 0 1 a a , 1 0 1 a b , 1 0 1 a c , 1 0 1 b a , l O l b b - * ' の う ち、 た とえば、 画素領域 1 0 1 b b (第 1 の面素領域） においては、 透明基 板 1 0 9 の表面側に T F T 1 0 8が形成されており、 それらの表面側 には、 シリ コ ン酸化膜からなる下展側展簡絶縁膜 1 1 3が堆積されて いる。 そして、 第 1 の接続孔 1 1 3 a を介して、 データ線 1 0 2 aが ソース 1 0 4に導電接続している。 さ らに、 それらの表面側には上展 側展間絶縁膜 1 1 5 も形成されており、 これらの第 1 および上展側厣 間絶縁膜 1 1 3 , 1 1 5を貫通する接続孔 1 1 5 aを介して、 遮光性 および導電性を有するク ロ ム層 1 1 6 b b (導電性遮光層） がド レイ ン 1 0 7 に導電接続している。 そして、 ド レイ ン 1 0 7を介して電位 が印加されるべき画素電極 1 0 6 は、 上屠側層間絶縁膜 1 1 5 の表面 側に形成されてク ロ ム層 1 1 6 b b に導電接続している。 こ こ で、 ク ロ ム層 1 1 6 b b は、 実施例 1 と同様に、 その外端緣 1 1 6 Xが面素 領域 1 0 1 b b と、 それに隣接する画素領域 1 0 1 a b , 1 0 1 a , 1 0 1 c b , l O l c b (第 2 の画素領域） との境界領域、 すなわち、 データ線 1 0 2 a , 1 0 2 bおよびゲー ト線 1 0 3 a , 1 0 3 bの形 成領域の直上に位置するよう に形成されており、 これらのデータ線 1 0 2 a , 1 ひ 2 bおよびゲー ト線 1 0 3 a , 1 0 3 b とは展間絶緣腠 1 1 3 , I 1 5 によって絶緣分離された状態にある。 さ らに、 ク ロム 屐 1 1 6 b b のような導電性遮光層は、 いずれの面素領域にもク ロ ム 層 1 1 6 a b , 1 1 6 b a ' · · と して形成さ れてい るが、 いずれの ク ロ ム層 も隣接する画素領域の ク ロ ム層 と は絶緣分離さ れた状態にあ る。 た とえば、 ク ロ ム展 1 1 6 b b は、 画素領域 1 0 l a b , 1 0 1 b a , l O l b c , l O l c b の各画素電極 1 0 6 と絶緣分離さ れた 状態にあ る。 こ のため、 ク ロ ム層 1 1 6 b b に は、 同 じ画素領域 1 0 1 b b の画素電極 1 0 6 を介 してのみ電位が印加される状態にあ る。 そ して、 データ線 1 0 2 a の表面側は、 屑間絶緣膜 1 1 5 およびク ロ ム層 1 1 6 b b , 1 1 6 b a の端部によ っ て覆われ、 デー タ線 1 0 2 a に印加された電位が、 その表面側の液晶に影響を及ぼすこ とがない よ う にな っている。
こ のよ う な構成の液晶表示装置において も、 実施例 1 に係る液晶表 示装置と同様に、 透明基扳 1 0 9 の側に、 マ ト リ ク スア レ イ に加えて その各画素領域の境界領域に対応 してブ ラ ッ ク マ ト リ ク ス 1 1 6 が形 成されている ため、 ブラ ッ ク マ ト リ ク ス 1 1 6 の幅を必要最小限の幅 に設定する こ とがで き る ので、 液晶表示装置の開口率が高い。 ま た、 ク ロ ム層 1 1 6 b b は、 同 じ画素領域 1 0 1 b b の画素電極 1 0 6 の みに導電接続してい る ため、 液晶表示装置の動作状態にかかわ らず、 ク ロ ム層 1 1 6 b b に は画素電極 1 0 6 の電位と同 じ電位が印加さ れ た状態にあ り 、 ク ロ ム層 1 1 6 b b の電位が、 画素電極 1 0 6 と共通 電極と の間に存在する液晶の配向状態を乱す こ とがない。 ま た、 いず れのク ロ ム層も画素領域毎に電気的に独立 しているため、 1 つの画素 領域 1 0 1 b bにおいて、 ク ロ ム層 とデー タ線な ど とが短絡 して も、 その影響が表示の点欠陥が発生する に止ま る ので、 液晶表示装置の信 頼性が高いま まである。
実施例 3_ 第 5図は、 本発明の実施例 3 に係る液晶表示装置のマ ト リ ク スァ レ ィ の一部を示す平面図、 第 6図は、 その III一 III 線における断面図 である。 こ こで、 実施例 1 に係る液晶表示装置の各部分と対応する機 能を有する部分については同符号を付して、 それらの詳細な説明は省 酪する。
この実施例に係る液晶表示装置においても、 たとえば、 面素領域 1 0 1 b b (第 1 の面素領域） においては、 実施例 1 と同様に、 透明基 板 1 0 9 の表面側に形成された T F T 1 0 8 に対し、 データ線 1 0 2 a は下展側展間絶縁膜 1 1 3 の接続孔 1 1 3 aを介してソース 1 0 4 に導電接続している一方、 面素電極 1 0 6 は上層側層間絶縁膜 1 1 3 bを介して ドレイ ン 1 0 7 に導電接続している。 そして、 面素電極 1 0 6 には、 上展側展間絶縁膜 1 1 5 の表面側に形成されたク ロ ム展 1 1 6 1> 1)が、 接続孔 1 1 5 3 を介して導電接続している。
本例において、 ク ロ ム層 1 1 6 b b は、 その外端縁 1 1 6 がデー タ線 1 0 2 a およびゲー ト線 1 0 3 a を越えて、 隣接する画素領域 1 0 1 a , 1 0 1 c b の内側にまで拡張されている。 一方、 画素領域 1 0 1 b b における画素領域 1 0 1 b c , 1 0 1 a b との境界領域側 には、 ク ロ ム展 1 1 6 b bが形成されておらず、 ク ロ ム層 1 1 6 b b は、 隣合う境界領域上で L字状を呈している ft そ して、 面素領域 1 0 1 b b における面素領域 1 0 1 b c との境舁領域側には、 面素領域 1 0 1 b c に形成されたク ロ ム層 1 1 6 b c の端部がデータ線 1 0 2 b を越えて、 面素領域 1 0 1 b b の内側にまで拡張されている。 また、 面素領域 1 0 1 b b における画素領域 1 0 1 a b との境界領域側には、 面素領域 1 0 1 a b に形成されたク ロム層 1 1 6 a b の端部がゲー ト 1 0 3 bを越えて、 画素領域 1 0 1 b b ©内側にまで拡張されてい 一 1 る。 その結果、 画素領域 1 0 1 b b は、 それ自身に対応 して形成さ れ たク ロ ム層 1 1 6 b b と、 隣接する画素領域 1 0 1 b e , 1 0 1 a b に対応 して形成さ れた ク ロ ム層 1 1 6 b c , 1 1 6 a b と によ っ て区 画形成された状態にある。
本例においては、 こ れ らの ク ロ ム展 1 1 6 b b , 1 1 6 b c , 1 1 6 a b · · · が各画素領域 1 0 1 b b ' · ' を区画形成する状態にあ る こ とを利用 して、 ク ロ ム層 1 1 6 b b ' · ' をブ ラ ッ ク マ ト リ ク ス 1 1 6 と して利用する。
こ のため、 本例の液晶表示装置において は、 実施例 1 と同様に、 液 晶表示装置の開口率が高め られてお り 、 ま た、 ブ ラ ッ ク マ ト リ ク ス 1 1 6がフ ロ ーテ ィ ング状態にないので、 その電位が液晶の乱れを引き 起こ さ ない。 さ らに、 ブラ ッ ク マ ト リ ク ス 1 1 6 は画素領域毎に電気 的に独立した ク ロ ム眉 1 1 6 b b , 1 1 6 b c , 1 1 6 a b * ' - か ら構成されている ので、 ク ロ ム層 1 1 6 b b , 1 1 6 b c , 1 1 6 a b - · · の 1 つの画素領域における短絡の影響は表示の点欠陥に止ま る。
さ らに、 本例においては、 実施例 1 および実施例 2 の液晶表示装置 と異な り、 ク ロ ム層 1 1 6 b b , 1 1 6 b c , 1 1 6 a b ' - . の端 部同士がデータ線 1 0 2 a , 1 0 2 b - · · およびゲー ト 線 1 0 3 a 1 0 3 b . · ' 上で広い範囲にわた っ て近接配置さ れていない。 こ の ため、 ブ ラ ッ ク マ ト リ ク ス 1 1 6 を形成する プロ セ ス において、 通常 の精度をも って ク ロ ム層 1 1 6 b b , 1 1 6 b c , 1 1 6 a b · - - を形成 して も、 それ らが互いに短絡する こ と も ない。 さ ら に、 画素領 域 1 0 6 は層間絶緣膜 1 1 3 の表面上に形成さ れ、 ク ロ ム層 1 1 6 b , 1 1 6 b c： 1 1 6 a b · · - は層間絶緣膜 1 1 5 の表面上に形 成されている。 すなわち、 画素領域 1 0 6 と、 隣接する画素領域のク ロ ム展 l l 6 b b , 1 1 6 b c , 1 1 6 a b ' - ' とが異なる展上に 形成されているため、 それらを近接して配置しても、 短絡しあう こ と もない。 それ敌、 面素領域毎に電気的に独立したク ロム展 1 1 6 b b 1 1 6 b c , 1 1 6 a b · · ' からなるブラ ッ ク マ ト リ ク ス 1 1 6を 容易に形成する こ とができ る。
なお、 実施例 3 においては、 隣接する面素領域との境舁領域のう ち- 隣合う 2つの境界領域側に導電性遮光展としてのク ロ ム層 1 1 6 b b , 1 1 6 b c , 1 1 6 a b · · ' を配置し、 こ のク ロム展および他の 2 つの境界領域側で隣接する画素領域のク ロ ム展によって、 画素領域は 隣接する各面素領域から区画されている構成であつたが、 実施例 3 の 変形例と して、 第 7図に示すように、 ブラ ッ クマ ト リ クス 1 1 6を、 隣接する面素領域との境界領域のう ち、 対向する 2つの境界領域側に 導電性遮光展と してのク ロ ム展 1 1 8 a b , 1 1 8 b c , 1 1 9 a b , 1 1 9 b c · · · を隣接する画素領域毎に属する方向を変えて形成し たものであってもよい。 この場合には、 各ク ロム展 1 1 8 a b , 1 1 8 b c , 1 1 9 a b , 1 1 9 b c ' - ' は、 それぞれ図中の 「→」 で 示す方向の面素領域 1 O l a a , 1 0 1 a b , l O l a c - - ' の面 素電極に導電接続した構造となる。
こ こで、 液晶表示装置を構成する各要素の形状、 構造、 材質などは、 製造すべき液晶表示装置のサイ ズ、 用途などによって、 所定の条件に 設定されるべき性質のものであり、 限定のないものである。
また、 いずれの実施例においても、 ブラ ックマ ト リ クスを構成する 導電性遮光屠にク ロ ム層を用いたが、 その材質には限定がなく、 導電 性および遮光性を有する材料であれば、 チタ ンゃアルミ ニゥ ム とい つ た金属層， シ リ コ ン展， モ リ ブデ ン シ リ サ イ ドゃタ ングス テ ン シ リ サ ィ ド と い っ た シ リ サ イ ト 化合物な どを用い る こ と もで き る。
実施例 4
第 8 図は、 本発明の実施例 4 に係る液晶表示装置に用いたァ ク テ ィ ブマ ト リ タ ス基板の一部を示す概略平面図、 第 9 図は、 その IV— IV線 における断面図である。
本例の液晶表示装置において も、 実施例 1 に係る液晶表示装置と同 様に、 垂直方向のデータ線 2 0 2 a , 2 0 2 b - · · (信号線） と、 水平方向のゲー ト線 2 0 3 a > 2 0 3 1) · · · (走査線） とが格子状 に配置され、 それらの間に各画素領域 2 0 1 a a , 2 0 1 a b , 2 0 1 a c · · · が区画形成されてお り 、 以下に画素領域 2 0 1 b b (第 1 の画素領域） を例に と って、 その構造を説明する。 こ こ で、 第 9 図 に示す対向基板 2 3 0 の側に は、 カ ラ ー表示可能とする ためのカ ラ ー フ ィ ルタ 2 3 2 , 共通電極 2 3 3 および対向基板側配向膜 2 3 4 が形 成されている。 ま た、 対向基板 2 3 0 の側に は、 対向基板側ブ ラ ッ ク マ ト リ ク ス 2 3 1 が形成されてい るが、 本例の液晶表示装置において は、 後述する とおり 、 ア ク テ ィ ブマ ト リ ク ス基板の側に もブ ラ ッ ク マ ト リ タ スが形成されており 、 対向基板側ブ ラ ッ ク マ ト リ ク ス 2 3 1 は、 ァ ク テ ィ ブマ ト リ ク ス基板の側のブ ラ ッ ク マ ト リ ク スを補完する目的 に設け られている。
第 8 図に示すよ う に、 画素領域 2 0 1 b b (第 1 の画素領域） に は 画素領域 2 0 1 a b , 2 0 1 b a , 2 0 1 c b , 2 0 1 b c (第 2 の 画素領域） が隣接してお り 、 画素領域 2 0 1 b b において は、 デー タ 線 2 0 2 a が導電接続する ソ ース 2 0 4 、 ゲー ト線 2 0 3 b が導電接 続するゲー ト 電極 2 0 5 および画素電極 2 0 6 が導電接続す る ド レ イ ン 2 0 7 によ って、 T F T 2 0 8 が構成されている。 こ こで、 面素電 極 2 0 6 は、 導電性および光透過性の材料と しての I T Oからなる透 明電極であって、 画素領域 2 0 1 b bの略全面にわた って形成されて おり、 その端部がデータ線 2 0 2 a , 2 0 2 bおよびゲー ト線 2 0 3 a , 2 0 3 bの直上に位置するまで拡張されている。 そ して、 いずれ の面素電極 2 0 6 も前段のゲー ト線 2 0 3 a の側に広い重なり面積を 有している。
この T F T 2 0 8 の断面構造は、 第 9図に示すように、 液晶表示装 置全体を支持する透明基板 2 0 9 の表面側に多結晶シ リ コ ン層 2 1 0 が形成されており、 この多結晶シリ コ ン展 2 1 0 には、 真性の多結晶 シ リ コ ン領域であるチ ャ ネル領域 2 1 1 を除いて、 n型の不純物と し ての リ ンが導入されてソ 一ス 2 0 4：および ド レイ ン 2 0 7 が形成され ている。 この T F T 2 0 8 の表面側には、 シ コ ン酸化膜からなる下 層衝展間絶縁膜 2 1 3が堆積されており、 それには第 1 の接続孔 2 1 3 aが開口され、 こ の第 1 の接続孔 2 1 3 aを介して、 アルミ ニウ ム 展からなるデータ線 2 0 2 a がソ ース 2 0 4に導電接続している。
さ らに、 本例の液晶表示装置においては、 下屑側層間絶縁膜 2 1 3 の表面側に、 上展側展間絶縁膜 2 1 5が形成されており、 この上展側 層藺絶緣膜 2 1 5および下層側展間絶縁膜 2 1 3 には第 2 の接続孔 2 1 5 a が開口されている。 そ して、 第 2 の接続孔 2 1 5 aを介して面 素電極 2 0 &がド レ イ ン 2 0 7 に導電律続している。 こ こで、 画素電 極 2 0 6 は、 面素領域 2 0 1 b b とそれに隣接する面素領域 2 0 1 a b , 2 0 1 b a , 2 0 1 b c , 2 0 1 c b との境界領域において、 そ の外嬙縁 2 0 6 Xがデータ線 2 0 2 a , 2 0 2 bおよびゲー ト線 2 0 3 a , 2 ひ S bの直上に位置するように形成されている。 ま た、 本例の液晶表示装置において は、 上層側層間絶縁膜 2 1 5 の 表面側であ って画素電極 2 0 6 の下層側に は、 遮光性および導電性を 備え るモ リ ブデ ン シ リ サ イ ド展 2 1 6 b b (導電性遮光層） が形成さ れてお り 、 こ のモ リ ブデ ン シ リ サ イ ド層 2 1 6 b b は、 画素領域 2 0 l b b と、 それに隣接する画素領域 2 0 1 a b , 2 0 1 b a , 2 0 1 c b , 2 0 1 b c と の境界領域において、 その外端縁 2 1 6 X がデー タ線 2 0 2 a > 2 0 2 b およびゲ 2 ー ト 線 2 0 3 a , 2 0 3 b の直上に 位置する よ う に形成されて、 しかも、 画素電極 2 0 6 の外端縁 2 0 6 X と一致 している。 こ こ で、 モ リ ブデ ン シ リ サ イ ド層 2 1 6 b b のよ う な導電性遮光層は、 いずれの画素領域に も同様に形成さ れてい るが 隣接する画素領域 2 0 1 a b , 2 0 1 b a , 2 0 1 c b , 2 0 1 b c のいずれのモ リ ブデ ン シ リ サ イ ド層 2 1 6 a b , 2 1 6 b a , 2 1 6 c b , 2 1 6 b c の外端緣 2 1 6 x と も、 モ リ ブデ ン シ リ サ イ ド暦 2 1 6 b b は、 データ線 2 0 2 a , 2 0 2 b およびゲー ト線 2 0 3 a , 2 0 3 b の直上位置で絶緣分離された状態にあ る。 従っ て、 モ リ ブデ ン シ リ サイ ド層 2 1 6 b b は、 同 じ画素領域 2 0 1 b b の画素電極 2 0 6 から電位が印加される こ とがあ って も、 他の画素領域の画素電極 から電位が印加さ れない状態にあ る。 加えて、 データ線 2 0 2 a の表 面側略全体は、 層間絶緣膜 2 1 5 , モ リ ブデ ン シ リ サ イ ド層 2 1 6 b b , 2 1 6 b a の端部および画素電極 2 0 6 の端部によ って覆われて いる ため、 データ線 2 0 2 a に印加さ れた電位が、 その表面側の液晶 に対 して影響を及ぼす こ と も ないよ う にな っ ている。
こ のよ う な構成を も っ て、 透明基板 2 0 9 の表面側に形成さ れたァ ク テ ィ ブマ ト リ ク ス に は、 画素電極 2 0 6 およびモ リ ブデ ン シ リ サ イ ド餍 2 1 6 b b の表面側に配向膜 2 2 0 が形成さ れた状態で 、 対向基 扳 2 3 0 との間には液晶が充塡されて、 液晶の配向を利用した表示が 可能になる。
このような構成の液晶表示装置においては、 各モリ ブデンシリサイ ド展 2 1 6 b b , 2 1 6 a b , 2 1 6 b a - ， * をブラ ッ ク マ ト リ ク ス 2 1 6 として利用するため、 データ線およびゲー ト線が遮光性を有 していれば対向基板 2 3 0 の側にブラ ッ クマ ト リ タ スを必要としない か、 あるいは、 データ線またはゲー ト線が遮光性を有していなければ、 第 9図に示す対向基板側ブラ ッ ク マ ト リ クス 2 3 1 のよ う に、 補完的 に形成するだけでよ く、 2枚の透明基板を対向させるときの位置合わ せ精度を考慮して、 ブラ ッ クマ ト リ ク ス 2 1 6または対向基板側ブラ ッ クマ ト リ ク ス 2 3 1 の幅を不必要に広 くする必要がない。 こ こで、 各モ リ ブデンシ リ サイ ド層 2 1 6 b b , 2 1 6 a b · · · は、 面素領 壊 2 0 1 b b , 2 0' 1 a b · - - と同一の透明基板 2 0 9 の表面側に つく り込まれているため、 位置関係の精度が高く、 データ線 2 0 2 a , 2 0 2 b - - - およびゲー ト線 2 0 3 a , 2 0 3 bなどの幅に対応さ せて、 最小限の幅に設定できるので、 液晶表示装置の開口率を高く す る こ とができ る。 また、 モ リ ブデ ンシ リ サイ ド展 2 1 6 b b の電位は、 常に面素電極 2 0 6 と同じ電位が印加される状態にあるため、 モリ ブ デン シ リサイ ド層 2 1 6 b bの電位が液晶の配向状態を乱すことがな いので、 高い表示品質が得られる。
しかも、 面素電極 2 0 6およびブラ ッ クマ ト リ ク ス 2 1 6のいずれ もが電極と して作用 しても、 画素電極 2 0 6 の外周範囲とブラ ッ ク マ ト リ ク ス 2 1 6 の外周範囲とを一致させるこ とができるので、 これら の電極からの電位のまわり込むこ とによ って液晶の配向が乱れる領域 f リ ノ'；ースチル ト ドメ イ ン領域） をブラ ッ クマ ト リ ク ス 2 1 Sで確宾 に覆う こ とができ る。 さ らに、 ブラ ッ ク マ ト リ ク ス 2 1 6 は、 画素領 域毎に電気的に独立した状態のモ リ ブデ ン シ リ サイ ド層 2 1 6 b b ·
• - によ っ て構成されてい る ため、 た とえば、 画素領域 2 0 1 b b に おいて、 モ リ ブデ ン シ リ サ イ ド餍 2 1 6 b b とデータ線 2 0 2 a とが 短絡状態にあっても、 こ の画素領域 2 0 1 b b の点欠陥のみに止ま る ので、 液晶表示装置の信頼性も高い。
さ らに、 液晶表示装置の高精細化に伴って、 画素領域 2 0 1 b b は 微細化されているため、 画素領域 2 0 1 b b における表示容量が減少 し、 オ フ抵抗の高い T F T 2 0 8 を構成 して リ ーク電流を小さ く して も、 ゲー ト線 2 0 3 b の非選択期間内に表示電圧が低下し、 表示の保 持特性が低く なりやすい傾向がある。 しかしながら、 本例の液晶表示 装置においては、 画素電極 2 0 6 の端部が前段のゲ一 ト線 2 0 3 a の 上方に位置し、 それらの間で電荷蓄積容量を形成している。 こ のため 画素領域 2 0 1 b bの選択期間中は、 前段のゲー ト線 2 0 3 a が非選 択期間で、 ゲー ト線 2 0 3 a には基準電位が印加されている こ とを利 用 して、 電荷蓄積容量に電荷を蓄積し、 画素領域 2 0 1 b b の液晶印 加電圧の保持特性を向上する こ と もでき る。
つぎに、 第 1 0図 （ a ) 〜 （ c ) に示す領域のう ちの左側領域を参 照して、 本例の液晶表示装置の製造方法の一部を説明する。 第 1 0図
( a ) 〜 （ c ) は、 本例の液晶表示装置の製造方法の一部を示す工程 断面図である。
こ こで、 第 1 0図 （ a ) に示すよ う に、 透明基板 2 0 9 の上に T F T 2 0 8を形成するまでの工程については、 周知の方法を採用でき る ので、 それらの説明は省略するが、 T F T 2 0 8 を形成した後に、 ま ず、 下層側層間絶縁膜 2 1 3 を形成する。 つぎに 、 第 1 の接続孔 2 1 3 aを形成し、 そこにアル ミ ニ ウ ム屠からなるデータ線 2 0 2 aを形 成して、 データ線 2 0 2 a を T F T 2 0 8 のソ ース 2 0 4 に導電接続 する。 つぎに、 下展側展間絶緣膜 2 1 3 の表面側に上展側層間絶緣膜 2 1 5を形成した後に、 こ の上層側層間絶緣膜 2 1 5 に第 2 の接続孔 2 1 5 aを形成する。
つぎに、 モ リ ブデ ン シ リ サ イ ド層を堆積した後に、 第 1 0図 （ b ) に示すよう に、 それをパターニングして、 モ リ ブデンシリサイ ド展 2 1 6 a を形成する。 この状態では、 まだ、 モ リ ブデンシリ サイ ド展 2 1 6 a は、 ブラ ッ クマ ト リ クス 2 1 6を構成するバターンにまでバタ 一ユングされた状態にない。
つぎに、 モ リ ブデン シ リ サイ ド展 2 1 6 a の表面側に I T 0展 2 0 6 aを形成した後に、 まず、 I T O展 2 0 6 aをパターユングして、 第 1 0図 （ c ) に示すよ うに、 画素電極 2 0 &を形成する。 その後に、 面素電極 2 0 6をパターユング形成したときのマスクをそのまま利用 して、 または、 面素電極 2 0 6 自身をマスク と してモ リ ブデンシリサ ィ ド展 2 1 6 aをパターユングして、 ブラ ッ クマ ト リ スク 2 1 6を構 成すべきモ リ ブデンシリ サイ ド展 2 1 6 b bを形成する。 このように、 面素電極 2 0 6およびモ リ ブデンシ 1 /サイ ド展 2 1 6 b bのう ちの下 展側にある展に対するパターニ ング工程では、 上層側にある層の外端 緣または上層側にある層のパターユングに用いたマスクをマスク と し てパターユングを行う。
その結果、 面素電極 2 0 6 の外端緣 2 0 6 X とモ リ ブデン シ リ サイ ド層 2 1 6 b b の外嬙緣 2 1 6 X とは一致し、 いずれもデータ線 2 0 2 a の直上位置にある搆造となる。 なお、 以降の工程については、 周 知の工程を採用でき るので、 その説明を省略する。 以上の とお り 、 本例に係る液晶表示装置の製造方法によれば、 画素 電極 2 0 6 をパタ ーユ ング形成する と き に は、 その下層側に はモ リ ブ デ ン シ リ サイ ド展 2 1 6 a があ っ て下層側が保護さ れている。 こ のた め、 I T O展 2 0 6 a をパタ ーユ ングする のに塩素系のエ ッ チ ヤ ン ト を使用 した と き に、 上層側眉間絶縁膜 2 1 5 に ピ ッ ト な どがあ っ て も エ ツ チ ヤ ン ト によ って下層側にあ る アル ミ ユ ウ ム層で構成さ れたデ一 タ線 2 0 2 a が侵さ れる こ とがない。 こ のため、 データ線 2 0 2 a に 断線な どが発生 しないので、 液晶表示装置の信頼性が向上する。
なお、 第 1 0 図 （ a ) 〜 （ c ) に示す領域の う ち、 右側領域に示す 工程断面図は、 上記の製造方法に対する変形例であ る。
すなわち、 第 1 0 図 （ b ) に示すよ う に、 第 2 の接続孔 2 1 5 a の 内部には、 モ リ ブデ ン シ リ サ イ ド展 2 1 6 a を残 した状態に してあ る , こ のため、 第 1 0 図 （ c ) に示すよ う に、 画素電極 2 0 6 を形成 した 後において、 I T 0層からなる画素電極 2 0 6 は、 モ リ ブデ ン シ リ サ ィ ド展 2 1 6 b b を介 して シ リ コ ンか ら な る ド レ イ ン領域 2 0 7 に導 電接続する こ と になるため、 画素電極 2 0 6 と ド レ イ ン領域 2 0 7 と を直接的に接続した場合に比 して、 そ こ での接触抵抗を低減する こ と もでき、 表示品質の向上を図る こ と もで き る。
なお、 図 1 0 ( a ) 〜 （ c ) の左側領域および右側領域のいずれの 側に示す製造方法で形成さ れたァ ク テ ィ ブマ ト リ ク ス基板も、 画素領 域 2 0 6 がブラ ッ ク マ ト リ ク ス 2 1 6 の上層側にあ る構造であ るが、 こ れに限 らず、 画素領域 2 0 6 と ブ ラ ッ ク マ ト リ ク ス 2 1 6 と の上限 蘭係が逆の構造にする こ と も可能である。
実施例 5
第 1 1 図は、 本発明の実施例 5 に係る液晶表示装置に用 いたァ ク テ 新た な 用 紙 イ ブマ ト リ ク ス基板の一部を示す概略平面図、 第 1 2図は、 その ' — V線における断面図である。 こ こで、 第 8図および第 9図に示した実 施例 4に係る液晶表示装置の各部分と対応する機能を有する部分につ いては同符号を付して、 それらの詳細な説明は省略する。
本例の液晶表示装置においても、 画素領域 2 0 1 b b (第 1 の面素 領域） には、 面素領域 2 0 1 a b , 2 0 1 b a , 2 0 1 c b , 2 0 1 b c (第 2の面素領域） が隣接している。 こ こで、 画素領域 2 0 l b bには、 ソ ース 2 0 4 , ゲー ト電極 2 0 5および ド レ イ ン 2 0 7 によ つて、 T F T 2 0 8が構成されており、 この TF T 2 0 8の表面側に は、 シ リ コ ン酸化膜からなる下層側層藺絶縁膜 2 1 3が堆積されてい る。 この下展側展間絶録膜 2 1 3には第 1 の接檨孔 2 1 3 aおよび第 2の接続孔 2 1 3 bが開口され、 その う ちの第 1の接続孔 2 1 3 aを 介して、 アルミ ニウ ム展からなるデータ線 2 0 2 aがソ ース 2 0 4に 導電接続し、 第 2の接続孔 2 1 3 bを介しては I T 0展からなる面素 電極 2 0 6がド レ イ ン 2 0 7 に導電接続している。
こ こで、 面素電極 2 0 6 は、 面素領域 2 0 1 b b と、 それに隣接す る面素領域 2 0 1 a b , 2 0 1 a , 2 0 1 b c , 2 0 1 c b との境 界領域の近傍にまで形成されて、 その外端緣 2 0 6 Xは、 データ線 2 0 2 a , 2 0 2 bおよびゲー ト線 2 0 3 a , 2 0 3 bの形成位置から 内側にある。 また、 本例の液晶表示装置においても、 面素電極 2 0 6 の表面側に遮光性および導電性を備えるモ リ ブデン シ リサイ ド層 2 1 6 b b (導電性遮光層） を有し、 このモ ！；ブデン シ リサイ ド層 2 1 6 b b も、 面素領域 2 0 1 b b と、 それに隣接する画素領域 2 0 1 a b , 2 0 1 b a , 2 0 1 b c , 2 0 1 c b との境界領域の近傍にまで形成 されて、 その外嬙緣 2 1 6 x 、 データ線 2 0 2 a : 2 0 2 bおよび ゲー ト線 2 0 3 a , 2 0 3 b の形成位置か ら内側にあ っ て、 画素電極 2 0 6 の外端緣 2 0 6 X と一致 してい る。 こ こ で、 モ リ ブデ ン シ リ サ ィ ド層 2 1 6 b b の幅について は、 画素領域 2 0 1 b b において液晶 の配向に乱れが生 じやすい側の幅を太 く し、 乱れが生 じに く い側の幅 を狭 く する こ とが好ま しい。 そ こ で、 本例の液晶表示装置において、 データ線 2 0 2 a の側でデー タ線 2 0 2 a の電荷の影響によ っ て液晶 の配向が乱れる リ バー ス チル ト ド メ イ ン領域を遮光する 目的に、 モ リ
7
ブデ ン シ リ サ イ ド層 2 1 6 b b のデー タ線 2 0 2 a の側の幅 W 1 は、 データ線 2 0 2 b の側の幅 W 2 に比 して太 く なるよ う に設定 し、 ァ ラ ィ メ ン ト ずれが発生 して も、 確実に リ バー ス チル ト ド メ イ ン領域を覆 う こ と によ って、 表示の品位を高 く 維持する一方、 開口率の低下を最 小限に抑え るよ う に してあ る。
こ のよ う な構成の液晶表示装置において も、 各モ リ ブデ ン シ リ サ イ ド層 2 1 6 b b ' ' ' をブ ラ ッ ク マ ト リ ク ス と して利用するため、 透 明基板 2 0 9 の側に構成さ れたア ク テ ィ ブマ ト リ ク ス基板の側と、 対 向基板 2 3 0 の側とを対向させる と き に、 モ リ ブデ ン シ リ サ イ ド層 2 1 6 b b が対向基板側ブラ ッ ク マ ト リ ク ス 2 3 1 の位置合わせにおけ るマー ジ ン とな って、 位置合わせ精度が問題にな らない。 ま た、 モ リ ブデ ン シ リ サ イ ド層 2 1 6 b b の電位は、 画素電極 2 0 6 と同 じ電位 が印加さ れた状態にあ る ため、 液晶の配向状態を乱す こ とがないので 高い表示品質が得 られる。 ま た、 ブ ラ ッ ク マ ト リ ク ス 2 1 6 は、 画素 毎に電気的に独立 した状態のモ リ ブデ ン シ リ サ イ ド層 2 1 6 b b - - - によ っ て構成されている ため、 画素領域 2 0 1 b b において、 モ リ ブデ ン シ リ サ イ ド層 2 1 6 b b とデータ線 2 0 2 a とが短絡状態にあ つ て も -、 こ の画素領域 2 0 1 b b のみの表示の点欠陥に止ま る のて -. 液晶表示装置の信頼性も高い。
つぎに、 第 1 3図 （ a ) 〜 （ d ) に示す領域のう ちの左側領域を参 照して、 本例の液晶表示装置の製造方法の一部を説明する。 第 1 3図 ( a ) ~ C d ) は、 本例の液晶表示装置の製造方法の一部を示す工程 断面図である。
こ こで、 第 1 3図 （ a ) に示すように、 透明基板 2 0 9の上に T F T 2 0 8を形成するまでの工程については、 周知の方法を採用できる ので、 それらの説明は省略するが、 T F T 2 0 8を形成した後には、 まず、 下層刨展間 ί色緣膜 2 1 3を堆積した後に、 下展側層間絶緣膜 2 1 3に第 1の接続孔 2 1 3 aおよび第 2の接続孔 2 1 3 bを形成する。 つぎに、 面素電桎 2 0 6を形成すべき I T O層 2 0 6 aをスパッタ形 成する。
つぎに、 第 1 3図 （ b ) に示すよ う に、 モ リ ブデンシ リ サイ ド層 2 1 6 aを堆積した後に、 モ リ ブデンシ リ サイ ド展 2 1 6 a のみをパタ 一ユ ングする。 こ の状態では、 ま だ、 モ ブデン シ リ サイ ド展 2 1 6 a は、 ブラ ックマ ト リ ク ス 2 1 6を構成するパター ンにまでパター二 ングされていない状態である一方、 I T 0展 2 0 6 a も、 面素電極 2
0 6を構成するパター ンにパターユングされていない状態である。
つぎに、 第 1 3図 （ c ) に示すように、 I T O展 2 0 6 aをパター ユ ングするに先立って、 モ リ ブデンシ リ サイ ド展 2 1 6 a の端縁をパ タ ーニ ングして、 ブラ ッ ク マ ト リ ク スを構成するモ リ ブデ ン シ リ サイ ド屠 2 1 6 b bを形成した後に、 そのまま同じマスクを利用して I T 0展 2 0 6 aをパターユ ング して画素電極 2 0 6を形成する。 こ こで、 エ ッチ ング精度を高く確保する目的に、 モ リ ブデンシ リサイ ド層 2 1 6 aに対しては C F 4 ガスによ ってプラ ズマエ ッ チ ングを施す一方、 1 T 0展 2 0 6 a に対 しては、 モ リ ブデ ン シ リ サ イ ド層 2 1 6 a に対 するプラ ズマエ ッ チ ングに引 き続いて、 C H 4 ガス と H 2 ガス と の混 合ガスを用いて異方性 ド ラ イ エ ッ チ ングを施す。 その結果、 画素電極
2 0 6 およびモ リ ブデ ン シ リ サ イ ド屑 2 1 6 b b の外端縁 2 0 6 χ , 2 1 6 x は、 いずれも、 画素領域 2 0 1 b b と、 それに隣接する画素 領域 2 0 1 a b , 2 0 1 b a , 2 0 1 b c , 2 0 1 c b と の境界領域 の近傍において一致する構造と な る。 なお、 C F 4 ガス によ るプラ ズ マエ ッ チ ングは、 モ リ ブデ ン シ リ サ イ ド展 2 1 6 a に代えて、 モ リ ブ デ ン シ リ サイ ド展ゃタ ングステ ン シ リ サ イ ド層を採用 して も同様に行 なえる。
つぎに、 データ線 2 0 2 a , 2 0 2 bを構成すべき アル ミ ニ ウ ム層 を形成した後に、 第 1 3図 （ d ) に示すよ う に、 パタ ーユ ングを行つ て、 データ線 2 0 2 a を形成する。
以降の工程について は、 周知の工程を採用で き るので、 それ ら の説 明は省略する。
以上の とおり、 本例に係る液晶表示装置の製造方法によれば、 面素 電極 2 0 6 およびブラ ッ ク マ ト リ ク ス 2 1 6 がいずれも電極と して作 用 して も、 画素電極 2 0 6 の外周範囲と ブ ラ ッ ク マ ト リ ク ス 2 1 6 の 外周範囲とを一致させる こ とがで き ので、 こ れ ら の電極か らの電位が 液晶に及ぼす配向の乱れをブラ ッ ク マ ト リ ク ス 2 1 6 で確実に覆う こ とがで き る。
なお、 第 1 3図 （ a ) 〜 （ d ) に示す領域の う ちの右側領域に示す 工程断面図は、 上記の製造方法に対する変形例であ る。
すなわち、 第 1 3図 （ b ) に示すよ う に、 下屑側層間絶緣膜 2 1 3 を形成した後の領域 a — 1 および領域 a - 2 において、 下層側層間絶 な 用紙 縁膜 2 1 3 の表面側に I T O屑 2 0 6 aを形成した後に、 第 1 の接続 孔 2 1 3 a および第 2 の接続孔 2 1 3 bを形成する。
つぎに、 第 1 3図 （ b ) に示すように、 モリ ブデンシリサイ ド展 2 1 6 aを形成する。 その結果、 T F T 2 0 8 のソース 2 0 4および ド 5 レイ ン 2 0 7 にモ リ ブデン シ リ サイ ド展 2 1 6 aが導電接続する状態 になる。
つぎに、 第 1 3図 （ c ) に示すよ う に、 モ リ ブデン シ リ サイ ド S 2 1 6 a をパターユングして、 ブラ ッ クマ ト リ クス 2 1 6を構成するモ リ ブデンシ リサイ ド展 2 1 6 b bを形成する とともに、 領域 c一 1 ,
0 c — 2 においては、 第 1 の接続孔 2 1 3 a , 2 1 3 bの内部にモリ ブ デンシ リサイ ド展 2 1 6 b , 2 1 6 cを残す。 その後に、 モリ ブデン シ リ サイ ド展 2 1 6 b bの端部をマスク と して利用し、 I T O展 2 0 6 aをパターユングして面素電極 2 0 6を形成する。 その結果、 面素 電極 2 0 6およびモ リ ブデ ン シ リ サイ ド展 2 1 6 b bの外端縁 2 0 6
; X , 2 1 6 x は、 いずれも、 面素領域 2 0 1 b b と、 それに隣接する 面素領域 2 0 1 a b , 2 0 1 b a , 2 0 1 b e , 2 0 1 c b との境界 領域の近傍において一致する構造となる。
しかる後に、 第 1 3図 （ d ) に示すように、 領域 d— 1 のモリ ブデ ンシ リサイ ド展 2 1 6 bの表面側にデータ線 2 0 2 aを形成し、 デー
, タ線 2 0 2 aがモ リ ブデ ン シ リ サイ ド展 2 1 6 bを介してソース 2 0 に導電接続する構造とする。
¾降の工程については、 周知の工程を採用できるので、 それらの説 明は省略する。
このような製造方法によれば、 アルミ ニゥム屠たるデータ線 2 0 2 a は、 シ リ コ ンからなる ソ ース 2 0 4に対してモ リ ブデ ン シ リ サイ ド 新たな用 展 2 1 6 b を介して接続する ので、 ア ル ミ ニ ウ ム と の共晶反応によ つ てシ リ コ ンがく われる こ とを防止でき るため、 薄い シ リ コ ン薄膜から T F T 2 0 8 を形成でき るので、 その〇 N / O F F比を向上する こ と ができ る。
5 また、 図 1 3 ( d ) における領域 d _ 2 においては、 I T〇層から なる画素電極 2 0 6 と シ リ コ ンからな る ド レ イ ン 2 0 7 とがモ リ ブデ ン シ リ サイ ド餍 2 1 6 c を介して導電接続しているため、 画素電極 2 0 6 と ド レイ ン 2 0 7 とを直接的に接続した場合に比してその接触抵 抗を低減する こ ともでき、 表示品質の向上を図る こ と もでき る。
, ο なお、 図 1 3 ( a ) 〜 （ d ) の左側領域および右側領域のいずれの 側に示す製造方法においても、 画素領域 2 0 6 がブラ ッ ク マ ト リ ク ス 2 1 6 の下展側にある場合について説明したが、 これに限らず、 逆の 構造にする こ とも可能である。
実施例 6
1 5 第 1 4図は、 本発明の実施例 4 に係る液晶表示装置に用いたァ ク テ イ ブマ ト リ ク ス基板の一部を示す概略平面図、 第 1 5図は、 その V I— V I線における断面図である。
本例の液晶表示装置は、 その基本的な構造が実施例 4 に係る液晶表 . 示装置と同様であって、 アク テ ィ ブマ ト リ ク ス基板の側と、 対向基板 2 0 の側との間に充填する液晶の種類のみが異なるため、 対応する部分に は同符号を付してそれらの詳細な説明は省略する。
これらの図において、 本例の液晶表示装置も、 実施例 4 に係る液晶 表示装置と同様に、 画素領域 2 0 1 bには、 画素電極 2 0 6 の表面 側に遮光性および導電性を備えるモ リ ブデ ン シ リ サイ ド層 2 1 6 b b 2 5 (導電性遮光層） を有し、 こ のモ リ ブデ ン シ リ サ イ ド層 2 1 6 b b は、 新たな用紙 画素領域 2 0 1 b b と、 それに隣接する面素領域 2 0 1 a b , 2 0 1 b a , 2 0 1 b c , 2 0 l c b との境界領域にあって、 その外端縁 2 I 6 xは、 データ線 2 0 2 a , 2 0 2 bおよびゲー ト線 2 0 3 a , 2 0 3 bの直上において、 画素電極 2 0 6の外端緣 2 0 6 x と一致して いる。
このような構成のアクテ ィ ブマ ト リ クス基板に対しては、 対向基板 2 3 0が対向するよ うに配置され、 これらの基板の間には液晶 2 1 が充塡される。 こ こ で、 本例の液晶表示装置においては、 ポ リ マー分 散型液晶が充锾されているので、 アクティ ブマ ト リ クス基板および対 向基板 2 3 0の表面側には配向膜が形成されていない。 。 その他の構 成については、 実施例 4に係る液晶表示装置と同様である。
本例の液晶表示装置においても、 実施例 4に係る液晶表示装置と液 晶の種類は異なるが、 その各モリ ブデンシリ サイ ド展 2 1 6 b b , 2 1 6 a b , 2 1 6 b a - · · をブラ ッ クマ ト リ ク ス 2 1 6 と して利用 するため、 対向基板 2 3 0の側にブラ ッ クマ ト リ クスを必要と しない か、 あるいは、 第 1 5図に示すよう に、 対向基板側ブラ ックマ ト リ ク ス 2 3 1を補完的に形成するだけでよいので、 2枚の透明基板を対向 させるときの位置合わせ精度が問題にならない。 従って、 ブラ ッ クマ ト リ クス 2 1 6および対向基板倒ブラ ッ クマ ト リ クス 2 3 1 の幅に不 必要にマージンを設ける必要がないので、 液晶表示装置の開口率を高 く する こ とができるなど、 実施例 4に係る液晶表示装置と同様な効果 を奏する。
実施例 7
第 1 6図は、 本癸明の実施例 7 に係る液晶表示装置に用いたァ ク テ イ ブマ ト リ クス基板の一部を示す概略平面図、 第 1 7図は、 そ の VII -VII 線における断面図である。
本例の液晶表示装置において も、 垂直方向のデー タ線 3 0 2 a , 3 0 2 1) · · · (信号線） と、 水平方向のゲー ト線 3 0 3 a , 3 0 3 b
- - · (走査線） と によ っ て区画形成さ れた画素領域のいずれの画素 領域において も、 画素領域 3 0 1 b b (第 1 の画素領域） のよ う に、 データ線 3 0 2 a が導電接続する ソ ー ス 3 1 1 a 、 ゲー ト 線 3 0 3 b ' が導電接続するゲ— ト 電極 3 0 5、 および画素電極 3 0 6 が導電接続 する ド レ イ ン 3 1 1 b によ っ て、 T F T 3 0 8 が構成さ れてい る。 こ こ で、 T F T 3 0 8 は、 機能的に は実施例 1 の液晶表示装置の T F T
! 0 な ど と同様であ るが、 本例の液晶表示装置において は、 いわゆる逆ス タ ガ型 T F Tと して構成されてい る。 すなわち、 液晶表示装置全体を 支持する透明基板 3 0 9 の表面側に絶緣膜が形成されてお り 、 その表 面にゲ一 ト電極 3 0 5が形成されてい る。 さ ら に、 それ ら の表面側に は、 ゲー ト 電極絶緣膜 3 0 5 a , ノ ン ドー プのア モルフ ァ ス シ リ コ ン
I 5 層 3 1 0 および n型不純物が導入さ れたア モ ルフ ァ ス シ リ コ ン層 （ ソ ー ス 3 1 1 a , 3 1 1 b ) が形成され、 こ の ア モルフ ァ ス シ リ コ ン層
(ソ ー ス 3 1 1 a , 3 1 1 b ) に対 して、 ソ ー ス電極 3 0 4 a および ド レ イ ン電極 3 0 7 a が形成されてい る。 その う ち、 ド レ イ ン電極 3 0 7 a に対 して は、 .層間絶縁膜 3 1 3 を介 して、 画素電極 3 0 6 が導
2 ϋ 電接続してい る。
さ ら に、 本例の液晶表示装置において も、 層間絶縁膜 3 1 3 の表面 側において、 面素電極 3 0 6 の下層側に遮光性および導電性を備え る モ リ ブデ ン シ リ サ'イ ド層 3 1 6 b b (導電性遮光層） を有 し、 こ のモ リ ブデ ン シ リ サ イ ド層 3 1 6 b b は、 画素領域 3 0 1 b b と、 それに 隣接する画素領域 S O l a b , 3 0 1 b a . 3 0 1 b e , 3 0 1 c b との境界領域にあって、 その外端縁 3 0 6 X は、 データ線 3 0 2 a , 3 0 2 bおよびゲー ト線 3 0 3 a , 3 0 3 b の直上に位置するよう に 形成されている。 こ こで、 モ リ ブデ ン シ リ サイ ド層 3 1 6 b b のよ う な導電性遮光展は、 いずれの画素領域にも同様に形成されているが、 いずれも隣接する面素領域の画素電極およびモ リ ブデンシ リ サイ ド展 とは絶縁分離された状態にある。 その他の構成については、 実施例 4 に係る液晶表示装置と同様であるため、 対応する部分には同符号を付 してそれらの説明は省略する。
こ のよ うな構成の液晶表示装置においては、 実施例 4に係る液晶表 示装置と、 T F T 3 0 8 の構造の差に起因する構造的な差異はあるも のの、 その表示の原理は同様であるため、 実施例 4に係る液晶表示装 置と同様な効果を奏する。 たとえば、 各面素領域 3 0 1 b b · · · に 形成されたモ リ ブデンシ リ サイ ド展 3 1 6 b b * · ' をブラ ッ ク マ ト リ クス 3 1 6 と して利用するため、 対向基板 3 3 0 の側にブラ ッ クマ ト リ ク スを必要と しないか、 あるいは、 第 1 7図に示す対向基板側ァ ク テ ィ ブマ ト リ ク ス 3 3 1 のよ う に、 デ一タ線 3 0 2 a , 3 0 3 a を 通過する光のみを遮る補完的なものだけを形成するだけでよ く、 2枚 の透明基板を対向させる と き の位置合わせ精度を考慮して、 ブラ ッ ク マ ト リ ク ス 3 1 6 または対向基板側アク テ ィ ブマ ト リ ク ス 3 3 1 の幅 を不必要に広く する必要がない。 しかも、 各モ リ ブデ ンシ リ サイ ド層 3 1 6 b b - · - は、 画素領域 3 0 1 b b ' ' ' と同一の透明基板 3 0 9 の表面側につ く り込まれているため、 位置関係の精度が高く、 デ ータ線 3 0 2 a , 3 0 2 b · - · およびゲー ト線 3 0 3 a , 3 0 3 b などの幅に対応させて、 最小限の幅に設定できるので、 液晶表示装置 の開口率を高く する こ とができ る。 また、 モ ！ /ブデンシ リ サイ ド層 3 1 6 b b の電位が液晶の配向状態を乱すこ とがないので、 高い表示品 質が得られる。 しかも、 画素電極 3 0 6 の外周範囲とブ ラ ッ ク マ ト リ ク ス 3 1 6 の外周範囲とを一致させる こ とがで き る ので、 こ れ ら の電 極からの電位が液晶に及ぼす配向の乱れをブ ラ ッ ク マ ト リ ク ス 3 1 6 で確実に覆う こ とができ るなどの効果を奏する。
実施例 8
第 1 8図は、 本発明の実施例 8 に係る液晶表示装置に用いたァ ク テ イ ブマ ト リ ク ス基板の一部を示す概略平面図、 第 1 9図は、 その VIII 一 V 111線における断面図である。 こ こ で、 第 8図および第 9図に示し た実施例 4 に係る液晶表示装置の各部分と対応する機能を有する部分 については同符号を付してある。
本例の液晶表示装置においても、 第 1 8図に示すよ うに、 画素領域 2 0 1 b b (第 1 の画素領域） には、 データ線 2 0 2 a が導電接続す るソ ース 2 0 4、 ゲー ト線 2 0 3 bが導電接続するゲー ト電極 2 0 5 および画素電極 2 0 6 が導電接続する ド レ イ ン 2 0 7 によ っ て、 T F T 2 0 8 が構成されている。 こ こ で、 画素電極 2 0 6 は、 導電性およ び光透過性の材料と しての I T Oからなる透明電極であって、 画素領 域 2 0 1 b b の略全面にわた って形成されており、 その端部がデータ 線 2 0 2 a , 2 0 2 b およびゲー ト線 2 0 3 a , 2 0 3 b の直上に位 置するまで拡張されてい る。 そ して、 いずれの画素電極 2 0 6 も前段 のゲ一 ト線 2 0 3 a の側に広い重な り面積を有している。
こ の画素領域 2 0 1 b b の断面構造は、 第 1 9図に示すよ う に、 液 晶表示装置全体を支持する透明基板 2 0 9 の表面側に形成された多結 晶シ リ コ ン層 2 1 0 に、 チ ャ ネ ル領域 2 1 1 を除いて、 n型の不純物 と しての リ ンが導入さ れて、 ソ ー ス 2 0 および ド レ ィ ン 2 0 7 が形 成されている。 この T F T 2 0 8 の表面輒には、 シ リ コ ン酸化膜から なる下展側展間絶緣膜 2 1 3 が堆積されており、 それに は第 1 の接続 孔 2 1 3 a と第 2 の接続孔 2 1 3 b とが開口されている。 そのう ちの 第 1 の接続孔 2 1 3 a を介して、 アルミ ニウ ム層からなるデータ線 2 0 2 aがソース 2 0 4 に導電接続している。
一方、 第 2 の接続孔 2 1 3 bを介しては、 面素電極 2 0 6 と同じ く 導電性および光透過性の材料と しての I T Oからなる積み上げ電極展 2 1 4が ド レイ ン 2 0 7 に導電接続している。 こ こで、 下層側展間絶 縁膜 2 1 3 の表面は、 T F T 2 0 8 の形状に対応して凹凸が反映され
I 0 ているが、 積み上げ電極層 2 1 4 は、 T F T 2 0 8が形成されていな い平坦な領域 2 0 8 a上 （T F T 2 0 8 の非形成領域上） にまで拡張 形成されている。 従って、 こ の領域 2 0 8 a上における稜み上げ電極 展 2 1 4の表面は平坦になっている。
さ らに、 この液晶表示装置においては、 透明基板 2 0 9 の表面側に、 シ リ コ ン酸化膜からなる上層側展藺絶縁膜 2 1 5が形成されており、 その表面側に面素電極 2 0 6が形成されている。 こ こで、 面素電極 2 0 6 は、 上層側層簡絶縁腠 2 1 5 の接続孔 2 1 5 aを介して種み上げ 電極層 2 1 4 に導電接続しており、 この接続孔 2 1 5 a は、 T F T 2 0 8が形成されていない平坦な領域 2 0 8 a上に形成されている。 こ
Z 0 のため、 面素電極 2 0 6 は積み上げ電極層 2 1 4の平坦領域に導電接 続している。 なお、 上層側層間絶緣膜 2 1 5 と してはポリ ィ ミ ド層な どを用いるこ となどにより、 その表面を平坦化して、 液晶の配向性を よ り高めてもよい。
本例においては、 マ ト リ クスァ レイ が形成された透明基板 2 0 9 と、 5 カ ラーフ ィ ルタおよび共通電極が形成された他方側の透明基板 （図示 せず） との間に液晶が封入されて、 液晶表示装置が構成される。 そ し て、 データ線 2 0 2 a , 2 0 2 b . * - およびゲー ト線 2 0 3 a , 2 0 3 b · · · によ って伝達される信号によ って、 共通電極と各画素電 極 2 0 6 との間に発生する電位を制御して、 画素領域毎の液晶の配向 状態を変え、 情報を表示するよ う になっている。 こ こで、 画素電極 2 0 6へは、 電位が T F T 2 0 8 の ド レイ ン 2 0 7 および積み上げ電極 層 2 1 4を介して印加される。
また、 本例の液晶表示装置においては、 上層側層間絶緣膜 2 1 5 の 表面側であって画素電極 2 0 6 の下屑側には、 遮光性および導電性を 備えるモ リ ブデ ン シ リ サイ ド展 2 1 6 b b (導電性遮光層） が形成さ れており、 こ のモ リ ブデ ンシ リ サイ ド層 2 1 6 b b は、 画素領域 2 0 l b b と、 それに隣接する画素領域 2 0 l a b , 2 0 1 b a , 2 0 1 b c , 2 0 1 c b との境界領域において、 その外端緣 2 1 6 Xがデー タ線 2 0 2 a , 2 0 2 bおよびゲー ト線 2 0 3 a > 2 0 3 b の直上に 位置するよう に形成されて、 しかも、 画素電極 2 0 6 の外端緣 2 0 6 X と一致 している。 こ こ で、 モ リ ブデ ン シ リ サ イ ド層 2 1 6 b b のよ うな導電性遮光層は、 いずれの面素領域にも同様に形成されているが 隣接する画素領域 2 0 1 a b , 2 0 1 b a , 2 0 1 c b , 2 0 1 c のいずれのモ リ ブデ ン シ リ サ イ ド雇 2 1 6 a b , 2 1 6 b a , 2 1 6 b c , 2 1 6 c b の外端緣 2 1 6 x と も、 モ リ ブデ ン シ リ サ イ ド層 2 1 6 b b は、 データ線 2 0 2 a , 2 0 2 bおよびゲー ト線 2 0 3 a , 2 0 3 b の直上位置で絶緣分離された状態にある。
こ のよ う な構成の本例の液晶表示装置においては、 各モ リ ブデ ン シ リ サイ ド層 2 1 6 b b ' - ' をブ ラ ッ ク マ ト リ ク ス と して利用するた め、 第 1 2図に示すよ う に、 透明基板 2 0 9 の側に構成されたァ ク テ 新たな用紙 イ ブマ ト リ ク ス基板の側と、 対向基板 2 3 0 の側とを対！ ¾させるとき に、 モ リ ブデンシリサイ ド層 2 1 6 b bが対向基板側ブラ ッ ク マ ト リ クス 2 3 1 の位置合わせにおけるマージンとなって、 位置合わせ精度 が問題にならない。 また、 モ リ ブデン シ リ サイ ド層 2 1 6 b bの電位 は、 面素電極 2 0 6 と同じ電位が印加された状態にあるため、 液晶の 配向状態を乱すこ とがないので、 高い表示品質が得られる。 また、 ブ ラ ッ クマ ト クス 2 1 6 は、 面素毎に電気的に独立した状態のモリ ブ デンシ リ サイ ド層 2 1 6 b b - - * によ って構成されているため、 面 素領墩 2 0 1 b bにおいて、 モリ ブデンシリサイ ド展 2 1 6 b b とデ t 0 ータ線 2 0 2 a とが短絡状態にあっても、 この面素領域 2 0 1 b bの みの表示の点欠陥に止まるので、 液晶表示装置の信頼性も高い。
また、 本例の液晶表示装置において、 データ鎳 2 0 2 a は下層側展 間絶縁膜 2 1 3上に'形成されて、 その第 1 の接続孔 2 1 3 aを介して 薄膜ト ラ ンジスタ 2 0 8 の ソ ース 2 0 4 に導電接続している一方、 面 素電極 2 0 6 は、 パッ ドと しての積み上げ電極雇 2 1 4に稹み上げさ れた状態で、 上層側層間絶縁膜 2 1 5上に形成されている。 すなわち、 データ線 2 0 2 a と画素電極 2 0 6 とは、 互いに異なる展上に形成さ れているので、 短絡する危険性がない。 従って、 データ線 2 0 2 a の 上方位置にまで面素電極 2 0 6 の端部 2 0 6 Xを配置するこ とができ
Z 0 るので、 データ線 2 0 2 a の近燎も表示部と して利用でき る。 それ故、 面素領域 2 0 1 b b の開口率が高い。
さ らに、 面素電極 2 0 6 はデータ線 2 0 2 a に対するシ ー ル ド効果 を発揮するので、 データ線 2 0 2 a の電位が液晶の配向を乱すこ とが ない。 それ故、 表示の品質が向上する。 さ らに、 積み上げ電極層 2 1 4 は、 導電性を有しているので、 マ ト リ ク スァ レイ を構成するのに支 障がな く 、 ま た、 金属層を積み上げ電極層 と して用いた場合 と異な り
1 T Oからなる積み上げ電極層 2 1 4 は光透過性を有 してい る ので、 画素領域 2 0 6 が導電接続 しやすいよ う に、 積み上げ電極層 2 1 4 を 拡張形成して も、 画素領域 2 0 1 b b の開口率が犠牲にな る こ とがな い。 加えて、 画素電極 2 0 6 は、 積み上げ電極展 2 1 4 を介 して積み 上げさ れた状態にあ るた め、 下層側および上層側層間絶緣膜 2 1 3 ,
2 1 5 の接続孔 2 1 3 b ， 2 1 5 a は、 いずれもがァ ス ぺク ト 比の低 い構造にな ってい るので、 接続孔 2 1 3 b , 2 1 5 a の内部におけ る 導電接続部の信頼性が高い。
ま た、 本例において は、 積み上げ電極層 2 1 4 に、 画素電極 2 0 6 と同じ く I T Oを用いてい る ため、 積み上げ電極層 2 1 4 と画素電極
2 0 6 と の接続抵抗が低い。 それ故、 ド レ イ ン 2 0 7 と画素電極 2 0 6 との間の抵抗分は低い レ ベルを維持でき る。 さ らに、 積み上げ電極 雇 2 1 4 および上層側屑間絶緣膜 2 1 5 の表面側は、 T F T 2 0 8 の 形状が反映さ れて G3凸を有 してい るが、 上層側層間絶縁膜 2 1 5 の接 続孔 2 1 5 a は、 T F T 2 0 8 が形成さ れていない平坦な領域 2 0 8 a 上に形成されているので、 積み上げ電極層 2 1 4 と画素電極 2 0 6 と のコ ンタ ク ト の信頼性が高 く 、 その コ ンタ ク ト 抵抗 も低い。 ま た、 こ のよ う な接続構造は、 平坦部分を底上げ して、 画素電極 2 0 6 表面 を平坦化させて、 液晶の配向状態を改善す る効果も発揮する。
さ らに、 液晶表示装置の高精細化に伴っ て、 画素領域 2 0 1 b b は 微細化されているため、 画素領域 2 0 1 b b における表示容量が減少 し、 オ フ抵抗の高い T F T 2 0 8 を構成 して リ ー ク 電流を小さ く して も、 ゲー ト線 2 0 3 b の非選択期間内に表示電圧が低下 し、 表示の保 持特性が低 く な り やすい傾向があ る。 しか しなが ら、 本例の液晶表示 装置においては、 面素電極 2 0 6の端部が前段のゲー ト線 2 0 3 aの 上方に位置し、 それらの間で電荷蓄積容量を形成している。 こ のため 画素領域 2 0 1 b bの選択期間中は、 前段のゲー ト線 2 0 3 aが非選 択期間で、 ゲー ト線 2 0 3 a には基準電位が印加されているこ とを利 用して、 電荷蓄積容量に電荷を蓄稜し、 面素領域 2 0 1 b bの液晶印 加電圧の保持特性を向上する こ ともできる。 しかも、 本例においては- 面素電極 2 0 6を前段のゲー ト電極 2 0 3 a の側に広い重なり面稷を 有するように形成してあるため、 保持特性を向上させる効果が顕著で ある。
実施例 9
第 2 0図は、 本発明の実施例 9に係る液晶表示装置に用いたァクテ イ ブマ ト リ クス基板の一部を示す概略平面図、 第 2 1図は、 その IX— IX線における断面図である。 こ こで、 第 8図および第 9図に示した実 施例 4に係る液晶表示装置または第 1 8図および第 1 9図に示した実 施例 8に係る液晶表示装置の各部分と対応する機能を有する部分につ いては同符号を付して、 それらの詳細な説明を省略する。
これらの図において、 画素領域 2 ひ 1 b bには、 データ線 2 0 2 a が導電接続するソ ース 2 0 4、 ゲー ト線 2 0 3 bが導電接続するゲー ト電極 2 0 5、 および画素電極 2 0 6が導電接続する ド レイ ン 2 0 7 によ って、 T F T 2 0 8が構成されている。 こ こで、 面素電極 2 0 6 は、 導電性および光透過性の材料としての I T Oからなる透明電極で あって、 面素領域 2 0 1 bの略全面にわたって形成されており、 そ の端部がデータ線 2 0 2 a , 2 0 2 bおよびゲー ト線 2 0 3 a , 2 0
3 bの直上に位置するまで拡張されている。 そして、 いずれの画素電 桎 2 0 6 も前段のゲー ト線 2 0 3 a の側に広い重なり面積を有してい る。
こ の画素領域 2 0 1 b b の断面構造は、 透明基板 2 0 9 の表面側に 形成された多結晶シ リ コ ン層 2 1 0 に、 チ ャ ネ ル領域 2 1 1 を除いて ソ ース 2 0 4および ド レ イ ン 2 0 7 が形成されている。 こ の T F T 2 0 8 の表面側には、 シ リ コ ン酸化膜からなる下層側層間絶縁膜 2 1 3 が堆積されており、 それには第 1 の接続孔 2 1 3 a と第 2 の接続孔 2 1 3 b とが開口されている。 その う ちの第 1 の接続孔 2 1 3 a を介し て、 アルミ ニ ウ ム展からなるデータ線 2 0 2 a がソ ース 2 0 4 に導電 接続している。
一方、 第 2 の接続孔 2 1 3 bを介 しては、 積み上げ電極展 2 1 4が ド レ イ ン 2 0 7 に導電接続している。 こ こ で、 下展側層間絶縁膜 2 1 3 の表面は、 T F T 2 0 8 の形状に対応して凹凸が反映されているが 積み上げ電極展 2 1 4 は、 T F T 2 0 8 が形成されていない平坦な領 域 2 0 8 a上 （T F T 2 0 8 の非形成領域上） にまで拡張形成されて いる。 従って、 こ の領域 2 0 δ a上における積み上げ電極層 2 1 4 の 表面は平坦になっている。 また、 透明基板 2 0 9 の表面側に、 シ リ コ ン酸化膜からなる上展側展藺絶縁膜 2 1 5が形成されており、 その表 面側に画素電極 2 0 6 が形成されてい る。 こ の画素電極 2 0 6 は、 上 層側層閫絶縁膜 2 1 5 の接続孔 2 1 5 a を介 して積み上げ電極層 2 1 4 に導電接続しており、 こ の接続孔 2 1 5 a は、 T F T 2 0 8 が形成 されていない平坦な領域 2 0 8 a上に形成されている。 このため、 画 素電極 2 0 6 は積み上げ電極層 2 1 4 の平坦領域に導電接続している 本例の液晶表示装置においては、 データ線 2 0 2 a が、 アル ミ ユウ ム層で構成された下層側の第 1 のデータ線 2 0 2 a , と、 モ リ ブデ ン シ リ サイ ド層で構成された上層側の第 2 のデータ線 2 0 2 a z とで搆 た な 紙 成された冗县配線構造にな っている。 一方、 積み上げ電極層 2 1 4 も、 アルミ ニウ ム展で搆成された下屑側の第 1 の積み上げ電極展 2 1 a と、 モ リ ブデンシリサイ ド層で構成された上展側の第 2 の積み上げ電 極展 2 1 4 b とで構成されている。 しかも、 ソ ース展 2 0 2 a と積み 上げ電極展 2 1 4 とは、 同展にあって、 第 1 のデータ線 2 0 2 a , と 第 1 の積み上げ電極展 2 1 4 a とは同時形成されたものであって、 第 2 のデータ線 2 0 2 a 2 と第 2 の積み上げ電極層 2 1 4 b とが同時形 成されたものである。 なお、 第 2 のデータ線 2 0 2 a 2 および第 2 の 積み上げ鼋極展 2 1 4 bを搆成すべき材料としては、 画素電極 2 0 6 をパタ ーユ ングする と き のエ ツ チヤ ン ト に溶解しない材料と して、 モ リ ブデン シ /サイ ドの他にも、 チタ ンシリ サイ ド、 タ ングステ ン シ リ サイ ド、 タ ンタルシ リ サイ ド、 チタ ン、 タ ングステ ン、 タ ンタル、 チ タ ンナイ ト ラ イ ドなどを用いる こ とができる。
また、 本例の液晶表示装置においては、 上展側展間絶緣膜 2 1 5 の 表面側であって面素電極 2 0 6 の下展撖には、 遮光性および導電性を 備えるモ Tブデン シ リ サイ ド層 2 1 6 b b (導電性遮光展） が形成さ れており、 このモリ ブデ ン シ リ サイ ド層 2 1 6 b b は、 面素領域 2 0 l b b と、 それに隣接する画素領域 2 0 l a b , 2 0 1 b a , 2 0 1 b c , 2 0 1 c b との境界領域において、 その外端縁 2 1 6 Xがデー タ線 2 0 2 a , 2 0 2 bおよびゲー ト線 2 0 3 a , 2 0 3 bの直上に 位置するように形成されて、 しかも、 面素電極 2 0 6 の外端緣 2 0 6 X と一致している。 こ こ で、 モ リ ブデンシ リ サイ ド層 2 1 6 b b のよ うな導電性遮光層は、 いずれの画素領域にも同様に形成されているが、 隣接する面素領域 2 0 1 a b , 2 0 1 b a , 2 0 1 c b , 2 0 1 b c のいずれのモ リ ブデ ン シ リ サイ ド層 2 1 6 a b , 2 1 6 b a , 2 1 6 c b , 2 1 6 b c の外端縁 2 1 6 x と も、 モ リ ブデ ン シ リ サ イ ド層 2 1 6 b b は、 データ線 2 0 2 a , 2 0 2 b およびゲー ト 線 2 0 3 a , 2 0 3 b の直上位置で絶緣分離さ れた状態にあ る。
こ のよ う な構成の本例の液晶表示装置において は、 各モ リ ブデ ン シ リ サ イ ド層 2 1 6 b b · ' ' をブ ラ ッ ク マ ト リ ク ス と して利用する た め、 透明基板 2 0 9 の側に構成されたア ク テ ィ ブマ ト リ ク ス基板の側 と、 対向基板の側とを対向させる と き に、 位置合わせ精度が問題にな らない。 ま た、 モ リ ブデ ン シ リ サ イ ド層 2 1 6 b b の電位は、 画素電 極 2 0 6 と同 じ電位が印加さ れた状態にあ る ため、 液晶の配向状態を 乱す こ とがないので、 高い表示品質が得 られる。 ま た、 ブラ ッ ク マ ト リ ク ス 2 1 6 は、 画素毎に電気的に独立 した状態のモ リ ブデ ン シ リ サ ィ ド展 2 1 6 b b · · · によ っ て構成さ れているため、 画素領域 2 0 1 b b において、 モ リ ブデ ン シ リ サ イ ド層 2 1 6 b b とデータ線 2 0 2 a とが短絡状態にあ って も、 こ の画素領域 2 0 1 b b のみの表示の 点欠陥に止ま るので、 液晶表示装置の信頼性も高い。
ま た、 本例の液晶表示装置においては、 データ線 2 0 2 a が冗县配 線構造にな っている ので、 その信頼性が高い。 しかも、 積み上げ電極 層 2 1 4 も、 アル ミ ニウ ム層で構成された第 1 の積み上げ電極層 2 1 4 a とモ リ ブデ ン シ リ サ イ ド層で構成さ れた第 2 の積み上げ電極層 2 1 4 b とで構成されて、 I T O層からな る画素電極 2 0 6 は、 モ リ ブ デ ン シ リ サイ ド層で構成さ れた第 2 の積み上げ電極層 2 1 4 b を介 し てアルミ ニウ ム層で構成さ れた第 1 の積み上げ電極層 2 1 4 a に導電 接続しているた 、 モ リ ブデ ン シ リ サ イ ド層は、 I T 0層 と ア ル ミ 二 ゥ ム層 と のコ ンタ ク ト 層 と して機能する ので、 そ こ での接触抵抗を低 減する、- しかも、 モ リ ブデ ン シ リ サ ィ ドて上層側の第 2 の積み上げ電 極展 2 1 4 bを構成しているため、 面素電極 2 0 6をエ ッチング形成 する時にそのヱ ツチヤ ン トで積み上げ電極展 2 1 4が侵されない。
さ らに、 データ線 2 0 2 a と面素電極 2 0 6 とは、 互いに異なる展 上に形成されているので、 短絡する危険性がない。 従って、 データ線 2 0 2 a の上方位置にまで画素電極 2 0 6 の嬙部 2 0 6 xを配置する こ とがで'きるので、 可能な限りの開口率を確保できる。 また、 画素電 極 2 0 6 はデータ線 2 0 2 a に対するシール ド効果を癸攆するので、 データ線 2 0 2 a の電位が液晶の配向を乱すことがない。 それ故、 表 示の品質が向上する。
また、 面素電極 2 0 6 は、 積み上げ電極展 2 1 4を介して積み上げ された状態にあるため、 下層側および上層側展間絶縁膜 2 1 3 , 2 1 5 の接続孔 2 1 3 b , 2 1 5 a は、 いずれもがァスぺク ト比の低い構 造になっているので、 接続孔 2 1 3 b , 2 1 5 a の内部における導電 接続部の信頼性が高い。 しかも、 積み上げ電極展 2 1 4および上展側 層間絶緣膜 2 1 5 の表面側は、 T F T 2 0 8 の形状が反映されて D3凸 を有しているが、 上層側展間絶緣膜 2 1 5 の接続孔 2 1 5 a は、 T F T 2 0 8が形成されていない平坦な領域 2 0 8 a上に形成されている ので、 積み上げ電極層 2 1 と面素電極 2 0 6 とのコ ンタ ク ト の信頼 性が高く、 そのコ ンタ ク ト抵抗も低い。 また、 このよ うな接続構造は、 平坦部分を底上げして、 面素電極 2 0 6表面を平坦化させて、 液晶の 配向状態を改善する効果も発揮する。
さ らに、 本例の液晶表示装置においては、 面素電極 2 0 6 の端部が 前段のゲ一 ト線 2 0 3 a の上方に位置し、 しかも、 面素電極 2 0 6を 前段のゲー ト電極 2 0 3 a の側に広い重なり面積を有するように形成 してあるため-、 保持特性を向上させる効果が顕著である。 実施例 1 0
第 2 2図は、 本発明の実施例 1 0 に係る液晶表示装置に用いたァ ク テ ィ ブマ ト リ ク ス基板の一部を示す概略平面図、 第 2 3 図は、 その X 一 X線における断面図である。 こ こ で、 第 1 図および第 2図に示した 実施例 1 に係る液晶表示装置と対応する機能を有する部分については 同符号を付して、 それ らの詳細な説明を省略する。
本例の液晶表示装置においても、 垂直方向のデータ線 1 0 2 a , 1 0 2 b · · · (信号線） と、 水平方向のゲー ト線 1 0 3 a > 1 0 3 b - - · (走査線） とが格子状に配置され、 それ ら の間に各画素領域 1 0 1 a a , 1 0 1 a b , 1 0 1 a c , 1 0 1 b a , 1 0 1 b b · - - が区画形成されて、 マ ト リ ク スア レ イ が構成されてい る。 その う ち、 画素領域 1 0 1 b b においては、 データ線 1 0 2 a が導電接続する ソ —ス 1 0 4、 ゲー ト線 1 0 3 bが導電接続するゲー ト電極 1 0 5 、 お よび画素電極 1 0 6 が導電接続する ド レ イ ン 1 0 7 によ って、 T F T 1 0 8 が構成されている。 こ こで、 画素電極 1 0 6 は、 導電性および 光透過性の材料と しての I T Oからなる透明電極であって、 画素領域 1 0 1 b b の略全面にわた って形成さ れてい る。 こ こ で、 T F T 1 0 8 の表面側には、 シ リ コ ン酸化膜からなる下層側展間絶緣膜 1 1 3 が 堆積されてお り 、 それに は第 1 の接続孔 1 1 3 a と第 2 の接続孔 1 1 3 b とが開口されている。 その う ちの第 1 の接続孔 1 1 3 a を介して ア ル ミ ニ ウ ム層からなるデータ線 1 0 2 a がソ ー ス 1 0 4 に導電接続 している。 一方、 第 2 の接続孔 1 1 3 bを介 しては、 画素電極 1 0 6 が ド レ イ ン 1 0 7 に導電接続してい る。 さ ら に、 透明基板 1 0 9 の表 面側に、 シ リ コ ン酸化膜からなる上層側層間絶緣膜 1 1 5 が形成され てお り 、 その表面側にモ リ ブデ ン シ リ サ イ ド層 1 1 G b bが形成さ れ ている。 こ こで、 モ リ ブデ ン シ リ サイ ド展 1 1 6 b bは、 上層側層間 絶緣膜 1 1 5の接続孔 1 1 5 aを介して面素電極 1 0 6に導電接続し ており、 この接続孔 1 1 5 a は、 T F T 1 0 8が形成されていない平 坦な領域 1 0 8 a と して、 面素領域 1 0 1 b bにおける T F T 1 0 8 の形成位置とは対角の位置に形成されている。 このため、 モ リ ブデン シ リサイ ド屠 1 1 6 b bは、 面素電極 1 0 6の平坦領域に導電接続し ている。
さ らに、 本例の液晶表示装置においては、 ゲー ト電極 1 0 5が、 多 結晶シ リ コ ン展に 1 X 1 02°Z c m3 以下のリ ンを拡散した厚,さが 1 5 0 0 人以下の下展側ゲ一ト電極展 1 0 5 a と、 厚さが 2 0 0 0 人以 下のモ ブデンシ リ サイ ド眉で構成された上層側ゲー ト電極展 1 0 5 との 2展搆造になっている。 このような 2層構造のゲ一 ト電柽は、 まず、 多結晶シリ ： ^ ン膜を 1 0 0 O Aの厚さに形成した後に、 それに 酸素および窒素雰囲気中でォキ シ塩化リ ンを用いて 8 5 0 'Cの温度条 件で拡散して下展側ゲー ト電極層 1 0 5 aを形成した後に、 2 0 0 0 人のモリ ブデンシリサイ ド展をスパッタ形成して上展側ゲ一ト電極展 1 0 5 bを稹展したものを、 C F4 — 02 系のガスを用いて ドラ イ エ ツ チ ングしたものである。 こ こで、 上層側ゲー ト電極 1 0 5 bを構成 するモひブデンシ リサイ ドの組成式を M o S i χ で表したときに、 X の値については、 2. 0〜 3. 5に設定するこ とが好ま し く、 この範 囲より も大きな値の場合には、 抵抗値が大き く な.り、 2. 5近傍であ るこ とがク ラ ッ ク の発生を防止するのに適している。 なお、 モ リ ブデ ンシ リ サイ ドに代えて、 タ ングステ ン シ リ サイ ドゃチタ ンシリ サイ ド も採用できる。
こ のよ う な構成の本例の液晶表示装置においては、 各モ リ ブデ ンシ リ サイ ド展 1 1 6 b b · · ' をブ ラ ッ ク マ ト リ ク ス 1 1 6 と して利用 するため、 透明基板 1 0 9 の側に構成さ れたア ク テ ィ ブマ ト リ ク ス基 板の側と、 対向基板の側とを対向させる と き に、 モ リ ブデ ン シ リ サ イ ド展 1 1 6 b b が対向基板側ブラ ッ ク マ ト リ ク スの位置合わせにおけ るマー ジ ン とな って、 位置合わせ精度が問題にな ら ない。 ま た、 モ リ ブデ ン シ リ サ イ ド層 1 1 6 b b の電位は、 画素電極 1 0 6 と同 じ電位 が印加された状態にあ る ため、 液晶の配向状態を乱す こ とがないので . 高い表示品質が得 られる。 ま た、 ブ ラ ッ ク マ ト リ ク ス 1 1 6 は、 画素 毎に電気的に独立 した状態にある ため、 画素領域 1 0 1 b b において - モ リ ブデ ン シ リ サイ ド層 1 1 6 b b とデータ線 1 0 2 a とが短絡状態 にあ って も、 表示の点欠陥に止ま る。
ま た、 本例の液晶表示装置において は、 ゲー ト電極 1 0 5 が、 多結 晶シ リ コ ン展に リ ンを拡散した厚さが 1 5 0 0 人以下の下層側ゲ一 ト 電極層 1 0 5 a と、 厚さが 2 0 0 O A以下のモ リ ブデ ン シ リ サ イ ド層 で構成された上層側ゲー ト 電極層 1 0 5 b と のポ リ サ イ ド構造を採用 しながら も、 それらの膜厚および不純物導入量を最適化 して、 ク ラ ッ ク の発生を防止 している ので、 ゲー ト 電極 1 0 5 およびゲ一 ト 線 1 0 3 a , 1 0 3 b の低抵抗化を実現してい る。 ま た、 下層側眉間絶緣膜 1 1 3 および上展側層間絶緣膜 1 1 5 に割れな どが発生する こ と も防 止でき る。
ま た、 本例において は、 上層側層間絶縁膜 1 1 5 の表面側は、 T F T 1 0 8 の形状が反映さ れて凹凸を有 してい るが、 上層側層間絶緣膜 1 1 5 の接続孔 1 1 5 a は、 T F T 1 0 8 が形成さ れていない平坦な 領域 1 0 8 a と して、 画素領域 1 0 1 b b における T F T 1 0 8 の形 成位置と は対角の位置に形成さ れてい る ため、 モ リ ブデ ン シ リ サ イ ド 新た な用紙 展 1 1 6 b b と面素電極 1 0 6 とのコ ンタ ク ト の信賴性が高い。 実施例 1 1
第 2 4図は、 本発明の実施例 1 1 に係る液晶表示装置に用いたァク ティ ブマ ト リ ク ス基板の一部を示す概略平面図、 第 2 5図は、 その Π 一 Π線における断面図である。 こ こで、 第 1 8図および第 1 9図に示 した実施例 8 に係る液晶表示装置と対応する機能を有する部分につい ては同符号を付して、 それらの詳細な説明を省略する。
本例の液晶表示装置においても、 面素領域 2 0 1 b b において、 透 明基板 2 0 9 の表面側に形成された多結晶シリ コ ン展 2 1 0 に、 チ ヤ ネル領域 2 1 1 を除いて、 n型の不純物と しての リ ンが導入されて、 ソ ース 2 0 4および ド レイ ン 2 0 7 が形成されている。 こ の T F T 2 0 8 の表面側には、 シリ コ ン酸化膜からなる下展側展間絶緣膜 2 1 3 が堆積されており、 それには第 1 の接続孔 2 1 3 a と第 2 の接続孔 2 1 3 b とが開口されている。 その う ちの第 1 の接続孔 2 1 3 aを介し てデータ線 2 0 2 a がソ ース 2 0 4 に導電接続している。
一方、 第 2 の接続孔 2 1 3 bを介しては、 耐酸性を有する金属配線 展と してのク ロム展からなる積み上げ電極ほ 2 1 4がド レイ ン 2 0 7 に導電接続している。 こ こで、 接続孔 2 1 3 b の形成位置と、 接続孔 2 1 5 a の形成位置との関係は、 接続孔 2 1 5 aが接続孔 2 1 3 b と ゲー ト電極 2 0 5 との簡に位置している。
また、 本例の液晶表示装置においては、 上展側展間絶緣膜 2 1 5 の 表面側であって画素電極 2 0 6 の下展側には、 遮光性および導電性を 備えるモ リ ブデン シ リサイ ド層 2 1 6 b b (導電性遮光層） が形成さ れており、 こ のモ リ ブデ ン シ リ サイ ド層 2 1 6 b b は、 画素領域 2 0 1 b b と、 それに隣接する画素領域 2 0 1 a b , 2 0 1 b a - 2 0 1 b c , 2 0 1 c b と の境界領域において、 そ の外端縁 2 1 6 x がデ一 タ線 2 0 2 a , 2 0 2 b およびゲー ト 線 2 0 3 a , 2 0 3 b の直上に 位置するよ う に形成されて、 しかも、 画素電極 2 0 6 の外端縁 2 0 6 X と一致 している。 こ こ で、 モ リ ブデ ン シ リ サ イ ド愿 2 1 6 b b のよ う な導電性遮光層は、 いずれの画素領域に も同様に形成さ れてい るが 隣接する画素領域 2 0 1 a b > 2 0 1 b a , 2 0 1 c b , 2 0 1 b c のいずれのモ リ ブデ ン シ リ サ イ ド層 2 1 6 a b , 2 1 6 b a , 2 1 6 c b , 2 1 6 b c の外端緣 2 1 6 x と も、 モ リ ブデ ン シ リ サ イ ド層 2 1 6 b b は、 データ線 2 0 2 a , 2 0 2 b およびゲー ト 線 2 0 3 a , 2 0 3 b の直上位置で絶緣分離された状態にあ る。
さ らに、 本例の液晶表示装置において、 透明基板 2 0 9 の表面側に は、 ア ク テ ィ ブマ ト リ ク スア レ イ を駆動する ための駆動回路も、 第 2 6 図および第 2 7 図に示すよ う な C M O S 面路を も って形成さ れてい る。 こ こ で、 第 2 6 図は駆動回路の C M O S 回路の断面図、 第 2 7 図 はその平面図であ る。
こ れらの図において、 n チ ャ ネ ル型 T F T 4 1 0 および p チ ャ ネ ル 型 T F T 4 2 0 は、 ア ク テ ィ ブマ ト リ ク ス側と同時形成されてい く が ア ク テ ィ ブマ ト リ ク ス側において、 ゲー ト 電極 2 0 5 , データ線 2 0 2 a および画素電極 2. 0 6 力《、 それぞれの層間に下層側層間絶縁膜 2 1 3 ま たは上層側層間絶緣膜 2 1 5 を有 している こ とを利用 して、 駆 動面路側に も多層配線構造が構成されてい る。 すなわち、 駆動面路側 と ア ク テ ィ ブマ ト リ ク ス側と は、 駆動回路側ゲー ト電極 4 4 1 , 駆動 回路側ゲー ト電極配線層 4 4 2 および下層側層間絶緣膜 2 1 3 の形成 工程まで は、 それぞれの工程を援用 し合っ て形成 し、 そ の後は、 駆動 回路側の ソ ース線 4 1 I ： 4 2 1 を形成 した後に、 上層側層間絶緣膜 2 1 5を形成する。 そ して、 上展側展間絶縁膜 2 1 5および下展側層 藺絶縁膜 2 1 3に対して接続孔 4 1 5 a , 4 1 5 bを形成し、 これら の接続孔 4 1 5 a , 1 5 bを介して、 アルミ ユウム配線展 4 3 0を nチャネル型 T F T 4 1 0および pチ ャ ネル型 T F T 4 2 0 の ド レ イ ン 4 1 7 , 4 2 7に導電接続するようにしてある。 なお、 ア ルミ ユウ ム配線層 4 3 0の表面側に形成されているのは、 表面保護層 2 3 0で ある。
このような構成の本例の液晶表示装置においても、 各モ リ ブデ ン シ リサイ ド展 2 1 6 b b - - ' をブラ ッ クマ ト リ ク スと して利用するた め、 実施例 8に係る液晶表示装置と同様な効果を奏するのに加えて、 以下の効果も奏する。 すなわち、 アクティ ブマ ト リ クス側において、 ゲ一 ト電極 2 0 5 , データ線 2 0 2 aおよび画素電極 2 0 6が、 それ ぞれの層間に下展埘層間絶緣膜 2 1 3または上展側展間絶緣膜 2 1 5 を有していることを利用 して、 nチ ャ ネル型 T F T 4 1 0および pチ ャ ネル型 T F T 4 2 0 の ド レ イ ン 4 1 7 , 4 2 7に対するアルミ ユウ ム配線層 4 3 0を多雇配線構造をもって形成してあるため、 各配線展 間での短絡などの問題点が発生しない。 また、 多層配線構造であるた め、 ϋチ ャ ネル型 T F T 4 1 0および ρチ ヤ ネル型 T F T 4 2 0を備 えた駆動回路を形成する のに必要な面積も小さ くて済み、 基板の面積 が同じであれば、 面素領域を拡張でき、 面素側の面積が同じであれば、 基板全体、 すなわち、 液晶表示装置を小型化できる。 産業上の利 可能性
以上のとおり、 本発明に係る液晶表示装置において、 透明基板の表 面側には、 各面素領域毎に、 隣接する面素領域との境舁領域上で、 デ ータ線， ゲー ト 線および隣接する画素領域の画素電極か ら絶縁分離さ れてい る一方、 同 じ画素領域の画素電極に は導電接続す る状態に形成 された導電性遮光層を有 し、 こ れ ら の導電性遮光層によ っ てブ ラ ッ ク マ ト リ ク スが構成さ れてい る こ と に特徴を有す る。 従っ て、 本発明に
5 よれば、 透明基板の表面側に、 マ ト リ ク ス ア レ イ と共にブラ ッ ク マ ト リ ク ス も形成されているので、 画素領域間の境界領域と ブラ ッ ク マ ト リ タ ス とが髙ぃ精度で位置合わせさ れる。 従っ て、 ブ ラ ッ ク マ ト リ ク スの幅のマー ジ ンを最小とで き る ので、 開口率を向上させる こ とがで き る。 しかも、 導電性遮光層は、 同じ画素領域の画素電極のみに導電 , 0 接続しているため、 その電位は常に画素電極と同 じ電位が印加された 状態にある。 それ故、 ブ ラ ッ ク マ ト リ ク スの電位は、 画素電極と共通 電極と の間に存在する液晶の配向状態を乱す こ とがないので、 表示の 品質が高い。 さ らに、 導電性遮光層は画素領域毎に電気的に独立 して 形成されているので、 1 つの画素領域において、 導電性遮光層 とデー
！ 5 タ線な ど とが短絡状態にあ っ て も、 その影響は表示の点欠陥の発生に 止ま るので、 液晶表示装置の信頼性が高い。
こ こで、 面素領域は、 隣接する画素領域と の境界領域の う ち、 隣合 う 2 つの境界領域側に導電性遮光層を有 してい る場合に は、 導電性遮 光層同士が広い範囲にわた っ て近接配置さ れないため、 製造プロ セ ス
2 0 において通常の精度を も っ て導電性遮光層を形成 して も、 それらが互 いに短絡する こ と も ない。
ま た、 画素電極と導電性遮光層 と の外端緣がー致 してい る場合に は、 画素電極とデータ線と の間にかかる電界の影響によ っ て生 じ る液晶の 配向の乱れを導電性遮光展で確実に覆う こ とがで き る。
2 5 本発明において、' 下層側層間絶緣膜上に形成さ れたデー タ線と 、 導 電性および光透過性の積み上げ電極展によ って積み上げされて、 上展 側層間絶縁膜上に形成された面素電極とを有し、 その端部がデータ線 の上方位置にまで形成されている場合には、 データ線と面素電極とは 異なる層間始緣膜上に形成されているため、 画素電極をデータ線の上 方にまで拡張しても、 互いに短絡するこ とがない。 それ故、 データ線 近傍も表示部とするこ とができるので、 面秦領域の開口率が高い。 ま た、 面素電極はデータ線に対する シール ド効果を発攆するので、 デー タ線の電位が液晶の配向を乱すこ とがない。 それ故、 表示の品質が向 上する。
こ こで、 積み上げ電極層が光透過性も有している場合には、 稹み上 げ電極雇の形成が開口率を低下させることもない。 従って、 稹み上げ 電極層を面素電極との導電接続に適する領域に拡張して形成するこ と ができる。 たとえば、 薄膜 ト ラ ンジスタの非形成領域上で積み上げ電 極展と面素領域とを導電接続させた場合には、 平坦領域において導電 接続する構造になるので、 それらの接続部の信頼性が高い。 しかも、 平坦領域を底上げするこ とによ って、 面素電極表面を平坦化させて、 液晶の配向状態を改善する効果も発揮する。
面素電極または導電性遮光展の端部が前段側のゲー ト線の上方に位 置する場合には、 こ のゲー ト線と面素電極とは電荷蓄積容量を形成す るので、 表示の保持特性が向上する。

Claims

請 求 の 範 囲
1 . 透明基板の表面側でデータ線およびゲー ト 線によ っ て区画形成さ れた各画素領域の う ちの第 1 の画素領域に は、 前記データ線に導電接 樣する ソ ースおよび前記ゲ一 ト線に導電接続するゲー ト 電極を備え る 薄膜 ト ラ ンジス タ と、 こ の薄膜 ト ラ ン ジス タ の ド レ イ ンを介 して電位 が印加可能な画素電極と、 こ の画素領域に隣接する第 2 の画素領域 と の境界領域側に形成さ れてブ ラ ッ ク マ ト リ ク スを構成 し、 前記デー タ 線， 前記ゲー ト 線および前記第 2 の画素領域の画素電極から絶緣分離 されている一方、 前記第 1 の画素領域の画素電極に は導電接続する導 電性遮光層 と、 を有する こ とを特徴とする液晶表示装置。
2 . 請求項 1 において、 前記導電性遮光層は、 その外端縁が前記第 1 の画素領域と前記第 2 の画素領域と の境界領域上にあ る こ とを特徴す る液晶表示装置。
3 - 請求項 1 において、 前記第 1 の画素領域は、 前記第 2 の画素領域 と のいずれの境界領域側に も前記導電性遮光層を有し、 こ の導電性遮 光層によ って、 前記第 1 の画素領域は前記第 2 の画素領域か ら区画さ れている こ とを特徵とする液晶表示装置。
4 . 請求項 1 において、 前記第 1 の画素領域は、 前記第 2 の画素領域 と の境界領域の う ちの 2 つの境界領域側に前記導電性遮光層を有 し、 こ の導電性遮光層および他の 2 つの境界領域側にあ る第 2 の画素領域 側の導電性遮光層によ つ て前記第 2 の画素領域か ら区画さ れてい る こ とを特徴とする液晶表示装置。
5 . 請求項 1 ない し請求項 4 のいずれかの項において、 前記デー タ線 の表面側略全体が、 対応す る第 1 の画素領域の導電性遮光層および 二 のデータ線を介して隣接する第 2 の面素領域側の導電性遮光展のう ち の少な く ともいずれか一方の導電性遮光展によって曆藺絶緣膜を介し て ¾われた状態にある こ とを特徴とする液晶表示装置。
6 . 請求項 1 ないし請求項 5 のいずれかの項において、 前記面素電極 ； および前記導電性遮光層のう ちの一方側は層間絶緣膜の接続孔を介し て前記 ド レ イ ンに導電接続しており、 この一方側に他方側が導電接続 していることを特徵とする液晶表示装置。
7 . 請求項 6において、 前記画素電極と前記導電性遮光層とは、 前記 展間絶緣膜たる下展側層間铯緣膜の表面側に形成された上展側展間絶
, 緣膜を介して形成され、 この上展側展間铯玆膜の接続孔を介して導電 接続しているこ とを特徴とする液晶表示装置。
8 . 請求項 &において、 前記面素電極および前記導電性遮光屑のう ち の一方側は、 他方砌の表面上に形成されて互いに導電接続しているこ とを特徵とする液晶表示装置。
9 . 請求項 S において、 前記面素電極および前記導電性遮光層は、 互 いに外端縁が略一致している ことを特徴とする液晶表示装置。
1 0 . 請求項 1 ないし請求項 5 のいずれかの項において、 前記西素電 極および前 IB導電性遮光層のうちの一方側は、 層間絶緣膜の接続孔を 介して前記ドレイ ンに導電接続する導電性を備えた模み上げ電極展を
Z 0 介して前記ドレ ンに導電接続し、 この一方側に他方側が導電接続して いるこ とを特徵とする液晶表示装置。
1 1 . 請求項 1 0 において、 前記積み上げ電極層は、 光透過性も備え ていることを特徵とする液晶表示装置。
1 . 請求項 1 1 において、 前記積み上げ電極展および前記面素電極 、 いずれも I T 0層から構成されているこ とを特徵とする液晶表示
1 3 . 請求項 1 1 または 青求項 1 2 において、 前記画素電極は、 その 外端縁が前記データ線の上方に位置する こ とを特徴とする液晶表示装 置。
1 . 請求項 1 0 ない し請求項 1 3 のいずれかの項において、 前記積 み上げ電極層は、 前記薄膜 ト ラ ン ジスタの非形成領域まで形成され、 こ の非形成領域上で、 前記面素電極は前記積み上げ電極層に導電接続 している こ とを特徵とする液晶表示装置。
1 5 . 請求項 1 0 ない し請求項 1 4 のいずれかの項において、 前記デ ータ線は、 薄膜 ト ラ ン ジス タ のソ ース に層間絶緣膜の第 1 の接続孔を 介して導電接続する第 1 のデータ線および こ の第 1 のデータ線表面に 導電接続して多重配線構造を構成する第 2 のデータ線を有し、 前記積 み上げ電極層は、 前記薄膜 ト ラ ン ジス タ の ド レ イ ンに前記層間絶緣膜 の第 2 の接続孔を介 して導電接続する第 1 の積み上げ電極層およびこ の第 1 の積み上げ電極層表面に導電接続する第 2 の積み上げ電極展と を有する こ とを特徵とする液晶表示装置。
1 6 . 請求項 1 5 において、 前記第 1 のデータ線と前記第 1 の積み上 げ電極層は、 同一材料で形成されてお り 、 前記第 2 のデータ線と前記 第 2 の積み上げ電極層も同一材料で形成されている こ とを特徴とする 液晶表示装置。
1 7 . 請求項 1 0 ない し請求項 1 6 のいずれかの項において、 前記第 1 および第 2 の画素領域を備えるア ク テ ィ ブマ ト リ ク ス と同一基板上 に形成された駆動面路において は、 ア ク テ ィ ブマ ト リ タ ス側に形成さ れた層間絶縁膜と同層の層間絶緣膜を介 して配線層が導電接続する多 層配線構造を有する こ とを特徵とする液晶表示装置。
1 8 . 請求項 1 ないし請求項 1 7 のいずれかの項において、 前記ゲ一 ト電極および前記ゲー ト線は、 真性の多結晶シリ コ ンまたは 1 X 1 0 2。Zcm 3 以下のリ ンを含む多結晶シ リ コ ン層と、 こ の多結晶シ リ コ ン 層の表面上に形成されて多重配線構造を構成する高融点金属の硅化物 展とを有することを特徵とする液晶表示装置。
1 9 . 請求項 1 ないし請求項 1 8 のいずれかの項において、 前記面素 電極および前記導電性遮光展のう ちの少な く と も一方は、 その前段側 ゲー ト線側の外端緣がそれに隣接する前段側ゲー ト線の上方に位置す るこ とを特徴とする液晶表示装置。
I 0 2 0 . 請求項 9 に規定する液晶表示装置の製造方法であつて、 前記面 素電極および前記導電性遮光屑のう ちの下層側にある曆に対するバタ 一ユング工程においては、 上展側にある展の外嫱縁および上屠側にあ る） f のパターユ ングに用いたマス クをマスク と レてパター ングを行 う ことを特徴とする液晶表示装置の製造方法。
2 1 . 請求項 1 8 に規定する液晶表示装置の製造方法であって、 '透明 基板の表面側にソ ース ' ド レ イ ン領域およびチヤネル領域となる第 1 の多結晶シ リ コ ン膜を形成する工程と、 この多結晶シリ コ ン膜の表面 にゲー ト電極絶緣膜を形成する工程と、 前記ゲー ト電極およびゲー ト 線の下層側となる第 2 の多結晶シリ コ ン膜を堆積する工程と、 つぎに、 ΰ 前記第 2の多結晶シリ コ ン膜に 8 5 0 で以下の温度でリ ン拡散を行う 工程と、 つぎに、 前記ゲ一ト電極および前記ゲー ト線の上展側となる 高融点金属の硅化物層を堆積する工程と、 つぎに、 前記第 2 の多結晶 シリ コ ン膜および高融点金属の硅化物層を同時にパター二ングして前 記ゲー ト電極および前記ゲー ト線を形成する工程とを有するこ とを特 徵とする痰晶表示装置の製造方法。 補正された請求の範囲
[1993年 4月 27日（27.04.93)国際事務局受理；出願当初の請求の範囲 1及び 8は補正された； 他の請求の範囲は変更なし。 （4頁)]
1 . (補正後） 透明基板の一表面側でデー タ 線およびゲー ト 線によ つ て区画形成さ れた各画素領域の う ちの第 1 の画素領域に は、 前記デ一 タ線から電位の印加さ れる ソ ースおよび前記ゲー ト 線か ら電位の印加 されるゲー ト 電極を備え る薄膜 ト ラ ン ジ ス タ と、 こ の薄膜 ト ラ ン ジス タ の ド レ イ ンを介 して電位が印加可能な画素電極と、 こ の画素領域に 隣接する第 2 の画素領域と の少な く も 1 つの境界領域側に形成さ れ、 前記データ線および前記ゲー ト 線から絶緣分離され、 前記第 1 の画素
1 o 領域の面素電極に は導電接続さ れる導電性遮光層 と、 を有する こ とを 特徴とする液晶表示装置。
2 . 請求項 1 において、 前記導電性遮光層は、 その外端緣が前記第 1 の画素領域と前記第 2 の画素領域と の境界領域上にあ る こ とを特徴す る液晶表示装置。
3 . 請求項 1 において、 前記第 1 の画素領域は、 前記第 2 の画素領域 と のいずれの境界領域側に も前記導電性遮光層を有 し、 こ の導電性遮 光層によ っ て、 前記第 1 の画素領域は前記第 2 の画素領域か ら区画さ れている こ とを特徴とす る液晶表示装置。
4 . 請求項 1 において、 前記第 1 の画素領域は、 前記第 2 の画素領域
Z 0 と の境界領域の う ちの 2 つの境界領域側に前記導電性遮光層を有 し、 こ の導電性遮光屑および他の 2 つの境界領域側にあ る第 2 の画素領域 側の導電性遮光層によ っ て前記第 2 の画素領域か ら区画 さ れてい る こ とを特徴と する液晶表示装置。
5 . 請求項 1 ない し請求項 4 のいずれかの項において、 前記デー タ線 の表面側 B各全体が、 対応す る第 1 の画素領域の導電性遮光屑および こ 5 3
のデータ線を介して隣接する第 2 の画素領域側の導電性遮光展のう ち の少な く ともいずれか一方の導電性遮光層によつて展藺絶緣膜を介し て われた状態にある こ とを特徴とする液晶表示装置。
6 . 請求項 1 ないし請求項 5 のいずれかの項において、 前記面素電極 および前記導電性遮光展のう ちの一方側は層間絶縁膜の接続孔を介し て前記 ド レイ ンに導電接続しており 、 こ の一方側に他方側が導電接続 しているこ とを特徴とする液晶表示装置。
Ί - 請求項 6 において、 前記面素電柽と前記導電性遮光層とは、 前記 展藺絶縁膜たる下層側層間絶緣膜の表面側に形成された上展側展間絶
1 0 縁膜を介して形成され、 この上眉側展閭絶縁膜の接続孔を介して導電 接続していることを特徴とする液晶表示装置。
8 . (補正後） 請求項 6 において、 前記面素電極および前記導電性遮 光層のう ちの一方側は、 他方側の表面上に少なく とも一部が形成さ-れ て互いに導電接続している こ とを特徴とする液晶表示装置。
9 . 請求項 8 において、 前記面素電極および前記導電性遮光展は、 互 いに外端縁が略一致しているこ とを特徴とする液晶表示装置。
1 0 . 請求項 1 ないし請求項 5 のいずれかの項において、 前記画素電 極および前記導電性遮光屠のう ちの一方側は、' 展間铯緣膜の接続孔を 介して前記ド レイ ンに導電接続する導電性を備えた積み上げ電極層を
Z 0 介して前記 ドレンに導電接続し、 こ の一方側に他方側が導電接続して いるこ とを特徵とする液晶表示装置。
1 1 . 請求項 1 0 において、 前記稹み上げ電極展は、 光透過性も備え ているこ とを特徵とする液晶表示装置。
1 2 . 讃求項 1 1 において、 前記穰み上げ電極展および前記面素電極 、 いずれも I T O層から構成されている こ とを特徴とする液晶表示
1 3 . 請求項 1 1 ま た は請求項 1 2 において、 前記画素電極は、 そ の 外端縁が前記データ線の上方に位置する こ とを特徴とする液晶表示装 置。
1 . 請求項 1 0 ない し請求項 1 3 のいずれかの項において、 前記積 み上げ電極屑は、 前記薄膜 ト ラ ン ジ ス タ の非形成領域まで形成され、 こ の非形成領域上で、 前記画素電極は前記積み上げ電極層に導電接続 している こ とを特徴とする液晶表示装置。
1 5 . 請求項 1 0 ない し請求項 1 4 のいずれかの項において、 前記デ ータ線は、 薄膜 ト ラ ン ジス タ の ソ ース に層間絶緣膜の第 1 の接続孔を 介して導電接続する第 1 のデータ線およびこの第 1 のデータ線表面に 導電接続して多重配線構造を構成する第 2 のデータ線を有し、 前記積 み上げ電極展は、 前記薄膜 ト ラ ン ジス タ の ド レ イ ンに前記層間絶緣膜 の第 2 の接続孔を介して導電接続する第 1 の穰み上げ電極屑およびこ の第 1 の積み上げ電極展表面に導電接続する第 2 の積み上げ電極]!と、 を有する こ とを特徴とする液晶表示装置。
1 6 . 請求項 1 5 において、 前記第 1 のデータ線と前記第 1 の積み上 げ電極) Sは、 同一材料で形成されてお り 、 前記第 2 のデータ線と前記 第 2 の積み上げ電極層も同一材料で形成されてい る こ とを特徴とする z o 液晶表示装置。
1 7 . 請求項 1 0 ない し請求項 1 6 のいずれかの項において、 前記第 1 および第 2 の画素領域を備えるア ク テ ィ ブマ ト リ タ ス と同一基板上 に形成された駆動回路においては、 ア ク テ ィ ブマ ト リ ク ス側に形成さ れた屑間絶緣膜と同眉の展間絶緣膜を介して配線層が導電接続する多 層配線構造を有する こ とを特徴とする液晶表示装置。
1 8 . 請求項 1 ない し請求項 1 7 のいずれかの項において、 前記ゲー ト電極および前記ゲー ト線は、 真性の多結晶シ リ コ ンまたは 1 >ί 1 0
2 0 /cm 3 以下の リ ンを舍む多結晶シリ コ ン層と、 この多結晶シ リ コ ン 雇の表面上に形成されて多重配線構造を構成する高融点金属の硅化物 屠とを有する ことを特徴とする液晶表示装置。
1 9 . 請求項 1 ない し請求項 1 8 のいずれかの項において、 前記面素 電極および前記導電性遮光層のう ちの少な く とも一方は、 その前段側 ゲー ト線側の外端縁がそれに隣接する前段側ゲ一 ト線の上方に位置す ることを特徴とする液晶表示装置。
I 0 2 0 . 請求項 9 に規定する液晶表示装置の製造方法であって、 前記面 素電極および前記導電性遮光屑のう ちの下ほ側にある眉に対するバタ 一ユング工程においては、 上眉側にある屑の外端縁および上 S側にあ る眉のパターユ ングに用いたマス クをマス ク と してパタ ーユングを行 う こ とを特徴とする液晶表示装 gの製造方法。
2 1 . 請求項 1 8 に規定する液晶表示装置の製造方法であって、 透明 基板の表面側にソ ース · ド レ イ ン領域およびチ ヤネル領域となる第 1 の多结晶シリ コ ン膜を形成する工程と、 この多結晶シリ コ ン膜の表面 にゲー ト電極絶緣膜を形成する工程と、 前記ゲー ト電極およびゲー ト 線の下屠側となる第 2 の多結晶シ リ コ ン膜を堆稷する工程と、 つぎに、 前記第 2の多結晶シ リ コ ン膜に 8 5 0 て以下の瘟度でリ ン拡散を行う 工程と、 つぎに、 前記ゲー ト電極および前記ゲー ト線の上眉側となる 高融点金属の硅化物屑を堆積する工程と、 つぎに、 前記第 2 の多結晶 シ リ コ ン膜および高融点金属の硅化物展を同時にパターユングして前 記ゲー ト電柽および前記ゲー ト線を形成する工程とを有する こ とを特 徵とする液晶表示装置の製造方法。
PCT/JP1992/001562 1991-11-29 1992-11-27 Liquid crystal display and method of manufacturing same WO1993011455A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE69230138T DE69230138T2 (de) 1991-11-29 1992-11-27 Flüssigkristall-anzeigevorrichtung und verfahren zu ihrer herstellung
JP50799593A JP3036078B2 (ja) 1991-11-29 1992-11-27 液晶表示装置
EP92924027A EP0569601B1 (en) 1991-11-29 1992-11-27 Liquid crystal display and method of manufacturing same
US08/087,734 US5414547A (en) 1991-11-29 1992-11-27 Liquid crystal display device and manufacturing method therefor

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP31691691 1991-11-29
JP3/316916 1991-11-29
JP21942892 1992-08-18
JP4/219428 1992-08-18

Publications (1)

Publication Number Publication Date
WO1993011455A1 true WO1993011455A1 (en) 1993-06-10

Family

ID=26523111

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1992/001562 WO1993011455A1 (en) 1991-11-29 1992-11-27 Liquid crystal display and method of manufacturing same

Country Status (5)

Country Link
US (1) US5414547A (ja)
EP (1) EP0569601B1 (ja)
DE (1) DE69230138T2 (ja)
SG (1) SG81187A1 (ja)
WO (1) WO1993011455A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186264A (ja) * 1994-12-28 1996-07-16 Seiko Epson Corp 薄膜トランジスタおよびその製造方法
JP2005317983A (ja) * 2005-05-16 2005-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009217231A (ja) * 2008-03-07 2009-09-24 Samsung Mobile Display Co Ltd 電子映像機器
JP2010237687A (ja) * 2010-05-21 2010-10-21 Seiko Epson Corp 電気光学装置およびプロジェクタ
JP2019053097A (ja) * 2017-09-12 2019-04-04 株式会社ジャパンディスプレイ 表示装置
US10847547B2 (en) 2005-10-14 2020-11-24 Semiconductor Energy Laboratory Co., Ltd. Display device having transparent conductive film and metal film

Families Citing this family (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307150B2 (ja) * 1995-03-20 2002-07-24 ソニー株式会社 アクティブマトリクス型表示装置
JP2907629B2 (ja) * 1992-04-10 1999-06-21 松下電器産業株式会社 液晶表示パネル
US5461501A (en) * 1992-10-08 1995-10-24 Hitachi, Ltd. Liquid crystal substrate having 3 metal layers with slits offset to block light from reaching the substrate
JP2924506B2 (ja) * 1992-10-27 1999-07-26 日本電気株式会社 アクティブマトリックス型液晶表示装置の画素構造
JP2812851B2 (ja) * 1993-03-24 1998-10-22 シャープ株式会社 反射型液晶表示装置
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
US6798023B1 (en) * 1993-12-02 2004-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5682211A (en) * 1994-04-28 1997-10-28 Xerox Corporation Integrated dark matrix for an active matrix liquid crystal display with pixel electrodes overlapping gate data lines
JP3083719B2 (ja) * 1994-07-05 2000-09-04 シャープ株式会社 投射型液晶表示装置
JPH08122768A (ja) * 1994-10-19 1996-05-17 Sony Corp 表示装置
US5608557A (en) * 1995-01-03 1997-03-04 Xerox Corporation Circuitry with gate line crossing semiconductor line at two or more channels
US5557534A (en) * 1995-01-03 1996-09-17 Xerox Corporation Forming array with metal scan lines to control semiconductor gate lines
US5600155A (en) * 1995-01-03 1997-02-04 Xerox Corporation Array with metal scan lines controlling semiconductor gate lines
JPH08306926A (ja) * 1995-05-07 1996-11-22 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
US5994721A (en) * 1995-06-06 1999-11-30 Ois Optical Imaging Systems, Inc. High aperture LCD with insulating color filters overlapping bus lines on active substrate
US6372534B1 (en) 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
JP3866783B2 (ja) 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
JP3307181B2 (ja) * 1995-07-31 2002-07-24 ソニー株式会社 透過型表示装置
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
JP3027541B2 (ja) * 1995-09-27 2000-04-04 シャープ株式会社 液晶表示装置
US6900855B1 (en) 1995-10-12 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device having resin black matrix over counter substrate
US6800875B1 (en) * 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
TW439003B (en) * 1995-11-17 2001-06-07 Semiconductor Energy Lab Display device
TW309633B (ja) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
US5782665A (en) 1995-12-29 1998-07-21 Xerox Corporation Fabricating array with storage capacitor between cell electrode and dark matrix
JPH09189918A (ja) * 1995-12-29 1997-07-22 Xerox Corp 光アクティブセルアレイ
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
JP3647542B2 (ja) * 1996-02-20 2005-05-11 株式会社半導体エネルギー研究所 液晶表示装置
JP3597305B2 (ja) * 1996-03-05 2004-12-08 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
JP3565983B2 (ja) * 1996-04-12 2004-09-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3468986B2 (ja) * 1996-04-16 2003-11-25 株式会社半導体エネルギー研究所 アクティブマトリクス回路および表示装置
TW374860B (en) * 1996-04-30 1999-11-21 Matsushita Electric Ind Co Ltd Active matrix liquid crystal display for projection
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
JPH1020298A (ja) * 1996-07-03 1998-01-23 Sharp Corp 液晶表示装置
US6275278B1 (en) 1996-07-19 2001-08-14 Hitachi, Ltd. Liquid crystal display device and method of making same
US7872728B1 (en) 1996-10-22 2011-01-18 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
US20010043175A1 (en) * 1996-10-22 2001-11-22 Masahiro Yasukawa Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same
TW396289B (en) * 1996-10-29 2000-07-01 Nippon Electric Co Liquid crystal display device
JPH10239698A (ja) * 1997-02-25 1998-09-11 Sharp Corp 液晶表示装置
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP3538844B2 (ja) * 1997-07-23 2004-06-14 セイコーエプソン株式会社 液晶装置、液晶装置の製造方法及び電子機器
JP3580092B2 (ja) * 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
KR100627091B1 (ko) * 1997-08-21 2006-09-22 세이코 엡슨 가부시키가이샤 액티브 매트릭스형 표시장치
JP4111569B2 (ja) * 1997-08-22 2008-07-02 エルジー．フィリップス エルシーデー カンパニー，リミテッド 薄膜トランジスタ型液晶表示装置およびその製造方法
KR100537882B1 (ko) * 1997-08-25 2006-03-14 삼성전자주식회사 액정표시장치및그제조방법
JP3830238B2 (ja) 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
US6011274A (en) * 1997-10-20 2000-01-04 Ois Optical Imaging Systems, Inc. X-ray imager or LCD with bus lines overlapped by pixel electrodes and dual insulating layers therebetween
US6359672B2 (en) 1997-10-20 2002-03-19 Guardian Industries Corp. Method of making an LCD or X-ray imaging device with first and second insulating layers
US6157426A (en) * 1998-02-13 2000-12-05 Ois Optical Imaging Systems, Inc. Liquid crystal display with SiOx Ny inclusive multilayer black matrix
US6482684B1 (en) * 1998-03-27 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a TFT with Ge seeded amorphous Si layer
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US6531993B1 (en) 1999-03-05 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix type display device
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100312329B1 (ko) * 1999-09-13 2001-11-03 구본준, 론 위라하디락사 액정표시장치의 구조 및 그 제조방법
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP2001175198A (ja) 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI290252B (en) * 2000-02-25 2007-11-21 Sharp Kk Liquid crystal display device
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
KR100612994B1 (ko) * 2000-05-12 2006-08-14 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 기판
KR100623989B1 (ko) * 2000-05-23 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법
JP2002162646A (ja) * 2000-09-14 2002-06-07 Sony Corp 反射型液晶表示装置
KR100672626B1 (ko) * 2000-12-27 2007-01-23 엘지.필립스 엘시디 주식회사 액정패널 및 그 제조방법
US6667785B2 (en) * 2001-01-17 2003-12-23 Eastman Kodak Company Providing a color image in a light modulating layer having liquid crystal domains
JP2002215063A (ja) * 2001-01-19 2002-07-31 Sony Corp アクティブマトリクス型表示装置
US6778246B2 (en) * 2001-01-26 2004-08-17 University Of Alabama In Huntsville Liquid crystal adaptive lens with closed-loop electrodes and related fabrication methods and control methods
TW514760B (en) * 2001-03-30 2002-12-21 Au Optronics Corp Thin film transistor and its manufacturing method
KR100399787B1 (ko) * 2001-05-04 2003-09-29 삼성에스디아이 주식회사 기판과 이 기판의 제조방법 및 이 기판을 가지는 플라즈마표시장치
JP4728507B2 (ja) * 2001-06-08 2011-07-20 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
JP3627728B2 (ja) * 2001-09-19 2005-03-09 セイコーエプソン株式会社 液晶パネル、液晶パネルの製造方法、液晶装置、並びに電子機器
JP2003207794A (ja) * 2002-01-11 2003-07-25 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
JP2003295207A (ja) * 2002-03-29 2003-10-15 Nec Lcd Technologies Ltd 横電界方式のアクティブマトリクス型液晶表示装置
TW538541B (en) * 2002-05-15 2003-06-21 Au Optronics Corp Active matrix substrate of liquid crystal display device and the manufacturing method thereof
JP3791517B2 (ja) * 2002-10-31 2006-06-28 セイコーエプソン株式会社 電気光学装置及び電子機器
US7061570B2 (en) * 2003-03-26 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4886162B2 (ja) * 2003-06-18 2012-02-29 キヤノン株式会社 撮像装置付き表示装置
KR100551046B1 (ko) * 2003-08-28 2006-02-09 삼성에스디아이 주식회사 유기 이엘 소자
JP4011002B2 (ja) * 2003-09-11 2007-11-21 シャープ株式会社 アクティブ基板、表示装置およびその製造方法
TWI319622B (en) * 2003-10-01 2010-01-11 Samsung Electronics Co Ltd Thin film transistor array panel and liquid crystal display including the same
JP2005222019A (ja) * 2004-01-07 2005-08-18 Seiko Epson Corp 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP3891995B2 (ja) 2004-04-26 2007-03-14 シャープ株式会社 液晶表示装置
KR20060101944A (ko) * 2005-03-22 2006-09-27 삼성전자주식회사 액정 표시 장치
KR101209051B1 (ko) 2005-05-04 2012-12-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치
JP4197016B2 (ja) * 2006-07-24 2008-12-17 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
JP4396744B2 (ja) * 2006-09-15 2010-01-13 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101294731B1 (ko) * 2007-06-04 2013-08-16 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법
KR20090110485A (ko) * 2008-04-18 2009-10-22 삼성전자주식회사 표시 기판, 이를 이용한 액정 표시 장치 및 어레이 기판의제조방법
TWI384298B (zh) * 2008-10-09 2013-02-01 Au Optronics Corp 液晶顯示面板及其製作方法
KR101904169B1 (ko) 2011-01-17 2018-11-14 삼성디스플레이 주식회사 액정 표시 장치
US11335721B2 (en) * 2013-11-06 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Backside illuminated image sensor device with shielding layer
JP2015146304A (ja) * 2014-02-04 2015-08-13 ソニー株式会社 表示装置、および電子機器
CN103941505B (zh) * 2014-03-06 2017-03-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
JP6350984B2 (ja) * 2014-04-24 2018-07-04 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜トランジスタ及び表示装置
CN105990371B (zh) * 2015-02-09 2021-03-19 群创光电股份有限公司 显示面板
TWI553381B (zh) 2015-02-09 2016-10-11 群創光電股份有限公司 顯示面板
CN104880879A (zh) 2015-06-19 2015-09-02 京东方科技集团股份有限公司 Coa阵列基板及其制造方法、显示装置
KR102418520B1 (ko) * 2015-09-04 2022-07-08 삼성디스플레이 주식회사 표시 장치
KR102484136B1 (ko) * 2015-11-09 2023-01-05 삼성디스플레이 주식회사 표시 기판, 이를 포함하는 액정 표시 장치, 및 이의 제조 방법
CN109154735A (zh) * 2016-05-12 2019-01-04 夏普株式会社 液晶显示装置
TWI659244B (zh) * 2016-11-28 2019-05-11 友達光電股份有限公司 畫素結構與具有此畫素結構的顯示裝置
JP6566079B1 (ja) * 2018-04-25 2019-08-28 セイコーエプソン株式会社 電気光学装置、電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03198030A (ja) * 1989-12-27 1991-08-29 Casio Comput Co Ltd 薄膜トランジスタパネル及び液晶表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910988A (ja) * 1982-07-12 1984-01-20 ホシデン株式会社 カラ−液晶表示器
JPS60172131U (ja) * 1984-04-20 1985-11-14 ホシデン株式会社 カラ−液晶表示器
US4778258A (en) * 1987-10-05 1988-10-18 General Electric Company Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays
JPH0610702B2 (ja) * 1987-11-18 1994-02-09 インターナショナル・ビジネス・マシーンズ・コーポレーション カラー液晶表示装置およびその製造方法
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH01306820A (ja) * 1988-06-03 1989-12-11 Hitachi Ltd 液晶表示装置
JPH0236522A (ja) * 1988-07-27 1990-02-06 Elna Co Ltd セパレータ打ち抜き装置
JPH02236522A (ja) * 1989-03-10 1990-09-19 Fujitsu Ltd カラー液晶表示装置
US5126865A (en) * 1990-12-31 1992-06-30 Honeywell Inc. Liquid crystal display with sub-pixels
JP2974520B2 (ja) * 1991-10-25 1999-11-10 キヤノン株式会社 電極基板及び液晶素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03198030A (ja) * 1989-12-27 1991-08-29 Casio Comput Co Ltd 薄膜トランジスタパネル及び液晶表示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0569601A4 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186264A (ja) * 1994-12-28 1996-07-16 Seiko Epson Corp 薄膜トランジスタおよびその製造方法
JP2005317983A (ja) * 2005-05-16 2005-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
US10847547B2 (en) 2005-10-14 2020-11-24 Semiconductor Energy Laboratory Co., Ltd. Display device having transparent conductive film and metal film
US11296124B2 (en) 2005-10-14 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US11901370B2 (en) 2005-10-14 2024-02-13 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2009217231A (ja) * 2008-03-07 2009-09-24 Samsung Mobile Display Co Ltd 電子映像機器
JP2010237687A (ja) * 2010-05-21 2010-10-21 Seiko Epson Corp 電気光学装置およびプロジェクタ
JP2019053097A (ja) * 2017-09-12 2019-04-04 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
EP0569601B1 (en) 1999-10-13
DE69230138D1 (de) 1999-11-18
EP0569601A4 (en) 1994-12-21
DE69230138T2 (de) 2000-04-27
EP0569601A1 (en) 1993-11-18
SG81187A1 (en) 2001-06-19
US5414547A (en) 1995-05-09

Similar Documents

Publication Publication Date Title
WO1993011455A1 (en) Liquid crystal display and method of manufacturing same
EP0604006B1 (en) Active matrix liquid crystal display cell
US5956103A (en) Active matrix substrate with the double layered structure
CN101211891B (zh) 连接结构、电光装置及其制造方法
JP5379824B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US6812975B2 (en) Active matrix type display
US5835169A (en) Liquid crystal display device of thin film transistor and fabrication method thereof
TW200402565A (en) Transflective liquid crystal device and electronic appliance using the same
JP2002350900A (ja) 液晶表示装置用薄膜トランジスタアレイ基板
TW200405102A (en) Opto-electronic apparatus and manufacturing method of semiconductor apparatus
CN100456116C (zh) 液晶显示器件及其制造方法
US5995177A (en) Active matrix substrate with multi-layer signal lines and/or electrodes
KR20040055688A (ko) 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치
JP3408766B2 (ja) 液晶表示装置
JP3407695B2 (ja) 液晶表示装置およびアクティブマトリクス基板
JP3733344B2 (ja) 液晶表示装置
JP3269472B2 (ja) 液晶表示装置
JPH04104227A (ja) 液晶表示装置
JP3213885B2 (ja) 液晶表示装置
JP3487222B2 (ja) 液晶表示装置及び液晶表示装置用アクティブマトリクス基板
JP3216051B2 (ja) 液晶表示装置
JP3452052B2 (ja) 液晶表示装置およびその製造方法
JP3487204B2 (ja) 液晶表示装置及び液晶表示装置用アクティブマトリクス基板
TW201211662A (en) Active device, pixel structure, driving circuit and display panel
JP3036078B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1992924027

Country of ref document: EP

Ref document number: 08087734

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1992924027

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1992924027

Country of ref document: EP