JPH09189918A - 光アクティブセルアレイ - Google Patents

Abstract

(57)【要約】 【課題】 光アクティブセルアレイにおいて、ゲート層
間の機能の衝突を避け、容量結合信号の影響を抑える。 【解決手段】 アレイ１０は固定電位に電気的に接続す
るパターン形成されたダークマトリックス層３４を含
む。ダークマトリックス材料は十分な導電性を有するた
め、容量結合信号は各セル２０のアドレス時間よりも短
い時間で減衰する。各セルのダークマトリックスはセル
の全周のセル電極にオーバーラップすることができ、ダ
ークマトリックスと電極のオーバーラップ領域は十分に
広くこれらの間の誘電層の部分は十分に薄いため形成さ
れた蓄積コンデンサはセルの要求を満たす。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は基体上に形成された
回路に関する。更に詳細には、本発明は光アクティブセ
ルのアレイに関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】マツオ
（Matsuo) 等による米国出願第５，４１４，５４７号
は、モリブデンシリサイド層から成るブラックマトリッ
クスを有する液晶ディスプレイデバイスについて述べて
いる。その出願の図３０及び３１に関して示され且つ述
べられるように、ブラックマトリックスは透明な基体上
に形成され、該基体上にアクティブマトリックスが最小
幅で形成される。ブラックマトリックスは各ピクセル領
域の境界領域に沿って、及びＴＦＴの表面上、その上が
ピクセル電極である絶縁フィルム上に形成される。コラ
ム２の第２６行−第４１行で説明されるように、ブラッ
クマトリックスに電位が与えられないため、ブラックマ
トリックスはフローティング状態にあり、その電位はデ
ィスプレイの動作状態によって変化する。電位の変化に
よってディスプレイの質が低下する。ピクセル電極、デ
ータライン又はゲートラインのいずれかとブラックマト
リックスとの間の短絡回路によって欠陥が生じる。図１
−２７に関して示され且つ述べられるように、代わりに
ブラックマトリックスはピクセルの境界領域に形成され
た導電性且つ光シールド層となることが可能であり、デ
ータライン、ゲートライン及び他のピクセル電極から絶
縁され、境界となるピクセルのピクセル電極に電気的に
接続される。キャパシタンスを保持するために、ピクセ
ル電極又は導電性光シールド層のいずれかは順方向ゲー
トラインに隣接し該ゲートラインの上に配置された外端
部を有し、オーバーラップ部分を形成する。

【０００３】スズキ，ケイ．（Suzuki, K.) による "Hi
gh-Aperture TFT Array Structures"(SID 94 Digest,１
９９４年、第１６７頁〜第１７０頁）はセクション２．
１及び３．２でシールドＣ_S 構造について述べている。
図２（ｂ）に関して述べられるように、ブラックマトリ
ックス（ＢＭ）パターンの部分はゲートパターンと同時
にアレイ基体上に形成される。ＢＭパターンはピクセル
電極といくらかオーバーラップしており、蓄積キャパシ
タンスＣ_S の共通電極として機能するためシールドＣ_S
パターンと称される。該ＢＭパターンは静電シールド層
として動作するため、信号ラインとピクセル電極との間
の結合キャパシタンスは減少する。図５に示されるよう
に、Ｃ_S ラインは信号ライン間のピクセルの中央にわた
って延びる。

【０００４】液晶ディスプレイ（ＬＣＤ）のアクティブ
マトリックスアレイのような光アクティブセルのアレイ
は、典型的には光ブロッキング材料を含まなければなら
ず、このような材料は "ダークマトリックス”又は "ブ
ラックマトリックス”と称され所望されない光反射又は
透過を防ぐように配置される。例えば、バックライトＬ
ＣＤでは、ダークマトリックスは典型的にはデータライ
ン及びスキャンラインに沿って必要であり、通常酸化イ
ンジウム錫（ＩＴＯ）の層に形成される各セルの光制御
電極のエッジを通過する光をブロックする。更に、ダー
クマトリックスは各セルの薄膜トランジスタ（ＴＦＴ）
にも必要である。

【０００５】ある従来技術はＬＣＤの対向カバープレー
トにパターン化ダークマトリックスを形成する。この技
術はアクティブマトリックスとカバープレートとの間に
わずかなアラインメントトレランス（典型的には５μ
ｍ）を必要とするため、各セルのＩＴＯ電極の周囲の５
μｍの幅のバンドはブラックマトリックスによってカバ
ーされる。結果的に、ダークマトリックスは開口率をか
なり減少させる。

【０００６】マツオ等によって例示された上に述べられ
たものとは別の従来技術は、アクティブマトリックスア
レイをカバーする絶縁又はパッシベーション層の上にパ
ターン化ダークマトリックス層を形成する。この技術は
"トップダークマトリックス”と称され、現在のステッ
パの優れたアラインメント性能によって２μｍより小さ
いダークマトリックスとＩＴＯ電極との間のより緊密な
トレランスが可能になる。より緊密なトレランスは４０
０スポット／インチのＬＣＤに対して充填ファクタを増
加することができ、トップダークマトリックスは充填フ
ァクタを３０％〜４０％増加することができる。

【０００７】上の技術は開口率を改善するが、フローテ
ィング電位の導電金属から成るトップダークマトリック
スは近隣ピクセルと容量結合してクロストークする。各
セルのダークマトリックス金属がデータラインのエッジ
とセルのＩＴＯ電極のエッジの両方をカバーする場合、
データラインの電気信号は各セルのＩＴＯ電極に結合す
る。結合の強度はパッシベーション層の厚み及び結合の
相対的なサイズに依存するが、クロストークの典型的な
値は約１０％であり、この数字は高品質グレースケール
ディスプレイに十分に影響を与える。

【０００８】上記に述べられたスズキの文献に例示され
た別の従来技術は、ゲート層の一部を使用してダークマ
トリックスパターンの一部を形成し、また蓄積コンデン
サ電極を設ける。この技術の幾つかの実施の形態におい
て、セルのローに対するコンデンサ電極は互いに及び固
定電位に電気的に接続される。この技術は少なくとも三
つの機能、即ち、スキャンライン、コンデンサ電極及び
光ブロッキングを実行するためにゲート層を必要とす
る。しかし、最適なスキャンライン構造は光ブロッキン
グには最適ではない。更に、コンデンサ電極はセルに隣
接するスキャンラインのうちの少なくとも一つから絶縁
されなければならず、これは該スキャンラインはセルの
四つのサイド全ての光をブロックすることはできないこ
とを意味する。機能間のこれらの及び他の衝突により、
ゲート層は機能のうちの少なくとも一つを次善的に実行
しなければならない。従って、この技術は典型的にはゲ
ート層に加えて別のダークマトリックス層を必要とす
る。

【０００９】本発明は基体上に形成された光アクティブ
セルのアレイに影響を与える問題を処理する。

【００１０】

【課題を解決するための手段】本発明の第１の態様は、
容量結合の問題とゲート層の機能が衝突する問題を軽減
する新しい技術に基づく。この技術は導電性を有するダ
ークマトリックス材料から成る別々のパターン形成層を
提供する。パターン形成層の各部分は、グランド又は別
の適切な電位のような固定電位である。ダークマトリッ
クス材料は十分に導電性であるため、パターン形成層に
容量結合した信号はアレイにおけるセルの回路が電気信
号を受け取ったり出力したりする信号間隔よりもかなり
短い時間で減衰し、結果的にアレイパフォーマンスは容
量結合信号によって影響を受けない。例えば、アレイが
アクティブマトリックスＬＣＤ（ＡＭＬＣＤ）で使用さ
れる場合、ダークマトリックス材料は十分に導電性であ
るため、容量結合信号は１マイクロ秒より短い時間、Ａ
ＭＬＣＤにおけるセルのアドレス時間よりも短い時間で
減衰する。しかしダークマトリックス層はスキャンライ
ンとデータラインが形成される層から分離しているた
め、機能間の衝突はない。

【００１１】この態様は光アクティブセルのアレイにお
ける改良で実施される。アレイは表面に形成されたアレ
イ回路を有する基体を含む。アレイ回路はスキャンライ
ンとデータラインを含み、各セルに対して光アクティブ
回路を含む。また、アレイ回路はダークマトリックス材
料のパターン形成層も含む。パターン形成層は各セルに
対してダークマトリックス部分を含み、このダークマト
リックス部分はセルの領域の光をブロックする。ダーク
マトリックス材料は導電性であるが、スキャランライン
及びデータラインとは異なる層である。各セルの光アク
ティブ回路はアドレス時間中にスキャンラインの制御下
のデータラインから信号を受け取ったり該データライン
に信号を出力したりする。

【００１２】この改良は各セルのダークマトリックス材
料から成るパターン形成層部分と固定電位回路との間の
電気接続を含み、この部分の固定電位を維持する。ま
た、この改良はダークマトリックス材料の十分な導電性
を含むため、各セルのダークマトリックス部分によって
受け取られた容量結合信号はアドレス時間よりかなり短
い時間で減衰する。

【００１３】ダークマトリックス材料から成るパターン
形成層は光吸収サブ層でコーティングされた導電性の高
い金属を含む。例えば、クロムの層はＣｒ₂ Ｏ₃ でコー
ティングされ得る。同様に、アルミニウム又はアルミニ
ウムを含む多層金属構造は光吸収コーティングを有す
る。

【００１４】全てのセルのダークマトリックス部分は単
一の接続コンポーネントを形成するように接続され、該
コンポーネントは固定電位回路に電気的に接続する。固
定電位はグランド電位であり得る。各セルのダークマト
リックス部分はセルの光アクティブ領域の境界となるス
キャンラインとデータラインのエッジに沿って光をブロ
ックし、大部分のスキャンラインと大部分のデータライ
ンはダークマトリックス部分とオーバーラップしないた
めオーバーラップは少ない。パターン形成層はスキャン
ラインとデータラインをオーバーラップし得る。

【００１５】本発明の第２の態様は上記に述べられたよ
うな固定電位ダークマトリックスを使用して各セルの回
路を単純化する技術に基づく。光アクティブセルの回路
を複雑にする一つのファクタは蓄積コンデンサの必要性
である。例えば、光透過性ＡＭＬＣＤにおいて、各セル
の蓄積コンデンサは、連続するスキャンライン信号同士
の間隔に二つ以上の電圧バンド内にセルの透明電極を保
持できるくらいに十分に大きくなければならない。

【００１６】本発明の第２の態様はセル電極部分、ダー
クマトリックス部分及び該電極と該ダークマトリックス
との間の誘電層部分を含む蓄積コンデンサを提供する。
この技術によって十分なキャパシタンスが得られ、セル
は追加の蓄積コンデンサ電極を必要としないためセル回
路が非常に単純化され、不透明層によってブロックされ
るセルのアクティブ領域を減らすことによって開口率が
高くなる。

【００１７】本発明の第２の態様は上記に述べられた改
良で実施され、セル電極とセルのダークマトリックス部
分はオーバーラップ領域を有し、該セル電極とセルの該
ダークマトリックス部分は誘電層によって分離されてい
る。結果として、電極とダークマトリックス部分及びこ
れらの間の誘電層の部分とのオーバーラップ領域は蓄積
コンデンサを形成する。オーバーラップ領域は十分に広
く誘電層は十分に薄いため、蓄積コンデンサはセルが必
要とする少なくとも最小の蓄積キャパシタンスを有す
る。オーバーラップ領域は電極の全周に沿って実質的に
均一な幅を有する。

【００１８】この技術によって蓄積コンデンサ電極を含
む固定電位の導電性ダークマトリックスを有する光アク
ティブセルのアレイが得られる。この技術は、例えば、
ＡＭＬＣＤの光バルブアレイにおいても適用され得る。

【００１９】上記に述べられた技術は非常に利点があ
り、その理由は、これらの技術はダークマトリックスを
アクティブマトリックスアレイ上に非常に狭いアライン
メントトレランスで集積する方法を提供することができ
るためであり、電気的なパフォーマンスを犠牲にせずに
より高い開口率及び解像度が得られる。更に、ダークマ
トリックスは従来の蓄積コンデンサ電極を必要としない
蓄積コンデンサを提供することができるため、アレイ回
路を単純化し更に開口率を向上させることができる。蓄
積コンデンサ電極が隣接スキャンラインの下又は上にあ
るデザインに対しては、ダークマトリックス蓄積コンデ
ンサはスキャンラインのキャパシタンスを減らすことが
でき、アドレス速度を上げ、スキャンラインを狭くし、
スキャンライン材料の選択をより柔軟にする等の幾つか
の可能な利点を提供する。

【００２０】これらの利点は非常に解像度の高いＡＭＬ
ＣＤに対しては特に重要である。解像度が高くなったり
ディスプレイのラインの数が増えると、各スキャンライ
ンをアドレスする時間が短縮されるため、使用され得る
スキャンラインの材料のタイプ及び厚みが制限される。
例えば、ページサイズのディスプレイを４００スポット
／インチ（ｓｐｉ）の解像度でアドレスするためには、
アドレス時間は５マイクロ秒より短い。スキャンライン
キャパシタンスが１５０ｐＦである場合、スキャンライ
ンの下の蓄積コンデンサ電極の従来のデザインから予想
されるように、この走査速度は１５Ω／□ほどのシート
抵抗のスキャンライン材料で達成され、この値は市販さ
れているアルミニウムラインの抵抗よりも小さい。従っ
て、スキャンラインの下の電極をなくすことによってス
キャンラインのキャパシタンスが減るため、市販されて
いるスキャンライン材料を使用して非常に高い解像度の
ＡＭＬＣＤを得ることができる。スキャンラインのキャ
パシタンスが減ることによって高解像度のＡＭＬＣＤの
スキャンラインが狭くなるため、開口率が高くなる。

【００２１】

【発明の実施の形態】"アレイ”と "セル”という用語
は関連している。 "アレイ”は "セル”の配列を含む製
品である。例えば、 "二次元アレイ”又は "２Ｄアレ
イ”はセルの二次元の配列を含む。２Ｄアレイの回路は
ロー及びコラムを含み、各ローに対するライン及び各コ
ラムに対するラインを含む。ある方向のラインは "デー
タライン”であり、該データラインを介してセルはセル
の状態を決定するか又は示す信号を受け取ったり出力し
たりする。別の方向のラインは、 "スキャンライン”で
あり、該スキャンラインを介してセルは信号を受け取
り、この信号によってセルがデータラインから信号を受
け取ったりデータラインへ信号を出力したりすることが
できる。スキャンラインからの信号によってセルがデー
タラインから信号を受け取ったり該データラインへ信号
を提供したりする場合は、セルはスキャンラインの "制
御下の”データラインから信号を受け取ったり該データ
ラインへ信号を出力したりする。

【００２２】スキャンライン及びデータラインを有する
アレイでは、セルの "アドレス時間”は信号の間隔であ
り、この間隔中にセルのスキャンラインによってセルは
信号データラインを介して信号を受け取ったり出力した
りする。

【００２３】アレイの回路では、セルが例えば光を感知
したり光をエミットしたり或いは反射又は透過光を修正
したりすることによって光と相互作用できる回路を含む
場合は、セルは "光アクティブセル”である。光アクテ
ィブセルのセル回路は "光アクティブ回路”である。セ
ルの "光アクティブ領域”はセルの光アクティブ回路が
光と相互作用できる領域のことである。

【００２４】コンポーネントは、光を吸収するかそうで
なければ光が透過されたり反射されたりするのを防ぐこ
とによって光を "ブロック”する。

【００２５】"ダークマトリックス材料”は光をブロッ
クできる材料である。

【００２６】光アクティブセルのアレイでは、光が領域
内で透過したり反射したりしないようにダークマトリッ
クス材料がその領域のほぼ全ての光をブロックする場合
は、ダークマトリックス材料のパターン形成層は "その
領域の光をブロックする”。

【００２７】回路の動作中にコンポーネントがリードと
ラインの組み合わせを介して低インピーダンスコンポー
ネント（本明細書中では "固定電位回路”と称され、固
定電位にあるとして処理される）に接続される場合は、
該コンポーネントは "固定電位”にある。例えば、集積
回路は典型的にはゼロ電位として処理される外部グラン
ド接続部を有する、即ち、リードとラインの組み合わせ
によって外部グランド接続部に接続されるコンポーネン
トは固定電位にあり、更に詳細にはグランド電位にあ
る。

【００２８】"容量結合信号”は、コンポーネントが該
コンポーネントへ又は該コンポーネントからの電流のフ
ローのような事象ではなく容量を介して受け取る信号で
ある。

【００２９】信号が材料に伝播すると急速にエネルギー
を失う場合、容量結合信号はその材料内で "減衰”す
る。信号がエネルギーを失う速度は "時間定数”τによ
って示され、時間の関数である信号の電圧は以下の式に
よって概算される。

【００３０】 ｖ＝Ｖ_0e ^-at （ここで、ａ＝（１／τ）

【００３１】信号がエネルギーを失う速度が信号間隔又
は他の時間周期の半分よりも短い時間定数で示される場
合、信号は信号間隔又は他の時間周期よりも "かなり短
い時間で" 減衰する。

【００３２】図１及び図２は本発明の一般的な特徴を示
す。図１は光アクティブセルが固定電位ダークマトリッ
クスの部分を含むアレイを示し、このダークマトリック
ス部分においてセルの外側からの容量結合信号はセルの
光アクティブ回路のアドレス時間よりも短い時間で減衰
する。図２は固定電位ダークマトリックスとセル電極と
のオーバーラップ領域及びこれらの間の誘電層を含む蓄
積コンデンサを示す。

【００３３】図１のアレイ１０はセルのアレイを含んだ
アレイ回路１４を伴う基体１２を含む。代表的なセル２
０が示され、光アクティブ回路２２は光をエミットし、
感知し又は制御することによって光と相互作用すること
ができる。また、図１はスキャンライン３０及びデータ
ライン３２も示し、これらのラインは導電性材料の第１
及び第２層に形成される。光アクティブ回路２２はスキ
ャンライン３０の制御下にあるデータライン３２からの
電気信号を受け取ったり該データライン３２へ電気信号
を出力したりするために接続される。スキャンライン３
０はスキャン信号を出力し、その結果光アクティブ回路
２２はアドレス時間τ_A 中に信号を受け取ったり出力し
たりする。

【００３４】セル２０はダークマトリックス部分３４を
含み、これはセル２０の領域の光をブロックするダーク
マトリックス材料のパターン形成層の部分である。ダー
クマトリックス材料は導電性である。ダークマトリック
ス３４は固定電位回路３６に電気的に接続され、従って
固定電位Ｖ_F が保持される。更に、ダークマトリックス
材料は十分に導電性であるため、ダークマトリックス部
分３４がセル２０の外側から受け取る容量結合信号は時
間定数τ_D で減衰し、この時間定数はτ_A よりも小さ
い。時間定数τ_D は容量結合信号が減衰する速度を示
す。例えば、容量結合信号は指数関数ｖ＝Ｖ_0e ^-at （こ
こでａ＝（１／τ_D ）である）によって概算されるよう
に減衰する。容量結合信号はアドレス時間τ_A よりも短
い時間で減衰するため、セル２０の外側からの容量結合
信号はアレイ１０の動作に影響を与えない。

【００３５】図２の回路４０は基体４４の表面４２に形
成され、該基体４４は図１の基体１２に当たる。回路４
０は導電性材料層に形成されたセル電極５０を含む。セ
ル電極５０は複数の他の層の上に例示的に示され、これ
ら他の層は、例えば、スキャンライン、データライン及
びＴＦＴのようなセルのスイッチングエレメントを含
む。セル電極５０の上は誘電層５２であり、その上はダ
ークマトリックス５４であり、導電性のダークマトリッ
クス材料のセル部分のパターン形成層である。示される
ように、ダークマトリックス５４はセル電極５０にオー
バーラップする。

【００３６】コンデンサ６０はセル電極５０のオーバー
ラップ領域６２、ダークマトリックス５４のオーバーラ
ップ領域６４及びオーバーラップ領域６２と６４との間
の誘電層５２の部分６６を含む。ダークマトリックス５
４が固定電位回路７０に電気的に接続し固定電位Ｖ_F が
維持されていても、コンデンサ６０はキャパシタンスＣ
_S を有し、オーバーラップ領域６２と６４が十分に広く
誘電層５２の部分６６が十分に薄い場合はＣ_S はセルの
要求する蓄積キャパシタンスを提供することができる。
一般的には、セルはセルの電極によって制御される領域
の液晶のキャパシタンスの少なくとも２倍又は３倍の蓄
積キャパシタンスを必要とする。

【００３７】図２の層の順序は単なる例示である。代わ
りにセル電極５０が誘電層５２及びダークマトリックス
５４の上でもよいし、スキャンライン、データライン及
びスイッチングエレメントを含む他の層がセル電極５
０、誘電層５２及びダークマトリックス５４を含む層の
下ではなく上であってもよい。

【００３８】上に述べられた一般的な特徴は種々のアレ
イにおいて様々な方法で実施され得る。以下に述べられ
る実施の形態はＡＭＬＣＤアレイに適している。

【００３９】図３−６は固定電位ダークマトリックスが
従来のパッシベーション層の上に形成される第１の実施
の形態を例示する。図３−６の実施はＡＭＬＣＤ技術を
使用して行われる。

【００４０】図３は固定電位に接続するダークマトリッ
クスを有するセルのレイアウトを示す。図４は図３の断
面領域を更に詳細に示す。図５は図３のラインＡ−Ａに
沿った断面を示す。図６はラインＢ−Ｂに沿った断面を
示す。

【００４１】図３はＡＭＬＣＤの光制御ユニットのレイ
アウトを示す。図３は幾つかの層を示し、基体の表面か
ら最も遠い上層は下層を覆っている。図３に示される最
上層はダークマトリックス層であり、該ダークマトリッ
クス層はダークマトリックスグリッド１００を形成し、
このグリッドは固定電圧回路１０２によって概略的に示
される固定電位Ｖ_F に接続する。次の層は金属上層であ
り、光制御ユニットを切り換えるアモルファスシリコン
（ａ−Ｓｉ）トランジスタのチャネルリードに接続する
データライン１１０を形成し、また、金属上層は以下に
述べられる幾つかの他の特徴も形成する。次に示される
層はインジウム錫酸化物（ＩＴＯ）の層であり、透明電
極１１２を形成する。次の層は窒化上層であり、トラン
ジスタの一部である絶縁アイランド１１４を形成し、窒
化上層は以下に述べられる他の特徴を形成することがで
きる絶縁層である。示される最下層は金属下層であり、
スキャンライン１１６を形成し、スキャンライン１１
６、ゲートリード１２０に接続してトランジスタのゲー
トリードとして作用する。

【００４２】データライン１１０は光制御ユニットのコ
ラムにデータ信号を出力し、その一つが図３に示され
る。ゲートリード１２０に延出するデータライン１１０
の部分はトランジスタの一つのチャネルリードに接続す
る。スキャンライン１１６も同様に光制御ユニットのロ
ーにスキャン信号を出力する。例えば、トランジスタが
通常オフである場合、スキャンライン１１６によって提
供されるスキャン信号は０から１の遷移を行い、１０マ
イクロ秒又は他の適切なアドレス時間だけ１のままで、
次に０に遷移して０のままであるときにデータラインが
光制御ユニットの他のローにデータ信号を出力する。ア
ドレス時間中トランジスタはオンであるため、トランジ
スタのチャネルはデータライン１１０によって提供され
るデータ信号を他のチャネルリードに伝達する。

【００４３】データライン１１０及びスキャンライン１
１６は例示ではそれぞれ１０μｍの幅であり、この幅は
グリッド１００が各ラインの各エッジに沿って２μｍカ
バーして各ラインの中央に非カバー領域を６μｍ設ける
には十分な幅である。データライン１１０及びスキャン
ライン１１６は交差領域１３０で交差する。交差領域１
３０は窒化上層及びラインが適切に信号を伝達しライン
の信号が干渉しないために必要な他の特徴によって形成
された絶縁体を含む。

【００４４】図４は交差領域１３０をより詳細に示して
おり、スキャンライン１１６の上のコンデンサ電極は省
略されている。右上のコーナーでは、グリッド１００は
より広いラインを有し、ゲートリード１２０のエッジ及
びデータライン１１０とスキャンライン１１６のエッジ
をカバーする。他の三つのコーナーでは、グリッド１０
０は約５μｍの幅のラインを有し、この幅はデータライ
ン１１０とスキャンライン１１６のエッジを十分にカバ
ーし、また透明電極１３２、１３４及び１３６の一つの
エッジも十分にカバーし、これらの透明電極は交差領域
１３０で交差するコーナーを有する他の三つのセルの透
明電極である。

【００４５】透明電極１１２はライン１４０を介してト
ランジスタの他のチャネルリードに接続し、金属上層に
よって形成される。従って、トランジスタがスキャンラ
イン１１６によってゲートリード１２０に出力されたス
キャン信号によって導電性である場合、透明電極１１２
はライン１４０を介してデータライン１１０からデータ
信号を受け取り、保存する。

【００４６】透明電極１１２は充電リード１４２にも接
続し、該充電リードは蓄積コンデンサの一つの電極を実
行し、金属上層によって形成される。金属下層によって
形成されたスキャンライン１４４は蓄積コンデンサの他
の電極を実行し、スキャンライン１４４はゲートリード
１４６を介して同じコラムの次の光制御ユニットにスキ
ャン信号を出力する。

【００４７】図３に示される光制御ユニットは四角形で
あり、各光制御ユニットのアレイは９０μｍ×９０μｍ
の寸法のロー及びコラムの有効な幅を有する。

【００４８】図３及び４に示されたパターン形成層は米
国特許第５，４９１，３４７号の図４に関して述べられ
た技術を使用して生成されるが、追加の動作はパッシベ
ーションパターンが形成された後且つテストと修正の前
に行われる。追加の動作は従来のリソグラフィー技術を
使用してダークマトリックス層を蒸着し次にパターン形
成してグリッド１００を生成する。リソグラフィーマス
クは図３及び４に例示されるようにデータライン１１
０、透明電極１１２及びスキャンライン１１６の全ての
エッジをカバーするラインを含む。しかし、アレイがバ
ックライトＡＭＬＣＤで使用される場合マスクはデータ
ライン１１０、スキャンライン１１６又はゲートリード
１２０の中央部分をカバーする必要はなく、その理由は
金属上層及び下層がこれらの領域の光をブロックするた
めである。更に、中央部分を開いたままにしておくこと
によって、データライ１１０及びスキャンライン１１６
の容量性負荷が減少する。

【００４９】ダークマトリックスグリッド１００はグラ
ンドへの又はバックプレーンコンタクトのような低イン
ピーダンス固定電圧ソースへの従来の電気接続部を介し
て固定電位回路１０２に接続する。電気接続はアレイの
周囲のダークマトリックス層に形成されたパッドを介し
て直接行われるか又はダークマトリックス層がこのよう
な接続を形成するために十分な表面を設けない場合は下
層を貫通するオープニングをカットすることによって行
われるため、グリッド１００は金属接触によって金属下
層又は金属上層の部分に電気的に接続し、この部分がパ
ッドに電気的に接続する。

【００５０】図５及び６はそれぞれ図３のラインＡ−Ａ
及びＢ−Ｂに沿った断面を示し、上記に述べられたよう
な薄膜構造である。二つの図面では同じ材料から成る層
は同じように影が付けられ、同じ参照番号が付けられ
る。

【００５１】基体１５０は薄膜構造が形成される表面１
５２を有し、この構造は金属下層１５４から始まり、該
金属下層は図６ではスキャンライン１４４を形成し図５
ではゲートリード１２０を形成する。金属下層１５４の
上は窒化物下層１６０であり、その上はアモルファスシ
リコン層１６２であり、このアモルファスシリコン層は
図５ではＴＦＴが形成され得るゲート領域を含む。アモ
ルファスシリコン層１６２の上は窒化物上層１６４であ
り、図５ではアイランド１１４を形成する。窒化物上層
１６４がある場合はその上、その他ではアモルファスシ
リコン層１６２の上にあるのはｎ＋アモルファスシリコ
ン層１６６であり、該ｎ＋アモルファスシリコン層は図
５ではＴＦＴのチャネルリードを提供し、図６では窒化
物下層１６０及びアモルファスシリコン層１６２と共に
蓄積コンデンサの誘電体を形成する。ｎ＋層１６６に隣
接するのはＩＴＯ層１６８であり、図５及び６の両方で
透明電極１１２を形成する。ｎ＋層１６６及びＩＴＯ層
１６８の上は金属上層１７０であり、図５ではライン１
４０及びチャネルリードに電気的に接続するデータライ
ン１１０の部分を形成し、図６では充電リード１４２を
形成する。金属上層１７０及び他の露出層の上はパッシ
ベーション層１７２である。

【００５２】パッシベーション層１７２の上はダークマ
トリックス層１８０である。ダークマトリックス層１８
０は、例えば、その上又は上下の両方にブラックポリイ
ミドを有するアルミニウム層である。又はアレイの周囲
との接触をより容易にするためにはダークマトリックス
層１８０は両側にダーククロムとも称される酸化クロム
を有するクロム層になる。

【００５３】図７−１０は第２の実施の形態を示し、固
定電位ダークマトリックスがセル電極にオーバーラップ
してコンデンサを形成する。図７−１０の実施の形態は
図３−６よりも高い解像度を有し、例えば、各ピクセル
は約４５μｍ×４５μｍの有効な幅を有する四角形であ
り、スキャンライン及びデータラインは約５μｍの幅で
ある。

【００５４】図７は固定電位に接続するダークマトリッ
クスを有するセルのレイアウトを示す。図８は図７のラ
インＣ−Ｃに沿った断面を示す。図９はラインＤ−Ｄに
沿った断面を示す。図１０は図７−９に示された構成を
形成する動作を示す。

【００５５】図７はＡＭＬＣＤの光制御ユニットのレイ
アウトを示す。図７は三層を示し、基体の表面から最も
遠い上層は下層を覆う。

【００５６】図７に示される最上層は透明電極２００を
形成するＩＴＯ層である。次に示される層は金属上層で
ありａ−Ｓｉトランジスタの一つのチャネルリードに接
続するデータライン２０２を形成し、トランジスタは図
３に関して上記に述べられたた方法と同じ方法で光制御
ユニットを切り換える。また、金属上層はライン２０４
を形成し、このライン２０４はａ−Ｓｉトランジスタの
他のチャネルリードを透明電極２００に接続し、データ
ライン２０６は透明電極２００のデータライン２０２に
対向する側の境界線となる。示される最下層は金属下層
であり、この金属下層は透明電極２００の境界線となる
スキャンライン２１０及び２１２を形成し、リード２１
４、即ちスキャンライン２１０に接続するトランジスタ
のゲートリードを形成する。

【００５７】図７はダークマトリックス層を明確に示し
ていない。しかし、アレイの光制御ユニット内ではダー
クマトリックス層はＩＴＯ層に対して相補的なグリッド
を形成し、適切な蓄積コンデンサを設けるのに十分な距
離、例えば１又は２μｍだけＩＴＯ層にオーバーラップ
する。従って、図７のダークマトリックスグリッドのエ
ッジは透明電極２００のエッジと同じであるが内側にや
や距離がある。ダークマトリックスグリッド及び透明電
極２００によって形成されたコンデンサのために、光制
御ユニットは追加のコンデンサ電極を持たない。ダーク
マトリックスグリッドは透明電極２００を除く全ての領
域をカバーするため、該ダークマトリックスグリッドは
データライン及びスキャンラインの全てのエッジもカバ
ーする。

【００５８】図８及び９はそれぞれ図７のラインＣ−Ｃ
及びＤ−Ｄに沿った断面を示す。二つの図面において同
じ材料から成る層は同じように影が付けられ、同じ参照
番号が付けられる。

【００５９】基体２５０は薄膜構造が形成される表面２
５２を有し、図８ではスキャンライン２１０を形成し図
９ではゲートリード２１４を形成する金属下層２５４か
ら始まる。金属下層２５４の上は窒化物下層２６０であ
り、その上はアモルファスシリコン層２６２であり、該
アモルファスシリコン層は図９ではＴＦＴのチャネルが
形成されるゲート領域を含む。アモルファスシリコン層
２６２の上は窒化物上層２６４であり、図９ではアモル
ファスシリコン層のゲート領域の上にエッチストッピン
グアイランドを形成する。

【００６０】窒化物上層２６４がある場合はこの窒化物
層の上、或いはアモルファスシリコン層２６２が露出し
ている場合はこのアモルファスシリコン層の上はｎ＋ア
モルファスシリコン層２６６であり、図８ではＴＦＴの
チャネルリードを提供する。ｎ＋層２６６は金属上層２
６８であり、図９ではデータライン２０２及びライン２
０４を形成する。金属上層２６８の上は絶縁層２７０で
あり、パッシベーション層に類似している。絶縁層２７
０の上はＩＴＯ層２７２であり、図８及び９の両方にお
いて透明電極２００及び隣接セルの透明電極を形成す
る。

【００６１】ＩＴＯ層２７２及び他の露出層の上は誘電
層２７４であり、窒化物シリコン、酸化シリコン又はシ
リコンオキシニトリドのような適切な誘電材料である。
誘電層２７４の上はダークマトリックス層２８０であ
る。ダークマトリックス層２８０は、例えば、上又は上
下の両方にブラックポリイミドを有するアルミニウム層
である。又はアレイの周囲との接触を容易にするために
は、ダークマトリックス層２８０は両側にダーククロム
とも称される酸化クロムを有するクロム層になる。製造
後の露出層は誘電層２７４とダークマトリックス層２８
０だけであるため、図７−９の構造では更なるパッシベ
ーション層は必要ない。

【００６２】図８及び９に示されるように、ダークマト
リックス層２８０はＩＴＯ層２７２にオーバーラップす
るため、オーバーラップ領域及び誘電層２７４の部分は
各セルに対して蓄積コンデンサを形成し、これは図８及
び９の点線で概略的に示される。オーバーラップ領域は
十分に広く誘電層１７４は十分に薄いため、蓄積コンデ
ンサはセルが要求する蓄積キャパシタンスを提供する。

【００６３】図１０のボックス３００の動作はガラスの
ような絶縁基体に金属下層２５４のパターンを形成する
ことから始まる。ボックス３００の動作はクロム、モリ
ブデン、チタン、銅アルミニウム又はチタン、チタンタ
ングステン、タンタルでのバリヤ層でキャップされたア
ルミニウム又は他の適切な金属又は合金を蒸着させるこ
とによって実施される。ボックス３００の動作は次に蒸
着金属をリソグラフィーでパターン形成してスキャンラ
イン２１０と２１２及びゲートリード２１４を含むパタ
ーンを得る。

【００６４】次にボックス３０２の動作は窒化物下層２
６０、アモルファスシリコン層２６２及び窒化物上層２
６２を蒸着する。窒化物下層２６０は約３００−３８０
℃で約３０００オングストロームの厚さに蒸着された窒
化物シリコンである。アモルファスシリコン層２６２は
約５−１２％の水素を含み、約２３０−３００℃で約３
００−５００オングストロームの厚さに蒸着される。窒
化物上層２６４は約２００−２５０℃で約１０００−１
５００オングストロームの厚さに蒸着された窒化物シリ
コンである。

【００６５】ボックス３０４の動作は窒化物上層２６４
をリソグラフィーでパターン形成して図９に関して上記
に述べられたようなエッチストッピングアイランドを形
成する。窒化物上層２６４はデータラインがスキャンラ
インに交差する交差領域に保持される。

【００６６】ボックス３０６の動作はｎ＋アモルファス
シリコン層２６６及び金属上層２６８を蒸着する。ボッ
クス３０６の動作は約０．５−２％のリンと約５−１５
％の水素を含んだｎ＋アモルファスシリコン層２６６を
約２００−２５０℃で約１０００オングストロームの厚
さに蒸着する。金属上層２６８はモリブデンクロム、チ
タン、タンタル、アルミニウムとチタンタングステン
（ＴｉＷ）の層が交互の多層構造又は上下にチタン、Ｔ
ｉＷ又はタンタルのような適切なバリヤ金属層を有する
アルミニウムを含む。例えば、ＴｉＷの第１サブ層は約
５００オングストロームの厚さであり、アルミニウムサ
ブ層は約３，０００−１０，０００の厚さであり、Ｔｉ
Ｗの第２サブ層は約５００−１，０００オングストロー
ムの厚さである。

【００６７】ボックス３１０の動作は金属上層２６８、
ｎ＋アモルファスシリコン層２６６及びアモルファスシ
リコン層２６２をリソグラフィーでパターン形成してト
ランジスタのチャネルリードとデータライン２０２及び
２０６を形成する。マルチステップエッチングはフォト
レジストのパターン形成層がリソグラフィーで形成され
た後に使用され、ＴｉＷの第２サブ層をエッチングし、
アルミニウムサブ層をエッチングし、ＴｉＷの第１サブ
層をエッチングし、ｎ＋アモルファスシリコン層２６６
及びアモルファスシリコン層２６２をエッチングし、こ
れらのｎ＋アモルファスシリコン層及びアモルファスシ
リコン層はＣＦ₄ ／Ｏ₂ が１０：１の溶液でエッチング
される。ボックス３１０の動作の結果として、ｎ＋アモ
ルファスシリコン層２６６及びアモルファスシリコン層
２６２は金属上層２６８がある場所に保持され、ボック
ス３０４に関して上記に述べられたような交差領域を含
む。

【００６８】ボックス３１２の動作は絶縁層２７０を蒸
着且つリソグラフィーでパターン形成し、該絶縁層はシ
リコンオキシニトリド、窒化物シリコン又は酸化シリコ
ン又はポリイミドの有機誘電コーティング又は他の適切
なポリマー層を含み、絶縁層２７０はパッシベーション
層である。例えば、絶縁層２７０は約５，０００−５
０，０００オングストロームの厚さである。ボックス３
１２の動作は絶縁層２７０をパターン形成してオープニ
ングを形成し、該オープニングを介してＩＴＯ層２７２
は図７の透明電極２００とライン２０４との間のよう
に、チャネルリードを有する電気接続を形成することが
できる。

【００６９】ボックス３１４の動作はＩＴＯ層２７２を
蒸着且つリソグラフィーでパターン形成する。ＩＴＯ層
２７２は透明電極２００を形成する。

【００７０】ボックス３１６の動作は誘電層２７４を蒸
着する。誘電層２７４は絶縁層２７０と同じ材料を含
み、要求される蓄積キャパシタンスに適した厚さ、例え
ば約１，０００−２，５００オングストロームにエッチ
ングする同じ条件でエッチングされる。

【００７１】ボックス３２０の動作は誘電層２７４、絶
縁層２７０及び必要なら窒化物下層２６０をリソグラフ
ィーでパターン形成して電気接続部が形成されるオープ
ニングを提供する。例えば、オープニングは金属上層２
６８まで形成されてデータラインとデータ信号を出力す
る回路との間の電気接続が可能になる。更に、オープニ
ングは金属下層２５４まで形成されてスキャンラインと
スキャン信号を出力する回路との間の電気接続が可能に
なる。オープニングが形成されてダークマトリックス層
と金属下層の接続が可能になり、該オープニングを介し
て該ダークマトリックス層は固定電位に接続される。

【００７２】ボックス３２２の動作はダークマトリック
ス層２８０を蒸着且つリソグラフィーでパターン形成す
る。ボックス３２０で使用されるマスクはボックス３１
４のＩＴＯ層をパターン形成するために使用されるマス
クの補足であり、ラインはややオフセットして要求され
る蓄積キャパシタンスに適した約１−２μｍのオーバー
ラップを得る。

【００７３】ボックス３２４の動作はダークマトリック
ス層２８０に形成されたパターンと固定電位を出力する
回路を電気的に接続する。電気接続は、ワイヤ、或いは
ダークマトリックス層２８０又は他の導電層の部分のリ
ードに接続する他の導電性エレメントによって設けら
れ、該ダークマトリックス層はボックス３２０の動作に
よって形成された一つ以上のホールを介して電気的に接
続する。ボックス３２２と３２４との間の点線によって
示されるように、ボックス３２４の動作はボックス３２
２に続く他の動作、例えば他の電気接続を行う動作の後
に続く。

【００７４】ボックス３２４の動作の後、追加の動作が
行われてアレイを使用してＡＭＬＣＤを組み立てる。こ
れらの動作はダークマトリックス層２８０の上にポリイ
ミドをスピンすることを含み、更なるパッシベーション
を提供する。

【００７５】上記に述べられた実施の形態は絶縁基体上
に薄膜回路を提供する。本発明は他のタイプの基体上の
他のタイプの回路でも実施され得る。

【００７６】上記の実施の形態は特定の寸法及び密度の
セルのアレイを提供する。本発明は広範囲のアレイサイ
ズ及び形状、セルサイズ及び形状、及びセル密度で実施
され得る。

【００７７】上記の実施の形態は特定のダークマトリッ
クスレイアウト及び材料を提供するが、本発明は広範囲
のダークマトリックスレイアウト及び他の材料で実施さ
れ得る。

【００７８】上記に述べられた実施の形態は特定の順序
の層を含むが、層の順序は変更され得る。例えば、上記
の実施の形態は他の層の上のダークマトリックス層を有
するが、本発明は他の層の下のダークマトリックス層で
も実施され得る。

【００７９】上記に述べられた実施の形態は特定のセル
レイアウト、特定の材料と特定の形状を有する回路及び
電気的特性を使用するが、本発明は多くの他のレイアウ
ト及び他の材料と特性を有するタイプの回路で実施され
得る。例えば、本発明は他のセルレイアウト、回路、材
料及び特性で実施され得る。

【００８０】上記に述べられた実施の形態は窒化物上層
及び窒化物下層を含むが、シリコンオキシニトリド、窒
化シリコンとシリコンオキシニトリドの合成物又は酸化
タンタル又は酸化アルミニウムのような陽極酸化物のよ
うな多くの他の材料が絶縁層で使用される。

【００８１】上記に述べられた実施の形態は特定の方法
によって特定の材料から形成された特定の厚さの層を含
むが、他の厚さも形成され、他の材料及び方法も使用さ
れる。例えば、誘電層は薄くなると蓄積キャパシタンス
が増加する。ａ−Ｓｉではなく他の半導体材料が半導体
層に使用され、この材料は以下に限定されないが、ポリ
−Ｓｉ、微結晶シリコン、ＳｉＧｅ、ＣｄＳｅ、又はポ
リ−ＳｉとＳｉＧｅの合成層を含む。同様に、種々の導
電性材料がスキャンライン及びデータラインにおいて使
用され、以下に限定されないが、層又はバリヤ金属を持
つ／持たないＡｌ、ＩＴＯ、ＭｏＴａ、Ｃｒ、ＭｏＣ
ｒ、Ｔａ、Ｃｕ、Ｔｉ、ＴｉＮ、Ｗのような適切な金属
又は合金及び適切な有機導電性材料を含む。

【００８２】上記に述べられた第２の実施の形態はダー
クマトリックスを有するアレイを形成する。しかし、本
発明は多くの他の製造技術を使用して実施され得る。

【００８３】本発明は多くの方法で適用され、ディスプ
レイアレイ、光バルブアレイ、センサアレイ及び画像と
相互作用する他のアレイを含む。

【００８４】本発明は薄膜の実施の形態に関して説明さ
れてきたが、本発明は単一結晶技術でも実施され得る。

【図面の簡単な説明】

【図１】光アクティブセルアレイの概略図であり、この
アレイにおいて光アクティブセルは固定電位ダークマト
リックスの部分を含み、この部分においてセルの外側か
らの容量連結信号はセルの光アクティブ回路のアドレス
時間よりも短い時間で減衰する。

【図２】蓄積コンデンサを示した概略断面図であり、該
蓄積コンデンサは固定電位ダークマトリックスとセル電
極とこれらの間の誘電層とのオーバーラップ領域を含
む。

【図３】固定電位に接続したダークマトリックスを有す
るセルのレイアウトを示した概略回路図である。

【図４】図３の交差領域をより詳細に示した概略回路図
である。

【図５】ラインＡ−Ａに沿った図３のセルの断面図であ
る。

【図６】ラインＢ−Ｂに沿った図３のセルの断面図であ
る。

【図７】固定電位に接続したダークマトリックスを有す
るセルの別のレイアウトを示した概略回路図である。

【図８】ラインＣ−Ｃに沿った図７のセルの断面図であ
る。

【図９】ラインＤ−Ｄに沿った図７のセルの断面図であ
る。

【図１０】図７−９に示された構造を形成する動作を示
したフローチャートである。

【符号の説明】

１０ アレイ １２ 基体 １４ アレイ回路 ２２ 光アクティブ回路 ３０、１１６、２１０、２１２ スキャンライン ３２、１１０、２０２、２０６ データライン ３４、５４、１８０、２８０ ダークマトリックス

フロントページの続き (72)発明者 マイケル ジー．ハック アメリカ合衆国 94041 カリフォルニア 州 マウンテン ビュー マウンテン ビ ュー アベニュー 372 (72)発明者 ジョエル ルヴァイン アメリカ合衆国 94030 カリフォルニア 州 ミルブラエ ヴィスタ グランデ 889

Claims (1)

【特許請求の範囲】
1. 【請求項１】 回路が形成される表面を有する基体を含
   み、基体の表面にアレイ回路を含む光アクティブセルの
   アレイにおいて、前記アレイ回路は、 導電性材料の第１層にスキャンラインを含み、 導電性材料の第２層にデータラインを含み、 各スキャンライン及びデータラインに対して、光アクテ
   ィブ回路を有するセルを含み、前記光アクティブ回路は
   スキャンラインの制御下のデータラインから電気信号を
   受け取り又は前記データラインへ電気信号を出力し、ス
   キャンラインはスキャン信号を出力し、光アクティブ回
   路はアドレス時間中に電気信号を受け取ったり出力した
   りし、 ダークマトリックス材料から成るパターン形成層を含
   み、前記パターン形成層は各セルに対するダークマトリ
   ックス部分を含み、前記ダークマトリックス部分はセル
   の領域の光をブロックし、ダークマトリックス材料は導
   電性であり、 各セルのダークマトリックス部分と固定電位回路との間
   の電気接続を有し、ダークマトリックス部分を固定電位
   で維持し、ダークマトリックス材料の十分な導電性によ
   り各セルのダークマトリックス部分によってセルの外側
   から受け取られた容量連結信号はアドレス時間よりも短
   い時間で減衰する、 光アクティブセルアレイ。