WO1981000027A1 - Semiconductor memory device - Google Patents

Description

明 細 書

発明の名称

半導体記憶装置

技術分野

本発明は半導体記.憶装置、 特に、 冗長メ モ リ セ ノレ ア レ イ を含有する半導体記憶装置に関する。

S 牙、技術

半導体記憶装置は互いに直交する行お よび列に沿 つて配置された多数の メ モ リ セ ルを備えている o こ の よ う る半導体記憶装置の製造中に発生する欠陥密 度は、 該装置の集積密度には比較的無関係で ¾> つ L 半導体製造技術に依存する 。 従っ て、 半導体記憶装 置の集積密度が高 く な る と 、 正常な メ モ リ セ ル数と 欠陥のある メ モ リ セ ル数と の比は大き く る o この こ とが半導体記憶装置の集積密度を高める こ と に よ つ て得 られる利点の 1 つであ る 。 しカ しるが ら、 た と え装置がた った 1 つ の欠陥のある メ モ リ セルを含 んでいて も 、 この装置は正常に動作する こ とができ ないので、 該装置は廃棄される こ と にな る 。

この よ う ¾ 1 つの欠陥のあ る メ モ リ セ ル に も かか わ らず半導体記憶装置を動作させるために、 主メ モ リ セ ル マ ト リ ク ス の行あるいは列に沿 って冗長メ モ リ セ ルァ レ イ を組入れた半導体記憶装置が知 られて いる。 この装置においては、 欠陥のあ る メ モ リ セ ノレ が検出された場合、 該メ モ リ セ ルを含む行メ モ リ セ ル ア レ イ あ るいは列 メ モ リ セ ル ア レ イ に代えて冗長 メ モ リ セ ノレ ア レ イ を用いる。 この よ う な冗長メ モ リ セ ル ア レ イ を含有する半導体記憶装置においては、 5 該装置の歩留 ]? を向上させる こ とができ る。

従来の冗長メ モ リ セ ル ア レ イ を含有する半導体記 憶装置は主 メ モ リ セ ル マ ト リ ク スの 1 つの行メ モ リ セ ル ア レ イ に冗長メ モ リ セ ル ア レ イ'を接続するため の配線領^を備えている。 欠陥のある メ モ リ セ ルを0 含む行メ モ リ セ ル ア レ イ が検出されたと き には、 行 ァ ド レ ス デ コ ー ダ とその欠陥行メ モ リ セ ル ア レ イ と の配線を ^ 7離 し、 しかる後に、 配線領域に配線 して 該行ァ ド ン ス デ コ ー ダに冗長メ モ リ セ ル ア レ イ を接 続する 。 ^か し が ら、 こ の装置においては、 こ の 5 よ う ^ よび接続作業は複雑、 非能率且つ不経 済である ：

泡の ¾天の冗長メ モ リ セ ル ア レ イ を含有する半導 体記憶妄 Sは冗長 メ モ リ セ ル ア レ イ を選択するため の切替叵 を内蔵する行ァ ド レ ス デ コ ーダ （ あ るい D は列ァ ド ン スデコ ーダ ） を備えている （ 参照： IEEE Trans . El e ctron Devi ces , vo . ED— 26 , り， pr> .

853 — 86： , June 1 979 )。行メ モ リ セ ノレ ア レ イ に欠陥 のあ る 、 モ リ セ ル が検出された と きには、 行ァ ド レ - ス デ コ 一 は該行メ モ リ セ ル ア レ イ を示す行ァ ド レ じ^ 0：：；?1 ス信号を受信 した と きに該行メ モ リ セ ノレ ア レ イ の代 ) に冗長 メ モ リ セ ル ア レ イ を選択する 。 お、 切替 回路は レーザに よ つ て書込まれるある は電気的に 書込まれる プ ロ グ ラ マ ブ ル リ 一 ドォ ン リ メ モ リ いわ ゆる PROM によ って構成される。 しかしる力； ら、 こ の 装置においては、 行ア ド レ スデコ一ダが上述の切替 回路を主メ モ リ セ ル ア レ イ の行数だけ具備 しるけれ ば ら ないので、 装置の構造が複雑と な る。

さ らに他の従来の冗長メ モ リ セ ル ア レ イ を含有す る半導体記憶装置は、 ア ド レ ス情報の二部たと えば 行ァ ド レ ス情報と 外部端子から与え られた欠陥メ モ リ セ ルを含む行メ モ リ セ ル ア レ イ を示す行ァ ド レ ス とを比較する比較手段 と、 比較手段か ら送出される 一致信号を受信 した と き前記行ァ ド レ ス情報が行ァ ド レ スデ コーダに供給されるのを禁止するためのス ィ ツ チ ン グ手段と を備えている （ 参照 ： 特開昭 5 2 - 6 1 9 3 3 号 ） 。 こ の一致信号は冗長メ モ リ セ ル ァ レ イ の選択用信号と して も 作用する 。 この装置にお いては、 欠陥行メ モ リ セ ノレ ア レ イ の行了 ド レ ス を記 憶する上述の PROMを備える代 に、 外部端子と 2 種 の電源線と の結線の組合せに よ つて行ァ ド レ スが、表 現されている 。 しか しなが ら、 この装置においては 行ァ ド レ ス線の数の上述の外部端子を必要とするの で、 チ ッ プサ イ ズを小さ く する こ とがで き い。 ま

U R た、 行ア ド レ ス情報を抑止するための ス ィ ッ チ ン グ 手段も行ァ ド レ ス線の数のス ィ ツ チン グ素子を必要 とするので、 装置の構造が複雑と なる 。 さ らにま た、 行ア ド レ ス線が、 直接、 ス イ ッ チ ン グ手段に よ って ス ィ ツ チ ン グされるので、 行ァ ド レ ス線上のァ ド レ ス信号が乱れて行ァ ド レ スデコーダが誤動作する可 能性があ る 。

発明の開示

本発明の 目的は、 外部端子数が少る く 、 構造が簡 単であ ]? 、 冗長メ モ リ セ ル ア レ イ の ア ド レ ス設定が 能率的であ ]? 、 且つデコ ー ダの誤動作が防止で き る 冗長メ モ リ セ ルァ レ イ を含有する半導体記憶装置を 提供する こ と にあ る。

本発明に よれば、 主メ モ リ セ ルマ ト リ ク ス と ； 該 主メ モ リ セ ル マ ト リ ク ス に組込まれた冗長メ モ リ セ ルア レ イ と ； 第 1 のア ド レ ス情報に従って、 前記主 メ モ リ セ ル マ ト リ ク ス カ ら前記冗長メ モ リ セ ル ァ レ ィ と並列る 1 つ の メ モ リ セ ル ア レ イ を選択するため の第 1 のデ コ ー ダ手段と ； 前記第 1 の ア ド レ ス情報 に従って、 前記冗長メ モ リ セ ル ア レ イ を選択するた めの第 2 の デ コ ー ダ手段 と ； 該第 2 のデ コ ー ダ手段 が前記冗長メ モ リ セ ル ァ レ イ を選択 した と き に前記 第 1 の デ コ ー ダ手段にプ リ チ ヤ 一 ヅ用 ク ロ ッ ク の転 送を停止するためのス イ ッ チ ン グ手段と 、 およ び ； 第 2 のァ ド レ ス情報に従つ .て、 前記主メ モ リ セ ル マ ト リ ク スおよび前記冗長メ モ リ セ ル ア レ イ 力 ^ ら、 該 冗長メ モ リ セ ノレ了 レィ と垂直な 1 つ の メ モ リ セ ノレ ア レ イ を選択するための第 3 の デコ ーダ手段と を具備 する半導体記憶装置が提供される 。 この装置におい ては、 第 2 の デ ： 3 —ダ手段に よ つ て冗長メ モ リ セ ル ア レ イ が選択される と、 第 1 のデ コ ー ダ手段はプ リ チ ャ ー ジされないので、 第 1 のァ ド レ ス情報を受信 して も動作 しない。

添付図面を参照 した以下の説明に よ i? 本発明はさ らに明確に理解されるであ ろ う 。

図面の簡単な説明

第 1 図は本発明に係る半導体記憶装置の一実施例 を示すブロ ッ ク図、 お よ び

第 2 図は第 1 図の冗長メ モ リ セ ル ア レ イ 還択用デ n ― ダ 1 2 お よびス イ ッ チ ン グ回路 1 3 の回路図で る 。

発明を実施するための最良の形態

本発明に係る半導体記憶装置たと えば 1 0 2 4 (=2^{1 Q}) ビ ッ ト ダ ィ ナ ミ ッ ク MOS RAM ( ラ ン ダ ム ア ク セ ス メ モ リ の略 ) あ るいは ROMを示す第 1 図を参照する と、 こ の装置は、 各々 5 1 2 個の メ モ リ セ ル ；^ら ¾ る 2 つ の主 メ モ リ セ ル マ ト リ ク ス 1 および 2 と、 'これら の 2 つの主 メ モ リ セ ノレ マ ト リ ク ス 1 お よび 2 の間に 配置されメ モ リ セ ルをセ ン ス およ び リ フ レ ツ シ ュす るためのセ ン ス リ フ レ ツ シ ュ増幅回路 3 と を備えて いる。 お、 2 つの マ ト リ ク ス 1 およ び 2 は全体と して 1 つの マ ト リ ク ス と して動作する 。 さ らに、 こ の装置は、 TTL レ ベ ルの ア ド レ ス信号 A o ， A 1 , … ， A を MOS レ ベル の ア ド レ ス信号 A ₀ ， A i , … ， Α ₄ およびこれ らの反転信号 A Q ， A 1 , … ， X 4- に変換するための行ァ ド レ スパ ッ フ ァ 4 お よび 列ァ ド レ ス ノぐ ッ フ ァ 5 と、 行ア ド レ ス パ ッ フ ァ 4 カ ら送出された行ア ド レ ス信号 A ₀ ， A 0 ， A ！ , Α ι , …， A 4 , A をデ コ ー ド して主メ モ リ セ ルマ ト リ ク ス 1 およ び 2 カゝ ら 1 行を選択するための行ァ ド レ スデ コ ーダ 6 と、 歹 ijァ ド レ スパ ッ フ ァ 5 力 ら送出さ れた歹 1J ア ド レ ス信号 A ₀ ， A~o , A I , Ι" ι ,

A ₄ , Α ₄ をデコ ー ド して主メ モ リ セ ル マ ト リ ク ス

1 よ び 2 カゝ ら 1 列を選択するための列ァ ド レ スデ コーダ 7 と を備えている 。 この場合、 TL レ ベ ル の ア ド レ ス信号 Α ₀ , A i , … ， Α ₄ は 1 回の ァ ク セ スに対 して 2 回該装置に供給され、 この う ち'、 第 1 回 目 の信号群が主メ モ リ セ ルマ ト リ ク ス 1 お よび 2 の行選択に用い られ、 第 2 回 目 の信号群が主メ モ リ セ ルマ ト リ ク ス 1 およ び 2 の列選択に用い られる。

この よ う な ア ド レ ス信号の時分割制御は .、 3 つのク 口 ッ ク発生器、 すなわち、 行ア ド レ ス ス ト ロ ープ信

じ' じ Α

C.** P1

\ n-0 号 RAS の反転信号を受信 して内部ク π ツ ク を発生す

る ク ロ ッ ク発生器 8 、 ク ロ ッ ク発生器 8 の内部ク ロ

ッ ク を受信して他の内部ク 口 ッ ク を発生する ク 口 ッ

ク発生器 9 、 お よびク ロ ッ ク発生器 8 の内部ク ロ ッ

ク と列ァ ド レ ス ス ト ロ ーブ信号 CAS を受信 して他の

内部ク ロ ッ ク を発生する ク ロ ッ ク発生器 9 に よ っ て

行われる 。

さ らに、 上述の装置は、 主メ モ リ セ ル マ ト リ ク ス

1 に組込まれ主メ モ リ セ ル マ ト リ ク ス 1 およ び 2 の

1 行に相当する冗長メ モ リ セ ル ア レ イ 1 1 と、 冗長

メ モ リ セ ル ア レ イ 1 1 を選択するため の付加的るデ

コ ーダ 1 2 と、 デ コーダ 1 2 か らの選択信号を受信

してク ロ ッ ク発生器 9 のク ロ ッ ク信号の行ァ ド レ ス

デ コ ー ダ 6 への転送を停止するためのス ィ ツ チ ン グ

回路 1 3 と を備えている 。 該選択信号は冗長メ モ リ

セ ル ア レ イ 1 1 を選択するために用い られる 。 デ コ

—ダ 1 2 は ヒ ュ ー ズ形 PROMで構成され、 主メ モ リ マ

ト リ ク ス 1 あるいは 2 に 1 つ の欠陥 メ モ リ セ ルが検

出 された と き に該欠陥 メ モ リ セ ル の属する行ァ ド レ

スが書込まれている 。 も ちろん、 主 メ モ リ セ ルマ ト

リ ク ス 1 およ び 2 が欠陥 メ モ リ セ ルを有 しるい場合

には、 デ コ ー ダ 1 2 は冗長メ モ リ セ ル ア レ イ 1 1 に

対する選択動作を行 う こ と はるい。

な お、 参照番号 1 4 はデータ D I を入力するため or Pi

/·.., v., - ' ノ の デー タ 入力パ ッ フ ァ を示 し、 該パ、 ッ フ ァ は書込み ィ ネ ー ブル信号 を受信する書込みク 口 ッ ク発生器 1 5 に よ 制御される 。 ま た、 参照番号 1 6 はデー タ D O を 出 力する ためのデー タ 出 力パ ッ フ ァ を示す いずれのパ ッ フ ァ も セ ン ス リ フ レ ツ シ ュ 増幅回路 3 内の 2 つのデータ ビ ッ ト 線 （ 図示せず ） に接続され て いる 。 さ ら に、 端子 お よ び P ₂ はデ コ ーダ 1 2 への欠陥行ア ド レ ス を書込みに用い られる も の 一し あ 。

本発明においては、 冗長 メ モ リ セ ル ア レ イ 1 1 の 存在のために、 デ コ ー ダ 1 2 お よ びス ィ ツ チ ング回 路 1 3 のみが冗長 メ モ リ セ ル ア レ イ を有 しな い従来 の半導体記憶装置に対 して加え られてお ]) 、 従 っ て . 該従来装置のァ ド レ スパ ッ フ ァ 、 ァ ド レ ス デ コ ー ダ あ るいは ク 口 ッ ク発生器等の部分は設計変更する こ と る く 本発明に係る装置に適用する こ とがで き る 。

第 1 図の装置の動作を説明する 。

通常、 完成 した半導体記憶装置の主 メ モ リ セ ルマ ト リ ク ス 1 お よ び 2 の全 メ モ リ セ ルが試験される 。 試験後、 も し も 主 メ モ リ セ ル マ ト リ ク ス 1 お よ び 2 の全 メ モ リ セ ルが正常 と 判別 された場合には、 該装 置の動作は、 冗長 メ モ リ セ ノレア レ イ 1 1 、 デ コ ーダ 1 2 お よ びス ィ ツ チ ン グ回路 1 3 が存在 しな い従来 の記憶装置の動作 と 全 く 同一であ る 。 こ の場合、 主 メ モ リ セ ルマ ト リ ク ス 1 お よび 2 か ら 1 行ア レ イ が 行ア ド レ スデコーダ 6 に よ っ て選択され、 しかる後 に、 主メ モ リ セ ル マ ト リ ク ス 1 およ び 2 力 ら 1 歹 IJ ァ レ イ が列ア ド レ スデ コーダ 7 に よ っ て選択され、 こ の結果、 前記 1 行ア レ イ と 1 列ア レ イ と が交差する 1 つの所望の メ モ リ セ ルが選択される こ と に ¾ る 。 次に、 こ の所望の メ モ リ セ ル に格納されているデ一 タがデータ 出力パ、 ッ フ ァ 1 6 に読出され、 も し く は データ入力パ、 ッ フ ァ 1 4 の新 しいデータ が所望の メ モ リ セ ル に書込まれる。 し力、 しなが ら、 主メ モ リ セ ル マ ト リ ク ス 1 およ び 2 の メ モ リ セ ル中に 1 つ も し く はそれ以上の欠陥の あ る メ モ リ セ ルカ 1 つ の行メ モ リ セ ル ア レ イ に検出 された場合には、 該行メ モ リ セ ル ア レ イ が属する行 ァ ド レ ス （ 以下、 欠陥行ァ ド レ ス ADD _X とする ） を 行ア ド レ ス バ ッ フ ァ 4 の出力信号 A 。 ， A~o , A i , A i ， ···， A 4 , A 4 を用いて ヒ ュ ー ズ形 PROM で あ るデ コ ーダ 1 2 に書込みを行 う 。 この結果、 行ァ ド レ ス パ、 ッ フ ァ 4 の信号 A 0 ， A~o ， A 1 , Α~ι ， …， A ₄ ， "₄ のデ コー ド動作は行了 ド レ スデコ 一 ダ 6 あるいはデコ ーダ 1 2 のいずれか 1 つに よ って 行われる 。 た と えば、 信号 A _Q ， A ! ， i ,

…， Α ₄ ， " ^ が欠陥行ァ ド レ ス ADD_X に対応しるい と き には デ コ 一 ダ 2 は動作せず、 .行ァ ド レ ス デ

'

C .PI コ ー ダ 6 が動作 して主 メ モ リ セ ル マ ト リ ク ス 1 お よ び 2 か ら 1 行ア レ イ を選択する 。 しかる後に、 列ァ ド レ スデコ ーダ 7 が動作して主メ モ リ セ ルマ ト リ ク ス 1 およ び 2 か ら 1 列ア レ イ を選択 し、 この結果、 主メ モ リ セ ル マ ト リ ク ス 1 およ び 2 か ら正常な メ モ リ セ ルが選択される こ と に ¾ る。 これに対 し、 信号 A 0 , A o , A i ， A i ， …， A 4 , A 4 が欠陥行 ァ ド レ ス ADD_X に対応すると きには、 デコ ーダ 1 2 が 動作 して冗長メ モ リ セ ル ア レ イ 1 1 を選択 し該 ァ レ ィ の全メ モ リ セ ルを選択可能にする。 ま た、 同時に デ コ ー ダ 1 2 は ス ィ ツ チ ン グ回路 1 3 を デ ィ セ ー ブ ル してク ロ ッ ク発生器 9 からのク ロ ッ ク.信号の行ァ ド レ スデコ ーダ 6 への転送を停止する 。 この結果、 行 ア ド レ スデコ ーダ 6 は、 待機時間においてプ リ チ ヤ —ヅされないので、 た と え行ア ド レ スパ ッ フ ァ 4 の f A o ， A o , A l , A l , ■ · , A 4 , Α 4 を受 信 して も選択動作を行わ ¾い。 しかる後に、 列ア ド レ スデ コ ーダ 7 が動作 して冗長 メ モ リ セ ル ア レ イ 1 1 力 ら 1 つ の メ モ リ セ ルが選択される こ と にな る 第 2 図は第 1 図の冗長 メ モ リ セ ル ア レ イ 選択用デ コ ーダ 1 2 お よびス ィ ツ チ ン グ回路 1 3 の回路図で あ る 。 第 2 図において、 はク ロ ッ ク 丄 を受信 してプ ロ グ ラ ム端子 P ₂ に接続された線 Λ ₂ をプ リ チ ヤ 一 -ノするための ト ラ ン 'ノ ス タであ る 。 また、 Q ₂ は ヒ ュ ー ズ F を介 して線 ₂ と接地 と の間に接続さ れた ト ラ ン ヅ ス タ である。 この ト ラ ン ジ ス タ Q 2 は ヒ ュ ー ズ Fが溶断 しているければデコ ーダ 1 2 の動 作に必要 ¾素子であ る 。 ト ラ ン ジ ス タ Q ₂ に並列接 続された ト ラ ン ジ ス タ Q ₃ と フ。 ロ グ ラ ム端子 P 1 に 接続された線 ！ と接地 と の間に直列接続され ト ラ ン ヅ ス タ Q ₃ のゲー ト 電圧を制御するための ト ラ ン ジ スタ Q ₄ お よび Q ₅ とは、 PROM と してのデ 一タ、、 1 2 の書込み、 言い換える と 、 ヒ ュ ー ズ F を溶断す るための素子であ る 。 しか しな力 ら、 これ らの 3 つ の ト ラ ン ク ス タ Q ₃ ， Q * お よ び Q ₅ はデコ 一ダ

1 2 の動作には不要 素子であ る 。 ヒ ュ ー ズ F、 ト ラ ン -メ ス タ Q ₂ ， Q a , Q ₄ およ び Q ₅ カ らな る各 回路単位 U Q ， U O , U ！ , … ， ϋ は行ァ ド レ ス バ ッ フ ァ 4 力 ら送出される信号 A 。 ， ~₀ ， A ！ ， … ， A~4 をそれぞれ受信する ため の も の である o 線 2 の電位は ト ラ ン ス フ ァ ゲー ト と して ト ラ ン ヅ ス タ Q e を介 して ト ラ ン ジ ス タ Q ₇ のゲー ト に印加さ れ、 従っ て、 ト ラ ン -ノ ス タ Q ? が該電位に よ ) 制御 される 。 ス イ ッ チ ン グ回路 1 3 は イ ン パ、 ー タ と して 働 く 直接接続された ト ラ ン ヅ ス タ Q ₈ お よ び Q 9 と、 この ィ ン バー タ の出力に よ ]} 制御される ト ラ ン ノ ス タ 9 。 と を備えている。 た と えば、 デコ ーダ 1 2 の ト ラ ン ジ ス タ Q ₇ が導通 していれば、 ト ラ ン ヅ ス タ Q 9 も導通 して ト ラ ン ジ ス タ Q _{1 0} が非導通 とな る 。 この結果、 ク ロ ッ ク発生器 9 カ ら送出される ク ロ ッ ク信号は ト ラ ン ク スタ Q ₇ を介 して冗長メ モ リ セ ル ア レ イ 1 1 に供給され、 行ア ド レ ス デ コ ーダ 6 には 供給され い。 逆に、 デ コ ー ダ 1 2 の ト ラ ン ヅ ス タ Q 7 が非導通であれば、 ト ラ ン ジ ス タ Q ₉ も非導通 と な ト ラ ン ジ ス タ Q _{1 0} は導通状態を保持する 。 こ の結杲、 ク ロ ッ ク発生器 9 か ら送出される ク ロ ッ ク 信号は ト ラ ン ジ ス タ Q _{1 0} を介 して行ァ ド レ ス デ コ ー ダ 6 に供給され、 冗長メ モ リ セ ル ア レ イ 1 1 には供 給され ¾い。

デ コ ー ダ 1 2 の欠陥行ア ド レ ス ADD_X の書込み動作 を説明する 。 第 1 ス テ ッ プ と して、 ク ロ ッ ク (第 1 図の信号 RAS に同期 していてク ロ ッ ク発生器 8 に よ 発生する ） の電位をハ イ に して各回路単位 U ₀ ， u ， U ！ ， …， の ト ラ ン ジ ス タ Q ₄ を導通さ せる 。 さ らに、 十分高い電圧をプ ロ グ ラ ム端子 に印加する こ と に よ 線 の電圧を上昇させ、 こ の結果、 節点 N。 ， Ν 'ο , N ！ , … ， N の電位が 上昇する 。 第 2 ス テ ッ プ と して、 ク ロ ッ ク i の電 位をハ イ か ら 口 一に して各回路単位 ϋ 。 ， U'o , U i … ， ϋ にそれぞれ欠陥 メ モ リ セ ル ア レ イ の行ア ド レ ス ADD_y を表わす信号 A A A A を行ァ ド レ ス バ ッ フ ァ 4 か ら供給する 。 たと えば、 信号 A ₀ ， A！ の電位が ロ ー、 信号 ~₀ ， ~4 の電 位カ ハ イ とすれば、 節点 N。 ， N ！ の電位はハ イ に 保持され、 従っ て、 回路単位 U 。 ， の ト ラ ン ジ ス タ Q 3 は導通状態を保持 し、 他方節点 ， の電位は 口 —に 、 従っ て、 回路単位 , の ト ラ ン ヅ ス タ Q ₃ は非導通 と な る。 第 3 ス テ ッ プ と して、 信 A 0 , A o , A i , ···， A を しや断 する。 こ の状態にあ って も 、 回路単位 U 。 ， U 1 の ト ラ ン ヅ スタ Q ₃ は導通状態を保持する 。 しか.る後 に、 十分高い電圧をプ ロ グ ラ ム端子 P ₂ に印加する こ とに よ 線 2 の電位を上昇させる。 この結果、 大電流力 、 線 ^ 2 力 ら回路単位 U Q ， U I の ヒ ュ 一 ズ F お よ び ト ラ ン ジ ス タ Q ₃ を介 して接地に流れて 回路単位 U 0 ， U 1 の ヒ ュ ーズ F は溶断する 。 も ち ろん、 回路単位 ϋ'ο ， U'₄ の ヒ ュ ーズ F は溶断 しな い こ の よ う に して、 デコーダ 1 2 の欠陥行ァ ド レ ス ADD_X の f込み動作は完了する。 この後には、 プログ ラ ム端子 P 1 は高い抵抗値の抵抗 （ 図示せず ） を介 して V_{s s} 端子 （ 図示せず ） に接続 し、 ク ロ ッ ク i の電位がハ ィ と っ て も ト ラ ン -ク ス タ Q ₃ が導通 し ない よ う にする 。 ま た、 プ ロ グ ラ ム端子 P ₂ は開放 して お く 。

次に、 デ コ ー ダ 1 2 の デ コ 一 デ ィ ン グ動作を説明 する 。 始めに、 待機時間中に ク ロ ッ ク ø ₁ の電位を ハ イ に して線 2 を電源 V_{c c}によ J9プリ チ ヤークする。 次に、 行ァ ド レ スパ ッ フ ァ 4 カ らの信号 A Q ， A 0 , A！ , …， A" 4 がデコーダ 1 2 に供給される。 この 信号 A 。 ， "。 ， A！ ， …， が上述の欠陥行ァ レ ス ADD_X に対応していれば、 すべての回路単位

U 0 , U 'o , U 1 , …， U の ト ラ ン ジ ス タ Q ₂ は 非導通状態を保持 し、 従って、 線 ₂ の電位はハイ に保持されて ト ラ ン ジ ス タ Q ₇ が導通する。 こ の結 果、 ク ロ ッ ク発生器 9 か ら送出されるク ロ ッ ク信号 は ト ラ ン ク ス タ Q ₇ を介して冗長メ モ リ セ ル ア レ イ 1 1 に供給され、 行ア ド レ スデコ ーダ 6 には供給さ れない。 逆に、 信号 A 。 ， A 。 ， A： , …， i 4 が 欠陥行ァ ド レ ス ADD_X に対応していなければ、 少な く と も 1 つの回路単位 ϋ 。 ， U 'o , U i , …， の ト ラ ン 、:/ ス タ Q ₂ が導通 し、 線 ₂ の電位は ロ ー と る。 この結果、 ト ラ ン ジ ス タ Q ₇ は非導通 と る j?、 ク 口 ッ ク発生器 9 カゝ ら送出される ク 口 ッ ク信号は ト ラ ン ジ ス タ Q _{1 0} を介 して行ァ ド レ スデコ ーダ 6 に供 給され、 冗長メ モ リ セ ル ア レ イ 1 1 には供給され ¾ い

なお、 第 1 図においては、 1 つの冗長メ モ リ セ ル 了 レ イ 1 1 を主 メ モ リ セ ル マ ト リ ク ス 1 あるいは 2 に組込んで 1 つの欠陷 メ モ リ セ ルに も かかわ らず第 1 図の装 βを使用でき る （ 特殊な ケ ー ス と して、 1

'：、 - 0—： -.. つの行ア レ イ に発生した 2 以上の欠陥 メ モ リ セ ルカ 発生 して も これ らの欠陥にかかわ らず第 1 図の装置 を使用でき る ） が、 2 あ るいはそれ以上の欠陥メ モ リ セルを救済するために、 2 つあ るいはそれ以上の 冗長メ モ リ セ ル ア レ イ 1 1 を設ける こ とが可能であ る。 この場合には、 デコ ーダ 1 2 およびス ィ ッ チ ン グ回路 1 3 も 冗長メ モ リ セ ル ア レ イ 数と 同一数だけ 必要と なる 。 ま た、 第 1 図において、 冗長メ モ リ セ ル ア レ イ 1 1 を主メ モ リ セ ルマ ト リ ク ス 1 およ び 2 の行に沿って組込んでいるが、 主メ モ リ セ ルマ ト リ ク ス 1 および 2 の列に沿 って組込むこ と も可能であ 以上説明 した よ う に、 本発明に係る冗長メ モ リ セ ル ア レ イ を含有する半導体記憶装置は、 従来形に比 ベて以下に示す利点を有する 。

(1) 冗長メ モ リ セ ル ア レ イ を有 しない半導体記憶 装置に加えて、 デ コーダ 1 2 お よびス ィ ツ チ ング回 路 1 3 のみが設けてあ るので、 装置の構造が簡単で ある 。

(2) デ コ ーダ 1 2 は 2 つの外部端子 P ！ および P ₂ に接続された PROMで構成されているので、 欠陥ァ ド レ スをチ ッ プの外部か ら供給する必要がな く 、 さ ら に、 このための多数の外部端子も 必要 いので、 冗 長メ モ リ セ ル ア レ イ のァ ド レ ス設定が能率的である。 (3) ア ド レ ス信号 A o , Α~ , …， Α~1 を直接、 オ ン 、 オ フ fj御せずに行ア ド レ スデ コ ーダ 6 への フ。 リ チ ャ ー ジ用ク ロ ッ ク をオ ン 、 オ フ制御 してい るの で、 ア ド レ ス信号が乱れず、 従っ て、 デ コ ーダの誤 動作が防止で き る 。

G:V-F!

、 AY V,' i'

Claims

マイΠとリリ 1リッ SB 求 の 範 囲

該前第つをチチセセト；

主 メ モ リ セ ルマ ト リ ク ス と ； 主 メ モ リ セ ル マ ト リ ク ス に組込ま れた冗長 メ モ ルァ レ イ と ；

1 の ア ド レ ス情報に従っ て、 前記主メ モ リ セ ル リ ク スか ら前記冗長 メ モ リ セ ル ア レ イ と 並列る の メ モ リ セ ル ア レ イ を選択する ための第 1 のデ ダ手段 と ；

記第 1 の ア ド レ ス情報に従っ て、 前記冗長メ モ ルア レ イ を選択する ため の第 2 のデ コ ーダ手段

第 2 の デ コ ー ダ手段が前記冗長 メ モ リ セ ルァ .レ 選択 した と き に前記第 1 のデ コ ーダ手段へのプ ヤ ー ヅ用 ク ロ ッ ク の転送を停止する ためのス ィ ン グ手段 と 、 お よ び ；

2 の ア ド レ ス情報に従っ て、 前記主 メ モ リ セ ル マ ト リ ク スお よ び前記冗長 メ モ リ セ ル ア レ イ 力 ら、 該冗長 メ モ リ セ ル ア レ イ と 垂直 る 1 つの メ モ リ セ ル 了 レ ィ を選択する ための第 3 のデ コ ー ダ手段 と を具 備する半導体記憶装置。 2. 前記冗長 メ モ リ セ ル ア レ イ が前記主メ モ リ セ ソレ マ ト リ ク スに行ア レ イ と して組込ま れ、 前記第 1 お よ び第 2 の ア ド レ ス情報が、 それぞれ、 行ァ ド レ ス情報お よ び列ァ ド レ ス情報であ る請求の範囲第 1 '7 Γ 項に記載の半導体記憶装置。

3. 前記冗長メ モ リ セ ル ア レ イ が前記主 メ モ リ セ ル マ ト リ ク スに列ア レ イ と して組込ま れ、 前記第 1 お よ び第 2 の ア ド レ ス情報が、 それぞれ、 列ァ ド レ ス情報お よ び行ァ ド レ ス情報であ る請求の範囲第 1 項に記載の半導体記憶装置。

4. 前記第 2 のデ コ ーダ手段が欠陥 メ モ リ セ ルを 含む メ モ リ セ ル ア レ イ の ァ ド レ ス情報を蓄積す る ァ ド レ ス メ モ リ 手段を有する請求の範囲第 1 項に記載 の半導体記憶装置。

5. 前記 ァ ド レ ス メ モ リ 手段が ヒ ュ ー ズ形の読出 し専用 メ モ リ であ る請求の範囲第 4 項に記載の半導 体記憶装置。

6. 前記第 2 の デ コ ーダ手段が前記 ア ド レ ス メ モ リ 手段の 内容 と 前記第 1 のァ ド レ ス情報の一致を検 出す る一致検出手段を有 し、 該一致検出手段の検出 出 力に よ D 前記ス ィ ツ チ ン グ手段を制御する請求の 範囲第 4 項に記載の半導体記憶装置。

し ん Wii 0