TWI814735B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI814735B
TWI814735B TW107129801A TW107129801A TWI814735B TW I814735 B TWI814735 B TW I814735B TW 107129801 A TW107129801 A TW 107129801A TW 107129801 A TW107129801 A TW 107129801A TW I814735 B TWI814735 B TW I814735B
Authority
TW
Taiwan
Prior art keywords
electrode
disposed
area
layer
conductive semiconductor
Prior art date
Application number
TW107129801A
Other languages
English (en)
Other versions
TW201921742A (zh
Inventor
成演準
崔洛俊
Original Assignee
大陸商蘇州樂琻半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商蘇州樂琻半導體有限公司 filed Critical 大陸商蘇州樂琻半導體有限公司
Publication of TW201921742A publication Critical patent/TW201921742A/zh
Application granted granted Critical
Publication of TWI814735B publication Critical patent/TWI814735B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

本文中揭示一種半導體裝置，其包括：一半導體結構，該半導體結構包括一第一導電半導體層、一第二導電半導體層，及插入於該第一導電半導體層與該第二導電半導體層之間的一作用層；一第一絕緣層，其安置於該半導體結構上；一第一電極，其經由該第一絕緣層之一第一孔安置於該第一導電半導體層上；一第二電極，其經由該第一絕緣層之一第二孔安置於該第二導電半導體層上；一第一覆蓋電極，其安置於該第一電極上；及一第二覆蓋電極，其安置於該第二電極上，其中該第二覆蓋電極包括複數個襯墊及經組態以連接該複數個襯墊的一連接部分，該連接部分之一寬度在鄰接襯墊之間的一中心位置處最小，且該第二覆蓋電極與該第一覆蓋電極之間的一面積比率係在1：1.1至1：1.5的範圍內。

Description

半導體裝置
本發明係關於一種半導體裝置。
由於包括諸如GaN及AlGaN之化合物的半導體裝置具有能帶隙較寬且易於調整的許多優勢，因此半導體裝置可廣泛地用於發光裝置、光接收裝置、各種二極體及其類似者。
特定言之，諸如使用III-V或II-VI族化合物半導體材料之發光二極體及雷射二極體的發光裝置可表達諸如紅色、綠色及藍色之各種色彩，且隨著薄膜生長技術及裝置材料經開發而發射紫外光，在使用磷光體或混合色彩時可發射高效白光，且在與諸如螢光燈及白熾燈之習知光源比較時具有低電力消耗、半永久生命期、快速回應時間、安全及生態親和性上的優勢。
此外，當諸如光偵測器或太陽能電池之光接收裝置使用III-V或II-VI族化合物半導體材料製造時，由於光接收裝置吸收具有各種波長範圍之光以歸因於開發的裝置材料而產生電流，因此可使用自γ射線範圍至射頻範圍之各種波長的光。此外，由於光接收裝置歸因於快速回應時間、安全、生態親和性、裝置材料的易於調整上之優勢而可易於用於電力控制件、微波電路或通信模組。
因此，半導體裝置之應用擴展至關於光學通信之接收模組、取代形成液晶顯示器(LCD)裝置之背光之冷陰極螢光燈(CCFL)的LED背光、取代螢光燈及白熾燈之白LED發光裝置、載具前照燈、交通信號燈，及經組態以偵測氣體或火災的感測器。此外，半導體裝置之應用可擴展至高頻應用電路板、其他電力控制設備及通信模組。
特定言之，發射紫外波長帶之光的發光裝置可執行固化或滅菌活動，且可用於固化、醫療用途及滅菌。
最近，針對紫外光發射裝置之研究已主動地實行，但存在紫外光發射裝置難以作為覆晶形成的問題。
本發明係針對提供一種呈覆晶類型之紫外光發射裝置。
本發明亦係針對提供一種具有一改良之操作電壓的半導體裝置。
本發明亦係針對提供一種具有一改良之光學輸出的半導體裝置。
待藉由實施例解決之目標不限於上述目標，且將包括可藉由下文描述之目標及實施例的解決方案識別的目標及效果。
根據本發明的一態樣，提供一種半導體裝置，其包括：一半導體結構，該半導體結構包括一第一導電半導體層、一第二導電半導體層，及插入於該第一導電半導體層與該第二導電半導體層之間的一作用層；安置於該半導體結構上之一第一絕緣層；一第一電極，其經由該第一絕緣層之一第一孔安置於該第一導電半導體層上；一第二電極，其經由該第一絕緣層之一第二孔安置於該第二導電半導體層上；一第一覆蓋電極，其安置於該第一電極上；及一第二覆蓋電極，其安置於該第二電極上，其中該第二覆蓋電極包括複數個襯墊及經組態以連接該複數個襯墊的一連接部分，該連接部分的一寬度在鄰接襯墊之間的一中心位置處最小，且該第二覆蓋電極與該第一覆蓋電極之間的一面積比率係在1：1.1至1：1.5的範圍內。
10‧‧‧電路基板
11‧‧‧電極襯墊
12‧‧‧電極襯墊
20‧‧‧填充部件
100‧‧‧覆晶型半導體裝置
110‧‧‧基板
111‧‧‧緩衝層
120‧‧‧半導體結構
121‧‧‧第一導電半導體層
122‧‧‧作用層
123‧‧‧第二導電半導體層
126a‧‧‧井層
126b‧‧‧障壁層
151‧‧‧第一電極
151a‧‧‧第一凹槽
151a-1‧‧‧第一-第一凹槽
151a-2‧‧‧第一-第二凹槽
151a-3‧‧‧第一-第三凹槽
151a-4‧‧‧第一-第四凹槽
151b‧‧‧突起
151b-1‧‧‧第一突出管線/內部管線
151b-2‧‧‧第二突出管線/外部管線
152‧‧‧第一覆蓋電極
152a‧‧‧第一凹凸部
152b‧‧‧第二凹凸部
153‧‧‧第三孔
161‧‧‧第二電極
162‧‧‧第二覆蓋電極
162a-1‧‧‧第一襯墊
162a-2‧‧‧第二襯墊
162a-3‧‧‧第三襯墊
162b-1‧‧‧第一連接部分
162b-2‧‧‧第二連接部分
163‧‧‧第四孔
170‧‧‧絕緣層
170-1‧‧‧第一絕緣體
170-2‧‧‧第二絕緣體
170-3‧‧‧第三絕緣體
170-4‧‧‧第四絕緣體
171‧‧‧第一絕緣層
171a‧‧‧第一孔
171b‧‧‧第二孔
172‧‧‧第二絕緣層
181‧‧‧第一凸塊電極
182‧‧‧第二凸塊電極
d1‧‧‧第一區
d2‧‧‧間隔區
d3‧‧‧寬度
d4‧‧‧第四區
L1‧‧‧第一虛擬線
L2‧‧‧第二虛擬線
M1‧‧‧第一區/發光區
M2‧‧‧第二區/非發光區
M3‧‧‧斜表面
OX1‧‧‧氧化膜
P1‧‧‧劃分區
P2‧‧‧劃分區
P3‧‧‧劃分區
P4‧‧‧劃分區
S1‧‧‧第一側表面
S2‧‧‧第二側表面
S3‧‧‧第三側表面
S4‧‧‧第四側表面
對於一般熟習此項技術者而言，藉由參看附圖詳細地描述本發明之例示性實施例，本發明之以上及其他目標、特徵及優勢將變得更顯而易見，其中：圖1為說明根據本發明之一個實施例的半導體裝置之橫截面視圖；圖2為說明圖1之區A的放大視圖； 圖3A為說明根據本發明之一個實施例的半導體裝置之平面圖；圖3B為說明根據本發明之一個實施例的第一電極之蝕刻區的平面圖；圖3C為說明圖3B之經修改實施例的視圖；圖3D為說明根據本發明之一個實施例的第一覆蓋電極及第二覆蓋電極的平面圖；圖4為說明藉由台面蝕刻製程形成之發光區的平面圖及橫截面視圖；圖5為說明第一電極之平面圖及橫截面視圖；圖6為說明第二電極之平面圖及橫截面視圖；圖7為說明藉由正進行蝕刻之第一電極形成的第一凹槽之平面圖及橫截面視圖；圖8為說明第一覆蓋電極及第二覆蓋電極之平面圖及橫截面視圖；圖9為說明第二絕緣層之平面圖及橫截面視圖；圖10為根據本發明之一個實施例之半導體裝置的在自上方查看時的影像；圖11為根據本發明之一個實施例的半導體裝置之橫截面的影像；且圖12為說明根據本發明之一個實施例的半導體裝置之封裝的視圖。
本發明之實施例可經修改成呈不同形式，或可組合複數個實施例，且本發明之範疇不限於下文將描述之實施例。
儘管在特定實施例中給出之描述並未在其他實施例中給出，但該描述可理解為其他實施例之描述，只要未給出相反或不一致描述即可。
舉例而言，當元件A之特徵在特定實施例中描述且元件B之特徵在另一實施例中描述時，本發明之範疇包括元件A及B經組合之實施例，即使在實施例並未清楚地描述時，只要未給出非相對或不相容描述。
在實施例之描述中，在任一個元件描述為形成於另一元件上(或下方)之狀況下，此描述包括以下兩者：兩個元件經形成以彼此直接接觸之狀況，及兩個元件彼此間接接觸使得一或多個其他元件插入於兩個元件之間的狀況。此外，當在一個元件描述為形成於另一元件上(或下方)之 狀況下時，此描述可包括一個元件相對於另一元件形成於上側或下側處之狀況。
下文中，將參看附圖詳細地描述本發明的實施例，使得熟習此項技術者可易於執行本發明。
圖1為說明根據說明之一個實施例之半導體裝置的橫截面視圖，且圖2為說明圖1之區A的放大視圖。
參看圖1及圖2，根據本發明之一個實施例的半導體裝置包括：半導體結構120；安置於半導體結構120上之第一絕緣層171；經由第一絕緣層171之第一孔171a安置於第一導電半導體層121上的第一電極151；經由第一絕緣層171之第二孔171b安置於第二導電半導體層123上的第二電極161；安置於第一電極151上之第一覆蓋電極152；安置於第二電極161上之第二覆蓋電極162；及安置於第一覆蓋電極152及第二覆蓋電極162上的第二絕緣層172。
根據本發明之實施例的半導體結構120可輸出具有紫外光波長帶的光。舉例而言，半導體結構120可輸出具有近紫外光波長帶(UV-A)之光、具有遠紫外光波長帶(UV-B)之光或具有深紫外光波長帶(UV-C)之光。
舉例而言，具有近紫外光波長帶(UV-A)之光可具有在320nm至390nm之範圍內的峰值波長，具有遠紫外光波長帶(UV-B)之光可具有在280nm至320nm之範圍內的峰值波長，且具有深紫外光波長帶(UV-C)的光可具有在100nm至280nm之範圍內的峰值波長。
當半導體結構120發射具有紫外光波長帶之光時，半導體結構120之半導體層可具有包括鋁的Inx1Aly1Ga1-x1-y1N(0
Figure 107129801-A0202-12-0004-18
x1
Figure 107129801-A0202-12-0004-19
1，0<y1
Figure 107129801-A0202-12-0004-20
1，0
Figure 107129801-A0202-12-0004-21
x1+y1
Figure 107129801-A0202-12-0004-22
1)材料。此處，Al之成分可表達為包括In之原子量、Ga之原子量及Al之原子量的總原子量與Al之原子量之間的比率。舉例而言，當Al之成分為40%時，Ga之成分為60%，因此半導體層可為Al40Ga60N。
此外，雖然描述實施例，但「成分低或高」之含義可理解為「半導體層之成分%(及/或點%)的差異」。舉例而言，在第一半導體層中之 Al的成分係30%且第二半導體層中之Al的成分係60%時，可描述如下：第二半導體層中之鋁成分比第一半導體層之鋁成分高30%。
基板110可由選自以下各項之材料形成，但不限於此：藍寶石(Al2O3)、SiC、GaAs、GaN、ZnO、Si、GaP、InP及Ge。基板110可為具有紫外光波長帶之光可透射通過的光透射基板。
緩衝層111可緩和基板110與半導體層之間的晶格失配。緩衝層111可為組合III族及V族元素之材料，或可包括GaN、InN、AlN、InGaN、AlGaN、InAlGaN及AlInN中之任一者。在本實施例中，緩衝層111可包括AlN，但不限於此。緩衝層111亦可包括摻雜劑，但不限於此。
第一導電半導體層121可由III-V族或II-VI族化合物半導體或其類似者形成，且可摻雜有第一摻雜劑。第一導電半導體層121可選自具有Inx1Aly1Ga1-x1-y1N(0
Figure 107129801-A0202-12-0005-23
x1
Figure 107129801-A0202-12-0005-24
1，0<y1
Figure 107129801-A0202-12-0005-25
1，0
Figure 107129801-A0202-12-0005-26
x1+y1
Figure 107129801-A0202-12-0005-27
1)之組合式的半導體材料，例如，AlGaN、AlN及InAlGaN。此外，第一摻雜劑可係N型摻雜劑，諸如Si、Ge、Sn、Se及Te。在第一摻雜劑係N型摻雜劑之狀況下，摻雜有第一摻雜劑之第一導電半導體層121可係N型半導體層。
作用層122可插入於第一導電半導體層121與第二導電半導體層123之間。作用層122為經由第一導電半導體層121注入之電子(或電洞)與經由第二導電半導體層123注入之電洞(或電子)相遇的層。隨著電子及電洞重新組合並躍遷至低能量位準，作用層122可產生具有紫外光波長的光。
作用層122可具有單井結構、多井結構、單量子井結構、多量子井(multiple quantum well，MQW)結構、量子點結構以及量子線結構當中之一個結構，但作用層122之結構不限於此。
作用層122可包括複數個井層126a及障壁層126b。井層126a及障壁層126b中之每一者可包括具有INx2Aly2Ga1-x2-y2N(0
Figure 107129801-A0202-12-0005-28
x2
Figure 107129801-A0202-12-0005-29
1，0<y2
Figure 107129801-A0202-12-0005-30
1，0
Figure 107129801-A0202-12-0005-31
x2+y2
Figure 107129801-A0202-12-0005-32
1)之組合式的材料。井層126a中之鋁成分可根據藉由井層126a發射之光的波長而改變。藉由井層126a發射之光的波長可隨著該井層中之鋁的成分增大而減小。
第二導電半導體層123可形成於作用層122上，可由III-V或II-VI族化合物半導體或類似者形成，且可摻雜有第二摻雜劑。
第二導電半導體層123可由具有組合式Inx5Aly2Ga1-x5-y2N(0
Figure 107129801-A0202-12-0006-33
x5
Figure 107129801-A0202-12-0006-34
1，0<y2
Figure 107129801-A0202-12-0006-35
1，0
Figure 107129801-A0202-12-0006-36
x5+y2
Figure 107129801-A0202-12-0006-37
1)之半導體材料或選自AlInN、AlGaAs、GaP、GaAs、GaAsP及AlGaInP之材料形成。
在第二摻雜劑係諸如Mg、Zn、Ca、Sr及Ba之P型摻雜劑的狀況下，摻雜有第二摻雜劑之第二導電半導體層123可係P型半導體層。
半導體結構120可包括：第一區M1，在該第一區中，作用層122及第二導電半導體層123安置於第一導電半導體層121上；及第二區M2，在該第二區中，第一導電半導體層121被暴露。第一區M1可係發光區，且第二區M2可係非發光區。
第一絕緣層171可插入於第一電極151與第二電極161之間。具體而言，第一絕緣層171可包括安置有第一電極151之第一孔171a及安置有第二電極161的第二孔171b。
第一電極151可安置於第一導電半導體層121上，且第二電極161可安置於第二導電半導體層123上。
第一電極151及第二電極161中之每一者可為歐姆電極。第一電極151及第二電極161中之每一者可包括以下各者中之至少一者：氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化銦鋅錫(IZTO)、氧化銦鋁鋅(IAZO)、氧化銦鎵鋅(IGZO)、氧化銦鎵錫(IGTO)、氧化鋁鋅(AZO)、氧化銻錫(ATO)、氧化鎵鋅(GZO)、氮化IZO(IZON)、Al-Ga ZnO(AGZO)、In-Ga ZnO(IGZO)、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au、Ni/IrOx/Au/ITO、Ag、Ni、Cr、Ti、Al、Rh、Pd、Ir、Sn、In、Ru、Mg、Zn、Pt、Au及Hf，但不限於此。舉例而言，第一電極151可包括複數個金屬層(例如：Cr/Al/Ni)，且第二電極161可包括ITO。
第一電極151可經由第一孔171a電連接至第一導電半導體層121。第一電極151可包括形成於第一電極151之一個表面上的第一凹槽151a。不同於一般可見光發射裝置，紫外光發射裝置之電極需要高溫熱處理 以進行歐姆接觸。舉例而言，第一電極151及/或第二電極161之熱處理可在約600℃至900℃之範圍內的溫度下執行，且氧化膜OX1可在熱處理期間形成於第一電極151之表面上。由於氧化膜OX1可充當電阻層，因此操作電壓可增大。
包括於第一電極151中之材料可經氧化，使得可形成氧化膜OX1。因此，在包括於第一電極151中之材料之濃度及/或質量百分數並不均一或熱在第一電極151之熱處理期間歸因於其他組件而並不均一地施加至第一電極151之表面的狀況下，氧化膜OX1可形成為具有不均一厚度。
因此，第一凹槽151a可根據實施例形成於第一電極151之一個表面上以移除氧化膜OX1。包圍第一凹槽151a之突起151b可在上述製程期間形成。
在第一電極151之熱處理期間，氧化及/或腐蝕可在第一導電半導體層121之側表面、作用層122之側表面及第二導電半導體層123之側表面中的至少一部分上發生，前述三者暴露於第一電極151與第二電極161之間。
然而，根據實施例，第一絕緣層171可自第二導電半導體層123之上表面之一部分延伸至作用層122之側表面以及第一導電半導體層121的一部分。此外，第一絕緣層171在第一電極151與第二電極161之間可安置於第一導電半導體層121之側表面、作用層122之側表面以及第二導電半導體層123的側表面上。
因此，第一導電半導體層121之側表面、作用層122之側表面以及第二導電半導體層123之側表面中至少一部分的腐蝕在第一電極151之熱處理期間可藉由第一絕緣層171防止。
當蝕刻第一電極151之整個區時，存在甚至第一絕緣層171也可能被蝕刻的問題。因此，在實施例中，僅蝕刻第一電極151之一部分，保留邊緣區以形成突起151b。突起151b之上表面的寬度d3可係在1μm至10μm之範圍內。當寬度d3為1μm或大於1μm時，可防止第一絕緣層171被蝕刻，且當寬度d3為10μm或小於10μm時，第一凹槽之面積增大，且 移除氧化膜之區增大，且因此阻抗表面之面積可減小。
舉例而言，在第一凹槽151a形成於第一電極151之部分中的狀況下，可塗佈光阻，可執行暴露製程，且可形成由光阻形成的遮罩。傾角可形成於安置於遮罩之上表面與下表面之間的側表面與基板之下表面之間。因此，當調整遮罩之傾角時，由於亦可蝕刻第一電極151之突起151b的一部分，因此形成於突起151b上之氧化膜OX1的厚度可能亦非均一的。在一些狀況下，在突起151b以及第一電極151之側表面上保留的氧化膜之部分亦可被移除。
第一覆蓋電極152可安置於第一電極151上。此處，第一覆蓋電極152可包括安置於第一凹槽151a中的第一凹凸部152a。根據上述結構，第一覆蓋電極152與第一電極151之間的電連接經改良，使得操作電壓可被減小。當第一電極151並不包括第一凹槽151a時，第一覆蓋電極152與第一電極151之間的電阻可增大，此係由於氧化膜未被移除。
第一覆蓋電極152可覆蓋第一電極151之側表面。因此，由於第一覆蓋電極152與第一電極151的接觸面積增大，因此操作電壓可進一步減小。此外，由於第一覆蓋電極152覆蓋第一電極151之側表面，因此可以保護第一電極151免受外部濕氣或污染物滲透的影響。因此，可改良半導體裝置的可靠性。
第一覆蓋電極152可包括安置於第一絕緣層171與第一電極151之間的間隔區d2中之第二凹凸部152b。第二凹凸部152b可與第一導電半導體層121直接接觸。因此，可存在如下效果：注入至第一導電半導體層121中之電流可更均勻地分佈。此處，當第一覆蓋電極152與第一導電半導體層121直接接觸時，第一覆蓋電極152與第一導電半導體層121之間的電阻可大於第一電極151與第一導電半導體層121之間的電阻。間隔區d2之寬度可係在約1μm至10μm之範圍內。
第一覆蓋電極152可包括延伸於第一絕緣層171上之第一區d1。因此，第一覆蓋電極152之整個面積增大，使得操作電壓可減小。
在第一覆蓋電極152並不延伸於第一絕緣層171上之狀況 下，第一絕緣層171之末端可自第一導電半導體層121剝落或剝離。因此，濕氣及/或其他污染物可經由第一絕緣層171與第一導電半導體層121之間的間隙滲透。因此，第一導電半導體層121之側表面、作用層122之側表面及第二導電半導體層123之側表面的至少一部分可經腐蝕或氧化。
此處，第四區d4之總面積與第一區d1之總面積之間的比率d4：d1可為1：0.15至1：1。第一區d1之總面積可小於第四區d4的總面積。此處，第四區d4可為第一絕緣層171在第一電極151與第二電極161之間的區中安置於第一導電半導體層121上的區。
在總面積比率d4：d1為1：0.15或大於1：0.15的狀況下，由於第一區d1之面積增大且覆蓋第一絕緣層171之上部部分，因此可防止第一絕緣層171之剝落。此外，可防止外部濕氣或污染物之滲透，此係由於第一罩蓋152安置於第一電極151與第二電極161之間。
此外，在總面積比率d4：d1為1：1或小於1：1之狀況下，可確保第一絕緣層171的面積能夠充分覆蓋第一電極151與第二電極161之間的區。因此，可防止半導體結構在第一電極151及/或第二電極161之熱處理期間的腐蝕。
第二覆蓋電極162可安置於第二電極161上。第一覆蓋電極152可覆蓋第二電極161之側表面，但不限於此。
第一覆蓋電極152及第二覆蓋電極162中之每一者可由以下各者當中之至少一者形成：Ni/Al/Au、Ni/IrOx/Au、Ag、Ni、Cr、Ti、Al、Rh、Pd、Ir、Sn、In、Ru、Mg、Zn、Pt、Au及Hf，但並不特別受限。然而，第一覆蓋電極152及第二覆蓋電極162中之每一者的暴露於外部的最外層可包括Au。
第二絕緣層172可安置於第一覆蓋電極152、第二覆蓋電極162及第一絕緣層171上。第二絕緣層172可包括從中暴露第一覆蓋電極152的第三孔153及從中暴露第二覆蓋電極162的第四孔163。
根據實施例，由於第二絕緣層172在第一電極151與第二電極161之間的區中安置於絕緣層171上，即使在缺陷發生於第一絕緣層171 中之狀況下，可防止外部濕氣及/或其他污染物之滲透。
舉例而言，在第一絕緣層及第二絕緣層形成為一個層之狀況下，諸如裂紋之缺陷可易於在厚度方向上擴展。因此，外部濕氣或污染物可經由暴露於外部之缺陷滲透至半導體結構中。
然而，根據實施例，由於分離的第二絕緣層172安置於第一絕緣層171上，因此第一絕緣層171中發生之缺陷難以擴展至第二絕緣層172中。即，第一絕緣層171與第二絕緣層172之間的界面可用來阻斷缺陷之擴展。因此，第一導電半導體層121之側表面、作用層122之側表面及第二導電半導體層123之側表面的至少一部分之腐蝕或氧化歸因於外部濕氣及/或其他污染物可被防止。因此，可改良半導體裝置的可靠性。此處，在第一絕緣層171及第二絕緣層172之材料不同之狀況下，可更有效地防止濕氣或污染物的滲透。此係因為在不同薄膜經沈積為第一絕緣層171及第二絕緣層172的狀況下，內部缺陷在沈積方向上並不擴展。此可經界定為缺陷去耦效應。
第一絕緣層171及第二絕緣層172中之每一者可由選自由以下各者組成之群的至少一者形成：SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2、AlN及其類似者。雖然形成第二絕緣層172，但第一絕緣層171與第二絕緣層172之間的邊界部分之一部分亦可消失，使得可形成一個絕緣層170。
另外，第一凸塊電極181(參見圖9)可進一步安置於第一覆蓋電極152上，且第二凸塊電極182(參見圖9)可進一步安置於第二覆蓋電極162上，但不限於此。當晶片安裝於電路基板上時，亦可形成第一凸塊電極及第二凸塊電極。
絕緣層170可包括插入於第一導電半導體層121與第一覆蓋電極152之間的第一絕緣體170-1，及安置於第一覆蓋電極152之上表面上的第二絕緣體170-2。
第一絕緣體170-1可延伸至第一覆蓋電極152中。因此，可防止濕氣及污染物滲透至半導體結構120中。當第一絕緣體170-1與第一覆 蓋電極152隔開時，第一導電半導體層121可通過第一絕緣體170-1與第一覆蓋電極152之間的區暴露，且可被氧化。
第二絕緣體170-2可安置於第一覆蓋電極152之側表面及上表面上。因此，可防止濕氣及污染物滲透至半導體結構120中。
此外，絕緣層170可包括插入於第二導電半導體層123與第二覆蓋電極162之間的第三絕緣體170-3，及安置於第二覆蓋電極162之上表面上的第四絕緣體170-4。
第三絕緣體170-3可延伸至第二覆蓋電極162中。因此，可防止濕氣及污染物滲透至第二導電半導體層123中。當第三絕緣體170-3與第二覆蓋電極162隔開時，第二導電半導體層123可通過第三絕緣體170-3與第二覆蓋電極162之間的區暴露，且可被氧化。
此外，第四絕緣體170-4可安置於第二覆蓋電極162之側表面及上表面上。因此，可防止濕氣及污染物滲透至半導體結構120中。
第二覆蓋電極162可延伸至第三絕緣體170-3與第二電極161之側表面之間的第二間隔區，且可與第二導電半導體層123接觸。因此，電流注入效率可增大。第二間隔區之寬度可係在約1μm至10μm之範圍內，但不限於此。
圖3A為說明根據本發明之一個實施例之半導體裝置的平面圖，圖3B為說明根據本發明之一個實施例之第一電極之蝕刻區的平面圖，圖3C為說明圖3B之經修改實施例的視圖，且圖3D為說明根據本發明之一個實施例的第一覆蓋電極及第二覆蓋電極的平面圖。
參看圖3A，第一覆蓋電極152可經由第二絕緣層172之第三孔153暴露，且第二覆蓋電極162可經由第二絕緣層172之第四孔163暴露。第四孔163可具有對應於第二覆蓋電極162之形狀，且第三孔153可具有矩形形狀，且可安置於下文將描述之劃分區之間的第三劃分區中。圖1為圖3A之在A-A之方向上查看的橫截面視圖。
參看圖3B，半導體結構可包括藉由以下兩者界定之複數個劃分區P1、P2、P3及P4：在自上方查看時穿過彼此面向之第一側表面S1 及第三側表面S3之中心的第一虛擬線L1，及穿過彼此面向之第二側表面S2及第四側表面S4之中心的第二虛擬線L2。第一虛擬線L1可垂直於第二虛擬線L2，但不限於此。
此處，複數個劃分區P1、P2、P3及P4可包括：具有第一側表面S1及第四側表面S4之第一劃分區P1、具有第一側表面S1及第二側表面S2之第二劃分區P2、具有第二側表面S2及第三側表面S3的第三劃分區P3，及具有第三側表面S3及第四側表面S4之第四劃分區P4。
第一凹槽151a可包括：安置於第一劃分區P1中之第一-第一凹槽151a-1、安置於第二劃分區P2上之第一-第二凹槽151a-2、安置於第三劃分區P3上之第一-第三凹槽151a-3，及安置於第四劃分區P4上的第一-第四凹槽151a-4。
複數個第一凹槽151a可經安置以彼此隔開。為了減小半導體裝置之操作電壓，可有利的是增大第二電極之面積。因此，由於空間減小，因此第一凹槽151a可類似於島般彼此隔開。此處，突起151b中之每一者可具有包圍對應的第一-第一凹槽151a-1、第一-第二凹槽151a-2、第一-第三凹槽151a-3及第一-第四凹槽151a-4的結構。
此處，由於發光區及第二電極並不安置於第三劃分區P3中，因此第一-第三凹槽151a-3可大於第一-第一凹槽151a-1、第一-第二凹槽151a-2及第一-第四凹槽151a-4中的每一者。
參看圖3C，複數個凹槽可經連接以形成一個第一凹槽151a。突起可包括安置於第一凹槽151a內部之第一突出管線(內部管線)151b-1及安置於第一凹槽151a外部的第二突出管線(外部管線)151b-2。根據上述結構，隨著氧化膜經移除之區增大，操作電壓可減小。
參見圖3D，第二覆蓋電極162可包括複數個襯墊162a-1、162a-2及162a-3以及連接複數個襯墊的連接部分162b-1及162b-2。第二覆蓋電極162可具有啞鈴形狀，但不限於此。複數個襯墊162a-1、162a-2及162a-3中之每一者可具有圓形形狀但不限於此，且可具有各種形狀中之一者。
複數個襯墊162a-1、162a-2及162a-3可包括安置於第一劃分區P1中之第一襯墊162a-1、安置於第二劃分區P2中之第二襯墊162a-2以及安置於第四劃分區P4中的第三襯墊162a-3。
連接部分162b-1及162b-2可包括連接第一襯墊162a-1及第二襯墊162a-2之第一連接部分162b-1，及連接第二襯墊162a-2及第三襯墊162a-3的第二連接部分162b-2。此處，複數個襯墊162a-1、162a-2及162a-3中之每一者可界定為具有圓形形狀之區，且連接部分162b-1及162b-2可界定為連接圓形襯墊162a-1及162a-2及162a-3的剩餘區。複數個襯墊162a-1、162a-2及162a-3中之每一者的圓形形狀可為虛擬圓形形狀，其中除連接至連接部分162b-1及162b-2之區外的區之曲率延伸。
此處，第一連接部分162b-1之寬度可隨著第一連接部分162b-1更靠近第一虛擬線L1而減小，且第二連接部分162b-2之寬度可隨著第二連接部分162b-2更靠近第二虛擬線L2而減小。即，第一連接部分162b-1在第一襯墊162a-1與第二襯墊162a-2之間的中心位置處具有最小寬度。
根據上述結構，第二覆蓋電極162之外部圓周表面可增大，且形成有第一凹槽之空間可設置於連接部分外部。此外，光經由外部圓周表面發射之機率增大，使得光學輸出可得以改良。此外，可形成複數個襯墊。儘管根據實施例之紫外光發射裝置在與可見光發射裝置比較時可產生大量熱，但散熱效率可增大，此係由於提供複數個凸塊電極。
第一劃分區P1之面積與安置於第一劃分區中第二覆蓋電極162之面積的比率可係在1：0.2至1：0.5之範圍內。安置於第一劃分區P1中之第二覆蓋電極162的面積可為第一襯墊162a-1之面積及安置於第一劃分區中第二連接部分162b-2的面積。
在面積比率為1：0.2或1：0.2以上之狀況下，第二覆蓋電極162之面積增大，使得電洞注入效率可得以改良。此外，由於第一襯墊162a-1之面積增大，因此凸塊電極之大小可增大。因此，散熱效率可增大。
在面積比率為1：0.5或低於1：0.5之狀況下，第一劃分區P1中之第一覆蓋電極152的面積可增大，使得電子注入效率可得以改良。此外，形成有複數個第一凹槽151a之空間可設置於第二覆蓋電極162外部。因此，操作電壓可減小。
第二劃分區P2之面積與安置於第二劃分區中之第二覆蓋電極162之面積之間的比率亦可係在1：0.2至1：0.5之範圍內。此外，第三劃分區P3之面積與安置於第三劃分區中之第二覆蓋電極162之面積之間的面積比率亦可係在1：0.2至1：0.5之範圍內。
即，根據實施例，安置於劃分區P1、P2及P3中之第二覆蓋電極162之面積可相同。
第二覆蓋電極152與第一覆蓋電極162之間的面積比率可係在1：1.1至1：1.5之範圍內，較佳地可係在1：1.1至1：1.15之範圍內。即，第一覆蓋電極152之面積可大於第二覆蓋電極162之面積。在面積比率為1：1.1或大於1：1.1之狀況下，第一覆蓋電極152之面積增大，使得電子注入效率可得以改良。此外，形成有複數個第一凹槽151a之空間可設置於第二覆蓋電極162外部。因此，操作電壓可減小。
在面積比率為1：1.5或低於1：1.5之狀況下，第二覆蓋電極162之面積增大，且因此電洞注入效率可得以改良。此外，由於襯墊之面積增大，因此凸塊電極之大小可增大。因此，散熱效率可增大。
圖4至圖9為根據本發明之一個實施例的說明一種製造半導體裝置之方法的平面圖及橫截面視圖。
參看圖4，第一導電半導體層121、作用層122及第二導電半導體層123可依序形成於基板110上。接著，半導體結構可經台面蝕刻以形成從中暴露第一導電半導體層121的非發光區M2以及在與非發光區M2相比時突出的發光區M1。接著，可形成第一絕緣層171，且可形成第一孔171a及第二孔171b。因此，第一絕緣層171可主要安置於發光區M1之側表面上。
台面蝕刻發光區M1可包括在自上方查看時連接複數個圓形區段的連接區段。根據上述結構，由於凸塊襯墊可安置於圓形區段中之每一者上，因此散熱效率可得以改良。由於根據實施例之半導體裝置為紫外光發射裝置，因此半導體裝置可為GaN類半導體材料，其與一般可見光發射裝置相比較包括大量鋁。因此，由於大量熱歸因於電阻而產生，因此耗散熱可為大問題。
第二導電半導體層123之側表面、作用層122之側表面、第一導電半導體層121之側表面的至少一部分可暴露於發光區M1與非發光區M2之間的斜表面M3。由於根據實施例之半導體結構包括大量鋁，因此半導體結構歸因於濕氣可易於被氧化，且歸因於其他污染物可被損害。因此，發光區M1及非發光區M2經形成，且接著第一絕緣層171可安置於在發光區M1與非發光區M2之間的斜表面M3中以防止斜表面之損害。
參看圖5，第一電極151可形成於第一導電半導體層121上。具體而言，第一電極151可安置於第一絕緣層171之第一孔171a中。
根據實施例，第一孔171a之面積可大於第一電極151之下表面的面積。舉例而言，第一電極151與第一絕緣層171之間的間隔區d2之距離可係在1μm至10μm之範圍內。
電流注入效率可得以改良，此係由於第一電極151與第一導電半導體層121接觸之面積增大，且在間隙之距離為1μm或大於1μm時，可提供接觸面積在第一電極151之給定區域中被確保的製程範圍。此外，如上文所述，第一覆蓋電極152可安置於第一電極151與第一絕緣層171之間的間隔區d2的距離內，且間隔區之距離可為10um或低於10um以在考慮電流注入及電流分配特性情況下確保注入至半導體結構之總區的分配特性。此外，第一電極151之厚度可大於第一絕緣層171的厚度。
接著，第二電極161如圖6中所說明可形成於發光區中。
形成第一電極151及第二電極161之方法可與形成一般歐姆電極之方法相同。第一電極151可由以下各者當中之至少一者形成：氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化銦鋅錫(IZTO)、氧化銦鋁鋅(IAZO)、氧化銦鎵鋅(IGZO)、氧化銦鎵錫(IGTO)、氧化鋁鋅(AZO)、氧化銻錫(ATO)、氧化鎵鋅(GZO)、氮化IZO(IZON)、Al-Ga ZnO(AGZO)、In- Ga ZnO(IGZO)、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au、Ni/IrOx/Au/ITO、Ag、Ni、Cr、Ti、Al、Rh、Pd、Ir、Sn、In、Ru、Mg、Zn、Pt、Au及Hf，但不限於此。舉例而言，第一電極151可包括複數個金屬層(例如，Cr/AL/Ni)，且第二電極161可包括ITO，但不限於此。
參看圖7，可執行一種蝕刻第一電極151之製程。根據本實施例，經組態以發射深紫外光之發光裝置之電極的熱處理溫度可因為包括鋁而增大，該發光裝置之鋁的成分比高於一般可見光發射裝置之成分比。為了改良半導體結構與第一電極151及/或第二電極161之間的歐姆特性，熱處理可在約600℃至900℃之範圍內的溫度下執行。在熱處理期間，氧化膜可形成於第一電極151之表面上。因此，第一電極151之上表面可經蝕刻以移除氧化膜，使得第一電極151與覆蓋電極之間的電連接可得以改良。
此外，在第一電極151及/或第二電極161之熱處理期間，氧化及/或腐蝕可發生於第一導電半導體層121之側表面、作用層122之側表面及/或第二導電半導體層123的側表面上，前述各者暴露於發光區與非發光區之間。為了防止上述問題，第一絕緣層171可插入於非發光區與發光區之間，使得可防止第一導電半導體層121之側表面、作用層122之側表面及/或第二導電半導體層123之側表面的氧化及/或腐蝕。
半導體結構可包括藉由以下兩者界定之複數個劃分區P1、P2、P3及P4：穿過面向彼此之第一側表面S1及第三側表面S3之中心的第一虛擬線L1，及穿過彼此面向之第二側表面S2及第四側表面S4之中心的第二虛擬線L2。第一虛擬線L1可垂直於第二虛擬線L2，但不限於此。
此處，複數個劃分區P1、P2、P3及P4可包括：具有第一側表面S1及第四側表面S4之第一劃分區P1、具有第一側表面S1及第二側表面S2之第二劃分區P2、具有第二側表面S2及第三側表面S3的第三劃分區P3，及具有第三側表面S3及第四側表面S4之第四劃分區P4。
第一凹槽151a可包括：安置於第一劃分區P1中之第一-第一凹槽151a-1、安置於第二劃分區P2中之第一-第二凹槽151a-2、安置於第三劃分區P3中之第一-第三凹槽151a-3，及安置於第四劃分區P4中的第一 -第四凹槽151a-4。即，複數個第一凹槽151a可彼此隔開。為了減小操作電壓，可有利的是增大第二電極之面積。因此，由於空間減小，因此第一凹槽151a可類似於島般彼此隔開。此處，突起151b中之每一者可具有包圍對應的第一-第一凹槽151a-1、第一-第二凹槽151a-2、第一-第三凹槽151a-3及第一-第四凹槽151a-4的結構。
此處，由於發光區並不安置於第三劃分區P3中，因此第一-第三凹槽151a-3可經安置以大於第一-第一凹槽151a-1、第一-第二凹槽151a-2及第一-第四凹槽151a-4中的每一者。
參看圖8，第一覆蓋電極152可安置於第一電極151上。此處，第一凹槽151a可安置於第一電極151之一個表面上，且第一覆蓋電極152可包括安置於第一凹槽151a中的第一凹凸部152a。根據上述結構，第一覆蓋電極152與第一電極151之間的電連接可經改良，使得操作電壓可減小。在第一凹槽151a並未形成於第一電極151中之狀況下，由於氧化膜並未被移除，因此第一覆蓋電極152與第一電極151之間的電連接可被減弱。
第一覆蓋電極152可經形成以係大的以覆蓋第一電極151之側表面以及第一絕緣層171之一部分。第一覆蓋電極152可包括在第一絕緣層171與第一電極151之間安置於間隔區d2中的第二凹凸部152b。第二凹凸部152b可與第一導電半導體層121直接接觸。因此，可改良電流注入效率。
第二覆蓋電極162可安置於第二電極161上。第一覆蓋電極152可覆蓋第二電極161的側表面。
第一覆蓋電極152及第二覆蓋電極162中之每一者可由以下各者當中之至少一者形成：Ni/Al/Au、Ni/IrOx/Au、Ag、Ni、Cr、Ti、Al、Rh、Pd、Ir、Sn、In、Ru、Mg、Zn、Pt、Au及Hf，但並不特別受限。然而，第一覆蓋電極152及第二覆蓋電極162中之每一者的暴露於外部的最外層可包括Au。
參看圖9及圖10，第二絕緣層172可安置於第一覆蓋電極 152、第二覆蓋電極162及第一絕緣層171上。第二絕緣層172可包括暴露第一覆蓋電極152經由的第三孔153以及暴露第二覆蓋電極162經由的第四孔163。
此處，經由該第三孔153暴露之第一覆蓋電極152之面積與經由該第四孔163暴露之該第二覆蓋電極162之面積的比率係在1：2至1：5的範圍內。在面積比率為1：2或大於1：2之狀況下，第二覆蓋電極162之面積增大，使得電洞注入效率可得以改良。此外，由於第一襯墊162a-1之面積增大，因此凸塊電極之大小可增大。因此，散熱效率可增大。在面積比率為1：5或小於1：5之狀況下，第一覆蓋電極152之面積增大，使得電子注入效率可得以改良。
另外，第一凸塊電極181可進一步安置於第一覆蓋電極152上，且第二凸塊電極182可進一步安置於第二覆蓋電極162上，但不限於此。當晶片安裝於電路基板上時，亦可形成第一凸塊電極181及第二凸塊電極182。
儘管圖式中未說明，但第一凸塊電極181可延伸至第二絕緣層172上，且第二凸塊電極182可延伸於第二絕緣層172上。根據上述結構，凸塊電極181及182與第二絕緣層172之間的間隙經覆蓋，使得可防止濕氣之滲透。
參看圖11，第一絕緣層171及第二絕緣層172中之每一者可由選自由以下各者組成之群組的至少一者形成：SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2、AlN及類似者。此外，第一絕緣層171及第二絕緣層172可由相同材料形成。因此，由同一材料形成之第一絕緣層171及第二絕緣層172可安置於第一導電半導體層121之側表面、作用層122之側表面及第二導電半導體層123的側表面在發光區與非發光區之間的至少一部分處。然而，第一絕緣層171及第二絕緣層172不限於此，且亦可包括不同材料。
第一絕緣層171在發光區與非發光區之間在第二絕緣層172下方水平地延伸，且與第一電極151隔開，且第一覆蓋電極152安置於第一 電極151之一部分及第一絕緣層171之一部分上，且因此第一覆蓋電極152可經安置以與第一絕緣層171之部分及第二絕緣層172之部分垂直地重疊。
參看圖12，根據實施例之半導體裝置100可安裝於電路基板10上作為覆晶型半導體裝置100。半導體裝置100可包括上述組件之全部。舉例而言，第一凸塊電極181及第二凸塊電極182可分別電連接至並安裝於電路基板10之電極襯墊11及12上。此處，各種填充部件20可安置於半導體裝置100與電路基板10之間。舉例而言，填充部件可包括反射紫外光之材料(例如，鋁)。
可將半導體裝置應用至各種光源裝置。舉例而言，光源裝置可包括滅菌器、固化裝置、發光裝置、顯示裝置、載具燈及類似者。即，半導體裝置可安置於殼中且應用至經組態以提供光之各種電子裝置。
滅菌器可包括根據實施例之半導體裝置以對所要區進行滅菌。滅菌器可應用至淨水器、空調、冷凍機及類似者，但不限於此。即，滅菌器可應用於需要滅菌之所有各種設備(例如，醫療裝置)。
舉例而言，淨水器可包括根據實施例之滅菌器以對循環水進行滅菌。滅菌器可安置於水進行循環通過之噴嘴處或發射紫外光之排出埠處。此處，滅菌器可包括防水結構。
固化裝置可包括根據實施例之半導體裝置以固化各種液體。液體可包括在暴露於紫外光時固化的所有材料。舉例而言，該固化裝置可固化各種樹脂。此外，固化裝置亦可經應用以固化諸如指甲油之化妝品。
發光裝置可包括基板、具有根據實施例之半導體裝置的光源模組、經組態以輻射光源模組之熱的散熱器，及電源，該電源經組態以處理或轉換外部接收到的電信號以提供電信號至光源模組。此外，照明裝置可包括燈、頭燈、街燈或其類似者。
顯示裝置可包括底部保護層、反射板、發光模組、光導板、光學薄片、顯示面板、影像信號輸出電路及彩色濾光片。底部保護層、反射板、發光模組、光導板及光學薄片可形成背光單元。
反射板可安置於底部保護層上方，且發光模組可發射光。光 導板可安置於反射板前面且向前導引由發光模組發射的光。光學薄片可包括稜鏡薄片及類似者，且可安置於光導板前面。顯示面板可安置於光學薄片前方，影像信號輸出電路可將影像信號發送至顯示面板，且彩色濾光片可安置於顯示面板前方。
當半導體裝置用於顯示裝置之背光單元時，半導體裝置可用於邊緣式背光單元(edge type backlight unit)或直下式背光單元(direct type backlight unit)。
如上文所述，可製造覆晶型紫外光發射裝置。
此外，可減小操作電壓。
本發明之各種有用優勢及效應不限於上述優勢，且可在描述特定實施例之製程中被理解。
實施例已經特定描述，但僅為實例，且並不限制本發明。熟習此項技術者應理解，上文並未說明之各種改變及應用將在一範圍內進行而不背離本發明之必需特性。舉例而言，可改變具體言之描述於實施例中的組件。此外，應瞭解，與改變及應用相關之差異屬於本發明之如由隨附申請專利範圍所界定的範疇內。
110‧‧‧基板
111‧‧‧緩衝層
120‧‧‧半導體結構
121‧‧‧第一導電半導體層
122‧‧‧作用層
123‧‧‧第二導電半導體層
151‧‧‧第一電極
151a‧‧‧第一凹槽
151b‧‧‧突起
152‧‧‧第一覆蓋電極
153‧‧‧第三孔
161‧‧‧第二電極
162‧‧‧第二覆蓋電極
163‧‧‧第四孔
170‧‧‧絕緣層
171‧‧‧第一絕緣層
171a‧‧‧第一孔
171b‧‧‧第二孔
172‧‧‧第二絕緣層
M1‧‧‧第一區/發光區
M2‧‧‧第二區/非發光區

Claims (14)

  1. 一種半導體裝置，其包含：一半導體結構，其包括一第一導電半導體層、一第二導電半導體層，及插入於該第一導電半導體層與該第二導電半導體層之間的一作用層；一第一電極，其安置於該第一導電半導體層上；一第二電極，其安置於該第二導電半導體層上；一第一覆蓋電極，其安置於該第一電極上；及一第二覆蓋電極，其安置於該第二電極上，其中該第二覆蓋電極包括複數個襯墊及經組態以連接該複數個襯墊的連接部分，該等連接部分中之每一者的一寬度在鄰接襯墊之間的一中心位置處最小，且該第二覆蓋電極與該第一覆蓋電極之間的一面積比率係在1：1.1至1：1.5的一範圍內，但不包括面積比率為1：1.1；其中：該半導體結構包括複數個劃分區，該等劃分區藉由通過一第一側表面及一第三側表面之中心的一第一虛擬線以及通過一第二側表面及一第四側表面之中心的一第二虛擬線界定；該複數個劃分區包括具有一第一側表面及一第四側表面之一第一劃分區、具有該第一側表面及一第二側表面的一第二劃分區、具有該第二側表面及一第三側表面之一第三劃分區以及具有該第三側表面及該第四側表面的一第四劃分區；該複數個襯墊包括安置於該第一劃分區中之一第一襯墊、安置於該第二劃分區中之一第二襯墊以及安置於該第四劃分區中的一第三襯墊；且該等連接部分包括經組態以連接該第一襯墊與該第二襯墊之一第一連 接部分以及經組態以連接該第一襯墊與該第三襯墊的一第二連接部分。
  2. 如請求項1之半導體裝置，其進一步包含：一第一絕緣層，其安置於該半導體結構上；及一第二絕緣層，其安置於該第一覆蓋電極及該第二覆蓋電極上，其中該第一絕緣層包括安置有該第一電極之一第一孔及安置有該第二電極之一第二孔，且該第二絕緣層包括從中暴露該第一覆蓋電極之一部分的一第三孔及從中暴露該第二覆蓋電極之一部分的一第四孔。
  3. 如請求項1之半導體裝置，其中該半導體結構包括：一非發光區，該第一導電半導體層在該非發光區中暴露；及一發光區，其包括該作用層及該第二導電半導體層。
  4. 如請求項1之半導體裝置，其中：該第一連接部分之一寬度隨著該第一連接部分更靠近於該第一虛擬線而減小；且該第二連接部分之一寬度隨著該第二連接部分更靠近於該第二虛擬線而減小。
  5. 如請求項2之半導體裝置，其中該第三孔安置於該第三劃分區中。
  6. 如請求項5之半導體裝置，其中該第四孔具有對應於該第二覆蓋電極之形狀的一形狀。
  7. 如請求項6之半導體裝置，其進一步包含：複數個第一凸塊電極，其經由該第三孔安置於該第一覆蓋電極上；及一第二凸塊電極，其經由該第四孔安置於該第二覆蓋電極上，其中該複數個第一凸塊電極安置於該第二覆蓋電極之該等襯墊上。
  8. 如請求項1之半導體裝置，其中該第一劃分區之一面積與安置於該第一劃分區中之該第二覆蓋電極之一面積之間的一比率係在1：0.2與1：0.5的一範圍內。
  9. 如請求項6之半導體裝置，其中經由該第三孔暴露之該第一覆蓋電極的一面積與經由該第四孔暴露之該第二覆蓋電極之一面積的一比率係在1：2至1：5的一範圍內。
  10. 一種半導體裝置，其包含：一半導體結構，其包括一第一導電半導體層、一第二導電半導體層，及插入於該第一導電半導體層與該第二導電半導體層之間的一作用層；一第一電極，其安置於該第一導電半導體層上；一第二電極，其安置於該第二導電半導體層上；一第一覆蓋電極，其安置於該第一電極上；一第二覆蓋電極，其安置於該第二電極上；其中該第二覆蓋電極包括複數個襯墊及經組態以連接該複數個襯墊的連接部分，該等連接部分中之每一者的一寬度在鄰接襯墊之間的一中心位置處最小，且該第二覆蓋電極與該第一覆蓋電極之間的一面積比率係在1：1.1至1：1.5的一範圍內，但不包括面積比率為1：1.1；一第一凹槽，其安置於該第一電極之一上表面中；及一凸起，其經組態以包圍該第一凹槽，其中該第一覆蓋電極安置於該第一凹槽及該凸起上。
  11. 如請求項10之半導體裝置，其進一步包含插入於該凸起與該第一覆蓋電極之間的一氧化膜。
  12. 如請求項10之半導體裝置，其中：該半導體裝置進一步包含：一第一絕緣層，其安置於該半導體結構上；該第一覆蓋電極包括安置於該第一凹槽中之一第一凹凸部，及安置於該第一絕緣層與該第一電極之間的一間隔區中的一第二凹凸部；及該第二凹凸部與該第一導電半導體層接觸。
  13. 如請求項10之半導體裝置，其中：該半導體裝置進一步包含：一第一絕緣層，其安置於該半導體結構上；以及，該第一覆蓋電極延伸於該第一絕緣層上。
  14. 如請求項1或10之半導體裝置，其中該作用層產生具有一紫外光波長帶的光。
TW107129801A 2017-08-25 2018-08-27 半導體裝置 TWI814735B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??10-2017-0107964 2017-08-25
KR10-2017-0107964 2017-08-25
KR1020170107964A KR102410809B1 (ko) 2017-08-25 2017-08-25 반도체 소자

Publications (2)

Publication Number Publication Date
TW201921742A TW201921742A (zh) 2019-06-01
TWI814735B true TWI814735B (zh) 2023-09-11

Family

ID=63405061

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107129801A TWI814735B (zh) 2017-08-25 2018-08-27 半導體裝置

Country Status (6)

Country Link
US (1) US10734550B2 (zh)
EP (1) EP3447808B1 (zh)
JP (1) JP7209331B2 (zh)
KR (1) KR102410809B1 (zh)
CN (1) CN109427941B (zh)
TW (1) TWI814735B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210007766A (ko) * 2019-07-12 2021-01-20 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 제조 방법
WO2022050510A1 (ko) * 2020-09-04 2022-03-10 주식회사 포톤웨이브 자외선 발광소자 및 이를 포함하는 발광소자 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150295142A1 (en) * 2013-05-24 2015-10-15 Xiamen Sanan Optoelectronics Technology Co., Ltd. Surface-Mounted Light-Emitting Device and Fabrication Method Thereof
WO2016018109A1 (ko) * 2014-07-31 2016-02-04 서울바이오시스 주식회사 발광 다이오드
TW201717422A (zh) * 2015-11-05 2017-05-16 Seoul Viosys Co Ltd 紫外線發光裝置及其製造方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3255281B2 (ja) * 1997-11-14 2002-02-12 日亜化学工業株式会社 窒化物半導体素子
US6903376B2 (en) * 1999-12-22 2005-06-07 Lumileds Lighting U.S., Llc Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction
JP4810751B2 (ja) * 2001-04-19 2011-11-09 日亜化学工業株式会社 窒化物半導体素子
JP5055678B2 (ja) * 2001-09-28 2012-10-24 日亜化学工業株式会社 窒化物半導体発光素子
KR100543696B1 (ko) * 2002-09-09 2006-01-20 삼성전기주식회사 고효율 발광 다이오드
US6958498B2 (en) * 2002-09-27 2005-10-25 Emcore Corporation Optimized contact design for flip-chip LED
JP2006066868A (ja) * 2004-03-23 2006-03-09 Toyoda Gosei Co Ltd 固体素子および固体素子デバイス
JP2006032779A (ja) * 2004-07-20 2006-02-02 Sanyo Electric Co Ltd 窒化物半導体発光素子
EP1804301B1 (en) * 2004-10-19 2017-01-11 Nichia Corporation Semiconductor element
JP4968617B2 (ja) * 2005-11-11 2012-07-04 日亜化学工業株式会社 半導体発光素子及びその製造方法
WO2009088084A1 (ja) * 2008-01-11 2009-07-16 Rohm Co., Ltd. 半導体発光装置
JP5305790B2 (ja) * 2008-08-28 2013-10-02 株式会社東芝 半導体発光素子
JP5325506B2 (ja) * 2008-09-03 2013-10-23 株式会社東芝 半導体発光素子及びその製造方法
JPWO2010146808A1 (ja) * 2009-06-18 2012-11-29 パナソニック株式会社 窒化ガリウム系化合物半導体発光ダイオード
JP5139519B2 (ja) * 2009-09-01 2013-02-06 株式会社東芝 半導体発光素子及び半導体発光装置
KR101252032B1 (ko) * 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
KR20120045919A (ko) * 2010-11-01 2012-05-09 삼성엘이디 주식회사 반도체 발광소자
JP6011108B2 (ja) * 2011-09-27 2016-10-19 日亜化学工業株式会社 半導体素子
KR101827975B1 (ko) * 2011-10-10 2018-03-29 엘지이노텍 주식회사 발광소자
JP5755102B2 (ja) * 2011-10-14 2015-07-29 シチズンホールディングス株式会社 半導体発光素子
EP2605295A3 (en) * 2011-12-13 2015-11-11 LG Innotek Co., Ltd. Ultraviolet light emitting device
KR102080775B1 (ko) * 2013-06-19 2020-02-24 엘지이노텍 주식회사 발광소자
JP6136737B2 (ja) * 2013-08-09 2017-05-31 日亜化学工業株式会社 発光素子
KR101787921B1 (ko) * 2013-09-05 2017-10-18 파나소닉 아이피 매니지먼트 가부시키가이샤 발광 장치
KR102140273B1 (ko) * 2014-01-08 2020-07-31 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
JP6621990B2 (ja) * 2014-01-16 2019-12-18 スタンレー電気株式会社 紫外発光ダイオード
WO2015156588A1 (ko) * 2014-04-07 2015-10-15 엘지이노텍 주식회사 발광소자 및 조명시스템
US9543488B2 (en) * 2014-06-23 2017-01-10 Seoul Viosys Co., Ltd. Light emitting device
KR102256590B1 (ko) * 2014-07-31 2021-05-26 서울바이오시스 주식회사 발광 다이오드
KR20160017905A (ko) * 2014-08-07 2016-02-17 엘지이노텍 주식회사 발광소자 및 조명시스템
JP6331204B2 (ja) * 2014-10-22 2018-05-30 パナソニックＩｐマネジメント株式会社 半導体デバイス及び紫外線発光素子
KR20160051394A (ko) * 2014-11-03 2016-05-11 엘지이노텍 주식회사 발광소자 및 조명시스템
KR102239627B1 (ko) * 2015-03-26 2021-04-12 엘지이노텍 주식회사 발광 소자 패키지
WO2016163083A1 (ja) * 2015-04-09 2016-10-13 パナソニックＩｐマネジメント株式会社 窒化物半導体発光素子
KR102460072B1 (ko) * 2015-09-10 2022-10-31 삼성전자주식회사 반도체 발광 소자
KR20170072692A (ko) * 2015-12-17 2017-06-27 서울바이오시스 주식회사 자외선 발광소자 및 그 제조방법
KR20170052854A (ko) * 2015-11-05 2017-05-15 서울바이오시스 주식회사 자외선 발광 소자
KR102509144B1 (ko) * 2015-12-28 2023-03-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
KR101723201B1 (ko) * 2016-08-01 2017-04-05 서울바이오시스 주식회사 발광 다이오드 및 그것을 제조하는 방법
KR102524303B1 (ko) * 2016-09-10 2023-04-24 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150295142A1 (en) * 2013-05-24 2015-10-15 Xiamen Sanan Optoelectronics Technology Co., Ltd. Surface-Mounted Light-Emitting Device and Fabrication Method Thereof
WO2016018109A1 (ko) * 2014-07-31 2016-02-04 서울바이오시스 주식회사 발광 다이오드
TW201717422A (zh) * 2015-11-05 2017-05-16 Seoul Viosys Co Ltd 紫外線發光裝置及其製造方法

Also Published As

Publication number Publication date
JP7209331B2 (ja) 2023-01-20
CN109427941A (zh) 2019-03-05
KR20190022110A (ko) 2019-03-06
EP3447808A1 (en) 2019-02-27
TW201921742A (zh) 2019-06-01
JP2019041109A (ja) 2019-03-14
KR102410809B1 (ko) 2022-06-20
CN109427941B (zh) 2023-02-17
EP3447808B1 (en) 2021-04-14
US10734550B2 (en) 2020-08-04
US20190067524A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
EP3444855B1 (en) Semiconductor light emitting device
US10651345B2 (en) Light emitting device, light emitting device package including the device, and lighting apparatus including the package
JP7270300B2 (ja) 発光素子
EP3306680B1 (en) Light-emitting element
CN108140700B (zh) 发光器件
EP3474337A1 (en) Semiconductor device
US10892390B2 (en) Light-emitting element and light-emitting element package including the same
KR20150131641A (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR101039880B1 (ko) 발광소자 및 발광소자 패키지
TWI814735B (zh) 半導體裝置
KR102373677B1 (ko) 발광소자
KR20170123153A (ko) 발광 소자 패키지 및 이를 포함하는 조명 장치
KR20200063806A (ko) 발광소자 패키지
KR20200086488A (ko) 발광 소자
KR20200092693A (ko) 반도체 소자
KR20200092694A (ko) 반도체 소자
KR20150131642A (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
US11984532B2 (en) Semiconductor device having recesses forming areas
KR20190038105A (ko) 발광소자 패키지 및 그 제조방법
KR20170120878A (ko) 발광모듈 및 의료기기
KR20200077894A (ko) 반도체 소자 패키지
KR102362307B1 (ko) 발광 소자
KR20200009333A (ko) 반도체 소자
KR101785646B1 (ko) 발광소자
KR20180061978A (ko) 발광소자, 발광소자 패키지 및 이를 포함하는 조명장치