TWI799010B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI799010B
TWI799010B TW110147207A TW110147207A TWI799010B TW I799010 B TWI799010 B TW I799010B TW 110147207 A TW110147207 A TW 110147207A TW 110147207 A TW110147207 A TW 110147207A TW I799010 B TWI799010 B TW I799010B
Authority
TW
Taiwan
Prior art keywords
pattern
cell
substrate
peripheral
unit
Prior art date
Application number
TW110147207A
Other languages
English (en)
Other versions
TW202245150A (zh
Inventor
金恩靚
金惠远
崔世領
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202245150A publication Critical patent/TW202245150A/zh
Application granted granted Critical
Publication of TWI799010B publication Critical patent/TWI799010B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Transistors (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體裝置包括：基板，包括單元區、周邊區以及位於單元區與周邊區之間的邊界區；單元主動圖案，位於基板的單元區上；周邊主動圖案，位於基板的周邊區上；邊界絕緣圖案，設置於基板的邊界區上且設置於單元主動圖案與周邊主動圖案之間；以及緩衝器圖案，設置於基板的單元區上且設置於邊界絕緣圖案與單元主動圖案之間。緩衝器圖案在與基板的頂表面平行的第一方向上的寬度大於單元主動圖案中的每一者在第一方向上的寬度。

Description

半導體裝置
[相關申請案的交叉參考]
本專利申請案主張在2021年4月30日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0056324號的優先權，所述韓國專利申請案的揭露內容全文併入本案供參考。
本發明概念的實施例是有關於半導體裝置及製造所述半導體裝置的方法，且更具體而言，是有關於包括藉由將基板圖案化而形成的主動圖案的半導體裝置及製造所述半導體裝置的方法。
半導體裝置可包括構成記憶體單元陣列的單元電晶體以及構成用於驅動記憶體單元陣列的周邊電路的周邊電晶體。單元電晶體及周邊電晶體可設置於半導體基板上。半導體基板可包括上面設置有單元電晶體的單元主動圖案以及上面設置有周邊電晶體的周邊主動圖案。
隨著半導體裝置的大小及設計規則已減小，電晶體亦已按比例縮小。單元主動圖案的大小及周邊主動圖案的大小亦已藉由電晶體的按比例縮小而減小，且因此已對用於防止單元主動圖案及周邊主動圖案的圖案缺陷的各種方法進行研究。
本發明概念的實施例可提供能夠將圖案缺陷最小化的半導體裝置及製造所述半導體裝置的方法。
本發明概念的實施例亦可提供能夠容易地減小晶片大小的半導體裝置及製造所述半導體裝置的方法。
在態樣中，一種半導體裝置可包括：基板，包括單元區、周邊區以及位於所述單元區與所述周邊區之間的邊界區；單元主動圖案，位於所述基板的所述單元區上；周邊主動圖案，位於所述基板的所述周邊區上；邊界絕緣圖案，設置於所述基板的所述邊界區上且設置於所述單元主動圖案與所述周邊主動圖案之間；以及緩衝器圖案，設置於所述基板的所述單元區上且設置於所述邊界絕緣圖案與所述單元主動圖案之間。所述緩衝器圖案在與所述基板的頂表面平行的第一方向上的寬度可大於所述單元主動圖案中的每一者在所述第一方向上的寬度。
在態樣中，一種半導體裝置可包括：基板，包括單元區及周邊區；單元主動圖案，位於所述基板的所述單元區上；周邊主動圖案，位於所述基板的所述周邊區上；緩衝器圖案，在所述基板上設置於所述單元主動圖案與所述周邊主動圖案之間；以及字元線，設置於所述基板的所述單元區上且在與所述基板的頂表面平行的第一方向上延伸。所述字元線可與所述單元主動圖案及所述緩衝器圖案相交。
在下文中，將參照附圖詳細闡述本發明概念的實施例。
圖1是示出根據本發明概念一些實施例的半導體裝置的方塊圖。
參照圖1，半導體裝置可包括單元區塊1以及設置於單元區塊1中的每一者周圍的周邊區塊2、3、4及5。半導體裝置可為記憶體裝置，且單元區塊1中的每一者可包括例如記憶體積體電路等單元電路。周邊區塊2、3、4及5可包括單元電路的操作所需的各種周邊電路，且周邊電路可電性連接至單元電路。
周邊區塊2、3、4及5可包括環繞單元區塊1中的每一者的第一周邊區塊2、第二周邊區塊3、第三周邊區塊4及第四周邊區塊5。第一周邊區塊2、第二周邊區塊3、第三周邊區塊4及第四周邊區塊5可包括感測放大器（sense amplifier，S/A）電路、子字元線驅動器（sub-word line driver，SWD）電路、以及用於驅動感測放大器的電源及接地驅動器電路。舉例而言，彼此面對的第一周邊區塊2與第三周邊區塊4可包括感測放大器（S/A）電路，且彼此面對的第二周邊區塊3與第四周邊區塊5可包括子字元線驅動器（SWD）電路。第二周邊區塊3及第四周邊區塊5可更包括用於驅動感測放大器的電源及接地驅動器電路。然而，本發明概念的實施例並不限於此。
圖2是與圖1所示部分「P1」對應的平面圖，以示出根據本發明概念一些實施例的半導體裝置。圖3是沿著圖2所示線A-A’截取的剖視圖，圖4是沿著圖2所示線B-B’截取的剖視圖，且圖5是沿著圖2所示線C-C’及D-D’截取的剖視圖。
參照圖2至圖5，可提供基板100。基板100可為半導體基板，例如矽基板、鍺基板或矽鍺基板。基板100可包括單元區CR、周邊區PR以及位於單元區CR與周邊區PR之間的邊界區BR。單元區CR可包括主動單元區ACR及位於主動單元區ACR與邊界區BR之間的虛設單元區DCR。主動單元區ACR可為基板100的上面設置有圖1所示單元區塊1中的每一者的區，且虛設單元區DCR可為基板100的上面設置有虛設圖案的另一區。周邊區PR可為基板100的上面設置有圖1所示周邊區塊2、3、4或5的又一區，且邊界區BR可為基板100的設置於單元區CR與周邊區PR之間再一區。
在基板100的單元區CR（例如，主動單元區ACR）上可設置有單元主動圖案CACT。單元主動圖案CACT可在與基板100的底表面100L平行的第一方向D1及第二方向D2上彼此間隔開。第一方向D1與第二方向D2可彼此相交。單元主動圖案CACT中的每一者可具有在第三方向D3上延伸的條形狀，第三方向D3與基板100的底表面100L平行且與第一方向D1及第二方向D2相交。單元主動圖案CACT中的每一者可為基板100的在與基板100的底表面100L垂直的第四方向D4上自基板100突出的一部分。
在基板100的單元區CR（例如，主動單元區ACR）上在單元主動圖案CACT之間可設置有單元裝置隔離圖案130C1及130C2。單元裝置隔離圖案130C1及130C2可設置於基板100中/上，以界定單元主動圖案CACT。舉例而言，單元裝置隔離圖案130C1及130C2可接觸單元主動圖案CACT的側壁。單元裝置隔離圖案130C1及130C2可具有第一方向D1上的寬度且可包括具有第一寬度W1的第一單元裝置隔離圖案130C1及具有第二寬度W2的第二單元裝置隔離圖案130C2。第一寬度W1可大於第二寬度W2（即，W1＞W2）。相對於基板100的底表面100L，第一單元裝置隔離圖案130C1的底表面130B1可位於較第二單元裝置隔離圖案130C2的底表面130B2低的高度處。在本說明書中，「高度」可意指在第四方向D4上自基板100的底表面100L量測的距離。舉例而言，高度可為相對於與第四方向D4垂直的參考平面（例如，底表面100L）在第四方向D4上的垂直水準。舉例而言，單元裝置隔離圖案130C1及130C2可包含氧化矽、氮化矽及/或氮氧化矽或者由氧化矽、氮化矽及/或氮氧化矽形成。
應理解，當一元件被稱為「連接」或「耦合」至另一元件或「位於」另一元件「上」時，所述元件可直接連接或耦合至所述另一元件或位於所述另一元件上，或者可存在中間元件。相反，當一元件被稱為「直接連接」或「直接耦合」至另一元件，或者被稱為「接觸」另一元件或「與」另一元件「接觸」時，在接觸的點處不存在中間元件。
在基板100的周邊區PR上可設置有周邊主動圖案PACT。周邊主動圖案PACT可在與基板100的底表面100L平行的方向上彼此間隔開。周邊主動圖案PACT中的每一者可為基板100的在第四方向D4上自基板100突出的一部分。在基板100的周邊區PR上在周邊主動圖案PACT之間可設置有周邊裝置隔離圖案160。周邊裝置隔離圖案160可設置於基板100中/上，以界定周邊主動圖案PACT。舉例而言，周邊裝置隔離圖案160可接觸周邊主動圖案PACT的側壁。相對於基板100的底表面100L，周邊裝置隔離圖案160的底表面160B可位於較第一單元裝置隔離圖案130C1的底表面130B1及第二單元裝置隔離圖案130C2的底表面130B2低的高度處。舉例而言，周邊裝置隔離圖案160可包含氧化矽、氮化矽及/或氮氧化矽或者由氧化矽、氮化矽及/或氮氧化矽形成。
單元主動圖案CACT及周邊主動圖案PACT可具有第一方向D1上的寬度。周邊主動圖案PACT中的每一者的寬度PACT_W可大於單元主動圖案CACT中的每一者的寬度CACT_W。舉例而言，寬度PACT_W及寬度CACT_W可為第一方向D1上的寬度。
在基板100的單元區CR（例如，虛設單元區DCR）上可設置有緩衝器圖案BP。緩衝器圖案BP可設置於單元主動圖案CACT與周邊主動圖案PACT之間。緩衝器圖案BP可為基板100的在第四方向D4上自基板100突出的一部分。緩衝器圖案BP可具有在第二方向D2上延伸的線形狀。緩衝器圖案BP可具有第一方向D1上的寬度。緩衝器圖案BP的寬度BP_W可大於單元主動圖案CACT中的每一者的寬度CACT_W且可小於周邊主動圖案PACT中的每一者的寬度PACT_W。舉例而言，緩衝器圖案BP的寬度BP_W可為第一方向D1上的寬度。
在基板100的單元區CR（例如，虛設單元區DCR）上在緩衝器圖案BP與單元主動圖案CACT之間可設置有虛設絕緣圖案140。虛設絕緣圖案140可設置於基板100中/上，以界定緩衝器圖案BP的側壁。舉例而言，虛設絕緣圖案140可接觸緩衝器圖案BP的側壁。相對於基板100的底表面100L，虛設絕緣圖案140的底表面140B可位於較第一單元裝置隔離圖案130C1的底表面130B1及第二單元裝置隔離圖案130C2的底表面130B2低的高度處。虛設絕緣圖案140可具有第一方向D1上的寬度。虛設絕緣圖案140的第三寬度W3可大於第二單元裝置隔離圖案130C2中的每一者的第二寬度W2且可等於或大於第一單元裝置隔離圖案130C1中的每一者的第一寬度W1。舉例而言，第三寬度W3可為虛設絕緣圖案140在第一方向D1上的寬度。舉例而言，虛設絕緣圖案140可包含氧化矽、氮化矽及/或氮氧化矽或者由氧化矽、氮化矽及/或氮氧化矽形成。
在基板100的邊界區BR上可設置有邊界絕緣圖案150且邊界絕緣圖案150可設置於緩衝器圖案BP與周邊主動圖案PACT之間。邊界絕緣圖案150可設置於基板100中/上，以界定緩衝器圖案BP的另一側壁。舉例而言，邊界絕緣圖案150可接觸緩衝器圖案BP的側壁。舉例而言，虛設絕緣圖案140及邊界絕緣圖案150可接觸緩衝器圖案BP的相對的側壁。相對於基板100的底表面100L，邊界絕緣圖案150的底表面150B可位於較第一單元裝置隔離圖案130C1的底表面130B1及第二單元裝置隔離圖案130C2的底表面130B2低的高度處。對於一些實例，邊界絕緣圖案150的底表面150B可位於與虛設絕緣圖案140的底表面140B實質上相同的高度處。對於某些實例，邊界絕緣圖案150的底表面150B可位於較虛設絕緣圖案140的底表面140B高或低的高度處。邊界絕緣圖案150可具有第一方向D1上的寬度。邊界絕緣圖案150的第四寬度W4可大於第一單元裝置隔離圖案130C1中的每一者的第一寬度W1、第二單元裝置隔離圖案130C2中的每一者的第二寬度W2及虛設絕緣圖案140的第三寬度W3。舉例而言，邊界絕緣圖案150的第四寬度W4可為第一方向D1上的寬度。舉例而言，邊界絕緣圖案150可包含氧化矽、氮化矽及/或氮氧化矽或者由氧化矽、氮化矽及/或氮氧化矽形成。
本文中使用的例如「相同的」、「相等的」、「平面的」或「共面的」等用語包含同一性或接近同一性，包括例如由於製造製程而可能發生的變化。除非上下文或其他陳述另外指明，否則用語「實質上」在本文中可用於強調此含義。
虛設絕緣圖案140、緩衝器圖案BP及邊界絕緣圖案150可設置於單元主動圖案CACT與周邊主動圖案PACT之間，且緩衝器圖案BP可設置於虛設絕緣圖案140與邊界絕緣圖案150之間。虛設絕緣圖案140可設置於緩衝器圖案BP與單元主動圖案CACT之間，且邊界絕緣圖案150可設置於緩衝器圖案BP與周邊主動圖案PACT之間。
在基板100的單元區CR上可設置有字元線WL，且字元線WL可與單元主動圖案CACT以及單元裝置隔離圖案130C1及130C2相交，例如在平面圖中。字元線WL可在第一方向D1上延伸且可在第二方向D2上彼此間隔開。字元線WL中的一或多條字元線WL可在第一方向D1上延伸，以與緩衝器圖案BP相交，例如在平面圖中。
字元線WL中的每一者可包括：單元閘極電極GE，穿透單元主動圖案CACT的上部部分以及單元裝置隔離圖案130C1及130C2的上部部分；單元閘極介電圖案GI，設置於單元閘極電極GE與單元主動圖案CACT之間以及單元閘極電極GE與單元裝置隔離圖案130C1及130C2之間；以及單元閘極頂蓋圖案CAP，位於單元閘極電極GE的頂表面上。單元閘極頂蓋圖案CAP的頂表面可與單元主動圖案CACT的頂表面實質上共面。舉例而言，單元閘極頂蓋圖案CAP的頂表面可位於與單元主動圖案CACT的頂表面實質上相同的高度處。
單元閘極電極GE可包含導電材料或者由導電材料形成。舉例而言，導電材料可包含經摻雜的半導體材料（例如，經摻雜的矽或經摻雜的鍺）、導電金屬氮化物（例如，氮化鈦或氮化鉭）、金屬（例如，鎢、鈦或鉭）、或者金屬半導體化合物（例如，矽化鎢、矽化鈷或矽化鈦）中的至少一者或者可為所述至少一者。舉例而言，單元閘極介電圖案GI可包含氧化矽、氮化矽或氮氧化矽中的至少一者或者由所述至少一者形成。舉例而言，單元閘極頂蓋圖案CAP可包含氧化矽、氮化矽或氮氧化矽中的至少一者或者由所述至少一者形成。
字元線WL中的至少一者的單元閘極電極GE可在第一方向D1上延伸以穿透緩衝器圖案BP的上部部分。舉例而言，字元線WL的多個單元閘極電極GE可穿過緩衝器圖案BP的上部部分在第一方向D1上延伸。字元線WL中的所述至少一者的單元閘極介電圖案GI可在單元閘極電極GE與緩衝器圖案BP之間延伸，且字元線WL中的所述至少一者的單元閘極頂蓋圖案CAP可沿著單元閘極電極GE的頂表面延伸。舉例而言，單元閘極介電圖案GI可插入於單元閘極電極GE與緩衝器圖案BP之間，且單元閘極頂蓋圖案CAP可形成於字元線WL的單元閘極電極GE上。單元閘極頂蓋圖案CAP的頂表面可與緩衝器圖案BP的頂表面實質上共面。舉例而言，單元閘極頂蓋圖案CAP的頂表面可位於與緩衝器圖案BP的頂表面實質上相同的高度處。
在單元主動圖案CACT中的每一者中可設置有第一摻雜劑注入區SD1及第二摻雜劑注入區SD2。第二摻雜劑注入區SD2可彼此間隔開，第一摻雜劑注入區SD1插入於第二摻雜劑注入區SD2之間。第一摻雜劑注入區SD1可設置於與單元主動圖案CACT中的每一者相交的一對字元線WL之間。第二摻雜劑注入區SD2可彼此間隔開，所述一對字元線WL插入於第二摻雜劑注入區SD2之間。第一摻雜劑注入區SD1與第二摻雜劑注入區SD2可包含具有相同導電類型的摻雜劑。
在基板100的單元區CR上可設置有絕緣層305，且絕緣層305可覆蓋字元線WL、單元主動圖案CACT、單元裝置隔離圖案130C1及130C2、虛設絕緣圖案140、以及緩衝器圖案BP。絕緣層305可包含絕緣材料（例如氮化矽）或者由所述絕緣材料形成。
在基板100的單元區CR上可設置有位元線BL，且位元線BL可設置於絕緣層305上。位元線BL可中與字元線WL相交，例如在平面圖。舉例而言，位元線BL可與字元線WL交叉。位元線BL可在第二方向D2上延伸且可在第一方向D1上彼此間隔開。位元線BL中的每一者可包括依序堆疊的多晶矽圖案330、歐姆圖案331及含金屬圖案332。位元線頂蓋圖案337可分別設置於位元線BL上。位元線頂蓋圖案337可包含絕緣材料（例如氮化矽）或者由所述絕緣材料形成。
在位元線BL中的每一者下面可設置有位元線接觸件DC，且位元線接觸件DC可在第二方向D2上彼此間隔開。位元線接觸件DC中的每一者可電性連接至單元主動圖案CACT中的每一者的第一摻雜劑注入區SD1。舉例而言，位元線接觸件DC可包含經摻雜的半導體材料（例如，經摻雜的矽或經摻雜的鍺）、導電金屬氮化物（例如，氮化鈦或氮化鉭）、金屬（例如，鎢、鈦或鉭）、或者金屬半導體化合物（例如，矽化鎢、矽化鈷或矽化鈦）中的至少一者或者由所述至少一者形成。在位元線接觸件DC中的每一者的側壁上可設置有下部填充絕緣層341。
在彼此鄰近的一對位元線BL之間可設置有儲存節點接觸件BC，例如在平面圖中。儲存節點接觸件BC可在第二方向D2上彼此間隔開。儲存節點接觸件BC中的每一者可電性連接至單元主動圖案CACT的第二摻雜劑注入區SD2中的對應一者。儲存節點接觸件BC可包含摻雜有或未摻雜有摻雜劑的多晶矽或者由摻雜有或未摻雜有摻雜劑的多晶矽形成。在所述一對位元線BL之間及儲存節點接觸件BC之間可設置有支撐圖案350。支撐圖案350與儲存節點接觸件BC可在所述一對位元線BL之間在第二方向D2上交替佈置。支撐圖案350可包含例如氮化矽或者由例如氮化矽形成。
在位元線BL中的每一者與儲存節點接觸件BC之間可設置有位元線間隔件SP。位元線間隔件SP可包括第一子間隔件321及第二子間隔件325，第一子間隔件321與第二子間隔件325藉由空氣隙AG彼此間隔開（例如，在第一方向上）。第一子間隔件321可覆蓋位元線BL中的每一者的側壁及位元線頂蓋圖案337中的每一者的側壁。第二子間隔件325可鄰近及/或接觸儲存節點接觸件BC。第一子間隔件321與第二子間隔件325可包含相同的材料（例如，氮化矽）或者由所述相同的材料形成。
在儲存節點接觸件BC中的每一者上可設置有儲存節點歐姆層309。儲存節點歐姆層309可包含金屬矽化物或者由金屬矽化物形成。擴散障壁圖案311可共形地覆蓋儲存節點歐姆層309、第一子間隔件321及第二子間隔件325、以及對應的位元線頂蓋圖案337。擴散障壁圖案311可包含金屬氮化物（例如氮化鈦或氮化鉭）或者由所述金屬氮化物形成。在擴散障壁圖案311上可設置有著陸墊（landing pad）LP。著陸墊LP可由含金屬材料（例如鎢）形成。著陸墊LP的上部部分可具有較儲存節點接觸件BC的寬度大的寬度。著陸墊LP的上部部分可自儲存節點接觸件BC在側向上偏移。
在相鄰的著陸墊LP之間可設置有第一頂蓋圖案358及第二頂蓋圖案360。第一頂蓋圖案358及第二頂蓋圖案360中的每一者可包括氮化矽層、氧化矽層、氮氧化矽層或多孔層或者由氮化矽層、氧化矽層、氮氧化矽層或多孔層形成。舉例而言，第一頂蓋圖案358可由與第二頂蓋圖案360不同的材料形成。在某些實施例中，第一頂蓋圖案358與第二頂蓋圖案360可由相同的材料形成。第一子間隔件321與第二子間隔件325之間的空氣隙AG可在相鄰的著陸墊LP之間延伸。第一頂蓋圖案358、相鄰的著陸墊LP及對應的位元線頂蓋圖案337藉由空氣隙AG局部地暴露/局部地暴露於空氣隙AG。
在著陸墊LP上可分別設置有下部電極BE。下部電極BE可包含摻雜有摻雜劑的多晶矽、金屬氮化物（例如氮化鈦）、或者金屬（例如鎢、鋁或銅）中的至少一者或者由所述至少一者形成。下部電極BE中的每一者可具有實心圓柱形狀或空心圓柱形狀或杯形狀。上部支撐圖案SS1可支撐/接觸下部電極BE的上側壁，且下部支撐圖案SS2可支撐/接觸下部電極BE的下側壁。上部支撐圖案SS1及下部支撐圖案SS2可包含絕緣材料（例如氮化矽、氧化矽及/或氮氧化矽）或者由所述絕緣材料形成。
蝕刻停止層370可在下部電極BE之間覆蓋第一頂蓋圖案358及第二頂蓋圖案360。蝕刻停止層370可包含絕緣材料（例如氮化矽、氧化矽及/或氮氧化矽）或者由所述絕緣材料形成。介電層DL可覆蓋下部電極BE的表面以及上部支撐圖案SS1的表面及下部支撐圖案SS2的表面。舉例而言，介電層DL可包括氧化矽層、氮化矽層、氮氧化矽層或高介電常數（high dielectric constant，high-k）介電層（例如氧化鉿層）中的至少一者或者由所述至少一者形成。在介電層DL上可設置有上部電極TE，且上部電極TE可填充下部電極BE之間的空間。舉例而言，上部電極TE可包含摻雜有摻雜劑的多晶矽、摻雜有摻雜劑的矽鍺、金屬氮化物（例如氮化鈦）、或者金屬（例如鎢、鋁或銅）中的至少一者或者由所述至少一者形成。下部電極BE、介電層DL及上部電極TE可構成電容器CA。
在基板100的周邊區PR上可設置有周邊字元線PWL，且周邊字元線PWL可與周邊主動圖案PACT相交。周邊字元線PWL中的每一者可包括：周邊閘極電極PGE，與周邊主動圖案PACT中的對應一者相交；周邊閘極介電圖案PGI，位於基板100與周邊閘極電極PGE之間；周邊閘極頂蓋圖案PCAP，位於周邊閘極電極PGE的頂表面上；以及周邊閘極間隔件GSP，位於周邊閘極電極PGE的側壁上。
在基板100的單元區CR、邊界區BR及周邊區PR上可設置有第一層間絕緣層400。第一層間絕緣層400可覆蓋單元區CR上的字元線WL、位元線BL及緩衝器圖案BP且可延伸至邊界區BR上以覆蓋邊界絕緣圖案150。第一層間絕緣層400可延伸至周邊區PR上且可覆蓋周邊字元線PWL。
在周邊字元線PWL中的每一者的兩個側處可設置有周邊接觸件410。周邊接觸件410中的每一者可穿透第一層間絕緣層400，以接觸及/或電性連接至周邊主動圖案PACT中的對應一者。在第一層間絕緣層400上可設置有周邊內連線走線420，且周邊內連線走線420可接觸及/或電性連接至周邊接觸件410。周邊接觸件410及周邊內連線走線420可包含導電材料或者由導電材料形成。
在基板100的周邊區PR的第一層間絕緣層400上可設置有第二層間絕緣層500。第二層間絕緣層500可覆蓋/接觸周邊內連線走線420且可覆蓋/接觸電容器CA的側壁。舉例而言，第一層間絕緣層400及第二層間絕緣層500中的每一者可包括氧化矽層、氮化矽層或氮氧化矽層中的至少一者或者可為所述至少一者。
隨著半導體裝置的積體密度增加，單元主動圖案CACT的寬度可減小。在此種情形中，單元主動圖案CACT中的鄰近邊界區BR的單元主動圖案CACT可能由於邊界絕緣圖案150引起的應變而朝向邊界區BR彎曲。另外，為了將單元主動圖案CACT的彎曲現象最小化，可在邊界絕緣圖案150與單元主動圖案CACT之間形成具有與單元主動圖案CACT的寬度的相等的寬度的虛設單元主動圖案。在此種情形中，將單元主動圖案CACT的彎曲現象最小化所需的虛設單元主動圖案的數目可增加，以使得半導體裝置的晶片大小增加。
根據本發明概念的實施例，具有較單元主動圖案CACT的大小大的大小（例如，較單元主動圖案CACT的寬度大的寬度，例如，在第一方向D1上或在與半導體裝置/晶片的鄰近/最近側表面垂直的方向上）的緩衝器圖案BP可設置於邊界絕緣圖案150與單元主動圖案CACT之間。邊界絕緣圖案150的應變可被緩衝器圖案BP吸收，且因此對於抑制或防止邊界絕緣圖案150的應變影響單元主動圖案CACT可能是有益的。因此，可防止/改善單元主動圖案CACT的彎曲現象。
另外，由於具有較單元主動圖案CACT的大小大的大小（例如，較單元主動圖案CACT的寬度大的寬度，例如，在第一方向D1上或在與半導體裝置/晶片的鄰近/最近側表面垂直的方向上）的緩衝器圖案BP設置於邊界絕緣圖案150與單元主動圖案CACT之間，可不在邊界絕緣圖案150與單元主動圖案CACT之間附加地形成具有與單元主動圖案CACT的寬度相等的寬度的虛設單元主動圖案，或者可將虛設單元主動圖案的數目最小化。因此，可容易地減小半導體裝置的晶片大小。
因此，可提供能夠將單元主動圖案CACT的圖案缺陷最小化且能夠容易地減小晶片大小的半導體裝置。
圖6、圖10及圖14是與圖1所示部分「P1」對應的平面圖，以示出根據本發明概念一些實施例的製造半導體裝置的方法。圖7、圖11及圖15分別是沿著圖6、圖10及圖14所示線A-A’截取的剖視圖。圖8、圖12及圖16分別是沿著圖6、圖10及圖14所示線B-B’截取的剖視圖。圖9、圖13及圖17分別是沿著圖6、圖10及圖14所示線C-C’及D-D’截取的剖視圖。在下文中，出於易於及便於闡釋的目的，將省略或簡要提及對與參照圖1至圖5所闡述相同的技術特徵的說明。
參照圖6至圖9，可提供基板100，基板100包括單元區CR、周邊區PR以及位於單元區CR與周邊區PR之間的邊界區BR。單元區CR可包括主動單元區ACR及位於主動單元區ACR與邊界區BR之間的虛設單元區DCR。
可在基板100的主動單元區ACR上形成單元罩幕圖案110C，且可在基板100的虛設單元區DCR上形成緩衝器罩幕圖案110B。可在基板100的周邊區PR上形成周邊罩幕圖案110P。舉例而言，單元罩幕圖案110C的形成可包括：在基板100的主動單元區ACR上形成在第三方向D3上延伸的初步單元罩幕圖案；在基板100的主動單元區ACR上形成覆蓋初步單元罩幕圖案的修整罩幕圖案120C；以及使用修整罩幕圖案120C作為蝕刻罩幕來移除初步單元罩幕圖案中的每一者的部分。修整罩幕圖案120C可具有暴露出初步單元罩幕圖案中的每一者的所述部分的多個開口120OP。初步單元罩幕圖案中的每一者的所述部分的移除可包括對初步單元罩幕圖案中的每一者的被修整罩幕圖案120C的所述多個開口120OP暴露出的所述部分進行蝕刻。由於初步單元罩幕圖案中的每一者的所述部分被移除，因此初步單元罩幕圖案中的每一者可被分成在第三方向D3上彼此間隔開的單元罩幕圖案110C。
舉例而言，緩衝器罩幕圖案110B及周邊罩幕圖案110P的形成可包括：在基板100的虛設單元區DCR、邊界區BR及周邊區PR上形成罩幕層；在虛設單元區DCR上的罩幕層上形成第一罩幕圖案120B；在周邊區PR上的罩幕層上形成第二罩幕圖案120P；以及使用第一罩幕圖案120B及第二罩幕圖案120P作為蝕刻罩幕來對罩幕層進行蝕刻。可藉由使用第一罩幕圖案120B作為蝕刻罩幕對罩幕層進行蝕刻來形成緩衝器罩幕圖案110B，且可藉由使用第二罩幕圖案120P作為蝕刻罩幕對罩幕層進行蝕刻來形成周邊罩幕圖案110P。可使用單個光微影製程同時形成修整罩幕圖案120C、第一罩幕圖案120B及第二罩幕圖案120P。可藉由使用修整罩幕圖案120C、第一罩幕圖案120B及第二罩幕圖案120P作為蝕刻罩幕的單一蝕刻製程同時形成單元罩幕圖案110C、緩衝器罩幕圖案110B及周邊罩幕圖案110P。
參照圖10至圖13，在形成單元罩幕圖案110C、緩衝器罩幕圖案110B及周邊罩幕圖案110P之後，可移除修整罩幕圖案120C、第一罩幕圖案120B及第二罩幕圖案120P。可藉由例如灰化製程及/或剝離製程移除修整罩幕圖案120C、第一罩幕圖案120B及第二罩幕圖案120P。
可使用單元罩幕圖案110C、緩衝器罩幕圖案110B及周邊罩幕圖案110P作為蝕刻罩幕來對基板100的上部部分進行蝕刻。因此，可在基板100中形成單元溝渠130T1及130T2、虛設溝渠140T、邊界溝渠150T、以及周邊溝渠160T。
單元溝渠130T1及130T2可形成於基板100的單元區CR（例如，主動單元區ACR）中且可界定單元主動圖案CACT。舉例而言，單元溝渠130T1及130T2可對單元主動圖案CACT進行分隔且可形成於兩個鄰近的單元主動圖案CACT之間。單元主動圖案CACT可在第一方向D1及第二方向D2上彼此間隔開，且單元主動圖案CACT中的每一者可具有在第三方向D3上延伸的條形狀。單元溝渠130T1及130T2可包括具有第一寬度W1的第一單元溝渠130T1及具有第二寬度W2的第二單元溝渠130T2。第一寬度W1及第二寬度W2中的每一者可為第一方向D1上的寬度，且第一寬度W1可大於第二寬度W2（即，W1＞W2）。具有相對大的寬度W1的第一單元溝渠130T1在基板100中可被形成為較具有相對小的寬度W2的第二單元溝渠130T2深。因此，第一單元溝渠130T1的底表面130T1_B可位於較第二單元溝渠130T2的底表面130T2_B低的高度處。
虛設溝渠140T可形成於基板100的單元區CR（例如，虛設單元區DCR）中，且邊界溝渠150T可形成於基板100的邊界區BR中。可在基板100的單元區CR（例如，虛設單元區DCR）上形成由虛設溝渠140T及邊界溝渠150T界定的緩衝器圖案BP。舉例而言，虛設溝渠140T的內壁可與緩衝器圖案BP的側表面對應，且邊界溝渠150T的內壁可與緩衝器圖案BP的另一側表面對應。緩衝器圖案BP可具有在第二方向D2上延伸的線形狀。
虛設溝渠140T可暴露出緩衝器圖案BP的側壁，且邊界溝渠150T可暴露出緩衝器圖案BP的另一側壁。虛設溝渠140T可在第一方向D1上具有第三寬度W3，且第三寬度W3可大於第二寬度W2。第三寬度W3可等於或大於第一寬度W1。虛設溝渠140T可被形成為較單元溝渠130T1及130T2深地進入基板100。因此，虛設溝渠140T的底表面140T_B可位於較第一單元溝渠130T1的底表面130T1_B及第二單元溝渠130T2的底表面130T2_B低的高度處。邊界溝渠150T可在第一方向D1上具有第四寬度W4，且第四寬度W4可大於第三寬度W3。邊界溝渠150T可被形成為較單元溝渠130T1及130T2深地進入基板100。因此，邊界溝渠150T的底表面150T_B可位於較第一單元溝渠130T1的底表面130T1_B及第二單元溝渠130T2的底表面130T2_B低的高度處。對於一些實例，邊界溝渠150T的底表面150T_B可位於與虛設溝渠140T的底表面140T_B實質上相同的高度處。對於某些實例，邊界溝渠150T的底表面150T_B可位於較虛設溝渠140T的底表面140T_B高或低的高度處。
周邊溝渠160T可形成於基板100的周邊區PR中且可界定周邊主動圖案PACT。舉例而言，周邊溝渠160T的內側壁可與周邊主動圖案PACT的側表面對應。周邊溝渠160T可被形成為較單元溝渠130T1及130T2深地進入基板100中。因此，周邊溝渠160T的底表面160T_B可位於較第一單元溝渠130T1的底表面130T1_B及第二單元溝渠130T2的底表面130T2_B低的高度處。舉例而言，周邊溝渠160T的底表面160T_B可位於與邊界溝渠150T的底表面150T_B及/或虛設溝渠140T的底表面140T_B相同的垂直水準處。
單元主動圖案CACT、緩衝器圖案BP及周邊主動圖案PACT可具有第一方向D1上的寬度。緩衝器圖案BP的寬度BP_W可大於單元主動圖案CACT中的每一者的寬度CACT_W且可小於周邊主動圖案PACT中的每一者的寬度PACT_W。
參照圖14至圖17，可移除單元罩幕圖案110C、緩衝器罩幕圖案110B及周邊罩幕圖案110P。可藉由例如灰化製程及/或剝離製程移除單元罩幕圖案110C、緩衝器罩幕圖案110B及周邊罩幕圖案110P。
可在單元溝渠130T1及130T2、虛設溝渠140T、邊界溝渠150T、以及周邊溝渠160T中分別形成單元裝置隔離圖案130C1及130C2、虛設絕緣圖案140、邊界絕緣圖案150、以及周邊裝置隔離圖案160。舉例而言，單元裝置隔離圖案130C1及130C2、虛設絕緣圖案140、邊界絕緣圖案150、以及周邊裝置隔離圖案160的形成可包括：在具有單元溝渠130T1及130T2、虛設溝渠140T、邊界溝渠150T、以及周邊溝渠160T的基板100上形成絕緣層；以及將絕緣層平坦化直至基板100的頂表面被暴露，例如直至單元主動圖案CACT的頂表面、緩衝器圖案BP的頂表面及周邊主動圖案PACT的頂表面被暴露。可藉由將絕緣層平坦化的平坦化製程暴露出單元主動圖案CACT的頂表面、緩衝器圖案BP的頂表面及周邊主動圖案PACT的頂表面。藉由平坦化製程，單元裝置隔離圖案130C1及130C2、虛設絕緣圖案140、邊界絕緣圖案150、以及周邊裝置隔離圖案160可分別局部形成於單元溝渠130T1及130T2、虛設溝渠140T、邊界溝渠150T、以及周邊溝渠160T中。
單元裝置隔離圖案130C1及130C2可包括具有第一寬度W1的第一單元裝置隔離圖案130C1及具有第二寬度W2的第二單元裝置隔離圖案130C2。第一單元裝置隔離圖案130C1的底表面130B1可位於較第二單元裝置隔離圖案130C2的底表面130B2低的高度處。虛設絕緣圖案140可具有第三寬度W3。虛設絕緣圖案140的底表面140B可位於較第一單元裝置隔離圖案130C1的底表面130B1及第二單元裝置隔離圖案130C2的底表面130B2低的高度處。邊界絕緣圖案150可具有第四寬度W4。邊界絕緣圖案150的底表面150B可位於較第一單元裝置隔離圖案130C1的底表面130B1及第二單元裝置隔離圖案130C2的底表面130B2低的高度處。對於一些實例，邊界絕緣圖案150的底表面150B可位於與虛設絕緣圖案140的底表面140B實質上相同的高度處。對於某些實例，邊界絕緣圖案150的底表面150B可位於較虛設絕緣圖案140的底表面140B高或低的高度處。周邊裝置隔離圖案160的底表面160B可位於較第一單元裝置隔離圖案130C1的底表面130B1及第二單元裝置隔離圖案130C2的底表面130B2低的高度處。舉例而言，周邊裝置隔離圖案160的底表面160B可位於與邊界絕緣圖案150的底表面150B及/或虛設絕緣圖案140的底表面140B相同的垂直水準處。
再次參照圖2至圖5，可在基板100的單元區CR上形成字元線WL且字元線WL可與單元主動圖案CACT以及單元裝置隔離圖案130C1及130C2相交。字元線WL中的一或多條字元線WL可在第一方向D1上延伸以與緩衝器圖案BP相交。
可在單元主動圖案CACT中的每一者中形成第一摻雜劑注入區SD1及第二摻雜劑注入區SD2。第一摻雜劑注入區SD1可形成於與單元主動圖案CACT中的每一者相交的一對字元線WL之間，且第二摻雜劑注入區SD2中的每一者可形成於所述一對字元線WL中的每一者的側處。可在基板100的單元區CR上形成絕緣層305，且絕緣層305可覆蓋字元線WL、單元主動圖案CACT、單元裝置隔離圖案130C1及130C2、虛設絕緣圖案140、以及緩衝器圖案BP。
可在基板100的單元區CR的絕緣層305上形成位元線BL且位元線BL可與字元線WL相交，例如在平面圖中。舉例而言，位元線BL可與字元線WL交叉。可在位元線BL中的每一者下面形成位元線接觸件DC。位元線接觸件DC中的每一者可電性連接至單元主動圖案CACT中的每一者的第一摻雜劑注入區SD1。可在位元線接觸件DC中的每一者的側壁上形成下部填充絕緣層341。可在位元線BL上分別形成位元線頂蓋圖案337。
可在彼此鄰近的一對位元線BL之間形成儲存節點接觸件BC及支撐圖案350。儲存節點接觸件BC及支撐圖案350可被形成為交替佈置於所述一對位元線BL之間。儲存節點接觸件BC中的每一者可電性連接至單元主動圖案CACT中的每一者的第二摻雜劑注入區SD2中的對應一者。可在位元線BL中的每一者與儲存節點接觸件BC之間以及位元線BL中的每一者與支撐圖案350之間形成位元線間隔件SP。
可在儲存節點接觸件BC中的每一者上形成儲存節點歐姆層309，且可形成擴散障壁圖案311以共形地覆蓋儲存節點歐姆層309、位元線間隔件SP及對應的位元線頂蓋圖案337。可在擴散障壁圖案311上形成著陸墊LP，且可在彼此鄰近的著陸墊LP之間形成第一頂蓋圖案358及第二頂蓋圖案360。
可分別在著陸墊LP上形成下部電極BE。可形成蝕刻停止層370以在下部電極BE之間覆蓋第一頂蓋圖案358及第二頂蓋圖案360。可在下部電極BE的上側壁上形成上部支撐圖案SS1，且可在下部電極BE的下側壁上形成下部支撐圖案SS2。可形成介電層DL以覆蓋下部電極BE的表面以及上部支撐圖案SS1的表面及下部支撐圖案SS2的表面，且可在介電層DL上形成上部電極TE以填充下部電極BE之間的空間。下部電極BE、介電層DL及上部電極TE可構成電容器CA。
可在基板100的周邊區PR上形成周邊字元線PWL，以與周邊主動圖案PACT相交。可在基板100的單元區CR、邊界區BR及周邊區PR上形成第一層間絕緣層400。第一層間絕緣層400可覆蓋單元區CR上的字元線WL、位元線BL及緩衝器圖案BP且可延伸至邊界區BR上以覆蓋邊界絕緣圖案150。第一層間絕緣層400可延伸至周邊區PR上且可覆蓋周邊字元線PWL。
可在第一層間絕緣層400中形成周邊接觸件410且周邊接觸件410可穿透第一層間絕緣層400，以接觸及/或電性連接至周邊主動圖案PACT中的對應一者。可在第一層間絕緣層400上形成周邊內連線走線420且周邊內連線走線420可接觸及/或電性連接至周邊接觸件410。
可在基板100的周邊區PR的第一層間絕緣層400上形成第二層間絕緣層500。第二層間絕緣層500可被形成為覆蓋/接觸周邊內連線走線420及電容器CA的側壁。
圖18是與圖1所示部分「P1」對應的平面圖，以示出根據本發明概念一些實施例的半導體裝置。圖19是沿著圖18所示線A-A’截取的剖視圖，圖20是沿著圖18所示線B-B’截取的剖視圖，且圖21是沿著圖18所示線C-C’、D-D’及E-E’截取的剖視圖。在下文中，出於易於及便於闡釋的目的，將主要闡述本實施例與參照圖1至圖5闡述的實施例之間的差異。
參照圖18至圖21，在基板100的單元區CR（例如，虛設單元區DCR）上可設置有虛設單元主動圖案DACT。虛設單元主動圖案DACT可設置於緩衝器圖案BP與單元主動圖案CACT之間。虛設單元主動圖案DACT中的每一者可具有在第三方向D3上延伸的條形狀且可為基板100的在第四方向D4上自基板100突出的一部分。虛設單元主動圖案DACT中的每一者可具有第一方向D1上的寬度。虛設單元主動圖案DACT中的每一者的寬度DACT_W可實質上等於單元主動圖案CACT中的每一者的寬度CACT_W且可小於緩衝器圖案BP的寬度BP_W。虛設絕緣圖案140可在基板100的單元區CR（例如，虛設單元區DCR）上設置於緩衝器圖案BP與虛設單元主動圖案DACT之間。
在一些實施例中，虛設單元主動圖案DACT、虛設絕緣圖案140、緩衝器圖案BP及邊界絕緣圖案150可設置於單元主動圖案CACT與周邊主動圖案PACT之間。緩衝器圖案BP可設置於虛設絕緣圖案140與邊界絕緣圖案150之間。虛設絕緣圖案140可設置於緩衝器圖案BP與虛設單元主動圖案DACT之間，且邊界絕緣圖案150可設置於緩衝器圖案BP與周邊主動圖案PACT之間。
字元線WL可設置於基板100的單元區CR上且可與單元主動圖案CACT、單元裝置隔離圖案130C1及130C2、以及虛設單元主動圖案DACT相交。字元線WL中的一或多條字元線WL可在第一方向D1上延伸，以與緩衝器圖案BP相交。字元線WL中的每一者可包括：單元閘極電極GE，穿透單元主動圖案CACT的上部部分、單元裝置隔離圖案130C1及130C2的上部部分、以及虛設單元主動圖案DACT的上部部分；單元閘極介電圖案GI，設置於單元閘極電極GE與單元主動圖案CACT之間、單元閘極電極GE與單元裝置隔離圖案130C1及130C2之間、以及單元閘極電極GE與虛設單元主動圖案DACT之間；以及單元閘極頂蓋圖案CAP，位於單元閘極電極GE的頂表面上。單元閘極頂蓋圖案CAP的頂表面可與單元主動圖案CACT的頂表面及虛設單元主動圖案DACT的頂表面實質上共面。舉例而言，單元閘極頂蓋圖案CAP的頂表面可位於與單元主動圖案CACT的頂表面及虛設單元主動圖案DACT的頂表面實質上相同的高度處。
絕緣層305可設置於基板100的單元區CR上且可覆蓋字元線WL、單元主動圖案CACT、單元裝置隔離圖案130C1及130C2、虛設單元主動圖案DACT、虛設絕緣圖案140、以及緩衝器圖案BP。
除了上述差異之外，根據本實施例的半導體裝置的其他組件及特徵可與參照圖1至圖5闡述的半導體裝置的對應組件及特徵相同或實質上相同。
圖22是與圖1所示部分「P1」對應的平面圖，以示出根據本發明概念一些實施例的半導體裝置。圖23是沿著圖22所示線C-C’及D-D’截取的剖視圖。沿著圖22所示線A-A’及B-B’截取的剖視圖可分別與圖3及圖4相同或實質上相同。在下文中，出於易於及便於闡釋的目的，將主要闡述本實施例與參照圖1至圖5闡述的實施例之間的差異。
參照圖22及圖23，在緩衝器圖案BP中可設置有至少一個線絕緣圖案170。線絕緣圖案170可穿透緩衝器圖案BP的上部部分且可在第三方向D3上延伸。線絕緣圖案170可具有在第三方向D3上延伸的條形狀。舉例而言，線絕緣圖案170可包含氧化矽、氮化矽及/或氮氧化矽或者由氧化矽、氮化矽及/或氮氧化矽形成。除了上述差異之外，根據本實施例的半導體裝置的其他組件及特徵可與參照圖1至圖5闡述的半導體裝置的對應組件及特徵相同或實質上相同。
圖24是與圖1所示部分「P1」對應的平面圖，以示出根據本發明概念一些實施例的半導體裝置。圖25是沿著圖24所示線A-A’截取的剖視圖，且圖26是沿著圖24所示線B-B’截取的剖視圖。沿著圖24所示線C-C’及D-D’截取的剖視圖可與圖5相同或實質上相同。在下文中，出於易於及便於闡釋的目的，將主要闡述本實施例與參照圖1至圖5闡述的實施例之間的差異。
參照圖24至圖26，參照圖1至圖5闡述的緩衝器圖案BP可被稱為第一緩衝器圖案BP1。在一些實施例中，在基板100的邊界區BR上可設置有第二緩衝器圖案BP2，且第二緩衝器圖案BP2可設置於第一緩衝器圖案BP1與周邊主動圖案PACT之間。第二緩衝器圖案BP2可為基板100的在第四方向D4上自基板100突出的一部分。舉例而言，可藉由將基板100的上部部分圖案化來形成第二緩衝器圖案BP2。第二緩衝器圖案BP2可穿透邊界絕緣圖案150。舉例而言，第二緩衝器圖案BP2可具有在第二方向D2上延伸的線形狀。
在一些實施例中，虛設絕緣圖案140、第一緩衝器圖案BP1、邊界絕緣圖案150及第二緩衝器圖案BP2可設置於單元主動圖案CACT與周邊主動圖案PACT之間。第一緩衝器圖案BP1可設置於虛設絕緣圖案140與邊界絕緣圖案150之間。虛設絕緣圖案140可設置於第一緩衝器圖案BP1與單元主動圖案CACT之間，且邊界絕緣圖案150可設置於第一緩衝器圖案BP1與周邊主動圖案PACT之間。第二緩衝器圖案BP2可穿透邊界絕緣圖案150且可設置於第一緩衝器圖案BP1與周邊主動圖案PACT之間。
字元線WL可設置於基板100的單元區CR上且可與單元主動圖案CACT以及單元裝置隔離圖案130C1及130C2相交。字元線WL中的一或多條字元線WL可在第一方向D1上延伸，以與第一緩衝器圖案BP1相交。在一些實施例中，第二緩衝器圖案BP2可與字元線WL間隔開。舉例而言，第二緩衝器圖案BP2可不接觸字元線WL。
第一層間絕緣層400可覆蓋單元區CR上的字元線WL、位元線BL及第一緩衝器圖案BP1且可延伸至邊界區BR上以覆蓋邊界絕緣圖案150及第二緩衝器圖案BP2。第一層間絕緣層400可延伸至周邊區PR上且可覆蓋周邊字元線PWL。舉例而言，第一層間絕緣層400可接觸周邊字元線PWL的側表面及頂表面。
除上述差異之外，根據本實施例的半導體裝置的其他組件及特徵可與參照圖1至圖5闡述的半導體裝置的對應組件及特徵相同或實質上相同。
根據本發明概念的實施例，具有較單元主動圖案的大小大的大小（例如，較單元主動圖案的寬度/高度大的寬度/高度）的緩衝器圖案可設置於邊界絕緣圖案與單元主動圖案之間及/或邊界絕緣圖案中。在此種情形中，對於抑制或防止由邊界絕緣圖案引起的應變影響單元主動圖案可能是有益的，且因此可防止/改善單元主動圖案的彎曲現象。另外，可不在邊界絕緣圖案與單元主動圖案之間附加地形成具有與單元主動圖案的寬度相等的寬度的虛設單元主動圖案，或者可將虛設單元主動圖案的數目最小化。因此，可容易地減小半導體裝置的晶片大小。因此，本發明概念的實施例可提供能夠將單元主動圖案的圖案缺陷最小化且能夠容易地減小晶片大小的半導體裝置以及製造所述半導體裝置的方法。
儘管已參照示例性實施例闡述了本發明概念，然而對於熟習此項技術者將顯而易見的是，在不背離本發明概念的精神及範圍的條件下可作出各種改變及潤飾。因此，應理解，上述實施例不是限制性的，而是例示性的。因此，本發明概念的範圍將由所附申請專利範圍及其等效範圍所許可的最廣範圍的解釋來確定，且不應受到前述說明的約束或限制。
1: 單元區塊 2:周邊區塊/第一周邊區塊 3:周邊區塊/第二周邊區塊 4:周邊區塊/第三周邊區塊 5:周邊區塊/第四周邊區塊 100:基板 100L、130B1、130B2、130T1_B、130T2_B、140B、140T_B、150B、150T_B、160B、160T_B:底表面 110B:緩衝器罩幕圖案 110C:單元罩幕圖案 110P:周邊罩幕圖案 120B:第一罩幕圖案 120C:修整罩幕圖案 120OP:開口 120P:第二罩幕圖案 130C1:第一單元裝置隔離圖案/單元裝置隔離圖案 130C2:第二單元裝置隔離圖案/單元裝置隔離圖案 130T1:第一單元溝渠/單元溝渠 130T2:第二單元溝渠/單元溝渠 140:虛設絕緣圖案 140T:虛設溝渠 150:邊界絕緣圖案 150T:邊界溝渠 160:周邊裝置隔離圖案 160T:周邊溝渠 170:線絕緣圖案 305:絕緣層 309:儲存節點歐姆層 311:擴散障壁圖案 321:第一子間隔件 325:第二子間隔件 330:多晶矽圖案 331:歐姆圖案 332:含金屬圖案 337:位元線頂蓋圖案 341:下部填充絕緣層 350:支撐圖案 358:第一頂蓋圖案 360:第二頂蓋圖案 370:蝕刻停止層 400:第一層間絕緣層 410:周邊接觸件 420:周邊內連線走線 500:第二層間絕緣層 A-A’、B-B’、C-C’、D-D’、E-E’:線 ACR:主動單元區 AG:空氣隙 BC:儲存節點接觸件 BE:下部電極 BL:位元線 BP:緩衝器圖案 BP1:第一緩衝器圖案 BP2:第二緩衝器圖案 BP_W、CACT_W、DACT_W、PACT_W:寬度 BR:邊界區 CA:電容器 CACT:單元主動圖案 CAP:單元閘極頂蓋圖案 CR:單元區 D1:第一方向 D2:第二方向 D3:第三方向 D4:第四方向 DACT:虛設單元主動圖案 DC:位元線接觸件 DCR:虛設單元區 DL:介電層 GE:單元閘極電極 GI:單元閘極介電圖案 GSP:周邊閘極間隔件 LP:著陸墊 P1:部分 PACT:周邊主動圖案 PCAP:周邊閘極頂蓋圖案 PGE:周邊閘極電極 PGI:周邊閘極介電圖案 PR:周邊區 PWL:周邊字元線 S/A:感測放大器 SD1:第一摻雜劑注入區 SD2:第二摻雜劑注入區 SP:位元線間隔件 SS1:上部支撐圖案 SS2:下部支撐圖案 SWD:子字元線驅動器 TE:上部電極 W1:第一寬度 W2:第二寬度 W3:第三寬度 W4:第四寬度 WL:字元線
鑒於附圖及所附詳細說明，本發明概念將變得更加顯而易見。 圖1是示出根據本發明概念一些實施例的半導體裝置的方塊圖。 圖2是與圖1所示部分「P1」對應的平面圖，以示出根據本發明概念一些實施例的半導體裝置。 圖3是沿著圖2所示線A-A’截取的剖視圖。 圖4是沿著圖2所示線B-B’截取的剖視圖。 圖5是沿著圖2所示線C-C’及D-D’截取的剖視圖。 圖6、圖10及圖14是與圖1所示部分「P1」對應的平面圖，以示出根據本發明概念一些實施例的製造半導體裝置的方法。 圖7、圖11及圖15分別是沿著圖6、圖10及圖14所示線A-A’截取的剖視圖。 圖8、圖12及圖16分別是沿著圖6、圖10及圖14所示線B-B’截取的剖視圖。 圖9、圖13及圖17分別是沿著圖6、圖10及圖14所示線C-C’及D-D’截取的剖視圖。 圖18是與圖1所示部分「P1」對應的平面圖，以示出根據本發明概念一些實施例的半導體裝置。 圖19是沿著圖18所示線A-A’截取的剖視圖。 圖20是沿著圖18所示線B-B’截取的剖視圖。 圖21是沿著圖18所示線C-C’、D-D’及E-E’截取的剖視圖。 圖22是與圖1所示部分「P1」對應的平面圖，以示出根據本發明概念一些實施例的半導體裝置。 圖23是沿著圖22所示線C-C’及D-D’截取的剖視圖。 圖24是與圖1所示部分「P1」對應的平面圖，以示出根據本發明概念一些實施例的半導體裝置。 圖25是沿著圖24所示線A-A’截取的剖視圖。 圖26是沿著圖24所示線B-B’截取的剖視圖。
100:基板
100L、130B1、130B2、140B、150B、160B:底表面
130C1:第一單元裝置隔離圖案/單元裝置隔離圖案
130C2:第二單元裝置隔離圖案/單元裝置隔離圖案
140:虛設絕緣圖案
150:邊界絕緣圖案
160:周邊裝置隔離圖案
305:絕緣層
321:第一子間隔件
325:第二子間隔件
330:多晶矽圖案
331:歐姆圖案
332:含金屬圖案
337:位元線頂蓋圖案
350:支撐圖案
370:蝕刻停止層
400:第一層間絕緣層
410:周邊接觸件
420:周邊內連線走線
500:第二層間絕緣層
A-A’:線
ACR:主動單元區
AG:空氣隙
BE:下部電極
BL:位元線
BP:緩衝器圖案
BP_W、CACT_W、PACT_W:寬度
BR:邊界區
CA:電容器
CACT:單元主動圖案
CAP:單元閘極頂蓋圖案
CR:單元區
D1:第一方向
D2:第二方向
D4:第四方向
DCR:虛設單元區
DL:介電層
GE:單元閘極電極
GI:單元閘極介電圖案
GSP:周邊閘極間隔件
PACT:周邊主動圖案
PCAP:周邊閘極頂蓋圖案
PGE:周邊閘極電極
PGI:周邊閘極介電圖案
PR:周邊區
PWL:周邊字元線
SP:位元線間隔件
SS1:上部支撐圖案
SS2:下部支撐圖案
TE:上部電極
W1:第一寬度/寬度
W2:第二寬度/寬度
W3:第三寬度
W4:第四寬度
WL:字元線

Claims (19)

  1. 一種半導體裝置，包括：基板，包括單元區、周邊區以及位於所述單元區與所述周邊區之間的邊界區；單元主動圖案，位於所述基板的所述單元區上；周邊主動圖案，位於所述基板的所述周邊區上；邊界絕緣圖案，設置於所述基板的所述邊界區上且設置於所述單元主動圖案與所述周邊主動圖案之間；以及緩衝器圖案，設置於所述基板的所述單元區上且設置於所述邊界絕緣圖案與所述單元主動圖案之間；以及字元線，位於所述基板的所述單元區上，其中所述緩衝器圖案在與所述基板的頂表面平行的第一方向上的寬度大於所述單元主動圖案中的每一者在所述第一方向上的寬度，且其中所述字元線與所述單元主動圖案及所述緩衝器圖案相交。
  2. 如請求項1所述的半導體裝置，其中所述緩衝器圖案具有在第二方向上延伸的線形狀，所述第二方向與所述基板的所述頂表面平行且與所述第一方向相交，且其中所述單元主動圖案中的每一者具有在第三方向上延伸的條形狀，所述第三方向與所述基板的所述頂表面平行且與所述第一方向及所述第二方向相交。
  3. 如請求項2所述的半導體裝置，其中所述緩衝器圖案的所述寬度小於所述周邊主動圖案中的每一者在所述第一方向上的寬度。
  4. 如請求項2所述的半導體裝置，更包括：至少一個虛設單元主動圖案，位於所述緩衝器圖案與所述單元主動圖案之間，其中所述緩衝器圖案的所述寬度大於所述至少一個虛設單元主動圖案在所述第一方向上的寬度。
  5. 如請求項4所述的半導體裝置，其中所述至少一個虛設單元主動圖案具有在所述第三方向上延伸的條形狀。
  6. 如請求項2所述的半導體裝置，更包括：線絕緣圖案，設置於所述緩衝器圖案中，其中所述線絕緣圖案穿透所述緩衝器圖案的上部部分且在所述第三方向上延伸。
  7. 如請求項1所述的半導體裝置，更包括：單元裝置隔離圖案，在所述基板的所述單元區上設置於所述單元主動圖案之間；以及虛設絕緣圖案，在所述基板的所述單元區上設置於所述緩衝器圖案與所述單元主動圖案之間，其中所述虛設絕緣圖案的底表面位於較所述單元裝置隔離圖案的底表面低的高度處。
  8. 如請求項7所述的半導體裝置，其中所述緩衝器圖 案設置於所述虛設絕緣圖案與所述邊界絕緣圖案之間。
  9. 如請求項8所述的半導體裝置，其中所述邊界絕緣圖案的底表面位於較所述單元裝置隔離圖案的所述底表面低的高度處。
  10. 如請求項9所述的半導體裝置，其中所述虛設絕緣圖案在所述第一方向上的寬度小於所述邊界絕緣圖案在所述第一方向上的寬度。
  11. 如請求項7所述的半導體裝置，其中所述單元裝置隔離圖案包括第一單元裝置隔離圖案及第二單元裝置隔離圖案，其中所述第一單元裝置隔離圖案中的每一者在所述第一方向上的第一寬度大於所述第二單元裝置隔離圖案中的每一者在所述第一方向上的第二寬度，且其中所述虛設絕緣圖案在所述第一方向上的第三寬度大於所述第二單元裝置隔離圖案中的每一者的所述第二寬度。
  12. 如請求項11所述的半導體裝置，其中所述虛設絕緣圖案的所述第三寬度等於或大於所述第一單元裝置隔離圖案中的每一者的所述第一寬度。
  13. 如請求項11所述的半導體裝置，其中所述虛設絕緣圖案的所述第三寬度小於所述邊界絕緣圖案在所述第一方向上的第四寬度。
  14. 如請求項1所述的半導體裝置，其中所述字元線 在所述第一方向上延伸且在與所述第一方向相交的第二方向上彼此間隔開，且其中所述第二方向與所述基板的所述頂表面平行。
  15. 如請求項14所述的半導體裝置，其中所述緩衝器圖案具有在所述第二方向上延伸的線形狀，且其中所述字元線中的一或多條字元線與所述緩衝器圖案相交。
  16. 如請求項1所述的半導體裝置，其中所述字元線穿透所述單元主動圖案的上部部分及所述緩衝器圖案的上部部分。
  17. 如請求項1所述的半導體裝置，其中所述字元線中的每一者包括：閘極電極，穿透所述單元主動圖案中的對應的單元主動圖案的上部部分及所述緩衝器圖案的上部部分；以及閘極頂蓋圖案，位於所述閘極電極的頂表面上，其中所述閘極頂蓋圖案的頂表面與所述對應的單元主動圖案的頂表面及所述緩衝器圖案的頂表面實質上共面。
  18. 如請求項1所述的半導體裝置，更包括：附加緩衝器圖案，設置於所述緩衝器圖案與所述周邊主動圖案之間且穿透所述邊界絕緣圖案，其中所述附加緩衝器圖案與所述字元線間隔開。
  19. 一種半導體裝置，包括： 基板，包括單元區及周邊區；單元主動圖案，位於所述基板的所述單元區上；周邊主動圖案，位於所述基板的所述周邊區上；緩衝器圖案，在所述基板上設置於所述單元主動圖案與所述周邊主動圖案之間；以及字元線，設置於所述基板的所述單元區上且在與所述基板的頂表面平行的第一方向上延伸，其中所述字元線與所述單元主動圖案及所述緩衝器圖案相交。
TW110147207A 2021-04-30 2021-12-16 半導體裝置 TWI799010B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0056324 2021-04-30
KR1020210056324A KR20220149828A (ko) 2021-04-30 2021-04-30 반도체 소자

Publications (2)

Publication Number Publication Date
TW202245150A TW202245150A (zh) 2022-11-16
TWI799010B true TWI799010B (zh) 2023-04-11

Family

ID=83758679

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110147207A TWI799010B (zh) 2021-04-30 2021-12-16 半導體裝置

Country Status (4)

Country Link
US (1) US11903187B2 (zh)
KR (1) KR20220149828A (zh)
CN (1) CN115274648A (zh)
TW (1) TWI799010B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220149828A (ko) * 2021-04-30 2022-11-09 삼성전자주식회사 반도체 소자
KR20220168435A (ko) * 2021-06-16 2022-12-23 삼성전자주식회사 집적회로 장치
TWI847378B (zh) * 2022-11-21 2024-07-01 南亞科技股份有限公司 半導體結構及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110183488A1 (en) * 2010-01-26 2011-07-28 Elpida Memory, Inc. Semiconductor device and method of fabricating the same
TW201724590A (zh) * 2015-09-25 2017-07-01 英特爾股份有限公司 具有自對準通孔的高密度記憶體陣列
US20200381290A1 (en) * 2017-01-06 2020-12-03 Micron Technology, Inc. Integrated Memory, Integrated Assemblies, and Methods of Forming Memory Arrays

Family Cites Families (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4022941A (en) 1974-06-27 1977-05-10 Union Carbide Corporation Organosilicone polymers in polyurethane foams for carpet backing
US4215275A (en) 1977-12-07 1980-07-29 Luxtron Corporation Optical temperature measurement technique utilizing phosphors
DE2914351A1 (de) 1979-04-09 1980-10-30 Licinvest Ag Bildbetrachtungsgeraet
ZA8231B (en) 1981-01-09 1982-11-24 Roussel Uclaf New 11 -substituted steroid derivatives, their preparation, their use as medicaments, the compositions containing them and the new intermediates thus obtained
US4425384A (en) 1981-04-27 1984-01-10 Shell Oil Company Polymer-reinforcing compositions and their preparation
US5073012A (en) 1988-02-12 1991-12-17 Donnelly Corporation Anti-scatter, ultraviolet protected, anti-misting, electro-optical assemblies
DE4005494C2 (de) 1989-02-21 1994-10-20 Canon Kk Halbleiter-Vorrichtung sowie Bildlesegerät mit dieser Halbleitervorrichtung mit optimierten elektrischen Eigenschaften
US5243202A (en) 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
US5111497A (en) 1990-09-17 1992-05-05 Raychem Corporation Alarm and test system for a digital added main line
US5590345A (en) 1990-11-13 1996-12-31 International Business Machines Corporation Advanced parallel array processor(APAP)
JP3556679B2 (ja) 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
JP2845303B2 (ja) 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
ATE293011T1 (de) 1991-11-22 2005-04-15 Affymetrix Inc A Delaware Corp Kombinatorische strategien für die polymersynthese
US6974453B2 (en) 1993-05-10 2005-12-13 Arthrocare Corporation Dual mode electrosurgical clamping probe and related methods
US5589563A (en) 1992-04-24 1996-12-31 The Polymer Technology Group Surface-modifying endgroups for biomedical polymers
US5818095A (en) 1992-08-11 1998-10-06 Texas Instruments Incorporated High-yield spatial light modulator with light blocking layer
US6896674B1 (en) 1993-05-10 2005-05-24 Arthrocare Corporation Electrosurgical apparatus having digestion electrode and methods related thereto
US5863823A (en) 1993-07-12 1999-01-26 Peregrine Semiconductor Corporation Self-aligned edge control in silicon on insulator
US6864570B2 (en) 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US5798042A (en) 1994-03-07 1998-08-25 Regents Of The University Of California Microfabricated filter with specially constructed channel walls, and containment well and capsule constructed with such filters
US6541580B1 (en) 1995-03-31 2003-04-01 Carnegie Mellon University Atom or group transfer radical polymerization
US6837888B2 (en) 1995-06-07 2005-01-04 Arthrocare Corporation Electrosurgical probe with movable return electrode and methods related thereto
US6837887B2 (en) 1995-06-07 2005-01-04 Arthrocare Corporation Articulated electrosurgical probe and methods
JPH1022462A (ja) 1996-06-28 1998-01-23 Sharp Corp 半導体装置及びその製造方法
US6088070A (en) 1997-01-17 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
US7582575B2 (en) 1998-02-05 2009-09-01 Asm Japan K.K. Method for forming insulation film
US7351470B2 (en) 1998-02-19 2008-04-01 3M Innovative Properties Company Removable antireflection film
US6339604B1 (en) 1998-06-12 2002-01-15 General Scanning, Inc. Pulse control in laser systems
US6850312B2 (en) 1999-03-16 2005-02-01 Alien Technology Corporation Apparatuses and methods for flexible displays
EP1157421A1 (en) 1999-02-05 2001-11-28 Alien Technology Corporation Apparatuses and methods for forming assemblies
US6917525B2 (en) 2001-11-27 2005-07-12 Nanonexus, Inc. Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
US7537197B2 (en) 1999-07-20 2009-05-26 Sri International Electroactive polymer devices for controlling fluid flow
US7012053B1 (en) 1999-10-22 2006-03-14 The Procter & Gamble Company Fabric care composition and method comprising a fabric care polysaccharide and wrinkle control agent
US6340878B1 (en) 1999-10-22 2002-01-22 Motorola, Inc. Silicon equivalent PTC circuit
US6716895B1 (en) 1999-12-15 2004-04-06 C.R. Bard, Inc. Polymer compositions containing colloids of silver salts
US6721597B1 (en) 2000-09-18 2004-04-13 Cameron Health, Inc. Subcutaneous only implantable cardioverter defibrillator and optional pacer
US7194309B2 (en) 2000-09-18 2007-03-20 Cameron Health, Inc. Packaging technology for non-transvenous cardioverter/defibrillator devices
US7916013B2 (en) 2005-03-21 2011-03-29 Greatbatch Ltd. RFID detection and identification system for implantable medical devices
US6976647B2 (en) 2001-06-05 2005-12-20 Elan Pharma International, Limited System and method for milling materials
FR2825914B1 (fr) 2001-06-14 2003-09-19 Oreal Composition a base d'huile siliconee structuree sous forme rigide, notamment pour une utilisation cosmetique
DE10228768A1 (de) 2001-06-28 2003-01-16 Samsung Electronics Co Ltd Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren
US6592999B1 (en) 2001-07-31 2003-07-15 Ppg Industries Ohio, Inc. Multi-layer composites formed from compositions having improved adhesion, coating compositions, and methods related thereto
US20030068375A1 (en) 2001-08-06 2003-04-10 Curtis Wright Pharmaceutical formulation containing gelling agent
US6815781B2 (en) 2001-09-25 2004-11-09 Matrix Semiconductor, Inc. Inverted staggered thin film transistor with salicided source/drain structures and method of making same
WO2003028542A2 (en) 2001-10-02 2003-04-10 Arthrocare Corporation Apparatus and methods for electrosurgical removal and digestion of tissue
US6756633B2 (en) 2001-12-27 2004-06-29 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with horizontally oriented floating gate edges
US7064579B2 (en) 2002-07-08 2006-06-20 Viciciv Technology Alterable application specific integrated circuit (ASIC)
US7884349B2 (en) 2002-08-02 2011-02-08 Unity Semiconductor Corporation Selection device for re-writable memory
US9793523B2 (en) 2002-08-09 2017-10-17 Sapurast Research Llc Electrochemical apparatus with barrier layer protected substrate
US8021778B2 (en) 2002-08-09 2011-09-20 Infinite Power Solutions, Inc. Electrochemical apparatus with barrier layer protected substrate
KR100481209B1 (ko) 2002-10-01 2005-04-08 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법
IL152486A0 (en) 2002-10-25 2003-05-29 Meir Eini Alcohol-free cosmetic and pharmaceutical foam carrier
US9265725B2 (en) 2002-10-25 2016-02-23 Foamix Pharmaceuticals Ltd. Dicarboxylic acid foamable vehicle and pharmaceutical compositions thereof
US7704518B2 (en) 2003-08-04 2010-04-27 Foamix, Ltd. Foamable vehicle and pharmaceutical compositions thereof
US6991671B2 (en) 2002-12-09 2006-01-31 Advanced Technology Materials, Inc. Rectangular parallelepiped fluid storage and dispensing vessel
RU2345384C2 (ru) 2003-02-27 2009-01-27 Джей Пи ЛЭБОРЭТОРИЗ ИНК. Персональный и территориальный самопоказывающий предупреждающий радиационный дозиметр моментального действия
US7467003B2 (en) 2003-12-05 2008-12-16 Dexcom, Inc. Dual electrode system for a continuous analyte sensor
US8795693B2 (en) 2003-08-04 2014-08-05 Foamix Ltd. Compositions with modulating agents
KR100511921B1 (ko) 2003-11-21 2005-09-05 주식회사 하이닉스반도체 반도체 소자의 워드라인 스페이서 형성방법
US20050167777A1 (en) 2004-01-30 2005-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Microelectronic device with active layer bumper
US9368775B2 (en) 2004-02-06 2016-06-14 Polyplus Battery Company Protected lithium electrodes having porous ceramic separators, including an integrated structure of porous and dense Li ion conducting garnet solid electrolyte layers
US7225518B2 (en) 2004-02-23 2007-06-05 Boston Scientific Scimed, Inc. Apparatus for crimping a stent assembly
US8183665B2 (en) 2005-11-15 2012-05-22 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
ATE517368T1 (de) 2005-05-16 2011-08-15 Donnelly Corp Fahrzeugspiegelanordnung mit zeichen am reflektierenden teil
US8077536B2 (en) 2008-08-05 2011-12-13 Zeno Semiconductor, Inc. Method of operating semiconductor memory device with floating body transistor using silicon controlled rectifier principle
US8194451B2 (en) 2007-11-29 2012-06-05 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US7964107B2 (en) 2007-02-08 2011-06-21 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning
KR100870323B1 (ko) 2007-06-29 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR101286644B1 (ko) 2007-11-08 2013-07-22 삼성전자주식회사 더미 게이트부를 포함한 반도체 소자 및 그 제조방법
US7888168B2 (en) 2007-11-19 2011-02-15 Applied Materials, Inc. Solar cell contact formation process using a patterned etchant material
WO2010054261A1 (en) 2008-11-07 2010-05-14 Seeo, Inc Multiple electrolyte electrochemical cells
KR100935198B1 (ko) 2008-03-27 2010-01-06 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
US8350330B2 (en) 2008-05-08 2013-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy pattern design for reducing device performance drift
KR20090117317A (ko) 2008-05-09 2009-11-12 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
US8027215B2 (en) 2008-12-19 2011-09-27 Unity Semiconductor Corporation Array operation using a schottky diode as a non-ohmic isolation device
US8837545B2 (en) 2009-04-13 2014-09-16 Soraa Laser Diode, Inc. Optical device structure using GaN substrates and growth structures for laser applications
US9531164B2 (en) 2009-04-13 2016-12-27 Soraa Laser Diode, Inc. Optical device structure using GaN substrates for laser applications
US8242522B1 (en) 2009-05-12 2012-08-14 Soraa, Inc. Optical device structure using non-polar GaN substrates and growth structures for laser applications in 481 nm
US8294179B1 (en) 2009-04-17 2012-10-23 Soraa, Inc. Optical device structure using GaN substrates and growth structures for laser applications
US8634442B1 (en) 2009-04-13 2014-01-21 Soraa Laser Diode, Inc. Optical device structure using GaN substrates for laser applications
US8254425B1 (en) 2009-04-17 2012-08-28 Soraa, Inc. Optical device structure using GaN substrates and growth structures for laser applications
US8355418B2 (en) 2009-09-17 2013-01-15 Soraa, Inc. Growth structures and method for forming laser diodes on {20-21} or off cut gallium and nitrogen containing substrates
KR20120051919A (ko) 2010-11-15 2012-05-23 에스케이하이닉스 주식회사 Ｍｏｓ 트랜지스터를 포함하는 반도체 장치
KR20130089120A (ko) * 2012-02-01 2013-08-09 에스케이하이닉스 주식회사 미세 패턴들을 포함하는 반도체 소자 제조방법
JP6262060B2 (ja) * 2014-04-03 2018-01-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10121553B2 (en) 2015-09-30 2018-11-06 Sunrise Memory Corporation Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays
US9842651B2 (en) 2015-11-25 2017-12-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin film transistor strings
KR102535855B1 (ko) 2016-02-01 2023-05-24 에스케이하이닉스 주식회사 반도체 장치
US10134748B2 (en) 2016-11-29 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Cell boundary structure for embedded memory
KR102282136B1 (ko) 2017-07-07 2021-07-27 삼성전자주식회사 반도체 장치
US10354924B2 (en) 2017-08-30 2019-07-16 Macronix International Co., Ltd. Semiconductor memory device and method of manufacturing the same
US11189628B2 (en) * 2018-06-26 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Trench gate high voltage transistor for embedded memory
US11264396B2 (en) * 2019-05-31 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-type high voltage devices fabrication for embedded memory
KR20220149828A (ko) * 2021-04-30 2022-11-09 삼성전자주식회사 반도체 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110183488A1 (en) * 2010-01-26 2011-07-28 Elpida Memory, Inc. Semiconductor device and method of fabricating the same
TW201724590A (zh) * 2015-09-25 2017-07-01 英特爾股份有限公司 具有自對準通孔的高密度記憶體陣列
US20200381290A1 (en) * 2017-01-06 2020-12-03 Micron Technology, Inc. Integrated Memory, Integrated Assemblies, and Methods of Forming Memory Arrays

Also Published As

Publication number Publication date
US11903187B2 (en) 2024-02-13
TW202245150A (zh) 2022-11-16
CN115274648A (zh) 2022-11-01
US20220352178A1 (en) 2022-11-03
KR20220149828A (ko) 2022-11-09

Similar Documents

Publication Publication Date Title
JP7292027B2 (ja) 垂直型メモリ装置
TWI799010B (zh) 半導體裝置
KR101585215B1 (ko) 사이즈가 구별되는 2종의 콘택 홀을 1회 포토 공정으로 형성하는 반도체 소자의 제조방법
KR101610831B1 (ko) 비트 라인 배선이 비트 라인 콘택 상에서 그 폭이 확장되고 그 레벨이 낮아지는 반도체 소자 및 그 제조방법
KR100912965B1 (ko) 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법
KR100869353B1 (ko) 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법
US7470586B2 (en) Memory cell having bar-shaped storage node contact plugs and methods of fabricating same
US11800702B2 (en) Method of forming a memory device
KR102693515B1 (ko) 집적회로 소자
CN1507034A (zh) 用于制造具有在位线方向延伸的接触体的半导体器件的方法
KR20090068761A (ko) 반도체 소자의 수직 채널 트랜지스터 형성 방법
US9123576B2 (en) Semiconductor device and method for manufacturing the same
KR100699915B1 (ko) 반도체 장치 및 그 제조 방법
US11557596B2 (en) Semiconductor memory device
CN101414581A (zh) 半导体器件和制造该半导体器件的方法
TWI795747B (zh) 半導體元件
KR20060108432A (ko) 디램 장치 및 그 형성방법
US20230209814A1 (en) Semiconductor device and method of fabricating the same
US20230284430A1 (en) Semiconductor apparatus and method of manufacturing the same
US20240107743A1 (en) Semiconductor device
US20240260256A1 (en) Semiconductor devices and manufacturing methods for the same
KR20070111795A (ko) 콘택 구조물 및 그 제조 방법
TW202318406A (zh) 半導體裝置
KR20230111477A (ko) 반도체 메모리 소자
KR20240063670A (ko) 반도체 장치 및 그 제조 방법