TW202318406A - 半導體裝置 - Google Patents

Abstract

一種半導體裝置包括：基底，包括主動胞元區、邊界區以及位於主動胞元區與邊界區之間的虛設胞元區；位元線，設置於主動胞元區上，在第一方向上延伸且在第二方向上彼此間隔開，所述位元線包括在第二方向上交替排列的第一位元線與第二位元線；位元線接墊，在邊界區上在第二方向上彼此間隔開，所述第二位元線在第一方向上延伸至虛設胞元區及邊界區且分別連接至位元線接墊；以及絕緣分離圖案，位於邊界區上且位於位元線接墊之間。絕緣分離圖案的一部分在邊界區上延伸至第二位元線之間的區中且與對應的第一位元線的端部部分接觸。

Description

半導體裝置

[相關申請案的交叉參考] 本專利申請案主張於2021年10月15日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0137810號的優先權，所述韓國專利申請案的全部內容併入本案供參考。

本揭露是有關於一種半導體裝置及其製作方法，且具體而言是有關於一種半導體記憶體裝置及其製作方法。

由於半導體裝置的小大小、多功能及/或低成本的特性，半導體裝置被認為是電子工業中的重要元件。半導體裝置被分成用於儲存資料的半導體記憶體裝置、用於處理資料的半導體邏輯裝置以及包括記憶體元件及邏輯元件二者的混合半導體裝置。

由於對具有快速度及/或低功耗的電子裝置的需求增加，半導體裝置以快速操作速度及/或低操作電壓操作，且半導體裝置的積體密度增大。然而，半導體裝置的積體密度的增大可能導致半導體裝置的可靠性劣化。另外，隨著電子工業的高度發展，對高度可靠的半導體裝置的需求日益增加。因此，正在進行許多研究以達成高度可靠的半導體裝置。

本發明概念的實施例提供一種具有改善的電性特性的半導體裝置及其製作方法。

本發明概念的實施例提供一種具有改善的可靠性的半導體裝置及其製作方法。

根據本發明概念的實施例，一種半導體裝置可包括：基底，包括主動胞元區、邊界區以及位於所述主動胞元區與所述邊界區之間的虛設胞元區；位元線，位於所述基底的所述主動胞元區上，所述位元線在第一方向上延伸且在與所述第一方向交叉的第二方向上彼此間隔開，所述位元線包括在所述第二方向上交替排列的第一位元線與第二位元線；位元線接墊，設置於所述基底的所述邊界區上且在所述第二方向上彼此間隔開，所述第二位元線在所述第一方向上延伸至所述虛設胞元區及所述邊界區且分別連接至所述位元線接墊；以及絕緣分離圖案，設置於所述基底的所述邊界區上且位於所述位元線接墊中的兩個相鄰位元線接墊之間。所述絕緣分離圖案的一部分可在所述邊界區上延伸至所述第二位元線中的兩條相鄰第二位元線之間的區中，且所述絕緣分離圖案的所述部分可與所述第一位元線中的對應的第一位元線的端部部分接觸。

根據本發明概念的實施例，一種半導體裝置可包括：基底，包括主動胞元區、邊界區以及位於所述主動胞元區與所述邊界區之間的虛設胞元區；位元線，設置於所述基底的所述主動胞元區上，所述位元線在第一方向上延伸且在與所述第一方向交叉的第二方向上彼此間隔開，所述位元線包括在所述第二方向上交替排列的第一位元線與第二位元線；位元線間隔件，設置於所述位元線中的每一者的側表面上；位元線接墊，設置於所述基底的所述邊界區上且在所述第二方向上彼此間隔開，所述第二位元線在所述第一方向上在所述虛設胞元區及所述邊界區中延伸且分別連接至所述位元線接墊；以及絕緣分離圖案，設置於所述基底的所述邊界區上且位於所述位元線接墊中的兩個相鄰位元線接墊之間。所述絕緣分離圖案可包括第一部分及第二部分，所述第一部分設置於所述兩個相鄰位元線接墊之間，所述第二部分在所述邊界區上延伸至所述第二位元線中的兩條相鄰第二位元線之間的區中。所述絕緣分離圖案的所述第二部分可覆蓋所述第一位元線中的對應的第一位元線的端部部分，且位於所述對應的第一位元線的側表面上的所述位元線間隔件可沿著所述絕緣分離圖案的所述第二部分的側表面延伸。

現將參照附圖更全面地闡述本發明概念的實例性實施例，在附圖中示出實例性實施例。

圖1是示出根據本發明概念實施例的半導體裝置的框圖。

參照圖1，半導體裝置可包括胞元區塊1及設置於胞元區塊1中的每一者周圍的周邊區塊2、3、4及5。半導體裝置可為記憶體裝置，且胞元區塊1中的每一者可包括胞元電路（例如，積體記憶體電路）。周邊區塊2、3、4及5可包括用於胞元電路操作的各種周邊電路。周邊電路可電性連接至胞元電路。應理解，當稱一個元件「連接」或「耦合」至另一元件或位於另一元件「上」時，其可直接連接或耦合至另一元件或位於另一元件上或者可存在中間元件。相比之下，當稱一個元件「直接連接」或「直接耦合」至另一元件或者稱一個元件「接觸」另一元件或「與」另一元件「接觸」時，在接觸點處不存在中間元件。如本文中所使用，被闡述為「電性連接」的組件被配置成使得電訊號可自一個組件被傳遞至另一組件（儘管此種電訊號在被傳遞時強度可能衰減，且可被選擇性地傳遞）。

周邊區塊2、3、4及5可包括被排列成包圍胞元區塊1中的每一者的第一周邊區塊2、第二周邊區塊3、第三周邊區塊4及第四周邊區塊5。第一周邊區塊至第四周邊區塊2、3、4及5中的每一者可包括感測放大器（sense amplifier）（S/A）電路、子字元線驅動器（sub-word line driver，SWD）電路以及用於驅動感測放大器的電源及接地驅動器電路。在實施例中，彼此相對的第一周邊區塊2與第三周邊區塊4可包括感測放大器（S/A）電路，且彼此相對的第二周邊區塊3與第四周邊區塊5可包括子字元線驅動器（SWD）電路。在如圖2所示的實施例中，第一周邊區塊2處的感測放大器（S/A）電路可經由位元線接墊BLPD電性連接至第二位元線BL2，且第三周邊區塊4處的感測放大器（S/A）電路可經由位元線接墊（圖2中未示出）電性連接至第一位元線BL1。第一位元線BL1與第二位元線BL2可具有相同的長度，且可交替排列且分別連接至第三周邊區塊4處的感測放大器（S/A）電路及第一周邊區塊2處的感測放大器（S/A）電路。第二周邊區塊3及第四周邊區塊5可更包括用於驅動感測放大器的電源及接地驅動器電路，但是本發明概念不限於此實例。

圖2是示出根據本發明概念實施例的半導體裝置且與圖1所示部分「PP」對應的平面圖。圖3A、圖3B、圖3C、圖3D及圖3E是分別沿著圖2的線A-A'、B-B'、C-C'、D-D'及E-E'截取的剖視圖。

參照圖2及圖3A至圖3E，可提供基底100。基底100可為半導體基底（例如，矽晶圓、鍺晶圓或矽鍺晶圓）。基底100可包括：主動胞元區ACR，其中設置圖1的每一胞元區塊1；周邊區，其中設置圖1的每一周邊區塊2、3、4或5；邊界區INF，位於主動胞元區ACR與周邊區之間；以及虛設胞元區DCR，位於主動胞元區ACR與邊界區INF之間。

在基底100的主動胞元區ACR上可設置有主動圖案ACT。主動圖案ACT可在與基底100的底表面100L平行的第一方向D1及第二方向D2上彼此間隔開。第一方向D1與第二方向D2可彼此不平行（或者可彼此交叉）。主動圖案ACT中的每一者可為在第三方向D3上延伸的條形狀圖案，第三方向D3平行於基底100的底表面100L但不與第一方向D1及第二方向D2平行（或與第一方向D1及第二方向D2交叉）。主動圖案ACT中的每一者可為基底100的突出部分，所述突出部分在垂直於基底100的底表面100L的第四方向D4上延伸。主動圖案ACT亦可設置於基底100的虛設胞元區DCR及邊界區INF上。

基底100上可設置有裝置隔離層102以界定主動圖案ACT。舉例而言，裝置隔離層102可界定主動圖案ACT中的每一者或者可環繞主動圖案ACT中的每一者的側表面。裝置隔離層102可設置於基底100的主動胞元區ACR、虛設胞元區DCR及邊界區INF上，且可介置於主動圖案ACT之間。裝置隔離層102可由例如氧化矽、氮化矽及/或氮氧化矽中的至少一種形成或者可包含氧化矽、氮化矽及/或氮氧化矽中的至少一種。

基底100的主動胞元區ACR上可設置有穿過主動圖案ACT及裝置隔離層102的字元線WL。字元線WL可在第一方向D1上彼此間隔開且可在第二方向D2上延伸。字元線WL亦可設置於基底100的虛設胞元區DCR上，以在虛設胞元區DCR上穿過主動圖案ACT及裝置隔離層102。在實施例中，字元線WL可為設置於主動圖案ACT及裝置隔離層102中的掩埋字元線。

字元線WL中的每一者可包括：閘極電極GE，穿透主動圖案ACT的上部部分及裝置隔離層102的上部部分；閘極介電圖案GI，介置於閘極電極GE與主動圖案ACT之間以及閘極電極GE與裝置隔離層102之間；以及閘極頂蓋圖案GC，位於閘極電極GE的頂表面上。閘極頂蓋圖案GC的頂表面可與主動圖案ACT的頂表面共面。在實施例中，閘極頂蓋圖案GC的頂表面可位於與主動圖案ACT的頂表面相同的高度處。

閘極電極GE可由導電材料形成或者可包含導電材料。在實施例中，導電材料可為以下中的一種：摻雜半導體材料（例如，摻雜矽或摻雜鍺）、導電金屬氮化物（例如，氮化鈦或氮化鉭）、金屬材料（例如，鎢、鈦或鉭）及金屬半導體化合物（例如，矽化鎢、矽化鈷或矽化鈦）。閘極介電圖案GI可由例如氧化矽、氮化矽及/或氮氧化矽中的至少一種形成或者可包含例如氧化矽、氮化矽及/或氮氧化矽中的至少一種。閘極頂蓋圖案GC可由例如氧化矽、氮化矽及氮氧化矽中的至少一種形成或者可包含例如氧化矽、氮化矽及氮氧化矽中的至少一種。在實施例中，閘極電極GE可由氮化鈦（TiN）形成或者可包含氮化鈦（TiN），且閘極頂蓋圖案GC可包括雙層，所述雙層由摻雜有n型雜質的矽層及氧化矽層構成。

在主動圖案ACT中的每一者中可設置有第一雜質注入區110a及第二雜質注入區110b。第二雜質注入區110b可以第一雜質注入區110a介置於第二雜質注入區110b的方式彼此間隔開。第一雜質注入區110a可設置於一對字元線WL之間，所述一對字元線被設置成穿過主動圖案ACT中的每一者。第二雜質注入區110b可以所述一對字元線WL介置於第二雜質注入區110b之間的方式彼此間隔開。第一雜質注入區110a可包含或者可摻雜有與第二雜質注入區110b相同導電類型的雜質。

在基底100的主動胞元區ACR、虛設胞元區DCR及邊界區INF上可設置有絕緣層120，以覆蓋主動圖案ACT、裝置隔離層102及字元線WL。絕緣層120可由例如氧化矽、氮化矽及氮氧化矽中的至少一種形成或者可包含例如氧化矽、氮化矽及氮氧化矽中的至少一種，且可具有單層式結構或多層式結構。

在基底100的主動胞元區ACR上及絕緣層120上可設置有位元線BL。位元線BL可與字元線WL交叉。位元線BL可在第一方向D1上延伸且可在第二方向D2上彼此間隔開。位元線BL可包括在第二方向D2上交替排列的第一位元線BL1與第二位元線BL2。在實施例中，第一位元線BL1可設置於基底100的主動胞元區ACR上。第二位元線BL2可設置於主動胞元區ACR上且可在第一方向D1上延伸或者延伸至虛設胞元區DCR及邊界區INF。

在邊界區INF上可設置有位元線接墊BLPD且位元線接墊BLPD可在第二方向D2上彼此間隔開。第二位元線BL2可分別連接至位元線接墊BLPD。位元線BL中的每一者可在第二方向D2上具有第一寬度W1，且位元線接墊BLPD中的每一者可在第二方向D2上具有第二寬度W2。第二寬度W2可大於第一寬度W1。在胞元區塊1與第三周邊區塊4之間的區處，第一位元線BL1可連接至位元線接墊（圖2中未示出），所述位元線接墊設置於與周邊區塊4相鄰的介面區上。

位元線BL中的每一者可包括依序堆疊於絕緣層120上的多晶矽圖案130、歐姆圖案132及含金屬圖案134。第一位元線BL1中的每一者的多晶矽圖案130、歐姆圖案132及含金屬圖案134可依序堆疊於主動胞元區ACR的絕緣層120上且可在第一方向D1上延伸。第二位元線BL2中的每一者的多晶矽圖案130、歐姆圖案132及含金屬圖案134可依序堆疊於主動胞元區ACR、虛設胞元區DCR及邊界區INF的絕緣層120上，且可在第一方向D1上延伸。位元線接墊BLPD中的每一者可包括依序堆疊於邊界區INF的絕緣層120上的多晶矽圖案130、歐姆圖案132及含金屬圖案134。多晶矽圖案130可由摻雜多晶矽或未經摻雜的多晶矽形成或者包含摻雜多晶矽或未經摻雜的多晶矽。歐姆圖案132可由金屬矽化物材料中的至少一種形成或者包含金屬矽化物材料中的至少一種。含金屬圖案134可由金屬材料（例如，鎢、鈦及鉭）或導電金屬氮化物（例如，氮化鈦、氮化鉭、氮化鎢）中的至少一種形成或包含金屬材料（例如，鎢、鈦及鉭）或導電金屬氮化物（例如，氮化鈦、氮化鉭、氮化鎢）中的至少一種。在實施例中，第一位元線BL1可設置於主動胞元區ACR、虛設胞元區及介面區上。舉例而言，虛設胞元區及介面區可設置於主動胞元區ACR與第一周邊區塊2之間以及主動胞元區ACR與第三周邊區塊4之間。第一周邊區塊2及第三周邊區塊4可與主動胞元區ACR的相對側相鄰。第一位元線BL1的與第一周邊區塊2相鄰的第一端部部分可僅設置於主動胞元區ACR（如圖2所示）上，且第一位元線BL1的與第一端部部分相對的第二端部部分可連接至與第三周邊區塊4相鄰的位元線接墊。第二位元線BL2可設置於主動胞元區ACR、虛設胞元區及介面區上。第二位元線BL2的與第一周邊區塊2相鄰的第一端部部分可設置於介面區INF上，以連接至位元線接墊BLPD（如圖2所示），且第二位元線BL2的與第一端部部分相對的第二端部部分可設置於主動胞元區ACR上而不延伸至主動胞元區ACR與第三周邊區塊4之間的虛設胞元區及介面區中。為了簡化附圖，圖2示出圖1的作為胞元區塊1與第一周邊區塊2之間的區的部分PP。在圖2中未示出的胞元區塊1與第三周邊區塊4之間的區處，第一位元線BL1的端部部分可設置於與第三周邊區塊4相鄰的介面區上，且第二位元線BL2的端部部分可設置於主動胞元區ACR上而不延伸至與第三周邊區塊4相鄰的虛設胞元區及介面區中。

在位元線BL中的每一者上可依序堆疊有下部頂蓋圖案140及上部頂蓋圖案142。下部頂蓋圖案140可設置於位元線BL中的每一者與上部頂蓋圖案142之間。位於第一位元線BL1中的每一者上的下部頂蓋圖案140及上部頂蓋圖案142可設置於主動胞元區ACR上，以在第一方向D1上延伸或者沿著第一位元線BL1中的每一者的頂表面延伸。位於第二位元線BL2中的每一者上的下部頂蓋圖案140及上部頂蓋圖案142可設置於主動胞元區ACR、虛設胞元區DCR及邊界區INF上，以在第一方向D1上延伸或者沿著第二位元線BL2中的每一者的頂表面延伸。在邊界區INF上，位於第二位元線BL2中的每一者上的下部頂蓋圖案140及上部頂蓋圖案142可延伸至位元線接墊BLPD中的每一者上的區。下部頂蓋圖案140可由氮化物材料（例如，氮化矽）及/或氮氧化物材料（例如，氮氧化矽）中的至少一種形成或者可包含氮化物材料（例如，氮化矽）及/或氮氧化物材料（例如，氮氧化矽）中的至少一種，且上部頂蓋圖案142可由氮化物材料（例如，氮化矽）中的至少一種形成或者可包含氮化物材料（例如，氮化矽）中的至少一種。

在邊界區INF上及位元線接墊BLPD之間可設置有絕緣分離圖案145。在實施例中，絕緣分離圖案145的一部分可延伸至邊界區INF上的第二位元線BL2與虛設胞元區DCR之間的區中。絕緣分離圖案145可包括：第一部分P1，設置於邊界區INF上及位元線接墊BLPD之間；以及第二部分P2，設置於虛設胞元區DCR及邊界區INF上以及第二位元線BL2之間。

絕緣分離圖案145的第二部分P2可在虛設胞元區DCR及邊界區INF上與第二位元線BL2間隔開，且可在虛設胞元區DCR及邊界區INF上在第二位元線BL2之間在第一方向D1上延伸。絕緣分離圖案145的第二部分P2可覆蓋第一位元線BL1中的對應的第一位元線的端部部分（例如，端部部分的側表面）。絕緣分離圖案145的第二部分P2可與所述對應的第一位元線BL1的端部部分（例如，端部部分的側表面）接觸。絕緣分離圖案145的第二部分P2的端部部分可與所述對應的第一位元線BL1的端部部分接觸。絕緣分離圖案145的第二部分P2的端部部分可與所述對應的第一位元線BL1的多晶矽圖案130、歐姆圖案132及含金屬圖案134接觸。在實施例中，所述對應的第一位元線BL1可在主動胞元區ACR上設置於兩條相鄰第二位元線BL2之間而不延伸至虛設胞元區DCR中。絕緣分離圖案145的第二部分P2及所述對應的第一位元線BL1中的每一者可沿著在第一方向D1上延伸的直線延伸，且可在主動胞元區ACR與虛設胞元區DCR之間的邊界處彼此接觸。

絕緣分離圖案145的第二部分P2的側表面可在第一方向D1上與所述對應的第一位元線BL1的側表面對齊。在邊界區INF上的位元線接墊BLPD之間，絕緣分離圖案145的第一部分P1可在第一方向D1上延伸且可與位元線接墊BLPD的側表面接觸。

絕緣分離圖案145的第一部分P1可在第二方向D2上具有第三寬度W3，且絕緣分離圖案145的第二部分P2可在第二方向D2上具有第四寬度W4。第三寬度W3可大於第四寬度W4。第四寬度W4可實質上等於位元線BL中的每一者的第一寬度W1。本文中使用的例如「相同」、「相等」、「平面」或「共面」等用語囊括包括例如由於製造製程而可能發生的變化的近似同一性（near identicality）。除非上下文或其他陳述另有指示，否則在本文中可使用用語「實質上」來強調此含義。

絕緣分離圖案145的第一部分P1可延伸至位元線接墊BLPD上的下部頂蓋圖案140之間及位元線接墊BLPD上的上部頂蓋圖案142之間的區中。絕緣分離圖案145的第一部分P1與上部頂蓋圖案142可彼此接觸而其間不存在任何介面，或者絕緣分離圖案145的第一部分P1與上部頂蓋圖案142可構成單個物體。在實施例中，絕緣分離圖案145的第一部分P1與上部頂蓋圖案142可由彼此相同的材料形成。在實施例中，絕緣分離圖案145的第一部分P1與上部頂蓋圖案142可在整體上形成為單個物體。絕緣分離圖案145的第二部分P2可延伸至第二位元線BL2上的下部頂蓋圖案140之間及第二位元線BL2上的上部頂蓋圖案142之間的區中。絕緣分離圖案145的第二部分P2可與第二位元線BL2上的下部頂蓋圖案140及上部頂蓋圖案142間隔開。

絕緣分離圖案145可由與上部頂蓋圖案142相同的材料（例如，氮化矽）形成或者可包含與上部頂蓋圖案142相同的材料（例如，氮化矽）。絕緣分離圖案145可穿透虛設胞元區DCR及邊界區INF上的絕緣層120且可延伸至基底100及裝置隔離層102中。在實施例中，絕緣分離圖案145可被設置成在虛設胞元區DCR上穿透字元線WL的至少一部分。

在基底100的邊界區INF上可設置有邊界間隔件ILSP，以分別覆蓋位元線接墊BLPD的側表面。絕緣分離圖案145的第一部分P1可自位元線接墊BLPD（即，在第二方向D2上兩個相鄰位元線接墊BLPD）之間的區在第一方向D1上延伸，且可介置於邊界間隔件ILSP之間。在基底100的邊界區INF上可設置有邊界絕緣層IL。邊界絕緣層IL可覆蓋邊界間隔件ILSP的側表面及絕緣分離圖案145的第一部分P1的側表面。

在位元線BL中的每一者下方可設置有位元線接觸件DC且位元線接觸件DC可在第一方向D1上彼此間隔開。位元線接觸件DC中的一些位元線接觸件DC可設置於主動胞元區ACR上，且其他位元線接觸件DC可設置於虛設胞元區DCR上。位元線接觸件DC中的每一者可被設置成穿透多晶矽圖案130及絕緣層120，且可電性連接至主動圖案ACT中的對應主動圖案ACT的第一雜質注入區110a。歐姆圖案132及含金屬圖案134可覆蓋位元線接觸件DC的頂表面。位元線接觸件DC可由以下中的至少一種形成或者可包含以下中的至少一種：摻雜半導體材料（例如，摻雜矽、摻雜鍺等）、導電金屬氮化物（例如，氮化鈦、氮化鉭等）、金屬材料（例如，鎢、鈦、鉭等）及金屬半導體化合物（例如，矽化鎢、矽化鈷、矽化鈦等）。

在位元線BL中的每一者的側表面上可設置有位元線間隔件150。位元線間隔件150可在第一方向D1上沿著位元線BL中的每一者的側表面延伸。位元線間隔件150可自位元線BL中的每一者的側表面延伸至下部頂蓋圖案140的側表面及上部頂蓋圖案142的側表面。

位於第一位元線BL1中的每一者的側表面上的位元線間隔件150可在第一方向D1上延伸，以覆蓋絕緣分離圖案145的第二部分P2的側表面。位於第一位元線BL1中的每一者的側表面上的位元線間隔件150可在第一方向D1上沿著第一位元線BL1中的每一者的側表面及絕緣分離圖案145的第二部分P2的側表面延伸。位於第二位元線BL2中的每一者的側表面上的位元線間隔件150可在第一方向D1上沿著第二位元線BL2中的每一者的側表面延伸。位元線間隔件150可在第一方向D1上自主動胞元區ACR延伸至虛設胞元區DCR及邊界區INF。在邊界區INF上，位元線間隔件150可在第二方向D2上延伸，以覆蓋絕緣分離圖案145的第一部分P1的一部分（例如，側表面）及位元線接墊BLPD中的對應的位元線接墊BLPD的一部分（例如，側表面）。在實施例中，在邊界區INF上，位元線間隔件150可在第二方向D2上延伸，以與絕緣分離圖案145的第一部分P1的所述部分（例如，側表面）及所述對應的位元線接墊BLPD的所述部分（例如，側表面）接觸。

位元線間隔件150可包括依序堆疊於位元線BL中的每一者的側表面上的第一間隔件151、第二間隔件155及第三間隔件157。第一間隔件151及第二間隔件155可設置於絕緣層120上，且第一間隔件151的最底表面及第二間隔件155的最底表面可與絕緣層120的頂表面接觸。第三間隔件157可覆蓋絕緣層120的側表面，且第三間隔件157的最底表面可與基底100的頂表面接觸。第一間隔件至第三間隔件151、155及157可延伸成覆蓋下部頂蓋圖案140的側表面及上部頂蓋圖案142的側表面。第一間隔件151與第三間隔件157可由相同的絕緣材料（例如，氮化矽）形成或者可包含相同的絕緣材料（例如，氮化矽）。在實施例中，第二間隔件155可包含相對於第一間隔件151及第三間隔件157具有蝕刻選擇性的絕緣材料（例如，氧化矽）。在實施例中，第二間隔件155可為空氣間隙區（即，空氣間隙間隔件）。片語「空氣間隙（air gap）」將被理解為包含空氣或除空氣之外的氣體（例如在製造期間可能存在的其他大氣氣體或腔室氣體）的間隙（例如，氣穴（pocket））。「空氣間隙」亦可構成其中沒有或實質上沒有氣體或其他材料的空間。

在位元線接觸件DC中的每一者的側表面上可設置有間隙填充絕緣圖案153。間隙填充絕緣圖案153可由氧化矽、氮化矽及氮氧化矽中的至少一種形成或者可包含氧化矽、氮化矽及氮氧化矽中的至少一種。第一間隔件151可延伸至位元線接觸件DC中的每一者的側表面與間隙填充絕緣圖案153之間的區中，且可進一步延伸至裝置隔離層102與間隙填充絕緣圖案153之間的區中。第一間隔件151與間隙填充絕緣圖案153之間可介置有絕緣襯墊152。間隙填充絕緣圖案153可以絕緣襯墊152介置於間隙填充絕緣圖案153與第一間隔件151之間的方式與第一間隔件151間隔開。絕緣襯墊152的至少一部分可延伸至第一間隔件151與第三間隔件157之間的區中，且可與第二間隔件155的最底表面接觸。間隙填充絕緣圖案153可與第三間隔件157的最底表面接觸。在實施例中，絕緣襯墊152可由氧化矽形成或者可包含氧化矽。

位於第一位元線BL1中的每一者的側表面上的第一間隔件至第三間隔件151、155及157可在第一方向D1上延伸，以面對絕緣分離圖案145的第二部分P2的側表面。舉例而言，第一間隔件至第三間隔件151、155及157可沿著對應的第一位元線BL1的側表面及對應的絕緣分離圖案145的第二部分的側表面延伸。所述對應的第一位元線BL1及所述對應的絕緣分離圖案145可沿著在第一方向D1上延伸的直線延伸。絕緣分離圖案145的第二部分P2的下部部分可延伸至位於第一間隔件至第三間隔件151、155及157下方的區中，且因此，第一間隔件至第三間隔件151、155及157的最底表面可與絕緣分離圖案145的第二部分P2的下部部分接觸。絕緣分離圖案145的第二部分P2的最底表面可位於較第一間隔件至第三間隔件151、155及157的最底表面低的水平高度處。

在彼此相鄰的一對位元線BL之間可設置有儲存節點接觸件BC且儲存節點接觸件BC可在第一方向D1上彼此間隔開。儲存節點接觸件BC可設置於主動胞元區ACR上，且儲存節點接觸件BC中的一些儲存節點接觸件BC可設置於虛設胞元區DCR上。在實施例中，位於虛設胞元區DCR上的儲存節點接觸件BC可在第二位元線BL2中的每一者與絕緣分離圖案145的第二部分P2之間在第一方向D1上彼此間隔開。絕緣分離圖案145的第二部分P2可在虛設胞元區DCR上在儲存節點接觸件BC之間在第一方向D1上延伸。絕緣分離圖案145的第二部分P2可將位於虛設胞元區DCR上的儲存節點接觸件BC的相鄰儲存節點接觸件彼此電性分離。

儲存節點接觸件BC中的每一者可電性連接至主動圖案ACT中的每一者的第二雜質注入區110b中的對應的第二雜質注入區110b。在實施例中，位於虛設胞元區DCR上的儲存節點接觸件BC可與主動圖案ACT電性斷開。儲存節點接觸件BC可由導電材料（例如，摻雜多晶矽或未經摻雜的多晶矽）形成或包含導電材料（例如，摻雜多晶矽或未經摻雜的多晶矽）。在主動胞元區ACR及虛設胞元區DCR上以及儲存節點接觸件BC之間可設置有絕緣柵欄（Insulating fence）。絕緣柵欄與儲存節點接觸件BC可在第一方向D1上在所述一對位元線BL之間或者第二位元線BL2中的每一者與絕緣分離圖案145的第二部分P2之間交替排列。絕緣柵欄可設置於邊界區INF上，以覆蓋儲存節點接觸件BC中的對應儲存節點接觸件BC的側表面或者可與儲存節點接觸件BC中的對應儲存節點接觸件BC的側表面接觸。在實施例中，絕緣柵欄可由氮化矽形成或者可包含氮化矽。

位元線間隔件150可介置於位元線BL中的每一者與儲存節點接觸件BC之間且可延伸至絕緣分離圖案145的第二部分P2與儲存節點接觸件BC之間的區中。

在位於主動胞元區ACR上的儲存節點接觸件BC上可分別設置有搭接墊LP。在實施例中，搭接墊LP可不設置於位於虛設胞元區DCR上的儲存節點接觸件BC上。搭接墊LP可由含金屬材料（例如，鎢）形成或者可包含含金屬材料（例如，鎢）。搭接墊LP中的每一者的上部部分可覆蓋上部頂蓋圖案142的頂表面，且可具有較儲存節點接觸件BC中的每一者大的寬度。搭接墊LP中的每一者的上部部分可相對於儲存節點接觸件BC中的每一者在側向上（例如，在第二方向D2上或在第二方向D2的相反方向上）移位。搭接墊LP中的每一者的上部部分可與位元線BL中的對應一條位元線BL在垂直方向上交疊。儘管未示出，但是儲存節點歐姆層及擴散防止圖案可介置於儲存節點接觸件BC中的每一者與搭接墊LP中的每一者之間。儲存節點歐姆層可由金屬矽化物材料（例如，矽化鈷）中的至少一種形成或者可包含金屬矽化物材料（例如，矽化鈷）中的至少一種。擴散防止圖案可由金屬氮化物材料（例如，氮化鈦及氮化鉭）中的至少一種形成或者可包含金屬氮化物材料（例如，氮化鈦及氮化鉭）中的至少一種。

可設置第一上部絕緣層160以在主動胞元區ACR上填充搭接墊LP之間的空間。第一上部絕緣層160可被設置成部分地穿透上部頂蓋圖案142及下部頂蓋圖案140且與第一間隔件至第三間隔件151、155及157的頂表面接觸。第一上部絕緣層160可延伸至虛設胞元區DCR，以覆蓋位於第二位元線BL2中的每一者上的上部頂蓋圖案142及絕緣分離圖案145的第二部分P2。第一上部絕緣層160可延伸至位於第二位元線BL2中的每一者上的上部頂蓋圖案142與絕緣分離圖案145的第二部分P2之間的區中，且可與位於虛設胞元區DCR上的儲存節點接觸件BC的頂表面接觸。第一上部絕緣層160可由氧化矽、氮化矽及氮氧化矽中的至少一種形成或者可包含氧化矽、氮化矽及氮氧化矽中的至少一種。

可在邊界區INF上設置且可在位元線接墊BLPD上分別設置連接結構CNS。連接結構CNS中的每一者可包括：連接接觸件200，被設置成穿透上部頂蓋圖案142及下部頂蓋圖案140且連接至位元線接墊BLPD中的每一者；以及連接導電線210，設置於連接接觸件200上。連接導電線210可延伸至位於位元線接墊BLPD中的每一者上的上部頂蓋圖案142上的區，且可電性連接至位於周邊區上的周邊電路（例如，圖1的周邊區塊2、3、4及5）。連接接觸件200及連接導電線210可由與搭接墊LP相同的材料形成或者可包含與搭接墊LP相同的材料。連接結構CNS的頂表面（例如，連接導電線210的最頂表面）可與搭接墊LP的最頂表面共面。

第一上部絕緣層160可延伸至邊界區INF，以填充連接結構CNS之間的空間。第一上部絕緣層160可填充連接結構CNS的連接導電線210之間的空間，且第一上部絕緣層160的一部分可延伸至絕緣分離圖案145的第一部分P1中。

可在主動胞元區ACR上設置且可在搭接墊LP上分別設置底部電極BE。底部電極BE可由摻雜多晶矽、金屬氮化物材料（例如氮化鈦）及金屬材料（例如鎢、鋁及銅）中的至少一種形成，或者可包含摻雜多晶矽、金屬氮化物材料（例如氮化鈦）及金屬材料（例如鎢、鋁及銅）中的至少一種。底部電極BE中的每一者可具有圓形柱形狀、中空圓柱形狀或杯形狀。可設置上部支撐圖案182來支撐底部電極BE的上部側表面，且可設置下部支撐圖案180來支撐底部電極BE的下部側表面。上部支撐圖案182及下部支撐圖案180可由絕緣材料（例如，氮化矽、氧化矽及氮氧化矽）中的至少一種形成或者可包含絕緣材料（例如，氮化矽、氧化矽及氮氧化矽）中的至少一種。

蝕刻停止層170可在底部電極BE之間覆蓋第一上部絕緣層160。蝕刻停止層170可由絕緣材料（例如，氮化矽、氧化矽及氮氧化矽）中的至少一種形成或者可包含絕緣材料（例如，氮化矽、氧化矽及氮氧化矽）中的至少一種。可設置介電層175來覆蓋底部電極BE以及上部支撐圖案182及下部支撐圖案180。介電層175可由氧化矽、氮化矽、氮氧化矽及高介電常數介電材料中的至少一種（例如，氧化鉿層）形成或者可包含氧化矽、氮化矽、氮氧化矽及高介電常數介電材料中的至少一種（例如，氧化鉿層）。頂部電極TE可設置於介電層175上且可填充底部電極BE之間的空間。頂部電極TE可由摻雜多晶矽、摻雜矽鍺、金屬氮化物材料（例如，氮化鈦）及金屬材料（例如，鎢、鋁及銅）中的至少一種形成或者可包含摻雜多晶矽、摻雜矽鍺、金屬氮化物材料（例如，氮化鈦）及金屬材料（例如，鎢、鋁及銅）中的至少一種。底部電極BE、介電層175及頂部電極TE可構成電容器CAP。

在虛設胞元區DCR及邊界區INF上可設置有第二上部絕緣層190，以覆蓋第一上部絕緣層160。可將第二上部絕緣層190設置成覆蓋電容器CAP的側表面（例如，頂部電極TE的側表面）及連接結構CNS的頂表面。第二上部絕緣層190可覆蓋連接結構CNS的連接導電線210的頂表面。在實施例中，第二上部絕緣層190可由氧化矽、氮化矽及氮氧化矽中的至少一種形成或者可包含氧化矽、氮化矽及氮氧化矽中的至少一種。

根據本發明概念的實施例，位元線BL可包括在第二方向D2上交替排列的第一位元線BL1與第二位元線BL2。舉例而言，第一位元線BL1可設置於主動胞元區ACR上，且第二位元線BL2可設置於主動胞元區ACR上且可在第一方向D1上延伸至虛設胞元區DCR及邊界區INF。第二位元線BL2可分別連接至具有相對大的寬度或者寬度大於第二位元線BL2中的每一者的寬度的位元線接墊BLPD，且因此，可容易地達成第二位元線BL2與連接結構CNS之間的電性連接。本發明不限於此。在實施例中，第一位元線BL1與第二位元線BL2可具有相同的長度，且可交替排列並分別連接至第三周邊區塊4處的感測放大器（S/A）電路及第一周邊區塊2處的感測放大器（S/A）電路。舉例而言，第一位元線BL1可設置於主動胞元區ACR、虛設胞元區及介面區上。虛設胞元區及介面區可設置於主動胞元區ACR與第一周邊區塊2之間以及主動胞元區ACR與第三周邊區塊4之間。第一周邊區塊2與第三周邊區塊4可與主動胞元區ACR的相對側相鄰。第一位元線BL1的與第一周邊區塊2相鄰的第一端部部分可僅設置於主動胞元區ACR上（如圖2所示），且第一位元線BL1的與第一端部部分相對的第二端部部分可連接至與第三周邊區塊4相鄰的位元線接墊。第二位元線BL2可設置於主動胞元區ACR、虛設胞元區及介面區上。第二位元線BL2的與第一周邊區塊2相鄰的第一端部部分可設置於介面區INF上，以連接至位元線接墊BLPD，如圖2所示，且第二位元線BL2的與第一端部部分相對的第二端部部分可設置於主動胞元區ACR上而不延伸至主動胞元區ACR與第三周邊區塊4之間的虛設胞元區及介面區中。為了簡化附圖，圖2示出圖1的作為胞元區塊1與第一周邊區塊2之間的區的部分PP。在圖2中未示出的胞元區塊1與第三周邊區塊4之間的區處，第一位元線BL1的端部部分可設置於與第三周邊區塊4相鄰的介面區上，且第二位元線BL2的端部部分可設置於主動胞元區ACR上而不延伸至與第三周邊區塊4相鄰的虛設胞元區及介面區中。

絕緣分離圖案145的第一部分P1可介置於位元線接墊BLPD之間，且絕緣分離圖案145的第二部分P2可設置於第二位元線BL2之間。位於第二位元線BL2之間的絕緣分離圖案145的第二部分P2可在第一方向D1上延伸，以覆蓋第一位元線BL1中的對應一條第一位元線BL1的端部部分或與所述對應一條第一位元線BL1的端部部分接觸。由於此種結構，可能夠減小位元線BL中的相鄰位元線BL之間的寄生電容。位元線BL1及BL2可藉由絕緣分離圖案145的第一部分P1及位元線接墊BLPD而與邊界間隔件ILSP及邊界絕緣層IL間隔開，所述位元線接墊BLPD具有相對大的寬度且介置於位元線BL1及BL2與邊界間隔件ILSP及邊界絕緣層IL之間。由於此種結構，可能夠減少當實行蝕刻製程形成位元線BL時由邊界間隔件ILSP及邊界絕緣層IL引起的位元線BL中的相鄰位元線之間的橋接缺陷。

儲存節點接觸件BC可設置於第二位元線BL2中的每一者與絕緣分離圖案145的第二部分P2之間。因此，可能夠減少可能由儲存節點接觸件BC與第一位元線BL1之間的接觸引起的缺陷。

因此，可能夠製作具有改善的電性特性及可靠性特性的半導體裝置。

圖4、圖6、圖8、圖10、圖12、圖14、圖16及圖18是示出根據本發明概念實施例的製作半導體裝置的方法且與圖1所示部分「PP」對應的平面圖。圖5A、圖7A、圖9A、圖11A、圖13A、圖15A、圖17A及圖19A是分別沿著圖4、圖6、圖8、圖10、圖12、圖14、圖16及圖18的線A-A'截取的剖視圖。圖5B、圖7B、圖9B、圖11B、圖13B、圖15B、圖17B及圖19B是分別沿著圖4、圖6、圖8、圖10、圖12、圖14、圖16及圖18的線B-B'截取的剖視圖。圖5C、圖7C、圖9C、圖11C、圖13C、圖15C、圖17C及圖19C是分別沿著圖4、圖6、圖8、圖10、圖12、圖14、圖16及圖18的線C-C'截取的剖視圖。圖5D、圖7D、9D、圖11D、圖13D、圖15D、圖17D及圖19D是分別沿著圖4、圖6、圖8、圖10、圖12、圖14、圖16及圖18的線D-D'截取的剖視圖。圖5E、圖7E、圖9E、圖11E、圖13E、圖15E、圖17E及圖19E是分別沿著圖4、圖6、圖8、圖10、圖12、圖14、圖16及圖18的線E-E'截取的剖視圖。為了說明簡潔起見，先前參照圖1、圖2及圖3A至圖3E闡述的元件可由相同的參考編號標識，而不重複其交疊說明。

參照圖4及圖5A至圖5E，可提供包括主動胞元區ACR、虛設胞元區DCR及邊界區INF的基底100。可在基底100的主動胞元區ACR及虛設胞元區DCR上形成主動圖案ACT。可在邊界區INF上形成主動圖案ACT中的一些主動圖案ACT。在實施例中，形成主動圖案ACT可包括在基底100上形成第一罩幕圖案及使用第一罩幕圖案作為蝕刻罩幕對基底100的上部部分進行蝕刻。由於基底100的上部部分被蝕刻，可在基底100中形成暴露出主動圖案ACT的側表面的溝渠T。可形成裝置隔離層102以填充溝渠T。在實施例中，形成裝置隔離層102可包括：在基底100上形成絕緣裝置隔離層以填充溝渠T；以及對絕緣裝置隔離層進行平坦化以暴露出基底100的頂表面。

可在基底100的主動胞元區ACR及虛設胞元區DCR上形成穿過主動圖案ACT及裝置隔離層102的字元線WL。字元線WL可在第一方向D1上彼此間隔開且可在第二方向D2上延伸。字元線WL中的每一者可包括：閘極電極GE，穿透主動圖案ACT的上部部分及裝置隔離層102的上部部分；閘極介電圖案GI，介置於閘極電極GE與主動圖案ACT之間及閘極電極GE與裝置隔離層102之間；以及閘極頂蓋圖案GC，位於閘極電極GE的頂表面上。在實施例中，形成閘極電極GE及閘極介電圖案GI可包括：在基底100中形成溝槽以穿透主動圖案ACT的上部部分及裝置隔離層102的上部部分；形成閘極介電層以覆蓋溝槽中的每一者的內表面；形成閘極電極層以填充溝槽中的每一者；以及對閘極介電層及閘極電極層進行平坦化，以暴露出基底100的頂表面。在實施例中，形成閘極頂蓋圖案GC可包括：使閘極電極GE的上部部分凹陷，以在凹槽中的每一者中形成空區；形成閘極頂蓋層以填充所述空區；以及對閘極頂蓋層進行平坦化以暴露出基底100的頂表面。

可在主動圖案ACT中的每一者中形成第一雜質注入區110a及第二雜質注入區110b。在實施例中，形成第一雜質注入區110a及第二雜質注入區110b可包括使用閘極頂蓋圖案GC及裝置隔離層102作為罩幕將相同導電類型的雜質注入至主動圖案ACT中。

可在基底100的主動胞元區ACR、虛設胞元區DCR及邊界區INF上形成絕緣層120，以覆蓋主動圖案ACT、裝置隔離層102及字元線WL。可在基底100的主動胞元區ACR、虛設胞元區DCR及邊界區INF上形成多晶矽層130L，且多晶矽層130L可堆疊於絕緣層120上。可形成穿透絕緣層120及多晶矽層130L且延伸至主動圖案ACT及裝置隔離層102中的凹陷區R1。在實施例中，形成凹陷區R1可包括：在多晶矽層130L上形成第二罩幕圖案以界定將在其上形成凹陷區R1的區；以及使用第二罩幕圖案作為蝕刻罩幕對多晶矽層130L、絕緣層120、主動圖案ACT及裝置隔離層102進行蝕刻。在形成凹陷區R1之後，可移除第二罩幕圖案。

可形成位元線接觸層DCL以填充凹陷區R1。在實施例中，形成位元線接觸層DCL可包括：在多晶矽層130L上形成位元線接觸層DCL以填充凹陷區R1；以及對位元線接觸層DCL進行平坦化，以暴露出多晶矽層130L的頂表面。因此，位元線接觸層DCL可局部地形成於凹陷區R1中。

可在基底100的主動胞元區ACR、虛設胞元區DCR及邊界區INF上形成歐姆層132L、含金屬層134L及下部頂蓋層140L，且歐姆層132L、含金屬層134L及下部頂蓋層140L可依序堆疊於多晶矽層130L上。歐姆層132L可覆蓋多晶矽層130L的頂表面及位元線接觸層DCL的頂表面。

可在基底100的邊界區INF上形成邊界間隔件ILSP，以覆蓋絕緣層120、多晶矽層130L、歐姆層132L、含金屬層134L及下部頂蓋層140L的側表面（即，由絕緣層120、多晶矽層130L、歐姆層132L、含金屬層134L及下部頂蓋層140L構成的堆疊結構的側表面）。可在基底100的邊界區INF上形成邊界絕緣層IL。邊界間隔件ILSP可介置於邊界絕緣層IL與絕緣層120、多晶矽層130L、歐姆層132L、含金屬層134L及下部頂蓋層140L的側表面之間。

參照圖6及圖7A至圖7E，可在基底100的邊界區INF上形成分離溝渠LT。分離溝渠LT可在第一方向D1上延伸且可在第二方向D2上彼此間隔開。在實施例中，分離溝渠LT可延伸至虛設胞元區DCR。在虛設胞元區DCR及邊界區INF上，分離溝渠LT中的每一者可穿透絕緣層120、多晶矽層130L、歐姆層132L、含金屬層134L及下部頂蓋層140L，且亦可穿透主動圖案ACT的上部部分、裝置隔離層102的上部部分及字元線WL的上部部分。在邊界區INF上，分離溝渠LT可在第一方向D1上延伸以穿透邊界間隔件ILSP。

在實施例中，形成分離溝渠LT可包括：在下部頂蓋層140L上形成第三罩幕圖案以界定其中將形成分離溝渠LT的區；以及使用第三罩幕圖案作為蝕刻罩幕實行第一蝕刻製程。第一蝕刻製程可包括：對下部頂蓋層140L、含金屬層134L、歐姆層132L、多晶矽層130L及絕緣層120進行蝕刻；以及對主動圖案ACT的上部部分、裝置隔離層102的上部部分及字元線WL的上部部分進行蝕刻。第一蝕刻製程可更包括自虛設胞元區DCR移除被分離溝渠LT暴露出的位元線接觸層DCL。在形成分離溝渠LT之後，可移除第三罩幕圖案。

參照圖8及圖9A至圖9E，可在基底100的主動胞元區ACR、虛設胞元區DCR及邊界區INF上形成絕緣分離層145L，且絕緣分離層145L可堆疊於下部頂蓋層140L上。絕緣分離層145L可填充分離溝渠LT且可延伸至邊界間隔件ILSP及邊界絕緣層IL上的區。絕緣分離層145L可藉由化學氣相沈積（chemical vapor deposition）方法及物理氣相沈積（physical vapor deposition）方法中的至少一種形成。在實施例中，絕緣分離層145L可由氮化矽形成或者可包含氮化矽。

參照圖10及圖11A至圖11E，可在基底100的主動胞元區ACR、虛設胞元區DCR及邊界區INF上以及絕緣分離層145L上形成線罩幕圖案M1。線罩幕圖案M1可在第一方向D1上延伸且可在第二方向D2上彼此間隔開。利用絕緣分離層145L填充的分離溝渠LT中的每一者可與線罩幕圖案M1中的對應的線罩幕圖案在垂直方向上（例如，在第四方向D4上）交疊。線罩幕圖案M1可由相對於絕緣分離層145L具有蝕刻選擇性的材料（例如，氧化矽及/或氮氧化矽）形成或者可包含相對於絕緣分離層145L具有蝕刻選擇性的材料（例如，氧化矽及/或氮氧化矽）。

可在基底100的邊界區INF上形成周邊罩幕圖案M2，以在邊界區INF上覆蓋線罩幕圖案M1的部分。可將周邊罩幕圖案M2形成為暴露出基底100的主動胞元區ACR及虛設胞元區DCR且暴露出與虛設胞元區DCR相鄰的邊界區INF的一部分。周邊罩幕圖案M2可為例如光阻圖案。

參照圖12及圖13A至圖13E，可使用線罩幕圖案M1及周邊罩幕圖案M2作為蝕刻罩幕來實行第二蝕刻製程。第二蝕刻製程可包括使用線罩幕圖案M1及周邊罩幕圖案M2作為蝕刻罩幕對絕緣分離層145L、下部頂蓋層140L、含金屬層134L、歐姆層132L、多晶矽層130L及位元線接觸層DCL進行蝕刻。位元線BL、位元線接觸件DC、位元線接墊BLPD及絕緣分離圖案145可藉由第二蝕刻製程同時形成。

可在基底100的主動胞元區ACR上及絕緣層120上形成位元線BL。位元線BL可與字元線WL交叉而彼此不接觸。位元線BL可在第一方向D1上延伸且可在第二方向D2上彼此間隔開。位元線BL可包括在第二方向D2上交替排列的第一位元線BL1與第二位元線BL2。在實施例中，可在基底100的主動胞元區ACR上設置第一位元線BL1。可在主動胞元區ACR上設置第二位元線BL2且第二位元線BL2可在第一方向D1上延伸或者延伸至虛設胞元區DCR及邊界區INF。可在基底100的邊界區INF上及絕緣層120上形成位元線接墊BLPD。在邊界區INF上，位元線接墊BLPD可在第二方向D2上彼此間隔開。第二位元線BL2可分別連接至位元線接墊BLPD。本發明不限於此。在實施例中，第一位元線BL1與第二位元線BL2可具有相同的長度。上面對第一位元線BL1及第二位元線BL2的排列進行了闡述，且將省略其詳細說明。

在實施例中，形成位元線BL及位元線接墊BLPD可包括使用線罩幕圖案M1及周邊罩幕圖案M2作為蝕刻罩幕對絕緣分離層145L、下部頂蓋層140L、含金屬層134L、歐姆層132L及多晶矽層130L進行蝕刻。位元線BL及位元線接墊BLPD中的每一者可包括依序堆疊於絕緣層120上的多晶矽圖案130、歐姆圖案132及含金屬圖案134，且多晶矽圖案130、歐姆圖案132及含金屬圖案134藉由使用線罩幕圖案M1及周邊罩幕圖案M2作為蝕刻罩幕對多晶矽層130L、歐姆層132L及含金屬層134L進行蝕刻而形成。

可在位元線BL及位元線接墊BLPD中的每一者上形成下部頂蓋圖案140及上部頂蓋圖案142。下部頂蓋圖案140及上部頂蓋圖案142可藉由使用線罩幕圖案M1及周邊罩幕圖案M2作為蝕刻罩幕對絕緣分離層145L及下部頂蓋層140L進行蝕刻而形成。

可在邊界區INF上及位元線接墊BLPD之間形成絕緣分離圖案145。在實施例中，絕緣分離圖案145的一部分可在邊界區INF及虛設胞元區DCR上延伸至第二位元線BL2之間的區中。絕緣分離圖案145可包括：第一部分P1，設置於邊界區INF上及位元線接墊BLPD之間；以及第二部分P2，設置於虛設胞元區DCR及邊界區INF上以及第二位元線BL2之間。

在實施例中，形成絕緣分離圖案145可包括使用線罩幕圖案M1及周邊罩幕圖案M2作為蝕刻罩幕對填充分離溝渠LT的絕緣分離層145L進行蝕刻。位於周邊罩幕圖案M2下方的絕緣分離層145L可構成絕緣分離圖案145的第一部分P1，且絕緣分離圖案145的第一部分P1可在邊界區INF上填充位元線接墊BLPD之間的空間。絕緣分離圖案145的第一部分P1可與位元線接墊BLPD中的每一者的側表面接觸，且可與下部頂蓋圖案140的側表面接觸。絕緣分離圖案145的第一部分P1與上部頂蓋圖案142可彼此接觸而其間不存在任何介面，或者絕緣分離圖案145的第一部分P1及上部頂蓋圖案142可構成單個物體。絕緣分離圖案145的第二部分P2可藉由使用線罩幕圖案M1作為蝕刻罩幕對填充分離溝渠LT的絕緣分離層145L進行蝕刻來形成。在虛設胞元區DCR及邊界區INF上的第二位元線BL2之間，絕緣分離圖案145的第二部分P2可在第一方向D1上延伸，以與第一位元線BL1中的對應的第一位元線的端部部分接觸。絕緣分離圖案145的第二部分P2的側表面可在第一方向D1上分別與所述對應的第一位元線BL1的側表面對齊。

可在位元線BL中的每一者下方形成位元線接觸件DC，且位元線接觸件DC可在第一方向D1上彼此間隔開。在實施例中，形成位元線接觸件DC可包括使用線罩幕圖案M1作為蝕刻罩幕對位元線接觸層DCL進行蝕刻。可藉由第二蝕刻製程移除對凹陷區R1填充的位元線接觸層DCL的部分，且因此，可在位元線接觸件DC中的每一者的兩側處暴露出凹陷區R1中的每一者的內表面。在實施例中，每一凹陷區R1的內表面可界定或者可暴露出位元線接觸件DC中的每一者的側表面。舉例而言，可將位元線接觸層DCL圖案化成位元線接觸件DC，所述位元線接觸件DC藉由形成凹陷區R1而彼此分離。

可在位元線BL中的每一者的側表面及絕緣分離圖案145的第二部分P2的側表面上形成第一間隔件151。第一間隔件151可延伸至下部頂蓋圖案140的側表面及上部頂蓋圖案142的側表面。第一間隔件151可延伸至位元線接觸件DC中的每一者的側表面，以覆蓋凹陷區R1中的每一者的暴露出的內表面。可在位元線接觸件DC中的每一者的兩側處形成絕緣襯墊152及間隙填充絕緣圖案153，以填充凹陷區R1中的每一者的其餘部分。絕緣襯墊152可介置於第一間隔件151與間隙填充絕緣圖案153之間。在實施例中，絕緣襯墊152及間隙填充絕緣圖案153可形成於凹陷區R1中且可環繞位元線接觸件DC中的每一者的側表面。

在實施例中，形成第一間隔件151、絕緣襯墊152及間隙填充絕緣圖案153可包括：形成第一間隔件層以覆蓋上部頂蓋圖案142的側表面及下部頂蓋圖案140的側表面、位元線BL中的每一者的側表面、絕緣分離圖案145的第二部分P2的側表面、位元線接觸件DC中的每一者的側表面、以及凹陷區R1中的每一者的暴露出的內表面；在第一間隔件層上形成沿著第一間隔件層延伸的絕緣襯墊層；形成絕緣間隙填充層以填充凹陷區R1中的每一者的其餘部分；以及以非等向方式對絕緣間隙填充層、絕緣襯墊層及第一間隔件層進行蝕刻。

參照圖14及圖15A至圖15E，可在位元線BL中的每一者的側表面及絕緣分離圖案145的第二部分P2的側表面上形成第二間隔件155。第二間隔件155可延伸至下部頂蓋圖案140的側表面及上部頂蓋圖案142的側表面。第一間隔件151可介置於上部頂蓋圖案142的側表面及下部頂蓋圖案140的側表面與第二間隔件155之間、位元線BL中的每一者的側表面與第二間隔件155之間、以及絕緣分離圖案145的第二部分P2的側表面與第二間隔件155之間。

在實施例中，形成第二間隔件155可包括：形成第二間隔件層以覆蓋上部頂蓋圖案142的側表面及下部頂蓋圖案140的側表面、位元線BL中的每一者的側表面及絕緣分離圖案145的第二部分P2的側表面；以及以非等向方式對第二間隔件層進行蝕刻。在對第二間隔件層實行非等向性蝕刻期間可蝕刻掉被第二間隔件155暴露出的絕緣層120的一部分及絕緣分離圖案145的第二部分P2的一部分。

可在上部頂蓋圖案142的側表面及下部頂蓋圖案140的側表面上、位元線BL中的每一者的側表面上以及絕緣分離圖案145的第二部分P2的側表面上形成第三間隔件157。第一間隔件151及第二間隔件155可介置於第三間隔件157與上部頂蓋圖案142的側表面及下部頂蓋圖案140的側表面之間、位元線BL中的每一者的側表面與第三間隔件157之間、以及絕緣分離圖案145的第二部分P2的側表面與第三間隔件157之間。第三間隔件157可覆蓋絕緣層120的側表面及絕緣分離圖案145的第二部分P2的下部部分的側表面，且第三間隔件157可與基底100的頂表面、間隙填充絕緣圖案153的頂表面及絕緣分離圖案145的第二部分P2的下部部分接觸。第三間隔件157及第二間隔件155可藉由實質上相同的方法形成。

第一間隔件至第三間隔件151、155及157可構成位元線間隔件150。位元線間隔件150可沿著位元線BL中的每一者的側表面及絕緣分離圖案145的第二部分P2的側表面延伸或者在第一方向D1上延伸。在邊界區INF上，位元線間隔件150可在第二方向D2上延伸以覆蓋絕緣分離圖案145的第一部分P1的一部分及位元線接墊BLPD中的對應的位元線接墊BLPD的一部分。舉例而言，在邊界區INF上，位元線間隔件150可在第二方向D2上延伸，以與絕緣分離圖案145的第一部分P1的所述部分及所述對應的位元線接墊BLPD的所述部分接觸。

參照圖16及圖17A至圖17E，可在基底100的主動胞元區ACR、虛設胞元區DCR及邊界區INF上形成初步接觸層PBC，且可在位元線BL之間及絕緣分離圖案145的第二部分P2與第二位元線BL2之間形成初步接觸層PBC。位元線間隔件150可介置於初步接觸層PBC與位元線BL中的每一者之間、初步接觸層PBC與下部頂蓋圖案140及上部頂蓋圖案142中的每一者之間、以及絕緣分離圖案145的第二部分P2與初步接觸層PBC之間。在實施例中，形成初步接觸層PBC可包括：在基底100上形成接觸導電層，以覆蓋上部頂蓋圖案142的頂表面及絕緣分離圖案145的頂表面，並填充位元線BL之間以及絕緣分離圖案145的第二部分P2與第二位元線BL2之間的空間；以及對接觸導電層進行平坦化，以暴露出上部頂蓋圖案142的頂表面及絕緣分離圖案145的頂表面。初步接觸層PBC可在彼此相鄰的一對位元線BL之間或者在絕緣分離圖案145的第二部分P2與和其相鄰的第二位元線BL2之間在第一方向D1上延伸。

參照圖18及圖19A至圖19E，可使初步接觸層PBC的上部部分凹陷。此後，可藉由對初步接觸層PBC進行圖案化來形成儲存節點接觸件BC。儲存節點接觸件BC可在相鄰的一對位元線BL之間或者在絕緣分離圖案145的第二部分P2與和其相鄰的第二位元線BL2之間在第一方向D1上彼此間隔開。可在主動胞元區ACR及虛設胞元區DCR上以及儲存節點接觸件BC之間形成絕緣柵欄。絕緣柵欄及儲存節點接觸件BC可在所述一對位元線BL之間或者絕緣分離圖案145的第二部分P2與和其相鄰的第二位元線BL2之間在第一方向D1上交替排列。絕緣柵欄可形成在邊界區INF上，以覆蓋儲存節點接觸件BC中的對應的儲存節點接觸件BC的側表面。

可形成穿透位於位元線接墊BLPD中的每一者上的上部頂蓋圖案142及下部頂蓋圖案140且暴露出位元線接墊BLPD中的每一者的連接接觸孔200H。在實施例中，連接接觸孔200H可穿透上部頂蓋圖案142及下部頂蓋圖案140且可暴露出含金屬圖案134。

可在基底100的主動胞元區ACR、虛設胞元區DCR及邊界區INF上形成導電層CL。導電層CL可覆蓋上部頂蓋圖案142的頂表面、絕緣分離圖案145的頂表面及儲存節點接觸件的頂表面，且導電層CL可填充連接接觸孔200H。

返回參照圖2及圖3A至圖3E，可藉由對導電層CL進行圖案化來形成搭接墊LP及連接結構CNS。連接結構CNS中的每一者可包括填充連接接觸孔200H的連接接觸件200及位於連接接觸件200上的連接導電線210。可形成第一上部絕緣層160以填充搭接墊LP之間的空間及連接結構CNS之間的空間。

可在主動胞元區ACR上形成蝕刻停止層170，以覆蓋搭接墊LP的頂表面及第一上部絕緣層160的頂表面。可在主動胞元區ACR上及搭接墊LP上分別形成底部電極BE。可將底部電極BE中的每一者設置成穿透蝕刻停止層170且可將底部電極BE中的每一者連接至搭接墊LP中的對應的搭接墊LP。

可在底部電極BE的上部側表面上形成上部支撐圖案182，以支撐底部電極BE的上部側表面。可在底部電極BE的下部側表面上形成下部支撐圖案180，以支撐底部電極BE的下部側表面。可形成介電層175以覆蓋底部電極BE以及上部支撐圖案182及下部支撐圖案180。可在主動胞元區ACR上形成頂部電極TE，以填充底部電極BE之間的空間。底部電極BE、介電層175及頂部電極TE可構成電容器CAP。

可在虛設胞元區DCR及邊界區INF上形成第二上部絕緣層190，以覆蓋第一上部絕緣層160。第二上部絕緣層190可覆蓋電容器CAP的側表面（例如，頂部電極TE的側表面）及連接結構CNS的頂表面。

圖20是示出根據本發明概念實施例的半導體裝置且與圖1所示部分「PP」對應的平面圖。圖21是沿著圖20的線B-B'截取的剖視圖，且圖22是沿著圖20的線D-D'截取的剖視圖。沿著圖20的線A-A'、C-C'及E-E'截取的剖視圖可分別與圖3A、圖3C及圖3E實質上相同。為了說明簡潔起見，先前參照圖2及圖3A至圖3E闡述的元件可由相同的參考編號標識，而不重複其交疊說明。

參照圖20至圖22，位元線BL可包括在第二方向D2上交替排列的第一位元線BL1與第二位元線BL2。在實施例中，第一位元線BL1可設置於基底100的主動胞元區ACR上，且可在第一方向D1上延伸或者延伸至基底100的虛設胞元區DCR（而不會進一步延伸至主動胞元區ACR與如圖1所示的第一周邊區塊2之間的介面區INF中）。第二位元線BL2可設置於主動胞元區ACR上且可在第一方向D1上延伸或者延伸至主動胞元區ACR與如圖1所示的第一周邊區塊2之間的虛設胞元區DCR及邊界區INF。第二位元線BL2可分別連接至設置於主動胞元區ACR與如圖1所示的第一周邊區塊2之間的邊界區INF上的位元線接墊BLPD。

位於第一位元線BL1中的每一者上的下部頂蓋圖案140及上部頂蓋圖案142可設置於主動胞元區ACR及虛設胞元區DCR上，且可沿著第一位元線BL1中的每一者的頂表面延伸或者在第一方向D1上延伸。第二位元線BL2中的每一者上的下部頂蓋圖案140及上部頂蓋圖案142可設置於主動胞元區ACR、虛設胞元區DCR及邊界區INF上，以在第一方向D1上延伸或者沿著第二位元線BL2中的每一者的頂表面延伸。在邊界區INF上，位於第二位元線BL2中的每一者上的下部頂蓋圖案140及上部頂蓋圖案142可延伸至位元線接墊BLPD中的每一者上的區。在主動胞元區ACR與第三周邊區塊4之間的邊界區上，位於第一位元線BL1中的每一者上的下部頂蓋圖案140及上部頂蓋圖案142可延伸至與如圖1所示的第三周邊區塊4相鄰的位元線接墊中的每一者上的區。

絕緣分離圖案145可設置於邊界區INF上及位元線接墊BLPD之間。在實施例中，絕緣分離圖案145的一部分可在邊界區INF上延伸至第二位元線BL2之間的區中。絕緣分離圖案145可包括：第一部分P1，設置於邊界區INF上及位元線接墊BLPD之間；以及第二部分P2，設置於邊界區INF上及第二位元線BL2之間。

絕緣分離圖案145的第二部分P2可在邊界區INF上在第二位元線BL2之間在第一方向D1上延伸，以覆蓋第一位元線BL1中的對應的第一位元線BL1的端部部分。絕緣分離圖案145的第二部分P2的端部部分可與所述對應的第一位元線BL1的端部部分接觸。舉例而言，絕緣分離圖案145的第二部分P2的端部部分可在虛設胞元區DCR與介面區INF之間的邊界處接觸所述對應的第一位元線BL1的端部部分。絕緣分離圖案145的第二部分P2的側表面可在第一方向D1上與所述對應的第一位元線BL1的側表面對齊。在邊界區INF上的位元線接墊BLPD之間，絕緣分離圖案145的第一部分P1可在第一方向D1上延伸且可與位元線接墊BLPD的側表面接觸。

絕緣分離圖案145可在邊界區INF上穿透絕緣層120且可延伸至基底100及裝置隔離層102中。

除了上述差異之外，根據本實施例的半導體裝置可被配置成具有與參照圖2及圖3A至圖3E闡述的半導體裝置實質上相同的特徵。

圖23是示出根據本發明概念實施例的半導體裝置且與圖1所示部分「PP」對應的平面圖。分別沿著圖23的線A-A'、B-B'、C-C'、D-D'及E-E'截取的剖視圖可與圖3A、圖3B、圖3C、圖3D及圖3E實質上相同。

參照圖23，在實施例中，儲存節點接觸件BC中的一些儲存節點接觸件BC可設置於邊界區INF上。邊界區INF上的儲存節點接觸件BC可在絕緣分離圖案145的第二部分P2與第二位元線BL2中的每一者之間在第一方向D1上彼此間隔開。絕緣分離圖案145的第二部分P2可在邊界區INF上的儲存節點接觸件BC之間在第一方向D1上延伸。絕緣分離圖案145的第二部分P2可將邊界區INF上的儲存節點接觸件BC中的相鄰儲存節點接觸件彼此電性分離。

在實施例中，在邊界區INF上，儲存節點接觸件BC可不電性連接至主動圖案ACT。搭接墊LP可不設置於邊界區INF上的儲存節點接觸件BC上。儲存節點接觸件BC可由導電材料（例如，摻雜多晶矽或未經摻雜的多晶矽）形成或者可包含導電材料（例如，摻雜多晶矽或未經摻雜的多晶矽）。絕緣柵欄可設置於邊界區INF上及儲存節點接觸件BC之間。

除了上述差異之外，根據本實施例的半導體裝置可被配置成具有與參照圖2及圖3A至圖3E闡述的半導體裝置實質上相同的特徵。

圖24是示出根據本發明概念實施例的半導體裝置且與圖1所示部分「PP」對應的平面圖。分別沿著圖24的線A-A'、C-C'及E-E'截取的剖視圖可與圖3A、圖3C及圖3E實質上相同，且分別沿著圖24的線B-B'及D-D'截取的剖視圖可與圖21及圖22實質上相同。

參照圖24，根據本發明概念的實施例，儲存節點接觸件BC中的一些儲存節點接觸件BC可設置於邊界區INF上。邊界區INF上的儲存節點接觸件BC可設置於絕緣分離圖案145的第二部分P2與第二位元線BL2中的每一者之間。絕緣分離圖案145的第二部分P2可在邊界區INF上的儲存節點接觸件BC之間在第一方向D1上延伸。絕緣分離圖案145的第二部分P2可將邊界區INF上的儲存節點接觸件BC中的相鄰儲存節點接觸件彼此電性分離。

在實施例中，在邊界區INF上，儲存節點接觸件BC可不電性連接至主動圖案ACT。搭接墊LP可不設置於邊界區INF上的儲存節點接觸件BC上。儲存節點接觸件BC可由導電材料（例如，摻雜多晶矽或未經摻雜的多晶矽）形成或者可包含導電材料（例如，摻雜多晶矽或未經摻雜的多晶矽）。絕緣柵欄可設置於邊界區INF上且可設置於儲存節點接觸件BC之間。

除了上述差異之外，根據本實施例的半導體裝置可被配置成具有與參照圖20至圖22闡述的半導體裝置實質上相同的特徵。

根據本發明概念的實施例，位元線可包括交替排列的第一位元線與第二位元線。第二位元線可分別連接至具有相對大的寬度或寬度大於第二位元線中的每一者的寬度的位元線接墊，且因此，可容易地達成第二位元線與位元線接墊上的連接結構之間的電性連接。

絕緣分離圖案可介置於位元線接墊之間。絕緣分離圖案可包括設置於位元線接墊之間的第一部分及自第一部分延伸至第二位元線之間的區的第二部分。絕緣分離圖案的第二部分可介置於第二位元線之間且可覆蓋第一位元線BL1中的對應的第一位元線BL1的端部部分。由於此種結構，可能夠減小位元線中的相鄰位元線之間的寄生電容。另外，位元線可藉由絕緣分離圖案的第一部分及位元線接墊而與邊界間隔件及邊界絕緣層間隔開，所述位元線接墊具有相對大的寬度且介置於位元線與邊界間隔件及邊界絕緣層之間。由於此種結構，可能夠減少當實行蝕刻製程形成位元線時由邊界間隔件及邊界絕緣層引起的位元線中的相鄰位元線之間的橋接缺陷。

另外，儲存節點接觸件可設置於第二位元線中的每一者與絕緣分離圖案的第二部分之間。因此，可能夠減少由儲存節點接觸件與第一位元線之間的接觸引起的缺陷。

因此，可能夠達成具有改善的電性特性及可靠性特性的半導體裝置及其製作方法。

雖然已經具體示出並闡述了本發明概念的實例性實施例，但是熟習此項技術者將理解可在不背離所附申請專利範圍的精神及範圍的情況下對其進行形式及細節上的變化。

1:胞元區塊 2:第一周邊區塊/周邊區塊 3:第二周邊區塊/周邊區塊 4:第三周邊區塊/周邊區塊 5:第四周邊區塊/周邊區塊 100:基底 100L:底表面 102:裝置隔離層 110a:第一雜質注入區 110b:第二雜質注入區 120:絕緣層 130:多晶矽圖案 130L:多晶矽層 132:歐姆圖案 132L:歐姆層 134:含金屬圖案 134L:含金屬層 140:下部頂蓋圖案 140L:下部頂蓋層 142:上部頂蓋圖案 145:絕緣分離圖案 145L:絕緣分離層 150:位元線間隔件 151:第一間隔件 152:絕緣襯墊 153:間隙填充絕緣圖案 155:第二間隔件 157:第三間隔件 160:第一上部絕緣層 170:蝕刻停止層 175:介電層 180:下部支撐圖案 182:上部支撐圖案 190:第二上部絕緣層 200:連接接觸件 200H:連接接觸孔 210:連接導電線 A-A'、B-B'、C-C'、D-D'、E-E':線 ACR:主動胞元區 ACT:主動圖案 BC:儲存節點接觸件 BE:底部電極 BL:位元線 BL1:第一位元線/位元線 BL2:第二位元線/位元線 BLPD:位元線接墊 CAP:電容器 CL:導電層 CNS:連接結構 D1:第一方向 D2:第二方向 D3:第三方向 D4:第四方向 DC:位元線接觸件 DCL:位元線接觸層 DCR:虛設胞元區 GC:閘極頂蓋圖案 GE:閘極電極 GI:閘極介電圖案 IL:邊界絕緣層 ILSP:邊界間隔件 INF:邊界區/介面區 LP:搭接墊 LT:分離溝渠 M1:線罩幕圖案 M2:周邊罩幕圖案 P1:第一部分 P2:第二部分 PBC:初步接觸層 PP:部分 R1:凹陷區 T:溝渠 TE:頂部電極 W1:第一寬度 W2:第二寬度 W3:第三寬度 W4:第四寬度 WL:字元線

圖1是示出根據本發明概念實施例的半導體裝置的框圖。 圖2是示出根據本發明概念實施例的半導體裝置且與圖1所示部分「PP」對應的平面圖。 圖3A、圖3B、圖3C、圖3D及圖3E是分別沿著圖2的線A-A'、B-B'、C-C'、D-D'及E-E'截取的剖視圖。 圖4、圖6、圖8、圖10、圖12、圖14、圖16及圖18是示出根據本發明概念實施例的製作半導體裝置的方法且與圖1所示部分「PP」對應的平面圖。 圖5A、圖7A、圖9A、圖11A、圖13A、圖15A、圖17A及圖19A是分別沿著圖4、圖6、圖8、圖10、圖12、圖14、圖16及圖18的線A-A'截取的剖視圖。 圖5B、圖7B、圖9B、圖11B、圖13B、圖15B、圖17B及圖19B是分別沿著圖4、圖6、圖8、圖10、圖12、圖14、圖16及圖18的線B-B'截取的剖視圖。 圖5C、圖7C、圖9C、圖11C、圖13C、圖15C、圖17C及圖19C是分別沿著圖4、圖6、圖8、圖10、圖12、圖14、圖16及圖18的線C-C'截取的剖視圖。 圖5D、圖7D、圖9D、圖11D、圖13D、圖15D、圖17D及圖19D是分別沿著圖4、圖6、圖8、圖10、圖12、圖14、圖16及圖18的線D-D'截取的剖視圖。 圖5E、圖7E、圖9E、圖11E、圖13E、圖15E、圖17E及圖19E是分別沿著圖4、圖6、圖8、圖10、圖12、圖14、圖16及圖18的線E-E'截取的剖視圖。 圖20是示出根據本發明概念實施例的半導體裝置且與圖1所示部分「PP」對應的平面圖。 圖21是沿著圖20的線B-B'截取的剖視圖。 圖22是沿著圖20的線D-D'截取的剖視圖。 圖23及圖24是平面圖，其中的每一者示出根據本發明概念實施例的半導體裝置且與圖1所示部分「PP」對應。

102:裝置隔離層

145:絕緣分離圖案

150:位元線間隔件

200:連接接觸件

A-A'、B-B'、C-C'、D-D'、E-E':線

ACR:主動胞元區

ACT:主動圖案

BC:儲存節點接觸件

BL:位元線

BL1:第一位元線/位元線

BL2:第二位元線/位元線

BLPD:位元線接墊

D1:第一方向

D2:第二方向

D3:第三方向

D4:第四方向

DC:位元線接觸件

DCR:虛設胞元區

IL:邊界絕緣層

ILSP:邊界間隔件

INF:邊界區/介面區

P1:第一部分

P2:第二部分

W1:第一寬度

W2:第二寬度

W3:第三寬度

W4:第四寬度

WL:字元線

Claims (20)

1. 一種半導體裝置，包括： 基底，包括主動胞元區、邊界區以及位於所述主動胞元區與所述邊界區之間的虛設胞元區； 多條位元線，位於所述基底的所述主動胞元區上，所述多條位元線在第一方向上延伸且在與所述第一方向交叉的第二方向上彼此間隔開，所述多條位元線包括多條第一位元線及多條第二位元線，且所述多條第一位元線與所述多條第二位元線在所述第二方向上交替排列； 多個位元線接墊，位於所述基底的所述邊界區上且在所述第二方向上彼此間隔開，其中所述多條第二位元線設置於所述虛設胞元區及所述邊界區上，在所述第一方向上延伸且分別連接至所述多個位元線接墊；以及 絕緣分離圖案，位於所述基底的所述邊界區上且位於所述多個位元線接墊中的兩個相鄰位元線接墊之間，其中所述絕緣分離圖案的一部分在所述邊界區上延伸至所述多條第二位元線中的兩條相鄰第二位元線之間的區中，且所述絕緣分離圖案的所述部分與所述多條第一位元線中的對應的第一位元線的端部部分接觸。
2. 如請求項1所述的半導體裝置， 其中所述多條位元線中的每一者在所述第二方向上具有第一寬度， 其中所述多個位元線接墊中的每一者在所述第二方向上具有第二寬度，且 其中所述第二寬度大於所述第一寬度。
3. 如請求項2所述的半導體裝置， 其中所述絕緣分離圖案包括位於所述兩個相鄰位元線接墊之間的第一部分及位於所述兩條相鄰第二位元線之間的第二部分， 其中所述第一部分在所述第二方向上具有第三寬度， 其中所述第二部分在所述第二方向上具有第四寬度，且 其中所述第三寬度大於所述第四寬度。
4. 如請求項3所述的半導體裝置， 其中所述絕緣分離圖案的所述第二部分的所述第四寬度等於所述多條位元線中的每一者的所述第一寬度。
5. 如請求項1所述的半導體裝置， 其中所述絕緣分離圖案包括位於所述兩個相鄰位元線接墊之間的第一部分及位於所述兩條相鄰第二位元線之間的第二部分，且 其中所述絕緣分離圖案的所述第二部分與所述兩條相鄰第二位元線中的每一者間隔開且在所述兩條相鄰第二位元線之間在所述第一方向上延伸。
6. 如請求項5所述的半導體裝置， 其中所述絕緣分離圖案的所述第二部分的端部部分與所述對應的第一位元線的所述端部部分接觸，且 其中所述絕緣分離圖案的所述第二部分的側表面在所述第一方向上分別與所述對應的第一位元線的側表面對齊。
7. 如請求項5所述的半導體裝置， 其中所述絕緣分離圖案的所述第二部分在所述虛設胞元區上延伸至所述兩條相鄰第二位元線之間的區中，且 其中所述絕緣分離圖案的所述第二部分的端部部分與所述對應的第一位元線的所述端部部分接觸。
8. 如請求項7所述的半導體裝置， 其中所述對應的第一位元線與所述絕緣分離圖案的所述第二部分的所述端部部分在所述主動胞元區與所述虛設胞元區之間的邊界處彼此接觸。
9. 如請求項5所述的半導體裝置， 其中所述多條位元線中的每一者包括依序堆疊於所述基底上的多晶矽圖案、歐姆圖案及含金屬圖案，且 其中所述絕緣分離圖案的所述第二部分的端部部分與所述對應的第一位元線的所述多晶矽圖案、所述歐姆圖案及所述含金屬圖案接觸。
10. 如請求項5所述的半導體裝置， 其中所述絕緣分離圖案的所述第二部分的端部部分與所述對應的第一位元線的所述端部部分接觸， 其中所述半導體裝置更包括位於所述多條位元線中的每一者的側表面上的位元線間隔件，且 其中位於所述對應的第一位元線的側表面上的位元線間隔件沿著所述絕緣分離圖案的所述第二部分的側表面延伸。
11. 如請求項5所述的半導體裝置， 其中所述多條第一位元線設置於所述基底的所述主動胞元區及所述虛設胞元區上， 其中所述多條第一位元線在所述第一方向上延伸， 其中所述絕緣分離圖案的所述第二部分在所述邊界區上在所述兩條相鄰第二位元線之間在所述第一方向上延伸，且 其中所述絕緣分離圖案的所述第二部分的端部部分在所述邊界區與所述虛設胞元區之間的邊界處與所述對應的第一位元線的所述端部部分接觸。
12. 如請求項5所述的半導體裝置，更包括： 多個儲存節點接觸件，設置於所述主動胞元區及所述虛設胞元區上，其中所述儲存節點接觸件包括： 多個第一節點接觸件，設置於所述多條位元線之間及所述主動胞元區上；以及 多個第二節點接觸件，設置於所述多條第二位元線中的每一者與所述絕緣分離圖案的所述第二部分之間及所述虛設胞元區上。
13. 一種半導體裝置，包括： 基底，包括主動胞元區、邊界區以及位於所述主動胞元區與所述邊界區之間的虛設胞元區； 多條位元線，位於所述基底的所述主動胞元區上，所述多條位元線在第一方向上延伸且在與所述第一方向交叉的第二方向上彼此間隔開，所述多條位元線包括多條第一位元線及多條第二位元線，且所述多條第一位元線與所述多條第二位元線在所述第二方向上交替排列； 位元線間隔件，位於所述多條位元線中的每一者的側表面上； 多個位元線接墊，位於所述基底的所述邊界區上且在所述第二方向上彼此間隔開，其中所述多條第二位元線設置於所述虛設胞元區及所述邊界區上，在所述第一方向上延伸且分別連接至所述多個位元線接墊；以及 絕緣分離圖案，設置於所述基底的所述邊界區上且位於所述多個位元線接墊中的兩個相鄰位元線接墊之間，其中所述絕緣分離圖案包括第一部分及第二部分，所述第一部分設置於所述兩個相鄰位元線接墊之間，所述第二部分在所述邊界區上延伸至所述多條第二位元線中的兩條相鄰第二位元線之間的區中，其中所述絕緣分離圖案的所述第二部分覆蓋所述多條第一位元線中的對應的第一位元線的端部部分，且其中位於所述對應的第一位元線的側表面上的所述位元線間隔件沿著所述絕緣分離圖案的所述第二部分的側表面延伸。
14. 如請求項13所述的半導體裝置， 其中所述絕緣分離圖案的所述第二部分與所述兩條相鄰第二位元線中的每一者間隔開且在所述兩條相鄰第二位元線之間在所述第一方向上延伸。
15. 如請求項14所述的半導體裝置， 其中所述位元線間隔件在所述第一方向上沿著所述對應的第一位元線的所述側表面及所述絕緣分離圖案的所述第二部分的所述側表面延伸。
16. 如請求項15所述的半導體裝置， 其中，在所述邊界區上，所述位元線間隔件在所述第二方向上延伸，以覆蓋所述絕緣分離圖案的所述第一部分的一部分及所述多個位元線接墊中的對應的位元線接墊的一部分。
17. 如請求項13所述的半導體裝置， 其中所述絕緣分離圖案的所述第二部分在所述虛設胞元區上進一步延伸至所述兩條相鄰第二位元線之間的區中。
18. 如請求項17所述的半導體裝置， 其中所述對應的第一位元線與所述絕緣分離圖案的所述第二部分的所述端部部分在所述主動胞元區與所述虛設胞元區之間的邊界處彼此接觸。
19. 如請求項13所述的半導體裝置， 其中所述絕緣分離圖案的所述第二部分的端部部分與所述對應的第一位元線的所述端部部分接觸。
20. 如請求項19所述的半導體裝置， 其中所述多條位元線中的每一者包括依序堆疊於所述基底上的多晶矽圖案、歐姆圖案及含金屬圖案，且 其中所述絕緣分離圖案的所述第二部分的所述端部部分與所述對應的第一位元線的所述多晶矽圖案、所述歐姆圖案及所述含金屬圖案接觸。

Images