TWI809795B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI809795B
TWI809795B TW111112385A TW111112385A TWI809795B TW I809795 B TWI809795 B TW I809795B TW 111112385 A TW111112385 A TW 111112385A TW 111112385 A TW111112385 A TW 111112385A TW I809795 B TWI809795 B TW I809795B
Authority
TW
Taiwan
Prior art keywords
pattern
region
bit line
peripheral
cell
Prior art date
Application number
TW111112385A
Other languages
English (en)
Other versions
TW202308110A (zh
Inventor
朴桐湜
金東完
朴建熹
朴晙晳
張志熏
張賢禹
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202308110A publication Critical patent/TW202308110A/zh
Application granted granted Critical
Publication of TWI809795B publication Critical patent/TWI809795B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Noodles (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)

Abstract

一種半導體裝置可包括：基板，包括單元區、周邊區、以及位於所述單元區與所述周邊區之間的邊界區；位元線，設置於所述單元區上並在平行於所述基板的頂表面的第一方向上延伸；位元線頂蓋圖案，設置於所述位元線上；以及邊界圖案，設置於所述邊界區上。所述位元線的端部部分可與所述邊界圖案的第一介面接觸，並且所述位元線頂蓋圖案可包含與所述邊界圖案相同的材料。

Description

半導體裝置 [相關申請案的交叉參考]
此專利申請案主張於2021年8月4日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0102342號的優先權，所述韓國專利申請案的全部內容併入本案供參考。
本揭露是有關於一種半導體裝置及其製作方法，且具體而言，是有關於一種包括設置於單元塊(cell block)中的經圖案化的位元線的半導體裝置及其製作方法。
半導體裝置因其小尺寸、多功能能力及/或低成本特性而成為電子工業中的重要元件。半導體裝置被分為用於儲存資料的半導體記憶體裝置、用於處理資料的半導體邏輯裝置、以及包括記憶體元件及邏輯元件兩者的混合半導體裝置。
由於對速度快及/或功耗低的電子裝置的需求日益增長，快速操作速度及/或低操作電壓成為對半導體裝置的要求。為滿足所述要求，必須增加半導體裝置的整合密度。然而，半導體裝置的整合密度的增加可能導致半導體裝置的可靠性劣化。此外，隨 著電子工業的高度發展，對高度可靠的半導體裝置的需求正日益增加。因此，正在進行諸多研究以達成高度整合且高度可靠的半導體裝置。
本發明概念的實施例提供一種半導體裝置，所述半導體裝置被配置成防止或抑制由圖案的線寬減小引起的圖案缺陷。
根據本發明概念的實施例，一種半導體裝置可包括：基板，包括單元區、周邊區、以及位於所述單元區與所述周邊區之間的邊界區；位元線，設置於所述單元區上並在平行於所述基板的頂表面的第一方向上延伸；位元線頂蓋圖案，設置於所述位元線上；以及邊界圖案，設置於所述邊界區上。所述位元線的端部部分可與所述邊界圖案的第一介面接觸，並且所述位元線頂蓋圖案可包含與所述邊界圖案相同的材料。
根據本發明概念的實施例，一種半導體裝置可包括：基板，包括單元區、周邊區、以及位於所述單元區與所述周邊區之間的邊界區；位元線，設置於所述單元區上並在平行於所述基板的頂表面的第一方向上延伸；位元線頂蓋圖案，位於所述位元線上；單元溝槽，設置於所述位元線之間，並且在所述第一方向上自所述單元區延伸至所述邊界區；以及邊界圖案，設置於所述邊界區上。所述單元溝槽可包括延伸至所述邊界圖案中的第一端部部分，且所述位元線頂蓋圖案可包含與所述邊界圖案相同的材料。
根據本發明概念的實施例，一種半導體裝置可包括：基 板，包括單元區、周邊區、以及位於所述單元區與所述周邊區之間的邊界區；位元線，設置於所述單元區上並在平行於所述基板的頂表面的第一方向上延伸；位元線頂蓋圖案，位於所述位元線上；儲存節點接觸件，設置於所述位元線之間；著陸墊，設置於所述位元線頂蓋圖案及所述儲存節點接觸件上，並電性連接至所述儲存節點接觸件；電容器，設置於所述著陸墊上並電性連接至所述著陸墊；單元溝槽，設置於所述位元線之間並在所述第一方向上自所述單元區延伸至所述邊界區；以及邊界圖案，設置於所述邊界區上。所述位元線的端部部分可與所述邊界圖案的第一介面接觸。所述單元溝槽可包括延伸至所述邊界圖案中的第一端部部分，並且所述位元線頂蓋圖案可包含與所述邊界圖案相同的材料。
10:基板
110:雜質區
110a:第一雜質區
110b:第二雜質區
120:裝置隔離層
150:邊界絕緣圖案
151:第一邊界絕緣圖案
152:第二邊界絕緣圖案
153:第三邊界絕緣圖案
210:單元閘極電極
220:單元閘極介電圖案
230:單元閘極頂蓋圖案
305:緩衝圖案
305p:初步緩衝圖案
306:周邊閘極介電圖案
310:多晶矽圖案
310b:周邊多晶矽圖案
310p:初步多晶矽圖案
310pa:多晶矽層
315:間隙填充絕緣圖案
321:第一子間隔件
325:第二子間隔件
330:含金屬圖案
330b:周邊含金屬圖案
330p:初步含金屬圖案
330pa:含金屬層
331:第一歐姆圖案
331b:周邊第一歐姆圖案
331p:初步第一歐姆圖案
331pa:歐姆層
341:第二歐姆圖案
342:擴散防止圖案
350:位元線頂蓋圖案
351:下部頂蓋圖案
351b:周邊頂蓋圖案
351p:初步下部頂蓋圖案
351pa:下部頂蓋層
352:上部頂蓋圖案
355:周邊間隔件
360:第一周邊絕緣圖案
360p:初步第一周邊絕緣圖案
361:第二周邊絕緣圖案
380:間隙填充圖案
400:第一層間絕緣圖案
420:蝕刻終止層
500:第二層間絕緣圖案
610:下部遮罩層
621:上部遮罩圖案
622:犧牲層
A-A'、B-B'、C-C'、D-D':線
ACT:單元主動圖案
AG:氣隙
BC:儲存節點接觸件
BE:底部電極
BL:位元線
BP:邊界圖案
BPp:初步邊界圖案
BR:邊界區
BS1:第一介面
BS2:第二介面
BTR:邊界溝槽
CA:電容器
CB:單元塊
CDc、CDe:寬度
CR:單元區
CRc:中心單元區
CRe:邊緣單元區
CTR:單元溝槽
D1:第一方向
D2:第二方向
D3:第三方向
D4:第四方向
DC:位元線接觸件
DCBL:位元線接觸插塞
DCCP:周邊接觸插塞
DCp:初步位元線接觸件
DL:介電層
E1:第一端部部分
LP:著陸墊
MC:金屬接觸件
P1:部分
PACT:周邊主動圖案
PB:周邊塊
PR:周邊區
PWL:周邊字元線
RE:凹陷區
SA:感測放大器電路
SP:位元線間隔件
SS1:上部支撐圖案
SS2:下部支撐圖案
SWD:子字元線驅動器電路
TE:頂部電極
WL:字元線
圖1是示出根據本發明概念實施例的半導體裝置的方塊圖。
圖2是示出根據本發明概念實施例的半導體裝置的一部分(例如，圖1的一部分「P1」)的平面圖。
圖3至圖6是分別沿圖2的線A-A'、B-B'、C-C'、D-D'截取的剖視圖。
圖7、圖12、圖17、圖22及圖27是示出一種根據本發明概念實施例的半導體裝置的製作方法的平面圖，且具體而言，其對應於圖1的部分「P1」。
圖8、圖13、圖18、圖23及圖28是分別沿圖7、圖12、圖17、圖22及圖27的線A-A'截取的剖視圖。
圖9、圖14、圖19、圖24及圖29是分別沿圖7、圖12、圖17、圖22及圖27的線B-B'截取的剖視圖。
圖10、圖15、圖20、圖25及圖30是分別沿圖7、圖12、圖17、圖22及圖27的線C-C'截取的剖視圖。
圖11、圖16、圖21、圖26及圖31是分別沿圖7、圖12、圖17、圖22及圖27的線D-D'截取的剖視圖。
現在將參照其中示出示例性實施例的附圖更全面地描述本發明概念的示例性實施例。
圖1是示出根據本發明概念實施例的半導體裝置的方塊圖。
參照圖1，半導體裝置可包括單元塊CB及周邊塊PB，周邊塊PB被設置成圍繞單元塊CB中的每一者。半導體裝置可為記憶體裝置，並且單元塊CB中的每一者可包括單元電路(例如，記憶體積體電路)。周邊塊PB可包括用於操作單元電路的各種周邊電路，並且周邊電路可電性連接至單元電路。如在本文中所使用，被描述為「電性連接」的項目被配置成使得電性訊號可自一個項目傳遞至另一項目。
周邊塊PB可包括感測放大器電路SA及子字元線驅動器電路SWD。在實施例中，感測放大器電路SA可被設置成彼此面 對且在其間夾置有單元塊CB，且子字元線驅動器電路SWD可被設置成彼此面對且在其間夾置有單元塊CB。周邊塊PB可更包括用於驅動感測放大器的電源及接地電路，但本發明概念並非僅限於此實例。
圖2是示出根據本發明概念實施例的半導體裝置的一部分(例如，圖1的一部分「P1」)的平面圖。圖3至圖6是分別沿圖2的線A-A'、B-B'、C-C'、D-D'截取的剖視圖。
參照圖2至圖6，可提供基板10。基板10可為半導體基板(例如，矽基板、鍺基板或矽-鍺基板)。基板10可包括單元區CR、周邊區PR、以及位於單元區與周邊區之間的邊界區BR。單元區CR可包括中心單元區CRc及邊緣單元區CRe，邊緣單元區CRe設置於中心單元區CRc與邊界區BR之間。
單元區CR可為基板10的上面設置有圖1的每一單元塊CB的一個區，且周邊區PR可為基板10的上面設置有圖1的周邊塊PB的另一個區。邊界區BR可為基板10的夾置於單元區CR與周邊區PR之間的另一個區。單元區CR、邊界區BR及周邊區PR可在平行於基板10的頂表面的第一方向D1上進行佈置。邊界區BR可在第二方向D2上延伸，所述第二方向D2平行於基板10的頂表面且不平行於第一方向D1。
單元主動圖案ACT可設置於基板10的單元區CR上。單元主動圖案ACT可在第一方向D1及第二方向D2上彼此間隔開。單元主動圖案ACT可為在第三方向D3上延伸的條狀圖案，所述 第三方向D3平行於基板10的頂表面且不平行於第一方向D1及第二方向D2。單元主動圖案ACT中的一者的端部部分可被放置為與單元主動圖案ACT中在第二方向D2上和其相鄰的另一者的中心相鄰。單元主動圖案ACT中的每一者可為基板10的突出部分，所述突出部分在垂直於基板10的頂表面的第四方向D4上延伸。
裝置隔離層120可在單元區CR上設置於單元主動圖案ACT之間。裝置隔離層120可設置於基板10中/基板10上，以界定單元主動圖案ACT。裝置隔離層120可由例如氧化矽、氮化矽及/或氮氧化矽中的至少一者形成或包含例如氧化矽、氮化矽及/或氮氧化矽中的至少一者。
字元線WL可設置於單元區CR上，以與單元主動圖案ACT及裝置隔離層120交叉。字元線WL可設置於凹槽中，所述凹槽形成於單元主動圖案ACT及裝置隔離層120中。字元線WL可在第二方向D2上延伸，並且可在第一方向D1上彼此間隔開。字元線WL可掩埋於基板10中。
字元線WL中的每一者可包括單元閘極電極210、單元閘極介電圖案220及單元閘極頂蓋圖案230。單元閘極電極210可被設置成穿透單元主動圖案ACT及裝置隔離層120的上部部分。單元閘極介電圖案220可夾置於單元閘極電極210與單元主動圖案ACT之間、以及單元閘極電極210與裝置隔離層120之間。單元閘極頂蓋圖案230可設置於單元閘極電極210上。單元閘極頂蓋 圖案230的頂表面可與單元主動圖案ACT的頂表面共面。
單元閘極電極210可由導電材料形成或者包含導電材料。在實施例中，所述導電材料可為摻雜半導體材料(例如，摻雜矽或摻雜鍺)、導電金屬氮化物(例如，氮化鈦或氮化鉭)、金屬材料(例如，鎢、鈦或鉭)及金屬半導體化合物(例如，矽化鎢、矽化鈷或矽化鈦)中的一者。單元閘極介電圖案220可由氧化矽、氮化矽及/或氮氧化矽中的至少一者形成，或者包含氧化矽、氮化矽及/或氮氧化矽中的至少一者。單元閘極頂蓋圖案230可由氧化矽、氮化矽及/或氮氧化矽中的至少一者形成，或者包含氧化矽、氮化矽及/或氮氧化矽中的至少一者。
雜質區110可設置於單元主動圖案ACT中。雜質區110可包括第一雜質區110a及第二雜質區110b。第一雜質區110a可設置於一對字元線WL之間，所述一對字元線WL被設置成與單元主動圖案ACT中的每一者交叉。第二雜質區110b可設置於單元主動圖案ACT中的每一者的相對邊緣區中。第一雜質區110a及第二雜質區110b可為具有相同導電類型(例如，n型)的摻雜區。
周邊主動圖案PACT可設置於基板10的周邊區PR上。儘管未示出，但周邊裝置隔離層可在周邊區PR上設置於周邊主動圖案PACT之間。周邊裝置隔離層可設置於基板10中/基板10上，以界定周邊主動圖案PACT。周邊雜質區可設置於周邊主動圖案PACT中。
邊界絕緣圖案150可設置於基板10中/基板10上且設置於單元區CR、邊界區BR及周邊區PR上。邊界絕緣圖案150可設置於單元區CR的邊緣單元區CRe上。邊界絕緣圖案150可包括依序堆疊的第一邊界絕緣圖案151、第二邊界絕緣圖案152及第三邊界絕緣圖案153。邊界絕緣圖案150可由例如氧化矽、氮化矽及/或氮氧化矽中的至少一者形成，或包含例如氧化矽、氮化矽及/或氮氧化矽中的至少一者。
緩衝圖案305可設置於基板10的單元區CR及邊界區BR上。緩衝圖案305可覆蓋單元主動圖案ACT、裝置隔離層120及字元線WL。緩衝圖案305可由例如氧化矽、氮化矽及/或氮氧化矽中的至少一者形成或包含例如氧化矽、氮化矽及/或氮氧化矽中的至少一者。
位元線BL可設置於單元區CR上。位元線BL可在第一方向D1上延伸，並且可在第二方向D2上彼此間隔開。位元線BL的端部部分可放置於單元區CR與邊界區BR之間的邊界處。位元線BL可不設置於邊界區BR上。位元線BL中的每一者可包括依序堆疊的第一歐姆圖案331及含金屬圖案330。在實施例中，第一歐姆圖案331可由金屬矽化物材料中的至少一者形成，或者包含金屬矽化物材料中的至少一者。舉例而言，含金屬圖案330可由金屬材料(例如，鎢、鈦及鉭)中的至少一者形成，或者包含金屬材料(例如，鎢、鈦及鉭)中的至少一者。多晶矽圖案310可夾置於位元線BL與緩衝圖案305之間。
中心單元區CRc上的位元線BL的寬度CDc可實質上等於邊緣單元區CRe上的位元線BL的寬度CDe。
位元線頂蓋圖案350可分別設置於位元線BL上。位元線頂蓋圖案350中的每一者可包括下部頂蓋圖案351及上部頂蓋圖案352。位元線頂蓋圖案350可在位元線BL上在第一方向D1上延伸，並且可在第二方向D2上彼此間隔開。
多晶矽圖案310的側表面、位元線BL的側表面及位元線頂蓋圖案350的側表面可被覆蓋以位元線間隔件SP。位元線間隔件SP中的每一者可包括藉由氣隙AG彼此間隔開的第一子間隔件321及第二子間隔件325。第一子間隔件321及第二子間隔件325可由氮化矽、氧化矽或氮氧化矽中的至少一者形成，或者包含氮化矽、氧化矽或氮氧化矽中的至少一者，並且可具有單層式或多層式結構。第一子間隔件321及第二子間隔件325可由相同的材料形成，或者包含相同的材料。片語「氣隙」將被理解為包括空氣或除空氣之外的氣體(例如，在製造期間可能存在的其他大氣氣體或腔室氣體)的間隙(例如，氣袋)。「氣隙」亦可構成其中無氣體或其他材料或實質上無氣體或其他材料的空間。
位元線接觸件DC可分別夾置於位元線BL與第一雜質區110a之間。位元線BL可經由位元線接觸件DC電性連接至第一雜質區110a。位元線接觸件DC可由摻雜多晶矽或無摻雜多晶矽形成，或者包含摻雜多晶矽或無摻雜多晶矽。
位元線接觸件DC可分別設置於凹陷區RE中。凹陷區 RE可設置於第一雜質區110a的上部部分及與其相鄰的裝置隔離層120的上部部分中。第一子間隔件321及間隙填充絕緣圖案315可被設置成填充凹陷區RE的其餘部分。
單元溝槽CTR可設置於位元線BL之間。單元溝槽CTR可在第一方向D1上自單元區CR延伸至邊界區BR，並且可在第二方向D2上彼此間隔開。
周邊字元線PWL可設置於基板10的周邊區PR上。周邊字元線PWL可與周邊主動圖案PACT交叉。周邊字元線PWL中的每一者可包括周邊多晶矽圖案310b、周邊第一歐姆圖案331b、周邊含金屬圖案330b、周邊頂蓋圖案351b、周邊閘極介電圖案306及周邊間隔件355。周邊多晶矽圖案310b、周邊第一歐姆圖案331b、周邊含金屬圖案330b及周邊頂蓋圖案351b可分別由與多晶矽圖案310、第一歐姆圖案331、含金屬圖案330及下部頂蓋圖案351相同的材料形成，或包含與多晶矽圖案310、第一歐姆圖案331、含金屬圖案330及下部頂蓋圖案351相同的材料，並且可與周邊主動圖案PACT交叉。周邊閘極介電圖案306可夾置於基板10與周邊多晶矽圖案310b之間。周邊間隔件355可設置於周邊多晶矽圖案310b的側表面、周邊第一歐姆圖案331b的側表面、周邊含金屬圖案330b的側表面、周邊頂蓋圖案351b的側表面及周邊閘極介電圖案306的側表面上。
第一周邊絕緣圖案360及第二周邊絕緣圖案361可設置於周邊區PR上。第一周邊絕緣圖案360及第二周邊絕緣圖案361 可覆蓋周邊字元線PWL。在實施例中，第一周邊絕緣圖案360可覆蓋周邊間隔件355上的周邊字元線PWL，且第二周邊絕緣圖案361可覆蓋第一周邊絕緣圖案360。第一周邊絕緣圖案360可由氧化矽形成，或者包含氧化矽。
邊界圖案BP可設置於基板10的邊界區BR上。邊界圖案BP可設置於邊界區BR上的邊界溝槽BTR中。邊界溝槽BTR可設置於緩衝圖案305上。舉例而言，邊界圖案BP可設置於緩衝圖案305上。邊界圖案BP可設置於邊界絕緣圖案150上。
邊界溝槽BTR的內側表面可放置於單元區CR與邊界區BR之間的邊界上。邊界溝槽BTR的相對內側表面可放置於周邊區PR與邊界區BR之間的邊界上。邊界圖案BP可具有與邊界溝槽BTR的內側表面對應的第一介面BS1，並且可具有與邊界溝槽BTR的相對內側表面對應的第二介面BS2。邊界圖案BP的第一介面BS1可位於單元區CR與邊界區BR之間的邊界處。邊界圖案BP的第二介面BS2可位於周邊區PR與邊界區BR之間的邊界處。邊界圖案BP可包含氮化矽。在實施例中，邊界圖案BP可由氮化矽形成。
位元線BL的端部部分可在第一方向D1上延伸，並且可與邊界圖案BP的第一介面BS1接觸。邊界圖案BP的第一介面BS1可包含氮化矽。在實施例中，第一介面BS1可由氮化矽形成。舉例而言，位元線BL的端部部分可與氮化矽接觸。第一介面BS1可不包含氧化矽。舉例而言，位元線BL的端部部分可不與氧化矽 接觸。
第一周邊絕緣圖案360可與邊界圖案BP的第二介面BS2接觸。第二周邊絕緣圖案361可由與邊界圖案BP相同的材料形成，或者包含與邊界圖案BP相同的材料。在實施例中，邊界圖案BP可由氮化矽形成或包含氮化矽，並且此處，第二周邊絕緣圖案361可由氮化矽形成或包含氮化矽。
位元線頂蓋圖案350可由與邊界圖案BP相同的材料形成，或者包含與邊界圖案BP相同的材料。位元線頂蓋圖案350的上部頂蓋圖案352可由與邊界圖案BP相同的材料形成，或者包含與邊界圖案BP相同的材料。在實施例中，邊界圖案BP可由氮化矽形成，並且此處，上部頂蓋圖案352可由氮化矽形成或者包含氮化矽。
單元溝槽CTR的第一端部部分E1可延伸至邊界圖案BP中。單元溝槽CTR的第一端部部分E1可放置於邊界區BR上。單元溝槽CTR的第一端部部分E1可佈置成在第二方向D2上形成鋸齒形狀。在實施例中，第一端部部分E1中的一些第一端部部分可被佈置成相較於第一端部部分E1中接近其放置的其他第一端部部分而言靠近第二介面BS2。舉例而言，第一端部部分E1中的偶數第一端部部分可較第一端部部分E1中的奇數第一端部部分更靠近第二介面BS2。單元溝槽CTR的第一端部部分E1可較位元線BL的端部部分更靠近周邊區PR。
邊界圖案BP的一部分可在邊界區BR上形成單元溝槽 CTR的內側表面的至少一部分。邊界圖案BP的所述一部分可包含氮化矽。舉例而言，邊界圖案BP的所述一部分可由氮化矽形成。邊界圖案BP的所述一部分可不包含氧化矽。
單元溝槽CTR中的每一者的內側表面可被覆蓋以位元線間隔件SP。可設置間隙填充圖案380來填充被覆蓋以位元線間隔件SP的單元溝槽CTR的內部空間。間隙填充圖案380可由氮化矽形成或者包含氮化矽。
儲存節點接觸件BC可設置於位元線BL之間。位元線間隔件SP可夾置於儲存節點接觸件BC與和其相鄰的位元線BL之間。儲存節點接觸件BC可在第一方向D1及第二方向D2上彼此間隔開。儲存節點接觸件BC可由摻雜多晶矽或無摻雜多晶矽形成，或者包含摻雜多晶矽或無摻雜多晶矽。間隙填充圖案380可設置於在第一方向D1上彼此相鄰的儲存節點接觸件BC之間。
第二歐姆圖案341可設置於儲存節點接觸件BC中的每一者上。第二歐姆圖案341可由金屬矽化物材料中的至少一者形成，或者包含金屬矽化物材料中的至少一者。擴散防止圖案342可共形地覆蓋第一子間隔件321、第二子間隔件325及位元線頂蓋圖案350。擴散防止圖案342可由金屬氮化物(例如，氮化鈦及氮化鉭)中的至少一者形成，或者包含金屬氮化物(例如，氮化鈦及氮化鉭)中的至少一者。著陸墊LP可分別設置於擴散防止圖案342上。著陸墊LP可由含金屬材料(例如，鎢)形成，或者包含含金屬材料(例如，鎢)。在第二方向D2上，著陸墊LP的上部部分可具有 較儲存節點接觸件BC大的寬度。著陸墊LP的上部部分可在第二方向D2上自儲存節點接觸件BC移位。舉例而言，著陸墊LP的上部部分的至少一部分可不在第四方向D4上與儲存節點接觸件BC交疊。著陸墊LP可在第一方向D1及第二方向D2上彼此間隔開。
第一層間絕緣圖案400可設置於著陸墊LP中的相鄰著陸墊之間。第一層間絕緣圖案400可與位元線頂蓋圖案350的上部部分、位元線間隔件SP的上部部分、著陸墊LP的側表面、以及未被覆蓋以著陸墊LP的擴散防止圖案342接觸。第一層間絕緣圖案400可延伸至邊界區BR及周邊區PR。第一層間絕緣圖案400可設置於邊界區BR上的間隙填充圖案380上、以及周邊區PR上的第二周邊絕緣圖案361上。作為實例，第一層間絕緣圖案400可由氧化矽、氮化矽及/或氮氧化矽中的至少一者形成，或者包含氧化矽、氮化矽及/或氮氧化矽中的至少一者。作為另一實例，第一層間絕緣圖案400可更包括連接至位元線間隔件SP的氣隙AG並且填充有空氣的空間。
位元線接觸插塞DCBL可被設置成依序穿透第一層間絕緣圖案400、位元線頂蓋圖案350及含金屬圖案330。位元線接觸插塞DCBL可分別電性連接至位元線BL。位元線接觸插塞DCBL的被第一層間絕緣圖案400圍繞的上部部分的寬度可大於位元線接觸插塞DCBL的被位元線頂蓋圖案350及含金屬圖案330圍繞的下部部分的寬度。位元線接觸插塞DCBL的上部部分的底表面 可與擴散防止圖案342接觸。位元線接觸插塞DCBL可由與著陸墊LP相同的材料形成，或者包含與著陸墊LP相同的材料。作為實例，位元線接觸插塞DCBL可由含金屬材料(例如，鎢)形成，或者包含含金屬材料(例如，鎢)。
周邊接觸插塞DCCP可設置於周邊字元線PWL中的每一者的兩側。周邊接觸插塞DCCP中的每一者可被設置成依序穿透第一層間絕緣圖案400、第二周邊絕緣圖案361及第一周邊絕緣圖案360。周邊接觸插塞DCCP的被第一層間絕緣圖案400圍繞的上部部分的寬度可大於周邊接觸插塞DCCP的被第二周邊絕緣圖案361及第一周邊絕緣圖案360圍繞的下部部分的寬度。周邊接觸插塞DCCP的上部部分的底表面可與擴散防止圖案342接觸。周邊接觸插塞DCCP可由與著陸墊LP相同的材料形成，或者包含與著陸墊LP相同的材料。作為實例，周邊接觸插塞DCCP可由含金屬材料(例如，鎢)形成，或者包含含金屬材料(例如，鎢)。
底部電極BE可分別設置於著陸墊LP上。底部電極BE可由摻雜多晶矽、金屬氮化物(例如，氮化鈦)或金屬(例如，鎢、鋁及銅)中的至少一者形成，或者包含摻雜多晶矽、金屬氮化物(例如，氮化鈦)或金屬(例如，鎢、鋁及銅)中的至少一者。底部電極BE中的每一者可具有圓形柱形狀、中空圓柱形狀或杯形狀。可設置上部支撐圖案SS1來支撐底部電極BE的上部側表面，並且可設置下部支撐圖案SS2來支撐底部電極BE的下部側表面。上部支撐圖案SS1及下部支撐圖案SS2可由絕緣材料(例如， 氮化矽、氧化矽及氮氧化矽)中的至少一者形成，或者包含絕緣材料(例如，氮化矽、氧化矽及氮氧化矽)中的至少一者。
蝕刻終止層420可設置於單元區CR、邊界區BR及周邊區PR上。蝕刻終止層420可設置於底部電極BE之間以及第一層間絕緣圖案400上。蝕刻終止層420可由絕緣材料(例如，氮化矽、氧化矽及氮氧化矽)中的至少一者形成，或者包含絕緣材料(例如，氮化矽、氧化矽及氮氧化矽)中的至少一者。可設置介電層DL來覆蓋底部電極BE的表面以及上部支撐圖案SS1的表面及下部支撐圖案SS2的表面。介電層DL可由氧化矽、氮化矽、氮氧化矽及高介電常數(k)介電材料(例如，氧化鉿)中的至少一者形成，或者包含氧化矽、氮化矽、氮氧化矽及高介電常數介電材料(例如，氧化鉿)中的至少一者。頂部電極TE可設置於介電層DL上，以填充底部電極BE之間的空間。頂部電極TE可由摻雜多晶矽、摻雜矽鍺、金屬氮化物(例如，氮化鈦)或金屬材料(例如，鎢、鋁及銅)中的至少一者形成，或者包含摻雜多晶矽、摻雜矽鍺、金屬氮化物(例如，氮化鈦)或金屬材料(例如，鎢、鋁及銅)中的至少一者。底部電極BE、介電層DL及頂部電極TE可構成電容器CA。
第二層間絕緣圖案500可設置於蝕刻終止層420上以及單元區CR、邊界區BR及周邊區PR上。第二層間絕緣圖案500可覆蓋電容器CA的側表面。第二層間絕緣圖案500可由氧化矽、氮化矽及/或氮氧化矽中的至少一者形成，或者包含氧化矽、氮化 矽及/或氮氧化矽中的至少一者。
金屬接觸件MC可被設置成穿透第二層間絕緣圖案500，並分別與位元線接觸插塞DCBL及周邊接觸插塞DCCP接觸。金屬接觸件MC可電性連接至位元線接觸插塞DCBL及周邊接觸插塞DCCP。第二層間絕緣圖案500可被形成為覆蓋金屬接觸件MC的側表面。金屬接觸件MC可由導電材料中的至少一者形成，或者包含導電材料中的至少一者。
圖7、圖12、圖17、圖22及圖27是示出一種根據本發明概念實施例的半導體裝置的製作方法的平面圖，且具體而言，其根據圖1的部分「P1」。圖8、圖13、圖18、圖23及圖28是分別沿圖7、圖12、圖17、圖22及圖27的線A-A'截取的剖視圖。圖9、圖14、圖19、圖24及圖29是分別沿圖7、圖12、圖17、圖22及圖27的線B-B'截取的剖視圖。圖10、圖15、圖20、圖25及圖30是分別沿圖7、圖12、圖17、圖22及圖27的線C-C'截取的剖視圖。圖11、圖16、圖21、圖26及圖31是分別沿圖7、圖12、圖17、圖22及圖27的線D-D'截取的剖視圖。以下將更詳細地描述根據本發明概念實施例的半導體裝置的製作方法。為使說明簡潔起見，先前參照圖1至圖6描述的元件可由相同的參考編號進行辨識，而對其不再予以贅述。
參照圖7至圖11，可設置包括單元區CR、周邊區PR、以及位於單元區與周邊區之間的邊界區BR的基板10。可於單元區CR上及基板10中/基板10上形成單元主動圖案ACT及裝置隔 離層120。單元主動圖案ACT可在第一方向D1及第二方向D2上彼此間隔開。單元主動圖案ACT可為在第三方向D3上延伸的條狀圖案，所述第三方向D3平行於基板10的頂表面且不平行於第一方向D1及第二方向D2。裝置隔離層120可設置於基板10中/基板10上，以界定單元主動圖案ACT。
可於單元區CR、邊界區BR及周邊區PR上以及基板10中形成邊界絕緣圖案150。邊界絕緣圖案150可由例如氧化矽、氮化矽及/或氮氧化矽中的至少一者形成，或包含例如氧化矽、氮化矽及/或氮氧化矽中的至少一者。
可於單元區CR上形成與單元主動圖案ACT及裝置隔離層120交叉的字元線WL。字元線WL可在第二方向D2上延伸，並且可在第一方向D1上彼此間隔開。字元線WL可掩埋於基板10中。
可於單元主動圖案ACT中形成雜質區110，並且雜質區110可包括第一雜質區110a及第二雜質區110b。第一雜質區110a可形成於一對字元線WL之間，所述一對字元線被形成為與單元主動圖案ACT中的每一者交叉。第二雜質區110b可形成於單元主動圖案ACT中的每一者的相對邊緣區中。
可於第一雜質區110a的上部部分及與其相鄰的裝置隔離層120的上部部分中形成凹陷區RE。凹陷區RE可分別被填充以初步位元線接觸件DCp。可於單元區CR及邊界區BR上依序堆疊初步緩衝圖案305p、多晶矽層310pa、歐姆層331pa、含金屬層 330pa及下部頂蓋層351pa。在邊界區BR上，設置有初步緩衝圖案305p的面積可大於設置有多晶矽層310pa、歐姆層331pa、含金屬層330pa及下部頂蓋層351pa的面積。可設置初步緩衝圖案305p及多晶矽層310pa，以覆蓋初步位元線接觸件DCp的上部部分的側表面。初步緩衝圖案305p的一部分可設置於邊界區BR上。可設置歐姆層331pa以覆蓋初步位元線接觸件DCp的頂表面。
可於基板10的周邊區PR上形成周邊主動圖案PACT及周邊字元線PWL。可於周邊區PR上形成初步第一周邊絕緣圖案360p，以覆蓋周邊字元線PWL。初步第一周邊絕緣圖案360p的一部分可形成於邊界區BR上。在邊界區BR上，初步第一周邊絕緣圖案360p的所述一部分可設置於初步緩衝圖案305p的所述一部分上。在邊界區BR上，初步第一周邊絕緣圖案360p可與多晶矽層310pa、歐姆層331pa、含金屬層330pa及下部頂蓋層351pa接觸。
參照圖12至圖16，可於邊界區BR上形成邊界溝槽BTR。邊界溝槽BTR的形成可包括對圖11的多晶矽層310pa、歐姆層331pa、含金屬層330pa、下部頂蓋層351pa及初步第一周邊絕緣圖案360p的位於邊界區BR上的部分進行蝕刻。作為形成邊界溝槽BTR的結果，可形成初步多晶矽圖案310p、初步第一歐姆圖案331p、初步含金屬圖案330p、初步下部頂蓋圖案351p及第一周邊絕緣圖案360。
可經由邊界溝槽BTR暴露出初步緩衝圖案305p的頂表 面。邊界溝槽BTR可被形成為暴露出初步多晶矽圖案310p、初步第一歐姆圖案331p、初步含金屬圖案330p、初步下部頂蓋圖案351p及第一周邊絕緣圖案360中的每一者的側表面。
參照圖17至圖21，可形成初步邊界圖案BPp。初步邊界圖案BPp可形成於基板10上，以填充邊界區BR上的邊界溝槽BTR。初步邊界圖案BPp可形成於單元區CR、周邊區PR及邊界區BR上。初步邊界圖案BPp可覆蓋單元區CR上的初步下部頂蓋圖案351p。初步邊界圖案BPp可覆蓋周邊區PR上的第一周邊絕緣圖案360。初步邊界圖案BPp可覆蓋邊界區BR上的初步緩衝圖案305p。
在單元區CR與邊界區BR之間的邊界處，初步邊界圖案BPp可與初步多晶矽圖案310p、初步第一歐姆圖案331p、初步含金屬圖案330p及初步下部頂蓋圖案351p中的每一者的側表面接觸。初步邊界圖案BPp可在第二介面BS2處與第一周邊絕緣圖案360的側表面接觸。初步邊界圖案BPp可包含氮化矽。舉例而言，初步邊界圖案BPp可由氮化矽形成。初步邊界圖案BPp可不包含氧化矽。
參照圖22至圖26，可於單元區CR、周邊區PR及邊界區BR上形成下部遮罩層610、上部遮罩圖案621及犧牲層622。下部遮罩層610可形成於初步邊界圖案BPp上，以覆蓋基板10的整個區。在形成下部遮罩層610之後，可於下部遮罩層610上形成上部遮罩圖案621。上部遮罩圖案621的形成可包括：形成上部 遮罩層以覆蓋下部遮罩層610，並使用曝光及蝕刻製程來對上部遮罩層進行圖案化。上部遮罩圖案621可在平行於基板10的頂表面的第一方向D1上延伸，並且可在平行於基板10的頂表面且不平行於第一方向D1的第二方向D2上彼此間隔開。犧牲層622可被形成為共形地覆蓋下部遮罩層610的頂表面、上部遮罩圖案621的頂表面及上部遮罩圖案621的側表面。
參照圖27至圖31，可於單元區CR上形成位元線BL。可於單元區CR及邊界區BR上形成單元溝槽CTR及邊界圖案BP。可進一步於周邊區PR上形成第二周邊絕緣圖案361。可藉由對圖24的初步多晶矽圖案310p、初步第一歐姆圖案331p、初步含金屬圖案330p、初步下部頂蓋圖案351p及初步邊界圖案BPp進行蝕刻來形成位元線BL、單元溝槽CTR、邊界圖案BP及第二周邊絕緣圖案361。
在此蝕刻製程中，下部遮罩層610、上部遮罩圖案621及犧牲層622可用作蝕刻遮罩。詳細而言，可對犧牲層622的覆蓋下部遮罩層610的頂表面及上部遮罩圖案621的頂表面的一部分進行蝕刻，且因此，犧牲層622的覆蓋上部遮罩圖案621的側表面的部分可留在下部遮罩層610上。犧牲層622的剩餘部分可在第一方向D1上延伸，並且可在第二方向D2上彼此間隔開。犧牲層622的剩餘部分可具有條狀。此後，可移除上部遮罩圖案621。在此製程期間，下部遮罩層610的一些部分的上部可被移除。舉例而言，下部遮罩層610的所述一些部分可設置於未被覆蓋以 上部遮罩圖案621及犧牲層622的剩餘部分的區上。可使用犧牲層622的剩餘部分作為蝕刻遮罩來蝕刻下部遮罩層610。此後，可使用下部遮罩層610的剩餘部分作為蝕刻遮罩來蝕刻初步多晶矽圖案310p、初步第一歐姆圖案331p、初步含金屬圖案330p、初步下部頂蓋圖案351p及初步邊界圖案BPp。
可於犧牲層622的剩餘部分之間形成單元溝槽CTR。舉例而言，單元溝槽CTR可形成於在先前步驟中被上部遮罩圖案621及下部遮罩層610的所述一些部分佔據的區中。在犧牲層622下方的下部層中，下部層的被犧牲層622的剩餘部分覆蓋的部分可不被蝕刻，並且保持條狀圖案。因此，位元線接觸件DC、多晶矽圖案310、位元線BL及位元線頂蓋圖案350可形成於單元區CR上以具有條狀。此外，由於初步邊界圖案BPp被蝕刻，因此可同時形成邊界圖案BP、第二周邊絕緣圖案361及位元線頂蓋圖案350的上部頂蓋圖案352。邊界圖案BP可形成於邊界區BR上。第二周邊絕緣圖案361可形成於周邊區PR上。位元線頂蓋圖案350的上部頂蓋圖案352可形成於單元區CR上。
蝕刻製程中的蝕刻量在設置有下部遮罩層610的所述一些部分的區中可大於設置有上部遮罩圖案621的區中。因此，當在第一方向D1上進行量測時，設置有下部遮罩層610的一部分的區中的單元溝槽CTR可較設置有上部遮罩圖案621的區中的單元溝槽CTR長。因此，在邊界區BR上，單元溝槽CTR的第一端部部分E1可被形成為在第二方向D2上形成鋸齒形狀。
儘管未示出，但在使用犧牲層622的剩餘部分作為蝕刻遮罩的蝕刻製程之前，周邊區PR及與周邊區PR相鄰的邊界區BR的一部分可被覆蓋以遮罩層，並且在此種情形中，在被覆蓋以遮罩層的區中可不形成單元溝槽CTR。因此，單元溝槽CTR的第一端部部分E1可形成於邊界區BR上而非周邊區PR上。
邊界圖案BP可經由單元溝槽CTR被暴露出。如同初步邊界圖案BPp，邊界圖案BP可不包含氧化矽。因此，邊界圖案BP的由單元溝槽CTR暴露出的一部分可不包含氧化矽。因此，在形成位元線BL的製程期間，位元線BL不被暴露於氧化矽。
返回參照圖2至圖6，可形成間隙填充圖案380及儲存節點接觸件BC。儲存節點接觸件BC可形成於相鄰的一對位元線BL之間。儲存節點接觸件BC可在第一方向D1及第二方向D2上彼此間隔開。儲存節點接觸件BC中的每一者可電性連接至第二雜質區110b中的相應一者。在形成儲存節點接觸件BC的製程期間，可對圖29的初步緩衝圖案305p的一部分進行蝕刻以形成緩衝圖案305。位元線間隔件SP可夾置於儲存節點接觸件BC與和其相鄰的位元線BL之間。
可於儲存節點接觸件BC中的每一者上形成第二歐姆圖案341。可形成擴散防止圖案342以共形地覆蓋第二歐姆圖案341、位元線間隔件SP及位元線頂蓋圖案350。可於擴散防止圖案342上形成著陸墊LP。著陸墊LP中的每一者可電性連接至儲存節點接觸件BC中的相應一者。著陸墊LP中的每一者的上部部 分可在第二方向D2上自儲存節點接觸件BC中的相應一者移位。舉例而言，著陸墊LP的上部部分的至少一部分可不在第四方向D4上與儲存節點接觸件BC交疊。
可於著陸墊LP中的相鄰多者之間形成第一層間絕緣圖案400。第一層間絕緣圖案400可被形成為延伸至邊界區BR及周邊區PR。可形成依序穿透第一層間絕緣圖案400、位元線頂蓋圖案350及含金屬圖案330的位元線接觸插塞DCBL。位元線接觸插塞DCBL可分別電性連接至位元線BL。可於周邊字元線PWL中的每一者的兩側處形成周邊接觸插塞DCCP。周邊接觸插塞DCCP中的每一者可被形成為依序穿透第一層間絕緣圖案400、第二周邊絕緣圖案361及第一周邊絕緣圖案360。
可於著陸墊LP上分別形成底部電極BE。可於單元區CR、邊界區BR及周邊區PR上形成蝕刻終止層420。蝕刻終止層420可形成於底部電極BE之間以及第一層間絕緣圖案400上。可形成上部支撐圖案SS1以支撐底部電極BE的上部側表面，且可形成下部支撐圖案SS2以支撐底部電極BE的下部側表面。可形成介電層DL以覆蓋底部電極BE的表面以及上部支撐圖案SS1及下部支撐圖案SS2的表面，並且可於介電層DL上形成頂部電極TE以填充底部電極BE之間的空間。底部電極BE、介電層DL及頂部電極TE可構成電容器CA。
可於單元區CR、邊界區BR及周邊區PR上形成第二層間絕緣圖案500。第二層間絕緣圖案500可形成於蝕刻終止層420 上。第二層間絕緣圖案500可被形成為覆蓋電容器CA的側表面。
可形成穿透第二層間絕緣圖案500的金屬接觸件MC。金屬接觸件MC可被形成為分別與位元線接觸插塞DCBL及周邊接觸插塞DCCP接觸。第二層間絕緣圖案500可被形成為覆蓋金屬接觸件MC的側表面。
在位元線BL在用於形成位元線BL的蝕刻製程期間被暴露於氧化矽的情形中，位元線BL可能未被有效地鈍化。因此，在位元線BL被過蝕刻(over-etched)的情形中，位元線BL的寬度可減小。特別是在在形成位元線BL的製程中對第一周邊絕緣圖案360進行蝕刻的情形中，第一周邊絕緣圖案360中的氧化矽可使得位元線BL中的每一者的端部部分的寬度減小。此可導致位元線BL的電阻增加且位元線BL與位元線接觸插塞DCBL之間出現接觸故障。
根據本發明概念的實施例，不包含氧化矽的邊界圖案BP可設置於單元區CR與周邊區PR之間。邊界圖案BP可防止第一周邊絕緣圖案360在用於形成位元線BL的蝕刻製程期間被暴露出，且因此，可防止位元線BL的端部部分在蝕刻製程期間具有減小的寬度。藉此，可降低位元線BL的電阻，並且可防止位元線BL與位元線接觸插塞DCBL之間的接觸故障。因此，可改善半導體裝置的電性特性及可靠性特性。此外，由於位元線BL的寬度可容易地進行調整，因此可容易地縮小半導體裝置的尺寸。
根據本發明概念的實施例，邊界圖案可設置於單元區與 周邊區之間。當執行蝕刻製程以在單元區中形成位元線時，邊界圖案可防止或抑制由周邊區上的氧化矽層引起的位元線的過蝕刻問題。藉此，可抑制每一位元線的寬度在位元線的端部部分減小的現象。此外，可減小位元線的電阻，並防止在位元線與位元線接觸插塞之間出現接觸故障。因此，可改善半導體裝置的電性特性及可靠性特性。此外，由於位元線的寬度可容易地進行調整，因此可容易地縮小半導體裝置的尺寸。
儘管已具體示出並闡述了本發明概念的示例性實施例，但此項技術中具有通常知識者將理解，在不背離所附申請專利範圍的精神及範圍的情況下，可對其作出形式及細節上的變化。
380:間隙填充圖案
A-A'、B-B'、C-C'、D-D':線
ACT:單元主動圖案
BC:儲存節點接觸件
BL:位元線
BP:邊界圖案
BR:邊界區
BS1:第一介面
BS2:第二介面
BTR:邊界溝槽
CDc、CDe:寬度
CR:單元區
CRc:中心單元區
CRe:邊緣單元區
CTR:單元溝槽
D1:第一方向
D2:第二方向
D3:第三方向
D4:第四方向
DC:位元線接觸件
DCBL:位元線接觸插塞
DCCP:周邊接觸插塞
E1:第一端部部分
LP:著陸墊
P1:部分
PACT:周邊主動圖案
PR:周邊區
PWL:周邊字元線
SP:位元線間隔件
WL:字元線

Claims (9)

  1. 一種半導體裝置，包括：基板，包括單元區、周邊區、以及位於所述單元區與所述周邊區之間的邊界區；位元線，設置於所述單元區上並在平行於所述基板的頂表面的第一方向上延伸；位元線頂蓋圖案，設置於所述位元線上；邊界圖案，設置於所述邊界區上；以及單元溝槽，設置於所述位元線之間，並且在所述第一方向上自所述單元區延伸至所述邊界區，其中所述單元溝槽包括延伸至所述邊界圖案中的第一端部部分，其中所述位元線的端部部分與所述邊界圖案的第一介面接觸，並且所述位元線頂蓋圖案包含與所述邊界圖案相同的材料。
  2. 如請求項1所述的半導體裝置，其中所述邊界圖案的所述第一介面由氮化矽形成。
  3. 如請求項1所述的半導體裝置，其中所述邊界圖案由氮化矽形成。
  4. 如請求項1所述的半導體裝置，其中所述位元線頂蓋圖案包括上部頂蓋圖案，並且所述上部頂蓋圖案包含與所述邊界圖案相同的材料。
  5. 如請求項1所述的半導體裝置，其中所述單元溝槽的所述第一端部部分較所述位元線的所述端部部分更靠近所述周邊區。
  6. 一種半導體裝置，包括：基板，包括單元區、周邊區、以及位於所述單元區與所述周邊區之間的邊界區；位元線，設置於所述單元區上並在平行於所述基板的頂表面的第一方向上延伸；位元線頂蓋圖案，位於所述位元線上；單元溝槽，設置於所述位元線之間，並且所述單元溝槽在所述第一方向上自所述單元區延伸至所述邊界區；以及邊界圖案，設置於所述邊界區上，其中所述單元溝槽包括延伸至所述邊界圖案中的第一端部部分，且所述位元線頂蓋圖案包含與所述邊界圖案相同的材料。
  7. 如請求項6所述的半導體裝置，其中所述邊界圖案的一部分在所述邊界區上形成各所述單元溝槽的內側表面的至少一部分。
  8. 如請求項7所述的半導體裝置，其中所述邊界圖案的所述一部分由氮化矽形成。
  9. 如請求項6所述的半導體裝置，其中所述單元溝槽的所述第一端部部分被佈置成在第二方向上形成鋸齒形狀，所述第二方向平行於所述基板的所述頂表面並與所述第一方向交叉。
TW111112385A 2021-08-04 2022-03-31 半導體裝置 TWI809795B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210102342A KR20230021197A (ko) 2021-08-04 2021-08-04 반도체 소자
KR10-2021-0102342 2021-08-04

Publications (2)

Publication Number Publication Date
TW202308110A TW202308110A (zh) 2023-02-16
TWI809795B true TWI809795B (zh) 2023-07-21

Family

ID=85152718

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111112385A TWI809795B (zh) 2021-08-04 2022-03-31 半導體裝置

Country Status (4)

Country Link
US (1) US20230041059A1 (zh)
KR (1) KR20230021197A (zh)
CN (1) CN116056448A (zh)
TW (1) TWI809795B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120012911A1 (en) * 2010-07-15 2012-01-19 Hynix Semiconductor Inc. Semiconductor device and method for manufacturing the same
US20180350905A1 (en) * 2017-05-31 2018-12-06 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
US20210082924A1 (en) * 2019-09-17 2021-03-18 Samsung Electronics Co., Ltd. Semiconductor memory devices
US20210098460A1 (en) * 2019-09-27 2021-04-01 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
CN113192954A (zh) * 2021-04-26 2021-07-30 福建省晋华集成电路有限公司 半导体器件及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120012911A1 (en) * 2010-07-15 2012-01-19 Hynix Semiconductor Inc. Semiconductor device and method for manufacturing the same
US20180350905A1 (en) * 2017-05-31 2018-12-06 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
US20210082924A1 (en) * 2019-09-17 2021-03-18 Samsung Electronics Co., Ltd. Semiconductor memory devices
US20210098460A1 (en) * 2019-09-27 2021-04-01 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
CN113192954A (zh) * 2021-04-26 2021-07-30 福建省晋华集成电路有限公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
KR20230021197A (ko) 2023-02-14
US20230041059A1 (en) 2023-02-09
TW202308110A (zh) 2023-02-16
CN116056448A (zh) 2023-05-02

Similar Documents

Publication Publication Date Title
US10573651B2 (en) Semiconductor devices
US7411240B2 (en) Integrated circuits including spacers that extend beneath a conductive line
US11056175B1 (en) Semiconductor device and manufacturing method thereof
US20080308954A1 (en) Semiconductor device and method of forming the same
CN110718532A (zh) 半导体元件及其制作方法
US10923479B2 (en) Method for fabricating a memory device
US11903187B2 (en) Semiconductor devices
TWI809795B (zh) 半導體裝置
TW202318406A (zh) 半導體裝置
US11574915B2 (en) Semiconductor device including insulating patterns and method for forming the same
US11087808B1 (en) Word-line structure, memory device and method of manufacturing the same
KR100439038B1 (ko) 스터드형태의 캡핑층을 구비한 반도체 장치의 비트라인 및그의 형성방법
JP2009164534A (ja) 半導体装置およびその製造方法
US20240032286A1 (en) Integrated circuit devices
TWI841177B (zh) 半導體存儲裝置
US20230095717A1 (en) Semiconductor device and method of fabricating the same
US20230084281A1 (en) Semiconductor device and method of fabricating the same
US11908797B2 (en) Integrated circuit device having a bit line and a main insulating spacer with an extended portion
TWI833189B (zh) 半導體裝置及其製造方法
US20230389299A1 (en) Semiconductor memory device and method of manufacturing the same
US20240155836A1 (en) Semiconductor device and method of manufacturing same
US20240105791A1 (en) Integrated circuit device and method of manufacturing the same
US20230232616A1 (en) Integrated circuit device
KR20230013753A (ko) 반도체 장치
KR20230080092A (ko) 반도체 장치