TWI781377B - 半導體裝置、引線框及電源裝置 - Google Patents

半導體裝置、引線框及電源裝置 Download PDF

Info

Publication number
TWI781377B
TWI781377B TW109106124A TW109106124A TWI781377B TW I781377 B TWI781377 B TW I781377B TW 109106124 A TW109106124 A TW 109106124A TW 109106124 A TW109106124 A TW 109106124A TW I781377 B TWI781377 B TW I781377B
Authority
TW
Taiwan
Prior art keywords
lead
semiconductor device
chip
external terminals
terminal
Prior art date
Application number
TW109106124A
Other languages
English (en)
Other versions
TW202105642A (zh
Inventor
內田直人
小林義政
新井壽和
Original Assignee
日商新電元工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新電元工業股份有限公司 filed Critical 日商新電元工業股份有限公司
Publication of TW202105642A publication Critical patent/TW202105642A/zh
Application granted granted Critical
Publication of TWI781377B publication Critical patent/TWI781377B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本發明的半導體裝置1是設置有多個外部端子T1-T4的半導體裝置，其包括：具有晶片焊盤12a-12d、第一外引線14a、14b以及第一內引線16a、16b的第一引線部10a、10b；晶片ch1-ch4；具有第二外引線22a、22b以及第二內引線24a、24b的第二引線部20a、20b；以及樹脂40，其中，在第一內引線16a、16b，第二內引線24a、24b及晶片焊盤12a-12d的至少任意一方中，形成有限制從晶片ch1-ch4向規定的外部端子T1、T4進行傳導的熱傳導量，並對多個外部端子T1-T4的各端子溫度進行均等化的端子溫度均等化構造。

Description

半導體裝置、引線框及電源裝置
本發明涉及一種半導體裝置、引線框及電源裝置。
以往，具備多個外部端子的半導體裝置已被普遍知曉(例如，參照專利文獻1)。
圖22是展示以往的半導體裝置900的平面圖。
如圖22所示，以往的半導體裝置900具備多個外部端子T1-T4，其是橋式二極體，且具備：兩個第一引線部910a、910b；在與晶片焊盤相向的面是相反側的面上分別形成有表面電極的晶片ch1-ch4；兩個第二引線部920a、920b；以及樹脂940。
第一引線部910a具有：晶片焊盤912a、912c；構成外部端子T1的第一外引線914a；以及連接晶片焊盤912a、912c與第一外引線914a的第一內引線916a，第一引線部910b具有：晶片焊盤912b、912d；構成外部端子T4的第一外引線914b；以及連接晶片焊盤912b、912d與第一外引線914b的第一內引線916b。
第二引線部920a具有：構成外部端子T2的第二外引線922a；以及經由夾片引線(clip lead)930a來與晶片ch1、ch2的表面電極連接的第二內引線924a，第二引線部920b具有：構成外部端子T3的第二外引線922b；以及 經由夾片引線930b來與晶片ch3、ch4的表面電極連接的第二內引線924b。
樹脂940封裝：晶片焊盤912a、912b、912c、912d；第一內引線916a、916b；晶片ch1-ch4；以及第二內引線924a、924b。
先前技術文獻 專利文獻
專利文獻1：實開昭60-6253號公報
然而近年來，隨著使用大電流的電子設備的普及，就需要一種半導體裝置，該半導體裝置使用了具有較大額定電流的半導體元件(晶片)。在這種使用了具有較大額定電流的半導體元件的半導體裝置中，可以認為：在增大引線框(第一引線部及第二引線部)的截面積後就能夠導通大電流(參照圖6，以下稱為背景技術涉及的半導體裝置)。
根據先前技術涉及的半導體裝置，由於引線框具有較大的截面積，因此，就可以易於將晶片產生的熱量傳導至外部端子，並易於降低晶片的結溫。
然而，在背景技術涉及的半導體裝置中存在著如下問題：由於從晶片產生的熱量至各外部端子的熱傳導量容易產生偏差，因此，特定的外部端子就會易於產生高溫(參照圖7中的虛線的外部端子T1、T4)，藉以就有可能會在該外部端子與基板之間的連接部分處產生不良情況。
因此，為了解決上述問題，本發明的目的在於提供一種能夠在安裝時防止特定的外部端子明顯產生高溫的半導體裝置、引線框及電源裝置。
本發明的半導體裝置設置有多個外部端子，其特徵在於，包括：第一引線部，其具有：晶片焊盤、構成所述外部端子的第一外引線、以及連接所述晶片焊盤與所述第一外引線的第一內引線；晶片，其被搭載於所述晶片焊盤，並在與所述晶片焊盤側是相反側的面上形成有表面電極；第二引線部，其具有：構成所述外部端子的第二外引線、以及經由夾片引線來與所述表面電極連接的第二內引線；以及樹脂，其封裝：所述晶片焊盤、所述第一內引線、所述晶片、以及所述第二內引線，所述半導體裝置能夠在與所述樹脂相鄰的位置上安裝散熱片，其中，在所述第一內引線及所述第二內引線的至少任意一方中，形成有限制從所述晶片向規定的所述外部端子進行傳導的熱傳導量，並對多個所述外部端子的各端子溫度進行均等化的端子溫度均等化構造。
在本發明的半導體裝置中，所述端子溫度均等化構造具有：在所述第一內引線及所述第二內引線的至少一方中設置了切口或孔後的構造。
在本發明的半導體裝置中，所述切口或孔被設置在：使流通於所述第一內引線或所述第二內引線的電流路徑迂回的位置。
在本發明的半導體裝置中，所述切口或孔被設置在：流通於所述第一內引線或所述第二內引線的電流路徑為曲柄狀的位置。
在本發明的半導體裝置中，所述夾片引線的厚度比所述第一引線部及所述第二引線部中的任意一方更薄。
在本發明的半導體裝置中，在所述外部端子與一個所述晶片相連接的情況下，將所述外部端子與連接於所述外部端子的所述晶片之間的熱阻設為晶片與外部端子之間的熱阻θ，並在所述外部端子與大於等於兩個的所述晶片相連接的情況下，當將所述外部端子與連接於所述外部端子的所述各晶片之間的熱阻總和設為晶片與外部端子之間的熱阻θ時，所述各外部端子處的，位於所述晶片與外部端子之間的所述熱阻θ彼此相等。
在本發明的半導體裝置中，所述晶片焊盤具有凹部，所述凹部被設置為：從截面上看，位於比所述第一內引線更靠近安裝所述散熱片的一側。
在本發明的半導體裝置中，所述半導體裝置是橋式二極體。
本發明的半導體裝置是並列配置有四個所述外部端子的半導體裝置，所述半導體裝置具備四個晶片來做為所述晶片，所述半導體裝置具備兩個第一引線部來做為所述第一引線部，所述兩個第一引線部具有兩個所述晶片焊盤，其中，所述兩個第一引線部各自具有通過所述第一內引線及所述晶片焊盤被構成為U字形的部分，被構成為所述U字形的部分被相互錯開組合，並且各晶片焊盤被配置為沿著規定的方向排為一列，在所述兩個第一引線部的所述第一內引線均設置有所述切口或所述孔。
本發明的半導體裝置是並列配置有三個所述外部端子的半導體裝置，所述半導體裝置具備兩個晶片來做為所述晶片， 所述半導體裝置具備兩個第一引線部來做為所述第一引線部，所述兩個第一引線部具有一個所述晶片焊盤，所述半導體裝置具備一個所述第二引線部來做為所述第二引線部，其中，所述兩個第一引線部的所述第一內引線以及所述第二引線部的所述第二內引線均設置有所述切口或所述孔。
本發明的半導體裝置是具備五個所述外部端子的半導體裝置，所述半導體裝置具備六個晶片來做為所述晶片，所述半導體裝置具備三個第一引線部來做為所述第一引線部，所述三個第一引線部形成有兩個所述晶片焊盤，所述半導體裝置具備兩個第二引線部來做為所述第二引線部，其中，所述各第二內引線通過所述夾片引線來與載置於所述各第一引線部的兩個所述晶片中的任意一方相連接，所述三個第一引線部的所述第一內引線以及兩個所述第二引線部的所述第二內引線均設置有所述切口或所述孔。
本發明的引線框是通過在上述[0013]-[0023]中的任意一方所記載的半導體裝置中使用的第一引線部及第二引線部構成。
本發明的電源裝置具備上述[0013]-[0023]中的任意一方所記載的半導體裝置。
根據本發明的半導體裝置、引線框及電源裝置，由於在第一內引線及第二內引線的至少任意一方中，形成有限制從晶片向規定的外部端子進行傳導的熱傳導量，並對多個外部端子的各端子溫度進行均等化的端子溫度均等化構造，因此，就能夠防止從晶片產生的熱量至各外部端子的熱傳導量產生偏差，並防止特定的外部端子產生高溫。這樣一來，當將半導體裝置安裝在基板 時，就能夠防止在特定的外部端子與基板之間的連接部分處產生不良情況。
1、2、3、4、900:半導體裝置
10、10a、10b、10c、10d、10e、10f、10g、10h1、10h2、10i1、10i2、10j1、1-j2、10k1、10k2、10l1、10l2、10m1、10m2、10n1、10n2、10o1、10o2、10p1、10p2、910a、910b:第一引線部
12、12a、12b、12c、12d、912a、912b、912c、912d:晶片焊盤
14、14a、14b、4a、914b:第一外引線
16、16a、16b、16c、16d、16e、916a、916b:第一內引線
20、20a、20b、20c、20d、20e、20h1、20h2、20i1、20i2、20j1、20j2、20k1、20k2、20l1、20l2、20m1、20m2、20n1、20n2、20o1、20o2、20p1、20p2、920a、920b:第二引線部
22、22a、22b、922a、922b:第二外引線
24、24a、24b、924a、924b:第二內引線
30、30a、30b、30c、930a、930b:夾片引線
40:樹脂
52a、52b、52c、52d、52e、52f、52g、52h1、52h2、52i1、52i2、52j1、52j2、52k1、52k2、52l1、52l2、52m1、52m2:切口
54:凹部
56a1、56a2、56b1、56b2、56xc1、56c2、56d1、56d2、56e1、56e2、56f1、56f2:孔
200:散熱片
LF1、LF2、LF3、LF4、LF5、LF6、LF7、LF8、LF9、LF10、LF11、LF12:引線框
T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11:外部端子
ch、ch1、ch2、ch3、ch4、ch5、ch6、ch7、eh8、eh9、eh10、ch11、ch12:晶片
圖1是展示實施方式一中的半導體裝置1的圖。
圖2是用於說明實施方式一涉及的引線框LF1而展示的圖。
圖3是用於說明實施方式一中的夾片引線30a、30b而展示的圖。
圖4是展示使用了實施方式一涉及的半導體裝置1的電力轉換電路(電源裝置)的電路圖。
圖5是用於說明實施方式一涉及的半導體裝置1中的熱阻而展示的圖。
圖6是展示背景技術涉及的半導體裝置900的引線框LF2的圖。
圖7是展示比較例及實施例涉及的半導體裝置中的端子溫度的圖表。
圖8是展示比較例及實施例涉及的半導體裝置中的結溫的圖表。
圖9是展示實施方式二涉及的半導體裝置2的截面圖。
圖10是用於說明實施方式三涉及的半導體裝置3而展示的圖。
圖11是用於說明實施方式三涉及的引線框LF3而展示的圖。
圖12是用於說明實施方式四涉及的半導體裝置4而展示的圖。
圖13是用於說明變形例1涉及的半導體裝置的引線框LF4而展示的圖。
圖14是用於說明變形例2涉及的半導體裝置的引線框LF5而展示的圖。
圖15是用於說明變形例3涉及的半導體裝置的引線框LF6而展示的圖。
圖16是用於說明變形例4涉及的半導體裝置的引線框LF7而展示的圖。
圖17是用於說明變形例5涉及的半導體裝置的引線框LF8而展示的圖。
圖18是用於說明變形例6涉及的半導體裝置的引線框LF9而展示的圖。
圖19是用於說明變形例7涉及的半導體裝置的引線框LF10而展示的圖。
圖20是用於說明變形例8涉及的半導體裝置的引線框LF11而展示的圖。
圖21是用於說明變形例9涉及的半導體裝置的引線框LF12而展示的圖。
圖22是展示以往的半導體裝置900的截面圖。
以下，將基於圖示的實施方式來對本發明的半導體裝置、引線框及電源裝置進行說明。此外，各圖式是模式圖，其不一定嚴格反映實際尺寸。
實施方式一
1.實施方式一涉及的半導體裝置1及引線框LF1的構成
圖1是展示實施方式一中的半導體裝置1的圖。圖1(a)是半導體裝置1的平面圖，圖1(b)是圖1(a)的側截面圖，圖1(c)是展示將散熱片200安裝於半導體裝置1後的狀態的圖。圖2是用於說明實施方式一涉及的引線框LF1而展示的圖。圖2(a)是引線框LF1的平面圖，圖2(b)是引線框LF1的側面圖。圖3是用於說明實施方式一中的夾片引線30而展示的圖。圖3(a)是夾片引線30的正面圖，圖3(b)是夾片引線30的側面圖。圖4是展示使用了實施方式一涉及的半導體裝置1的電源裝置(電力轉換電路)的電路圖。圖4(a)是展示使用了半導體裝置1的電源裝置(電力轉換電路)的等效電路的圖，圖4(b)是展示半導體裝置1的引線框LF1的圖。圖5是用於說明實施方式一涉及的半導體裝置1中的熱阻而展示的圖。圖5(a)是用於說明半導體裝置1的熱阻而展示的截面圖，圖5(b)是用於說明從晶片至外部端子T1、T3的熱阻而展示的圖。
如圖1及圖2所示，實施方式一涉及的半導體裝置1是橋式二極體，其四個外部端子T1-T4被按照規定的間隔並列配置。實施方式一涉及的半導體裝置1具備：第一引線部10a、10b；四個晶片ch1、ch2、ch3、ch4；第二引線部20a、20b；夾片引線30a、30b；樹脂40；以及做為端子溫度均等化構造的切口52a、52b。其中，通過第一引線部10a、10b與第二引線部20a、20b來構成引線框LF1(參照圖2)。
如圖4(a)所示，實施方式一涉及的半導體裝置1適用於實施方式一涉及的電源裝置(電力轉換電路)。如圖4(a)及圖4(b)所示，在實施方式一涉及的半導體裝置1中，外部端子T2、T3與交流電源相連接，且外部端子T1為+端子，外部端子T4為-端子。當外部端子T2為交流的+端子時，電流從負載按照外部端子T4-晶片ch4-外部端子T3-交流電源-外部端子T2-晶片ch1-外部端子T1的路徑來流通(參照圖4中的點劃線箭頭)。此外，當外部端子T2為交流的-端子時，電流從負載按照外部端子T4-晶片ch2-外部端子T2-交流電源-外部端子T3-晶片ch3-外部端子T1的路徑來流通(參照圖4中的實線箭頭)。
因此，被載置於第一引線部10a的晶片ch1、ch3並非同時接通，被載置於第一引線部10b的晶片ch2、ch4也不是同時接通。即，被載置於一個第一引線部的多個晶片不會被同時接通。
如圖1所示，在半導體裝置1中，設置有用於在中央部安裝散熱片200的安裝孔42，並且在從正面側(圖1(a)的紙面正側)將晶片ch2與ch3之間貫通後朝向背面側(圖1的紙面背側)貫通(參照圖1(c))。通過這樣，就能夠通過安裝孔42將散熱片200安裝於半導體裝置1。
如圖2所示，第一引線部10a具有：晶片焊盤12a、12c；構成外部端子T1的第一外引線14a；以及連接晶片焊盤12a、12c與第一外引線14a的第一內引線16a。第一外引線14a及晶片焊盤12a被配置在大致同一直線上，並且晶片焊盤12a與晶片焊盤12c在與配置有第一外引線14a及晶片焊盤12a的直線相垂直的方向上被隔開規定的間隔配置。
第一內引線16a在將第一外引線14a與晶片焊盤12a直線連接的同 時，從中途分支後從該處折彎成鉤形並與晶片焊盤12c相連接。在第一內引線16a中，通過晶片焊盤12a、第一內引線16a及晶片焊盤12c來形成被構成為U字形的部分。
在第一內引線16a中，在晶片焊盤12a與第一外引線14a之間形成做為端子溫度均等化構造的切口52a，並且從晶片ch1流通的電流在通過連接在晶片ch1的右下側的第一內引線16a後向下流通，在中途折彎為曲柄狀後朝向下側的第一外引線14a流通(參照圖2的箭頭)。
即，切口52b被設置在使流通於第一內引線16a的電流路徑迂回且流通於第一內引線16a的電流路徑被折彎為曲柄狀的位置。關於端子溫度均等化構造的詳細資訊會進行後述。
如圖2所示，第一引線部10b具有：晶片焊盤12b、12d；構成外部端子T4的第一外引線14b；以及連接晶片焊盤12b、12d與第一外引線14b的第一內引線16b。第一外引線14b及晶片焊盤12d被配置在大致同一直線上，並且晶片焊盤12b與晶片焊盤12d在與配置有第一外引線14b及晶片焊盤12d的直線相垂直的方向上被隔開規定的間隔配置。
第一內引線16b在將第一外引線14b與晶片焊盤12d直線連接的同時，從該處與晶片焊盤12b相連接。即，第一引線部10b被構成為鉤爪狀。在第一內引線16a中，通過晶片焊盤12b、第一內引線16b及晶片焊盤12d來形成被構成為U字形的部分。
在第一內引線16b中，在晶片焊盤12d與第一外引線14b之間形成做為端子溫度均等化構造的切口52b，並且從晶片ch4流通的電流在通過連接在晶片ch4的左下側的第一內引線16b後向下流通，在中途折彎為曲柄狀後朝向下 側的第一外引線14b流通(參照圖2的箭頭)。
即，切口52b被設置在使流通於第一內引線16b的電流路徑迂回且第一內引線16b是被折彎為曲柄狀的位置。
晶片ch1-ch4是二極體，其被分別搭載於晶片焊盤12a-12d，並且在晶片焊盤側及與晶片焊盤側是相反的一側上分別形成有表面電極(陽極電極以及陰極電極)。各晶片被按照規定的間隔配置是為了能夠防止在特定的部位或特定的外部端子產生高溫。
如圖1所示，第二引線部20a具有：構成外部端子T2的第二外引線22a；以及經由夾片引線30a來與晶片ch1、ch2的表面電極連接的第二內引線24a，第二引線部20b具有：構成外部端子T3的第二外引線22b；以及經由夾片引線30b來與晶片ch3、ch4的表面電極連接的第二內引線24b。
在折彎金屬制的平板後形成夾片引線30a、30b。如圖3所示，夾片引線30a、30b具有：與晶片接合的晶片接合面32、34；以及與第二內引線連接的內引線連接部36。夾片引線30a、30b的厚度比第一引線部10a、10b及第二引線部20a、20b的任意一方更薄。
樹脂40封裝：晶片焊盤12a-12d；第一內引線16a、16b；晶片ch1-ch4；第二內引線24a、24b；以及夾片引線30a、30b。可以使用合適的樹脂來做為樹脂。
對端子溫度均等化構造進行詳細說明。
端子溫度均等化構造是：在第一內引線16a、16b具有切口52a、52b，限制從晶片向規定的外部端子(外部端子T1、T4)進行傳導的熱傳導量，並對外部端子T1-T4的各端子溫度進行均等化。
如圖5(a)所示，從各晶片產生的熱量大部分通過三個路徑向外部放出。第一條路徑是經由晶片焊盤12、樹脂40(用於安裝樹脂及散熱片的螺釘)傳導至散熱片200的路徑，第二條路徑是經由晶片焊盤12及第一內引線16傳導至第一外引線14的路徑，第三條路徑是從表面電極經由夾片引線30傳導至第二外引線22的路徑。
此處，從晶片ch產生的熱量大部分是被傳導至散熱片200，且熱量QF從散熱片200向外部放出。然而，在使用了具有較大額定電流的半導體元件(晶片)的情況下，為了導通大電流就必須增大第一引線部10及第二引線部20的截面積，熱量就會易於向外部端子(外引線)傳導。特別是搭載有晶片ch的第一引線部10的第一外引線14的熱傳導量容易變大並產生高溫。因此，端子溫度均等化構造是：將朝向第一外引線14的第一內引線16的熱阻θji或朝向第二外引線22的第二內引線24的熱阻θji或夾片引線30的熱阻θjc增大來限制熱量QL從晶片ch向外部端子傳導，並促使將該部分的熱量傳導至散熱片後向外部放出。
接著，對各外部端的端子溫度進行說明。
在實施方式一中，端子溫度均等化構造是：通過在第一引線部10a、10b分別搭載兩個晶片，在連接於易於產生高溫的第一外引線14a、14b(外部端子T1、T4)的第一內引線16a、16b處形成切口52a、52b來增大熱阻θji，藉以限制傳導至外部端子T1、T4的熱傳導量。通過這樣，就能夠減小傳導至第一外引線14a、14b(外部端子T1、T4)的熱傳導量，並使傳導至其他外部端子T2、T3(第二外引線22a、22b)的熱傳導量取得平衡。這樣一來，就能夠將各外部端子T1-T4的各端子溫度均等化。
這時，在外部端子與大於等於兩個的晶片相連接的情況下，如果 將所述外部端子與連接於所述外部端子的各晶片之間的熱阻總和設為「晶片與外部端子之間的熱阻θ」，則各外部端子處的位於「晶片與外部端子之間的熱阻θ」彼此相等。各外部端子的「晶片與外部端子之間的熱阻θ」如下所述。
如圖5(b)所示，由於外部端子T1從晶片ch1及ch3經由第一內引線16a來連接，因此，外部端子T1中的「晶片與外部端子之間的熱阻θ」是：從晶片ch1至第一外引線14a的第一內引線16a的熱阻θji-1與從晶片ch3至第一外引線14a的第一內引線16a的熱阻θji-3的總和。
外部端子T2經由夾片引線30a及第二內引線24a來與晶片ch1及ch2相連接。因此，外部端子T2中的「晶片與外部端子之間的熱阻θ」是：從ch1產生的熱量傳導至外部端子T2的熱阻及從ch2產生的熱量傳導至外部端子T2的熱阻的總和。
從ch1產生的熱量傳導至外部端子T2的熱阻是：夾片引線30a的熱阻θjc1-1及第二內引線的熱阻θji2-1的總和。從ch2產生的熱量傳導至外部端子T2的熱阻是：夾片引線30a的熱阻θjc1-2及第二內引線的熱阻θji2-2的總和。
如圖5(b)所示，外部端子T3經由夾片引線30b及第二內引線24b來與晶片ch3及ch4相連接。因此，外部端子T3中的「晶片與外部端子之間的熱阻θ」是：從ch3產生的熱量傳導至外部端子T3的熱阻及從ch4產生的熱量傳導至外部端子T3的熱阻的總和。
從ch3產生的熱量傳導至外部端子T3的熱阻是：夾片引線30b的熱阻θjc2-3及第二內引線的熱阻θji2-3的總和。從ch4產生的熱量傳導至外部端子T3的熱阻是：夾片引線30a的熱阻θjc2-4及第二內引線的熱阻θji2-4的總和。
由於外部端子T4從晶片ch2及ch4經由第一內引線16b來連接，因 此，外部端子T4中的「晶片與外部端子之間的熱阻θ」是：從晶片ch2至第一外引線14b的第一內引線16b的熱阻θji1-2與從晶片ch4至第一外引線14b的第一內引線16b的熱阻θji1-4的總和。
2.試驗例
《試驗例1》
圖6是展示背景技術涉及的半導體裝置的引線框LF2的圖。圖6(a)是引線框LF2的正面圖，圖6(b)是引線框LF2的側面圖。圖7是展示比較例及實施例涉及的半導體裝置中的端子溫度的圖表。
試驗例1是展示「本發明的半導體裝置能夠在安裝時防止特定的外部端子明顯產生高溫」的試驗例。
(1)比較例及實施例
比較例涉及的半導體裝置除了在第一內引線未形成有做為端子溫度均等化構造的切口這點以外，具有與實施方式一涉及的半導體裝置1相同的構成(參照圖6)。
實施例涉及的半導體裝置具有與實施方式一涉及的半導體裝置1相同的構成。
(2)模擬方法
對比較例及實施例分別通過模擬來進行熱解析，並得到各外部端子的端子溫度。
(3)評價結果
如圖7所示，在比較例涉及的半導體裝置中，外部端子T2、T3(第二外引線)的端子溫度低於基準溫度(100℃)。另一方面，外部端子T1、T4(第一外引線)的端子溫度高於基準溫度(100℃)(參照圖7中的虛線)。
與此相對，在實施例涉及的半導體裝置中，全部的外部端子T1、 T2、T3、T4都低於基準溫度(參照圖7中的實線)。
由此可知，在比較例涉及的半導體裝置中，由於特定的外部端子T1、T4的端子溫度明顯產生高溫，因此，難以實現「在安裝時防止特定的外部端子明顯產生高溫」。與此相對，在實施例涉及的半導體裝置中，由於全部的外部端子T1-T4的端子溫度都低於基準溫度，因此，就能夠實現「在安裝時防止特定的外部端子明顯產生高溫」。
《試驗例2》
圖8是展示比較例及實施例涉及的半導體裝置中的結溫的圖表。
試驗例是展示「本發明的半導體裝置中的各晶片的結溫低於基準溫度，並且能夠將從各晶片產生的熱量有效放出」的試驗例。
(1)比較例及實施例
比較例及實施例涉及的半導體裝置分別使用與試驗例1中使用的比較例及實施例涉及的半導體裝置相同的半導體裝置。
(2)模擬方法
對比較例及實施例分別通過模擬來進行熱解析，並得到各晶片的結溫。
(3)評價結果
如圖8所示，在比較例涉及的半導體裝置中，全部的晶片的結溫都更低於基準溫度(參照圖8中的虛線)。此外，在實施例涉及的半導體裝置中，全部的晶片的結溫也都更低於基準溫度，其次，所有的晶片的結溫都比比較例涉及的半導體裝置更低(參照圖8中的實線)。
由此可知，在實施例涉及的半導體裝置中，由於全部的晶片的結溫都更低於基準溫度，其次結溫也比比較例涉及的半導體裝置更低，因此，「本發明的半導體裝置就能夠將從各晶片產生的熱量有效放出，並能夠將各晶片的 結溫設為低於基準溫度」。
3.實施方式一涉及的半導體裝置1、引線框LF1及電源裝置的效果
根據實施方式一涉及的半導體裝置1、引線框LF1及電源裝置，由於在第一內引線16a、16b中，形成有對晶片ch1-ch4產生的熱量至各外部端子T1-T4的熱傳導量進行均等化的端子溫度均等化構造，因此，就能夠防止從晶片ch1-ch4產生的熱量至各外部端子T1-T4的熱傳導量產生偏差，並防止特定的外部端子(特別是T1、T4)產生高溫。這樣一來，當將半導體裝置1安裝在基板時，就能夠防止在特定的外部端子與基板之間的連接部分處產生不良情況。
此外，根據實施方式一涉及的半導體裝置1，由於在第一內引線16a、16b中，形成有對晶片ch1-ch4產生的熱量至各外部端子T1-T4的熱傳導量進行均等化的端子溫度均等化構造，因此，當將散熱片200安裝於半導體裝置1時，就能夠在減小從各晶片產生的熱量傳導至第一外引線14a、14b的熱傳導量的同時，增大經由樹脂40傳導至安裝在與樹脂40相鄰的位置上的散熱片200的熱傳導量。這樣一來，就能夠將從晶片產生的熱量有效地向外部放出，並將各晶片的結溫設為低於基準溫度。
根據實施方式一涉及的半導體裝置1，由於端子溫度均等化構造在第一內引線16a、16b具有切口52a、52b，因此，就能夠增大從晶片ch1至第一外引線14a的熱阻及從晶片ch3、ch4至第一外引線14b的熱阻。藉以就能夠在減小從各晶片產生的熱量傳導至第一外引線14a、14b的熱傳導量的同時，增大經由樹脂40傳導至安裝在與樹脂40相鄰的位置上的散熱片200的熱傳導量。這樣一來，就能夠將從晶片產生的熱量有效地向外部放出，並降低各晶片的結溫(參照圖8)。
根據實施方式一涉及的半導體裝置1，由於端子溫度均等化構造 在第一內引線16a、16b具有切口52a、52b，因此，就能夠增大直至搭載了多個晶片而易於產生高溫的第一引線部的第一外引線14a、14b的熱阻。因為能夠將傳導於各外部端子的熱傳導量均等地進行傳導，所以就能夠將各外部端子的端子溫度均等化。
根據實施方式一涉及的半導體裝置1，由於切口52a、52b被設置在使流通於第一內引線16a、16b的電流路徑迂回的位置，因此，就能夠以較為簡單的結構來增大第一內引線16a、16b的熱阻。所以，就能夠在減小從各晶片產生的熱量傳導至第一外引線14a、14b的熱傳導量的同時，增大經由樹脂40傳導至安裝在與樹脂40相鄰的位置上的散熱片200的熱傳導量。這樣一來，就能夠將從晶片產生的熱量有效地向外部放出，並降低各晶片的結溫。
根據實施方式一涉及的半導體裝置1，由於切口52a、52b被設置在流通於第一內引線16a、16b的電流路徑為曲柄狀的位置，因此，電流路徑就會變長，並且第一內引線16a、16b的熱阻會變得更大。所以，就能夠更進一步防止從晶片ch1-ch4(特別是ch1、ch2、ch4)產生的熱量向各外部端子T1、T4傳導過多的量。
根據實施方式一涉及的半導體裝置1，由於各外部端子T1-T4處的，位於晶片ch1-ch4與外部端子T1-T4之間的熱阻θ彼此相等，因此，從晶片ch1-ch4產生的熱量至各外部端子T1-T4的熱傳導量就不易產生偏差，並能夠防止特定的外部端子(特別是T1、T4)產生高溫。
根據實施方式一涉及的半導體裝置1，由於夾片引線30a、30b的厚度比第一引線部10a、10b及第二引線部20a、20b的任意一方更薄，因此，從晶片ch1-ch4至外部端子T2、T3的熱阻就會變大。這樣一來，從晶片產生的熱量就 不易傳導至外部端子T2、T3，並能夠防止外部端子T2、T3的端子溫度變高，而且，由於將該部分的熱量經由散熱片向外部放出，因此，就能夠將從晶片產生的熱量更有效地向外部放出。
根據實施方式一涉及的半導體裝置1，其為適用於易於發熱的轉換器或逆變器等電源裝置的橋式二極體。
根據實施方式一涉及的半導體裝置1，其為四個外部端子T1-T4被並列配置的半導體裝置，並且半導體裝置1具備四個晶片ch1-ch4來做為晶片，具備兩個第一引線部10a、10b來做為第一引線部，兩個第一引線部10a、10b各自具有兩個晶片焊盤，其中，在第一引線部10a具有通過第一內引線16a及晶片焊盤12a、12c被構成為U字形的部分的同時，第一引線部10b具有通過第一內引線16b及晶片焊盤12b、12d被構成為U字形的部分，被構成為所述U字形的部分被相互錯開組合，並且各晶片焊盤被配置為沿著規定的方向排為一列，由於在兩個第一引線部10a、10b的第一內引線16b、16b均設置有做為端子溫度均等化構造的切口52a、52b，因此，就能夠在較為小型化的封裝內形成橋式二極體，並且，晶片與外部端子之間變短，在減小內引線的電阻後能夠流通大電流，並且由於設置有做為端子溫度均等化構造的切口，因此，就能夠防止特定的外部端子產生高溫。
實施方式二
圖9是展示實施方式二涉及的半導體裝置2的截面圖。
實施方式二涉及的半導體裝置2雖然基本上具有與實施方式一涉及的半導體裝置1相同的結構，但是其端子溫度均等化構造的結構卻與實施方式一涉及的半導體裝置1的情況不同。在實施方式二涉及的半導體裝置2中，晶片 焊盤12具有凹部54，凹部54被設置為：從截面上看，位於比第一內引線16更靠近安裝散熱片200的一側(參照圖9)。
實施方式二涉及的半導體裝置2的端子溫度均等化構造的結構雖然與實施方式一涉及的半導體裝置的情況不同，但是由於其與實施方式一涉及的半導體裝置1的情況是同樣地在第一內引線16及晶片焊盤12中形成有對晶片ch產生的熱量至各外部端子的熱傳導量進行均等化的端子溫度均等化構造，因此，就能夠防止從晶片ch產生的熱量至各外部端子的熱傳導量產生偏差，並防止特定的外部端子產生高溫。這樣一來，當將半導體裝置安裝在基板時，就能夠防止在特定的外部端子與基板之間的連接部分處產生不良情況。
根據實施方式二涉及的半導體裝置2，由於在安裝散熱片200時，晶片焊盤12具有凹部54，凹部54被設置為：從截面上看，位於比第一內引線16更靠近安裝散熱片200的一側，因此，晶片ch與散熱片200之間的熱阻就會變得更小，並且能夠易於將晶片ch產生的熱量更進一步從散熱片200放出。
實施方式二涉及的半導體裝置2由於在除了端子溫度均等化構造的結構這點以外，具有與實施方式一涉及的半導體裝置1相同的構成，因此，其具有實施方式一涉及的半導體裝置1所具有的效果中的該效果。
實施方式三
圖10是用於說明實施方式三涉及的半導體裝置3而展示的圖。圖10(a)是展示半導體裝置3的使用狀態的圖，圖10(b)是展示半導體裝置3的內部構造的圖。圖11是用於說明實施方式三涉及的引線框LF3而展示的圖。
實施方式三涉及的半導體裝置3雖然基本上具有與實施方式一涉及的半導體裝置1相同的結構，但是其在配置有五個外部端子這點上卻與實施方 式一涉及的半導體裝置1的情況有所不同。實施方式四涉及的半導體裝置4是配置有五個外部端子T5-T9的三相橋式二極體(參照圖10及圖11)。
在實施方式三涉及的半導體裝置3中，其具備六個晶片ch5-ch10來做為晶片，具備三個第一引線部(第一引線部10c、10d、10e)來做為第一引線部10，三個第一引線部形成有兩個晶片焊盤，具備第二引線部20d、20e來做為第二引線部，第二內引線24d經由夾片引線30c來與第一引線部10c的晶片ch5、第一引線部10d的晶片ch6、第一引線部10e的晶片ch7相連接，第二內引線24e經由夾片引線30d來與第一引線部10c的晶片ch8、第一引線部10d的晶片ch9、第一引線部10e的晶片ch10相連接，第一內引線16c、16d、16e及第二內引線24c、24d均分別設置有做為端子溫度均等化構造的切口52c、52d、52e、52f、52g。
這時，各外部端子T5-T9處中的，位於「晶片與外部端子之間的熱阻θ」彼此相等。
實施方式三涉及的半導體裝置3雖然在配置有五個外部端子這點上與實施方式一涉及的半導體裝置的情況有所不同，但是，由於在第一內引線16c、16d、16e及第二內引線24c、24d中形成有對晶片產生的熱量至各外部端子的熱傳導量進行均等化的端子溫度均等化構造，因此，就能夠防止從晶片產生的熱量至各外部端子的熱傳導量產生偏差，並防止特定的外部端子產生高溫。這樣一來，當將半導體裝置安裝在基板時，就能夠防止在特定的外部端子與基板之間的連接部分處產生不良情況。
實施方式三涉及的半導體裝置3由於在除了配置有五個外部端子這點以外，具有與實施方式一涉及的半導體裝置1相同的構成，因此，其具有實施方式一涉及的半導體裝置1所具有的效果中的該效果。
實施方式四
圖12是用於說明實施方式四涉及的半導體裝置4而展示的圖。在圖12中，省略了夾片引線及晶片的記載。
實施方式四涉及的半導體裝置4雖然基本上具有與實施方式一涉及的半導體裝置1相同的結構，但是其在配置有三個外部端子這點上卻與實施方式一涉及的半導體裝置1的情況有所不同。如圖12所示，實施方式四涉及的半導體裝置4是並列配置有三個外部端子T10-T12的橋式二極體。
在實施方式四涉及的半導體裝置4中，其具備兩個晶片ch11、ch6來做為晶片，具備第一引線部10f及第一引線部10g來做為第一引線部，第一引線部10f具有晶片焊盤12f，第一引線部10g具有晶片焊盤12g，具備一個第二引線部20e來做為第二引線部，兩個第一引線部10f、10g的第一內引線16f、16g設置有做為端子溫度均等化構造的切口52h1、52h2。
這時，各外部端子T10-T12處的，位於「晶片與外部端子之間的熱阻θ」彼此相等。
實施方式四涉及的半導體裝置4雖然在配置有三個外部端子這點上與實施方式一涉及的半導體裝置的情況有所不同，但是，由於與實施方式一涉及的半導體裝置1的情況同樣地在第一內引線16f、16g中形成有做為對晶片產生的熱量至各外部端子的熱傳導量進行均等化的端子溫度均等化構造的切口52h1、52h2，因此，就能夠防止從晶片產生的熱量至各外部端子的熱傳導量產生偏差，並防止特定的外部端子產生高溫。這樣一來，當將半導體裝置安裝在基板時，就能夠防止在特定的外部端子與基板之間的連接部分處產生不良情況。
實施方式四涉及的半導體裝置4由於在除了配置有三個外部端子 這點以外，具有與實施方式一涉及的半導體裝置1相同的構成，因此，其具有實施方式一涉及的半導體裝置1所具有的效果中的該效果。
以上雖然是基於上述的實施方式來對本發明進行說明，但是本發明不受上述的實施方式所限定。在不脫離其主旨的範圍內能夠在各種方式中進行實施，例如下述的可變形方式。
(1)在上述的實施方式中記載的材質、形狀、位置、大小等只是示例，在不損害本發明的效果的範圍內能夠進行變更。
(2)在上述的各實施方式中，雖然是形成矩形的切口來做為切口，但是本發明不受此限定。做為切口，也可以是形成角部為R形的切口(參照圖13及圖14)。
(3)在上述的各實施方式中，雖然切口是從第一內引線的外側的側面朝向橫向方向形成的，但是本發明不受此限定。切口可以從第一內引線的內側的側面朝向橫向方向形成(參照圖16)，也可以形成在第一內引線的縱向方向(與外引線所延伸的方向相平行的方向)(參照圖14及圖15)。
(4)在上述的各實施方式中，雖然是形成切口來做為端子溫度均等化構造，但是本發明不受此限定。也可以是形成孔來做為端子溫度均等化構造。在這種情況下，孔的形狀可以是矩形(參照圖18)，也可以是圓形(參照圖17及圖19)，還可以是其他合適的形狀。此外，孔的數量可以是一個，也可以是多個(參照圖19及圖21)。並且，切口與孔也可以進行組合(參照圖20)。做為端子溫度均等化構造，也可以是形成切口或孔以外的構造(例如，僅是內引線的規定部分是較薄的構造、或向晶片的高度方向折彎後的構造等)。
(5)在上述的各實施方式中，雖然是將本發明做為半導體裝置 來應用於橋式二極體，但是本發明不受此限定。也可以將本發明做為半導體裝置來應用於MOSFET、IGBT、各種二極體，晶閘管、雙向可控矽等適當的半導體裝置中。
1:半導體裝置
10、10a:第一引線部
12、12a、12b:晶片焊盤
14、14a、14b:第一外引線
16、16a、16b:第一內引線
20、20a、20b:第二引線部
22、22a、22b:第二外引線
24、24a、24b:第二內引線
30、30a、30b:夾片引線
40:樹脂
52a、52b:切口
200:散熱片
T1、T2、T3、T4:外部端子
ch、ch1、ch2、ch3、ch4:晶片

Claims (9)

  1. 一種設置有多個外部端子的半導體裝置，其特徵在於，包括：第一引線部，其具有：晶片焊盤、構成所述外部端子的第一外引線以及連接所述晶片焊盤與所述第一外引線的第一內引線；晶片，其被搭載於所述晶片焊盤，並在與所述晶片焊盤側是相反側的面上形成有表面電極；第二引線部，其具有：構成所述外部端子的第二外引線、以及經由夾片引線來與所述表面電極連接的第二內引線；以及樹脂，其封裝：所述晶片焊盤、所述第一內引線、所述晶片以及所述第二內引線，所述半導體裝置能夠在與所述樹脂相鄰的位置上安裝散熱片，其中，在所述第一內引線及所述第二內引線的至少任意一方中，形成有限制從所述晶片向規定的所述外部端子進行傳導的熱傳導量，並對所述多個外部端子的各端子溫度進行均等化的端子溫度均等化構造，所述端子溫度均等化構造具有：在所述第一內引線及所述第二內引線的至少一方中設置的切口或孔，所述半導體裝置是具備五個所述外部端子的半導體裝置，所述半導體裝置具備六個晶片來做為所述晶片，所述半導體裝置具備三個第一引線部來做為所述第一引線部，所述三個第一引線部形成有兩個所述晶片焊盤，所述半導體裝置具備兩個第二引線部來做為所述第二引線部，其中，所述各第二內引線通過所述夾片引線來與載置於所述各第一引線部的兩個所述晶片中的任意一方相連接，所述三個第一引線部的所述第一內引線以及兩個所述第二引線部的所述第二內引線均設置有所述切口或所述孔。
  2. 根據請求項1所述之半導體裝置，其特徵在於：其中，所述切口或孔被設置在：使流通於所述第一內引線或所述第二內引線的電流路徑迂回的位置。
  3. 根據請求項2所述之半導體裝置，其特徵在於：其中，所述切口或孔被設置在：流通於所述第一內引線或所述第二內引線的所述電流路徑為曲柄狀的位置。
  4. 根據請求項1至3中的任意一項所述之半導體裝置，其特徵在於：其中，所述夾片引線的厚度比所述第一引線部及所述第二引線部中的任意一方更薄。
  5. 根據請求項1至3中的任意一項所述之半導體裝置，其特徵在於：其中，在所述外部端子與一個所述晶片相連接的情況下，將所述外部端子與連接於所述外部端子的所述晶片之間的熱阻設為所述晶片與所述外部端子之間的熱阻θ，並在所述外部端子與大於等於兩個的所述晶片相連接的情況下，當將所述外部端子與連接於所述外部端子的所述各晶片之間的熱阻總和設為所述晶片與所述外部端子之間的熱阻θ時，所述各外部端子處的，位於所述晶片與外部端子之間的所述熱阻θ彼此相等。
  6. 根據請求項1至3中的任意一項所述之半導體裝置，其特徵在於：其中，所述晶片焊盤具有凹部，所述凹部被設置為：從截面上看，位於比所述第一內引線更靠近安裝所述散熱片的一側。
  7. 根據請求項1至3中的任意一項所述之半導體裝置，其特徵在於：其中，所述半導體裝置是橋式二極體。
  8. 一種引線框，其特徵在於：所述引線框是通過請求項1至7中的任意一項所述之半導體裝置中使用的第一引線部及第二引線部構成。
  9. 一種電源裝置，其特徵在於：所述電源裝置具備請求項1至7中的任意一項所述之半導體裝置。
TW109106124A 2019-03-25 2020-02-26 半導體裝置、引線框及電源裝置 TWI781377B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2019/012629 WO2020194480A1 (ja) 2019-03-25 2019-03-25 半導体装置、リードフレーム及び電源装置
WOPCT/JP2019/012629 2019-03-25

Publications (2)

Publication Number Publication Date
TW202105642A TW202105642A (zh) 2021-02-01
TWI781377B true TWI781377B (zh) 2022-10-21

Family

ID=72609211

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109106124A TWI781377B (zh) 2019-03-25 2020-02-26 半導體裝置、引線框及電源裝置

Country Status (4)

Country Link
US (1) US20220148943A1 (zh)
CN (1) CN216054684U (zh)
TW (1) TWI781377B (zh)
WO (1) WO2020194480A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS606253U (ja) * 1983-06-27 1985-01-17 新電元工業株式会社 ブリツジ型半導体装置
TW201117338A (en) * 2009-11-09 2011-05-16 Alpha & Omega Semiconductor Leadframe using hybrid metallic alloys for power semiconductor device packaging
TW201212193A (en) * 2010-09-07 2012-03-16 Alpha & Omega Semiconductor A method of package with clip bonding
TW201214586A (en) * 2010-09-24 2012-04-01 Shindengen Electric Mfg Method for manufacturing resin-sealed semiconductor device, resin-sealed semiconductor device, and lead frame for resin-sealed semiconductor device
US20120248539A1 (en) * 2011-03-31 2012-10-04 Xiaotian Zhang Flip chip semiconductor device
US20150206868A1 (en) * 2014-01-19 2015-07-23 Xiaotian Zhang Flip chip semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3222341B2 (ja) * 1995-01-11 2001-10-29 株式会社日立製作所 半導体モジュール
JP4587378B2 (ja) * 2005-01-27 2010-11-24 東芝三菱電機産業システム株式会社 積層導体
JP2013004848A (ja) * 2011-06-20 2013-01-07 Semiconductor Components Industries Llc 半導体装置およびその製造方法
JP5943795B2 (ja) * 2012-09-26 2016-07-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US11315850B2 (en) * 2017-08-24 2022-04-26 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
US11270969B2 (en) * 2019-06-04 2022-03-08 Jmj Korea Co., Ltd. Semiconductor package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS606253U (ja) * 1983-06-27 1985-01-17 新電元工業株式会社 ブリツジ型半導体装置
TW201117338A (en) * 2009-11-09 2011-05-16 Alpha & Omega Semiconductor Leadframe using hybrid metallic alloys for power semiconductor device packaging
TW201212193A (en) * 2010-09-07 2012-03-16 Alpha & Omega Semiconductor A method of package with clip bonding
TW201214586A (en) * 2010-09-24 2012-04-01 Shindengen Electric Mfg Method for manufacturing resin-sealed semiconductor device, resin-sealed semiconductor device, and lead frame for resin-sealed semiconductor device
US20120248539A1 (en) * 2011-03-31 2012-10-04 Xiaotian Zhang Flip chip semiconductor device
US20150206868A1 (en) * 2014-01-19 2015-07-23 Xiaotian Zhang Flip chip semiconductor device

Also Published As

Publication number Publication date
CN216054684U (zh) 2022-03-15
WO2020194480A1 (ja) 2020-10-01
US20220148943A1 (en) 2022-05-12
TW202105642A (zh) 2021-02-01

Similar Documents

Publication Publication Date Title
US10638633B2 (en) Power module, power converter and manufacturing method of power module
JP6520437B2 (ja) 半導体装置
JP6065979B2 (ja) 半導体装置
US9520369B2 (en) Power module and method of packaging the same
US10756001B2 (en) Semiconductor module
JP6604926B2 (ja) 半導体モジュール
US10090222B2 (en) Semiconductor device with heat dissipation and method of making same
WO2018225571A1 (ja) 半導体装置および半導体装置の製造方法
US20130328200A1 (en) Direct bonded copper substrate and power semiconductor module
JP2013197159A (ja) 冷却装置
US20180308833A1 (en) Semiconductor device
JP2010283053A (ja) 半導体装置及びその製造方法
JP2007243018A (ja) 半導体装置のセル配置方法
JP2014053344A (ja) 電子装置及び半導体装置
US20120025215A1 (en) Semiconductor package with heat dissipating structure
TWI781377B (zh) 半導體裝置、引線框及電源裝置
US20090309215A1 (en) Semiconductor module and method for fabricating semiconductor module
US10117335B1 (en) Power module
JP2010171278A (ja) 半導体装置及びリードフレーム
US11296073B2 (en) Semiconductor device
JP3230121U (ja) 半導体装置、リードフレーム及び電源装置
JP6759784B2 (ja) 半導体モジュール
US11171074B2 (en) Heat sink board, manufacturing method thereof, and semiconductor package including the same
JP2012084915A (ja) 電界効果トランジスタ
JP2022133480A (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent