JP3230121U - 半導体装置、リードフレーム及び電源装置 - Google Patents

Abstract

【課題】実装したときに特定の外部端子が著しく高温になることを防ぐことが可能となる半導体装置を提供する。【解決手段】半導体装置は、複数の外部端子Ｔ１〜Ｔ４が設けられた半導体装置であって、ダイパッド１２ａ〜１２ｄ、第１アウターリード１４ａ、１４ｂ、及び、第１インナーリード１６ａ、１６ｂを有する第１リード部１０ａ、１０ｂと、チップｃｈ１〜ｃｈ４と、第２アウターリード２２ａ、２２ｂ、及び、第２インナーリード２４ａ、２４ｂを有する第２リード部２０ａ、２０ｂと、樹脂とを備え、第１インナーリード１６ａ、１６ｂ、第２インナーリード２４ａ、２４ｂ及びダイパッド１２ａ〜１２ｄのうちの少なくともいずれかには、チップｃｈ１〜ｃｈ４から所定の外部端子Ｔ１、Ｔ４へ伝導する熱伝導量を制限し、複数の外部端子Ｔ１〜Ｔ４の各端子温度を均等化する端子温度均等化構造が形成されていることを特徴とする。【選択図】図２

Description

本発明は、半導体装置、リードフレーム及び電源装置に関する。

従来、複数の外部端子を備える半導体装置が知られている（例えば、特許文献１参照。）。

図２２は、従来の半導体装置９００を示す平面図である。
従来の半導体装置９００は、図２２に示すように、複数の外部端子Ｔ１〜Ｔ４を備え、２つの第１リード部９１０ａ，９１０ｂと、ダイパッドと対向する面とは反対側の面にそれぞれ表面電極が形成されたチップｃｈ１〜ｃｈ４と、２つの第２リード部９２０ａ、９２０ｂと、樹脂９４０とを備えるブリッジダイオードである。

第１リード部９１０ａは、ダイパッド９１２ａ、９１２ｃ、外部端子Ｔ１を構成する第１アウターリード９１４ａ、及び、ダイパッド９１２ａ、９１２ｃと第１アウターリード９１４ａとを接続する第１インナーリード９１６ａを有し、第１リード部９１０ｂは、ダイパッド９１２ｂ、９１２ｄ、外部端子Ｔ４を構成する第１アウターリード９１４ｂ、及び、ダイパッド９１２ｂ、９１２ｄと第１アウターリード９１４ｂとを接続する第１インナーリード９１６ｂを有する。
第２リード部９２０ａは、外部端子Ｔ２を構成する第２アウターリード９２２ａ、及び、チップｃｈ１、ｃｈ２の表面電極とクリップリード９３０ａを介して接続されている第２インナーリード９２４ａを有し、第２リード部９２０ｂは、外部端子Ｔ３を構成する第２アウターリード９２２ｂ、及び、チップｃｈ３、ｃｈ４の表面電極とクリップリード９３０ｂを介して接続されている第２インナーリード９２４ｂを有する。
樹脂９４０は、ダイパッド９１２ａ，９１２ｂ，９１２ｃ，９１２ｄ、第１インナーリード９１６ａ，９１６ｂ、チップｃｈ１〜ｃｈ４及び第２インナーリード９２４ａ，９２４ｂを封止する。

実開昭６０−６２５３号公報

ところで、近年、大電流を使用した電子機器の普及に伴い、定格電流の大きい半導体素子（チップ）を使用した半導体装置が求められている。このような定格電流の大きい半導体素子を使用した半導体装置においては、リードフレーム（第１リード部及び第２リード部）の断面積を大きくして大電流を導通可能とすることが考えられる（以下、背景技術に係る半導体装置という。図６参照。）。

背景技術に係る半導体装置によれば、リードフレームの断面積が大きいため、チップで発生する熱を外部端子に伝達しやすく、チップのジャンクション温度が低下しやすくなる。

しかしながら、背景技術に係る半導体装置においては、チップから発生する熱の各外部端子への熱伝導量に偏りが生じやすくなるため、特定の外部端子が高温になりやすく(図７の破線の外部端子Ｔ１，Ｔ４参照。)、当該外部端子と基板との接続部分に不具合が生じるおそれがある、という問題がある。

そこで、本発明は上記した問題を解決するためになされたものであり、実装したときに特定の外部端子が著しく高温になることを防ぐことが可能な半導体装置、リードフレーム及び電源装置を提供することを目的とする。

［１］本発明の半導体装置は、複数の外部端子が設けられた半導体装置であって、ダイパッド、前記外部端子を構成する第１アウターリード、及び、前記ダイパッドと前記第１アウターリードとを接続する第１インナーリードを有する第１リード部と、前記ダイパッドに搭載され、前記ダイパッド側とは反対側の面に表面電極が形成されたチップと、前記外部端子を構成する第２アウターリード、及び、前記表面電極とクリップリードを介して接続されている第２インナーリードを有する第２リード部と、前記ダイパッド、前記第１インナーリード、前記チップ及び前記第２インナーリードを封止する樹脂とを備え、前記樹脂と隣り合う位置に放熱フィンを取り付け可能な半導体装置であって、前記第１インナーリード、及び、前記第２インナーリードのうちの少なくともいずれかには、前記チップから所定の前記外部端子へ伝導する熱伝導量を制限し、複数の前記外部端子の各端子温度を均等化する端子温度均等化構造が形成されていることを特徴とする。

［２］本発明の半導体装置において、前記端子温度均等化構造は、前記第１インナーリード及び前記第２インナーリードのうちの少なくとも一方に切り欠き又は穴が設けられた構造を有することが好ましい。

［３］本発明の半導体装置において、前記切り欠き又は穴は、前記第１インナーリード又は前記第２インナーリードを流れる電流経路を迂回させる位置に設けられていることが好ましい。

［４］本発明の半導体装置において、前記切り欠き又は穴は、前記第１インナーリード又は前記第２インナーリードを流れる電流経路がクランク状になる位置に設けられていることが好ましい。

［５］本発明の半導体装置において、前記クリップリードの厚さは、前記第１リード部及び前記第２リード部のどちらよりも薄いことが好ましい。

［６］本発明の半導体装置において、前記外部端子が１つの前記チップと接続されている場合には、当該外部端子と当該外部端子に接続されている前記チップとの間の熱抵抗を、チップと外部端子との間の熱抵抗θとし、前記外部端子が２以上の前記チップと接続されている場合には、当該外部端子と当該外部端子に接続されている前記各チップとの間の熱抵抗の総和を、チップと外部端子との間の熱抵抗θとしたときに、前記各外部端子の、前記チップと外部端子との間の前記熱抵抗θはそれぞれ等しいことが好ましい。

［７］本発明の半導体装置において、断面から見て前記ダイパッドが前記第１インナーリードよりも前記放熱フィンを取り付ける側に位置するように設けられた凹部を有することが好ましい。

［８］本発明の半導体装置において、前記半導体装置は、ブリッジダイオードであることが好ましい。

［９］本発明の半導体装置において、４つの前記外部端子が並列に配置された半導体装置であって、前記チップとして、４つのチップを備え、前記第１リード部として、前記ダイパッドを２つ有する第１リード部を２つ備え、２つの前記第１リード部は、前記第１インナーリード及び前記ダイパッドでＵ字状に構成された部分をそれぞれ有し、当該Ｕ字状に構成された部分が互い違いに組み合わされ、かつ、各ダイパッドが所定の方向に沿って一列になるように配置されており、前記２つの第１リード部の前記第１インナーリードにはいずれも、前記切り欠き又は前記穴が設けられていることが好ましい。

［１０］本発明の半導体装置において、３つの前記外部端子が並列に配置された半導体装置であって、前記チップとして、２つのチップを備え、前記第１リード部として、前記ダイパッドを１つ有する第１リード部を２つ備え、前記第２リード部として、１つの前記第２リード部を備え、前記２つの第１リード部の前記第１インナーリード、及び、前記第２リード部の前記第２インナーリードにはいずれも、前記切り欠き又は前記穴が設けられていることが好ましい。

［１１］本発明の半導体装置において、５つの前記外部端子を備える半導体装置であって、前記チップとして、６つのチップを備え、前記第１リード部として、前記ダイパッドが２つ形成された第１リード部を３つ備え、前記第２リード部として、第２リード部を２つ備え、前記各第２インナーリードは、前記クリップリードを介して、前記各第１リード部に載置された２つの前記チップのうちのいずれかと接続されており、前記３つの第１リード部の前記第１インナーリード、及び、２つの前記第２リード部の前記第２インナーリードにはいずれも、前記切り欠き又は前記穴が設けられていることが好ましい。

［１２］本発明のリードフレームは、上記［１］〜［１１］のいずれかに記載の半導体装置に用いられる第１リード部及び第２リード部で構成されることを特徴とする。

［１３］本発明の電源装置は、上記［１］〜［１１］のいずれかに記載の半導体装置を備えることを特徴とする。

本発明の半導体装置、リードフレーム及び電源装置によれば、第１インナーリード、及び、第２インナーリードのうちの少なくともいずれかには、チップから所定の外部端子へ伝導する熱伝導量を制限し、複数の外部端子の各端子温度を均等化する端子温度均等化構造が形成されているため、チップから発生する熱の各外部端子への熱伝導量に偏りが生じることを防ぐことができ、特定の外部端子が高温になることを防ぐことができる。その結果、半導体装置を基板に実装したときに、特定の外部端子と基板との接続部分に不具合が生じることを防ぐことができる。

実施形態１における半導体装置１を示す図である。 実施形態１に係るリードフレームＬＦ１を説明するために示す図である。 実施形態１におけるクリップリード３０ａ、３０ｂを説明するために示す図である。 実施形態１に係る半導体装置１を用いた電力変換回路（電源装置）を示す回路図である。 実施形態１に係る半導体装置１における熱抵抗を説明するために示す図である。 背景技術に係る半導体装置９００のリードフレームＬＦ２を示す図である。 比較例及び実施例に係る半導体装置における端子温度を示すグラフである。 比較例及び実施例に係る半導体装置におけるジャンクション温度を示すグラフである。 実施形態２に係る半導体装置２を示す断面図である。 実施形態３に係る半導体装置３を説明するために示す図である。 実施形態３に係るリードフレームＬＦ３を説明するために示す図である。 実施形態４に係る半導体装置４を説明するために示す図である。 変形例１に係る半導体装置のリードフレームＬＦ４を説明するために示す図である。 変形例２に係る半導体装置のリードフレームＬＦ５を説明するために示す図である。 変形例３に係る半導体装置のリードフレームＬＦ６を説明するために示す図である。 変形例４に係る半導体装置のリードフレームＬＦ７を説明するために示す図である。 変形例５に係る半導体装置のリードフレームＬＦ８を説明するために示す図である。 変形例６に係る半導体装置のリードフレームＬＦ９を説明するために示す図である。 変形例７に係る半導体装置のリードフレームＬＦ１０を説明するために示す図である。 変形例８に係る半導体装置のリードフレームＬＦ１１を説明するために示す図である。 変形例９に係る半導体装置のリードフレームＬＦ１２を説明するために示す図である。 従来の半導体装置９００を示す断面図である。

以下、本発明の半導体装置、クリップリード及び電源装置について、図に示す実施形態に基づいて説明する。なお、各図面は模式図であり、必ずしも実際の寸法を厳密に反映したものではない。

［実施形態１］
１．実施形態１に係る半導体装置１及びリードフレームＬＦ１の構成
図１は、実施形態１における半導体装置１を示す図である。図１（ａ）は半導体装置１の平面図であり、図１（ｂ）は図１（ａ）の側断面図であり、図１（ｃ）は半導体装置１に放熱フィン２００を取り付けた状態を示す図である。図２は、実施形態１に係るリードフレームＬＦ１を説明するために示す図である。図２（ａ）はリードフレームＬＦ１の平面図であり、図２（ｂ）はリードフレームＬＦ１の側面図である。図３は、実施形態１におけるクリップリード３０を説明するために示す図である。図３（ａ）はクリップリード３０の正面図であり、図３（ｂ）のクリップリード３０の側面図である。図４は、実施形態１に係る半導体装置１を用いた電源装置（電力変換回路）を示す図である。図４（ａ）は半導体装置１を用いた電源装置（電力変換回路）の等価回路を示す図であり、図４（ｂ）は半導体装置１のリードフレームＬＦ１を示す図である。図５は、実施形態１に係る半導体装置１における熱抵抗を説明するために示す図である。図５（ａ）は半導体装置１の熱抵抗を説明するために示す断面図であり、図５（ｂ）はチップから外部端子Ｔ１，Ｔ３までの熱抵抗を説明するために示す図である。

実施形態１に係る半導体装置１は、図１及び図２に示すように、４つの外部端子Ｔ１〜Ｔ４が所定の間隔で並列に配置されたブリッジダイオードである。実施形態１に係る半導体装置１は、第１リード部１０ａ，１０ｂと、４つのチップｃｈ１、ｃｈ２、ｃｈ３、ｃｈ４と、第２リード部２０ａ，２０ｂと、クリップリード３０ａ，３０ｂと、樹脂４０と、端子温度均等化構造としての切り欠き５２ａ，５２ｂとを備える。なお、第１リード部１０ａ、１０ｂと、第２リード部２０ａ、２０ｂとでリードフレームＬＦ１を構成する（図２参照。）。

実施形態１に係る半導体装置１は、図４（ａ）に示すような、実施形態１に係る電源装置（電力変換回路）に適用される。実施形態１に係る半導体装置１は、図４（ａ）及び図４（ｂ）に示すように、外部端子Ｔ２，Ｔ３が交流電源と接続されており、外部端子Ｔ１が＋端子となり、外部端子Ｔ４が−端子となる。外部端子Ｔ２が交流の＋となるときには、負荷から外部端子Ｔ４−チップｃｈ４−外部端子Ｔ３−交流電源―外部端子Ｔ２−チップｃｈ１−外部端子Ｔ１の経路で電流が流れる（図４の一点鎖線矢印参照。）。また、外部端子Ｔ２が交流の−端子となるときには、負荷から外部端子Ｔ４−チップｃｈ２−外部端子Ｔ２−交流電源―外部端子Ｔ３−チップｃｈ３−外部端子Ｔ１の経路で電流が流れる（図４の実線矢印参照。）。
このため、第１リード部１０ａに載置されているチップｃｈ１、ｃｈ３が同時にオンすることはなく、第１リード部１０ｂに載置されているチップｃｈ２、ｃｈ４が同時にオンすることもない。すなわち、１つの第１リード部に載置されている複数のチップが同時にオンされることはない。

半導体装置１においては、図１に示すように、中央部に放熱フィン２００を取り付けるための取付穴４２が設けられており、正面側（図１（ａ）の紙面手前側）からチップｃｈ２とｃｈ３との間を貫通して背面側（図１の紙面奥側）に向かって貫通している（図１（ｃ）参照。）。これにより、取付穴４２を通して放熱フィン２００を半導体装置１に取り付けることができる。

第１リード部１０ａは、図２に示すように、ダイパッド１２ａ，１２ｃ、外部端子Ｔ１を構成する第１アウターリード１４ａ、及び、ダイパッド１２ａ、１２ｃと第１アウターリード１４ａとを接続する第１インナーリード１６ａを有する。第１アウターリード１４ａ及びダイパッド１２ａとは略同一直線上に配置されており、ダイパッド１２ａとダイパッド１２ｃとは、第１アウターリード１４ａ及びダイパッド１２ａが配置される直線とは垂直な方向に所定の間隔をあけて配置されている。

第１インナーリード１６ａは、第１アウターリード１４ａとダイパッド１２ａとを直線的に接続するとともに、中途から枝分かれしてそこから鉤状に折れ曲がってダイパッド１２ｃと接続されている。第１インナーリード１６ａにおいて、ダイパッド１２ａ、第１インナーリード１６ａ及びダイパッド１２ｃとでＵ字状に構成された部分を形成している。

第１インナーリード１６ａにおいて、ダイパッド１２ａと第１アウターリード１４ａとの間に端子温度均等化構造としての切り欠き５２ａが形成されており、チップｃｈ１から流れる電流は、チップｃｈ１の右下側で接続されている第１インナーリード１６ａを通過して下に向かって流れ、中途でクランク状に折れ曲がって下側の第１アウターリード１４ａに向かって流れる（図２の矢印参照。）。
すなわち、切り欠き５２ｂは、第１インナーリード１６ａを流れる電流経路を迂回させる位置、かつ、第１インナーリード１６ａを流れる電流経路がクランク状に折れ曲がる位置に設けられている。端子温度均等化構造についての詳細は後述する。

第１リード部１０ｂは、図２に示すように、ダイパッド１２ｂ，１２ｄ、外部端子Ｔ４を構成する第１アウターリード１４ｂ、及び、ダイパッド１２ｂ、１２ｄと第１アウターリード１４ｂとを接続する第１インナーリード１６ｂを有する。第１アウターリード１４ｂ及びダイパッド１２ｄとは略同一直線上に配置されており、ダイパッド１２ｂとダイパッド１２ｄとは、第１アウターリード１４ｂ及びダイパッド１２ｄが配置される直線とは垂直な方向に所定の間隔をあけて配置されている。

第１インナーリード１６ｂは、第１アウターリード１４ｂとダイパッド１２ｄとを直線的に接続するとともに、そこからダイパッド１２ｂと接続されている。すなわち、第１リード部１０ｂは鉤爪状に構成されている。第１インナーリード１６ａにおいて、ダイパッド１２ｂ、第１インナーリード１６ｂ及びダイパッド１２ｄとでＵ字状に構成された部分を形成している。

第１インナーリード１６ｂにおいて、ダイパッド１２ｄと第１アウターリード１４ｂとの間に端子温度均等化構造としての切り欠き５２ｂが形成されており、チップｃｈ４から流れる電流は、チップｃｈ４の左下側で接続されている第１インナーリード１６ｂを通過して下に向かって流れ、中途でクランク状に折れ曲がって下側の第１アウターリード１４ｂに向かって流れる（図２の矢印参照。）。
すなわち、切り欠き５２ｂは、第１インナーリード１６ｂを流れる電流経路を迂回させる位置に設けられており、かつ、第１インナーリード１６ｂがクランク状に折れ曲がる位置に設けられている。

チップｃｈ１〜ｃｈ４は、ダイパッド１２ａ〜１２ｄにそれぞれ搭載され、ダイパッド側及び、ダイパッド側とは反対側にそれぞれ表面電極（アノード電極及びカソード電極）が形成されているダイオードである。各チップが所定の間隔で配置されているのは、特定の箇所や特定の外部端子が高温になることを防ぐことができるからである。

第２リード部２０ａは、図１に示すように、外部端子Ｔ２を構成する第２アウターリード２２ａ、及び、チップｃｈ１、ｃｈ２の表面電極とクリップリード３０ａを介して接続されている第２インナーリード２４ａを有する。
第２リード部２０ｂは、外部端子Ｔ３を構成する第２アウターリード２２ｂ、及び、チップｃｈ３、ｃｈ４の表面電極とクリップリード３０ｂを介して接続されている第２インナーリード２４ｂを有する。

クリップリード３０ａ、３０ｂは、金属製の平板を折り曲げてなる。クリップリード３０ａ、３０ｂは、図３に示すように、チップと接合するチップ接合面３２，３４と、第２インナーリードと接続するインナーリード接続部３６とを有する。クリップリード３０ａ、３０ｂの厚さは、第１リード部１０ａ，１０ｂ及び第２リード部２０ａ，２０ｂのいずれよりも薄い。

樹脂４０は、ダイパッド１２ａ〜１２ｄ、第１インナーリード１６ａ，１６ｂ、チップｃｈ１〜ｃｈ４及び第２インナーリード２４ａ，２４ｂ、クリップリード３０ａ、３０ｂを封止する。樹脂は適宜の樹脂を用いることができる。

端子温度均等化構造について、詳細に説明する。
端子温度均等化構造は、第１インナーリード１６ａ、１６ｂに切り欠き５２ａ、５２ｂを有し、チップから所定の外部端子（外部端子Ｔ１，Ｔ４）へ伝導する熱伝導量を制限し、外部端子Ｔ１〜Ｔ４の各端子温度を均等化する。

図５（ａ）に示すように、各チップから発生する熱は、大きく３つのルートで外部に放出される。１つめのルートは、ダイパッド１２、樹脂４０（樹脂及び放熱フィン取付用のねじ）を介して放熱フィン２００へ伝達されるルートであり、２つめのルートは、ダイパッド１２及び第１インナーリード１６を介して第１アウターリード１４へ伝達されるルートであり、３つめのルートは、表面電極からクリップリード３０を介して第２アウターリード２２へ伝達されるルートである。

ここで、チップｃｈから発する熱の多くが放熱フィン２００に伝達され、放熱フィン２００から熱ＱＦが外部へ放出される。しかし、定格電流の大きい半導体素子（チップ）を使用した場合には、大電流を導通するために第１リード部１０及び第２リード部２０の断面積を大きくする必要があり、熱が外部端子（アウターリード）に伝達しやすくなる。特に、チップｃｈが搭載されている第１リード部１０の第１アウターリード１４は熱伝達量が大きくなり、高温になりやすくなる。このため、端子温度均等化構造は、第１アウターリード１４に向かう第１インナーリード１６の熱抵抗θｊｉや第２アウターリード２２に向かう第２インナーリード２４の熱抵抗θｊｉやクリップリード３０の熱抵抗θｊｃを大きくしてチップｃｈから外部端子に熱ＱＬが伝達することを制限し、その分の熱を放熱フィンに伝達して外部に放出することを促している。

次に、各外部端との端子温度について説明する。
実施形態１においては、端子温度均等化構造は、第１リード部１０ａ、１０ｂにそれぞれ２つのチップが搭載されることで、高温になりやすい第１アウターリード１４ａ、１４ｂ（外部端子Ｔ１，Ｔ４）に接続される第１インナーリード１６ａ、１６ｂに切り欠き５２ａ、５２ｂを形成して熱抵抗θｊｉを大きくして外部端子Ｔ１，Ｔ４へ伝導する熱伝導量を制限する。これにより、第１アウターリード１４ａ、１４ｂ（外部端子Ｔ１，Ｔ４）に伝達される熱伝導量を小さくし、他の外部端子Ｔ２，Ｔ３（第２アウターリード２２ａ、２２ｂ）に伝達される熱伝導量とバランスをとることができる。その結果、各外部端子Ｔ１〜Ｔ４の各端子温度を均等化することができる。

このとき、外部端子が２以上のチップと接続されている場合には、当該外部端子と当該外部端子に接続されている各チップとの間の熱抵抗の総和を、「チップと外部端子との間の熱抵抗θ」とすると、各外部端子の「チップと外部端子との間の熱抵抗θ」はそれぞれ等しくなる。各外部端子の「チップと外部端子との間の熱抵抗θ」は以下のようになる。

外部端子Ｔ１は、図５（ｂ）に示すように、チップｃｈ１及びｃｈ３から第１インナーリード１６ａを介して接続されているため、外部端子Ｔ１における「チップと外部端子との間の熱抵抗θ」は、チップｃｈ１から第１アウターリード１４ａまでの第１インナーリード１６ａの熱抵抗θｊｉ１-１と、チップｃｈ３から第１アウターリード１４ａまでの第１インナーリード１６ａの熱抵抗θｊｉ１-３との総和である。

外部端子Ｔ２は、クリップリード３０ａ及び第２インナーリード２４ａを介してチップｃｈ１及びｃｈ２と接続されている。従って、外部端子Ｔ２における「チップと外部端子との間の熱抵抗θ」は、ｃｈ１から発生する熱が外部端子Ｔ２に伝達するまでの熱抵抗、及びｃｈ２から発生する熱が外部端子Ｔ２に伝達するまでの熱抵抗の総和となる。
ｃｈ１から発生する熱が外部端子Ｔ２に伝達するまでの熱抵抗は、クリップリード３０ａの熱抵抗θｊｃ１−１、及び、第２インナーリードの熱抵抗θｊｉ２−１の総和であり、ｃｈ２から発生する熱が外部端子Ｔ２に伝達するまでの熱抵抗は、クリップリード３０ａの熱抵抗θｊｃ１−２、及び、第２インナーリードの熱抵抗θｊｉ２−２の総和である。

外部端子Ｔ３は、図５（ｂ）に示すように、クリップリード３０ｂ及び第２インナーリード２４ｂを介してチップｃｈ３及びｃｈ４と接続されている。従って、外部端子Ｔ３における「チップと外部端子との間の熱抵抗θ」は、ｃｈ３から発生する熱が外部端子Ｔ３に伝達するまでの熱抵抗、及びｃｈ４から発生する熱が外部端子Ｔ３に伝達するまでの熱抵抗の総和となる。
ｃｈ３から発生する熱が外部端子Ｔ３に伝達するまでの熱抵抗は、クリップリード３０ｂの熱抵抗θｊｃ２−３、及び、第２インナーリードの熱抵抗θｊｉ２−３の総和であり、ｃｈ４から発生する熱が外部端子Ｔ３に伝達するまでの熱抵抗は、クリップリード３０ａの熱抵抗θｊｃ２−４、及び、第２インナーリードの熱抵抗θｊｉ２−４の総和である。

外部端子Ｔ４は、チップｃｈ２及びｃｈ４から第１インナーリード１６ｂを介して接続されているため、外部端子Ｔ４における「チップと外部端子との間の熱抵抗θ」は、チップｃｈ２から第１アウターリード１４ｂまでの第１インナーリード１６ｂの熱抵抗θｊｉ１-２と、チップｃｈ４から第１アウターリード１４ｂまでの第１インナーリード１６ｂの熱抵抗θｊｉ１-４との総和である。

２．試験例
＜試験例１＞
図６は、背景技術に係る半導体装置のリードフレームＬＦ２を示す図である。図６（ａ）はリードフレームＬＦ２の正面図であり、図６（ｂ）はリードフレームＬＦ２の側面図である。図７は、比較例及び実施例に係る半導体装置の端子温度を示すグラフである。

試験例１は、「本発明の半導体装置は、実装したときに特定の外部端子が著しく高温になることを防ぐことが可能であること」を示す試験例である。
（１）比較例及び実施例
比較例に係る半導体装置は、第１インナーリードに端子温度均等化構造としての切り欠きが形成されていない点以外の点については実施形態１に係る半導体装置１と同様の構成を有する半導体装置である（図６参照。）。
実施例に係る半導体装置は、実施形態１に係る半導体装置１と同様の構成を有する半導体装置である。

（２）シミュレーション方法
比較例及び実施例のそれぞれについて、シミュレーションで熱解析を行い各外部端子の端子温度を得た。

（３）評価結果
図７に示すように、比較例に係る半導体装置においては、外部端子Ｔ２，Ｔ３（第２アウターリード）については、端子温度が基準温度（１００℃）を下回った。一方、外部端子Ｔ１，Ｔ４（第１アウターリード）については、端子温度が基準温度（１００℃）を上回った（図７破線参照。）。
これに対して、実施例に係る半導体装置においては、すべての外部端子Ｔ１，Ｔ２，Ｔ３，Ｔ４について、基準温度を下回った（図７実線参照。）。

このことから、比較例に係る半導体装置においては、特定の外部端子Ｔ１，Ｔ４の端子温度が著しく高温になるため、「実装したときに特定の外部端子が著しく高温になることを防ぐこと」が難しいことがわかった。これに対して、実施例に係る半導体装置においては、すべての外部端子Ｔ１〜Ｔ４の端子温度が基準温度以下となったため、「実装したときに特定の外部端子が著しく高温になることを防ぐこと」ができることがわかった。

＜試験例２＞
図８は、比較例及び実施例に係る半導体装置におけるジャンクション温度を示すグラフである。
試験例は、「本発明の半導体装置は、各チップのジャンクション温度が基準温度以下となり、各チップから発生する熱を効率よく放出することができる」ことを示す試験例である。

（１）比較例及び実施例
比較例及び実施例に係る半導体装置はそれぞれ、試験例１で用いた比較例及び実施例に係る半導体装置と同様のものを用いる。

（２）シミュレーション方法
比較例及び実施例のそれぞれについて、シミュレーションで熱解析を行い各チップのジャンクション温度を得た。

（３）評価結果
図８に示すように、比較例に係る半導体装置においては、すべてのチップについて、ジャンクション温度が基準温度よりも下回った（図８破線参照。）。また、実施例に係る半導体装置においても、すべてのチップについて、ジャンクション温度が基準温度よりも下回り、さらには、すべてのチップについて、比較例に係る半導体装置よりもジャンクション温度が下回った（図８実線参照。）。

このことから、実施例に係る半導体装置においては、すべてのチップについて、ジャンクション温度が基準温度よりも下回り、さらには、比較例に係る半導体装置よりもジャンクション温度が下回っていることから、「本発明の半導体装置は、各チップから発生する熱を効率よく放出することができ、各チップのジャンクション温度を基準温度以下とすることができる」ことがわかった。

３．実施形態１に係る半導体装置１、リードフレームＬＦ１及び電源装置の効果
実施形態１に係る半導体装置１、リードフレームＬＦ１及び電源装置によれば、第１インナーリード１６ａ，１６ｂには、チップｃｈ１〜ｃｈ４で発生する熱の各外部端子Ｔ１〜Ｔ４への熱伝導量を均等化する端子温度均等化構造が形成されているため、チップｃｈ１〜ｃｈ４から発生する熱の各外部端子Ｔ１〜Ｔ４への熱伝導量に偏りが生じることを防ぐことができ、特定の外部端子（特にＴ１，Ｔ４）が高温になることを防ぐことができる。その結果、半導体装置１を基板に実装したときに、特定の外部端子と基板との接続部分に不具合が生じることを防ぐことができる。

また、実施形態１に係る半導体装置１によれば、第１インナーリード１６ａ，１６ｂには、チップｃｈ１〜ｃｈ４で発生する熱の各外部端子Ｔ１〜Ｔ４への熱伝導量を均等化する端子温度均等化構造が形成されているため、放熱フィン２００を半導体装置１に取り付けたときに、各チップから発生する熱が第１アウターリード１４ａ，１４ｂへ伝達される熱伝導量を小さくするとともに、樹脂４０を介して樹脂４０と隣り合う位置に取り付けられた放熱フィン２００へ伝達される熱伝導量を大きくすることができる。その結果、チップから発生する熱を効率よく外部に放出することができ、各チップのジャンクション温度を基準温度以下とすることができる。

また、実施形態１に係る半導体装置１によれば、端子温度均等化構造は、第１インナーリード１６ａ，１６ｂに切り欠き５２ａ、５２ｂを有するため、チップｃｈ１から第１アウターリード１４ａまでの熱抵抗、及び、チップｃｈ３、ｃｈ４から第１アウターリード１４ｂまでの熱抵抗を大きくすることができる。従って、各チップから発生する熱が第１アウターリード１４ａ，１４ｂへ伝達される熱伝導量を小さくするとともに、樹脂４０を介して樹脂４０と隣り合う位置に取り付けられた放熱フィン２００へ伝達される熱伝導量を大きくすることができる。その結果、チップから発生する熱を効率よく外部に放出することができ、各チップのジャンクション温度を下げることができる（図８参照。）。

また、実施形態１に係る半導体装置１によれば、端子温度均等化構造は、第１インナーリード１６ａ，１６ｂに切り欠き５２ａ、５２ｂを有するため、チップが複数搭載されて高温になりやすい第１リード部の第１アウターリード１４ａ、１４ｂまでの熱抵抗を大きくすることができる。従って、各外部端子に伝達する熱伝達量を均等に伝達できることから、各外部端子の端子温度を均等化することができる。

また、実施形態１に係る半導体装置１によれば、切り欠き５２ａ、５２ｂは、第１インナーリード１６ａ、１６ｂを流れる電流経路を迂回させる位置に設けられているため、比較的簡単な構成で第１インナーリード１６ａ、１６ｂの熱抵抗を大きくすることができる。従って、各チップから発生する熱が第１アウターリード１４ａ，１４ｂへ伝達される熱伝導量を小さくするとともに、樹脂４０を介して樹脂４０と隣り合う位置に取り付けられる放熱フィン２００へ伝達される熱伝導量を大きくすることができる。その結果、チップから発生する熱を効率よく外部に放出することができ、各チップのジャンクション温度を下げることができる。

また、実施形態１に係る半導体装置によれば、切り欠き５２ａ、５２ｂは、第１インナーリード１６ａ、１６ｂを流れる電流経路がクランク状になる位置に設けられているため、電流経路が長くなり、第１インナーリード１６ａ、１６ｂの熱抵抗がより大きくなる。従って、チップｃｈ１〜ｃｈ４（特にｃｈ１、ｃｈ２、ｃｈ４）から発生する熱が各外部端子Ｔ１，Ｔ４に必要以上に伝達されることをより一層防ぐことができる。

また、実施形態１に係る半導体装置によれば、各外部端子Ｔ１〜Ｔ４の、チップｃｈ１〜ｃｈ４と外部端子Ｔ１〜Ｔ４との間の熱抵抗θはそれぞれ等しいため、チップｃｈ１〜ｃｈ４から発生する熱の各外部端子Ｔ１〜Ｔ４への熱伝導量に偏りが生じ難くなり、特定の外部端子（特にＴ１，Ｔ４）が高温になることを防ぐことができる。

また、実施形態１に係る半導体装置１によれば、クリップリード３０ａ，３０ｂの厚さは、第１リード部１０ａ，１０ｂ及び第２リード部２０ａ，２０ｂのどちらよりも薄いため、チップｃｈ１〜ｃｈ４から外部端子Ｔ２，Ｔ３までの熱抵抗が大きくなる。その結果、チップから発生する熱が外部端子Ｔ２、Ｔ３に伝達され難くなり、外部端子Ｔ２，Ｔ３の端子温度が高くなることを防ぐことができ、かつ、その分の熱を放熱フィンを介して外部に放出することになるため、チップから発生する熱をより効率的に外部に放出することができる。

また、実施形態１に係る半導体装置１によれば、発熱しやすいコンバータやインバータ等の電源装置に好適なブリッジダイオードとなる。

また、実施形態１に係る半導体装置１によれば、４つの外部端子Ｔ１〜Ｔ４が並列に配置された半導体装置であって、チップとして、４つのチップｃｈ１〜ｃｈ４を備え、第１リード部として、ダイパッドをそれぞれ２つ有する２つの第１リード部１０ａ、１０ｂを備え、第１リード部１０ａは、第１インナーリード１６ａ及びダイパッド１２ａ，１２ｃでＵ字状に構成された部分を有するとともに、第１リード部１０ｂは、第１インナーリード１６ｂ及びダイパッド１２ｂ，１２ｄでＵ字状に構成された部分を有し、当該Ｕ字状に構成された部分が互い違いに組み合わされ、かつ、各ダイパッドが所定の方向に沿って一列になるように配置されており、２つの第１リード部１０ａ，１０ｂの第１インナーリード１６ａ，１６ｂにはいずれも、端子温度均等化構造としての切り欠き５２ａ，５２ｂが設けられているため、比較的小型化されたパッケージ内にブリッジダイオードを形成することができ、かつ、チップと外部端子との間が短く、インナーリードの抵抗を小さくして大電流を流すことができ、かつ、端子温度均等化構造としての切り欠きが設けられているため、特定の外部端子が高温になることを防ぐことができる。

［実施形態２］
図９は、実施形態２に係る半導体装置２を示す断面図である。
実施形態２に係る半導体装置２は、基本的には実施形態１に係る半導体装置１と同様の構成を有するが、端子温度均等化構造の構成が実施形態１に係る半導体装置１の場合とは異なる。実施形態２に係る半導体装置２において、断面から見てダイパッド１２が第１インナーリード１６よりも放熱フィン２００を取り付ける側に位置するように設けられた凹部５４を有する（図９参照。）。

このように、実施形態２に係る半導体装置２は、端子温度均等化構造の構成が実施形態１に係る半導体装置の場合とは異なるが、実施形態１に係る半導体装置１の場合と同様に、第１インナーリード１６及びダイパッド１２には、チップｃｈで発生する熱の各外部端子への熱伝導量を均等化する端子温度均等化構造が形成されているため、チップｃｈから発生する熱の各外部端子への熱伝導量に偏りが生じることを防ぐことができ、特定の外部端子が高温になることを防ぐことができる。その結果、半導体装置を基板に実装したときに、特定の外部端子と基板との接続部分に不具合が生じることを防ぐことができる。

また、実施形態２に係る半導体装置２によれば、放熱フィン２００を取り付けたときに、断面から見てダイパッド１２が第１インナーリード１６よりも放熱フィン２００側に位置するように設けられた凹部５４を有するため、チップｃｈと放熱フィン２００との間の熱抵抗がより小さくなり、チップｃｈで発生した熱をより一層放熱フィン２００から放出しやすくなる。

なお、実施形態２に係る半導体装置２は、端子温度均等化構造の構成以外の点においては実施形態１に係る半導体装置１と同様の構成を有するため、実施形態１に係る半導体装置１が有する効果のうち該当する効果を有する。

［実施形態３］
図１０は、実施形態３に係る半導体装置３を説明するために示す図である。図１０（ａ）は半導体装置３の使用状態を示す図であり、図１０（ｂ）は半導体装置３の内部構造を示す図である。図１１は、実施形態３に係るリードフレームＬＦ３を説明するために示す図である。

実施形態３に係る半導体装置３は、基本的には実施形態１に係る半導体装置１と同様の構成を有するが、５つの外部端子が配置されている点で実施形態１に係る半導体装置１の場合とは異なる。実施形態４に係る半導体装置４は、５つの外部端子Ｔ５〜Ｔ９が配置された三相ブリッジダイオードである（図１０及び図１１参照。）。

実施形態３に係る半導体装置３においては、チップとして、６つのチップｃｈ５〜ｃｈ１０を備え、第１リード部１０として、ダイパッドが２つ形成された第１リード部を３つ（第１リード部１０ｃ、１０ｄ、１０ｅ）備え、第２リード部として、第２リード部２０ｄ、２０ｅを備え、第２インナーリード２４ｄは、クリップリード３０ｃを介して、第１リード部１０ｃのチップｃｈ５、第１リード部１０ｄのチップｃｈ６、第１リード部１０ｅのチップｃｈ７と接続されており、第２インナーリード２４ｅは、クリップリード３０ｄを介して、第１リード部１０ｃのチップｃｈ８、第１リード部１０ｄのチップｃｈ９、第１リード部１０ｅのチップｃｈ１０と接続されており、第１インナーリード１６ｃ、１６ｄ、１６ｅ、及び、第２インナーリード２４ｃ,２４ｄにはいずれも、端子温度均等化構造としての切り欠き５２ｃ、５２ｄ、５２ｅ、５２ｆ、５２ｇがそれぞれ設けられている。
このとき、各外部端子Ｔ５〜Ｔ９の「チップと外部端子との間の熱抵抗θ」はそれぞれ等しくなる。

このように、実施形態３に係る半導体装置３は、５つの外部端子が配置されている点で実施形態１に係る半導体装置の場合とは異なるが、第１インナーリード１６ｃ、１６ｄ、１６ｅ、及び、第２インナーリード２４ｃ,２４ｄには、チップで発生する熱の各外部端子への熱伝導量を均等化する端子温度均等化構造が形成されているため、チップから発生する熱の各外部端子への熱伝導量に偏りが生じることを防ぐことができ、特定の外部端子が高温になることを防ぐことができる。その結果、半導体装置を基板に実装したときに、特定の外部端子と基板との接続部分に不具合が生じることを防ぐことができる。

なお、実施形態３に係る半導体装置３は、５つの外部端子が配置されている点以外の点においては実施形態１に係る半導体装置１と同様の構成を有するため、実施形態１に係る半導体装置１が有する効果のうち該当する効果を有する。

［実施形態４］
図１２は、実施形態４に係る半導体装置４を説明するために示す図である。なお、図１２においては、クリップリード及びチップの記載を省略している。
実施形態４に係る半導体装置４は、基本的には実施形態１に係る半導体装置１と同様の構成を有するが、３つの外部端子が配置されている点で実施形態１に係る半導体装置１の場合とは異なる。実施形態４に係る半導体装置４は、図１２に示すように、３つの外部端子Ｔ１０〜Ｔ１２が並列に配置されたブリッジダイオードである。

実施形態４に係る半導体装置４においては、チップとして、２つのチップｃｈ１１、ｃｈ６を備え、第１リード部として、ダイパッド１２ｆを有する第１リード部１０ｆ、及びダイパッド１２ｇを有する第１リード部１０ｇを備え、第２リード部として、１つの第２リード部２０ｅを備え、２つの第１リード部１０ｆ、１０ｇの第１インナーリード１６ｆ、１６ｇには端子温度均等化構造としての切り欠き５２ｈ１，５２ｈ２が設けられている。
このとき、各外部端子Ｔ１０〜Ｔ１２の「チップと外部端子との間の熱抵抗θ」はそれぞれ等しくなる。

このように、実施形態４に係る半導体装置４は、３つの外部端子が配置されている点で実施形態１に係る半導体装置の場合とは異なるが、実施形態１に係る半導体装置１の場合と同様に、第１インナーリード１６ｆ,１６ｇには、チップで発生する熱の各外部端子への熱伝導量を均等化する端子温度均等化構造としての切り欠き５２ｈ１,５２ｈ２が形成されているため、チップから発生する熱の各外部端子への熱伝導量に偏りが生じることを防ぐことができ、特定の外部端子が高温になることを防ぐことができる。その結果、半導体装置を基板に実装したときに、特定の外部端子と基板との接続部分に不具合が生じることを防ぐことができる。

なお、実施形態４に係る半導体装置４は、３つの外部端子が配置されている点以外の点においては実施形態１に係る半導体装置１と同様の構成を有するため、実施形態１に係る半導体装置１が有する効果のうち該当する効果を有する。

以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。

（１）上記実施形態において記載した材質、形状、位置、大きさ等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。

（２）上記各実施形態においては、切り欠きとして矩形の切り欠きが形成されているが、本発明はこれに限定されるものではない。切り欠きとしてコーナー部がＲ形状の切り欠きが形成されていてもよい（図１３及び図１４参照。）。

（３）上記各実施形態においては、切り欠きが第１インナーリードの外側の側面から横方向に向かって形成されているが、本発明はこれに限定されるものではない。切り欠きが第１インナーリードの内側の側面から横方向に向かって形成されていてもよいし（図１６参照。）、第１インナーリードの縦方向（アウターリードが延在する方向と平行な方向）に形成されていてもよい（図１４及び図１５参照。）。

（４）上記各実施形態においては、端子温度均等化構造として切り欠きが形成されているが、本発明はこれに限定されるものではない。端子温度均等化構造として穴が形成されていてもよい。この場合、穴の形状は矩形でもよいし（図１８参照。）、円形でもよいし（図１７及び図１９参照。）、その他適宜の形状でよい。また、穴の数も１個であってもよいし、複数個あってもよい（図１９及び２１参照。）。さらには、切り欠きと穴が組み合わされていてもよい（図２０参照。）。また、端子温度均等化構造として、切り欠きや穴以外の構造（例えば、インナーリードの所定の部分だけ薄い構造や、チップの高さ方向に折り曲げられた構造等）が形成されていてもよい。

（５）上記各実施形態においては、本発明を、半導体装置として、ブリッジダイオードに適用したが、本発明はこれに限定されるものではない。本発明を、半導体装置として、ＭＯＳＦＥＴ，ＩＧＢＴ，各種ダイオード、サイリスタ、トライアック等適宜の半導体装置に適用してもよい。

１，２，３，４，９００…半導体装置、１０，１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，１０ｇ，１０ｈ１，１０ｈ２，１０ｉ１，１０ｉ２，１０ｊ１，１−ｊ２、１０ｋ１，１０ｋ２，１０ｌ１，１０ｌ２，１０ｍ１，１０ｍ２，１０ｎ１，１０ｎ２，１０о１，１０о２，１０ｐ１，１０ｐ２，９１０ａ，９１０ｂ…第１リード部、１２，１２ａ，１２ｂ，１２ｃ，１２ｄ，９１２ａ，９１２ｂ,９１２ｃ,９１２ｄ…ダイパッド、１４，１４ａ，１４ｂ、４ａ、９１４ｂ…第１アウターリード、１６，１６ａ，１６ｂ,１６ｃ,１６ｄ，１６ｅ、９１６ａ，９１６ｂ…第１インナーリード、２０，２０ａ，２０ｂ,２０ｃ,２０ｄ,２０ｅ，２０ｈ１，２０ｈ２，２０ｉ１，２０ｉ２，２０ｊ１，２０ｊ２，２０ｋ１，２０ｋ２，２０ｌ１，２０ｌ２，２０ｍ１，２０ｍ２，２０ｎ１，２０ｎ２，２０о１，２０о２，２０ｐ１，２０ｐ２，９２０ａ，９２０ｂ…第２リード部、２２，２２ａ，２２ｂ，９２２ａ，９２２ｂ…第２アウターリード、２４，２４ａ，２４ｂ，９２４ａ，９２４ｂ…第２インナーリード、３０，３０ａ，３０ｂ，３０ｃ,９３０ａ，９３０ｂ…クリップリード、４０…樹脂、５２ａ，５２ｂ，５２ｃ，５２ｄ，５２ｅ,５２ｆ、５２ｇ、５２ｈ１，５２ｈ２，５２ｉ１，５２ｉ２，５２ｊ１，５２ｊ２，５２ｋ１，５２ｋ２，５２ｌ１，５２ｌ２，５２ｍ１，５２ｍ２…切り欠き、５４…凹部、５６ａ１，５６ａ２，５６ｂ１，５６ｂ２，５６ｘｃ１，５６ｃ２，５６ｄ１，５６ｄ２，５６ｅ１，５６ｅ２，５６ｆ１，５６ｆ２…穴、２００…放熱フィン、ＬＦ１，ＬＦ２，ＬＦ３、ＬＦ４，ＬＦ５、ＬＦ６，ＬＦ７，ＬＦ８，ＬＦ９、ＬＦ１０、ＬＦ，１１，ＬＦ１２…リードフレーム、Ｔ１、Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８，Ｔ９，Ｔ１０，Ｔ１１…外部端子、ｃｈ，ｃｈ１，ｃｈ２，ｃｈ３，ｃｈ４，ｃｈ５，ｃｈ６，ｃｈ７，ｃｈ８，ｃｈ９，ｃｈ１０，ｃｈ１１，ｃｈ１２…チップ

Claims (13)

1. 複数の外部端子が設けられた半導体装置であって、
   ダイパッド、前記外部端子を構成する第１アウターリード、及び、前記ダイパッドと前記第１アウターリードとを接続する第１インナーリードを有する第１リード部と、
   前記ダイパッドに搭載され、前記ダイパッド側とは反対側の面に表面電極が形成されたチップと、
   前記外部端子を構成する第２アウターリード、及び、前記表面電極とクリップリードを介して接続されている第２インナーリードを有する第２リード部と、
   前記ダイパッド、前記第１インナーリード、前記チップ及び前記第２インナーリードを封止する樹脂とを備え、
   前記樹脂と隣り合う位置に放熱フィンを取り付け可能な半導体装置であって、
   前記第１インナーリード、及び、前記第２インナーリードのうちの少なくともいずれかには、前記チップから所定の前記外部端子へ伝導する熱伝導量を制限し、前記複数の外部端子の各端子温度を均等化する端子温度均等化構造が形成されていることを特徴とする半導体装置。
2. 前記端子温度均等化構造は、前記第１インナーリード及び前記第２インナーリードのうちの少なくとも一方に設けられた切り欠き又は穴を有することを特徴とする請求項１に記載の半導体装置。
3. 前記切り欠き又は穴は、前記第１インナーリード又は前記第２インナーリードを流れる電流経路を迂回させる位置に設けられていることを特徴とする請求項２に記載の半導体装置。
4. 前記切り欠き又は穴は、前記第１インナーリード又は前記第２インナーリードを流れる前記電流経路がクランク状になる位置に設けられていることを特徴とする請求項３に記載の半導体装置。
5. 前記クリップリードの厚さは、前記第１リード部及び前記第２リード部のどちらよりも薄いことを特徴とする請求項１〜４のいずれかに記載の半導体装置。
6. 前記外部端子が１つの前記チップと接続されている場合には、
   当該外部端子と当該外部端子に接続されている前記チップとの間の熱抵抗を、前記チップと前記外部端子との間の熱抵抗θとし、
   前記外部端子が２以上の前記チップと接続されている場合には、
   当該外部端子と当該外部端子に接続されている前記各チップとの間の熱抵抗の総和を、前記チップと前記外部端子との間の熱抵抗θとしたときに、
   前記各外部端子の、前記チップと前記外部端子との間の前記熱抵抗θはそれぞれ等しいことを特徴とする請求項１〜５のいずれかに記載の半導体装置。
7. 断面から見て前記ダイパッドが前記第１インナーリードよりも前記放熱フィンを取り付ける側に位置するように設けられた凹部を有することを特徴とする請求項１〜６のいずれかに記載の半導体装置。
8. 前記半導体装置は、ブリッジダイオードであることを特徴とする請求項１〜７のいずれかに記載の半導体装置。
9. ４つの前記外部端子が並列に配置された半導体装置であって、
   前記チップとして、４つのチップを備え、
   前記第１リード部として、前記ダイパッドを２つ有する第１リード部を２つ備え、
   ２つの前記第１リード部は、前記第１インナーリード及び前記ダイパッドでＵ字状に構成された部分をそれぞれ有し、当該Ｕ字状に構成された部分が互い違いに組み合わされ、かつ、前記各ダイパッドが所定の方向に沿って一列になるように配置されており、
   前記２つの第１リード部の前記第１インナーリードにはいずれも、前記切り欠き又は前記穴が設けられていることを特徴とする請求項２〜４のいずれかに記載の半導体装置。
10. ３つの前記外部端子が並列に配置された半導体装置であって、
    前記チップとして、２つのチップを備え、
    前記第１リード部として、前記ダイパッドを１つ有する第１リード部を２つ備え、
    前記第２リード部として、１つの前記第２リード部を備え、
    前記２つの第１リード部の前記第１インナーリード、及び、前記第２リード部の前記第２インナーリードにはいずれも、前記切り欠き又は前記穴が設けられていることを特徴とする請求項２〜４のいずれかに記載の半導体装置。
11. ５つの前記外部端子を備える半導体装置であって、
    前記チップとして、６つのチップを備え、
    前記第１リード部として、前記ダイパッドが２つ形成された第１リード部を３つ備え、
    前記第２リード部として、第２リード部を２つ備え、
    前記各第２インナーリードは、前記クリップリードを介して、前記各第１リード部に載置された２つの前記チップのうちのいずれかと接続されており、
    前記３つの第１リード部の前記第１インナーリード、及び、２つの前記第２リード部の前記第２インナーリードにはいずれも、前記切り欠き又は前記穴が設けられていることを特徴とする請求項２〜４のいずれかに記載の半導体装置。
12. 請求項１〜１１のいずれかに記載の半導体装置に用いられる第１リード部及び第２リード部で構成されることを特徴とするリードフレーム。
13. 請求項１〜１１のいずれかに記載の半導体装置を備えることを特徴とする電源装置。

Images