TWI754348B

TWI754348B - 電子裝置的製造方法以及電子裝置

Info

Publication number: TWI754348B
Application number: TW109127450A
Authority: TW
Inventors: 戴名柔; 蔡嘉豪; 程怡瑄; 魯又誠
Original assignee: 群創光電股份有限公司
Priority date: 2019-12-06
Filing date: 2020-08-13
Publication date: 2022-02-01
Also published as: TW202123193A; US20210173000A1; CN112927637A; US11703539B2

Abstract

本揭露提供一種電子裝置的製造方法以及電子裝置。所述製造方法包括以下步驟：提供基板；形成多條信號線以及測試電路在所述基板上，其中測試電路包括電性連接所述多條信號線的至少一部分的多個輸出通道；進行測試操作；以及選擇性地隔離所述測試電路與所述多條信號線的所述至少一部分。所述測試操作包括：提供信號；通過所述測試電路處理所述信號以形成多個測試信號；以及經由所述多個輸出通道傳輸所述多個測試信號至所述多條信號線的所述至少一部分。所述多個輸出通道的數量少於所述多條信號線的數量。

Description

電子裝置的製造方法以及電子裝置

本發明是有關於一種製造方法，且特別是有關於一種電子裝置的製造方法以及電子裝置。

對於具有高像素解析度(Pixels Per Inch，PPI)的顯示面板而言，由於像素單元的數量較多，因此可能導致顯示面板的週邊區域並沒有足夠的電路放置空間來設置陣列測試電路(array test circuit)，或者顯示面板的週邊區域必須花費較多的佈局面積(layout area)來設置陣列測試電路，因此導致具有高像素解析度的顯示面板不易實現窄邊框的效果。

有鑑於此，本揭露提出一種電子裝置的製造方法以及電子裝置，可形成測試電路在電子裝置的基板。

根據本揭露的實施例，本揭露的電子裝置的製造方法包括以下步驟：提供基板；形成多條信號線以及測試電路在所述基板上，其中測試電路包括電性連接所述多條信號線的至少一部分的多個輸出通道；進行測試操作；以及選擇性地隔離所述測試電路與所述多條信號線的所述至少一部分。所述測試操作包括：提供信號；通過所述測試電路處理所述信號以形成多個測試信號；以及經由所述多個輸出通道傳輸所述多個測試信號至所述多條信號線的所述至少一部分。所述多個輸出通道的數量少於所述多條信號線的數量。

根據本揭露的實施例，本揭露的電子裝置包括多條信號線以及測試電路。所述測試電路包括多個輸出通道。所述多個輸出通道的數量少於所述多條信號線的數量。

基於上述，本揭露的電子裝置的製造方法以及電子裝置可通過數量少於信號線的輸出通道來傳輸測試信號至多條信號線，以達到節省測試電路在基板上所需的佈局面積(layout area)的效果，並可有效地進行測試。

為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

本揭露通篇說明書與申請專利範圍中會使用某些詞彙來指稱特定元件。本領域技術人員應理解，電子裝置製造商可能會以不同的名稱來指稱相同的組件。本文並不意在區分那些功能相同但名稱不同的組件。在下文說明書與申請專利範圍中，「含有」與「包含」等詞為開放式詞語，因此其應被解釋為「含有但不限定為…」之意。

本文中所提到的方向用語，例如：“上”、“下”、“前”、“後”、“左”、“右”等，僅是參考附圖的方向。因此，使用的方向用語是用來說明，而並非用來限制本揭露。在附圖中，各圖式繪示的是特定實施例中所使用的方法、結構及/或材料的通常性特徵。然而，這些圖式不應被解釋為界定或限制由這些實施例所涵蓋的範圍或性質。舉例來說，為了清楚起見，各膜層、區域及/或結構的相對尺寸、厚度及位置可能縮小或放大。

在本揭露一些實施例中，關於接合、連接之用語例如「連接」、「互連」等，除非特別定義，否則可指兩個結構系直接接觸，或者亦可指兩個結構並非直接接觸，其中有其它結構設於此兩個結構之間。且此關於接合、連接之用語亦可包含兩個結構都可移動，或者兩個結構都固定之情況。此外，用語「電性連接」包含任何直接及間接的電性連接手段。

說明書與申請專利範圍中所使用的序數例如「第一」、「第二」等之用詞用以修飾元件，其本身並不意含及代表該，或該些，組件有任何之前的序數，也不代表某一元件與另一元件的順序、或是製造方法上的順序，該些序數的使用僅用來使具有某命名的元件得以和另一具有相同命名的元件能作出清楚區分。申請專利範圍與說明書中可不使用相同用詞，據此，說明書中的第一構件在申請專利範圍中可能為第二構件。須知悉的是，以下所舉實施例可以在不脫離本揭露的精神下，將數個不同實施例中的技術特徵進行替換、重組、混合以完成其他實施例。

在本揭露的各實施例中，電子裝置包括顯示裝置、天線裝置、感測裝置或拼接裝置，但不以此為限。電子裝置可為可彎折或可撓式電子裝置。顯示裝置的顯示面板可例如包括液晶、發光二極體、量子點(quantum dot，QD)、螢光(fluorescence)，磷光(phosphor)，其他適合的材料，或上述材料的組合，但不限於此。發光二極體例如可包括有機發光二極體(organic light emitting diode，OLED)、次毫米發光二極體(mini LED)、微發光二極體(micro LED)或量子點發光二極體(QLED or QDLED)，螢光(fluorescence)、磷光(phosphor)或其他適合之材料且其材料可任意排列組合，但不以此為限。天線裝置可例如是液晶天線裝置，但不以此為限。拼接裝置可例如是顯示器拼接裝置或天線拼接裝置，但不以此為限。需注意的是，電子裝置可為前述之任意排列組合，但不以此為限。

在本揭露的各實施例中，基板可為硬質基板或為可撓性基板。基板的材料可以例如包括金屬、塑膠、玻璃、石英、藍寶石、陶瓷、碳纖維、其它合適的作為基板材料、或前述之組合，但本揭露不以此為限。

圖1A是本揭露的第一實施例的電子裝置的示意圖。參考圖1A，電子裝置10包括測試電路12、多個信號線D1~DN以及像素陣列(pixel array)13，其中N為正整數。測試電路12、多個信號線D1~DN以及像素陣列13形成在基板11上。測試電路12可為一種陣列測試電路(array test circuit),測試電路包含多個輸出通道，至少一部分的多個輸出通道電性連接多條信號線。基板11例如平行於由方向P1與方向P2延伸所形成的平面，其中方向P1~P3彼此垂直。在本實施例中，測試電路12經由信號線D1~DN電性連接像素陣列13的多個像素單元，其中信號線D1~DN可例如電性連接像素陣列13當中的多個資料線(Data line)。測試電路12可輸出多個測試信號至像素陣列13的所述多個像素單元，以測試像素陣列13的所述多個像素單元是否存在失效或損壞的像素單元。在本實施例中，基板11可為顯示面板。像素陣列13為對應於顯示面板的主動區(Active Area，AA)，並且可朝方向P3提供顯示畫面。測試電路12可形成在顯示面板的上邊框區或下邊框區，而不限於圖1A所示。值得注意的是，在一實施例中，測試電路12可適用於在電子裝置10出廠前進行測試，並且當測試電路12測試完成後，測試電路12可被禁能，並且保留在電子裝置10的基板11上。或者，在另一實施例中，當測試電路12測試完成後，形成測試電路12的基板11的一部份亦可被截斷(cut-off)以移除測試電路12。換言之，當測試電路12測試完成後，測試電路12可被選擇性地隔離信號線D1~DN的至少一部分。

圖1B是本揭露的第一實施例的測試電路的電路圖。圖1A的測試電路12的至少一部份可例如包括如圖1B所示的測試電路100。參考圖1B，測試電路100可包括信號源110、多個第一控制信號輸入端120_1~120_4、多個第一開關130_1~130_4以及多個子測試電路140_1~140_4。子測試電路140_1包括多個第二控制信號輸入端141_1~141_6、多個第二開關142_1~142_6、第三控制信號輸入端143、多個第三開關144_1~144_6以及多個輸出通道C11~C16。輸出通道C11~C16經由第三開關144_1~144_6電性連接信號線D1~D6。並且，子測試電路140_2~140_4可具有相同於子測試電路140_1的電路架構。需說明的是，本揭露所述的第一開關、第二開關以及第三開關可為N型電晶體，但本發明並不限於此。在一實施例中，第一開關、第二開關以及第三開關亦可為P型電晶體，或其他類型的開關電路。

在本實施例中，第一控制信號輸入端120_1~120_4分別一對一地電性連接第一開關130_1~130_4的控制端。第一開關130_1~130_4的多個第一端經由電路節點101來共同電性連接信號源110。信號源110可提供信號111至電路節點101，並且測試電路100可處理信號111以形成多個測試信號，其中測試電路100可通過控制第一開關130_1~130_4、第二開關142_1~142_6以及第三開關144_1~144_6的開關狀態，來依據信號111來產生並且輸出多個測試信號。在本實施例中，第一開關130_1~130_4的多個第二端分別一對一地電性連接子測試電路140_1~140_4。在本實施例中，第一控制信號輸入端120_1~120_4可自控制電路(未繪示)接收多個控制信號ACKA[1]~[4]，並且分別提供控制信號ACKA[1]~[4]至第一開關130_1~130_4的多個控制端，以控制第一開關130_1~130_4為開啟(導通)或關閉(截止)。

在本實施例中，子測試電路140_1的第二控制信號輸入端141_1~141_6分別一對一地電性連接第二開關142_1~142_6的控制端。第二開關142_1~142_6的多個第一端經由電路節點102來共同電性連接第一開關130_1~130_6的第二端。第二開關142_1~142_6的多個第二端分別經由輸出通道C11~C16一對一地電性連接第三開關144_1~144_6的第一端。子測試電路140_1的第三控制信號輸入端143電性連接第三開關144_1~144_6的控制端。第三開關144_1~144_6的第二端電性連接信號線D1~D6。在本實施例中，第二控制信號輸入端141_1~141_6可自控制電路接收多個控制信號ACKB[1]~[6]，並且分別提供控制信號ACKB[1]~[6]至第二開關142_1~142_6的多個控制端，以控制第二開關142_1~142_6為開啟或關閉。並且，第三控制信號輸入端143可自控制電路接收控制信號ASB，並且提供控制信號ASB至第三開關144_1~144_6的多個控制端，以控制第三開關144_1~144_6為開啟或關閉。

圖2是本揭露的一實施例的測試電路的多個控制信號的時序圖。參考圖1B與圖2，測試電路100可依據圖2的控制信號ACKA[1]~[4]、ACKB[1]~[6]來進行測試操作。在本實施例中，首先，第三開關144_1~144_6的控制端可接收控制信號ASB，以使在測試操作中皆被開啟。接著，第一控制信號輸入端120_1~120_4接收控制信號ACKA[1]~[4]。第一開關130_1可在時間t0~t1的期間為開啟，而其餘時間為關閉。第一開關130_2可在時間t1~t2的期間被開啟，而其餘時間為關閉。第一開關130_3可在時間t2~t3的期間被開啟，而其餘時間為關閉。第一開關130_4可在時間t3~t4的期間被開啟，而其餘時間為關閉。並且，第二控制信號輸入端141_1~141_6接收控制信號ACKB[1]~[6]。第二開關142_1~142_6可在上述各期間被依序地開啟。舉例而言，控制信號ACKB[1]~[6]在時間t0~t1的期間可依序提供具有高電準位的多個信號波形的信號，並且具有高電準位的所述多個信號波形在時序上彼此未重疊。

因此，在時間t0~t1的期間，第一開關130_1可依據電路節點101所提供的信號111來提供測試信號至子測試電路140_1，並且子測試電路140_1的第二開關142_1~142_6可依序被開啟，而將電路節點102所提供的測試信號來依序輸出至輸出通道C11~C16。並且，由於第三開關144_1~144_6在測試操作中為開啟，因此子測試電路140_1可經由輸出通道C11~C16依序且分時地傳輸多個測試信號至信號線D1~D6。以此類推，在時間t1~t4的期間，子測試電路140_2~140_4可進行相同如上述子測試電路140_1的操作。換言之，本實施例的測試電路100可經由多個輸出通道來傳輸多個測試信號至全部的信號線，以有效地測試像素陣列當中的所述多個像素單元是否有失效或損壞的情況。

值得注意的是，當測試操作結束後(例如時間t4之後)，第三開關144_1~144_6的控制端可接收控制信號ASB而被切換為關閉，以使測試電路100可(電性)隔離信號線D1~D6。換言之，第三開關144_1~144_6可作為隔離電路，並且可被致能以隔離測試電路100與信號線D1~D6。

圖3是本揭露的第二實施例的子測試電路的電路圖。參考圖1B與圖3，圖1B的子測試電路140_1亦可實現如圖3的子測試電路340_1。在本實施例中，子測試電路340_1包括多個第二控制信號輸入端341_1~341_6、多個第二開關342_1~342_6、第三控制信號輸入端343、多個第三開關344_1~344_6以及多個輸出通道C31~C36。值得注意的是，本實施例的輸出通道C31~C36依序經由第三開關344_1~344_6電性連接信號線排序第一條的訊號線D1、排序第三條的訊號線D3、排序第五條的訊號線D5、排序第七條的訊號線D7、排序第九條的訊號線D9、排序第十一條的訊號線D11。並且，子測試電路340_2~340_4可具有相同於子測試電路340_1的電路架構。

在本實施例中，子測試電路340_1的第二控制信號輸入端341_1~341_6分別一對一地電性連接第二開關342_1~342_6的控制端。第二開關342_1~342_6的多個第一端經由電路節點302來共同電性連接第一開關130_1的第二端。第二開關342_1~342_6的多個第二端分別經由輸出通道C31~C36一對一地電性連接第三開關344_1~344_6的第一端。子測試電路340_1的第三控制信號輸入端343電性連接第三開關344_1~344_6的控制端。第三開關344_1~344_6的第二端電性連接信號線排序第一條的訊號線D1、排序第三條的訊號線D3、排序第五條的訊號線D5、排序第七條的訊號線D7、排序第九條的訊號線D9、排序第十一條的訊號線D11。在本實施例中，第二控制信號輸入端341_1~341_6可自控制電路接收多個控制信號ACKB[1]~[6]，並且分別提供控制信號ACKB[1]~[6]至第二開關342_1~342_6的多個控制端，以控制第二開關342_1~342_6為開啟或關閉。並且，第三控制信號輸入端343可自控制電路接收控制信號ASB，並且提供控制信號ASB至第三開關344_1~344_6的多個控制端，以控制第三開關344_1~344_6為開啟或關閉。

在本實施例中，子測試電路340_1亦可適用於圖2的多個控制信號時序，以進行類似於上述圖1B及圖2實施例所述的測試操作，因此在此不多加贅述其為相同或類似的測試操作的實施內容。子測試電路340_1的開關作動細節。在本實施例中，由於子測試電路340_1僅電性連接排序為奇數的信號線，因此測試電路100的整體輸出通道的數量少於整體信號線的數量。換言之，測試電路100的可經由多個輸出通道來傳輸多個測試信號至部分的信號線。從另一角度而言，由於測試電路100電性連接奇數的信號線，因此可減少測試電路100的整體開關數量。對此，測試電路100的整體佈局面積可有效地降低，並且仍可提供有效地提供多個測試信號至像素陣列當中的多個像素單元。另外，本揭露的子測試電路並不限於電性連接奇數的信號線。在一實施例中，本揭露的子測試電路亦可電性連接偶數的信號線。

圖4是本揭露的第三實施例的子測試電路的電路圖。參考圖1B與圖4，圖1B的子測試電路140_1亦可實現如圖4的子測試電路440_1。在本實施例中，子測試電路440_1包括多個第二控制信號輸入端441_1~441_6、多個第二開關442_1~442_6、第三控制信號輸入端443、多個第三開關444_1~444_6以及多個輸出通道C41~C46。值得注意的是，本實施例的輸出通道C41~C46各別經由三個第三開關電性連接三條信號線。並且，子測試電路440_2~440_4可具有相同於子測試電路440_1的電路架構。

在本實施例中，子測試電路440_1的第二控制信號輸入端441_1~441_6分別一對一地電性連接第二開關442_1~442_6的控制端。第二開關442_1~442_6的多個第一端經由電路節點402來共同電性連接第一開關130_1的第二端。第二開關442_1~442_6的多個第二端分別經由輸出通道C41~C46電性連接多個第三開關。在本實施例中，第二開關442_1可經由輸出通道C41電性連接三個第三開關444_1~444_3的第一端，並且第二開關442_2可經由輸出通道C42電性連接三個第三開關444_4~444_6的第一端。以此類推，第二開關442_3~442_6可經由輸出通道C43~C46分別電性連接三個第三開關(圖未示)。子測試電路440_1的第三控制信號輸入端443電性連接第三開關444_1~444_6的控制端。第三開關444_1~444_6的第二端電性連接信號線D1~D6。在本實施例中，第二控制信號輸入端441_1~441_6可自控制電路接收多個控制信號ACKB[1]~[6]，並且分別提供控制信號ACKB[1]~[6]至第二開關442_1~442_6的多個控制端，以控制第二開關442_1~442_6為開啟或關閉。並且，第三控制信號輸入端443可自控制電路接收控制信號ASB，並且提供控制信號ASB至第三開關444_1~444_6的多個控制端，以控制第三開關444_1~444_6為開啟或關閉。

在本實施例中，子測試電路440_1亦可適用於圖2的多個控制信號時序，以進行類似於上述圖1B及圖2實施例所述的測試操作，因此在此不多加贅述其為相同或類似的測試操作的實施內容。不同的是，由於本實施例的一個輸出通道可電性連接三個第三開關，因此當第二開關442_1為開啟時，第三開關444_1~444_3可同時輸出多個測試信號至信號線D1~D3。當第二開關442_2為開啟時，第三開關444_4~444_6可同時輸出多個測試信號至信號線D4~D6。以此類推，第二開關442_3~442_6以及第二開關442_3~442_6各別對應的三個第三開關亦可進行類似的測試信號輸出操作。

在本實施例中，由於子測試電路440_1可經由多個輸出通道的其中一個來傳輸多個測試信號的其中一個至多條信號線的其中三條，並且所述多條信號線的所述其中三條為彼此鄰近,所述其中三條於空間上的設置為緊鄰，中間無其它信號線，因此測試電路100的整體輸出通道的數量可少於整體信號線的數量。對此，測試電路100的整體佈局面積可有效地降低，並且本實施例的測試電路100可經由多個輸出通道來傳輸多個測試信號至全部的信號線，以有效地測試像素陣列當中的所述多個像素單元是否有失效或損壞的情況。另外，本揭露的輸出通道與信號線的數量關係不限於圖4所示。在一實施例中，一個輸出通道可經由多個第三開關來電性連接至任意數量的多條信號線。

圖5是本揭露的第四實施例的子測試電路的電路圖。參考圖1B與圖5，圖1B的子測試電路140_1亦可實現如圖5的子測試電路540_1。在本實施例中，子測試電路540_1包括多個第二控制信號輸入端541_1~541_6、多個第二開關542_1~542_6、第三控制信號輸入端543、多個第三開關544_1~544_6以及多個輸出通道C51~C56。值得注意的是，本實施例的輸出通道C51~C56各別經由三個第三開關電性連接三條信號線。並且，子測試電路540_2~540_4可具有相同於子測試電路540_1的電路架構。

在本實施例中，子測試電路540_1的第二控制信號輸入端541_1~541_6分別一對一地電性連接第二開關542_1~542_6的控制端。第二開關542_1~542_6的多個第一端經由電路節點502來共同電性連接第一開關130_1的第二端。第二開關542_1~542_6的多個第二端分別經由輸出通道C51~C56電性連接多個第三開關。在本實施例中，第二開關542_1可經由輸出通道C51電性連接三個彼此未鄰近第三開關544_1、544_3、544_5的第一端，所述第三開關544_1、544_3、544之間設置有其它第三開關_，並且第二開關542_2可經由輸出通道C52電性連接三個第三開關544_2、544_4、544_6的第一端。以此類推，第二開關542_3~542_6可經由輸出通道C53~C56分別電性連接三個第三開關(圖未示)。子測試電路540_1的第三控制信號輸入端543電性連接第三開關544_1~544_6的控制端。第三開關544_1~544_6的第二端電性連接信號線D1~D6。在本實施例中，第二控制信號輸入端541_1~541_6可自控制電路接收多個控制信號ACKB[1]~[6]，並且分別提供控制信號ACKB[1]~[6]至第二開關542_1~542_6的多個控制端，以控制第二開關542_1~542_6為開啟或關閉。並且，第三控制信號輸入端543可自控制電路接收控制信號ASB，並且提供控制信號ASB至第三開關544_1~544_6的多個控制端，以控制第三開關544_1~544_6為開啟或關閉。

在本實施例中，子測試電路540_1亦可適用於圖2的多個控制信號時序，以進行類似於上述圖1B及圖2實施例所述的測試操作，因此在此不多加贅述其為相同或類似的測試操作的實施內容。不同的是，由於本實施例的一個輸出通道可電性連接三個第三開關，因此當第二開關542_1為開啟時，第三開關544_1、544_3、544_5可同時輸出多個測試信號至彼此未鄰近信號線D1、D3、D5。當第二開關542_2為開啟時，第三開關544_2、544_4、544_6可同時輸出多個測試信號至彼此未鄰近信號線D2、D4、D6，所述信號線D2、D4、D6之間設置有其它信號線。以此類推，第二開關542_3~542_6以及第二開關542_3~542_6各別對應的三個第三開關亦可進行類似的測試信號輸出操作。

在本實施例中，由於子測試電路540_1可經由多個輸出通道的其中一個來傳輸多個測試信號的其中一個至多條信號線的其中三條，並且所述多條信號線的所述其中三條為彼此未鄰近，因此測試電路100的整體輸出通道的數量可少於整體信號線的數量。對此，測試電路100的整體佈局面積可有效地降低，並且本實施例的測試電路100可經由多個輸出通道來傳輸多個測試信號至全部的信號線，以有效地測試像素陣列當中的所述多個像素單元是否有失效或損壞的情況。另外，本揭露的輸出通道與信號線的配對關係與數量關係不限於圖5所示。在一實施例中，一個輸出通道可經由多個第三開關來電性連接至任意數量的多條信號線，並且所述多條信號線可彼此間隔任意數量的另多條信號線。

圖6是本揭露的一實施例的電路截斷位置的剖面圖。參考圖1B、圖5以及圖6，在本實施例中，當圖1B的測試電路100測試完成後，形成測試電路100的基板的一部份亦可被截斷以選擇性地隔離測試電路100與多條信號線的至少一部分。對此，本實施例是以從所述多條信號線的所述至少一部分切斷多個輸出通道的方式來選擇性地隔離所述測試電路與所述多條信號線的所述至少一部分。從子測試電路的部分來看，如圖5所示，測試電路100可沿著子測試電路540_1的截斷線CL1或截斷線CL2來移除。在本實施例中，當測試電路100沿著子測試電路540_1的截斷線CL1來移除時，第三開關544_1~544_6將被保留在電子裝置的基板上，並且第三開關544_1~544_6可經由控制信號ASB來操作為關閉。當測試電路100沿著子測試電路540_1的截斷線CL2來移除時，第三開關544_1~544_6將一併被移除。

在本實施例中，為了避免信號線的金屬層直接在截斷面被暴露出來，而導致可能傳輸其他干擾信號至像素陣列中，因此信號線在截斷線CL1或截斷線CL2的位置可經由轉層的方式來避免信號線的金屬層直接在截斷面被暴露出來。如圖6所示，佈局結構600可用于呈現對應於電子裝置在截斷處的剖面結構。在本實施例中，圖6的位置C至位置C’可例如對應於圖5的位置A至位置A’或位置B至位置B’，並且圖6的截斷線CL3可例如於圖5的截斷線CL1或截斷線CL2。

詳細而言，佈局結構600包括基板610、緩衝層620、金屬層631、632、絕緣層640、導電材料650以及平面化層660。緩衝層620形成在基板610上，並且金屬層631、632形成在緩衝層620上。導電材料650例如是透明導電電極(ITO)。金屬層631、632可分別對應於圖5的位置A至位置A’或位置B至位置B’的走線的兩個部分，並且金屬層631、632未直接電性連接。絕緣層640形成在金屬層631、632上，並且具有導通孔601、602朝相反於方向P3來延伸至金屬層631、632。導電材料650形成在絕緣層640上，導電材料650，例如是透明導電材料，並且連續覆蓋金屬層631、632，其中導電材料650沿著導通孔601、602來連接金屬層631、632。因此，當佈局結構600被從截斷線CL3來截斷時，對應於圖5的位置A至位置A’或位置B至位置B’的訊號線的兩個部分的金屬層631、632將不會直接在截斷面被暴露出來，而可有效地避免干擾信號從金屬層632來傳輸至像素陣列中。以此類推，在圖5的截斷線CL1或截斷線CL2上的每個訊號線皆有類似的佈局結構設計。另外，在一實施例中，在在圖5的截斷線CL1或截斷線CL2上的每一個走線的位置亦可額外設置有靜電防護單元(Electrostatic Discharge，ESD)，來增加電性隔離效果。此外，上述圖1B、圖3以及圖4亦可有如圖5所示的截斷線CL1或截斷線CL2設計，並且圖6的佈局結構600設計亦可適用於上述圖1B、圖3以及圖4，而可同樣將形成測試電路100的基板的一部份給截斷，而選擇性地隔離測試電路100與多條信號線的至少一部分。

圖7A是本揭露的一實施例的製造方法的流程圖。參考圖1A以及圖7A。本實施例的製造方法可適用於圖1A的電子裝置10。在步驟S710，基板11被提供。在步驟S720，多條信號線D1~DN以及測試電路12被形成在基板11上，其中測試電路12包括電性連接所述多條信號線D1~DN的至少一部分的多個輸出通道。對此，以圖1B、圖4、圖5的實施例描述可推得測試電路12可包括電性連接所述多條信號線D1~DN的全部的多個輸出通道。以圖3的實施例描述可推得測試電路12可包括電性連接所述多條信號線D1~DN的一部分的多個輸出通道。在步驟S730，電子裝置10進行測試操作。在步驟S740，在測試操作結束後，測試電路12與多條信號線D1~DN的至少一部分可選擇性地被隔離。在本實施例中，測試電路12可被禁能，並且保留在電子裝置10的基板11上。舉例而言，圖1B、圖3~圖5的各第三開關可通過控制信號ASB來關閉。或者，在另一實施例中，當測試電路12測試完成後，形成測試電路12的基板11的一部份亦可被截斷以移除測試電路12。因此，本實施例的製造方法可有效地在電子裝置10當中形成測試電路12，以便對像素陣列13進行測試操作。

圖7B是本揭露的一實施例的測試方法的流程圖。參考圖1A以及圖7A，本實施例的測試方法可適用於圖1A的電子裝置10，並且本實施例的測試方法可為上述圖7A的步驟S730的進一步說明。在步驟S731，電子裝置10的測試電路12提供信號(圖1B的信號源110的信號111)。在步驟S732，電子裝置10通過測試電路12處理信號以形成多個測試信號。測試電路12可通過控制圖1B、圖3~圖5的多個開關的導通狀態，以形成多個測試信號。在步驟S733，測試電路12經由多個輸出通道傳輸多個測試信號至多條信號線的至少一部分。測試電路12可通過圖1B、圖3~圖5的多個輸出通道來輸出測試信號至對應的信號線。因此，本實施例的測試方法可有效地產生測試信號，以對像素陣列13進行測試操作。

另外，關於圖7A與圖7B的實施例中所述的方法以及電子裝置10的其他延伸實施方式、技術手段與技術內容可參照上述圖1A至圖6實施例的說明而可獲致足夠的教示、建議以及實施說明，因此不多加贅述。

綜上所述，本揭露的電子裝置可形成測試電路，以對電子裝置的像素陣列的多個像素單元進行測試，以有效地測試像素陣列當中的所述多個像素單元是否有失效或損壞的情況。並且，在本揭露的一些實施例中，電子裝置可還有效地節省測試電路在電子裝置的基板所佔有的電路佈局面積的效果。

最後應說明的是：以上各實施例僅用以說明本揭露的技術方案，而非對其限制；儘管參照前述各實施例對本揭露進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本揭露各實施例技術方案的範圍。

10:電子裝置 11:基板 12:測試電路 13:像素陣列 D1~DN:信號線 P1、P2、P3:方向 100:測試電路 101、102、302、402、502:電路節點 110:信號源 111:信號 120_1~120_4:第一控制信號輸入端 130_1~130_4:第一開關 140_1~140_4、340_1、440_1、540_1:子測試電路 141_1~141_6、341_1~341_6、441_1~441_6、541_1~541_6:第二控制信號輸入端 142_1~142_6、342_1~342_6、442_1~442_6、542_1~542_6:第二開關 143、343、443、543:第三控制信號輸入端 144_1~144_6、344_1~344_6、444_1~444_6、544_1~544_6:第三開關 600:佈局結構 601、602:導通孔 610:基板 620:緩衝層 631、632:金屬層 640:絕緣層 650:導電材料 660:平面化層 A、A'、B、B'、C、C':位置 ACKA[1]~[4]、ACKB[1]~[6]、ASB:控制信號 C11~C16、C31~C36、C41~C46、C51~C56:輸出通道 CL1、CL2、CL3:截斷線 S710~S740、S731~S733:步驟 t0、t1、t2、t3、t4:時間

圖1A是本揭露的第一實施例的電子裝置的示意圖。圖1B是本揭露的第一實施例的測試電路的電路圖。圖2是本揭露的一實施例的測試電路的多個控制信號的時序圖。圖3是本揭露的第二實施例的子測試電路的電路圖。圖4是本揭露的第三實施例的子測試電路的電路圖。圖5是本揭露的第四實施例的子測試電路的電路圖。圖6是本揭露的一實施例的電路截斷位置的剖面圖。圖7A是本揭露的一實施例的製造方法的流程圖。圖7B是本揭露的一實施例的測試方法的流程圖。

S710~S740:步驟

Claims

一種電子裝置的製造方法，包括：提供基板；形成多條信號線以及測試電路在所述基板上，其中測試電路包括電性連接所述多條信號線的多條子測試信號線的多個輸出通道以及多個開關；進行測試操作，其中所述測試操作包括：提供信號；通過所述測試電路處理所述信號以形成多個測試信號，包括：依據多個控制信號，開啟多個開關中的第一開關，並關閉所述多個開關中的其他者，其中所述第一開關經由多個子開關電性連接所述多條子測試信號線；以及經由所述多個輸出通道傳輸所述多個測試信號至所述多條子測試信號線；以及選擇性地隔離所述測試電路與所述多條子測試信號線，其中所述多個輸出通道的數量少於所述多條信號線的數量。
如請求項1所述的製造方法，其中傳輸所述多個測試信號的步驟包括：經由所述多個輸出通道來傳輸所述多個測試信號至部分的信號線。
如請求項1所述的製造方法，其中傳輸所述多個測試信號的步驟包括：經由所述多個輸出通道來傳輸所述多個測試信號至全部的信號線。
如請求項3所述的製造方法，其中傳輸所述多個測試信號的步驟包括：經由所述多個輸出通道的其中一個來傳輸所述多個測試信號的其中一個至所述多條信號線的其中三條。
如請求項4所述的製造方法，其中所述多條信號線的所述其中三條為彼此鄰近。
如請求項4所述的製造方法，其中所述多條信號線的所述其中三條為未彼此鄰近。
如請求項1所述的製造方法，其中選擇性地隔離所述測試電路與所述多條子測試信號線的步驟包括：提供隔離電路在所述基板上；以及致能所述隔離電路以隔離所述測試電路與所述多條子測試信號線。
如請求項1所述的製造方法，其中選擇性地隔離所述測試電路與所述多條子測試信號線的步驟包括：切斷所述多個輸出通道。
一種電子裝置，包括：多條信號線；以及測試電路，包括電性連接所述多條信號線的多條子測試信號線的多個輸出通道以及多個開關，其中所述多個輸出通道的數量少於所述多條信號線的數量，其中所述多個開關中的第一開關用以依據多個控制信號被開啟，且所述多個開關中的其他者用以依據所述多個控制信號被關閉，其中所述第一開關經由多個子開關電性連接所述多條子測試信號線。
如請求項9所述的電子裝置，其中所述測試電路與所述多條信號線隔離。
如請求項9所述的電子裝置，其中所述測試電路電性連接所述多條子測試信號線。