JP2023527096A - 発光基板及びその駆動方法、表示装置 - Google Patents

発光基板及びその駆動方法、表示装置 Download PDF

Info

Publication number
JP2023527096A
JP2023527096A JP2021568846A JP2021568846A JP2023527096A JP 2023527096 A JP2023527096 A JP 2023527096A JP 2021568846 A JP2021568846 A JP 2021568846A JP 2021568846 A JP2021568846 A JP 2021568846A JP 2023527096 A JP2023527096 A JP 2023527096A
Authority
JP
Japan
Prior art keywords
light emitting
light
circuit
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021568846A
Other languages
English (en)
Inventor
ミン ヤン
ウェイ ハオ
フェイフェイ ワン
ミンファ シュェン
ヂェンユー ジャン
シァォチュァン チェン
リンユン シー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2023527096A publication Critical patent/JP2023527096A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • G09G3/3426—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines the different display panel areas being distributed in two dimensions, e.g. matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G09G3/2088—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination with use of a plurality of processors, each processor controlling a number of individual elements of the matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/02—Networking aspects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)

Abstract

本発明は、アレイ状に配列された複数の発光ユニットを含む発光基板及びその駆動方法、表示装置を提供する。各発光ユニットは、駆動回路と、複数の発光素子と、駆動電圧端子とを含む。複数の発光素子は、順次直列に接続されており、駆動電圧端子と駆動回路の出力端子の間に接続されている。駆動回路は、第１入力端子によって受信された第１入力信号と、第２入力端子によって受信された第２入力信号とに基づいて、第１期間に出力端子を介して中継信号を出力し、第２期間に出力端子を介して駆動信号を、順次直列に接続された複数の発光素子に供給するように構成される。当該発光基板は、発光輝度へのエリア別の独立した制御を実現することができ、消費電力が少なく、集積度が高く、制御形態が簡単であり、液晶表示デバイスと組み合わせて高コントラスト表示を実現することができる。【選択図】図１

Description

本開示の実施例は、発光基板及びその駆動方法、表示装置に関する。
発光ダイオード技術の発展に伴い、サブミリメートルオーダー更にはマイクロメートルオーダーの発光ダイオードを使用したバックライトが広く適用されている。これにより、当該バックライトを使用した例えば透過型表示製品の画面コントラストを有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示製品のレベルに達させることができるだけでなく、製品に液晶表示（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）の技術的利点を保持させ、さらに画面の表示効果を向上させ、より優れた視覚体験をユーザに提供することができる。
本開示の少なくとも１つの実施例による発光基板は、アレイ状に配列された複数の発光ユニットを含み、各発光ユニットが駆動回路と、複数の発光素子と、駆動電圧端子とを含み、前記駆動回路は、第１入力端子と、第２入力端子と、出力端子とを含み、前記複数の発光素子は、順次直列に接続されており、前記駆動電圧端子と前記出力端子との間に接続され、前記駆動回路は、前記第１入力端子によって受信された第１入力信号と、前記第２入力端子によって受信された第２入力信号とに基づいて、第１期間に前記出力端子を介して中継信号を出力し、第２期間に順次直列に接続された複数の発光素子に前記出力端子を介して駆動信号を供給するように構成される。
例えば、本開示の一実施例による発光基板において、前記駆動回路は、復調回路と、物理層インターフェース回路と、データ処理制御回路と、パルス幅変調回路と、駆動信号生成回路と中継信号生成回路とをさらに含み、前記復調回路は、前記第２入力端子及び物理層インターフェース回路に電気的に接続されており、前記第２入力信号を復調して通信データを取得し、前記通信データを前記物理層インターフェース回路に送信するように構成され、前記物理層インターフェース回路は、さらに前記データ処理制御回路に電気的に接続されており、前記通信データを処理してデータフレームを取得し、前記データフレームを前記データ処理制御回路に送信するように構成され、前記データ処理制御回路は、さらに前記第１入力端子と、前記パルス幅変調回路と、前記中継信号生成回路とに電気的に接続されており、前記データフレームに基づいてパルス幅制御信号を生成し、前記パルス幅制御信号を前記パルス幅変調回路に送信し、前記第１入力信号に基づいて中継制御信号を生成し、前記中継制御信号を前記中継信号生成回路に送信するように構成され、前記パルス幅変調回路は、さらに前記駆動信号生成回路に電気的に接続されており、前記パルス幅制御信号に応答してパルス幅変調信号を生成し、前記パルス幅変調信号を前記駆動信号生成回路に送信するように構成され、前記駆動信号生成回路は、さらに前記出力端子に電気的に接続されており、前記パルス幅変調信号に応答して前記駆動信号を生成し、前記駆動信号を前記出力端子から出力するように構成され、前記中継信号生成回路は、さらに前記出力端子に電気的に接続され、前記中継制御信号に基づいて前記中継信号を生成し、前記中継信号を前記出力端子から出力するように構成される。
例えば、本開示の一実施例による発光基板において、前記第２入力信号は、電力線キャリア通信信号であり、前記電力線キャリア通信信号は、前記通信データに対応する情報を含む。
例えば、本開示の一実施例による発光基板は、複数のアドレスパッチコードをさらに含み、前記複数のアドレスパッチコードは、第１方向に沿って延在し、前記第１入力信号を送信するように構成され、前記複数の発光ユニットは、Ｎ行Ｍ列に配列され、複数の群に分けられ、各群の発光ユニットにはＸ行とＭ列の合計Ｘ＊Ｍ個の発光ユニットが含まれ、前記複数のアドレスパッチコードは、複数の群の発光ユニットに１対１で対応し、同じ群の発光ユニットにおいて、前記Ｘ＊Ｍ個の発光ユニットは、行及び列の分布位置に従って順次番号が付けられ、番号１の発光ユニットの駆動回路の第１入力端子は、当該群の発光ユニットに対応するアドレスパッチコードに電気的に接続され、番号Ｐの発光ユニットの駆動回路の出力端子は、番号Ｐ＋１の発光ユニットの駆動回路の第１入力端子に電気的に接続され、前記番号Ｐ＋１の発光ユニットの駆動回路の第１入力端子は、前記番号Ｐの発光ユニットの駆動回路の出力端子によって出力された前記中継信号を前記第１入力信号として受信し、Ｎは０よりも大きい整数であり、Ｍが０よりも大きい整数であり、０＜Ｘ≦Ｎ、Ｘが整数であり、０＜Ｐ＜Ｘ＊ＭかつＰが整数である。
例えば、本開示の一実施例による発光基板では、同じ群の発光ユニットにおいて、前記Ｘ＊Ｍ個の発光ユニットは、Ｚ字型に従って行ごと及び列ごとに番号が付けられ、又はＳ字型に従って行ごと及び列ごとに番号が付けられる。
例えば、本開示の一実施例による発光基板は、複数の電圧パッチコードをさらに含み、前記複数の電圧パッチコードは、前記第１方向に沿って延在し、前記第２入力信号を送信するように構成され、前記複数の電圧パッチコードは、Ｎ行の発光ユニットに１対１で対応し、前記駆動回路の第２入力端子は、当該駆動回路を含む発光ユニットの所在する行に対応する電圧パッチコードに電気的に接続される。
例えば、本開示の一実施例による発光基板は、第２方向に沿って延在する複数のソースアドレス線及び複数のソース電圧線をさらに含み、前記複数のソースアドレス線は、前記複数のアドレスパッチコードに１対１で対応して電気的に接続されており、前記第１入力信号を送信するように構成され、前記複数のソース電圧線は、前記複数の群の発光ユニットに１対１で対応し、各ソース電圧線は、対応する群の発光ユニットに対応する複数の電圧パッチコードに電気的に接続されており、前記第２入力信号を送信するように構成され、前記第１方向は、前記第２方向と交差する。
例えば、本開示の一実施例による発光基板において、前記ソースアドレス線と前記ソース電圧線は、同じ層に位置し、前記電圧パッチコードと前記アドレスパッチコードは、同じ層に位置し、前記ソースアドレス線と前記アドレスパッチコードは、異なる層に位置する。
例えば、本開示の一実施例による発光基板は、複数の第１テストポイントと、複数の第２テストポイントと、複数の第３テストポイントと、複数の第４テストポイントとをさらに含み、前記複数の第１テストポイントは、前記ソースアドレス線及び前記ソース電圧線の前記発光ユニットから離れた端部に位置し、前記複数の第２テストポイントは、前記ソースアドレス線と前記アドレスパッチコードとの接続部に位置し、前記ソース電圧線と当該ソース電圧線に接続された電圧パッチコードのうち、前記第１テストポイントに最も遠い電圧パッチコードとの接続部に位置し、前記複数の第３テストポイントは、前記電圧パッチコードの両端に位置し、前記アドレスパッチコードの前記発光ユニットから離れた端部に位置し、前記複数の第４テストポイントは、前記ソース電圧線と前記電圧パッチコードとの接続部における前記第２テストポイントの位置以外の接続部に位置する。
例えば、本開示の一実施例による発光基板において、前記複数のソースアドレス線は、前記第１方向に沿って配列され、前記複数のソースアドレス線の前記第２方向に沿った長さが互いに異なり、前記第１方向に沿って最も遠い２つのソースアドレス線のうち、前記発光基板上に積み重ねられた表示パネルのゲート駆動回路に近いソースアドレス線の長さは、前記ゲート駆動回路に遠いソースアドレス線の長さよりも短く、前記複数のソース電圧線は、前記第１方向に沿って配列され、前記複数のソース電圧線の前記第２方向に沿った長さが互いに異なり、前記第１方向に沿って最も遠い２つのソース電圧線のうち、前記ゲート駆動回路に近いソース電圧線の長さは、前記ゲート駆動回路に遠いソース電圧線の長さよりも短い。
例えば、本開示の一実施例による発光基板において、前記複数のソースアドレス線は、互いに平行であり、前記第１方向に沿って順次配列された前記複数のソースアドレス線の長さは、単調に変化し、前記複数のソース電圧線は、互いに平行であり、前記第１方向に沿って順次配列された前記複数のソース電圧線の長さは、単調に変化する。
例えば、本開示の一実施例による発光基板において、同じ群の発光ユニットに対応するソースアドレス線及びソース電圧線は、隣接して設置されている。
例えば、本開示の一実施例による発光基板において、前記ソース電圧線は、前記アドレスパッチコードと重ならない。
例えば、本開示の一実施例による発光基板において、前記ソースアドレス線と前記ソース電圧線は、複数の列の発光ユニットの隙間に位置する。
例えば、本開示の一実施例による発光基板は、前記第２方向に沿って延在する複数の第１駆動電圧線及び複数の第１共通電圧線をさらに含み、前記第１駆動電圧線は、各発光ユニットの駆動電圧端子に電気的に接続されており、駆動電圧を伝送するように構成され、前記駆動回路は、共通電圧端子をさらに含み、前記第１共通電圧線は、各発光ユニットの駆動回路の共通電圧端子に電気的に接続されており、共通電圧を伝送するように構成される。
例えば、本開示の一実施例による発光基板において、前記第１駆動電圧線と、前記第１共通電圧線とは、同じ層に位置し、前記ソースアドレス線及び前記ソース電圧線と同じ層に位置する。
例えば、本開示の一実施例による発光基板は、前記第１方向に沿って延在する複数の第２駆動電圧線及び複数の第２共通電圧線をさらに含み、前記第２駆動電圧線は、前記第１駆動電圧線に電気的に接続されかつ格子状の配線を形成し、前記第２共通電圧線は、前記第１共通電圧線に電気的に接続されかつ格子状の配線を形成し、前記第２駆動電圧線と前記第２共通電圧線は、同じ層に位置し、前記アドレスパッチコード及び前記電圧パッチコードと同じ層に位置する。
例えば、本開示の一実施例による発光基板において、同じ発光ユニットにおいて、前記複数の発光素子は、アレイ状に配列され、前記駆動回路は、前記複数の発光素子で構成されたアレイの隙間内に配列されている。
例えば、本開示の一実施例による発光基板において、前記発光素子は、マイクロ発光ダイオードである。
例えば、本開示の一実施例による発光基板は、フレキシブルプリント回路基板をさらに、前記フレキシブルプリント回路基板は、前記ソースアドレス線及び前記ソース電圧線と重なり、それらに電気的に接続され、前記第１テストポイントは、前記フレキシブルプリント回路基板の前記発光ユニットから離れた側に位置する。
本開示の少なくとも１つの実施例による表示装置は、表示パネルと、本開示のいずれかの実施例に記載される発光基板とを含み、前記表示パネルは、表示側と、前記表示側に対向する非表示側とを有し、前記発光基板は、バックライトユニットとして前記表示パネルの非表示側に設けられている。
本開示の少なくとも１つの実施例による本開示の任意の実施例に記載される発光基板の駆動方法は、前記第１入力信号と前記第２入力信号とを供給し、前記出力端子が前記第１期間に前記中継信号を出力し、前記出力端子が前記第２期間に順次直列に接続された前記複数の発光素子に前記駆動信号を供給することによって、前記複数の発光素子を前記第２期間内に前記駆動信号の作用で発光させるステップを含む。
本開示の実施例における技術的解決手段をより明確に説明するために、以下に実施例の添付図面を簡単に紹介する。明らかに、以下の記述における添付図面は、本開示の一部の実施例のみに関し、本開示を制限するためのものではない。
本開示の一部の実施例による発光基板の模式図 図１に示す発光基板の発光ユニットの配列の模式図 図１に示す発光基板における１つの発光ユニットの模式図 図１に示す発光基板の発光ユニットにおける駆動回路のピンの模式図 図１に示す発光基板の発光ユニットにおける発光素子及び駆動回路の配列の模式図 本開示の一部の実施例による発光基板の発光ユニットにおける駆動回路の原理の概略ブロック図 図６Ａに示す駆動回路における第２入力信号の波形図 図６Ａに示す駆動回路の動作プロセスの模式図 図６Ａに示す駆動回路における信号タイムチャット図 本開示の一部の実施例による発光基板の発光ユニットの番号付け形態の模式図 本開示の一部の実施例による発光基板の発光ユニットの番号付け形態の模式図 本開示の一部の実施例による発光基板のテストポイントの模式図 本開示の一部の実施例による発光基板における単一のテストポイントの平面図 本開示の一部の実施例による発光基板における単一のテストポイントの平面図 本開示の一部の実施例による発光基板の配線の模式図 本開示の一部の実施例による別の発光基板の配線の模式図 本開示の一部の実施例による別の発光基板の模式図 本開示の一部の実施例による表示装置の断面図
本開示の実施例の目的、技術的解決手段及び利点をさらに明確に説明するために、以下、本開示の実施例の図面を参照して、本開示の実施例の技術的解決手段について明確かつ完全に説明する。明らかに、記述される実施例は、本発明の一部の実施例であり、全ての実施例ではない。記述される本開示の実施例に基づいて、当業者が創造的な労働をせずに取得する他の実施例は、いずれも本開示の保護範囲に含まれる。
特に定義されない限り、本開示で使用される技術用語又は科学用語は、本開示が属する分野内の当業者が理解する通常の意味である。本開示で使用される「第１」、「第２」及び類似する語は、何らかの順序、数量又は重要性を示すものではなく、異なる構成部分を区別するためのものにすぎない。同様に、「含む」又は「含まれる」などの類似する語は、この語の前に出現した素子又は物がこの語の後に挙げられる素子又は物、及びそれらの均等物を含むことを意味するが、その他の素子又は物を排除するものではない。「接続」又は「互いに接続」などの類似する語は、物理的又は機械的な接続に限定されず、直接的か間接的かを問わず、電気的な接続を含んでもよい。「上」、「下」、「左」、「右」などは、相対位置関係を示すためのものにすぎず、説明対象の絶対位置が変わると、当該相対位置関係もそれに応じて変わる可能性がある。
発光ダイオードを使用した表示製品では、ミニ発光ダイオード（Ｍｉｎｉ－ＬＥＤ：Ｍｉｎｉ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）又はマイクロ発光ダイオード（Ｍｉｃｒｏ－ＬＥＤ：Ｍｉｃｒｏ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）は、サイズが小さく、輝度が高く、表示装置のバックライトモジュールに広く適用され、バックライトを微調整してハイダイナミックレンジ画像（ＨＤＲ：Ｈｉｇｈ－Ｄｙｎａｍｉｃ Ｒａｎｇｅ）の表示を実現することができる。例えば、Ｍｉｃｒｏ－ＬＥＤの典型的なサイズ（例えば長さ）は、５０ミクロン未満で、例えば、１０ミクロンから５０ミクロンであり、Ｍｉｎｉ－ＬＥＤの典型的なサイズ（例えば長さ）は、５０ミクロン～１５０ミクロン、例えば、８０ミクロン～１２０ミクロンである。発光ダイオードのサイズが小さいため、発光ダイオードをバックライトモジュールに適用する場合、膨大な数の発光ダイオードが必要となる。さらに、発光ダイオードが電流駆動素子であるため、信号線は、電流信号を駆動チップから発光ダイオードに送信する必要がある。バックライトモジュール内の各発光ダイオードを独立して制御しようとすれば、それに応じて多数の駆動チップと、密集した信号線とを設ける必要があり、その結果、製品コストが高い。また、駆動回路のチップ面積は、通常、大きく、より多くのスペースを占有し、製品の設計及び加工の難しさを向上させる。
本開示の少なくとも１つの実施例は、発光基板及びその駆動方法、表示装置を提供する。当該発光基板は、発光輝度へのエリア別の独立した制御を実現することができ、消費電力が少なく、集積度が高く、制御形態が簡単であり、液晶表示デバイスと組み合わせて高コントラスト表示を実現することができる。
以下に図面を参照して本開示の実施例を詳しく説明する。異なる図面における同じ図面記号は、説明された同じ素子を指すために使用されることに注意すべきである。
本開示の少なくとも１つの実施例は、アレイ状に配列された複数の発光ユニットを含む発光基板を提供する。各発光ユニットは、駆動回路と、複数の発光素子と、駆動電圧端子とを含む。駆動回路は、第１入力端子と、第２入力端子と、出力端子とを含み、複数の発光素子は、順次直列に接続されており、駆動電圧端子と出力端子との間に接続されている。駆動回路は、第１入力端子によって受信された第１入力信号と、第２入力端子によって受信された第２入力信号とに基づいて、第１期間に出力端子を介して中継信号を出力し、第２期間に出力端子を介して駆動信号を順次直列に接続された複数の発光素子に供給する。
図１は、本開示の一部の実施例による発光基板の模式図である。図２は、図１に示す発光基板の発光ユニットの配列の模式図である。図１及び図２に示すように、発光基板１０は、ベース基板１０１と、ベース基板１０１上にアレイ状に配列された複数の発光ユニット１００とを含む。例えば、複数の発光ユニット１００は、Ｎ行Ｍ列に配列され、Ｎが０より大きい整数であり、Ｍが０より大きい整数である。例えば、発光ユニット１００の数は、実際のニーズに応じて定められてもよく、例えば、発光基板１０のサイズ及び必要な輝度に応じて定められてもよく、図１に３行５列の発光ユニットのみが示されているが、発光ユニット１００の数は、これに限定されないことが理解すべきである。例えば、当該ベース基板０１は、プラスチック基板、シリコン基板、セラミック基板、ガラス基板、石英基板などであってもよく、ベース基板０１には単層又は多層回路が含まれるが、本開示の実施例は、これに限定されない。
例えば、各行の発光ユニット１００は、第１方向に沿って配列され、各列の発光ユニット１００は、第２方向に沿って配列される。例えば、第１方向は、行方向であり、第２方向は、列方向である。当然のことながら、本開示の実施例は、これに限定されず、第１方向及び第２方向は、任意の方向であってもよく、第１方向及び第２方向を交差させるだけでいい。さらに、複数の発光ユニット１００は、直線に沿って配列されることに限定されず、曲線に沿って配列されたり、環形に沿って配列されたり、任意の形態に従って配列されたりすることができ、これは、実際のニーズに応じて定められてもよく、本開示の実施例は、これらに限定されない。
図３は、図１に示す発光基板における１つの発光ユニットの模式図である。図４は、図１に示す発光基板の発光ユニットにおける駆動回路のピンの模式図である。図１、図３及び図４に示すように、各発光ユニット１００は、駆動回路１１０と、複数の発光素子１２０と、駆動電圧端子Ｖｌｅｄとを含む。
駆動回路１１０は、第１入力端子Ｄｉと、第２入力端子Ｐｗｒ、出力端子ＯＴと、共通電圧端子ＧＮＤとを含む。第１入力端子Ｄｉは、第１入力信号を受信し、当該第１入力信号は、例えば、対応するアドレスの駆動回路１１０をストローブするためのアドレス信号である。例えば、異なる駆動回路１１０のアドレスは、同じであっても異なっていてもよい。第１入力信号は、８ビットのアドレス信号であってよく、当該アドレス信号を解析することにより、送信待ちアドレスを知ることができる。第２入力端子Ｐｗｒは、第２入力信号を受信し、第２入力信号は、例えば、電力線キャリア通信信号である。例えば、第２入力信号は、駆動回路１１０に電力を供給するだけでなく、駆動回路１１０に通信データを送信し、当該通信データは、対応する発光ユニット１００の発光時間長を制御し、さらにその視覚的な発光輝度を制御するために使用され得る。出力端子ＯＴは、異なる期間に異なる信号をそれぞれ出力し、例えば中継信号と駆動信号とをそれぞれ出力することができる。例えば、中継信号は、他の駆動回路１１０に供給されるアドレス信号であり、即ち、他の駆動回路１１０の第１入力端子Ｄｉは、当該中継信号を第１入力信号として受信し、それによってアドレス信号を取得する。例えば、駆動信号は、発光素子１２０を駆動して発光させるための駆動電流であってもよい。共通電圧端子ＧＮＤは、接地信号などの共通電圧信号を受信する。
駆動回路１１０は、第１入力端子Ｄｉによって受信された第１入力信号と、第２入力端子Ｐｗｒによって受信された第２入力信号とに基づいて、第１期間に出力端子ＯＴを介して中継信号を出力し、第２期間に出力端子ＯＴを介して駆動信号を、順次直列に接続された複数の発光素子１２０に供給するように構成される。第１期間において、出力端子ＯＴは、中継信号を出力し、当該中継信号は、他の駆動回路１１０がアドレス信号を取得するように、他の駆動回路１１０に供給される。第２期間において、出力端子ＯＴは、駆動信号を出力し、当該駆動信号は、順次直列に接続された複数の発光素子１２０に供給され、その結果、発光素子１２０は、第２期間において発光する。例えば、第１期間と第２期間は、異なる期間であり、第１期間は、例えば、第２期間よりも早くてもよい。第１期間は、第２期間に連続的に続くことができ、第１期間の終了時点は、第２期間の開始時点であり、又は、第１期間と第２期間との間に他の期間があり得る。当該他の期間は、他の必要な機能を実現するために使用されてもよく、当該他の期間は、第１期間及び第２期間における出力端子ＯＴの信号が互いに干渉することを回避するように、第１期間と第２期間とを分離させることのみに使用されてもよい。駆動回路１１０の動作原理については、後で詳細に説明し、ここで説明を省略する。
なお、駆動信号が駆動電流である場合、駆動電流は、出力端子ＯＴから発光素子１２０に流れることができ、発光素子１２０から出力端子ＯＴに流れることもでき、駆動電流の流れ方向は、実際のニーズに応じて定められてもよく、本開示の実施例は、これらに限定されない。本明細書では、「出力端子ＯＴは駆動信号を出力する」とは、出力端子ＯＴが駆動信号を供給し、駆動信号の方向が出力端子ＯＴから流れることができ、出力端子ＯＴに流れることもできることを意味する。
例えば、図１及び図３に示すように、複数の発光素子１２０は、順次直列に接続され、駆動電圧端子Ｖｌｅｄと出力端子ＯＴとの間に直列に接続されている。例えば、発光素子１２０は、マイクロ発光ダイオード（Ｍｉｃｒｏ－ＬＥＤ）又はミニ発光ダイオード（Ｍｉｎｉ－ＬＥＤ）であってもよい。例えば、各発光素子１２０は、正極（＋）及び負極（－）（又は、アノード及びカソードとも呼ばれる）を含み、複数の発光素子１２０の正極及び負極は、端から端まで順次直列に接続され、その結果、駆動電圧端子Ｖｌｅｄと出力端子ＯＴとの間には電流経路が形成される。駆動電圧端子Ｖｌｅｄは、例えば発光素子１２０を発光させる必要のある期間（第２期間）に高電圧となり、他の期間に低電圧となる駆動電圧を供給する。これにより、第２期間において、駆動信号（例えば駆動電流）は、駆動電圧端子Ｖｌｅから複数の発光素子１２０を順次流れ、次に駆動回路１１０の出力端子ＯＴに流れ込む。複数の発光素子１２０は、駆動電流が流れると発光し、駆動電流の持続時間を制御することにより、発光素子１２０の発光時間長を制御し、それによって視覚的な発光輝度を制御することができる。
例えば、図１及び図３に示すように、一部の例では、１つの発光ユニット１００は、６つの発光素子１２０を含み、当該６つの発光素子１２０は、２行３列に配列されている。例えば、当該６つの発光素子１２０に番号（１、１）、（１、２）、（１、３）、（２、１）、（２、２）及び（２、３）を左から右へ、上から上への形態で順次付け、図３に示す。例えば、６つの発光素子１２０を直列に接続する場合、位置（２、１）にある発光素子１２０を直列接続の開始点として位置（１、１）、（２、２）、（１、２）、（２、３）及び（１、３）にある発光素子１２０を順次接続し、位置（１、３）にある発光素子１２０を直列接続の終点として使用する。例えば、位置（２、１）にある発光素子１２０の正極は、駆動電圧端子Ｖｌｅｄに接続され、位置（１、３）にある発光素子１２０の負極は、駆動回路１１０の出力端子ＯＴに接続される。この分布形態及び直列接続形態を採用することにより、配線の重なりを効果的に回避でき、設計及び作製が容易になり、さらに、直列回路上の任意の２つの隣接する発光素子１２０の間の配線の曲げ形状及び長さがほぼ同じであり、その結果、回路自体の抵抗がより均衡となるため、負荷均衡性を高め、回路の安定性を向上させることができる。
図５は、図１に示す発光基板の発光ユニットにおける発光素子及び駆動回路の配列の模式図である。図５に示すように、同じ発光ユニット１００において、複数（例えば６つ）の発光素子１２０は、アレイ状に配列され、例えば複数の行及び複数の列に配列され、これにより、発光をより均一にすることができる。駆動回路１１０は、複数の発光素子１２０で構成されたアレイの隙間内に位置する。
なお、本開示の実施例では、各発光ユニット１００における発光素子１２０の数は、制限されず、４、５、７、８などの任意の数であってもよく、６つに限定されない。複数の発光素子１２０は、任意の配列形態を採用することができ、例えば、必要なパターンに従って配列されてもよく、マトリックス配列形態に限定されない。駆動回路１１０の設置位置は、制限されず、発光素子１２０間の任意の隙間内に設置されてもよく、これは、実際のニーズに応じて定められてもよく、本開示の実施例は、これに限定されない。
以下に駆動回路１１０の動作原理について簡単に説明する。
図６Ａは、本開示の一部の実施例による発光基板の発光ユニットにおける駆動回路の原理の概略ブロック図である。図６Ａに示すように、当該駆動回路１１０は、復調回路１１１、物理層インターフェース回路１１２、データ処理制御回路１１３、パルス幅変調回路１１４、駆動信号生成回路１１５、中継信号生成回路１１６及び電源供給回路１１７を含む。
例えば、復調回路１１１は、第２入力端子Ｐｗｒと物理層インターフェース回路１１２とに電気的に接続されており、第２入力信号を復調して通信データを取得し、当該通信データを物理層インターフェース回路１１２に送信するように構成される。例えば、第２入力端子Ｐｗｒによって入力される第２入力信号は、電力線キャリア通信信号であり、当該電力線キャリア通信信号には、通信データに対応する情報が含まれている。例えば、通信データは、発光時間長を反映するデータであり、さらに必要な発光輝度を表す。通常のシリアルペリフェラルインターフェース（ＳＰＩ：Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）プロトコルと比較して、本開示の実施例は、電力線キャリア通信（ＰＬＣ：Ｐｏｗｅｒ Ｌｉｎｅ Ｃａｒｒｉｅｒ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）プロトコルを採用して、通信データを電源信号に重ね合わせ、それによって信号線の数を効果的に減らす。
図６Ｂは、図６Ａに示す駆動回路における第２入力信号の波形図である。図６Ｂに示すように、破線の楕円ボックスは、対応する波形の拡大図を表し、第２入力信号が高レベルになるとき、その高レベル振幅値は、閾値振幅値Ｖｔｈの近くで変動し、例えば、第１振幅値Ｖ１と第２振幅値Ｖ２との間で変化し、Ｖ２＜Ｖｔｈ＜Ｖ１である。第１振幅値Ｖ１と第２振幅値Ｖ２の変化則を変調することにより、通信データを第２入力信号に変調することができ、これにより、第２入力信号は、電気エネルギーを送信しながら通信データに対応する情報を送信する。例えば、復調回路１１１は、第２入力信号の直流電源成分をフィルタリングして、通信データを取得することができる。第２入力信号の詳細な説明については、従来の電力線キャリア通信信号を参照することができ、ここで説明を省略する。それに応じて、復調回路１１１の詳細な説明については従来の電力線キャリア通信信号の復調回路を参照することもでき、ここで説明を省略する。
例えば、物理層インターフェース回路１１２は、さらにデータ処理制御回路１１３に電気的に接続されており、通信データを処理してデータフレーム（例えばフレーム周波数データ）を取得し、データフレームをデータ処理制御回路１１３に送信するように構成される。物理層インターフェース回路１１２によって取得されたデータフレームは、発光時間に関連する情報（例えば発光時間の具体的な時間長）などの駆動回路１１０に送信される必要がある情報を含む。例えば、物理層インターフェース回路１１２は、通常のポート物理層（ＰＨＹ：Ｐｈｙｓｉｃａｌ）であってもよく、詳細な説明については、従来の設計を参照することができ、ここで詳細に説明しない。
例えば、データ処理制御回路１１３は、さらに第１入力端子Ｄｉ、パルス幅変調回路１１４及び中継信号生成回路１１６に電気的に接続されている。データ処理制御回路１１３は、データフレームに基づいてパルス幅制御信号を生成し、当該パルス幅制御信号をパルス幅変調回路１１４に送信し、第１入力信号に基づいて中継制御信号を生成し、当該中継制御信号を中継信号生成回路１１６に送信するように構成される。例えば、データフレームから、当該駆動回路１１０に接続された発光素子１２０に必要な発光時間長が分かることができるため、当該発光時間長に基づいて、対応するパルス幅制御信号が生成される。例えば、中継制御信号は、データ処理制御回路１１３が第１入力信号を処理した後に生成した信号である。第１入力信号に対して処理（例えば解析、ラッチング、復号化など）を行うことにより、当該駆動回路１１０に対応するアドレス信号を知ることができ、且つ後続のアドレスに対応する中継制御信号が生成され、当該後続のアドレスが他の駆動回路１１０に対応している。例えば、データ処理制御回路１１３は、シングルチップマイクロコンピュータ、中央プロセッサ（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、デジタル信号プロセッサなどとして実現されてもよい。
例えば、パルス幅変調回路１１４は、さらに駆動信号生成回路１１５に電気的に接続されており、パルス幅制御信号に応答してパルス幅変調信号を生成し、パルス幅変調信号を駆動信号生成回路１１５に送信するように構成される。例えば、パルス幅変調回路１１４によって生成されるパルス幅変調信号は、発光素子１２０に必要な発光時間長に対応し、例えば、有効パルス幅時間長は、発光素子１２０に必要な発光時間長に等しい。例えば、パルス幅変調回路１１４の詳細な説明については従来のパルス幅変調回路を参照することができ、ここで詳細な説明を省略する。
例えば、駆動信号生成回路１１５は、さらに出力端子ＯＴに電気的に接続されており、パルス幅変調信号に応答して駆動信号を生成し、当該駆動信号を出力端子ＯＴから出力するように構成される。ここで、駆動信号を出力端子ＯＴから出力することは、駆動信号（例えば駆動電流）が出力端子ＯＴから発光素子１２０に流れることを示すことができ、駆動信号（例えば駆動電流）が発光素子１２０から出力端子ＯＴに流れることを示すこともでき、具体的な電流方向は、制限されない。
例えば、一部の例では、駆動信号が駆動電流である場合、駆動信号生成回路１１５は、電流ソースＡと金属酸化物半導体（ＭＯＳ：Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）とを含むことができ、当該金属酸化物半導体電界効果トランジスタは、ＭＯＳチューブと呼ばれる。ＭＯＳチューブの制御電極は、パルス幅変調回路１１４によって送信されたパルス幅変調信号を受信し、それによってパルス幅変調信号の制御でオン又はオフになる。ＭＯＳチューブの第１電極は、出力端子ＯＴに接続され、ＭＯＳチューブの第２電極は、電流ソースＡの第１電極に接続され、電流ソースＡの第２電極は、共通電圧端子ＧＮＤに接続されて共通電圧を受け取る。例えば、電流ソースＡは、定電流ソースであってもよい。
パルス幅変調信号が有効レベルになると、ＭＯＳチューブは、オンになり、電流ソースＡは、出力端子ＯＴを介して駆動電流を供給する。パルス幅変調信号が無効レベルになると、ＭＯＳチューブは、オフになり、このときに出力端子ＯＴは、駆動電流を供給しない。パルス幅変調信号の有効レベルの時間長がＭＯＳチューブのオン時間長に等しく、ＭＯＳチューブのオン時間長は、出力端子ＯＴが駆動電流を供給する時間長に等しい。これにより、発光素子１２０の発光時間長をさらに制御し、さらに視覚的な発光輝度を制御することができる。例えば、一部の例では、ＭＯＳチューブがオンになると、駆動電流は、ＯＴ出力端子から駆動回路１１０に流れ、ＭＯＳチューブ及び電流ソースＡを順次流れ、次に、接地端（例えば共通電圧端子ＧＮＤ）に流れる。なお、本開示の実施例では、駆動信号生成回路１１５は、さらに他の回路構造形態を採用することができるが、本開示の実施例は、これに限定されない。
例えば、中継信号生成回路１１６は、さらに出力端子ＯＴに電気的に接続されており、中継制御信号に基づいて中継信号を生成し、中継信号を出力端子ＯＴから出力するように構成される。例えば、中継制御信号は、後続アドレスに対応しており、中継制御信号に基づいて生成された中継信号には後続アドレスが含まれ、当該後続アドレスは、他の駆動回路１１０に対応している。中継信号は、出力端子ＯＴから出力された後、別途に提供された駆動回路１１０の第１入力端子Ｄｉに供給され、当該中継信号は、第１入力信号として当該別途に提供された駆動回路１１０に入力され、これにより、当該別途に提供された駆動回路１１０は、対応するアドレス信号を取得する。中継信号生成回路１１６は、ラッチ、デコーダ、エンコーダなどによって実現されてもよく、本開示の実施例は、これらに限定されない。
なお、本開示の実施例では、駆動信号生成回路１１５と中継信号生成回路１１６の両方は、出力端子ＯＴに電気的に接続されているが、駆動信号生成回路１１５と中継信号生成回路１１６は、異なる期間に駆動信号及び中継信号をそれぞれ出力し、駆動信号及び中継信号が出力端子ＯＴを介してタイムシェアリングで送信されるため、相互に影響を与えない。
例えば、電源供給回路１１７は、復調回路１１１及びデータ処理制御回路１１３にそれぞれ電気的に接続されており、電気エネルギーを受信してデータ処理制御回路１１３に電力を供給するように構成される。例えば、第２入力信号は、電力線キャリア通信信号であり、復調回路１１１によって復調された後、第２入力信号の直流電源成分（即ち電気エネルギー）は、電源供給回路１１７に送信され、電源供給回路１１７によってデータ処理制御回路１１３に供給される。当然のことながら、本開示の実施例は、これに限定されず、電源供給回路１１７は、さらに駆動回路１１０内の他の回路に電気的に接続されて電気エネルギーを供給することもできる。電源供給回路１１７は、スイッチング回路、電圧変換回路、電圧安定化回路などによって実現され得るが、本開示の実施例は、これらに限定されない。
なお、本開示の実施例では、駆動回路１１０は、上述した復調回路１１１、物理層インターフェース回路１１２、データ処理制御回路１１３、パルス幅変調回路１１４、駆動信号生成回路１１５、中継信号生成回路１１６及び電源供給回路１１７に限られず、より多くの回路及び部材をさらに含むことができる。これは、実現を必要とする機能に応じて定められてもよく、本開示の実施例は、これらに限定されない。
図６Ｃは、図６Ａに示す駆動回路の動作プロセスの模式図である。図６Ｄは、図６Ａに示す駆動回路の信号タイムチャット図である。
図６Ｃ及び図６Ｄに示すように、駆動回路１１０が動作しているとき、まず、電源をオンにして（即ち電流を通して）初期化を完了し、次に期間Ｓ１においてアドレス書き込み操作を実行し、即ち、期間Ｓ１において、第１入力信号Ｄｉ＿１が第１入力端子Ｄｉを介して駆動回路１１０に入力され、これにより、アドレスを書き込む。例えば、第１入力信号Ｄｉ＿１は、別途に提供された送信機を介して送信される。
次に、期間Ｓ２において、駆動構成を実行し、且つ、出力端子ＯＴを介して中継信号Ｄｉ＿２を出力する。例えば、中継信号Ｄｉ＿２は、第１入力信号として別途に提供された駆動回路１１０の第１入力端子Ｄｉに入力される。例えば、前記第１期間は、期間Ｓ２である。
次に、期間Ｓ３において、駆動電圧端子Ｖｌｅｄは、通電される。例えば、複数の駆動回路１１０がいずれも対応するアドレスを取得した後、約１０マイクロ秒の間隔の後に期間Ｓ３に入る。この場合、駆動電圧端子Ｖｌｅｄから供給される駆動電圧は、ハイレベルになる。
次に、期間Ｓ４において、駆動回路１１０は、通常動作モードにあり、出力端子ＯＴは、当該駆動回路１１０に接続された発光素子１２０が必要な時間長に応じて発光するように、必要な時間長に応じて駆動信号（例えば駆動電流）を供給する。例えば、前記第２期間は、期間Ｓ４である。例えば、表示装置のバックライトユニットの場合、当該駆動回路１１０を使用した発光基板１０は、ローカルバックライト調整（Ｌｏｃａｌ Ｄｉｍｍｉｎｇ）モードで動作し、高ダイナミックレンジ効果を実現することができる。
最後、期間Ｓ５において、システムは、オフになり、即ち、当該駆動回路１１０の電源は、オフになり、駆動電圧端子Ｖｌｅｄによって供給された駆動電圧は、低レベルになり、発光素子１２０は、発光を停止する。
なお、上記動作プロセスは、例示的なものに過ぎず、限定的なものではなく、駆動回路１１０の実際の動作プロセスは、実際のニーズに応じて定められてもよいが、本開示の実施例は、これに限定されない。図６Ｄにおいて、ＶＲＥＧ、ＰＯＲ、Ｖｒｅｇ＿１．８、ＯＳＣ、Ｒｅｓｅａｒｔ＿Ｂは、いずれも駆動回路１１０の内部信号であり、第１入力端子Ｄｉ、第２入力端子Ｐｗｒ、出力端子ＯＴ及び共通電圧端子ＧＮＤを介して入力又は出力されない。Ｄｉ＿１は、当該駆動回路１１０によって受信された第１入力信号であり、Ｄｉ＿２は、当該駆動回路１１０によって出力された中継信号（即ち接続された次の駆動回路１１０によって受信された第１入力信号）であり、Ｄｉ＿ｎは、順次接続された複数の駆動回路１１０内のｎ番目の駆動回路１１０によって受信された第１入力信号である。
例えば、当該駆動回路１１０は、チップとして実現されてもよく、チップサイズ（例えば長さ）は、数十マイクロメートルであり、チップ面積は、約数百平方マイクロメートルさらにはそれ以下であり、ミニＬＥＤと同様のサイズであり、小型化の特徴があり、発光基板１０への集積（例えば、発光基板１０へのはんだ付け）を容易にし、バインドにより発光基板１０の外側に設置される必要がなく、プリント回路基板の設置スペースを節約し、構造を簡単化し、軽薄化の実現に有利である。各駆動回路１１０は、１つの発光ユニット１００を直接駆動するため、行走査制御モードで操作が複雑であり且つ点滅しやすいなどの問題を回避する。且つ、当該駆動回路１１０は、ポートの数が少なく、必要な信号の数が少なく、制御形態が簡単であり、配線形態が簡単であり、コストが低い。
例えば、図１に示すように、発光基板１０は、複数のアドレスパッチコード１３０をさらに含み、複数のアドレスパッチコード１３０は、第１方向に延在し、且つ第１入力信号を送信するように構成される。
例えば、発光基板１０内の複数の発光ユニット１００は、Ｎ行Ｍ列に配列され、複数の群に分けられ、各群の発光ユニット１００は、Ｘ行Ｍ列の合計Ｘ＊Ｍ個の発光ユニット１００を含み、複数のアドレスパッチコード１３０は、複数の群の発光ユニット１００に１対１で対応している。このとき、発光ユニット１００は、Ｎ／Ｘ群に分けられる。例えば、図１に示す例では、各群の発光ユニット１００は、２行５列の合計１０つの発光ユニット１００を含み、したがって、２行ごとの発光ユニット１００は、１つのアドレスパッチコード１３０に対応し、発光基板１０内のアドレスパッチコード１３０の数は、Ｎ／２である。例えば、Ｎは、０より大きい整数であり、Ｍは、０より大きい整数であり、０＜Ｘ≦Ｎ、Ｘは、整数である。
例えば、同じ群の発光ユニット１００において、Ｘ＊Ｍ個の発光ユニット１００は、行及び列の分布位置に従って順次番号が付けられる。例えば、一部の例では、図７Ａに示すように、Ｘ＊Ｍ個の発光ユニットは、Ｚ字形で行ごと及び列ごとに番号が付けられ、図７Ａの各矩形は、１つの発光ユニット１００を表し、各発光ユニット１００の番号は、各矩形にマーキングされている。例えば、他の一部の例では、図７Ｂに示すように、Ｘ＊Ｍ個の発光ユニットは、Ｓ字形で行ごと及び列ごとに番号が付けられ、同様に、図７Ｂの各矩形は、１つの発光ユニット１００を表し、各発光ユニット１００の番号は、各矩形にマーキングされている。なお、行及び列の分布位置に応じて発光ユニット１００に番号を付ける形態は、上記の形態に限らず、他の形態に従って番号を付けることもでき、これにより、複数の発光ユニット１００の接続形態は、柔軟に調整されてもよく、本開示の実施例は、これに限定されない。
例えば、図１に示すように、同じ群の発光ユニット１００では、番号１の発光ユニット１００の駆動回路１１０の第１入力端子Ｄｉは、当該群の発光ユニット１００に対応するアドレスパッチコード１３０に電気的に接続され、番号Ｐの発光ユニット１００の駆動回路１１０の出力端子ＯＴは、番号Ｐ＋１の発光ユニット１００の駆動回路１１０の第１入力端子Ｄｉに電気的に接続され、番号Ｐ＋１の発光ユニット１００の駆動回路１１０の第１入力端子Ｄｉは、番号Ｐの発光ユニット１００の駆動回路１１０の出力端子ＯＴによって出力された中継信号を第１入力信号として受信する。例えば、０＜Ｐ＜Ｘ＊Ｍであり、且つＰが整数である。
例えば、図７Ａに示す番号付け形態が採用される場合、番号１の１群の発光ユニット１００（即ち発光基板１０の最上側にある１群の発光ユニット１００であり、又は第１群の発光ユニット１００と呼ばれる）に対して、第１行及び第１列にある発光ユニット１００の駆動回路１１０の第１入力端子Ｄｉは、当該群の発光ユニット１００に対応するアドレスパッチコード１３０に電気的に接続され、各発光ユニット１００の駆動回路１１０の出力端子ＯＴは、次の発光ユニット１００の駆動回路１１０の第１入力端子Ｄｉに電気的に接続される（最後の発光ユニット１００の駆動回路１１０の出力端子ＯＴは、他の駆動回路１１０に接続されていない）。番号２の群の発光ユニット１００（即ち第１群の発光ユニット１００に隣接する群の発光ユニット１００であり、又は第２群の発光ユニット１００と呼ばれる）に対して、第３行及び第１列にある発光ユニット１００の駆動回路１１０の第１入力端子Ｄｉは、当該群の発光ユニット１００に対応するアドレスパッチコード１３０に電気的に接続され、各発光ユニット１００の駆動回路１１０の出力端子ＯＴは、次の発光ユニット１００の駆動回路１１０の第１入力端子Ｄｉに電気的に接続され、その接続形態は、第１群の発光ユニット１００と類似する。
上記接続形態により、各群の発光ユニット１００において、１番目の発光ユニット１００の駆動回路１１０の第１入力端子Ｄｉのみがアドレスパッチコード１３０に電気的に接続されるが、他の発光ユニット１００の駆動回路１１０の第１入力端子Ｄｉが前の発光ユニット１００の駆動回路１１０によって出力された中継信号を第１入力信号として受信する。これにより、１群の発光ユニット１００の場合、１つのアドレスパッチコード１３０を介して１つの第１入力信号（即ちアドレス信号）を供給することだけで、当該群の発光ユニット１００における全ての発光ユニット１００は、それぞれのアドレス信号を取得することが可能となる。これにより、信号線の数が大幅に削減され、配線スペースが節約され、制御方法が簡単化される。
例えば、図１に示すように、当該発光基板１０は、複数の電圧パッチコード１４０をさらに含む。複数の電圧パッチコード１４０は、第１方向に沿って延在し、且つ第２入力信号を送信するように構成され、複数の電圧パッチコード１４０は、Ｎ行の発光ユニットに１対１で対応している。例えば、各行の発光ユニット１００は、１つの電圧パッチコード１４０に対応し、発光基板１０における電圧パッチコード１４０の数は、Ｎである。例えば、図１に示すように、第１行の発光ユニット１００、第２行の発光ユニット１００、第３行の発光ユニット１００は、それぞれ１つの電圧パッチコード１４０に対応している。
例えば、１行の発光ユニット１００の場合、発光ユニット１００における駆動回路１１０の第２入力端子Ｐｗｒは、当該駆動回路１１０を含む発光ユニット１００の所在する行に対応する電圧パッチコード１４０に電気的に接続される。即ち、１行の発光ユニット１０におけるすべての駆動回路１１０の第２入力端子Ｐｗｒは、いずれも当該行に対応する電圧パッチコード１４０に電気的に接続されて、第２入力信号を受信する。
例えば、図１に示すように、当該発光基板１０は、第２方向に沿って延在する複数のソースアドレス線１５０及び複数のソース電圧線１６０をさらに含む。
例えば、複数のソースアドレス線１５０は、複数のアドレスパッチコード１３０に１対１で対応して電気的に接続されており、第１入力信号を送信するように構成される。例えば、ソースアドレス線１５０の数は、アドレスパッチコード１３０の数に等しく、両方ともＮ／Ｘに等しく、即ち、発光ユニット１００がＮ／Ｘ群に分けられる場合、各群の発光ユニット１００は、１つのソースアドレス線１５０と１つのアドレスパッチコード１３０とに対応し、当該ソースアドレス線１５０とアドレスパッチコード１３０は、第１入力信号を当該群の発光ユニット１００内の１番目の発光ユニット１００に送信する。例えば、図１に示すように、ソースアドレス線ｘＡｄｄｒ１は、第１群の発光ユニット１００に第１入力信号を送信し、ソースアドレス線ｘＡｄｄｒ２は、第２群の発光ユニット１００に第１入力信号を送信する。
例えば、複数のソース電圧線１６０は、複数の群の発光ユニット１００に１対１で対応し、各ソース電圧線１６０は、対応する１群の発光ユニット１００に対応する複数の電圧パッチコード１４０に電気的に接続されており、第２入力信号を送信するように構成される。例えば、ソース電圧線１６０の数は、Ｎ／Ｘであり、即ち、発光ユニット１００がＮ／Ｘ群に分けられる場合、各群の発光ユニット１００は、１つのソース電圧線１６０に対応し、当該ソース電圧線１６０は、第２入力信号を当該群の発光ユニット１００に対応する複数の電圧パッチコード１４０に送信し、それによって当該群の発光ユニット１００内のすべての発光ユニット１００に第２入力信号を供給する。例えば、同じ群の発光ユニット１００のソースアドレス線１５０及びソース電圧線１６０は、隣接して設けられている。
例えば、図１に示すように、ソース電圧線ｘＰｗｒ１は、第１群の発光ユニット１００に対応する２つの電圧パッチコード１４０に電気的に接続されて、第１行及び第２行の発光ユニット１００に第２入力信号を供給し、ソース電圧線ｘＰｗｒ２は、第２群の発光ユニット１００に対応する２の電圧パッチコード１４０に電気的に接続され、それによって第３行及び第４行の発光ユニット１００に第２入力信号を供給する（図において第４行の発光ユニット１００及び対応する電圧パッチコード１４０が図示されていない）。
なお、同じ群の発光ユニット１００において、すべての発光ユニット１００の駆動回路１１０の第２入力端子Ｐｗｒは、対応する電圧パッチコード１４０に電気的に接続され、これらの電圧パッチコード１４０は、同じソース電圧線１６０に接続される。これにより、１群の発光ユニット１００の場合、１つのソース電圧線１６０を介して１つの第２入力信号を供給することだけで、当該群の発光ユニット１００における全ての発光ユニット１００は、第２入力信号を取得することが可能となる。これにより、信号線の数が大幅に削減され、配線スペースが節約され、制御方法が簡単化される。
例えば、当該発光基板１０において、ソースアドレス線１５０の数とソース電圧線１６０の数の両方は、Ｎ／Ｘである。
例えば、一部の例では、ベース基板０１において、ソースアドレス線１５０とソース電圧線１６０は、同じ層に位置し、電圧パッチコード１４０とアドレスパッチコード１３０は、同じ層に位置し、ソースアドレス線１５０とアドレスパッチコード１３０は、異なる層に位置する。即ち、ソースアドレス線１５０とソース電圧線１６０は、ワンタイムパターニングプロセス（例えばフォトエッチングプロセス）によって作製され、電圧パッチコード１４０とアドレスパッチコード１３０は、別のワンタイムパターニングプロセスによって作製され、ソースアドレス線１５０及びソース電圧線１６０の所在するフィルム層と電圧パッチコード１４０及びアドレスパッチコード１３０の所在するフィルム層との間には絶縁層が設けられ、絶縁層を貫通するビアホールを介して対応する配線を電気的に接続させる。この形態により、作製プロセスを簡単化することができ、通常の半導体フィルム層作製プロセスとの互換性があり、作製効率を向上させることができる。
本開示の実施例では、発光ユニット１００は、複数の群に分けられ、上記接続形態を採用すると、各群の発光ユニット１００の発光輝度は、それぞれ独立して制御されてもよい。例えば、各群の発光ユニット１００に供給される第１入力信号及び第２入力信号を設定することにより、各群の発光ユニット１００の発光時間長を制御し、さらに視覚的な発光輝度を制御し、各群の発光ユニット１００の発光時間長は、同じであっても異なっていてもよく、これは、使用形態及びニーズに応じて定められてもよい。各群の発光ユニット１００に供給される第１入力信号は、互いに独立しており、各群の発光ユニット１００に供給される第２入力信号は、互いに独立しており、したがって、各群の発光ユニット１００の発光輝度は、互いに独立して制御されてもよい。当該発光基板１０は、発光輝度へのエリア別の独立した制御を実現することができ、適用範囲が広い。さらに、駆動回路１１０は、ポートの数が少なく、必要な制御信号の数が少なく、したがって、制御形態が簡単であり、消費電力が少なく、操作も容易になる。当該発光基板１０は、集積度が高いため、液晶表示デバイスと組み合わせて高コントラスト表示を実現することができる。
図８Ａは、本開示の一部の実施例による発光基板のテストポイントの模式図である。例えば、図８Ａに示すように、一部の実施例では、当該発光基板１０は、複数の第１テストポイント１８１、複数の第２テストポイント１８２、複数の第３テストポイント１８３及び複数の第４テストポイント１８４をさらに含む。例えば、複数の発光ユニット１００は、主にエリアＱに分布している。なお、すべての発光ユニット１００は、エリアＱに位置してもよく、ほとんどの発光ユニット１００は、エリアＱに位置してもよく、残りの一部の発光ユニット１００は、エリアＱの周辺に位置してもよい。即ち、エリアＱは、総数の少なくとも７０％を超える複数の発光ユニット１００のおおよその分布エリアを表す。
例えば、複数の第１テストポイント１８１は、ソースアドレス線１５０及びソース電圧線１６０の発光ユニット１００から離れた端部に位置する。複数の第２テストポイント１８２は、ソースアドレス線１５０とアドレスパッチコード１３０との間の接続部に位置し、ソース電圧線１６０と当該ソース電圧線１６０に接続された電圧パッチコード１４０内の第１テストポイント１８１に最も遠い電圧パッチコード１４０との接続部に位置する。複数の第３テストポイント１８３は、電圧パッチコード１４０の両端に位置し、アドレスパッチコード１３０の発光ユニット１００から離れた端部に位置する。複数の第４テストポイント１８４は、ソース電圧線１６０と電圧パッチコード１４０との接続部のうち、第２テストポイント１８２の位置以外の接続部に位置する。例えば、一部の例では、図８Ａに示すように、第１テストポイント１８１は、発光基板１０の第１側Ｆ１に位置し、第２テストポイント１８２及び第４テストポイント１８４は、発光基板１０の中間エリアに位置し、第３テストポイント１８３は、発光基板１０の第２側Ｆ２及び第３側Ｆ３に位置する。
ミニＬＥＤバックライトの作製過程において、アドレスパッチコード１３０と電圧パッチコード１４０は、同じ層に位置し、ソースアドレス線１５０とソース電圧線１６０は、同じ層に位置し、これらの２つのフィルム層は、異なる層であり、対応する配線は、ビアホールを介して電気的に接続されている。しかしながら、作製過程において、プロセスの制限又は他の要因等により、信号線の断線及び各信号線の短絡が発生する可能性があり、その結果、発光基板は、正常に動作できなくなり、検出を行わない場合、故障が発生した発光基板を後続のプロセスに入れると、生産リソースが浪費される。
このため、第１テストポイント１８１、第２テストポイント１８２、第３テストポイント１８３及び第４テストポイント１８４を設定することにより、作製中及び出荷前に信号線の断線及び短絡を適時かつ便利に検出し、故障した発光基板をできるだけ早く見つけることができ、故障した発光基板への後続のプロセスを実行しなく、これにより、生産リソースの浪費を回避し、対応するバックライトプロセス及びバックライト製品の品質を効果的に監視し、製品品質を向上させる。
例えば、各テストポイントは、プローブ（例えばテストペン）を配置して検出するように、あるプロセス段階において露出した金属であってもよいが、後続プロセスを行う時に、テストポイントは、後続のフィルム層（例えば誘電層などの絶縁層）に覆われて露出しなくてもよく、又は依然として露出した状態であってもよい。例えば、各テストポイントは、対応する信号線に電気的に接続され、テストポイントは、対応する信号線と一体的に形成されてもよく、溶接、導電性接着剤による接着などにより、別途に提供された導電パターンを信号線に電気的に接続することもでき、当該別途に提供された導電パターンがテストポイントとして使用される。テストポイントの構造形態及び形成形態については、本開示の実施例は、これに限定されない。例えば、電圧計、電流計、オーム計又は他の任意の適切な試験機器を使用し、プローブによりテストポイントに対する電圧検出、電流検出又は抵抗検出を行い、それによって２つのテストポイント間の回線に断線、短絡等の状況が存在するか否かを知ることができる。断線、短絡などの状況の検出原理については、従来の設計を参照することができ、ここで詳しく説明しない。
図８Ｂ及び図８Ｃは、本開示の一部の実施例による発光基板における単一のテストポイントの平面図である。図８Ｂに示すように、テストポイントＴｅ１は、信号線Ｌ１と重なって電気的に接続されている。テストポイントＴｅ１は、第１テストポイント１８１、第２テストポイント１８２、第３テストポイント１８３及び第４テストポイントのいずれか１つであってもよく、信号線Ｌ１は、アドレスパッチコード１３０、電圧パッチコード１４０、ソースアドレス線１５０及びソース電圧線１６０のいずれか１つであってもよい。例えば、テストポイントＴｅ１の形状は、円形である。例えば、当該円形の直径は、信号線Ｌ１の線幅以上であり、これにより、プローブの配置が容易になり、その結果、プローブと信号線Ｌ１とがより良く電気的に接続される。
図８Ｃに示すように、テストポイントＴｅ２は、信号線Ｌ２と重なって電気的に接続されている。同様に、テストポイントＴｅ２は、第１テストポイント１８１、第２テストポイント１８２、第３テストポイント１８３及び第４テストポイントのいずれか１つであってもよく、信号線Ｌ２は、アドレスパッチコード１３０、電圧パッチコード１４０、ソースアドレス線１５０及びソース電圧線１６０のいずれか１つであってもよい。例えば、テストポイントＴｅ２の形状は、多角形であり、具体的には正方形であってもよい。例えば、当該正方形の辺長は、信号線Ｌ２の線幅以上であり、これにより、プローブの配置が容易になり、その結果、プローブと信号線Ｌ２とがより良く電気的に接続される。
なお、本開示の実施例では、各テストポイントの形状は、上記の円形及び正方形に限定されず、六角形、楕円形、台形、長方形、三角形などの任意の規則的又は不規則な形状であってもよく、これは、実際のニーズに応じて定められてもよく、本開示の実施例は、これに限定されない。テストポイントのサイズと信号線のサイズとの関係も実際のニーズに応じて定められてもよく、本開示の実施例は、これに限定されない。
以下、図８Ａと併せて各テストポイントのテスト形態及び用途を簡単に説明する。ここで、アドレスパッチコード１３０と電圧パッチコード１４０が同じ層に位置し、ソースアドレス線１５０とソース電圧線１６０が同じ層に位置しかつこれらのフィルム層が異なる層であることを例とすると、ソースアドレス線１５０とソース電圧線１６０は、前のプロセスにより作製され、アドレスパッチコード１３０と電圧パッチコード１４０は、後続のプロセスによりソースアドレス線１５０とソース電圧線１６０上に形成され、２つのフィルム層の間に絶縁層があり、対応する配線は、ビアホールを介して電気的に接続されている。
例えば、ソースアドレス線１５０及びソース電圧線１６０が形成された後、第１テストポイント１８１及び第２テストポイント１８２を使用すると、ソースアドレス線１５０及びソース電圧線１６０のそれぞれに断線が存在しているか否かを検出することができる。例えば、テストペンを使用して同じソースアドレス線１５０又は同じソース電圧線１６０の両端に電圧を印加することができ、即ち、１つの第１テストポイント１８１と１つの第２テストポイント１８２の間に電圧を印加し、同時に、これらの２つのテストポイント間に電流があるか否かをテストすることができる。電流が検出された場合、当該第１テストポイント１８１と当該第２テストポイント１８２の間に断線が発生しなく、即ち、対応するソースアドレス線１５０又はソース電圧線１６０は、断線されない。電流が検出されない場合、当該第１テストポイント１８１と当該第２テストポイント１８２の間に断線が発生し、即ち、対応するソースアドレス線１５０又はソース電圧線１６０が断線されたことを示す。例えば、第１テストポイント１８１と第２テストポイント１８２の間の抵抗値を検出することもでき、抵抗値が無限大である場合、両者の間に断線が発生することを示し、抵抗値が合理的な範囲内にある場合、両者の間に断線が発生しないことを示す。例えば、一部の例では、第１テストポイントＡｄｄｒ１＿Ｄと第２テストポイントＡｄｄｒ１＿Ｕの間に信号を印加して、断線が発生するか否かを検出することができる。
例えば、アドレスパッチコード１３０と電圧パッチコード１４０が形成された後、第１テストポイント１８１及び第３テストポイント１８３を使用すると、ソースアドレス線１５０とアドレスパッチコード１３０で形成された回線が断線されているか否か、ソース電圧線１６０と電圧パッチコード１４０で形成された回線が断線されているか否かをテストすることができる。例えば、テストペンを使用して同じ回線の両端に電圧を印加することができ、即ち、１つの第１テストポイント１８１と１つの第３テストポイント１８３の間に電圧を印加し、同時に、これらの２つのテストポイント間に電流があるか否かをテストすることができる。例えば、一部の例では、第１テストポイントＡｄｄｒ１＿Ｄと第３テストポイントＡｄｄｒ１＿Ｌとの間に信号を印加して、断線が発生するか否かを検出することができる。例えば、一部の例では、第１テストポイントＡｄｄｒ１＿Ｄと第３テストポイントＡｄｄｒ１＿Ｌとの間に断線が発生した場合、第１テストポイントＡｄｄｒ１＿Ｄと第２テストポイントＡｄｄｒ１＿Ｕとの間、第２テストポイントＡｄｄｒ１＿Ｕと第３テストポイントＡｄｄｒ１＿Ｌとの間に信号を印加して各部分に断線が発生するか否かを検出することができる。断線検出形態は、上記の通りであり、ここで説明を省略する。
例えば、第３テストポイント１８３を使用すると、電圧パッチコード１４０が断線されているか否かをテストすることができる。例えば、テストペンを使用して同じ電圧パッチコード１４０の両端に電圧を印加することができ、即ち、１つの第３テストポイント１８３（例えば左側にある第３テストポイント）ともう１つの第３テストポイント１８３（例えば右側にある第３テストポイント１８３）の間に電圧を印加し、同時に、これらの２つのテストポイント間に電流があるか否かをテストすることができる。例えば、一部の例では、第３テストポイントＰｗｒ１＿Ｌと第３テストポイントＰｗｒ１＿Ｒとの間に信号を印加して、断線が発生するか否かを検出することができる。断線検出形態は、上記の通りであり、ここで説明を省略する。
例えば、第２テストポイント１８２及び第４テストポイント１８４を使用すると、アドレスパッチコード１３０及び電圧パッチコード１４０を形成した後に断線が発生した場合、断線が発生した位置を見つけることができる。例えば、テストペンを使用して同じ群の発光ユニット１００に対応する第２テストポイント１８２と第４テストポイント１７４との間に電圧を印加し、同時に、これらの２つのテストポイント間に電流があるか否かをテストすることができ、これにより、回線のどの部分が断線されているか否かを判断することができる。断線検出形態は、上記の通りであり、ここで説明を省略する。
例えば、短絡の場合、ソースアドレス線１５０及びソース電圧線１６０が形成された後、第１テストポイント１８１を使用して検出することができ、アドレスパッチコード１３０及び電圧パッチコード１４０が形成された後、第１テストポイント１８１を使用して検出することもできる。例えば、テストペンを使用して２つの第１テストポイント１８１の間に電圧を印加し、同時に、これらの２つのテストポイント間に電流があるか否かをテストすることができる。電流が検出された場合、これらの２つの第１テストポイント１８１の間に短絡が発生し、即ち、対応する２つのラインの間に短絡が発生する。電流が検出されない場合、これらの２つの第１テストポイント１８１の間に短絡がなく、即ち、対応する２つの回線の間に短絡がないことを示す。例えば、これらの２つの第１テストポイント１８１の間の抵抗値を検出することもでき、抵抗値が無限大である場合、両者の間に短絡がないことを示し、抵抗値が一定範囲内で小さいと、両者の間に短絡があることを示す。例えば、一部の例では、第１テストポイントＡｄｄｒ１＿Ｄと第１テストポイントＰｗｒ１＿Ｄとの間に信号を印加して、短絡が発生するか否かを検出することができる。同様に、第２テストポイント１８２を使用して短絡検出を行うことができ、即ち、２つの第２テストポイント１８２の間に信号を印加して短絡が発生するか否かを検出することもできる。
なお、本開示の様々な実施例では、テストポイントの数及び構造は、制限されず、実際のニーズに応じて定められてもよい。例えば、各信号線にテストポイントを設ける必要がないが、注目を必要とする一部の信号線のみにテストポイントを設定することができ、作製プロセスが簡単化され、生産効率が向上する。例えば、多様なテストニーズを満たすように、上記テストポイントに加えて、本開示の実施例による発光基板１０に他のテストポイントを設定することができる。
例えば、図８Ａに示すように、一部の実施例では、発光基板１０は、フレキシブルプリント回路基板（ＦＰＣ：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）１７０をさらに含むことができる。フレキシブルプリント回路基板１７０は、ソースアドレス線１５０及びソース電圧線１６０と重なり、ボンディングにより電気的に接続され、第１テストポイント１８１は、フレキシブルプリント回路基板１７０の発光ユニット１００から離れた側に位置する。例えば、フレキシブルプリント回路基板１７０は、さらに発光制御回路などの他の部材とのボンディングにも使用される。当該発光制御回路は、複数の第１入力信号及び複数の第２入力信号を供給することができ、これらの第１入力信号及び第２出力信号は、フレキシブルプリント回路基板１７０を介して各ソースアドレス線１５０及びソース電圧線１６０に送信され、さらに各群の発光ユニット１００に送信されて、当該発光基板１０を制御して発光させる。
図９は、本開示の一部の実施例による発光基板の配線の模式図である。例えば、図９に示すように、当該発光基板において、複数のソースアドレス線１５０と複数のソース電圧線１６０は、交互に設けられている。
例えば、最も左側にあるソースアドレス線ｘＡｄｄｒ１とソース電圧線ｘＰｗｒ１は、第１群の発光ユニット１００に第１入力信号及び第２入力信号を供給するために使用される。第１群の発光ユニット１００が発光基板の最上側に位置するため、当該ソースアドレス線ｘＡｄｄｒ１及びソース電圧線ｘＰｗｒ１は、長く、ソースアドレス線ｘＡｄｄｒ１とアドレスパッチコードＡｄｄｒ１は、電気的に接続されて第１入力信号を当該群内の第１発光ユニット１００の駆動回路１１０の第１入力端子Ｄｉに送信し、ソース電圧線ｘＰｗｒ１と当該群の発光ユニット１０に対応する複数のアドレスパッチコードＰｗｒ１は、電気的に接続されて第２入力信号を当該群の全ての発光ユニット１００の駆動回路１１０の第２入力端子Ｐｗｒに送信する。
例えば、最も右側にあるソースアドレス線ｘＡｄｄｒｎとソース電圧線ｘＰｗｒｎは、最後の群の発光ユニット１００に第１入力信号及び第２入力信号を供給するために使用される。最後の群の発光ユニット１００が発光基板の最下側に位置するため、当該ソースアドレス線ｘＡｄｄｒｎ及びソース電圧線ｘＰｗｒｎは、短く、ソースアドレス線ｘＡｄｄｒｎとアドレスパッチコードＡｄｄｒｎは、電気的に接続されて第１入力信号を当該群内の第１発光ユニット１００の駆動回路１１０の第１入力端子Ｄｉに送信し、ソース電圧線ｘＰｗｒｎと当該群の発光ユニット１００に対応する複数のアドレスパッチコードＰｗｒｎは、電気的に接続されて第２入力信号を当該群の全ての発光ユニット１００の駆動回路１１０の第２入力端子Ｐｗｒに送信する。
例えば、左から右に、複数のソース電圧線ｘＰｗｒ１、ｘＰｗｒ２、．．．、ｘＰｗｒｎの長さが順次短縮され、複数のソースアドレス線ｘＡｄｄｒ１、ｘＡｄｄｒ２、．．．、ｘＡｄｄｒｎの長さも順次短縮される。したがって、最も左側にあるソース電圧線ｘＰｗｒ１は、アドレスパッチコードＡｄｄｒ１を除いたアドレスパッチコードＡｄｄｒ２、．．．、Ａｄｄｒｎ－１、Ａｄｄｒｎと重なってコンデンサＣｐａ＿１＿２、．．．、Ｃｐａ＿１＿ｎ－１、Ｃｐａ＿１＿ｎを順次生成する。同様に、ソース電圧線ｘＰｗｒ２は、アドレスパッチコードＡｄｄｒ１及びＡｄｄｒ２を除いたアドレスパッチコードＡｄｄｒ３、．．．、Ａｄｄｒｎ－１、Ａｄｄｒｎと重なってコンデンサＣｐａ＿２＿３、．．．、Ｃｐａ＿２＿ｎ－１、Ｃｐａ＿２＿ｎを順次生成する。同様に、ソース電圧線ｘＰｗｒｎ－１は、アドレスパッチコードＡｄｄｒｎと重なってコンデンサＣｐａ＿ｎ－１＿ｎを生成する。例えば、上記コンデンサは、回線間に生成された寄生コンデンサであってもよく、単独のコンデンサではない。
設計及び使用過程において、複数のソース電圧線ｘＰｗｒ１、ｘＰｗｒ２、．．．、ｘＰｗｒｎのうちの第２入力信号の負荷を一定の値よりも低くする必要があり、第２入力信号に対応するコンデンサをできるだけ小さくする必要がある。図９に示す発光基板において、ソース電圧線ｘＰｗｒ１、ｘＰｗｒ２、．．．、ｘＰｗｒｎ－１とアドレスパッチコードＡｄｄｒ２、．．．、Ａｄｄｒｎ－１、Ａｄｄｒｎが重なって生成したコンデンサは、余分な負荷を引き起こす可能性があり、したがって、当該発光基板を使用したバックライトの光学性能に余分な影響を与える可能性がある。
さらに、当該発光基板をバックライトに適用し、当該バックライトを表示デバイスに適用する場合、当該発光基板を含むバックライトは、通常、別途に提供された表示パネルに積み重ねられ、表示パネルは、バックライト上に設けられている。表示パネルは、通常、ゲート駆動回路を含み、当該ゲート駆動回路は、例えば表示パネルの左側に形成されてＧＯＡ（Ｇａｔｅ Ｄｒｉｖｅｒ Ｏｎ Ａｒｒａｙ）回路を構成し、表示パネル内の画素に行走査信号を供給するために使用される。図９に示すように、最も左側にあるソースアドレス線ｘＡｄｄｒ１及びソース電圧線ｘＰｗｒ１は、第２方向の長さが長いため、表示パネルにおけるＧＯＡ回路に影響を与える可能性があり、バックライトソースとディスプレイパネルとの間に信号クロストークを発生させ、それによって表示デバイスの表示効果に余分な影響を与える可能性がある。
図１０は、本開示の一部の実施例による発光基板の配線の模式図である。当該発光基板は、上記問題を効果的に回避することができる。
例えば、図１０に示すように、一部の実施例では、複数のソースアドレス線１５０は、第１方向に沿って配列され、複数のソースアドレス線１５０の第２方向に沿った長さが互いに異なり、第１方向に沿って最も遠い２つのソースアドレス線１５０のうち、発光基板１０上に積み重ねられた表示パネルのゲート駆動回路に近いソースアドレス線１５０の長さは、ゲート駆動回路に遠いソースアドレス線の長さよりも短い。複数のソース電圧線１６０は、第１方向に沿って配列され、複数のソース電圧線１６０の第２方向に沿った長さが互いに異なり、第１方向に沿って最も遠い２つのソース電圧線１６０のうち、ゲート駆動回路に近いソース電圧線１６０の長さは、ゲート駆動回路に遠いソース電圧線１６０の長さよりも短い。
例えば、この例では、Ｎ＝３６、Ｘ＝４、Ｎ／Ｘ＝３６／４＝９、即ち、４行ごとの発光ユニット１００は、１つの第２入力信号を共有し、４行ごとの発光ユニット１００に１つの第１入力信号を供給する必要があり、発光ユニット１００は、上から下の９つの群に分けられる。例えば、ソース電圧線ｘＰｗｒ１は、第１－４行の発光ユニット１００に第２入力信号を供給し、ソース電圧線ｘＰｗｒ２は、第５－８行の発光ユニット１００に第２入力信号を供給し、これによって類推する。それに応じて、ソースアドレス線ｘＡｄｄｒ１は、第１行及び第１列の発光ユニット１００の駆動回路１１０の第１入力端子Ｄｉに接続され、ソースアドレス線ｘＡｄｄｒ２は、第５行及び第１列の発光ユニット１００の駆動回路１１０の第１入力端子Ｄｉに接続され、これによって類推する。
例えば、最も左側にあるソースアドレス線ｘＡｄｄｒｎとソース電圧線ｘＰｗｒｎは、最後の群の発光ユニット１００に第１入力信号及び第２入力信号を供給するために使用される。最後の群の発光ユニット１００が発光基板の最下側に位置するため、当該ソースアドレス線ｘＡｄｒｎとソース電圧線ｘＰｗｒｎは、短い。最も右側にあるソースアドレス線ｘＡｄｄｒ１とソース電圧線ｘＰｗｒ１は、第１群の発光ユニット１００に第１入力信号及び第２入力信号を供給するために使用される。第１群の発光ユニット１００が発光基板の最上側に位置するため、当該ソースアドレス線ｘＡｄｄｒ１とソース電圧線ｘＰｗｒｎは、長い。
例えば、複数のソースアドレス線１５０は、互いに平行であり、第１方向に沿って順次配列された複数のソースアドレス線１５０の長さは、単調に変化し、例えば、左から右に順次長くなり、複数のソース電圧線１６０は、互いに平行であり、第１方向に沿って順次配列された複数のソース電圧線１６０の長さは、単調に変化し、例えば左から右に順次長くなる。例えば、図１及び図１０に示すように、同じ群の発光ユニット１００のソースアドレス線１５０及びソース電圧線１６０が隣接して設けられていることに対応して、ソースアドレス線１５０とソース電圧線１６０は、複数列の発光ユニット１００の隙間に位置する。ソースアドレス線１５０及びソース電圧線１６０を複数列の発光ユニット１００の最も左側又は最も右側ではなく、複数列の発光ユニット１００の隙間に設けることにより、ソースアドレス線１５０及びソース電圧線１６０内の信号が発光基板１０上に積み重ねられた表示パネルに影響を与えることを回避することができる。
例えば、ソース電圧線１６０は、いずれかのアドレスパッチコード１３０と重ならない。したがって、ソース電圧線１６０とアドレスパッチコード１３０との間にコンデンサ（寄生コンデンサ）が生成されないため、余分な負荷を引き起こしなく、それによって当該発光基板１０を使用したバックライトの光学性能が向上する。
さらに、ゲート駆動回路は、通常、表示パネルの最も左側に設けられ、当該発光基板１０における最も左側にあるソースアドレス線ｘＡｄｄｒｎ及びソース電圧線ｘＰｗｒｎの第２方向の長さが短いため、ゲート駆動回路への影響が小さく、バックライト光源と表示パネルとの間のクロストークを低減又は回避することができ、これにより、表示装置の表示効果が向上する。
なお、本開示の実施例では、アドレスパッチコード１３０、電圧パッチコード１４０、ソースアドレス線１５０及びソース電圧線１６０の設置位置は、ニーズに応じて変更されてもよく、図９及び図１０に示す形態に限定されず、これにより、アプリケーションシーンによりよく適応し、アプリケーションニーズをよりよく満たす。
図１１は、本開示の一部の実施例による別の発光基板の模式図である。例えば、図１１に示すように、一部の実施例では、発光基板１０は、第２方向に沿って延在する複数の第１駆動電圧線１９１及び複数の第１共通電圧線２０１をさらに含み、第１方向に沿って延在する複数の第２駆動電圧線１９２及び複数の第２共通電圧線２０２をさらに含む。
例えば、第１駆動電圧線１９１は、各発光ユニット１００の駆動電圧端子Ｖｌｅｄに電気的に接続されており、駆動電圧を伝送するように構成される。第２駆動電圧線１９２は、第１駆動電圧線１９１に電気的に接続され、格子状の配線を形成して、伝送抵抗を低減し、発光基板１０内の電圧一致性を向上させる。
例えば、第１共通電圧線２０１は、各発光ユニット１００の駆動回路１１０の共通電圧端子ＧＮＤに電気的に接続されており、共通電圧（例えば接地電圧）を伝送するように構成される。第２共通電圧線２０２は、第１共通電圧線２０１に電気的に接続され、格子状の配線を形成して、伝送抵抗を低減し、発光基板１０内の電圧一致性を向上させる。
例えば、第１駆動電圧線１９１及び第１共通電圧線２０１は、同じ層に位置し、且つソースアドレス線１５０及びソース電圧線１６０と同じ層に位置する。第１駆動電圧線１９１、第１共通電圧線２０１、ソースアドレス線１５０及びソース電圧線１６０は、いずれも第２方向に沿って延在するため、四者が互いに重ならずに同じ層に設けられてもよく、それによって構造を簡単化し、作製プロセスを簡単化する。
例えば、第２駆動電圧線１９２及び第２共通電圧線２０２は、同じ層に位置し、且つアドレスパッチコード１３０及び電圧パッチコード１４０と同じ層に位置する。第２駆動電圧線１９２、第２共通電圧線２０２、アドレスパッチコード１３０及び電圧パッチコード１４０は、いずれも第１方向に沿って延在するため、四者が互いに重ならずに同じ層に設けられてもよく、それによって構造を簡単化し、作製プロセスを簡単化する。
なお、図１１の第１駆動電圧線１９１の所在するフィルム層は、発光素子１２０の下に位置し、したがって、第１駆動電圧線１９１は、発光素子１２０の正極の下に延在し、ビアホールを介して発光素子１２０の正極に電気的に接続されてもよく、即ち、第１駆動電圧線１９１は、駆動電圧を発光素子１２０の正極に伝送する（即ち駆動電圧端子Ｖｌｅｄに伝送する）ことができる。図１１における発光素子１２０の負極は、第１駆動電圧線１９１と重なっているが、両者が異なるフィルム層に位置するため、発光素子１２０の負極は、第１駆動電圧線１９１に電気的に接続されていない。例えば、第１共通電圧線２０１の所在するフィルム層は、駆動回路１１０の下にあり、したがって、第１共通電圧線２０１は、駆動回路１１０の下に位置し、ビアホールを介して駆動回路１１０の共通電圧端子ＧＮＤに電気的に接続される。
なお、本開示の実施例では、第１駆動電圧線１９１、第２駆動電圧線１９２、第１共通電圧線２０１及び第２共通電圧線２０２の長さ及び幅を任意の値に設定することができ、その長さは、同じでも異なっていてもよく、これは、実際のニーズに応じて定められてもよく、本開示の実施例は、これに限定されない。
本開示の少なくとも１つの実施例は、表示パネルと、本開示のいずれかの実施例に記載される発光基板とを含む表示装置をさらに提供する。当該表示装置は、発光輝度へのエリア別の独立した制御を実現することができ、消費電力が少なく、集積度が高く、制御形態が簡単であり、液晶表示デバイスと組み合わせて高コントラスト表示を実現することができる。
図１２は、本開示の一部の実施例による表示装置の断面図である。例えば、図１２に示すように、一部の実施例では、表示装置２０は、表示パネル２１０と、発光基板２２０とを含む。例えば、発光基板２２０は、本開示のいずれかの実施例による発光基板、例えば上記発光基板１０であってもよい。
例えば、表示パネル２１０は、表示側Ｐ１と、表示側Ｐ１に対向する非表示側Ｐ２とを有し、発光基板２２０は、バックライトユニットとして表示パネル２１０の非表示側Ｐ２に設けられている。例えば、発光基板２２０は、面光源として表示パネル２１０にバックライトを提供することができる。例えば、表示パネル２１０は、ＬＣＤパネル、電子ペーパー表示パネルなどであってもよく、本開示の実施例は、これらに限定されない。
例えば、表示装置２０は、ＬＣＤ装置、電子ペーパー表示装置などであってもよく、又は表示機能を備えた他の装置などであってもよく、本開示の実施例は、これらに限定されない。例えば、表示装置２０は、携帯電話、タブレットコンピュータ、テレビ、ディスプレイ、ノートブックコンピュータ、デジタルフォトフレーム、ナビゲーター、電子書籍などの、表示機能を備えた任意の製品又は部材であってもよく、本開示の実施例は、これらに限定されない。
なお、本開示の実施例による発光基板１０は、バックライトユニットとして上記表示装置２０に適用することができ、表示機能又は発光機能を備えた基板として単独で使用されてもよく、本開示の実施例は、これに限定されない。
当該表示装置２０の詳細な説明及び技術的効果については、上記の発光基板１０についての説明を参照することができ、ここで説明を省略する。当該表示装置２０は、より多くの部材及び構造をさらに含むことができ、これは、実際のニーズに応じて定められてもよく、本開示の実施例は、これに限定されない。
本開示の少なくとも１つの実施例は、発光基板の駆動方法をさらに提供し、当該駆動方法により、本開示の任意の実施例による発光基板を駆動することができる。当該駆動方法により、発光輝度へのエリア別の独立した制御を実現することができ、制御形態が簡単であり、液晶表示デバイスと組み合わせて高コントラスト表示を実現することができる。
例えば、一部の実施例では、当該駆動方法は、以下の操作を含む：
第１入力信号と、第２入力信号とを供給供し、出力端子ＯＴに中継信号を第１期間に出力させ、出力端子ＯＴに駆動信号を、第２期間に、順次直列に接続された複数の発光素子１２０に供給させ、それによって複数の発光素子１２０を第２期間内に駆動信号の作用で発光させる。
当該駆動方法の詳細な説明及び技術的効果については、上記の発光基板１０についての説明を参照することができ、ここで説明を省略する。当該駆動方法は、より多くのステップ及び操作をさらに含むことができ、これは、実際のニーズに応じて定められてもよく、本開示の実施例は、これに限定されない。
以下の一部の点について説明する必要がある：
（１）本開示の実施例の図面は、本開示の実施例に係る構造のみに関連し、他の構造については通常の設計を参照することができる。
（２）矛盾がない場合、本開示の実施例及び実施例の特徴を互いに組み合わせて、新しい実施例を得ることができる。
上記は、本開示の具体的な実施形態に過ぎないが、本開示の保護範囲は、これに限定されず、本開示の保護範囲は、前記特許請求の範囲の保護範囲に準じるべきである。

Claims (22)

  1. 発光基板であって、
    アレイ状に配列された複数の発光ユニットを含み、
    各発光ユニットが駆動回路と、複数の発光素子と、駆動電圧端子とを含み、
    前記駆動回路は、第１入力端子と、第２入力端子と、出力端子とを含み、
    前記複数の発光素子は、順次直列に接続されており、前記駆動電圧端子と前記出力端子との間に接続され、
    前記駆動回路は、前記第１入力端子によって受信された第１入力信号と、前記第２入力端子によって受信された第２入力信号とに基づいて、第１期間に前記出力端子を介して中継信号を出力し、第２期間に順次直列に接続された複数の発光素子に前記出力端子を介して駆動信号を供給するように構成される、
    発光基板。
  2. 前記駆動回路は、復調回路、物理層インターフェース回路、データ処理制御回路、パルス幅変調回路、駆動信号生成回路及び中継信号生成回路を含み、
    前記復調回路は、前記第２入力端子及び前記物理層インターフェース回路に電気的に接続されており、前記第２入力信号を復調して通信データを取得し、前記通信データを前記物理層インターフェース回路に送信するように構成され、
    前記物理層インターフェース回路は、さらに前記データ処理制御回路に電気的に接続されており、前記通信データを処理してデータフレームを取得し、前記データフレームを前記データ処理制御回路に送信するように構成され、
    前記データ処理制御回路は、さらに前記第１入力端子、前記パルス幅変調回路及び前記中継信号生成回路に電気的に接続されており、前記データフレームに基づいてパルス幅制御信号を生成し、前記パルス幅制御信号を前記パルス幅変調回路に送信し、前記第１入力信号に基づいて中継制御信号を生成し、前記中継制御信号を前記中継信号生成回路に送信するように構成され、
    前記パルス幅変調回路は、さらに前記駆動信号生成回路に電気的に接続されており、前記パルス幅制御信号に応答してパルス幅変調信号を生成し、前記パルス幅変調信号を前記駆動信号生成回路に送信するように構成され、
    前記駆動信号生成回路は、さらに前記出力端子に電気的に接続されており、前記パルス幅変調信号に応答して前記駆動信号を生成し、前記駆動信号を前記出力端子から出力するように構成され、
    前記中継信号生成回路は、さらに前記出力端子に電気的に接続され、前記中継制御信号に基づいて、前記中継信号を生成し、前記中継信号を前記出力端子から出力するように構成される、
    請求項１に記載の発光基板。
  3. 前記第２入力信号は、電力線キャリア通信信号であり、
    前記電力線キャリア通信信号は、前記通信データに対応する情報を含む、
    請求項２に記載の発光基板。
  4. 複数のアドレスパッチコードをさらに含み、前記複数のアドレスパッチコードは、第１方向に沿って延在し、前記第１入力信号を送信するように構成され、
    前記複数の発光ユニットは、Ｎ行Ｍ列に配列され、複数の群に分けられ、
    群の発光ユニットのそれぞれは、Ｘ行Ｍ列の合計Ｘ＊Ｍ個の発光ユニットを含み、
    前記複数のアドレスパッチコードは、複数の前記群の発光ユニットと１対１で対応し、
    同じ前記群の発光ユニットにおいて、前記Ｘ＊Ｍ個の発光ユニットは、行及び列の分布位置に従って順次番号が付けられ、
    番号１の発光ユニットの駆動回路の第１入力端子は、当該群の発光ユニットに対応するアドレスパッチコードに電気的に接続され、
    番号Ｐの発光ユニットの駆動回路の出力端子は、番号Ｐ＋１の発光ユニットの駆動回路の第１入力端子に電気的に接続され、
    前記番号Ｐ＋１の発光ユニットの駆動回路の第１入力端子は、前記番号Ｐの発光ユニットの前記駆動回路の出力端子によって出力された前記中継信号を前記第１入力信号として受信し、
    Ｎは、０より大きい整数であり、
    Ｍは、０より大きい整数であり、
    ０＜Ｘ≦Ｎ、Ｘは、整数であり、０＜Ｐ＜Ｘ＊ＭかつＰは、整数である、
    請求項１～３のいずれか１項に記載の発光基板。
  5. 同じ前記群の発光ユニットにおいて、前記Ｘ＊Ｍ個の発光ユニットは、Ｚ字型に従って行ごと及び列ごとに順次番号が付けられ、又はＳ字型に従って行ごと及び列ごとに順次番号が付けられる、
    請求項４に記載の発光基板。
  6. 複数の電圧パッチコードをさらに含み、
    前記複数の電圧パッチコードは、前記第１方向に沿って延在しており、前記第２入力信号を送信するように構成され、
    前記複数の電圧パッチコードは、Ｎ行の発光ユニットと１対１で対応し、
    前記駆動回路の前記第２入力端子は、当該駆動回路を含む発光ユニットの所在する行に対応する電圧パッチコードに電気的に接続される、
    請求項４または５に記載の発光基板。
  7. 第２方向に沿って延在する複数のソースアドレス線及び複数のソース電圧線をさらに含み、
    前記複数のソースアドレス線は、前記複数のアドレスパッチコードに１対１で対応して電気的に接続されており、前記第１入力信号を送信するように構成され、
    前記複数のソース電圧線は、前記複数の群の発光ユニットに１対１で対応し、
    各ソース電圧線は、対応する１群の発光ユニットに対応する複数の電圧パッチコードに電気的に接続されており、前記第２入力信号を送信するように構成され、
    前記第１方向は、前記第２方向と交差する、
    請求項６に記載の発光基板。
  8. 前記ソースアドレス線と前記ソース電圧線は、同じ層に位置し、
    前記電圧パッチコードと前記アドレスパッチコードは、同じ層に位置し、
    前記ソースアドレス線と前記アドレスパッチコードは、異なる層に位置する、
    請求項７に記載の発光基板。
  9. 複数の第１テストポイントと、複数の第２テストポイントと、複数の第３テストポイントと、複数の第４テストポイントとをさらに含み、
    前記複数の第１テストポイントは、前記ソースアドレス線及び前記ソース電圧線の前記発光ユニットから離れた端部に位置し、
    前記複数の第２テストポイントは、前記ソースアドレス線と前記アドレスパッチコードとの間の接続部に位置し、前記ソース電圧線と当該ソース電圧線に接続された電圧パッチコードの、前記第１テストポイントに最も遠い電圧パッチコードとの接続部に位置し、
    前記複数の第３テストポイントは、前記電圧パッチコードの両端に位置し、前記アドレスパッチコードの前記発光ユニットから離れた端部に位置し、
    前記複数の第４テストポイントは、前記ソース電圧線と前記電圧パッチコードとの接続部における前記第２テストポイントの位置以外の接続部に位置する、
    請求項７または８に記載の発光基板。
  10. 前記複数のソースアドレス線は、前記第１方向に沿って配列され、前記複数のソースアドレス線の前記第２方向に沿った長さが互いに異なり、
    前記第１方向に沿って最も遠い２つのソースアドレス線のうち、発光基板上に積み重ねられた表示パネルのゲート駆動回路に近いソースアドレス線の長さは、前記ゲート駆動回路に遠いソースアドレス線の長さよりも短く、
    前記複数のソース電圧線は、前記第１方向に沿って配列され、前記複数のソース電圧線の前記第２方向に沿った長さが互いに異なり、
    前記第１方向に沿って最も遠い２つのソース電圧線のうち、前記ゲート駆動回路に近いソース電圧線の長さは、前記ゲート駆動回路に遠いソース電圧線の長さよりも短い、
    請求項７～９のいずれか１項に記載の発光基板。
  11. 前記複数のソースアドレス線は、互いに平行であり、前記第１方向に沿って順次配列された前記複数のソースアドレス線の長さは、単調に変化し、
    前記複数のソース電圧線は、互いに平行であり、前記第１方向に沿って順次配列された前記複数のソース電圧線の長さは、単調に変化する、
    請求項１０に記載の発光基板。
  12. 同じ前記群の発光ユニットに対応するソースアドレス線及びソース電圧線は、隣接して設置されている、
    請求項１０または１１に記載の発光基板。
  13. 前記ソース電圧線は、前記アドレスパッチコードと重ならない、
    請求項１０～１２のいずれか１項に記載の発光基板。
  14. 前記ソースアドレス線と前記ソース電圧線は、複数の列の発光ユニットの隙間に位置する、
    請求項７～１３のいずれか１項に記載の発光基板。
  15. 前記第２方向に沿って延在する複数の第１駆動電圧線及び複数の第１共通電圧線をさらに含み、
    前記第１駆動電圧線は、各発光ユニットの駆動電圧端子に電気的に接続されており、駆動電圧を伝送するように構成され、
    前記駆動回路は、共通電圧端子をさらに含み、
    前記第１共通電圧線は、各発光ユニットの駆動回路の共通電圧端子に電気的に接続されており、共通電圧を伝送するように構成される、
    請求項７～１４のいずれか１項に記載の発光基板。
  16. 前記第１駆動電圧線と前記第１共通電圧線とは、同じ層に位置し、且つ前記ソースアドレス線及び前記ソース電圧線と同じ層に位置する、
    請求項１５に記載の発光基板。
  17. 前記第１方向に沿って延在する複数の第２駆動電圧線及び複数の第２共通電圧線をさらに含み、
    前記第２駆動電圧線は、前記第１駆動電圧線に電気的に接続されかつ格子状の配線を形成し、
    前記第２共通電圧線は、前記第１共通電圧線に電気的に接続されかつ格子状の配線を形成し、
    前記第２駆動電圧線と前記第２共通電圧線は、同じ層に位置し、且つ前記アドレスパッチコード及び前記電圧パッチコードと同じ層に位置する、
    請求項１５または１６に記載の発光基板。
  18. 同じ発光ユニットにおいて、前記複数の発光素子は、アレイ状に配列され、前記駆動回路は、前記複数の発光素子で構成されたアレイの隙間内に配列されている、
    請求項１～１７のいずれか１項に記載の発光基板。
  19. 前記発光素子は、マイクロ発光ダイオードである、
    請求項１～１８のいずれか１項に記載の発光基板。
  20. フレキシブルプリント回路基板をさらに含み、
    前記フレキシブルプリント回路基板は、前記ソースアドレス線及び前記ソース電圧線と重なって電気的に接続され、
    前記第１テストポイントは、前記フレキシブルプリント回路基板の前記発光ユニットから離れた側に位置する、
    請求項９に記載の発光基板。
  21. 表示装置であって、
    表示パネルと、請求項１～２０のいずれか１項に記載の発光基板とを含み、
    前記表示パネルは、表示側と、前記表示側に対向する非表示側とを有し、
    前記発光基板は、バックライトユニットとして前記表示パネルの非表示側に設けられている、
    表示装置。
  22. 請求項１～２０のいずれか１項に記載の発光基板の駆動方法であって、
    前記第１入力信号と前記第２入力信号とを供給し、前記出力端子が前記第１期間に前記中継信号を出力し、前記出力端子が前記第２期間に順次直列に接続された前記複数の発光素子に前記駆動信号を供給することによって、前記複数の発光素子を前記第２期間内に前記駆動信号の作用で発光させるステップを含む、
    発光基板の駆動方法。
JP2021568846A 2020-03-17 2020-03-17 発光基板及びその駆動方法、表示装置 Pending JP2023527096A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/079734 WO2021184202A1 (zh) 2020-03-17 2020-03-17 发光基板及其驱动方法、显示装置

Publications (1)

Publication Number Publication Date
JP2023527096A true JP2023527096A (ja) 2023-06-27

Family

ID=77769664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021568846A Pending JP2023527096A (ja) 2020-03-17 2020-03-17 発光基板及びその駆動方法、表示装置

Country Status (7)

Country Link
US (2) US11651743B2 (ja)
EP (1) EP4123631A4 (ja)
JP (1) JP2023527096A (ja)
KR (1) KR20220155181A (ja)
CN (1) CN113748453B (ja)
TW (1) TWI767473B (ja)
WO (1) WO2021184202A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115084185A (zh) * 2022-07-15 2022-09-20 Tcl华星光电技术有限公司 发光基板及显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100798309B1 (ko) * 2001-06-22 2008-01-28 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기 엘이디 구동회로
US20030095086A1 (en) 2001-09-21 2003-05-22 Juergen Neuhaeusler Circuit configuration for driving a set of at least one light-emitting diode
JP3764868B2 (ja) * 2001-12-28 2006-04-12 シャープ株式会社 Ｌｅｄディスプレイ装置
GB0209502D0 (en) * 2002-04-25 2002-06-05 Cambridge Display Tech Ltd Display driver circuits
JP3715967B2 (ja) * 2002-06-26 2005-11-16 キヤノン株式会社 駆動装置及び駆動回路及び画像表示装置
GB0301623D0 (en) * 2003-01-24 2003-02-26 Koninkl Philips Electronics Nv Electroluminescent display devices
EP1869658A1 (en) * 2005-04-04 2007-12-26 Koninklijke Philips Electronics N.V. A led display system
CN100553391C (zh) 2006-03-15 2009-10-21 宏齐科技股份有限公司 发光二极管驱动电路及串联式发光二极管发光系统
KR100966374B1 (ko) * 2007-08-27 2010-07-01 삼성엘이디 주식회사 백색 ｌｅｄ를 이용한 면광원 및 이를 구비한 ｌｃｄ백라이트 유닛
US8773336B2 (en) * 2008-09-05 2014-07-08 Ketra, Inc. Illumination devices and related systems and methods
KR101020728B1 (ko) 2009-06-08 2011-03-09 엘지이노텍 주식회사 발광 다이오드 구동 장치
US8289664B2 (en) * 2010-03-08 2012-10-16 Pass & Seymour, Inc. Protective device for an electrical supply facility
ES2386657B1 (es) 2011-01-27 2013-07-05 Senia Technologies, S.L. Pantalla de video de led's.
JP5939930B2 (ja) * 2011-09-21 2016-06-22 キヤノン株式会社 光源装置
KR20130049555A (ko) * 2011-11-04 2013-05-14 삼성전자주식회사 Ｌｅｄ 구동 장치, ｌｅｄ구동 방법 및 이를 적용한 디스플레이 장치
CN103268751B (zh) * 2013-05-09 2015-10-21 深圳市明微电子股份有限公司 一种led显示装置的地址编码写入方法及系统
CN103646631B (zh) * 2013-12-25 2015-12-09 开源集成电路(苏州)有限公司 一种译码器、译码器系统和led显示屏控制系统
CN104347034A (zh) 2014-11-20 2015-02-11 无锡科思电子科技有限公司 一种双电源led显示屏驱动电路
CN105741749B (zh) 2014-12-08 2019-03-12 上海和辉光电有限公司 一种发光控制信号驱动电路以及有源矩阵式显示面板
CN104570418B (zh) * 2014-12-23 2018-05-11 上海天马微电子有限公司 一种液晶电子窗帘及其驱动方法
US10223962B2 (en) * 2016-03-21 2019-03-05 X-Celeprint Limited Display with fused LEDs
CN107331685B (zh) * 2017-06-28 2020-06-12 上海天马微电子有限公司 一种显示面板及其制造方法、显示装置
CN109036295B (zh) * 2018-08-09 2020-10-30 京东方科技集团股份有限公司 图像显示处理方法及装置、显示装置及存储介质
CN109801568A (zh) 2019-03-26 2019-05-24 大连集思特科技有限公司 一种led级联式透明显示屏

Also Published As

Publication number Publication date
EP4123631A4 (en) 2023-02-01
TWI767473B (zh) 2022-06-11
US11881184B2 (en) 2024-01-23
WO2021184202A1 (zh) 2021-09-23
CN113748453B (zh) 2024-01-26
CN113748453A (zh) 2021-12-03
KR20220155181A (ko) 2022-11-22
US20230215393A1 (en) 2023-07-06
TW202137175A (zh) 2021-10-01
US20220319452A1 (en) 2022-10-06
US11651743B2 (en) 2023-05-16
EP4123631A1 (en) 2023-01-25

Similar Documents

Publication Publication Date Title
CN113805378B (zh) 发光基板及显示装置
CN114725081A (zh) 背光源的显示方法及装置
CN111599306A (zh) 一种led显示单元及led显示屏
US11881184B2 (en) Light emitting substrate, method of driving light emitting substrate, and display device
WO2022104752A1 (zh) 发光基板及显示装置
WO2021003716A1 (zh) 显示基板及其制造方法、显示面板、显示装置
KR20190004608A (ko) 디스플레이 장치 및 그 구동 방법
WO2022110238A1 (zh) 发光基板及显示装置
WO2023065745A1 (zh) 驱动芯片、驱动芯片组件及显示装置
WO2021147000A1 (zh) 发光基板及显示装置
EP4105920A1 (en) Display device using semiconductor light-emitting element
CN218182216U (zh) 一种Mini-LED背光板
WO2022147791A1 (zh) 阵列基板、其驱动方法及显示装置
US20230246152A1 (en) Light-emitting panel, display device, and backlight module
WO2023028793A1 (zh) 发光基板及显示装置
CN212967706U (zh) 一种led显示单元及显示装置
US20230306897A1 (en) Display apparatus
CN112735344B (zh) 一种背光模组和显示装置
WO2024011508A1 (zh) 驱动芯片、发光基板及其测试方法、显示装置
EP4294156A1 (en) Light-emitting substrate and display apparatus
KR20200077298A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 영상처리 방법
KR20020085639A (ko) 유기 이엘소자 패널과 구동 아이씨 패널의 모듈 형성 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240402