CN103646631B - 一种译码器、译码器系统和led显示屏控制系统 - Google Patents

Abstract

本申请公开了一种译码器、译码器系统和LED显示屏控制系统。所述译码器包括：同步信号输入端，低位地址输入端，同步信号输出端。当采用本申请提供的译码器作为LED显示器提供电压信号时，将同步信号通过上级译码器的同步信号输出端传送到下级设备的同步信号输入端，从而简化译码器的连接，减少地址线的数量，从而使由本申请提供的译码器的连接关系简单且制造成本较低。

Description

一种译码器、译码器系统和LED显示屏控制系统

技术领域

本申请涉及电路控制领域技术领域，更具体地说，涉及一种译码器、译码器系统和LED显示屏控制系统。

背景技术

传统的LED显示屏可以分为动态显示模式和静态显示模式两种，在动态显示模式中，LED显示屏中的LED一般采用矩阵结构进行连接，比如现有技术中的一种8*16动态显示LED的矩阵结构中，行线Y7-Y0为连接LED显示屏的电压源，列线OUT0-OUT15为LED显示屏的电流源，在行线和列线之间串连LED灯。

现有技术中行线电压源Y7-Y0的输出信号一般通过单元板进行控制，所述单元板由译码器和MOS管组成，单元板中的译码器作为行线电压源为LED显示屏提供电压信号。由于随着LED显示屏的扫描行数越来越多，例如8线扫描，16线扫描，32线扫描等，译码器的输入地址线也越来越多，比如现有技术中用于控制32线扫描的LED显示屏的行线电压源的译码器结构中，在LED显示屏的线扫描行数增加的同时，译码器的输入地址线的数量也在增加，同时需要的地址线的驱动也越来越多，从而导致单元板的复杂度和成本增加。

发明内容

有鉴于此，本申请提供一种译码器、译码器系统和LED显示屏控制系统以降低单元板的复杂程度和成本。

为了实现上述目的，现提出的方案如下：

一种译码器，包括：

同步信号输入端，用于获取上级设备的同步信号；

低位地址输入端，用于获取所述译码器的低位地址；

同步信号输出端，用于当所述译码器完成行数扫描后向与之相连的后级译码器输出同步信号。

优选的，上述译码器中：

所述同步信号为译码器的高位地址。

优选的，上述译码器中的，所述低位地址输入端包括：

第一至第N低位地址输入端，所述译码器用于依据所述第一至第N低位地址输入端获取到的绝对地址控制译码器的设备输出端的输出，其中N为不小于2的整数。

优选的，上述译码器中，所述N为2，所述译码器的设备输出端的数量为8。

一种译码器系统，包括：第一至第M译码器，M为所述译码器系统中译码器的个数，其中所述第一至第M译码器为上述任意一项中的译码器，并且所述第一至第M译码器依次串联，具体的上级译码器的同步信号输出端与下级设备的同步信号输入端相连；

其中，所述第一译码器检测到获取的同步信号处于下降沿时，依据所述第一译码器所占用的周期和低位地址输出行扫描，控制所述第一译码器的设备输出端的输出控制信号；

第一译码器的行扫描完成后，输出同步信号至后级译码器；

后级译码器延时固定个时钟周期，依据所述后级译码器所占用的周期和低位地址输出行扫描，控制所述后级译码器的设备输出端的输出信号；

后级译码器的行扫描完成后，输出同步信号至与之相连的后级译码器；

直至第M译码器获取到所述同步信号为止。

优选的，上述译码器系统中，每个译码器的设备输出端的数量可以相同也可以不同。

优选的，上述译码器系统中，包括：

所述M为4，所述译码器的设备输出端口数量均为8，其中第二译码器延时时钟周期的个数为4，第三译码器延时时钟周期的个数为8，第四译码器延时时钟周期的个数为12。

优选的，上述译码器系统中，包括：第X译码器的延时时钟周期的个数为第X译码器之前所有的译码器的设备输出端口数量之和除以2，其中，X∈{2，3，4，……，M}。

优选的，上述译码器系统中，所述各个译码器之间通过总线相连。

一种LED显示屏控制系统，包括：

上述权利要求5-8任意一项中的译码器系统；

系统时钟控制器，用于输出低位地址；

同步信号发生器，用于向第一译码器输出同步信号；

LED显示屏。

从上述的技术方案可以看出，当采用本申请提供的译码器作为LED显示器提供电压信号时，将同步信号通过上级译码器的同步信号输出端传送到下级设备的同步信号输入端，从而简化译码器的连接，减少地址线的数量，从而使由本申请提供的译码器的连接关系简单且制造成本较低。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例公开的一种译码器的结构图；

图2为本申请实施例公开的一种译码器系统的结构图；

图3为本申请另一实施例公开的一种译码器系统的结构图；

图4为本申请实施例公开的一种LED显示屏控制系统。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

针对于现有技术中动态LED的行电压源而言，受发热和芯片面积约束，没课芯片能够输出的行电压源的设备输出端的数量有限，如果需要多线扫描，则必须要多个译码器芯片一起使用，没个译码器芯片负责一定地址范围的行线输出，由于译码器芯片的行电压源的地址不同，则必须对每个译码器芯片进行地址定位，而这些定位地址也要占用管脚，增加了译码器芯片的成本，同时每增加一个管脚，生产组装成本也相应增加。

有鉴于此，本申请提供一种译码器、译码器系统和LED显示屏控制系统。

图1为本申请公开的译码器的结构图。

参见图1，本申请提供的所述译码器包括：

设备输出端Y[(k-1):0]，用于输出控制控制信号控制与之相连设备，其中K为所述译码器驱动的输出个数；

同步信号输入端AX，用于获取上级设备的同步信号；

低位地址输入端A0，用于获取所述译码器的低位地址；

同步信号输出端AY，用于当所述译码器完成行数扫描后向与之相连的后级译码器输出同步信号。

当应用本申请的提供的译码器时，多个译码器相互串联，具体的，下级译码器的同步信号输入端与上级译码器的同步信号输出端相连，所述译码器的同步信号输入端AX用于获取同步信号，当所述译码器检测到同步信号输入端获取的同步信号处于下降沿时，所述译码器开始工作，输出行扫描，由低位地址输入端获取到的译码器的低位地址控制设备输出端Y[(k-1):0]的输出，当译码器完成行扫描后由同步信号输出端向下级设备的同步信号输入端输出同步信号。

可见，本申请提供的所述译码器采用同步输出，当采用本申请提供的译码器为LED显示器提供电压信号时，将同步信号通过上级译码器的同步信号输出端传送到下级设备的同步信号输入端，从而简化译码器的连接，减少地址线的数量，从而使由本申请提供的译码器的连接关系简单且制造成本较低。

可以理解的是，本申请上述实施例中的所述同步信号输入端获取的同步信号可以包括译码器的高位地址。

可以理解的是，所述低位地址输入端获取的译码器的低位地址可以为外部时钟控制器发出的系统时钟信号，并且所述系统时钟信号可以包括多个，所以与之对应的地址输入端也为多个，即上述实施例中的所述低位地址输入端可以包括第一至第N低位地址输入端，所述译码器用于依据所述第一至第N低位地址输入端获取到的绝对地址控制译码器的设备输出端的输出，其中N为不小于2的整数。

可以理解的是上述实施例中的N可以为2，所述低位地址输入端可以包括第一至第二低位地址输入端，采用同步信号定义译码器的高位地址，采用第一低位地址和第二低位地址直接定义低位地址。

当然上述实施例中的所述译码器设备的设备输出端的数量可以依据人为需要而设定，例如上述实施例中的所述译码器的设备输出端的数量可以为8个。

对应于上述本申请实施例中提供的译码器，本申请还提供了一种译码器系统，应用于LED显示屏控制系统中的单元板中。

图2为本申请提供的译码器系统的结构图。

参见图2，本申请提供的译码器系统可以包括：第一至第M译码器I1-IM，M为所述译码器系统中译码器的个数，其中所述第一至第M译码器I1-IM包括本申请上述实施例公开的任意一项译码器，并且所述第一至第M译码器I1-IM依次串联，具体的上级译码器的同步信号输出端与下级设备的同步信号输入端相连；

其中，所述第一译码器I1检测到同步信号输入端AX获取的同步信号A[X]处于下降沿时，依据所述第一译码器I1所占用的周期数(K)和低位地址A[0]输出行扫描，控制所述第一译码器I1的设备输出端Y[K-1:0]的输出控制信号；

当第一译码器I1的行扫描完成后，即所有的设备控制终端全部扫描并控制完毕后，输出同步信号A[X]的同步信号AX[1]至与之相连的后级译码器I2；

后级译码器I2延时固定个时钟周期，依据所述后级译码器I2所占用的周期和低位地址A[0]输出行扫描，控制所述后级译码器I2的设备输出端Y[K-1:0]的输出信号；

后级译码器I2的行扫描完成后，输出同步信号AX[2]至与之相连的后级译码器I3；

依据上述动作顺序执行，直至第M译码器IM获取到所述同步信号为止。

可以理解的是，本申请上述实施例中的译码器系统中的各个译码器的设备输出端的数量可以相同也可以不同，可以依据用户需要的扫描行数而自行设定。例如当所需要的扫描行数为24时，则可以选择3个设备输出端的数量为8的译码器组成所述译码器系统，也可以选择2个设备输出端的数量为8的译码器、2个设备输出端的数量为4的译码器组成所述译码器系统。

可以理解的是，所述同步信号A[X]、上下级译码器之间的同步信号和低位地址A0通过总线传输。

参见图3，图3为本申请另一实施例公开的译码器系统的结构图。

参见图3本申请上述实施例中所述译码器的数量M可以为4，所述译码器的设备输出端口数量均为8，其中第二译码器延时时钟周期的个数为4，第三译码器延时时钟周期的个数为8，第四译码器延时时钟周期的个数为12。

可以理解的是，对应于上述译码器系统，本申请还提供了一种LED显示屏控制系统。

图4为本申请提供的一种LED显示屏控制系统。

参见图4，本申请中的LED显示屏控制系统包括：

本申请上述任意一项实施例公开的译码器系统1，用于为LED显示屏提供电压源；

系统时钟控制器2，用于输出低位地址；

同步信号发生器3，用于向第一译码器输出同步信号；

LED显示屏4。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种译码器，其特征在于，包括：

同步信号输入端，用于获取上级设备的同步信号；

低位地址输入端，用于获取所述译码器的低位地址；

同步信号输出端，用于当所述译码器完成行数扫描后向与之相连的后级译码器输出同步信号。

2.根据权利要求1中的译码器，其特征在于，包括：

所述同步信号为译码器的高位地址。

3.根据权利要求1中的译码器，其特征在于，所述低位地址输入端包括：

第一至第N低位地址输入端，所述译码器用于依据所述第一至第N低位地址输入端获取到的绝对地址控制译码器的设备输出端的输出，其中N为不小于2的整数。

4.根据权利要求3中的译码器，其特征在于，所述N为2，所述译码器的设备输出端的数量为8。

5.一种译码器系统，其特征在于，包括：第一至第M译码器，M为所述译码器系统中译码器的个数，其中所述第一至第M译码器为上述权利要求1-3任意一项中的译码器，并且所述第一至第M译码器依次串联，具体的，上级译码器的同步信号输出端与下级设备的同步信号输入端相连；

其中，所述第一译码器检测到获取的同步信号处于下降沿时，依据所述第一译码器所占用的周期和低位地址输出行扫描，控制所述第一译码器的设备输出端的输出控制信号；

第一译码器的行扫描完成后，输出同步信号至后级译码器；

后级译码器延时固定个时钟周期，依据所述后级译码器所占用的周期和低位地址输出行扫描，控制所述后级译码器的设备输出端的输出信号；

后级译码器的行扫描完成后，输出同步信号至与之相连的后级译码器；

直至第M译码器获取到所述同步信号为止。

6.根据权利要求5中的所述译码器系统，其特征在于，每个译码器的设备输出端的数量可以相同也可以不同。

7.根据权利要求5中的所述译码器系统，其特征在于，包括：

所述M为4，所述译码器的设备输出端口数量均为8，其中第二译码器延时时钟周期的个数为4，第三译码器延时时钟周期的个数为8，第四译码器延时时钟周期的个数为12。

8.根据权利要求5中的所述译码器系统，其特征在于，包括：第X译码器的延时时钟周期的个数为第X译码器之前所有的译码器的设备输出端口数量之和除以2，其中，X∈{2，3，4，……，M}。

9.根据权利要求5中的所述译码器系统，其特征在于，包括：

所述各个译码器之间通过总线相连。

10.一种LED显示屏控制系统，其特征在于，包括：

上述权利要求5-8任意一项中的译码器系统；

系统时钟控制器，用于输出低位地址；

同步信号发生器，用于向第一译码器输出同步信号；

LED显示屏。