TWI744478B - 磁性記憶元件、磁性記憶裝置、電子機器、及磁性記憶元件之製造方法 - Google Patents

磁性記憶元件、磁性記憶裝置、電子機器、及磁性記憶元件之製造方法 Download PDF

Info

Publication number
TWI744478B
TWI744478B TW107104612A TW107104612A TWI744478B TW I744478 B TWI744478 B TW I744478B TW 107104612 A TW107104612 A TW 107104612A TW 107104612 A TW107104612 A TW 107104612A TW I744478 B TWI744478 B TW I744478B
Authority
TW
Taiwan
Prior art keywords
layer
tunnel junction
memory
magnetic memory
magnetic
Prior art date
Application number
TW107104612A
Other languages
English (en)
Other versions
TW201841157A (zh
Inventor
內田裕行
細見政功
大森広之
別所和宏
肥後豊
佐藤陽
長谷基
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW201841157A publication Critical patent/TW201841157A/zh
Application granted granted Critical
Publication of TWI744478B publication Critical patent/TWI744478B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

[課題] 提供以較為單純的結構來記憶多值資訊的磁性記憶元件、磁性記憶裝置、及電子機器。 　　[解決手段] 一種磁性記憶元件，具備：複數個穿隧接合元件，係彼此被電性並聯連接，且分別含有：磁化方向為固定的參照層、磁化方向為可反轉的記憶層、及被夾持在前記參照層與前記記憶層之間的絕緣體層；前記複數個穿隧接合元件係具有彼此相同的膜構成，前記膜構成之各層係以彼此相同的材料及膜厚而被形成，將前記複數個穿隧接合元件在層積方向上予以切斷而成的剖面形狀之每一者，係為含有彼此平行之上邊及下邊的多角形狀，前記下邊對前記上邊之比值，係隨每一前記複數個穿隧接合元件而彼此互異。

Description

磁性記憶元件、磁性記憶裝置、電子機器、及磁性記憶元件之製造方法
本揭露係有關於磁性記憶元件、磁性記憶裝置、電子機器、及磁性記憶元件之製造方法。
近年來，隨著各種資訊機器的性能提升，針對各種資訊機器中所被內建的記憶裝置也朝向高集縮化、高速化、及低耗電化邁進。因此，使用半導體的記憶元件正朝高性能化邁進。
例如，作為大容量檔案記憶體，取代硬碟機裝置，快閃記憶體正邁向普及。又，作為程式碼儲存體或工作記憶體，取代NOR型快閃記憶體、及DRAM(Dynamic Random Access Memory)，FeRAM(Ferroelectric Random Access Memory)、PCRAM(Phase-Change Random Access Memory)、及MRAM(Magnetic Random Access Memory)等之各式各樣類型的記憶元件之開發，正在邁進。
尤其是，隨著磁性體的磁化方向而記憶資訊的MRAM，係可高速動作，同時，可幾乎無限次的改寫，因此作為程式碼儲存體或工作記憶體用之記憶元件而正受到矚目。
但是，藉由從配線所產生的電流磁場而使磁化反轉的MRAM，係由於磁化反轉的效率較低，因此在低耗電化及大容量化上存在課題。因此，藉由使用自旋力矩磁化反轉，不使用電流磁場就能使其發生磁化反轉的STT-MRAM(Spin Transfer Torque-Magnetic Random Access Memory)，正受到矚目。
通過了磁化方向為固定之磁性層的自旋偏極電子，係在進入磁化方向為自由之磁性層之際，會對所進入的磁性層的磁化方向，施予力矩。在STT-MRAM中，藉由使用自旋偏極電子所致之力矩，以使磁性層的磁化方向反轉。此種STT-MRAM，係可使記憶胞的結構單純化，且記憶胞的體積越小，磁性層之磁化反轉所必須的電流量就可越小。因此，STT-MRAM係被期待作為可低耗電化及大容量化的非揮發記憶體。
此處，作為使STT-MRAM之記憶密度更加提高的方法，研討了將各記憶胞中被記憶的資訊予以多值化。
例如，在下記的專利文獻1中係揭露，將2個穿隧接合元件(亦稱MTJ(Magnetic Tunnel Junction)元件)予以層積，並做電性串聯連接，以使所被記憶的資訊多值化的磁性記憶元件。 [先前技術文獻] [專利文獻]
[專利文獻1] 日本特開2005-31829號公報
[發明所欲解決之課題]
可是，在專利文獻1所揭露的技術中，將磁性記憶元件中所被記憶之資訊加以改寫之際所必須的施加電壓，會是各穿隧接合元件的磁化反轉電壓的和。因此，專利文獻1中所揭露的磁性記憶元件，係難以低耗電化。又，在專利文獻1中所揭露的磁性記憶元件中，由於結構係會多層化、複雜化，因此有可能導致信賴性降低。
於是，在本揭露中係提出一種，以較單純的結構就能記憶多值資訊的，新穎且改良過的磁性記憶元件、磁性記憶裝置、電子機器、及磁性記憶元件之製造方法。 [用以解決課題之手段]
若依據本揭露，則可提供一種磁性記憶元件，具備：複數個穿隧接合元件，係彼此被電性並聯連接，且分別含有：磁化方向為固定的參照層、磁化方向為可反轉的記憶層、及被夾持在前記參照層與前記記憶層之間的絕緣體層；前記複數個穿隧接合元件係具有彼此相同的膜構成，前記膜構成之各層係以彼此相同的材料及膜厚而被形成，將前記複數個穿隧接合元件在層積方向上予以切斷而成的剖面形狀之每一者，係為含有彼此平行之上邊及下邊的多角形狀，前記下邊對前記上邊之比值，係隨每一前記複數個穿隧接合元件而彼此互異。
若依據本揭露，則可提供一種磁性記憶裝置，係將磁性記憶元件做複數排列成陣列狀所成，其中，前記磁性記憶元件係為，具備：複數個穿隧接合元件，係彼此被電性並聯連接，且分別含有：磁化方向為固定的參照層、磁化方向為可反轉的記憶層、及被夾持在前記參照層與前記記憶層之間的絕緣體層；前記複數個穿隧接合元件係具有彼此相同的膜構成，前記膜構成之各層係以彼此相同的材料及膜厚而被形成，將前記複數個穿隧接合元件在層積方向上予以切斷而成的剖面形狀之每一者，係為含有彼此平行之上邊及下邊的多角形狀，前記下邊對前記上邊之比值，係隨每一前記複數個穿隧接合元件而彼此互異。
若依據本揭露，則可提供一種電子機器，其係具備：磁性記憶部，係將磁性記憶元件做複數排列成陣列狀所成，其中，前記磁性記憶元件係為，具備：複數個穿隧接合元件，係彼此被電性並聯連接，且分別含有：磁化方向為固定的參照層、磁化方向為可反轉的記憶層、及被夾持在前記參照層與前記記憶層之間的絕緣體層；前記複數個穿隧接合元件係具有彼此相同的膜構成，前記膜構成之各層係以彼此相同的材料及膜厚而被形成，將前記複數個穿隧接合元件在層積方向上予以切斷而成的剖面形狀之每一者，係為含有彼此平行之上邊及下邊的多角形狀，前記下邊對前記上邊之比值，係隨每一前記複數個穿隧接合元件而彼此互異；和演算處理部，係基於前記磁性記憶部中所記憶的資訊，來執行資訊處理。
又，若依據本揭露，則可提供一種磁性記憶元件之製造方法，其係含有：形成含有：磁化方向為固定的參照層、磁化方向為可反轉的記憶層、及被夾持在前記參照層與前記記憶層之間的絕緣體層的層積體之工程；將前記層積體藉由蝕刻而予以分斷，形成複數個穿隧接合元件之工程；和將前記複數個穿隧接合元件之至少任一者予以蝕刻，以使已蝕刻的前記穿隧接合元件之至少前記記憶層之形狀改變之工程；和將前記複數個穿隧接合元件做電性並聯連接之工程。
若依據本揭露，則藉由使得已被電性並聯連接的複數個穿隧接合元件的層積方向的剖面形狀為彼此互異，就可使得每個記憶層的磁化方向的反轉電壓有所不同。 [發明效果]
如以上說明，若依據本揭露，則可提供以較為單純的結構來記憶多值資訊的磁性記憶元件、磁性記憶裝置、及電子機器。
此外，上記效果並不一定是限定性的，亦可連同上記效果、或取代上記效果，而達成本說明書所揭露之效果、或根據本說明書所能掌握的其他效果。
以下，一邊參照添附圖式，一邊詳細說明本揭露的理想實施形態。此外，於本說明書及圖式中，關於實質上具有同一機能構成的構成要素，係標示同一符號而省略重複說明。又，在本說明書中，是將基板等往支持體的層積方向視為上方向來呈現。
此外，說明是按照以下順序進行。 1.本揭露的背景技術 　　1.1.STT-MRAM的概要 　　1.2.STT-MRAM的構成 　　1.3.STT-MRAM的動作 2.磁性記憶元件的結構 　　2.1.磁性記憶元件的構成 　　2.2.具體例 3.磁性記憶元件之製造方法 4.實施例 5.磁性記憶元件的適用例 　　5.1.電子機器的外觀例 　　5.2.電子機器的構成例
＜1.本揭露的背景技術＞ 　　首先說明本揭露的背景技術。
(1.1.STT-MRAM的概要) 　　非揮發性的半導體記憶元件，係以快閃記憶體為代表而顯著地進步，正以淘汰HDD(Hard Disk Drive)裝置等之半導體記憶元件以外之記憶裝置的趨勢而進行開發。又，非揮發性的半導體記憶元件所成之記憶裝置，係除了資料儲存體以外，往用來記憶程式及演算參數等的程式碼儲存體、及用來暫時記憶程式執行時會做適宜變化之參數等的工作記憶體之發展，也正被探討。
作為非揮發性的半導體記憶元件之具體例係可舉出例如：NOR型或NAND型快閃記憶體。又，其他還有，藉由強介電體之殘留分極而記憶資訊的FeRAM、以相變化膜之相狀態來記憶資訊的PCRAM、及藉由磁性體的磁化方向而記憶資訊的MRAM等，也正被探討。
尤其是，MRAM係藉由磁性體的磁化方向來記憶資訊，因此資訊的改寫係可高速、且幾乎無限制地進行。因此，MRAM的開發係特別積極地進展中，在產業自動化機器及飛航機等之領域中，已經有一部分達到實用化。
但是，在MRAM之中，關於藉由從配線所產生的電流磁場而使磁性體之磁化做反轉的MRAM，係由於其磁化反轉之方法，而導致難以降低消耗電力、及大容量化。這是因為，為了產生足以使磁性體之磁化反轉之強度的電流磁場，需要數mA左右的電流，而導致寫入時的消耗電力增加。又，用來產生電流磁場所需的配線必須要隨每一磁性記憶元件而準備，因此磁性記憶元件的小型化係有極限。
於是，藉由使用來自配線之電流磁場以外之方法來使磁性體的磁化方向可以反轉的MRAM，正被探討。具體而言，使用自旋力矩磁化反轉，而使磁性體之磁化做反轉的MRAM，正被探討。
所謂自旋力矩磁化反轉，係通過了具有被固定成所定方向的磁化方向之磁性體的自旋偏極電子，在進入其他磁性體之際，會對所進入的磁性體的磁化方向施予力矩，是利用這點的磁化反轉方法。若依據該方法，則通過閾值以上之電流(亦即自旋偏極電子)，被施予閾值以上之力矩的磁性體的磁化方向，係會反轉成與所被施予之力矩平行的方向。此外，對磁性體的磁化方向所施予的力矩之方向，係藉由變更往磁性體通過的電流之極性，就可加以控制。
此處，為了產生自旋力矩磁化反轉所必須的電流之絕對值，若為0.1μm左右之大小的磁性記憶元件則大約是1mA以下，且磁性記憶元件的體積越小就越為減少。因此，使用到自旋力矩磁化反轉的MRAM(亦稱為STT-MRAM)，係可使得寫入時所必須之電流變得較小，因此可在低消耗電力下進行動作。又，在STT-MRAM中，由於不需要用來產生電流磁場的字組線等之配線，因此可使磁性記憶元件更加小型化，藉此而可實現更進一步的大容量化。
如以上說明，STT-MRAM係具備資訊的改寫係可高速且幾乎無限制地進行的此一MRAM之特性，同時可低耗電化及大容量化，因此被視為高性能之非揮發性的半導體記憶元件而受到很大的矚目。
(1.2.STT-MRAM的基本構成) 　　接著，參照圖1，說明STT-MRAM中所被使用之磁性記憶元件。圖1係STT-MRAM中所被使用之磁性記憶元件1之層積結構的模式性說明用剖面圖。
如圖1所示，STT-MRAM中所被使用之磁性記憶元件1係具備：基底層2、被設在基底層2之上的磁化固定層3C、被設在磁化固定層3C之上的磁化耦合層3B、被設在磁化耦合層3B之上的參照層3A、被設在參照層3A之上的絕緣體層4、被設在絕緣體層4之上的記憶層5、被設在記憶層5之上的間隙層6。
基底層2，係控制被層積在基底層2之上的磁化固定層3C之結晶配向性。例如，基底層2係亦可為，以與磁化固定層3C的結晶配向性或磁氣異方性略一致的材料，而被形成。又，基底層2是以金屬材料而被形成的情況下，基底層2係亦可作為磁性記憶元件1的下部電極而發揮機能。
磁化固定層3C，係以含有強磁性體材料的磁性體而被形成，被設在基底層2之上。磁化固定層3C，係具有被固定成所定方向(例如圖1中係為下方)的磁化方向，藉由隔著磁化耦合層3B而與參照層3A做磁性耦合，以抵銷來自參照層3A的洩漏磁場。具體而言，磁化固定層3C係亦可以具有磁化方向是被固定成膜面之垂直方向之磁矩的強磁性體，而被構成。此外，磁化固定層3C的磁化方向，係相對於膜面之垂直方向，可為朝上(朝向間隙層6側之方向)，也可為朝下(朝向基底層2側之方向)。
磁化耦合層3B，係由非磁性體材料所形成，被夾持在磁化固定層3C與參照層3A之間而被設置。磁化耦合層3B，係藉由使磁化固定層3C與參照層3A做磁性耦合，以使參照層3A的磁化方向變為穩定，可提升參照層3A的磁化方向的保持特性。磁化耦合層3B係亦可由例如：Cr、Cu、Ru、Re、Rh、Os、或Ir等之非磁性之金屬材料所形成。
參照層3A，係以含有強磁性體材料的磁性體而被形成，係在磁化固定層3C之上隔著磁化耦合層3B而被設置。參照層3A，係具有與磁化固定層3C的磁化方向反平行的固定的磁化方向(例如圖1中係為朝上)，是作為相對於記憶層5中所被保持的磁化方向的基準而發揮機能。參照層3A，係隔著磁化耦合層3B而與磁化固定層3C做磁性耦合，因此可提升磁化方向的保持特性。
如此使用到磁性耦合的磁化固定層3C、磁化耦合層3B、及參照層3A所成之結構，係亦被稱為例如層積鐵銷結構。又，磁化固定層3C、磁化耦合層3B、及參照層3A所成之層積鐵銷結構是相對於記憶層5而被設在下側(亦即基底層2側)的結構，係亦被稱為底銷結構；層積鐵銷結構是相對於記憶層5而被設在上側(亦即間隙層62側)的結構，係亦被稱為頂銷結構。磁性記憶元件1係可為底銷結構、或頂銷結構之任一種結構皆可。
絕緣體層4，係由非磁性體材料所形成，被夾持在參照層3A、與記憶層5之間而被設置。絕緣體層4，係藉由被參照層3A及記憶層5所夾持，而形成可發揮穿隧磁阻(Tunenl Magneto Resistance：TMR)效應的穿隧接合元件。
穿隧接合元件，係透過通過絕緣體層4的自旋偏極電子，而在記憶層5與參照層3A之間進行自旋力矩之授受，藉此可使記憶層5的磁化方向做反轉。又，穿隧接合元件，係基於記憶層5及參照層3A之各自的磁化方向是平行、或是反平行，而藉由磁阻效果，就可使得絕緣體層4的電阻改變。藉此，磁性記憶元件1係藉由測定參照層3A、與記憶層5之間的電阻，就能偵測記憶層5的磁化方向(亦即已被記憶之資訊)。
如此的絕緣體層4係可使用例如：MgO、Al2 O3 、AlN、SiO2 、Bi2 O3 、MgF2 、CaF、SrTiO2 、AlLaO3 、或Al-N-O等之各種絕緣體、介電體、或半導體來形成。又，絕緣體層4是以MgO來形成的情況下，可使磁阻變化率(亦即MR比)變得較高。穿隧接合元件之MR比較高的情況下，由於可以提升自旋偏極電子的注入效率，因此可減低記憶層5之磁化反轉時所必須的電流密度。
此外，絕緣體層4係亦可以金屬材料來構成。此情況下，磁性記憶元件1，係不是藉由穿隧磁阻效果，而是改為藉由巨大磁阻(Giant Magneto Resistance：GMR)效應，而可使其產生自旋偏極電子之注入、及電阻變化。
記憶層5，係以含有強磁性體材料的磁性體而被形成，被設在絕緣體層4之上。又，記憶層5的磁化方向係被設成，可變化成與參照層3A的磁化方向平行或反平行之任一者。藉此，磁性記憶元件1，係可藉由記憶層5的磁化方向、與參照層3A的磁化方向的相對角度，來記憶資訊。具體而言，記憶層5，其磁化容易軸是朝向膜面之垂直方向，亦可由具有磁化方向可自由變化之磁矩的強磁性體所構成。此外，記憶層5，係亦可用單層來形成，也可用絕緣體層與磁性層之層積體來形成，也可用氧化物層與磁性層之層積體來形成。
作為構成磁化固定層3C、參照層3A、及記憶層5的強磁性體材料係可使用例如Co-Fe-B。
磁化固定層3C、及參照層3A，係作為磁性記憶元件1中所被記憶之資訊的基準，因此是被形成為，不會隨著資訊的寫入或讀出而改變磁化方向。但是，磁化固定層3C、及參照層3A，其磁化方向並不需要完全被固定。例如，磁化固定層3C、及參照層3A，係只要藉由加大保磁力、加厚膜厚、或加大磁性阻尼常數，使其比記憶層5還難改變磁化方向即可。又，磁化固定層3C、及參照層3A，係亦可藉由與由PtMn或IrMn等所構成之反強磁性體層接觸，而被固定磁化方向。
記憶層5係亦可被形成為，在資訊的寫入等時候，記憶層5所受到的實效性反磁場之大小，會小於飽和磁化量Ms。例如，記憶層5是以Co-Fe-B組成之強磁性體材料來形成，使得記憶層5所受到的實效性反磁場之大小小於飽和磁化量Ms，藉此可使記憶層5的磁化方向，朝向膜面之垂直方向。如此情況下，磁性記憶元件1，係被構成為垂直磁化型STT-MRAM，因此可減低使記憶層5的磁化方向反轉所需的電流值，而可減低消耗電力。
間隙層6，係作為磁性記憶元件1的保護層而發揮機能。又，間隙層6是以金屬材料而被形成的情況下，間隙層6係亦可作為磁性記憶元件1的上部電極而發揮機能。
具備如此層積結構的磁性記憶元件1，係可藉由記憶層5的磁化方向、與參照層3A的磁化方向的相對角度，來規定資訊的「0」或「1」，因此可記憶資訊。
此外，於上記的磁性記憶元件1中，磁化固定層3C、參照層3A、及記憶層5的磁化方向，係亦可朝向膜面的面內方向。亦即，亦可為，磁化固定層3C、及參照層3A係被形成為，具有磁化方向是被固定成膜面之面內方向的磁矩，記憶層5係被形成為，具有磁化容易軸是朝向膜面之面內方向的磁矩。如此情況下，磁性記憶元件1係被構成為，面內磁化型STT-MRAM。
在上記中雖然展示了，參照層3A是隔著磁化耦合層3B而與磁化固定層3C做磁性耦合的層積鐵銷結構，但磁性記憶元件1的層積結構係不限定於上記。例如，磁性記憶元件1係亦可不具備磁化耦合層3B、及磁化固定層3C，而沒有形成層積鐵銷結構。
又，磁性記憶元件1係亦可為，在記憶層5之兩面分別設有絕緣體層4及參照層3A，在記憶層5之兩面分別形成2個MTJ元件的Dual-MTJ結構。
(1.3.STT-MRAM的動作) 　　接下來，更詳細地說明，STT-MRAM中所被使用之磁性記憶元件1中的資訊之寫入。
電子係可能會有2種類的自旋角運動量，此處假設將其分別定義成朝上、朝下。若根據此定義，則在非磁性體中，朝上的電子之數量、及朝下的電子之數量係為相同，而在強磁性體中，朝上的電子之數量、及朝下的電子之數量係為不同。
此處，在磁化方向為彼此反平行的記憶層5及參照層3A中，考慮使電子從參照層3A往記憶層5移動的情況。參照層3A，係由於磁矩是被固定，因此通過了參照層3A的電子，係在朝上的電子之數量、與朝下的電子之數量之間會產生差異，而會偏極成與參照層3A之磁矩相同偏極方向(亦稱自旋偏極)。
此處，在絕緣體層4為非常薄(例如數nm左右)的情況下，則通過了參照層3A的電子，係在自旋偏極變緩和而朝上的電子之數量、與朝下的電子之數量變成相同(亦即變成非偏極狀態)以前，就進入到記憶層5。
在記憶層5中，自旋的偏極方向是和從參照層3A進入的電子的自旋偏極方向相反。因此，為了使系統全體的能量降低，從參照層3A進入的電子的一部分，係會使自旋角運動量之方向反轉。但是，在系統全體中，自旋角運動量係為守恆，因此與已反轉之電子的自旋角運動量的變化量之合計相同量的反作用，會被施加至記憶層5之磁矩。
在記憶層5中通過的電流較少的情況下，由於每單位時間進入記憶層5的電子之數量也較少，因此對記憶層5之磁矩所施加的自旋角運動量之合計也較小。然而，隨著記憶層5中所通過的電流量之增加，對記憶層5之磁矩所施加的每單位時間的自旋角運動量之合計也會變大。然後，自旋角運動量之時間變化也就是自旋力矩超過閾值的情況下，記憶層5的磁矩，係會開始歲差運動，其後，會以180度反轉的狀態而變成穩定。此外，記憶層5之磁矩反轉了180度之狀態下變成穩定的原因是，形成記憶層5的磁性體中存在有磁化容易軸，而具有一軸異方性的緣故。
藉由如上記的動作，記憶層5的磁化方向，係從與參照層3A的磁化方向反平行的狀態，反轉成平行的狀態。因此，在磁性記憶元件1中，藉由從參照層3A往記憶層5注入電子(亦即從記憶層5往參照層3A通過電流)，就可使記憶層5的磁化方向反轉。
另一方面，磁化方向為彼此平行的記憶層5及參照層3A中，要使記憶層5的磁化方向做反轉的情況下，則是從記憶層5往參照層3A注入電子(亦即從參照層3A往記憶層5通過電流)。此情況下，進入到參照層3A的電子，係被參照層3A所反射，因而導致自旋會反轉。自旋已反轉的電子，係在其後，進入記憶層5。藉此，記憶層5的磁矩，係從自旋已反轉之電子受到力矩，因此如上述般地當力矩超過閾值的情況下，會反轉成與參照層3A的磁化方向反平行之方向。
如上記，在磁性記憶元件1中，往記憶層5的資訊寫入，係藉由對記憶層5、絕緣體層4、及參照層3A所構成的穿隧接合元件，將對應於寫入資訊之極性的電流，通過達閾值以上，而進行之。
更詳言之，於垂直磁化型STT-MRAM中，為了使記憶層5的磁化方向做反轉所必須的電流(亦稱反轉電流)之閾值Ic_perp ，係可用以下的式1A及式1B來表示。此外，式1A係為用來使與參照層3A的磁化方向平行的磁化方向之記憶層5做反轉時的式子，式1B係為用來使與參照層3A的磁化方向反平行的磁化方向之記憶層5做反轉時的式子。
Figure 02_image001
又，於面內磁化型STT-MRAM中，為了使記憶層5的磁化方向做反轉所必須的電流(亦稱反轉電流)之閾值Ic_para ，係可用以下的式2A及式2B來表示。此外，式2A係為用來使與參照層3A的磁化方向平行的磁化方向之記憶層5做反轉時的式子，式2B係為用來使與參照層3A的磁化方向反平行的磁化方向之記憶層5做反轉時的式子。
Figure 02_image003
於上記的式1A～式2B中，A係為常數，α係為阻尼常數，Ms係為飽和磁化，V係為記憶層5的體積，g(0)及g(π)係為自旋力矩被傳達至與電子的自旋平行或反平行的記憶層5的效率所相對的係數，P係為自旋分極率，Hk係為實效的異方性磁場。此外，參照上記的式1A～式2B，可知垂直磁化型STT-MRAM，係比面內磁化型STT-MRAM，資訊寫入時的電流值可為較少。
因此，磁性記憶元件1，係相對於使用了電流磁場所致之磁化反轉的磁性記憶元件，可使寫入時的電流變得較小，且不需要用來產生電流磁場所需之配線，因此容易低耗電化及大容量化。
＜2.磁性記憶元件的結構＞ (2.1.磁性記憶元件的構成) 　　接著說明，本揭露之一實施形態所述之磁性記憶元件的結構。
如上述，STT-MRAM，係藉由記憶層5之磁化方向、與參照層3A之磁化方向的相對角度，而規定了資訊的「0」或「1」。但是，記憶層5的磁化方向，係由於一軸異方性因此是2方向，所以藉由1個穿隧接合元件所能記憶的資訊，係只能到2值為止。於是，為了更為提升STT-MRAM的記憶密度，藉由使用複數個穿隧接合元件而可記憶多值資訊，正被研討。
例如，上記的專利文獻1中係提出，將複數個穿隧接合元件予以層積形成，藉由做電性串聯連接，而可記憶多值資訊的磁性記憶元件。然而，在如此的磁性記憶元件中，因為是將複數個穿隧接合元件做層積形成，所以磁性記憶元件的層積數會增加，導致結構複雜化，而降低信賴性。又，在如此的磁性記憶元件中，資訊寫入時所必須的電壓會變成是穿隧接合元件之每一者的磁化反轉電壓之合計，因此寫入電壓會增加，導致消耗電力增加。
本發明人們，係經由深入研究上記課題等，而想到本揭露所涉及之技術。本實施形態所述之磁性記憶元件，係藉由將複數個穿隧接合元件做電性並聯連接，而可不增加寫入電壓，就能記憶多值資訊。
又，在本實施形態所述之磁性記憶元件中，複數個穿隧接合元件之每一者係被形成為，在層積方向上切斷的剖面形狀是彼此互異。若依據此，則本實施形態所述之磁性記憶元件，係可較為簡易地將複數個穿隧接合元件之每一者形成為彼此互異的特性，因此可較為高精度地控制穿隧接合元件之每一者的磁化方向。
以下，參照圖2，具體說明本實施形態所述之磁性記憶元件的結構。圖2係本實施形態所述之磁性記憶元件10之結構的模式圖。
如圖2所示，磁性記憶元件10，係具備將第1穿隧接合元件20、與第2穿隧接合元件30做電性並聯連接而成的構成。此外，在圖2中，第1穿隧接合元件20、及第2穿隧接合元件30上所連接的電極及配線，係模式性表示。
第1穿隧接合元件20係為例如，將第1參照層23、第1絕緣體層24、及第1記憶層25依序層積而成的穿隧接合元件。第1穿隧接合元件20，係可藉由貫通第1穿隧接合元件20而通過的電流之極性，來控制第1記憶層25的磁化方向。此外，第1參照層23及第1記憶層25的磁化方向，係可為膜面的垂直方向，也可為面內方向。又，關於第1參照層23、第1絕緣體層24、及第1記憶層25的機能及材料，係和用圖1所說明的參照層3A、絕緣體層4、及記憶層5之每一者實質上相同，因此省略這些說明。
第2穿隧接合元件30係為例如，將第2參照層33、第2絕緣體層34、及第2記憶層35依序層積而成的穿隧接合元件。第2穿隧接合元件30，係可藉由貫通第2穿隧接合元件30而通過的電流之極性，來控制第2記憶層35的磁化方向。此外，第2參照層33及第2記憶層35的磁化方向，係可為膜面的垂直方向，也可為面內方向。又，關於第2參照層33、第2絕緣體層34、第2記憶層35的機能及材料，係和用圖1所說明的參照層3A、絕緣體層4、記憶層5實質上相同，因此省略這些說明。
此外，第1參照層23及第2參照層33的磁化之固定方向，係為了使磁性記憶元件10的動作簡略化，而亦可設成相同。
此處，第1穿隧接合元件20及第2穿隧接合元件30，係由於是被電性並聯連接，因此在資訊寫入時是被施加相同的電壓。因此，第1記憶層25及第2記憶層35的磁化方向之反轉電壓為相同的情況下，磁性記憶元件10係會難以個別地控制第1記憶層25及第2記憶層35的磁化方向。在本實施形態所述的磁性記憶元件10中，是藉由在第1穿隧接合元件20及第2穿隧接合元件30之剖面形狀間設有差異，而在第1穿隧接合元件20及第2穿隧接合元件30之特性(亦即反轉電壓)間設置差異，而可做個別的控制。
具體而言，第1穿隧接合元件20及第2穿隧接合元件30的各剖面形狀，係為含有彼此平行之上邊及下邊的多角形狀，並被形成為，下邊對上邊之比值是隨每一穿隧接合元件而彼此互異。例如，第2穿隧接合元件30係被形成為，其下邊的寬度W2B 相對於剖面形狀之上邊的寬度W2T 之比值W2B /W2T ，是異於第1穿隧接合元件20的剖面形狀之下邊的寬度W1B 對上邊的寬度W1T 之比值W1B /W1T 。
第2穿隧接合元件30之剖面形狀中的W2B /W2T 、與第1穿隧接合元件20之剖面形狀中的W1B /W1T 的差係為越大，則越能夠在第1穿隧接合元件20及第2穿隧接合元件30的特性間，設置越大的差異。此外，W1B /W1T 及W2B /W2T 係可為例如0.5以上10以下。
又，第1穿隧接合元件20及第2穿隧接合元件30之每一者的剖面形狀，係亦可藉由頂點之數量互異的多角形狀，而被形成。例如，如圖2所示，第1穿隧接合元件20之剖面形狀為四角形的情況下，則第2穿隧接合元件30之剖面形狀係亦可為，將複數個四角形加以組合而成的凹多角形。
此外，第1穿隧接合元件20及第2穿隧接合元件30的層積方向之剖面，係設成在第1穿隧接合元件20及第2穿隧接合元件30的包含平面形狀之中心的面做切斷而成的剖面。又，第1穿隧接合元件20及第2穿隧接合元件30的平面形狀並非為等方性(非圓形)的情況下，第1穿隧接合元件20及第2穿隧接合元件30的剖面形狀，係以在同一方向上切斷的剖面，來做比較。
第1穿隧接合元件20及第2穿隧接合元件30之剖面形狀為彼此互異的情況下，在第1穿隧接合元件20及第2穿隧接合元件30中，是藉由如下的作用，而導致第1記憶層25及第2記憶層35的反轉電壓會彼此互異。
例如，在穿隧接合元件中，元件的大小越大則會通過越大電流，產生越多的焦耳熱。焦耳熱，係藉由熱輔助效應而會促進記憶層的磁化方向之反轉，因此元件的大小越大的穿隧接合元件，越可使記憶層的反轉電壓降低。又，若穿隧接合元件之剖面形狀，係為至少將記憶層予以蝕刻而成的凹多角形的情況下，則記憶層之周圍所殘存的磁性膜會帶有面內方向的磁化成分，因此具有垂直於膜面之磁化方向的記憶層之磁化反轉，會被促進。因此，在具有此種剖面形狀的穿隧接合元件中，可使記憶層的反轉電壓降低。
因此，第1穿隧接合元件20及第2穿隧接合元件30，係藉由使得剖面形狀彼此互異，而可使得第1記憶層25及第2記憶層35的反轉電壓變成彼此互異。若依據此，則磁性記憶元件10，係藉由控制對第1穿隧接合元件20及第2穿隧接合元件30所施加的電壓，就可個別地控制第1記憶層25及第2記憶層35的磁化方向。
若說明往第1穿隧接合元件20及第2穿隧接合元件30的資訊寫入動作則如以下。此外，第1記憶層25的反轉電壓係表示成Vc1 ，第2記憶層35的反轉電壓係表示成Vc2 ，並假設Vc1 是大於Vc2 。
例如，將第1記憶層25及第2記憶層35的磁化方向設成彼此平行的情況下，則只要對第1穿隧接合元件20及第2穿隧接合元件30施加反轉電壓Vc1 即可。若依據此，則第1記憶層25及第2記憶層35的磁化方向，係都會反轉成與電流之極性對應之方向，因此第1穿隧接合元件20及第2穿隧接合元件30係可記憶(1, 1)或(0, 0)之資訊。
另一方面，將第1記憶層25及第2記憶層35的磁化方向設成彼此反平行的情況下，則只要對第1穿隧接合元件20及第2穿隧接合元件30施加了反轉電壓Vc1 之後，施加反轉電壓Vc2 即可。若依據此，則在使第1記憶層25及第2記憶層35的磁化方向反轉成與電流之極性對應之方向後，可只使第2記憶層35的磁化方向反轉成與第1記憶層25的磁化方向反平行之方向。因此，第1穿隧接合元件20及第2穿隧接合元件30係可記憶(1, 0)或(0, 1)之資訊。
此外，第1穿隧接合元件20及第2穿隧接合元件30的層構成，係亦可為如圖2所示的參照層、絕緣體層、及記憶層所層積而成的結構，但本揭露所述之技術，係不限定於所述之例示。
例如，第1穿隧接合元件20及第2穿隧接合元件30係亦可為，藉由將Ru等之非磁性之磁化耦合層以磁化固定層及參照層予以夾持，而使磁化固定層及參照層彼此做磁性耦合，亦即所謂的層積鐵銷結構。又，以磁化固定層及參照層來夾持磁化耦合層的層積鐵銷結構，係可相對於記憶層而被設置在下側，也可被設置在上側。甚至，第1穿隧接合元件20及第2穿隧接合元件30係亦可為，在記憶層之上下兩側分別設有絕緣體層，亦即所謂的Dual-MTJ結構。
但是，於本實施形態所述之磁性記憶元件10中，第1穿隧接合元件20及第2穿隧接合元件30，係具備彼此相同的層構成。具體而言，第1穿隧接合元件20及第2穿隧接合元件30，係由彼此具有相同機能的膜，按照相同的順序而被層積。如此情況下，第1穿隧接合元件20及第2穿隧接合元件30，係以相同的成膜工程而將共通之膜進行層積之後，藉由控制蝕刻等之後加工，就可使其具有不同的剖面形狀。此外，第1穿隧接合元件20及第2穿隧接合元件30，雖然可以藉由在彼此的層構成間設置差異，也能使得記憶層之反轉電壓變成互異，但在如此情況下，因為會變成隨著每一穿隧接合元件而需要不同的成膜工程，導致製造工程變得複雜而非理想。
又，第1穿隧接合元件20及第2穿隧接合元件30的各層，係以彼此相同的材料而被形成。如此情況下，第1穿隧接合元件20及第2穿隧接合元件30，係以相同的成膜工程而將共通之膜進行層積之後，藉由控制蝕刻等之後加工，就可使其具有不同的剖面形狀。此外，第1穿隧接合元件20及第2穿隧接合元件30，雖然可以藉由以彼此互異的材料來形成各層，也能使得記憶層之反轉電壓變成互異，但在如此情況下，因為會變成隨著每一穿隧接合元件而需要不同的成膜工程，導致製造工程變得複雜而非理想。
再者，第1穿隧接合元件20及第2穿隧接合元件30的各層，係以彼此相同的膜厚而被形成。如此情況下，第1穿隧接合元件20及第2穿隧接合元件30，係以相同的成膜工程而將共通之膜進行層積之後，藉由控制蝕刻等之後加工，就可使其具有不同的剖面形狀。此外，第1穿隧接合元件20及第2穿隧接合元件30，雖然可以藉由以彼此互異的膜厚來形成各層，也能使得記憶層之反轉電壓變成互異，但在如此情況下，製造工程會變得複雜而非理想。
(2.2.具體例) 　　接下來，參照圖3A～圖5，說明上述的磁性記憶元件10之具體例。圖3A～圖3E係為本實施形態所述之磁性記憶元件10中所被使用之穿隧接合元件之剖面形狀之一例的模式圖，圖4係為本實施形態所述之磁性記憶元件10中所被使用之穿隧接合元件之剖面結構之一例的模式圖。又，圖5係為本實施形態所述之磁性記憶元件10F之結構之一例的模式圖。
例如，如圖3A所示，穿隧接合元件40A係亦可為，將參照層43A、絕緣體層44A、及具有對層積方向為順推拔形狀的記憶層45A做依序層積而成的結構。如此情況下，穿隧接合元件40A係可具有：具有順推拔形狀之梯形是被設在四角形之上而成的凹多角形之剖面形狀。
又，如圖3B所示，穿隧接合元件40B係亦可為，將參照層43B、絕緣體層44B、及具有對層積方向為逆推拔形狀的記憶層45B做依序層積而成的結構。如此情況下，穿隧接合元件40B係可具有：具有逆推拔形狀之梯形是被設在四角形之上而成的凹多角形之剖面形狀。
又，如圖3C所示，穿隧接合元件40C係亦可為，將參照層43C、絕緣體層44C、及具有對層積方向為順推拔形狀，且下邊的寬度是與絕緣體層44C之上邊的寬度相同的記憶層45C做依序層積而成的結構。如此情況下，穿隧接合元件40C係可具有：具有對層積方向為順推拔形狀之六角形的剖面形狀。
又，如圖3D所示，穿隧接合元件40D係亦可為，將具有對層積方向為順推拔形狀之參照層43D、絕緣體層44D、及記憶層45D之3層做依序層積而成的結構。如此情況下，穿隧接合元件40C係可具有：具有對層積方向為順推拔形狀之梯形的剖面形狀。
若依據圖3A～圖3D所示的剖面形狀，則記憶層之周圍所殘存的磁性膜會帶有面內方向之磁化成分，藉此，可促進具有垂直於膜面之磁化方向的記憶層之磁化反轉，因此可使記憶層的反轉電壓降低。
例如，如圖3E所示，穿隧接合元件40E係亦可為，將參照層43E、平面形狀之面積比參照層43E還小的絕緣體層44E及記憶層45E，做依序層積而成的結構。如此情況下，穿隧接合元件40E係可具有：含有絕緣體層44E及記憶層45E的四角形，是被設在含有參照層43E的四角形之上而成的凹多角形之剖面形狀。
即使是圖3E所示的剖面形狀，仍只要至少將記憶層45E予以蝕刻，就可使得記憶層45E之周圍所殘存之磁性膜帶有面內方向之磁化成分，因此穿隧接合元件40E，係可促進記憶層45E之磁化反轉。因此，即使是圖3E所示的剖面形狀，穿隧接合元件40E，係仍可使記憶層45E的反轉電壓降低。
再者，如圖4所示，穿隧接合元件40F係亦可例如，不是藉由蝕刻等之物理性加工，而是藉由氧化處理等所致之實效性的磁性領域之加工，來改變剖面形狀。具體而言，穿隧接合元件40F係為，將參照層43F、絕緣體層44F、及記憶層45F做依序層積而成的結構，記憶層45F的一部分領域，係亦可被轉換成非磁性的惰性層46。
例如，進行氧化處理，藉由將磁性體材料予以氧化，就可將磁性體材料轉換成非磁性。因此，將記憶層45F予以層積，形成了穿隧接合元件40F之後，藉由將構成記憶層45F的磁性體材料之一部分予以氧化，就可將記憶層45F的一部分領域轉換成非磁性的惰性層46。
亦即，在圖4中，所謂穿隧接合元件40F的剖面形狀，係表示由參照層43F、絕緣體層44F、及記憶層45F所形成的領域之形狀，不包含惰性層46。若依據此，則在穿隧接合元件40F中，即使沒有進行物理性的加工，仍可變更記憶層45F等之具有實效磁性之領域的剖面形狀。
又，藉由氧化處理而變成非磁性的惰性層46，係藉由進行還元處理，也可再次變成具備磁性。例如，藉由成膜工程或清潔工程等而將被氧化變成非磁性化的惰性層46進行還元處理，就也可能使其變回具有磁性的記憶層45F。因此，穿隧接合元件40F，係即使不進行蝕刻等之物理性加工，仍可藉由進行氧化處理或還元處理，就能控制記憶層45F的實效之剖面形狀。
甚至，如圖5所示，在磁性記憶元件10G中，第1穿隧接合元件20G、及第2穿隧接合元件30G之形狀的組合，係只要剖面形狀的下邊對上邊之比值是彼此互異即可，可選擇任意之組合。
但是，第1穿隧接合元件20G、及第2穿隧接合元件30G，係藉由蝕刻時的遮罩之形狀，而使彼此的剖面形狀產生變化，較為理想。具體而言，如圖5所示，第1穿隧接合元件20G及第2穿隧接合元件30G，係亦可藉由在蝕刻時所被遮罩的第1記憶層25G及第2記憶層35G之領域的大小有所不同，而使剖面形狀被形成為有所不同。又，第1穿隧接合元件20G及第2穿隧接合元件30G係亦可被形成為，往第1記憶層25G及第2記憶層35G的蝕刻深度是彼此相同。
若依據此，則磁性記憶元件10G，係可藉由較簡易的方法，就能控制第1穿隧接合元件20G、及第2穿隧接合元件30G的剖面形狀。
如以上所說明，本實施形態所述之磁性記憶元件10，係將複數個穿隧接合元件做電性並聯連接，藉由使得已並聯連接的複數個穿隧接合元件的剖面形狀為彼此互異，就可以較為單純的結構來記憶多值資訊。
＜3.磁性記憶元件之製造方法＞ 　　接著，參照圖6～圖14，說明本實施形態所述之磁性記憶元件10之製造方法。圖6～圖14係說明製造本實施形態所述之磁性記憶元件10之各工程的剖面圖。此外，以下關於將磁性記憶元件10予以支持的半導體基板、被連接至磁性記憶元件10的電極及配線，係省略記載。
首先，如圖6所示，參照層53、絕緣體層54、及記憶層55係被依序層積。具體而言，參照層53及記憶層55，係可藉由將Co-Pt-B合金等以濺鍍法進行成膜而形成。又，絕緣體層54，係使用濺鍍法等將Mg等之金屬予以成膜之後，進行氧化處理，將已成膜之金屬轉換成金屬氧化物，藉此就可形成之。
接著，如圖7所示，在記憶層55之上形成了阻蝕層71之後，將阻蝕層71進行圖案化。具體而言，使用旋塗法等在記憶層55之上塗布了光阻劑之後，藉由加熱而去除光阻劑的溶媒，藉此以形成阻蝕層71。其後，使用光微影法等，將阻蝕層71予以曝光，以對應於阻蝕層71的顯影液進行顯影，藉此而形成了已被圖案化的阻蝕層71。
此外，於圖7中，已被圖案化的阻蝕層71所殘存的領域，係為在後段之工程中第1穿隧接合元件20及第2穿隧接合元件30所被形成的領域。例如，阻蝕層71係亦可被圖案化，以使得形成第1穿隧接合元件20的領域會比形成第2穿隧接合元件30的領域還小。
接下來，如圖8所示，將已被圖案化的阻蝕層71當作遮罩而進行蝕刻。具體而言，將已被圖案化的阻蝕層71當作遮罩，使用Cl2 氣體等，從記憶層55至參照層53為止進行蝕刻。
其後，如圖9所示，將藉由蝕刻而被開口的領域，以絕緣膜75予以掩埋。具體而言，使用CVD(Chemical Vapor Deposition)法等，以氧化物或氮化物等將絕緣膜75進行成膜之後，以CMP(Chemical Mechanical Polish)等將阻蝕層71上所堆積的絕緣膜75加以去除，藉此就可將藉由蝕刻而被開口的領域以絕緣膜75予以掩埋。
藉由圖9所示的工程，穿隧接合元件係被分割成2個。具體而言，穿隧接合元件係被分割成：第1參照層23、第1絕緣體層24、及第1記憶層25所層積而成的第1穿隧接合元件20，和第2參照層33、第2絕緣體層34、及第2記憶層35所層積而成的第2穿隧接合元件30。
接著，如圖10所示，阻蝕層71係被去除。具體而言，藉由硫酸雙氧水等之濕式製程、或灰化等之乾式製程，而將阻蝕層71從第1記憶層25及第2記憶層35之上加以去除即可。
接著，如圖11所示，在第1記憶層25及第2記憶層35之上形成了阻蝕層73之後，將阻蝕層73進行圖案化。具體而言，使用旋塗法等在第1記憶層25及第2記憶層35之上塗布了光阻劑之後，藉由加熱而去除光阻劑的溶媒，藉此以形成阻蝕層73。其後，使用光微影法等，將第2記憶層35之上的阻蝕層73進行圖案化。此時，第2記憶層35之上的阻蝕層73，係亦可在第2記憶層35的中心附近被圖案化成島狀。
接著，如圖12所示，將已被圖案化的阻蝕層73當作遮罩而進行第2記憶層35的蝕刻。具體而言，將已被圖案化的阻蝕層73當作遮罩，使用Cl2 氣體等，進行第2記憶層35的蝕刻。此時的蝕刻，係至少將第2記憶層35予以去除，同時不會將第2記憶層35，第2絕緣體層34、及第2參照層33全部予以去除的程度，較為理想。藉此，第2穿隧接合元件30，係可具有與第1穿隧接合元件20不同的剖面形狀。
接下來，如圖13所示，將藉由蝕刻而被開口的領域，以絕緣膜75予以掩埋。具體而言，使用CVD法等，以氧化物或氮化物等將絕緣膜75進行成膜之後，以CMP等將阻蝕層73上所堆積的絕緣膜75加以去除，藉此就可將藉由蝕刻而被開口的領域以絕緣膜75予以掩埋。
然後，如圖14所示，阻蝕層73係被去除。具體而言，藉由硫酸雙氧水等之濕式製程、或灰化等之乾式製程，而將阻蝕層73從絕緣膜75、第1記憶層25、及第2記憶層35之上加以去除即可。
其後，藉由在第1穿隧接合元件20及第2穿隧接合元件30的兩面形成電極及配線等，就可製造本實施形態所述之磁性記憶元件10。
＜4.實施例＞ 　　接著，參照圖15A及圖15B，說明本實施形態所述之磁性記憶元件的實施例。此外，以下所說明的實施例，係僅為用來說明本實施形態所述之磁性記憶元件之效果所需之一例，本實施形態所述之磁性記憶元件係不限定於以下的實施例。
(實施例) 　　首先，在厚度0.725mm的矽基板上形成了厚度300nm的熱氧化膜之後，將作為下部電極及配線的膜厚100nm的Cu膜，進行成膜。
其後，在Cu膜上依序層積基底層、磁化固定層、磁化耦合層、參照層、絕緣體層、記憶層、及間隙層。具體而言，基底層係以膜厚10nm的Ta及膜厚10nm的Ru之層積膜而加以形成，磁化固定層係以膜厚2nm的Co-Pt加以形成，磁化耦合層係以膜厚0.7nm的Ru加以形成，參照層係以膜厚1.2nm的(Co20 Fe80 )80 B30 加以形成。又，絕緣體層係以膜厚1nm的氧化鎂加以形成，記憶層係以膜厚1.6nm的(Co20 Fe80 )80 B30 加以形成，間隙層係以膜厚5nm的Ta加以形成。
此外，絕緣體層以外之各層，係使用濺鍍法來成膜。又，絕緣體層係在使用濺鍍法而將金屬膜予以成膜之後，在氧化氣密室內進行氧化而形成。又，上記各層成膜之後，在磁場中的熱處理爐內，以350℃進行1小時熱處理。
其後，將下部電極予以加工，以將2個穿隧接合元件做電性並聯連接。接下來，將已並聯連接之2個穿隧接合元件之一方，以使得記憶層會變成直徑50nm～100nm的圓柱狀的方式，蝕刻到基底層之上為止(令此穿隧接合元件為MJTa)。又，將2個穿隧接合元件之他方，以使得記憶層會變成直徑50nm～100nm的圓柱狀的方式，蝕刻到絕緣體層之上為止(令此穿隧接合元件為MJTb)。
接著，使用濺鍍法，將Al2 O3 成膜成厚度100nm左右，將上記2個穿隧接合元件予以掩埋，使其彼此電性絕緣。其後，使用Cu等來形成上部電極及配線，以形成實施例所述之磁性記憶元件。
針對以上所形成的磁性記憶元件，藉由對每個穿隧接合元件施加電壓，以測定記憶層的磁化方向之反轉電壓。將其結果表示於圖15A及圖15B。圖15A係為2個穿隧接合元件MJTa及MJTb在低電阻狀態(記憶層的磁化方向、與參照層的磁化方向是呈平行的狀態)下的反轉電壓的測定所得之圖形。又，圖15B係為2個穿隧接合元件MJTa及MJTb在高電阻狀態(記憶層的磁化方向、與參照層的磁化方向是呈反平行的狀態)下的反轉電壓的測定所得之圖形。
如圖15A及圖15B所示可知，無論在哪一狀態下，蝕刻到絕緣體層之上為止的穿隧接合元件，係相對於蝕刻到基底層之上為止的穿隧接合元件，反轉電壓較為降低。其原因係被認為是，絕緣體層之上所殘存之磁性膜是具有面內方向之磁化成分，因此促進了具有垂直於膜面之磁化方向的記憶層之磁化反轉。
因此，本實施形態所述之磁性記憶元件，係藉由蝕刻等而使複數個穿隧接合元件之剖面形狀做變化，藉此而可使記憶層之反轉電壓有所變化。因此，本實施形態所述之磁性記憶元件，係藉由將這些反轉電壓不同的複數個穿隧接合元件做電性並聯連接，而可以較單純的結構就能進行多值資訊之記憶。
＜5.磁性記憶元件的適用例＞ 　　接下來，參照圖16及圖17，說明使用了本實施形態所述之磁性記憶元件的電子機器。例如，電子機器係亦可具備：將本實施形態所述之磁性記憶元件做陣列狀複數配列以成為大容量檔案記憶體、程式碼儲存體或工作記憶體之任一者而發揮機能磁性記憶裝置。
(5.1.電子機器的外觀例) 　　首先，參照圖16，說明使用了本實施形態所述之磁性記憶元件、或磁性記憶裝置的電子機器100的外觀。圖16係電子機器100的外觀例的斜視圖。
如圖16所示，電子機器100係具有例如，在被形成為橫長之扁平形狀的外框101之內外配置有各構成的外觀。電子機器100係亦可為例如，作為遊戲機器而被使用的機器。
在外框101的前面，係在長邊方向之中央部，設有顯示面板102。又，在顯示面板102的左右係分別設有，在周方向上分離而配置的操作鍵103、及操作鍵104。又，在外框101之前面的下端部，係設有操作鍵105。操作鍵103、104、105，係作為方向鍵或決定鍵等而發揮機能，被使用於顯示面板102中所被顯示之選單項目的選擇、及遊戲的進行等。
又，在外框101之上面係設有：連接外部機器所需之連接端子106、電力供給用的供給端子107、及與外部機器進行紅外線通訊的受光窗108等。
(5.2.電子機器的構成例) 　　接著，參照圖17，說明電子機器100的內部構成。圖17係電子機器100之內部構成的區塊圖。
如圖17所示，電子機器100係具備：含有CPU(Central Processing Unit)的演算處理部110、記憶各種資訊的記憶部120、控制電子機器100之各構成的控制部130。對演算處理部110、及控制部130，係從例如未圖示的電池等，供給電力。
演算處理部110，係生成用來讓使用者進行各種資訊之設定或應用程式之選擇所需之選單畫面。又，演算處理部110係執行，已被使用者所選擇的應用程式。
記憶部120，係將已被使用者所設定的各種資訊，予以保持。記憶部120，係含有本實施形態所述之磁性記憶元件、或磁性記憶裝置而被構成。
控制部130係具備：輸入受理部131、通訊處理部133、及電力控制部135。輸入受理部131係例如，進行操作鍵103、104、及105的狀態偵測。又，通訊處理部133，係與外部機器之間進行通訊處理。再者，電力控制部135係進行，被供給至電子機器100之各部的電力之控制。
若依據本實施形態，則記憶部120係可大容量化、及低耗電化。因此，使用了本實施形態所述之磁性記憶元件、或磁性記憶裝置的電子機器100，係可以較少的消耗電力而將較大量之資訊進行演算處理。
以上雖然一面參照添附圖式一面詳細說明了本揭露的理想實施形態，但本揭露之技術範圍並非限定於所述例子。只要是本揭露之技術領域中具有通常知識者，自然可於申請專利範圍中所記載之技術思想的範疇內，想到各種變更例或修正例，而這些當然也都屬於本揭露的技術範圍。
又，本說明書中所記載之效果僅為說明或例示，並非限定。亦即，本揭露所述之技術，係亦可連同上記效果、或取代上記效果，而達成根據本說明書之記載而由當業者所自明的其他效果。
此外，如以下的構成也是屬於本揭露的技術範圍。 (1) 　　一種磁性記憶元件，係 　　具備：複數個穿隧接合元件，係彼此被電性並聯連接，且分別含有：磁化方向為固定的參照層、磁化方向為可反轉的記憶層、及被夾持在前記參照層與前記記憶層之間的絕緣體層； 　　前記複數個穿隧接合元件，係彼此具有相同的膜構成，前記膜構成之各層，是以彼此相同的材料及膜厚而被形成； 　　將前記複數個穿隧接合元件在層積方向上予以切斷而成的剖面形狀之每一者，係為含有彼此平行之上邊及下邊的多角形狀，前記下邊對前記上邊之比值，係隨每一前記複數個穿隧接合元件而彼此互異。 (2) 　　如前記(1)所記載之磁性記憶元件，其中，於前記複數個穿隧接合元件之至少任一者的剖面形狀中，前記記憶層的下邊對上邊之比值係為1以上。 (3) 　　如前記(1)所記載之磁性記憶元件，其中，於前記複數個穿隧接合元件之至少任一者的剖面形狀中，前記記憶層的下邊對上邊之比值係為未滿1。 (4) 　　如前記(1)～(3)之任一項所記載之磁性記憶元件，其中，前記複數個穿隧接合元件係具有，頂點數為彼此互異的多角形狀之剖面形狀。 (5) 　　如前記(1)～(4)之任一項所記載之磁性記憶元件，其中，前記複數個穿隧接合元件的剖面形狀之中，至少前記記憶層之剖面形狀係為彼此互異。 (6) 　　如前記(1)～(5)之任一項所記載之磁性記憶元件，其中，前記記憶層，係基於貫通前記穿隧接合元件而通過的電流之方向，而使磁化方向做反轉。 (7) 　　如前記(6)所記載之磁性記憶元件，其中，在前記複數個穿隧接合元件中，使前記記憶層之磁化方向做反轉的電壓係為彼此互異。 (8) 　　一種磁性記憶裝置，係將磁性記憶元件做複數排列成陣列狀所成，其中，前記磁性記憶元件係為，具備：複數個穿隧接合元件，係彼此被電性並聯連接，且分別含有：磁化方向為固定的參照層、磁化方向為可反轉的記憶層、及被夾持在前記參照層與前記記憶層之間的絕緣體層；前記複數個穿隧接合元件係具有彼此相同的膜構成，前記膜構成之各層係以彼此相同的材料及膜厚而被形成，將前記複數個穿隧接合元件在層積方向上予以切斷而成的剖面形狀之每一者，係為含有彼此平行之上邊及下邊的多角形狀，前記下邊對前記上邊之比值，係隨每一前記複數個穿隧接合元件而彼此互異。 (9) 　　一種電子機器，係具備： 　　磁性記憶部，係將磁性記憶元件做複數排列成陣列狀所成，其中，前記磁性記憶元件係為，具備：複數個穿隧接合元件，係彼此被電性並聯連接，且分別含有：磁化方向為固定的參照層、磁化方向為可反轉的記憶層、及被夾持在前記參照層與前記記憶層之間的絕緣體層；前記複數個穿隧接合元件係具有彼此相同的膜構成，前記膜構成之各層係以彼此相同的材料及膜厚而被形成，將前記複數個穿隧接合元件在層積方向上予以切斷而成的剖面形狀之每一者，係為含有彼此平行之上邊及下邊的多角形狀，前記下邊對前記上邊之比值，係隨每一前記複數個穿隧接合元件而彼此互異；和 　　演算處理部，係基於前記磁性記憶部中所記憶的資訊，來執行資訊處理。 (10) 　　一種磁性記憶元件之製造方法，係含有： 　　形成含有：磁化方向為固定的參照層、磁化方向為可反轉的記憶層、及被夾持在前記參照層與前記記憶層之間的絕緣體層的層積體之工程； 　　將前記層積體藉由蝕刻而予以分斷，形成複數個穿隧接合元件之工程；和 　　將前記複數個穿隧接合元件之至少任一者予以蝕刻，以使已蝕刻的前記穿隧接合元件之至少前記記憶層之形狀改變之工程；和 　　將前記複數個穿隧接合元件做電性並聯連接之工程。
1、10‧‧‧磁性記憶元件 2‧‧‧基底層 3A‧‧‧參照層 3B‧‧‧磁化耦合層 3C‧‧‧磁化固定層 4‧‧‧絕緣體層 5‧‧‧記憶層 6‧‧‧間隙層 20‧‧‧第1穿隧接合元件 23‧‧‧第1參照層 24‧‧‧第1絕緣體層 25‧‧‧第1記憶層 30‧‧‧第2穿隧接合元件 33‧‧‧第2參照層 34‧‧‧第2絕緣體層 35‧‧‧第2記憶層 40A、40B、40C、40D、40E、40F‧‧‧穿隧接合元件 43A、43B、43C、43D、43E、43F‧‧‧參照層 44A、44B、44C、44D、44E、44F‧‧‧絕緣體層 45A、45B、45C、45D、45E、45F‧‧‧記憶層 46‧‧‧惰性層 53‧‧‧參照層 54‧‧‧絕緣體層 55‧‧‧記憶層 62‧‧‧間隙層 71、73‧‧‧阻蝕層 75‧‧‧絕緣膜 100‧‧‧電子機器 101‧‧‧外框 102‧‧‧顯示面板 103～105‧‧‧操作鍵 106‧‧‧連接端子 107‧‧‧供給端子 108‧‧‧受光窗 110‧‧‧演算處理部 120‧‧‧記憶部 130‧‧‧控制部 131‧‧‧輸入受理部 133‧‧‧通訊處理部 135‧‧‧電力控制部 10F‧‧‧磁性記憶元件 10G‧‧‧磁性記憶元件 20G‧‧‧第1穿隧接合元件 25G‧‧‧第1記憶層 30G‧‧‧第2穿隧接合元件 35G‧‧‧第2記憶層
[圖1] STT-MRAM中所被使用之磁性記憶元件之層積結構的模式性說明用剖面圖。 　　[圖2] 本揭露之一實施形態所述之磁性記憶元件之結構的模式圖。 　　[圖3A] 同實施形態所述之磁性記憶元件中所被使用之穿隧接合元件之剖面形狀之一例的模式圖。 　　[圖3B] 同實施形態所述之磁性記憶元件中所被使用之穿隧接合元件之剖面形狀之一例的模式圖。 　　[圖3C] 同實施形態所述之磁性記憶元件中所被使用之穿隧接合元件之剖面形狀之另一例的模式圖。 　　[圖3D] 同實施形態所述之磁性記憶元件中所被使用之穿隧接合元件之剖面形狀之另一例的模式圖。 　　[圖3E] 同實施形態所述之磁性記憶元件中所被使用之穿隧接合元件之剖面形狀之另一例的模式圖。 　　[圖4] 同實施形態所述之磁性記憶元件中所被使用之穿隧接合元件之剖面結構之一例的模式圖。 　　[圖5] 同實施形態所述之磁性記憶元件之結構之一例的模式圖。 　　[圖6] 說明製造同實施形態所述之磁性記憶元件之各工程的剖面圖。 　　[圖7] 說明製造同實施形態所述之磁性記憶元件之各工程的剖面圖。 　　[圖8] 說明製造同實施形態所述之磁性記憶元件之各工程的剖面圖。 　　[圖9] 說明製造同實施形態所述之磁性記憶元件之各工程的剖面圖。 　　[圖10] 說明製造同實施形態所述之磁性記憶元件之各工程的剖面圖。 　　[圖11] 說明製造同實施形態所述之磁性記憶元件之各工程的剖面圖。 　　[圖12] 說明製造同實施形態所述之磁性記憶元件之各工程的剖面圖。 　　[圖13] 說明製造同實施形態所述之磁性記憶元件之各工程的剖面圖。 　　[圖14] 說明製造同實施形態所述之磁性記憶元件之各工程的剖面圖。 　　[圖15A] 2個穿隧接合元件MJTa及MJTb在低電阻狀態下的反轉電壓的測定所得之圖形。 　　[圖15B] 2個穿隧接合元件MJTa及MJTb在高電阻狀態下的反轉電壓的測定所得之圖形。 　　[圖16] 本揭露之一實施形態所述之電子機器之外觀例的斜視圖。 　　[圖17] 同實施形態所述之電子機器之內部構成的區塊圖。
10‧‧‧磁性記憶元件
20‧‧‧第1穿隧接合元件
23‧‧‧第1參照層
24‧‧‧第1絕緣體層
25‧‧‧第1記憶層
30‧‧‧第2穿隧接合元件
33‧‧‧第2參照層
34‧‧‧第2絕緣體層
35‧‧‧第2記憶層

Claims (10)

  1. 一種磁性記憶元件，係具備：複數個穿隧接合元件，係彼此被電性並聯連接，且分別含有：磁化方向為固定的參照層、磁化方向為可反轉的記憶層、及被夾持在前記參照層與前記記憶層之間的絕緣體層；前記複數個穿隧接合元件，係彼此具有相同的膜構成，前記膜構成之各層，是以彼此相同的材料及膜厚而被形成；將前記複數個穿隧接合元件在層積方向上予以切斷而成的剖面形狀之每一者，係為含有彼此平行之上邊及下邊的多角形狀，前記下邊對前記上邊之比值，係隨每一前記複數個穿隧接合元件而彼此互異。
  2. 如請求項1所記載之磁性記憶元件，其中，於前記複數個穿隧接合元件之至少任一者的剖面形狀中，前記記憶層的下邊對上邊之比值係為1以上。
  3. 如請求項1所記載之磁性記憶元件，其中，於前記複數個穿隧接合元件之至少任一者的剖面形狀中，前記記憶層的下邊對上邊之比值係為未滿1。
  4. 如請求項1所記載之磁性記憶元件，其中，前記複數 個穿隧接合元件係具有，頂點數為彼此互異的多角形狀之剖面形狀。
  5. 如請求項1所記載之磁性記憶元件，其中，前記複數個穿隧接合元件的剖面形狀之中，至少前記記憶層之剖面形狀係為彼此互異。
  6. 如請求項1所記載之磁性記憶元件，其中，前記記憶層，係基於貫通前記複數個穿隧接合元件中的對應之1個穿隧接合元件而通過的電流之方向，而使磁化方向做反轉。
  7. 如請求項6所記載之磁性記憶元件，其中，在前記複數個穿隧接合元件中，使前記記憶層的磁化方向做反轉的電壓係為彼此互異。
  8. 一種磁性記憶裝置，係將磁性記憶元件做複數排列成陣列狀所成，其中，前記磁性記憶元件係為，具備：複數個穿隧接合元件，係彼此被電性並聯連接，且分別含有：磁化方向為固定的參照層、磁化方向為可反轉的記憶層、及被夾持在前記參照層與前記記憶層之間的絕緣體層；前記複數個穿隧接合元件係具有彼此相同的膜構成，前記膜構成之各層係以彼此相同的材料及膜厚而被形成，將前記複數個穿隧接合元件在層積方向上予以切斷而成的剖面形 狀之每一者，係為含有彼此平行之上邊及下邊的多角形狀，前記下邊對前記上邊之比值，係隨每一前記複數個穿隧接合元件而彼此互異。
  9. 一種電子機器，係具備：磁性記憶部，係將磁性記憶元件做複數排列成陣列狀所成，其中，前記磁性記憶元件係為，具備：複數個穿隧接合元件，係彼此被電性並聯連接，且分別含有：磁化方向為固定的參照層、磁化方向為可反轉的記憶層、及被夾持在前記參照層與前記記憶層之間的絕緣體層；前記複數個穿隧接合元件係具有彼此相同的膜構成，前記膜構成之各層係以彼此相同的材料及膜厚而被形成，將前記複數個穿隧接合元件在層積方向上予以切斷而成的剖面形狀之每一者，係為含有彼此平行之上邊及下邊的多角形狀，前記下邊對前記上邊之比值，係隨每一前記複數個穿隧接合元件而彼此互異；和演算處理部，係基於前記磁性記憶部中所記憶的資訊，來執行資訊處理。
  10. 一種磁性記憶元件之製造方法，係含有：形成含有：磁化方向為固定的參照層、磁化方向為可反轉的參照層、及被夾持在前記參照層與前記記憶層之間的絕緣體層的層積體之工程；將前記層積體藉由蝕刻而予以分斷，形成複數個穿隧 接合元件之工程；和將前記複數個穿隧接合元件之至少任一者予以蝕刻，以使已蝕刻的前記穿隧接合元件之至少前記記憶層之形狀改變之工程；和將前記複數個穿隧接合元件做電性並聯連接之工程。
TW107104612A 2017-03-01 2018-02-09 磁性記憶元件、磁性記憶裝置、電子機器、及磁性記憶元件之製造方法 TWI744478B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-038198 2017-03-01
JP2017038198A JP2018147916A (ja) 2017-03-01 2017-03-01 磁気記憶素子、磁気記憶装置、電子機器、および磁気記憶素子の製造方法

Publications (2)

Publication Number Publication Date
TW201841157A TW201841157A (zh) 2018-11-16
TWI744478B true TWI744478B (zh) 2021-11-01

Family

ID=63370698

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107104612A TWI744478B (zh) 2017-03-01 2018-02-09 磁性記憶元件、磁性記憶裝置、電子機器、及磁性記憶元件之製造方法

Country Status (5)

Country Link
US (1) US10964604B2 (zh)
JP (1) JP2018147916A (zh)
CN (1) CN110337717B (zh)
TW (1) TWI744478B (zh)
WO (1) WO2018159057A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11415645B2 (en) * 2019-08-23 2022-08-16 Western Digital Technologies, Inc. Magnetic sensor array with one TMR stack having two free layers

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072789B2 (en) * 2008-12-03 2011-12-06 Sony Corporation Resistance-change memory device
US20120134200A1 (en) * 2010-11-29 2012-05-31 Seagate Technology Llc Magnetic Memory Cell With Multi-Level Cell (MLC) Data Storage Capability
US8514618B2 (en) * 2011-07-12 2013-08-20 Crocus-Technology Sa Magnetic random access memory cell with improved dispersion of the switching field
US8724377B2 (en) * 2011-09-07 2014-05-13 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
US8817531B2 (en) * 2010-06-30 2014-08-26 International Business Machines Corporation Magnetic random access memory device and method for producing a magnetic random access memory device
US20140319521A1 (en) * 2011-11-30 2014-10-30 Sony Corporation a corporation Memory element, memory apparatus
US20160267957A1 (en) * 2015-03-11 2016-09-15 Qualcomm Incorporated Multi-bit spin torque transfer magnetoresistive random access memory with sub-arrays

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002230965A (ja) 2001-01-24 2002-08-16 Internatl Business Mach Corp <Ibm> 不揮発性メモリ装置
JP3807254B2 (ja) * 2001-05-30 2006-08-09 ソニー株式会社 磁気抵抗効果素子、磁気抵抗効果型磁気センサ、および磁気抵抗効果型磁気ヘッド
US6655006B2 (en) * 2001-06-28 2003-12-02 International Business Machines Corporation Method of making a tunnel junction sensor with a smooth interface between a pinned or free layer and a barrier layer
JP3879518B2 (ja) * 2002-01-21 2007-02-14 ソニー株式会社 磁気記憶装置およびその製造方法
JP2004228406A (ja) * 2003-01-24 2004-08-12 Sony Corp 磁気記憶素子およびその製造方法および磁気記憶素子の集積回路装置
JP2005031829A (ja) 2003-07-09 2005-02-03 Hitachi Ltd ネットワークファイルサーバにおける先読み処理
US7112861B2 (en) * 2004-05-14 2006-09-26 International Business Machines Corporation Magnetic tunnel junction cap structure and method for forming the same
US7449345B2 (en) * 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
JP2006319259A (ja) * 2005-05-16 2006-11-24 Fujitsu Ltd 強磁性トンネル接合素子、これを用いた磁気ヘッド、磁気記録装置、および磁気メモリ装置
US8750032B2 (en) 2010-04-28 2014-06-10 Hitachi, Ltd. Semiconductor recording device
US8865008B2 (en) * 2012-10-25 2014-10-21 Headway Technologies, Inc. Two step method to fabricate small dimension devices for magnetic recording applications
US9166154B2 (en) * 2012-12-07 2015-10-20 Avalance Technology, Inc. MTJ stack and bottom electrode patterning process with ion beam etching using a single mask
US20140248718A1 (en) * 2013-03-04 2014-09-04 Jisoo Kim Patterning of magnetic tunnel junction (mtj) film stacks
KR102054819B1 (ko) * 2013-05-22 2019-12-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR101862632B1 (ko) * 2013-09-25 2018-05-31 캐논 아네르바 가부시키가이샤 자기 저항 효과 소자의 제조 방법 및 제조 시스템
JP6018599B2 (ja) 2014-03-20 2016-11-02 株式会社東芝 不揮発性記憶装置
US9698338B2 (en) * 2014-09-11 2017-07-04 Kabushiki Kaisha Toshiba Magnetic memory device and method of manufacturing magnetic memory device
KR20160135044A (ko) * 2015-05-15 2016-11-24 삼성전자주식회사 패턴 형성 방법, 이를 이용한 자기기억소자의 제조방법, 및 이를 이용하여 제조된 자기기억소자
US9666792B2 (en) * 2015-08-12 2017-05-30 Qualcomm Incorporated Shadow-effect compensated fabrication of magnetic tunnel junction (MTJ) elements
KR102411080B1 (ko) * 2015-09-02 2022-06-21 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 자기 메모리 장치의 제조 방법
US9691969B2 (en) * 2015-09-30 2017-06-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor integrated circuit and method of making the same
US20180033957A1 (en) * 2016-07-26 2018-02-01 Shanghai CiYu Information Technologies Co., LTD Method to make magnetic ramdom accesss memroy array with small footprint
JP2018147529A (ja) * 2017-03-02 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気メモリ、半導体装置、電子機器及び磁気メモリの読み出し方法
JP2018148158A (ja) * 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 強磁性トンネル接合素子及びその製造方法
US10069064B1 (en) * 2017-07-18 2018-09-04 Headway Technologies, Inc. Memory structure having a magnetic tunnel junction (MTJ) self-aligned to a T-shaped bottom electrode, and method of manufacturing the same
JP2019057660A (ja) * 2017-09-22 2019-04-11 東芝メモリ株式会社 メモリデバイス
US10636963B2 (en) * 2017-11-15 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junctions
JP2019160938A (ja) * 2018-03-09 2019-09-19 東芝メモリ株式会社 磁気記憶装置及びその製造方法
CN111009606B (zh) * 2018-10-08 2023-06-02 联华电子股份有限公司 半导体元件及其制作方法
US10937828B2 (en) * 2018-10-11 2021-03-02 International Business Machines Corporation Fabricating embedded magnetoresistive random access memory device with v-shaped magnetic tunnel junction profile
US10763429B2 (en) * 2018-10-12 2020-09-01 International Business Machines Corporation Self-aligned ion beam etch sputter mask for magnetoresistive random access memory
CN111384234B (zh) * 2018-12-27 2023-07-04 联华电子股份有限公司 磁阻式随机存取存储器的布局图案
US10707413B1 (en) * 2019-03-28 2020-07-07 International Business Machines Corporation Formation of embedded magnetic random-access memory devices
US10833257B1 (en) * 2019-05-02 2020-11-10 International Business Machines Corporation Formation of embedded magnetic random-access memory devices with multi-level bottom electrode via contacts

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072789B2 (en) * 2008-12-03 2011-12-06 Sony Corporation Resistance-change memory device
US8817531B2 (en) * 2010-06-30 2014-08-26 International Business Machines Corporation Magnetic random access memory device and method for producing a magnetic random access memory device
US20120134200A1 (en) * 2010-11-29 2012-05-31 Seagate Technology Llc Magnetic Memory Cell With Multi-Level Cell (MLC) Data Storage Capability
US8514618B2 (en) * 2011-07-12 2013-08-20 Crocus-Technology Sa Magnetic random access memory cell with improved dispersion of the switching field
US8724377B2 (en) * 2011-09-07 2014-05-13 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
US20140319521A1 (en) * 2011-11-30 2014-10-30 Sony Corporation a corporation Memory element, memory apparatus
US20160267957A1 (en) * 2015-03-11 2016-09-15 Qualcomm Incorporated Multi-bit spin torque transfer magnetoresistive random access memory with sub-arrays

Also Published As

Publication number Publication date
WO2018159057A1 (ja) 2018-09-07
JP2018147916A (ja) 2018-09-20
CN110337717A (zh) 2019-10-15
TW201841157A (zh) 2018-11-16
US10964604B2 (en) 2021-03-30
CN110337717B (zh) 2023-10-31
US20200058552A1 (en) 2020-02-20

Similar Documents

Publication Publication Date Title
Hu et al. Design of a voltage‐controlled magnetic random access memory based on anisotropic magnetoresistance in a single magnetic layer
Huai Spin-transfer torque MRAM (STT-MRAM): Challenges and prospects
US9099641B2 (en) Systems and methods for implementing magnetoelectric junctions having improved read-write characteristics
JP5797254B2 (ja) 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス
CN103563000B (zh) 电压控制的磁各向异性（vcma）开关和电磁存储器（meram）
JP5397902B2 (ja) スピン緩和変動方法、スピン流検出方法、及び、スピン緩和を利用したスピントロニクスデバイス
US9978931B2 (en) Systems and methods for implementing robust magnetoelectric junctions
US20100193889A1 (en) Magnetic random access memory and method of manufacturing the same
US9093211B2 (en) Storage element and storage device
CN105280214A (zh) 电流驱动型磁随机存取存储器和自旋逻辑器件
TWI487155B (zh) Memory elements and memory devices
JP2018026525A (ja) スピン流磁化反転素子、素子集合体及びスピン流磁化反転素子の製造方法
JP2012525710A (ja) スピントルクの切換を補助する層を有する、スピントルクの切換を持つ磁気積層体
CN106876582A (zh) 磁性隧道结及包括其的磁器件和电子设备
CN102769100A (zh) 存储元件和存储装置
US20190189912A1 (en) Structures Enabling Voltage Control of Oxidation Within Magnetic Heterostructures
JP2007150205A (ja) 磁気メモリ
CN105449097A (zh) 双磁性势垒隧道结以及包括其的自旋电子学器件
JP7177040B2 (ja) 磁気記憶素子、および電子機器
TWI744478B (zh) 磁性記憶元件、磁性記憶裝置、電子機器、及磁性記憶元件之製造方法
CN109755383A (zh) 基于磁子阀和磁子结的磁子磁电阻和自旋霍尔磁电阻器件
Yang et al. Electric-field-assisted non-volatile magnetic switching in a magnetoelectronic hybrid structure
Xu et al. Current manipulation of giant tunneling altermagnetic resistance in collinear antiferromagnetic RuO2/MgO/RuO2 sandwich structure
JP2012015212A (ja) 記憶装置及び記憶装置の製造方法
JP2008294056A (ja) 磁気記録装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees