TWI733471B - 三維記憶體元件及其製造方法 - Google Patents

三維記憶體元件及其製造方法 Download PDF

Info

Publication number
TWI733471B
TWI733471B TW109117588A TW109117588A TWI733471B TW I733471 B TWI733471 B TW I733471B TW 109117588 A TW109117588 A TW 109117588A TW 109117588 A TW109117588 A TW 109117588A TW I733471 B TWI733471 B TW I733471B
Authority
TW
Taiwan
Prior art keywords
layer
initial
barrier
storage
forming
Prior art date
Application number
TW109117588A
Other languages
English (en)
Other versions
TW202133402A (zh
Inventor
磊 薛
姚蘭
薛家倩
劉小欣
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI733471B publication Critical patent/TWI733471B/zh
Publication of TW202133402A publication Critical patent/TW202133402A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明提供了三維(3D)記憶體元件和用於形成該3D記憶體元件的方法的實施例。在示例中，3D記憶體元件包括在基底上方延伸的多個導體層、垂直地延伸穿過導體層到基底的通道結構、以及延伸穿過導體層到基底的源極結構。通道結構可以包括阻擋層，該阻擋層具有彼此不連接的多個阻擋部分。每個阻擋部分可以包括(i)在相應的導體層下的垂直阻擋部分、以及(ii)覆蓋相應的導體層的相應的橫向表面的至少一個橫向阻擋部分。通道結構還可以包括儲存層，該儲存層具有彼此不連接的多個儲存部分，每個儲存部分在相應的垂直阻擋部分下並與其接觸。

Description

三維記憶體元件及其製造方法
本發明內容的實施例涉及三維(3D)記憶體元件及其製造方法。
平面儲存單元透過改善製程技術、電路設計、程式設計演算法與製造製程來縮小至較小的尺寸。然而，隨著儲存單元的特徵尺寸接近下限時，平面製程與製造技術變得艱難且耗費成本。因此，平面儲存單元的儲存密度接近上限。
3D儲存架構可以處理平面儲存單元的密度受限的問題。3D儲存架構包括儲存陣列和用於控制來往儲存陣列的訊號的週邊設備。
本文公開了3D記憶體元件的實施例和形成3D記憶體元件的製造方法。
在一個示例中，3D記憶體元件可以包括：多個導體層，其在基底上方延伸；通道結構，其垂直地延伸穿過所述導體層到所述基底；以及源極結構，其延伸穿過所述導體層到所述基底。所述通道結構可以包括阻擋層，所述阻擋層具有彼此不連接的多個阻擋部分。每個所述阻擋部分可以包括(i)在相應的導體層下的垂直阻擋部分、以及(ii)覆蓋所述相應的導體層的相應的橫向表面的至少一個橫向阻擋部分。所述通道結構還可以包括儲存層，所述儲存層具有彼此不連接的多個儲存部分，每個所述儲存部分在相應的垂直阻擋部分下並與所述相應的垂直阻擋部分接觸。
在另一個示例中，一種用於形成3D記憶體元件的方法可以包括以下步驟。首先，可以在堆疊結構中形成初始通道結構，所述堆疊結構具有在所述基底上方交錯的多個第一層和多個第二層，所述初始通道結構沒有阻擋層。可以形成在所述堆疊結構中初始狹縫開口。可以去除所述第二層的其餘部分以形成多個閘極結構，每個閘極結構均被阻擋層的阻擋部分圍繞。可以去除所述第一層的其餘部分和所述初始通道結構的部分，以形成與每個所述閘極結構和所述初始通道結構的暴露部分接觸的密封結構。此外，可以在相鄰的閘極結構之間在所述密封結構中形成源極結構。
在又一示例中，用於形成3D記憶體元件的方法可以包括以下步驟。 首先，在堆疊結構中形成初始通道結構，所述堆疊結構包括在基底上方交錯的多個第一層和多個第二層。可以在所述堆疊結構中形成初始狹縫開口，並且可以去除第二層的其餘部分以暴露所述初始通道結構的初始儲存層。可以形成初始阻擋層以覆蓋所述第一層的其餘部分和所述初始儲存層的暴露部分。然後可以在由所述初始阻擋層圍繞的多個橫向凹陷中形成多個導體層。可以去除所述初始儲存層的部分以形成具有彼此不連接的多個儲存部分的儲存層，以及去除所述初始阻擋層的部分以形成彼此不連接的多個阻擋部分。此外，可以在相鄰的導體層之間形成源極結構。
100,200,201:3D記憶體元件
101,210,311:導體層
102,220,321:阻擋層
103,212,333,313:儲存層
104,214,315:穿隧層
105:p通道
106:半導體通道
202,302:基底
204:儲存堆疊
206:源極結構
208,330:密封結構
212a:儲存部分
215,308:氣隙
216,317:半導體層
218,319:介電質核
220-1:垂直阻擋部分
220-2:橫向阻擋部分
220a:阻擋部分
222,323:閘極介電質層
224,325:黏合層
226,347:源極觸點
228,349:摻雜區
230:通道結構
251,351:絕緣間隙壁
301:初始導體層
304:堆疊結構
304-1:第一層
304-2:第二層
335:初始狹縫開口
336:初始橫向凹陷
337:初始阻擋層
338:橫向凹陷
339:初始閘極介電質層
340:初始黏合層
341:狹縫開口
400:方法
402,404,406,408,410,412,414,416,418,420,422:步驟
d1,d2:厚度
X、Y、Z:方向
併入本文並形成說明書的一部分的圖式示出了本發明內容的實施例，並且與說明書一起進一步用於解釋本發明內容的原理並且使得相關領域技術人員能夠構成和使用本發明內容。
圖1示出了3D記憶體元件的一部分的截面圖。
圖2A和2B各自示出了根據本發明內容的一些實施例的示例性3D記憶體元件。
圖3A-3K示出了根據本發明內容的一些實施例的在示例性製造製程的各個階段時的3D記憶體元件的結構。
圖4A和4B示出了根據本發明內容的一些實施例的用於形成3D記憶體元件的示例性方法的流程圖。
將參照圖式描述本發明內容的實施例。
儘管討論了具體的配置和佈置，但應理解，這僅僅是為了說明的目的而進行的。相關領域的技術人員將認識到，在不脫離本發明內容的精神和範圍的情況下，可以使用其它配置和佈置。對於相關領域的技術人員顯而易見的是，本發明內容還可以用於各種其它應用中。
應注意到，在說明書中對“一個實施例”、“實施例”、“示例實施例”、“一些實施例”等的引用指示所描述的實施例可以包括特定的特徵、結構或特性，但每個實施例可能不一定包括該特定的特徵、結構或特性。而且，這樣的短語不一定指代相同的實施例。此外，當結合實施例描述特定的特徵、結構或特性時，無論是否被明確描述，結合其它實施例來實現這樣的特徵、結構或特性都在相關領域的技術人員的知識範圍內。
通常，可以至少部分地從上下文中的用法來理解術語。例如，至少部分取決於上下文，如本文所用的術語“一個或多個”可以用於以單數意義描述任何特徵、結構或特性，或可以用於以複數意義描述特徵、結構或特性的組合。類似地，至少部分取決於上下文，諸如“一”、“一個”或“該”的術語同樣可以被理解為表達單數用法或表達複數用法。另外，術語“基於”可以被理解為不一定旨在傳達排它性的因素集合，而是可以允許存在不一定明確描述的其它因素，這同樣至少部分地取決於上下文。
應容易理解的是，本發明內容中的“在……上”、“在……之上” 和“在……上方”的含義應以最寬泛的方式來解釋，使得“在……上”不僅意味著“直接在某物上”，而且還包括其間具有中間特徵或層的“在某物上”的含義，並且使得“在……之上”或“在……上方”不僅意味著“在某物之上”或“在某物上方”，而且還可以包括其間沒有中間特徵或層的“在某物之上”或“在某物上方”的含義(即，直接在某物上)。
此外，為了便於描述，可以在本文使用諸如“在……之下”、“在……下方”、“下”、“在……之上”、“上”等的空間相對術語來描述如圖所示的一個元件或特徵與另一個元件或特徵的關係。除了圖式中所示的方向之外，空間相對術語旨在涵蓋器件在使用或操作中的不同方向。裝置可以被以其它方式方向(旋轉90度或在其它方向)並且本文使用的空間相關描述詞同樣可以被相應地解釋。
如本文所使用的，術語“基底”是指在其上添加後續材料層的材料。基底本身可以被圖案化。添加在基底頂部的材料可以被圖案化或可以保持不被圖案化。此外，基底可以包括多種半導體材料，例如矽，鍺、砷化鎵、磷化銦等。可替換地，基底可以由非導電材料製成，例如玻璃、塑膠或藍寶石晶圓。
如本文所使用的，術語“層”是指包括具有厚度的區域的材料部分。層可以在整個下層或上層結構上方延伸，或者可以具有小於下層或上層結構範圍的範圍。此外，層可以是厚度小於連續結構的厚度的均勻或不均勻連續結構的區域。例如，層可以位於連續結構的頂面和底面之間或在頂面和底面處的任何一對水平面之間。層可以水平、垂直和/或沿著錐形表面延伸。基底可以是層，可以在其中包括一個層或多個層，和/或可以在其上、上方和/或其下具有一個層或多個層。層可以包括多個層。例如，互連層可以包括一個或多個導體和觸點層(其中形成有互連線和/或過孔觸點)以及一個或多個介電質層。
如本文所使用的，術語“標稱/標稱地”是指在產品或製程的設計階段期間設定的部件或製程步驟的特性或參數的期望值或目標值、連同高於和/或低於期望值的值的範圍。值的範圍可以是由於生產製程或公差的輕微變化而引起。如本文所使用的，術語“約”表示可以基於與本發明的半導體器件相關聯的特定的技術節點而變化的給定量的值。基於特定的技術節點，術語“約”可以表示給定量的值，該給定量例如在該值的10-30%內變化(例如，值的±10%、±20%或±30%)。
如本文所使用的，術語“3D記憶體元件”是指具有在橫向方向的基底上串聯連接的垂直方向的儲存單元電晶體串(在本文中稱為“儲存串”，諸如NAND儲存串)，使得儲存單元電晶體串相對於基底在垂直方向上延伸的半導體器件。如本文所使用的，術語“垂直/垂直地”表示標稱上垂直於基底的橫向表面。
如本文所使用的，術語“階梯”、“階”和“水平”可以互換地使用。如本文所使用的，階梯結構是指一組表面，其包括至少兩個水平表面和至少兩個垂直表面，使得每個水平表面與從水平表面的第一邊緣向上延伸的第一垂直表面鄰接，並與從水平表面的第二邊緣向下延伸的第二垂直表面鄰接。“階梯”是指一組鄰接表面的高度上的垂直移位。
如本文中所使用的，x軸和y軸(垂直於x-z平面)水平延伸並形成水平面。水平面基本上平行於基底的頂表面。如本文所使用的，z軸垂直地延伸，即沿著垂直於水平面的方向延伸。術語“x軸”和“y軸”可以與“水平方向”互換使用，術語“x-y平面”可以與“水平方向”互換使用，術語“z軸”可以與“垂直方向”互換使用。
在一些3D記憶體元件中，半導體通道形成有通道形成結構，該通道形成結構包括阻擋層、儲存層、穿隧層、半導體通道層和介電質核。通常，阻 擋層、儲存層、穿隧層和半導體通道層順序地佈置在閘電極和介電質核之間。 阻擋層可以減少電荷的洩漏。儲存層可以捕獲電荷，該電荷可以穿隧到半導體通道層中並且可以在半導體層中傳輸。
然而，當越多的閘電極堆疊在基底上方(例如，沿著半導體通道)以得到越高的儲存容量，電荷損失變得越突出。例如，隨著閘電極的數量增加，儲存層可能越容易受到電荷損失的影響。在儲存層中捕獲的電荷越有可能在儲存層中擴散(例如，沿著其延伸方向)。結果，可以損害儲存層中的資料保留，並且在儲存單元上的操作(例如，讀取、寫入和/或保持)可能具有降低的精準度。
應理解，3D記憶體元件100可以包括圖1中未示出的附加元件和結構。包括但不限於在一個或多個後段製程(back end of line，BEOL)互連層中的其它局部接觸和互連的圖1所示的互連。
圖1示出了3D記憶體元件100的一部分的截面圖。如圖1所示，導體層101(例如，閘電極)與半導體通道形成接觸。為了簡單起見，描繪了半導體通道的一部分，示為半導體通道106。半導體通道106具有阻擋層102、儲存層103、穿隧層104和p通道105，它們沿著一方向(例如，x軸或水平方向)順序地堆疊，該方向基本上垂直於p通道105(例如，或半導體通道106)延伸的方向(例如，z軸或垂直方向)。P通道105可以包括半導體通道層和介電質核，其中半導體通道層位於穿隧層104和介電質核之間。
導體層101可以包括任何合適的導電材料，諸如鎢(W)。阻擋層102、儲存層103和穿隧層104中的每一個可以包括單層結構或多層結構。例如，阻擋層102可以包括用於減少電荷洩漏的氧化矽(SiO)層。儲存層103可以包括用於捕獲電荷的SiN層。穿隧層104可以包括用於促進電荷從儲存層103穿隧到p通道105的SiO層。半導體通道層可以包括諸如多晶矽的半導體層，用於促進電荷傳 輸。介電質核可以包括諸如氧化矽的介電質材料，用以使每個儲存單元彼此絕緣。
如圖1所示，隨著導體層101的數量沿垂直方向增加，在儲存層103中捕獲的電荷越可能沿垂直方向擴散。特別是，電荷越可能在SiN層中擴散，從而損害3D記憶體元件的資料保留(dataretention)。資料保留受損會降低3D記憶體元件的操作(例如，讀、寫和/或保持)的精準度。
根據本公開內容的各種實施例提供了3D記憶體元件的結構和製造方法，其解決了與電荷損失相關的上述問題。例如，透過改變儲存層的結構，可以抑制在儲存層中沿著其延伸方向擴散的電荷，從而改善儲存層中的電荷限制。相應地，可以改善3D記憶體元件的資料保留。在一些實施例中，儲存層可以具有多個與其延伸方向對齊並且彼此不連接的儲存部分。這種配置可以抑制在儲存單元中捕獲的電荷沿著其延伸方向在儲存單元中擴散，從而增加3D記憶體元件中的資料保留。可以形成使相鄰的閘極結構(例如，導體層)絕緣的密封結構以包圍或圍繞每個閘極結構。密封結構可以與通道結構的穿隧層接觸，從而將儲存部分分開。在一些實施例中，密封結構包括在相鄰的閘極結構之間的氣隙，這減小了閘極到閘極的耦合電容並有助於沿垂直方向的器件縮放(z-節距縮放(z-pitch scaling))。
3D記憶體元件可以由具有交錯的多個第一層和第二層的介電質堆疊形成，第一層和第二層兩者均被用作犧牲層。與相關技術相比，可以減小例如被用於形成密封結構的第一層的厚度，以便減小由第一層引起的介電質堆疊中的應力，以便有助於進行z-節距縮放，並以便使在相鄰的閘極結構之間較容易地形成氣隙。為了在用於形成記憶體部分的製程中改善蝕刻控制和蝕刻均勻性，在一些實施例中，在通道孔的外部形成阻擋層，在該通道孔中形成其它通道形成層(例如，儲存層、穿隧層、半導體層和介電質芯)。透過對初始阻擋層的沉 積及蝕刻而形成的阻擋層在垂直方向和橫向上部分地圍繞相應的導體層，從而暴露要被蝕刻以形成儲存層的初始儲存層。可以較好地控制對初始儲存層的蝕刻，並且儲存部分可以具有改善的均勻性。在一些實施例中，選擇合適的介電質材料作為阻擋層的材料，使得對初始儲存層的蝕刻可以在阻擋層上具有很小的損壞或沒有損壞。例如，阻擋層包括氮氧化矽(SiON)，並且是至少部分地由於對初始儲存層的氧化而形成的，該初始儲存層可以包括氮化矽。
圖2A和2B示出了根據一些實施例的示例性3D記憶體元件200和201。在一些實施例中，3D記憶體元件200和201可以分別包括基底202、在基底202之上平行延伸的多個閘極結構、垂直地(例如，沿著z軸或垂直方向)延伸穿過儲存堆疊204到基底202中的多個通道結構230、以及垂直地延伸穿過儲存堆疊204的源極結構206。閘極結構可以包括導體層210，導體層210部分地被閘極介電質層222圍繞。3D記憶體元件200和201可以分別包括密封結構208，該密封結構208沿垂直方向使相鄰的閘極結構絕緣。在一些實施例中，如圖2A所示，密封結構208包括在相鄰的閘極結構(或導體層210)之間的氣隙215。在一些實施例中，如圖2B所示，3D記憶體元件201可以在相鄰的閘極結構之間不包括氣隙。 每個結構的細節描述如下。
基底202可以包括矽(例如，單晶矽)、矽鍺(SiGe)、砷化鎵(GaAs)、鍺(Ge)、絕緣體上矽(SOI)和/或任何其它合適的材料。在一些實施例中，基底202包括矽。
儲存堆疊204可以包括橫向地(例如，沿著x-y平面並與基底202平行地)延伸的多個導體層210。通道結構230和導體層210的交叉部可以形成多個儲存單元。儲存堆疊204中的導體層的數量(例如，32、64、96或128)確定3D記憶體元件201中的儲存單元的數量。導體層210可以包括導體材料，包括但不限於鎢(W)、鈷(Co)、銅(Cu)、鋁(Al)、多晶矽(polysilicon)、摻雜矽、矽 化物或上述各項的任何組合。
導體層210均可以被閘極介電質層222部分地包圍。在一些實施例中，閘極介電質層222在導體層210和相鄰的通道結構230之間。在一些實施例中，閘極介電質層222可以至少圍繞橫向表面，例如導體層210的頂表面和/或底表面。在一些實施例中，閘極介電質層222覆蓋導體層210的頂表面和底表面以及導體層210的面向通道結構230的側表面。閘極介電質層222可以包括任何合適的高k介電質材料，例如氧化鋁(AlO)、氧化鉿(HfO2)和五氧化鉭(Ta2O5)。 在一些實施例中，閘極介電質層222包括AlO。可選地，黏合層224可以在閘極介電質層222和導體層210之間。黏合層224可以至少在導體層210的面向通道結構230的側表面上方。在一些實施例中，黏合層224覆蓋在導體層210的頂表面和底表面以及導體層210的面向通道結構230的側表面。在一些實施例中，導體層210和相應的閘極介電質層222(以及相應的黏合層224(如果有的話))可以稱為閘極結構。
儲存堆疊204還包括沿垂直方向(例如，z軸)使相鄰的閘極結構(或相鄰的導體層210)絕緣的密封結構208。閘極結構可以位於密封結構208中。密封結構208可以形成每個都在一對閘極結構(或導體層210)之間的多個介電質層。導體層210和介電質層可以形成在垂直方向(例如，z軸)上交替的交替的導體/介電質堆疊。換句話說，除了在交替的導體/介電質堆疊的頂部或底部處的那些之外，每個導體層210可以在兩側上被兩個介電質層鄰接，並且每個介電質層可以在兩側上被兩個導體層210鄰接。每個導體層210可以具有相同的厚度或具有不同的厚度。類似地，每個介電質層可以具有相同的厚度或具有不同的厚度。密封結構208(或介電質層)可以包括介電質材料，該介電質材料包括但不限於氧化矽、氮化矽、氧氮化矽或上述各項的任何組合。在一些實施例中，導體層210包括金屬層，例如W，並且密封結構208(或介電質層)包括SiO。
在一些實施例中，如圖2A所示，密封結構208可以在一對或多對相鄰的閘極結構之間包括氣隙215。氣隙215可以在閘極結構之間提供進一步的絕緣，並減小閘極到閘極的耦合電容，從而促進進行z-節距縮放。氣隙215的尺寸可以隨著設計和/或製造的變化而變化。例如，氣隙215的頂部表面/底部表面與相鄰的阻擋層之間的距離可以在不同的實施例中變化。氣隙215的特定尺寸不應由本公開內容的實施例限制。在一些實施例中，如圖2B所示，介電質層(或密封結構208)可以填充相鄰的閘極結構之間的空間，並且密封結構208在閘極結構之間不包括氣隙。
通道結構230可以形成陣列，並且每個都可以在基底202之上垂直延伸。通道結構230可以包括半導體通道，該半導體通道垂直延伸穿過交替的導體/介電質堆疊。半導體通道可以包括阻擋層220、儲存層212、穿隧層214，半導體層216和介電質核218，其向內且徑向地朝向通道結構230的中心佈置。在一些實施例中，介電質核218可以被半導體層216圍繞並覆蓋。介電質核218可以具有沿著垂直方向(例如，z軸)延伸的柱形狀。
阻擋層220可以減少或防止電荷逸出到導體層210中。阻擋層220可以包括彼此不連接的多個阻擋部分220a。每個阻擋部分220a可以包括在相應的導體層210/閘極結構和相應的儲存層212之間的垂直阻擋部分220-1。垂直阻擋部分220-1在本文中也可以被稱為在相應的導體層210/閘極結構下方。每個阻擋部分220a還可以包括至少一個橫向阻擋部分220-2，其覆蓋相應的導體層210/閘極結構的相應的橫向表面。在一些實施例中，阻擋部分220a可以包括一對橫向阻擋部分220-2，其覆蓋相應的導體層210/閘極結構的頂表面和底表面。一對橫向阻擋部分220-2可以與垂直阻擋部分220-1接觸。在一些實施例中，阻擋部分220a可以覆蓋相應的閘極介電質層222(和黏合層224(如果有的話))。
阻擋層220可以包括單層結構或多層結構。阻擋層220的厚度可以在 約40埃至約100埃的範圍內。在一些實施例中，厚度在約50埃至約70埃的範圍內。例如，阻擋層可以包括具有足夠高的介電質常數(例如，大於7.9)的介電質金屬氧化物。阻擋層220的示例包括AlO、氧化鉿(HfO2)、氧化鑭((LaO2)、氧化釔(Y2O3)、氧化鉭((Ta2O5)、其矽酸鹽、其氮摻雜化合物、氧化矽、氮氧化矽和/或氮化矽。在一些實施例中，阻擋層220包括氧氮化矽(即，SiON)。
儲存層212可以包括電荷捕獲材料，並且可以形成在阻擋層220和穿隧層214之間。儲存層212可以包括多個儲存部分212a，每個儲存部分在相應的垂直阻擋部分220-1和穿隧層214之間。在一些實施例中，儲存部分212a可以被相應的垂直阻擋部分220-1覆蓋。相鄰的儲存部分212a之間的不連接可以減少或防止捕獲的電荷垂直地擴散，這導致單元間干擾。進行Z-節距縮放可以進一步改善儲存層212可以包括單層結構或多層結構。例如，儲存層212可以包括導電材料和/或半導體，例如鎢、鉬、鉭、鈦、鉑、釕、其合金、其納米顆粒、其矽化物和/或多晶半導體材料或非晶半導體材料(例如，多晶矽和非晶矽)。儲存層212也可以包括一種或多種絕緣材料，例如SiN和/或SiON。在一些實施例中，儲存層212包括SiN。
穿隧層214可以包括介電質材料，可以在適當的偏壓下發生穿隧穿過該介電質材料。可以在儲存層212(或相應的儲存部分212a)和半導體層216之間形成穿隧層214。穿隧層214可以沿著垂直方向連續地延伸，並且可以包括單層結構或多層結構。例如，穿隧層214可以包括SiO、SiN、SiON、介電質金屬氧化物、介電質金屬氧氮化物、介電質金屬矽酸鹽和/或其合金。在一些實施例中，穿隧層214包括SiO。密封結構208可以與穿隧層214接觸。在一些實施例中，密封結構208可以與儲存層212和阻擋層220接觸。換句話說，密封結構208可以圍繞並覆蓋阻擋層220、儲存層212以及穿隧層214。
沿著垂直方向連續地延伸的半導體層216可以包括有助於電荷傳輸 的半導體通道，並且可以形成在穿隧層214上方。半導體層216可以包括一種或多種半導體材料，例如，單元素半導體材料、III-V族化合物半導體材料、II-VI族化合物半導體材料和/或有機半導體材料。在一些實施例中，半導體層216包括多晶矽層。
沿著垂直方向連續延伸的介電質核218可以包括合適的介電質材料，並且可以填充被半導體層216圍繞的空間。在一些實施例中，介電質核218包括SiO(例如，純度足夠高的SiO)。
在一些實施例中，通道結構230還包括在通道結構230的下部中(例如，在通道結構230的底部的下端部處)的導電插塞(例如，在圖中未示出的半導體插塞)。如本文使用地，當基底202位於3D記憶體元件200/201的最低平面中時，元件(例如，通道結構230)的“上端部”是在垂直方向上遠離基底202的端部，而元件(例如，通道結構230)的“下端部”是在垂直方向上較靠近基底202的端部。導電插塞可以包括諸如矽的半導體材料，其從基底202磊晶生長或以任何合適的方向沉積到基底202上。可以理解，在一些實施例中，導電插塞包括材料與基底202的材料相同的單晶矽。換句話說，導電插塞可以包括從基底202生長的經磊晶生長的半導體層。導電插塞還可以包括與基底202相比不同的材料。在一些實施例中，導電塞包括矽、鍺和矽鍺中的至少一者。在一些實施例中，導電插塞的一部分是在基底202的頂表面之上並且與半導體通道接觸。導電插塞可以導電地連接到半導體通道。
在一些實施例中，通道結構230還包括在通道結構230的上部(例如，在通道結構230的上端部)中的汲極結構(例如，通道插塞)。汲極結構可以與半導體通道的上端接觸，並且可以導電地連接到半導體通道。汲極結構可以包括半導體材料(例如，多晶矽)或導電材料(例如，金屬)。在一些實施例中，汲極結構包括填充有Ti/TiN或Ta/TaN作為黏合層和鎢作為導體材料的開口。
源極結構206可以垂直地延伸穿過密封結構208和閘極結構，並與基底202接觸。源極結構206可以包括絕緣間隙壁251和絕緣間隙壁251中的源極觸點226。絕緣間隙壁251可以在源極觸點226和周圍的導體層210之間提供絕緣。 在一些實施例中，源極結構206還可以包括基底202中的摻雜區228，並與源極觸點226接觸。源極觸點226可以導電地連接到摻雜區228，使得可以透過摻雜區228和源極觸點226將源極電壓施加在儲存單元上。在一些實施例中，絕緣間隙壁251可以包括合適的介電質材料，例如SiO。在一些實施例中，源極觸點226可以包括合適的導電材料，諸如鎢、多晶矽、摻雜矽、矽化物、鋁、銅和鈷中的一種或多種。摻雜區228可以包括具有與基底202相反的極性的合適的摻雜劑。
圖3A-3K示出了根據本公開內容的實施例的用於形成3D記憶體元件200和201的示例性製造製程。圖4A和4B示出了用於形成圖3A-3K所示的3D記憶體元件200和201的示例性製造方法400的流程圖。圖4B是圖4A的延續。應理解，方法400中示出的步驟不是窮舉的，並且其它步驟也可以在任何所示步驟之前，之後或之間執行。此外，一些步驟可以同時執行，或者以與圖4所示的次序不同的次序執行。
參照圖4A，在製造製程的開始處，在基底上方形成具有交錯的多個第一層和多個第二層的堆疊結構(步驟402)。圖3A示出了對應的結構。
如圖3A所示，可以在基底302上方形成具有彼此交錯的多個第一層304-1和多個第二層304-2的堆疊結構304。第一層304-1和第二層304-2可以被佈置為在基底302上方垂直地堆疊的多個第一層304-1/第二層304-2對。堆疊結構304中的第一層304-1/第二層304-2對的數量(例如，32、64、96或128)可以設置3D記憶體元件中的儲存單元的數量。第一層304-1和第二層304-2可以包括不同的犧牲材料，並且可以隨後被去除並且由其它結構/材料代替。在一些實施例中，第一層304-1和第二層304-2包括不同的介電質材料。
每個第一層304-1可以具有相同的厚度或具有不同的厚度。類似地，每個第二層304-2可以具有相同的厚度或具有不同的厚度。在一些實施例中，第一層304-1的厚度d1小於第二層304-2的厚度d2。厚度d1和厚度d2的總厚度可以小於相關技術中的導體/介電質對的總厚度，從而有助於進行z-節距縮放。厚度d1可以在約150埃至約250埃的範圍內，並且厚度d2可以在約300埃至約400埃的範圍內。在一些實施例中，厚度d1約為200埃，厚度d2約為350埃。第二層304-2可以包括與第一層304-1的材料不同的合適的材料。在一些實施例中，第一層304-1包括氮化矽，其可以用於後續形成阻擋層中。在一些實施例中，第二層304-2包括SiO。
第一層304-1和第二層304-2可以透過重複地並交替地在基底302上方沉積第一犧牲材料層(例如，用於形成第一層304-1)和第二犧牲材料層(例如，用於形成第二層304-2)來形成。沉積可以包括任何合適的沉積方法，諸如原子層沉積(ALD)、化學氣相沉積(CVD)和/或物理氣相沉積(PVD)。在一些實施例中，堆疊結構304包括階梯結構。堆疊結構的形成可以包括透過在堆疊結構304上方使用蝕刻遮罩(例如，圖案化的微影膠或PR層)重複地蝕刻第一層304-1和第二層304-2。蝕刻遮罩可以被修整以暴露第一層304-1和第二層304-2的要被蝕刻的部分，使得可以使用合適的蝕刻製程來蝕刻暴露的部分。第一層304-1和第二層304-2可以從層的邊界，通常是從所有方向，逐漸地和向內地被蝕刻。經修整的PR的量可以與階梯的尺寸直接相關(例如，取決於階梯的尺寸)。對PR層的修整可以使用適合的蝕刻(例如，各向同性乾式蝕刻，諸如濕式蝕刻)來獲得。可以連續地形成和修整一個或多個PR層，以形成階梯結構。每對第一層304-1/第二層304-2可以被蝕刻以在堆疊結構304中形成階梯結構。對第一層304-1和第二層304-2的蝕刻可以包括濕蝕刻製程。然後可以除去PR層。可以在形成導體層之前，在3D記憶體元件200/201的製造製程的任何適合的階段形成階梯結 構。
再參照圖4A，在形成堆疊結構之後，在堆疊結構中形成初始通道結構，該初始通道結構不具有阻擋層並且將儲存層暴露在通道孔的側壁上(步驟404)。圖3B示出了對應的結構。
如圖3B所示，可以在堆疊結構304中形成初始通道結構，垂直地延伸穿過第一和第二層304-1和304-2。初始通道結構可以包括從通道孔的側壁朝通道孔的中心向內地佈置的初始儲存層333、穿隧層315、半導體層317和介電質核319。初始通道結構可以不包括用於形成阻擋層的材料。
可以首先形成在堆疊結構304中的通道孔。在一些實施例中，通道孔從堆疊結構304的頂表面延伸到基底302。在一些實施例中，通道孔的底部暴露基底302。可以透過任何適合的製造製程來形成通道孔。在一些實施例中，執行適合的蝕刻製程以去除堆疊結構304的一部分，直到暴露基底302為止。蝕刻製程可以包括各向異性蝕刻製程(諸如乾式蝕刻)和/或各向同性蝕刻製程(諸如濕式蝕刻)。
在形成通道孔後，如圖3B所示，可以透過順序地沉積初始儲存層333、穿隧層315、半導體層317和介電質核319以填充通道孔來形成初始通道結構。在一些實施例中，可以從通道孔的側壁朝通道孔的中心順序地設置初始儲存層333、穿隧層315、半導體層317和介電質核319。在一些實施例中，可以在通道孔的側壁上方沉積初始儲存層333，並且介電質核319可以填充被半導體層317圍繞的空間。在一些實施例中，初始儲存層333的橫向厚度(例如，沿著x軸的初始儲存層333的厚度)可以大於相關技術中現有3D記憶體元件中的儲存層的厚度。初始儲存層333可以為形成阻擋層和儲存層提供材料基礎。在一些實施例中，初始儲存層333包括SiN，穿隧層315包括SiO，半導體層317包括多晶矽，介電質核319包括SiO，並且各自可以透過CVD、ALD和PVD以及金屬有機物化學 氣相沉積(MOCVD)中的一種或多種來形成。
再參照圖4A，在形成初始通道結構之後，在堆疊結構中形成初始狹縫開口(步驟406)。圖3C示出了對應的結構。
如圖3C所示，可以在堆疊結構304中形成初始狹縫開口335，從而暴露基底302。在一些實施例中，可以在相鄰的初始通道結構之間形成初始狹縫開口335。可以透過去除第一層304-1和第二層304-2的部分而圖案化堆疊結構304，來形成初始縫隙開口335。對堆疊結構304的蝕刻可以包括諸如乾式蝕刻的各向異性蝕刻製程和/或諸如濕式蝕刻的各向同性蝕刻製程。
再參照圖4A，在形成初始狹縫開口之後，可以去除第二層的其餘部分以暴露初始儲存層(步驟408)。圖3D示出了對應的結構。
如圖3D所示，可以去除第二層304-2的其餘部分以暴露初始儲存層333。在一些實施例中，也可以暴露第一層304-1的其餘部分。例如，可以暴露第一層304-1的其餘部分的頂表面和底表面以及第一層304-1的面向初始狹縫開口335的側表面。初始橫向凹陷336可以由第一層304-1的相鄰的其餘部分之間的空間形成。初始橫向凹陷336可以與初始狹縫開口335接觸。在一些實施例中，初始橫向凹陷336可以被初始儲存層333的暴露部分以及第一層304-1的相鄰的其餘部分的頂表面和底表面部分地圍繞。去除第二層304-2可以包括執行諸如濕式蝕刻的適合的各向同性蝕刻製程以穿過初始狹縫開口335。蝕刻劑可以在第一層304-1(例如，SiN)和初始儲存層333(例如，SiN)上方選擇性地蝕刻第二層304-2(例如，SiO)，所以在第一層304-1和初始儲存層333上幾乎沒有或沒有造成損壞。
再參照圖4A，在形成初始凹陷之後，形成初始阻擋層以至少覆蓋初始儲存層的暴露部分(步驟410)。圖3E示出了對應的結構。
如圖3E所示，可以形成初始阻擋層337以至少覆蓋初始儲存層333 的暴露部分。在一些實施例中，初始阻擋層337覆蓋初始橫向凹陷336的側壁。 在一些實施例中，初始阻擋層337覆蓋第一層304-1的其餘部分和初始儲存層333的暴露部分。
可以透過熱氧化和原位蒸汽產生(ISSG)中的一種或多種來形成初始阻擋層337。在一些實施例中，還可以採用其它適合的沉積方法(諸如CVD、ALD和/或PVD)來形成初始阻擋層337。在一些實施例中，可以透過部分地氧化初始儲存層333和/或在初始儲存層333上方生長阻擋材料層來形成初始阻擋層337。例如，初始儲存層333的部分可以首先被氧化/轉化為阻擋材料。如果從初始儲存層333形成的阻擋材料沒有達到期望的厚度，則可以透過分開的沉積製程(例如，CVD、ALD和/或PVD)形成另一層阻擋層，直到阻擋材料的總厚度達到期望值為止。在一些實施例中，僅透過在初始儲存層333上方沉積阻擋材料層來形成初始阻擋層337。由初始儲存層333和/或透過沉積形成的阻擋材料可以形成初始阻擋層337。在一些實施例中，初始阻擋層337包括由對初始儲存層333(例如，SiN)的氧化和/或對SiON的分開的沉積形成的SiON。
再參照圖4A，在形成初始阻擋層之後，形成初始閘極介電質層以至少覆蓋初始儲存層的暴露部分，從而形成多個橫向凹陷(步驟412)。圖3F示出了對應的結構。
如圖3F所示，可以形成初始閘極介電質層339以至少覆蓋相鄰的第一層304-1之間的初始阻擋層337的部分。在一些實施例中，初始閘極介電質層339可以覆蓋整個初始阻擋層337。可選地，可以在初始閘極介電質層339上方形成初始黏合層340。在一些實施例中，初始閘極介電質層339可以包括AlO，以及任何初始黏合層340可以包括TiN。在形成初始閘極介電質層339和任何初始黏合層340之後，初始橫向凹陷336的其餘空間可以形成多個橫向凹陷338。初始閘極介電質層339和任何初始黏合層340的形成可以包括CVD、ALD和PVD中的一種或 多種。
再參照圖4A，在形成初始閘極介電質層和橫向凹陷之後，沉積導體材料以穿過初始狹縫開口填充橫向凹陷(步驟414)。圖3G示出了對應的結構。
如圖3G所示，可以穿過初始狹縫開口335來沉積導體材料以填充橫向凹陷338，從而在初始閘極介電質層339上方形成多個初始導體層301。在一些實施例中，初始導體層301可以在每個橫向凹陷338中與初始閘極介電質層339(或任何初始黏合層340)接觸。在一些實施例中，初始導體層301包括鎢並且可以透過CVD、ALD和/或PVD形成。
再參照圖4B，在形成初始導體層301之後，去除初始阻擋層和初始閘極介電質層的部分以暴露第一層的其餘部分，從而形成縫隙開口、導體層、阻擋層和閘極介電質層(步驟416)。圖3H示出了對應的結構。
如圖3H所示，可以去除初始阻擋層337的部分以及初始閘極介電質層339的部分(以及初始黏合層340的部分(如果有的話))，以暴露第一層304-1的其餘部分。可以執行適合的選擇性蝕刻製程以去除初始阻擋層337的部分和初始閘極介電質層339的部分(以及初始黏合層340的部分(如果有的話))。相比初始導體層301和第一層304-1，蝕刻劑可以在初始阻擋層337、初始閘極介電質層339以及任何初始黏合層340上具有較高的蝕刻速率。蝕刻可以導致狹縫開口341、導體層311、阻擋層321、閘極介電質層323和黏合層325(如果有的話)。 在一些實施例中，狹縫開口341在底部處暴露基底302，並且在側壁上暴露導體層311和第一層304-1的其餘部分。在一些實施例中，沿著狹縫開口341的側壁，導體層311、阻擋層321、閘極介電質層323和黏合層325(如果有的話)可以是共面的。堆疊結構304然後可以被稱為儲存堆疊。
蝕刻製程可以使相鄰的初始導體層301之間的初始阻擋層337、初始閘極介電質層339、初始黏合層340(如果有的話)不連接。蝕刻製程還可以去 除狹縫開口341的側壁上導體材料的任何多餘的材料，從而形成導體層311。在一些實施例中，狹縫開口的側壁暴露相鄰的導體層311。可以形成具有多個不連續的阻擋部分的阻擋層321。在一些實施例中，每個阻擋部分包括覆蓋相應的導體層311的頂表面和底表面的一對橫向阻擋部分、以及在相應的導體層311和初始儲存層333之間的垂直阻擋部分。在一些實施例中，閘極介電質層323和黏合層325可以具有與阻擋層321相似的形狀。例如，閘極介電質層323和黏合層325(如果有的話)中的每個可以覆蓋相應的導體層311的頂表面和底表面以及導體層311面對初始儲存層333的側表面。在一些實施例中，執行適合的“回蝕”製程，其包括各向同性蝕刻製程，諸如濕式蝕刻。在一些實施例中，第一層304-1包括SiN，初始阻擋層337包括SiON，初始導體層301包括鎢，並且蝕刻劑包括氫氟酸(HF)。
再參照圖4B，在形成狹縫開口和阻擋層之後，去除第一層的其餘部分和被第一層覆蓋的初始儲存層的部分以暴露穿隧層，以及保留導體層和穿隧層之間的初始儲存層的部分，從而形成儲存層(步驟418)。圖3I示出了對應的結構。
如圖3I所示，去除第一層304-1的其餘部分和被第一層304-1覆蓋的初始儲存層333的部分以暴露穿隧層315，以及保留初始儲存層333在導體層311和穿隧層315之間的部分。可以形成具有多個儲存部分的儲存層313。每個儲存部分可以在相應的導體層311和穿隧層315之間，並且可以沿著z軸彼此不連接。 可以形成具有阻擋層321、儲存層313、穿隧層315、半導體層317和介電質芯319的通道結構。在一些實施例中，阻擋層321的垂直阻擋部分可以沿z軸覆蓋相應的儲存部分。可以暴露每個阻擋部分的頂表面和底表面以及相鄰的阻擋部分之間的穿隧層315的部分。可以在相鄰的阻擋層321(或相鄰的閘極結構)之間形成閘極到閘極空間。在一些實施例中，狹縫開口341與閘極到閘極空間接觸。
可以執行諸如濕式蝕刻的適合的各向同性蝕刻製程，以去除第一層304-1和初始儲存層333的部分。相比穿隧層315和阻擋層321，蝕刻劑可以在第一層304-1和初始儲存層333上具有較高的蝕刻速率，因此在去除第一層304-1和初始儲存層333的部分之後，蝕刻可以在穿隧層315和阻擋層321上停止。在一些實施例中，可以控制蝕刻時間，從而可以保留導體層311和穿隧層315之間的儲存部分。蝕刻時間可以允許儲存部分具有沿z軸的期望的長度。在一些實施例中，第一層304-1和初始儲存層333包括SiN，阻擋層321包括SiON，並且蝕刻劑包括磷酸。
再參照圖4B，在形成儲存層之後，形成密封結構以填充閘極到閘極空間，以及形成狹縫開口(步驟420)。圖3J和3K示出了對應的結構。
如圖3J和3K所示，可以形成密封結構330以圍繞每個閘極結構，使得閘極結構彼此絕緣。每個由相應的阻擋部分部分地包圍的閘極結構可以在密封結構330中。圍繞每個閘極結構的密封結構330的部分可以足夠厚，以確保相應的閘極結構與其它結構(例如，其它閘極結構)絕緣。在一些實施例中，如圖3J所示，密封結構330包括形成在相鄰的閘極結構(或相鄰的阻擋部分)之間的氣隙308，以在相鄰的閘極結構之間提供進一步的絕緣。在一些實施例中，氣隙308可以被嵌入在密封結構330中以及在相鄰結構之間。在一些實施例中，密封結構330覆蓋阻擋層321(例如，阻擋部分)、儲存層313的暴露部分(例如，儲存部分)和穿隧層315的暴露部分。
在一些實施例中，如圖3K所示，密封結構330可以不包括相鄰的閘極結構之間的氣隙。即，可以用形成密封結構330的絕緣材料填充相鄰的閘極結構(或阻擋部分)之間的空間。可以透過調節用於形成密封結構的沉積製程中的參數來控制密封結構330中的氣隙的形成。例如，可以控制沉積製程中的沉積與濺射比(例如，DS比)以形成期望數量和尺寸的氣隙。可以使用任何適合的沉 積方法來形成密封結構330。在一些實施例中，密封結構330透過快速熱CVD來形成，並且密封結構330包括氧化矽。在各種應用中，快速熱CVD在本文中也可以被稱為“快速密封”製程。可選地，可以執行平坦化/凹陷蝕刻製程或去除在堆疊結構304上方的密封結構330的多餘部分。
再參照圖4B，在形成密封結構之後，在狹縫開口中形成源極結構(步驟422)。圖3J和3K示出了對應的結構。
如圖3J和3K所示，在第一實施例中，可以在狹縫開口341中形成源極結構。該源極結構可以包括源極觸點347和絕緣間隙壁351，其中，源極觸點347位於絕緣間隙壁351中。在一些實施例中，源極結構包括基底302中的摻雜區349。在一些實施例中，密封結構330可以覆蓋狹縫開口341的側壁，從而形成覆蓋相鄰的導體層311的絕緣間隙壁351。絕緣間隙壁351可以在導體層311上方具有足夠的厚度，並在源極觸點347和導體層311之間提供絕緣。在一些實施例中，源極觸點347與摻雜區349接觸。
在一些實施例中，絕緣間隙壁351可以形成為密封結構330的部分。 絕緣間隙壁351可以覆蓋狹縫開口341的側壁，從而可以在導體層311上方形成具有足夠厚度的絕緣材料，例如用於形成密封結構330的材料。可選地，可以執行凹陷蝕刻(例如，乾式蝕刻和/或濕式蝕刻)以去除密封結構330的任何多餘材料，從而在縫隙開口341中形成具有期望厚度的絕緣間隙壁351。在一些實施例中，可以在凹陷蝕刻之後在狹縫開口341的底部處暴露基底302。蝕刻在本文中也可以稱為“底部穿通”製程。可以執行適合的摻雜製程(例如，離子注入)，以在基底302中形成摻雜區349。
在一些實施例中，基底302包括矽，並且摻雜區349包括摻雜矽。然後可以透過用諸如鎢的適合的導電材料填充由絕緣間隙壁351包圍的狹縫開口341中的其餘空間來形成源極觸點347。沉積可以包括CVD、ALD、PVD等。可 選地，可以執行平坦化/凹陷蝕刻製程以去除堆疊結構304上方的導電材料的多餘部分。
本發明內容提供了一種3D記憶體元件。在一些實施例中，3D記憶體元件包括在基底上方延伸的多個導體層、垂直地延伸穿過導體層到基底的通道結構、以及延伸穿過導體層到基底的源極結構。通道結構可以包括阻擋層，該阻擋層具有彼此不連接的多個阻擋部分。每個阻擋部分可以包括(i)在相應的導體層下的垂直阻擋部分、以及(ii)覆蓋相應的導體層的相應的橫向表面的至少一個橫向阻擋部分。通道結構還可以包括儲存層，該儲存層具有彼此不連接的多個儲存部分，每個儲存部分在相應的垂直阻擋部分下並與其接觸。
在一些實施例中，阻擋層包括氮氧化矽，並且儲存層包括氮化矽。
在一些實施例中，3D記憶體元件還包括密封結構，導體層、通道結構和源極結構位於密封結構中。密封結構可以與通道結構的穿隧層接觸並且可以包圍導體層、阻擋層和儲存層。
在一些實施例中，密封結構包括在相鄰的橫向阻擋部分之間的氣隙。
在一些實施例中，密封結構包括氧化矽。
在一些實施例中，3D記憶體元件還包括在每個阻擋部分和相應的導體層之間的高k介電質層。高k介電質層可以包括(i)在相應的導體層和相應的垂直阻擋部分之間的垂直高k部分、和(ii)覆蓋在相應的導體層和相應的橫向阻擋部分之間的至少一個橫向高k部分。
本發明內容還包括一種用於形成3D記憶體元件的方法。該方法可以包括以下步驟。首先，可以在堆疊結構中形成初始通道結構，該堆疊結構在基底上方交錯的多個第一層和多個第二層，該初始通道結構沒有阻擋層。可以在堆疊結構中形成初始狹縫開口。可以去除第二層的其餘部分以形成多個閘極結構，每個閘極結構均被阻擋層的阻擋部分圍繞。可以去除第一層的其餘部分和 初始通道結構的部分，以形成與每個閘極結構和初始通道結構的暴露部分接觸的密封結構。此外，可以在相鄰的閘極結構之間在密封結構中形成源極結構。
在一些實施例中，形成堆疊結構包括形成具有不同的介電質材料的多個第一層和多個第二層。
在一些實施例中，形成初始通道結構包括：形成垂直地延伸穿過堆疊結構到基底中的通道孔，以及從通道孔的側壁向內到通道孔的中心順序地沉積初始儲存層、穿隧層、半導體層和介電質芯。
在一些實施例中，去除初始通道結構的部分包括去除初始儲存層的部分以暴露穿隧層。
在一些實施例中，每個由阻擋層的阻擋部分圍繞的多個閘極結構的形成包括以下步驟。首先，在去除第二層的其餘部分之後，可以沉積初始阻擋層以覆蓋第一層的其餘部分和初始儲存層的暴露部分。可以在初始阻擋層上方沉積初始高k介電質層。然後可以沉積導體材料以填充由初始高k介電質層和初始阻擋層圍繞的橫向凹陷，以形成多個導體層。可以去除相鄰的導體層之間的初始高k介電質層和初始阻擋層的部分，以形成圍繞每個閘極結構中的相應的導體層的高k介電質層和圍繞相應的閘極結構的阻擋部分。
在一些實施例中，形成初始阻擋層包括：執行熱氧化或原位蒸汽產生(ISSG)中的至少一者，以將初始儲存層部分地轉換成初始阻擋層。
在一些實施例中，形成密封結構包括：形成與穿隧層接觸的介電質材料，以及包圍儲存層、阻擋層和導體層。介電質材料可以使多個閘極結構彼此絕緣。
在一些實施例中，形成密封結構包括在相鄰的導體層之間形成氣隙。
在一些實施例中，形成源極結構包括：在密封結構中形成狹縫開口；在狹縫開口中由密封結構形成絕緣間隙壁；在狹縫開口的底部處在基底中形成 摻雜區；以及沉積導電材料以填充狹縫開口。
本發明內容還提供了用於形成3D記憶體元件的另一種方法。在一些實施例中，該方法包括以下步驟。首先，在堆疊結構中形成初始通道結構，該堆疊結構包括在基底上方交錯的多個第一層和多個第二層。可以在堆疊結構中形成初始狹縫開口，並且可以去除第二層的其餘部分以暴露初始通道結構的初始儲存層。可以形成初始阻擋層以覆蓋第一層的其餘部分和初始儲存層的暴露部分。然後可以在被初始阻擋層圍繞的多個橫向凹陷中形成多個導體層。可以去除初始儲存層的部分以形成具有彼此不連接的多個儲存部分的儲存層，以及去除初始阻擋層的部分以形成彼此不連接的多個阻擋部分。此外，可以在相鄰的導體層之間形成源極結構。
在一些實施例中，形成堆疊結構包括形成具有不同的介電質材料的多個第一層和多個第二層。
在一些實施例中，形成初始通道結構包括：形成垂直地延伸穿過堆疊結構到基底中的通道孔，以及從通道孔的側壁向內到通道孔的中心順序地沉積初始儲存層、穿隧層、半導體層和介電質芯。
在一些實施例中，該方法還包括：在去除初始阻擋層的部分和初始儲存層的部分之後，去除第一層的其餘部分以暴露穿隧層。
在一些實施例中，去除第一層的其餘部分包括控制第一層的其餘部分的蝕刻時間以保留儲存層。
在一些實施例中，去除第二層的其餘部分包括：執行各向同性蝕刻製程，以在第一層的其餘部分上方選擇性地蝕刻第二層的其餘部分。
在一些實施例中，形成初始阻擋層包括：執行熱氧化或原位蒸汽產生(ISSG)中的至少一者，以將初始儲存層部分地轉換成初始阻擋層。
在一些實施例中，該方法還包括：在形成導體層之前在初始阻擋層 上方沉積初始高k介電質層。
在一些實施例中，該方法還包括在初始高k介電質層和導體層之間形成黏合層。
在一些實施例中，該方法還包括在初始高k介電質層上方沉積導體層。
在一些實施例中，該方法還包括：形成與穿隧層接觸的密封結構，以及包圍儲存層、阻擋層和導體層。密封結構可以使多個導體層彼此絕緣。
在一些實施例中，形成密封結構包括在相鄰的導體層之間形成氣隙。
在一些實施例中，形成源極結構包括：在密封結構中形成狹縫開口；在狹縫開口中由密封結構形成絕緣間隙壁；在狹縫開口的底部處在基底中形成摻雜區；以及沉積導電材料以填充狹縫開口。
以上對具體實施例的描述將從而揭示本發明內容的一般性質，使得其它人可以透過應用本領域技術內的知識容易地修改和/或適應這類具體實施例的各種應用，無需過度實驗，且不脫離本發明內容的一般概念。因此，基於本文給出的教導和指導，這樣的適應和修改旨在處於所公開的實施例的等同變換的含義和範圍內。應理解，本文中的措辭或術語是出於描述的目的而非限制的目的，使得本說明書的術語或措辭將由本領域技術人員根據教導和指導來解釋。
上面已借助於功能構件塊描述了本發明內容的實施例，該功能構件塊示出了規定的功能及其關係的實現。為了描述的方便，本文任意定義了這些功能構件塊的邊界。只要適當地執行了規定的功能和關係，就可以定義可替換的邊界。
發明內容和摘要部分可以闡述如由發明人設想的本發明內容的一個或多個但不是全部的示例性實施例，並且因此不旨在以任何方式限制本發明內容和所附權利要求書。
本發明內容的廣度和範圍不應受任何上述示例性實施例的限制，而應僅根據所附專利申請範圍及其等同變換來定義。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
200:3D記憶體元件
210:導體層
220:阻擋層
212:儲存層
214:穿隧層
202:基底
204:儲存堆疊
206:源極結構
208:密封結構
212a:儲存部分
215:氣隙
216:半導體層
218:介電質核
220-1:垂直阻擋部分
220-2:橫向阻擋部分
220a:阻擋部分
222:閘極介電質層
224:黏合層
226:源極觸點
228:摻雜區
230:通道結構
251:絕緣間隙壁

Claims (19)

  1. 一種三維(3D)記憶體元件，包括：多個導體層，其在基底上方延伸；通道結構，其垂直地延伸穿過所述導體層到所述基底，所述通道結構包括：阻擋層，其包括彼此不連接的多個阻擋部分，其中，每個所述阻擋部分包括(i)在相應的導體層下的垂直阻擋部分、以及(ii)覆蓋所述相應的導體層的相應的橫向表面的至少一個橫向阻擋部分；以及儲存層，其包括彼此不連接的多個儲存部分，每個所述儲存部分在相應的垂直阻擋部分下並與所述相應的垂直阻擋部分接觸；源極結構，其延伸穿過所述導體層到所述基底；以及密封結構，所述密封結構包括在相鄰的橫向阻擋部分之間的氣隙。
  2. 根據請求項1所述的3D記憶體元件，其中，所述阻擋層包括氮氧化矽，並且所述儲存層包括氮化矽。
  3. 根據請求項1所述的3D記憶體元件，其中所述導體層、所述通道結構和所述源極結構位於所述密封結構中，其中，所述密封層與所述通道結構的穿隧層接觸並且包圍所述導體層、所述阻擋層和所述儲存層。
  4. 根據請求項1所述的3D記憶體元件，其中，所述密封結構包括氧化矽。
  5. 根據請求項1所述的3D記憶體元件，還包括在每個所述阻擋部分和所述相應的導體層之間的高k介電質層，其中，所述高k介電質層包括(i) 在所述相應的導體層和所述相應的垂直阻擋部分之間的垂直高k部分、和(ii)覆蓋在所述相應的導體層和所述相應的橫向阻擋部分之間的至少一個橫向高k部分。
  6. 一種用於形成三維(3D)記憶體元件的方法，包括：在堆疊結構中形成初始通道結構，所述堆疊結構包括在基底上方交錯的多個第一層和多個第二層，所述初始通道結構沒有阻擋層；在所述堆疊結構中形成初始狹縫開口；去除所述第二層的其餘部分以形成多個閘極結構，每個閘極結構均被阻擋層的阻擋部分圍繞；去除所述第一層的其餘部分和所述初始通道結構的部分，以形成與每個所述閘極結構和所述初始通道結構的暴露部分接觸的密封結構；以及在相鄰的閘極結構之間在所述密封結構中形成源極結構。
  7. 根據請求項6所述的方法，其中，形成所述堆疊結構包括形成具有不同的介電質材料的所述多個第一層和所述多個第二層。
  8. 根據請求項6所述的方法，其中，形成所述初始通道結構包括：形成垂直地延伸穿過所述堆疊結構到所述基底中的通道孔；以及從所述通道孔的側壁向內到所述通道孔的中心順序地沉積初始儲存層、穿隧層、半導體層和介電質核。
  9. 根據請求項8所述的方法，其中，去除所述初始通道結構的所述部分包括去除所述初始儲存層的部分以暴露所述穿隧層。
  10. 根據請求項6所述的方法，其中，每個由所述阻擋層的阻擋部分圍繞的所述多個閘極結構的形成包括：在去除所述第二層的所述其餘部分之後，沉積初始阻擋層以覆蓋所述第一層的所述其餘部分和所述初始儲存層的暴露部分；在所述初始阻擋層上方沉積初始高k介電質層；沉積導體材料以填充由所述初始高k介電質層和所述初始阻擋層圍繞的橫向凹槽，以形成多個導體層；以及去除相鄰的導體層之間的所述初始高k介電質層和所述初始阻擋層的部分，以形成圍繞每個閘極結構中的相應的導體層的高k介電質層和圍繞相應的閘極結構的阻擋部分。
  11. 根據請求項10所述的方法，其中，形成所述初始阻擋層包括：執行熱氧化或原位蒸汽產生(ISSG)中的至少一者，以將所述初始儲存層部分地轉換成所述初始阻擋層。
  12. 根據請求項6所述的方法，其中，形成所述密封結構包括：形成與所述穿隧層接觸的介電質材料，以及包圍所述儲存層、所述阻擋層和所述導體層，其中，所述介電質材料使所述多個閘極結構彼此絕緣。
  13. 根據請求項12所述的方法，其中，形成所述密封結構包括在相鄰的導體層之間形成氣隙。
  14. 一種用於形成三維(3D)記憶體元件的方法，包括： 在堆疊結構中形成初始通道結構，所述堆疊結構包括在基底上方交錯的多個第一層和多個第二層；在所述堆疊結構中形成初始狹縫開口；去除所述第二層的其餘部分，以暴露所述初始通道結構的初始儲存層；形成初始阻擋層以覆蓋所述第一層的其餘部分和所述初始儲存層的暴露部分；在被所述初始阻擋層包圍的多個橫向凹槽中形成多個導體層；去除所述初始儲存層的部分以形成具有彼此不連接的多個儲存部分的儲存層，以及去除所述初始阻擋層的部分以形成彼此不連接的多個阻擋部分；以及在相鄰的導體層之間形成源極結構。
  15. 根據請求項14所述的方法，其中，形成所述堆疊結構包括形成具有不同的介電質材料的所述多個第一層和所述多個第二層。
  16. 根據請求項15所述的方法，其中，形成所述初始通道結構包括：形成垂直地延伸穿過所述堆疊結構到所述基底中的通道孔；以及從所述通道孔的側壁向內到所述通道孔的中心順序地沉積所述初始儲存層、穿隧層、半導體層和介電質核。
  17. 根據請求項16所述的方法，還包括：在去除所述初始阻擋層的所述部分和所述初始儲存層的所述部分之後，去除所述第一層的所述其餘部分以暴露所述穿隧層。
  18. 根據請求項17所述的方法，其中，去除所述第一層的所述其餘部分包括：控制所述第一層的所述其餘部分的蝕刻時間以保留所述儲存層。
  19. 根據請求項15所述的方法，其中：去除所述第二層的所述其餘部分包括：執行各向同性蝕刻製程，以在所述第一層的所述其餘部分上方選擇性地蝕刻所述第二層的所述其餘部分；以及形成所述初始阻擋層包括：執行熱氧化或原位蒸汽產生(ISSG)中的至少一者，以將所述初始儲存層部分地轉換成所述初始阻擋層。
TW109117588A 2020-02-17 2020-05-27 三維記憶體元件及其製造方法 TWI733471B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2020/075498 2020-02-17
PCT/CN2020/075498 WO2021163831A1 (en) 2020-02-17 2020-02-17 Three-dimensional memory devices and fabrication methods thereof

Publications (2)

Publication Number Publication Date
TWI733471B true TWI733471B (zh) 2021-07-11
TW202133402A TW202133402A (zh) 2021-09-01

Family

ID=71212406

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109117588A TWI733471B (zh) 2020-02-17 2020-05-27 三維記憶體元件及其製造方法

Country Status (6)

Country Link
US (2) US11538824B2 (zh)
JP (1) JP7439135B2 (zh)
KR (1) KR102668062B1 (zh)
CN (1) CN111373538B (zh)
TW (1) TWI733471B (zh)
WO (1) WO2021163831A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11968833B2 (en) * 2021-01-15 2024-04-23 Macronix International Co., Ltd. Memory device with vertically separated channels
JP2022146030A (ja) * 2021-03-22 2022-10-05 キオクシア株式会社 半導体記憶装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8969947B2 (en) * 2010-04-27 2015-03-03 Samsung Electronics Co., Ltd. Vertical memory devices with quantum-dot charge storage cells
US20180151588A1 (en) * 2016-11-28 2018-05-31 Sandisk Technologies Llc Three-dimensional memory device with discrete self-aligned charge storage elements and method of making thereof
TW201843775A (zh) * 2017-04-28 2018-12-16 美商美光科技公司 記憶體單元之高度延伸串陣列及形成記憶體陣列的方法
US20190035805A1 (en) * 2017-07-25 2019-01-31 Samsung Electronics Co., Ltd. Vertical memory device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844588B2 (en) 2001-12-19 2005-01-18 Freescale Semiconductor, Inc. Non-volatile memory
JP5489449B2 (ja) 2008-12-10 2014-05-14 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
US10128261B2 (en) 2010-06-30 2018-11-13 Sandisk Technologies Llc Cobalt-containing conductive layers for control gate electrodes in a memory structure
EP2589070B1 (en) 2010-06-30 2019-11-27 SanDisk Technologies LLC Ultrahigh density vertical nand memory device and method of making thereof
KR101892245B1 (ko) 2011-10-17 2018-08-29 삼성전자주식회사 3차원 반도체 기억 소자
US9082656B2 (en) 2011-11-11 2015-07-14 Macronix International Co., Ltd. NAND flash with non-trapping switch transistors
US9576975B2 (en) * 2014-08-26 2017-02-21 Sandisk Technologies Llc Monolithic three-dimensional NAND strings and methods of fabrication thereof
US9691884B2 (en) 2014-08-26 2017-06-27 Sandisk Technologies Llc Monolithic three dimensional NAND strings and methods of fabrication thereof
US9466667B2 (en) 2014-09-10 2016-10-11 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
US9589979B2 (en) * 2014-11-19 2017-03-07 Macronix International Co., Ltd. Vertical and 3D memory devices and methods of manufacturing the same
KR102509915B1 (ko) * 2015-08-31 2023-03-15 삼성전자주식회사 반도체 메모리 소자
US9812463B2 (en) * 2016-03-25 2017-11-07 Sandisk Technologies Llc Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof
US9859298B1 (en) 2016-06-23 2018-01-02 Sandisk Technologies Llc Amorphous silicon layer in memory device which reduces neighboring word line interference
US20180033794A1 (en) 2016-07-27 2018-02-01 Sandisk Technologies Llc Non-Volatile Memory With Reduced Program Speed Variation
KR20180012640A (ko) * 2016-07-27 2018-02-06 삼성전자주식회사 수직형 메모리 소자 및 이의 제조방법
US10283647B2 (en) 2016-08-04 2019-05-07 Toshiba Memory Corporation Semiconductor device
US10431591B2 (en) 2017-02-01 2019-10-01 Micron Technology, Inc. NAND memory arrays
CN108878438A (zh) * 2017-05-09 2018-11-23 三星电子株式会社 半导体存储器装置及其制造方法
KR102505240B1 (ko) 2017-11-09 2023-03-06 삼성전자주식회사 3차원 반도체 메모리 장치
US10497715B2 (en) 2017-12-27 2019-12-03 Micron Technology, Inc. Memory arrays
US10438962B2 (en) 2017-12-27 2019-10-08 Micron Technology, Inc. Memory arrays, and methods of forming memory arrays
CN109346480B (zh) * 2018-10-17 2020-06-26 长江存储科技有限责任公司 三维存储器以及形成三维存储器的方法
KR102664686B1 (ko) * 2018-10-22 2024-05-08 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
JP7462614B2 (ja) * 2018-11-22 2024-04-05 長江存儲科技有限責任公司 三次元メモリデバイスおよびその製作方法
EP3844814B1 (en) * 2018-11-22 2024-01-03 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabrication methods thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8969947B2 (en) * 2010-04-27 2015-03-03 Samsung Electronics Co., Ltd. Vertical memory devices with quantum-dot charge storage cells
US20180151588A1 (en) * 2016-11-28 2018-05-31 Sandisk Technologies Llc Three-dimensional memory device with discrete self-aligned charge storage elements and method of making thereof
TW201843775A (zh) * 2017-04-28 2018-12-16 美商美光科技公司 記憶體單元之高度延伸串陣列及形成記憶體陣列的方法
US20190035805A1 (en) * 2017-07-25 2019-01-31 Samsung Electronics Co., Ltd. Vertical memory device

Also Published As

Publication number Publication date
US20210257380A1 (en) 2021-08-19
WO2021163831A1 (en) 2021-08-26
KR20220002573A (ko) 2022-01-06
US11538824B2 (en) 2022-12-27
KR102668062B1 (ko) 2024-05-23
TW202133402A (zh) 2021-09-01
US20210296361A1 (en) 2021-09-23
CN111373538A (zh) 2020-07-03
JP2022533461A (ja) 2022-07-22
JP7439135B2 (ja) 2024-02-27
CN111373538B (zh) 2021-08-17

Similar Documents

Publication Publication Date Title
TWI693700B (zh) 記憶裝置
TWI709231B (zh) 三維記憶體元件及其製造方法
TWI691060B (zh) 三維記憶體元件及其製作方法
JP2021524157A (ja) マルチスタック３次元メモリデバイスおよびその作製方法
US11844216B2 (en) Three-dimensional memory devices and fabricating methods thereof
JP7462614B2 (ja) 三次元メモリデバイスおよびその製作方法
TWI681540B (zh) 立體記憶體件及其製造方法
TWI733471B (zh) 三維記憶體元件及其製造方法
TWI773082B (zh) 具有在三維記憶體元件中的突出部分的通道結構和用於形成其的方法
JP7311646B2 (ja) 三次元メモリデバイスおよびその形成方法
TWI746024B (zh) 三維記憶體裝置及用於形成其的方法
TW202220110A (zh) 具有在三維記憶體元件中的突出部分的通道結構和用於形成其的方法
TW202213729A (zh) 三維記憶體元件中具有突出部分的通道結構及其製作方法
TWI746071B (zh) 3d記憶體裝置
TWI773086B (zh) 用於形成立體（３ｄ）記憶體元件的方法
TWI756745B (zh) 用於形成三維（3d）記憶體裝置的方法
TW202139431A (zh) 三維存放裝置及其形成方法