JP7462614B2 - 三次元メモリデバイスおよびその製作方法 - Google Patents

三次元メモリデバイスおよびその製作方法 Download PDF

Info

Publication number
JP7462614B2
JP7462614B2 JP2021512744A JP2021512744A JP7462614B2 JP 7462614 B2 JP7462614 B2 JP 7462614B2 JP 2021512744 A JP2021512744 A JP 2021512744A JP 2021512744 A JP2021512744 A JP 2021512744A JP 7462614 B2 JP7462614 B2 JP 7462614B2
Authority
JP
Japan
Prior art keywords
layer
layers
forming
substrate
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021512744A
Other languages
English (en)
Other versions
JP2022501804A (ja
Inventor
ジュン・リュウ
リ・ホン・シャオ
ユ・ティン・ジョウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of JP2022501804A publication Critical patent/JP2022501804A/ja
Application granted granted Critical
Publication of JP7462614B2 publication Critical patent/JP7462614B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Drying Of Semiconductors (AREA)

Description

本願は、２０１８年１１月２２日に出願された「ＴＨＲＥＥ－ＤＩＭＥＮＳＩＯＮＡＬ ＭＥＭＯＲＹ ＤＥＶＩＣＥＳ ＡＮＤ ＦＡＢＲＩＣＡＴＩＯＮ ＭＥＴＨＯＤＳ ＴＨＥＲＥＯＦ」と題された国際出願番号ＰＣＴ／ＣＮ２０１８／１１６９３５号の続きであり、これは参照によりその全体が本明細書に組み込まれる。
本開示の実施形態は、三次元（３Ｄ）メモリデバイスおよびその製作方法に関する。
平面状のメモリセルは、工程技術、回路設計、プログラムアルゴリズム、および製作工程を改善することでより小さい大きさへと縮小される。しかしながら、メモリセルの形状寸法が下限に近付くにつれて、平面の工程および製作技術は困難になり、コストが掛かるようになる。結果として、平面状のメモリセルについての記憶密度は上限に近付いていく。
３Ｄメモリ構造は、平面状のメモリセルにおける密度の限界に対処することができる。３Ｄメモリ構造は、メモリ配列と、メモリ配列と往来する信号を制御するための周辺デバイスとを含む。
３Ｄメモリデバイスの実施形態、および、３Ｄメモリデバイスを製作するための製作方法の実施形態が、本明細書において開示されている。
一例では、３Ｄメモリデバイスを形成するための方法が開示されている。方法は以下の作業を含み得る。始めに、初期チャネルホールが構造に形成され得る。構造は、内部にメモリセルを形成するための任意の適切な構造を含み得る。例えば、構造は、複数の層の階段構造および／またはスタック構造を含み得る。実施形態では、構造は、基板にわたって交互に配置される複数の第１の層および複数の第２の層を備え得る。オフセットが、チャネルホールを形成するために、初期チャネルホールの側壁において、複数の第１の層の各々１つの側面と複数の第２の層の各々１つの側面との間に形成され得る。次に、半導体チャネルがチャネルホールに基づいて形成され得る。さらに、複数のゲート電極が複数の第２の層に基づいて形成され得る。
他の例では、３Ｄメモリデバイスを形成するための方法が開示されている。方法は以下の作業を含み得る。始めに、複数の第１の層および複数の第２の層の構造が、基板にわたって交互に配置するように形成され得る。半導体チャネルが基板に形成され得る。半導体チャネルは構造の上面から基板へと延び得る。次に、複数の第２の層は複数のゲート電極で置き換えでき、複数の第１の層は除去され得る。次に、封止構造が複数のゲート電極を互いから絶縁するために形成され得る。さらに、ソース構造が封止構造に形成され得る。ソース構造は構造の上面から基板へと延び得る。
なおも他の例では、３Ｄメモリデバイスが開示されている。３Ｄメモリデバイスは、基板にわたる封止構造によって絶縁される複数のゲート電極の構造を備え得る。封止構造は、基板の上面に対して垂直な方向に沿って、隣接するゲート電極の間に空隙を備え得る。３Ｄメモリデバイスは、構造の上面から基板へと延びる半導体チャネルも備え得る。半導体チャネルは、異なる方向に沿って延びる２つの部分を有するメモリ層を備え得る。３Ｄメモリデバイスは、構造の上面から基板へと、基板の上面と平行な方向に沿って、隣接するゲート電極同士の間で延びるソース構造をさらに備え得る。
本明細書に組み込まれており、本明細書の一部を形成する添付の図面は、本開示の実施形態を図示しており、本記載と共に、本開示の原理を説明するように、および、当業者に本開示を実施および使用させることができるようにさらに供する。
３Ｄメモリデバイスの一部分の断面図である。 本開示の一部の実施形態による例示の製作工程の様々な段階における３Ｄメモリデバイスの構造を示す図である。 本開示の一部の実施形態による例示の製作工程の様々な段階における３Ｄメモリデバイスの構造を示す図である。 本開示の一部の実施形態による例示の製作工程の様々な段階における３Ｄメモリデバイスの構造を示す図である。 本開示の一部の実施形態による例示の製作工程の様々な段階における３Ｄメモリデバイスの構造を示す図である。 本開示の一部の実施形態による他の例示の製作工程の様々な段階における３Ｄメモリデバイスの構造を示す図である。 本開示の一部の実施形態による他の例示の製作工程の様々な段階における３Ｄメモリデバイスの構造を示す図である。 本開示の一部の実施形態による他の例示の製作工程の様々な段階における３Ｄメモリデバイスの構造を示す図である。 本開示の一部の実施形態による他の例示の製作工程の様々な段階における３Ｄメモリデバイスの構造を示す図である。 本開示の一部の実施形態による他の例示の製作工程の様々な段階における３Ｄメモリデバイスの構造を示す図である。 本開示の一部の実施形態による他の例示の製作工程の様々な段階における３Ｄメモリデバイスの構造を示す図である。 本開示の一部の実施形態による他の例示の製作工程の様々な段階における３Ｄメモリデバイスの構造を示す図である。 本開示の一部の実施形態による他の例示の製作工程の様々な段階における３Ｄメモリデバイスの構造を示す図である。 本開示の一部の実施形態による他の例示の製作工程の様々な段階における３Ｄメモリデバイスの構造を示す図である。 本開示の一部の実施形態による他の例示の製作工程の様々な段階における３Ｄメモリデバイスの構造を示す図である。 本開示の一部の実施形態による他の例示の製作工程の様々な段階における３Ｄメモリデバイスの構造を示す図である。 本開示の一部の実施形態による３Ｄメモリデバイスを形成するための例示の方法の流れ図である。 本開示の一部の実施形態による３Ｄメモリデバイスを形成するための例示の方法の流れ図である。 本開示の一部の実施形態による３Ｄメモリデバイスを形成するための例示の方法の流れ図である。
本開示の実施形態が添付の図面を参照して説明される。
特定の構成および配置が検討されているが、これは例示の目的だけのために行われていることは理解されるべきである。当業者は、他の構成および配置が本開示の精神および範囲から逸脱することなく使用できることを認識するものである。本開示が様々な他の用途においても採用できることは、当業者には明らかとなる。
本明細書において、「一実施形態」、「実施形態」、「例の実施形態」、「一部の実施形態」などへの言及は、記載されている実施形態が具体的な特徴、構造、または特性を含み得るが、すべての実施形態が具体的な特徴、構造、または特性を必ずしも含まない可能性があることを意味していることは、留意されるものである。さらに、このような文言は、必ずしも同じ実施形態に言及しているのではない。さらに、具体的な特徴、構造、または特性が実施形態との関連で記載されている場合、明示的に記載されていようがなかろうが、このような特徴、構造、または特性を他の実施形態との関連でもたらすことは当業者の知識の範囲内である。
概して、専門用語は、文脈における使用から少なくとも一部で理解され得る。例えば、本明細書で使用されているような「１つまたは複数」という用語は、少なくとも一部で文脈に依存して、単数での意味で任意の特徴、構造、もしくは特性を記載するために使用され得る、または、複数での意味で特徴、構造、もしくは特性の組み合わせを記載するために使用され得る。同様に、「１つ」または「その」などは、少なくとも一部で文脈に依存して、単数での使用を伝えると、または、複数での使用を伝えると理解できる。また、「基づいて」という用語は、因子の排他的なセットを伝えるように必ずしも意図されていないとして理解でき、代わりに、ここでも少なくとも一部で文脈に依存して、必ずしも明示的に記載されていない追加の因子の存在を許容できる。
本開示における「～の上に」、「～の上方に」、および「～にわたって」の意味は、「～の上に」が何かの「直接的に上に」を意味するだけでなく、それらの間に中間の特徴または層を伴って何かの「上に」あるという意味も含むように、および、「～の上方に」または「～にわたって」は、何か「の上方に」または「にわたって」の意味を意味するだけでなく、それらの間に中間の特徴または層を伴わずに何か「の上方に」または「にわたって」あるという意味も含むように、幅広い形で解釈されるべきである。
さらに、「～の下に」、「～の下方に」、「下方」、「～の上方に」、「上方」などの空間的に相対的な用語は、他の要素または特徴に対する１つの要素または特徴の関係を、図において示されているように説明するために、説明の容易性のために本明細書において用いられ得る。空間的に相対的な用語は、図に描写されている配向に加えて、使用中または動作中に装置の異なる配向を網羅するように意図されている。装置は他に配向されてもよく（９０度または他の配向で回転させられてもよい）、本明細書で使用されている空間的に相対的な記載はそれに応じて同様に解釈され得る。
本明細書で使用されるとき、「基板」という用語は、後続の材料層が追加される材料を指す。基板自体はパターン形成され得る。基板の上に追加される材料は、パターン形成できる、または、パターン形成されないままとできる。さらに、基板は、シリコン、ゲルマニウム、ガリウムヒ素、リン化インジウムなどの幅広い半導体材料を含み得る。代替で、基板は、ガラス、プラスチック、またはサファイアのウェーハなど、非導電性材料から作ることができる。
本明細書で使用されるとき、「層」という用語は、厚さを伴う領域を含む材料部分を指す。層は、下にある構造もしくは上にある構造の全体にわたって延びることができる、または、下にある構造もしくは上にある構造の延在未満の延在を有し得る。さらに、層は、連続的な構造の厚さより小さい厚さを有する均一または不均一な連続構造の領域であり得る。例えば、層は、任意の対の水平な平面の間に、連続的な構造の上面と下面との間に、または、そのような上面および下面に位置させられ得る。層は、横方向に、鉛直に、および／または、先細りとされた表面に沿って延び得る。基板は、層であり得る、１つもしくは複数の層を含み得る、ならびに／または、その上、その上方、および／もしくはその下方に１つもしくは複数の層を有し得る。層は複数の層を含み得る。例えば、相互連結層は、１つまたは複数の導体および接触の層（相互接触線および／またはビアコンタクトが形成される）と、１つまたは複数の誘電層とを含み得る。
本明細書で使用されるとき、「名目上の／名目上は」は、製品の設計の局面の間または工程の間に、所望の値より上の値および／または下の値の範囲と一緒に設定される、構成要素または工程作業についての特性またはパラメータの所望の値または目標値を指す。値の範囲は、製造工程における若干の変化または公差によるものであり得る。本明細書で使用されるとき、「約」という用語は、主題の半導体デバイスと関連する具体的な技術ノードに基づいて変化し得る所与の量の値を指示している。具体的な技術ノードに基づいて、「約」という用語は、例えば値の１０～３０％（例えば、値の±１０％、±２０％、または±３０％）内で変化する所与の量の値を指示できる。
本明細書で使用されるとき、「３Ｄメモリデバイス」という用語は、メモリストリングが基板に対して鉛直方向に延びるように、横に配向された基板においてメモリセルトランジスタの鉛直に配向されるストリング（ＮＡＮＤメモリストリングなどの「メモリストリング」と本明細書では称される）を伴う半導体デバイスを指す。本明細書で使用されるとき、「鉛直の／鉛直に」という用語は、基板の側面に対して名目上は垂直であることを意味する。
本明細書で使用されるとき、「階段」、「段」、および「レベル」が置き換え可能に使用され得る。本明細書で使用されるとき、階段構造は、少なくとも２つの水平な表面と少なくとも２つの鉛直な表面とを、各々の水平な表面が、水平な表面の第１の縁から上向きに延びる第１の鉛直な表面に隣接させられ、水平な表面の第２の縁から下向きに延びる第２の鉛直な表面に隣接させられるように含む表面のセットを指す。「階段」は、隣接された表面のセットの高さにおける鉛直でのオフセットを指す。
本明細書で使用されるとき、ｘ軸およびｙ軸（ｘ－ｚ平面に対して垂直である）が水平に延び、水平面を形成する。水平面は基板の上面と実質的に平行である。本明細書で使用されるとき、ｚ軸は鉛直に延び、つまり、水平面に対して垂直の方向に沿って延びる。「ｘ軸」および「ｙ軸」の用語は「水平方向」と置き換え可能に使用でき、「ｘ－ｙ平面」の用語は「水平面」と置き換え可能に使用でき、「ｚ軸」の用語は「鉛直方向」と置き換え可能に使用できる。
一部の３Ｄメモリデバイスでは、半導体チャネルがチャネル形成構造で形成でき、チャネル形成構造は、ブロッキング層と、メモリ層と、トンネル層と、半導体チャネル層と、誘電コアとを備える。しばしば、ブロッキング層、メモリ層、トンネル層、および半導体チャネル層はゲート電極と誘電コアとの間に連続的に配置される。ブロッキング層、メモリ層、およびトンネル層の各々１つは単層構造または多層構造を含み得る。ブロッキング層は電荷の漏れを低減することができる。メモリ層は電荷を捕らえることができ、その電荷は半導体チャネル層へとトンネルすることができ、半導体層へと輸送され得る。
しかしながら、より多くのゲート電極がより大きなメモリ容量のために基板にわたって（例えば、半導体チャネルに沿って）積み重ねられるため、電荷損失がより顕著になる。例えば、メモリ層は、ゲート電極の数が増加するにつれて電荷損失をより受けやすくなる。メモリ層に捕らえられた電荷は、メモリ層において（例えば、その延在方向に沿って）より拡がりやすくなることができる。結果として、メモリ層におけるデータ保持が損なわる可能性があり、メモリセルにおける動作（例えば、読取り、書出し、および／または保持）が正確性を低下させる可能性がある。
３Ｄメモリデバイス１００が、限定されることはないが、１つまたは複数のＢＥＯＬ相互連結層における他の局所的な接触および相互連結を含め、図１に示されていない追加の構成要素および構造を含み得ることは、理解されるものである。
図１は、３Ｄメモリデバイス１００の一部分の断面図を示している。図１に示されているように、ゲート電極１０１が半導体チャネルとの接触を形成している。簡単に見せるために、半導体チャネルの一部分が、要素１０６として示されて描写されている。半導体チャネル１０６が、ブロッキング層１０２、メモリ層１０３、トンネル層１０４、およびｐチャネル１０５を、ｐチャネル１０５（例えば、または半導体チャネル１０６）が延びる方向（例えば、ｚ方向または鉛直方向）に対して実質的に垂直な方向（例えば、ｘ方向または水平方向）に沿って連続的に積み重ねられた状態で有する。ｐチャネル１０５は半導体チャネル層と誘電コアとを備えることができ、半導体チャネル層はトンネル層１０４と誘電コアとの間に位置決めされる。
ゲート電極１０１は、タングステン（Ｗ）などの任意の適切な導電性材料を備え得る。ブロッキング層１０２、メモリ層１０３、およびトンネル層１０４の各々１つは単層構造または多層構造を含み得る。例えば、ブロッキング層１０２は、電荷の漏れを低下させるために水平方向に沿って連続的に積み重ねられたｈｉｇｈ－ｋ酸化アルミニウム（ＡｌＯまたはＡｌ２Ｏ３）層、酸化ケイ素（ＳｉＯ）層、および／または酸窒化ケイ素（ＳｉＯＮ）層を含み得る。メモリ層１０３は、電荷を捕らえるために水平方向に沿って連続的に積み重ねられたＳｉＮ層、ＳｉＯＮ層、ＳｉＮ層、ＳｉＯＮ層、および／またはＳｉＮ層を含み得る。トンネル層１０４は、メモリ層１０３からｐチャネル１０５へと電荷がトンネルするのを容易にするために水平方向に沿って連続的に積み重ねられたＳｉＯ層、１つもしくは複数のＳｉＯＮ層（例えば、ＳｉＯＮ＿１、ＳｉＯＮ＿２、およびＳｉＯＮ＿３）、および／またはＳｉＯ層を含み得る。半導体チャネル層は、電荷輸送を容易にするために多結晶シリコンなどの半導体層を含み得る。誘電コアは、各々のメモリセルを互いから絶縁するために酸化ケイ素などの誘電材料を含み得る。
図１に示されているように、ゲート電極１０１の数が鉛直方向に沿って増加するにつれて、メモリ層１０３に捕らえられる電荷は、矢印によって指示されているように、鉛直方向に沿ってより拡がりやすくなる。特に、電荷はＳｉＮ層においてより拡がりやすくなり、３Ｄメモリデバイスのデータ保持を損なってしまう。損なわれたデータ保持は、３Ｄメモリデバイスの動作（例えば、読取り、書出し、および／または保持）の正確性を低下させ得る。
本開示による様々な実施形態が３Ｄメモリデバイスの構造および製作方法を提供しており、これは、電荷損失と関連する上記の問題を解決する。例えば、メモリ層の構造を変えることで、メモリ層でその延在方向に沿って拡がる電荷は抑えられ、メモリ層における電荷閉じ込めを向上させることができる。したがって、３Ｄメモリデバイスのデータ保持が向上させられ得る。一部の実施形態では、メモリ層は、その延在方向と並べられる部分と、その延在方向と並べられない部分（例えば、水平および鉛直に延在する部分）とを有し得る。例えば、メモリ層は千鳥状の構造を有し得る。この構成は、メモリセルにおいて捕らえられる電荷がメモリセルでその延在方向に沿って拡がるのを抑制し、３Ｄメモリデバイスにおけるデータ保持を増加させることができる。
一部の実施形態では、ブロッキング層の一部分は縮小または除去される。一部の実施形態では、ブロッキング層の一部分は、メモリ層の一部分を露出させるために移動させられ、隣接するゲート電極は、空隙による絶縁スペーサによって絶縁される。一部の実施形態では、メモリ層の一部分はメモリ層の他の部分を連結解除するために除去される。メモリセルの各々の連結解除部分はゲート電極とトンネル層との間に位置決めされ、各々のメモリセルの適切な機能を容易にすることができる。メモリセルの連結解除部分は、空隙による絶縁スペーサによって３Ｄメモリデバイスの他の部分から絶縁できる。したがって、開示されている方法を用いて形成された３Ｄメモリデバイスは、向上したデータ保持と、延いてはより良好な動作の正確性とを得ることができる。
図２Ａ～図２Ｄは、本開示の実施形態による例示の製作工程の様々な段階における例示の３Ｄメモリデバイスの構造２００～２３０を示している。図５Ａは、図２Ａ～図２Ｄに示された３Ｄメモリデバイスを形成するための例示の製作工程５００を示している。図３Ａ～図３Ｈは、本開示の実施形態による例示の製作工程の様々な段階における例示の３Ｄメモリデバイスの構造３００～３７０を示している。図４Ａ～図４Ｃは、本開示の実施形態による例示の製作工程の様々な段階における例示の３Ｄメモリデバイスの構造４００～４２０を示している。図５Ｂおよび図５Ｃは、図３Ａ～図３Ｈおよび図４Ａ～図４Ｃに示された３Ｄメモリデバイスを形成するための例示の製作工程を各々示している。
図５Ａを参照すると、製作工程の開始において、初期チャネルホールが、複数の交互に配置された絶縁層および犠牲層の階段構造に形成され得る（作業５００１）。図２Ａは、対応する構造２００の断面図を示している。
図２Ａに示されているように、初期チャネルホール２０３が、基板２０１にわたって形成されている階段構造２０２に形成され得る。基板２０１は、シリコン（例えば、単結晶シリコン）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）、ゲルマニウム（Ｇｅ）、シリコンオンインシュレータ（ＳＯＩ）、または任意の他の適切な材料を含み得る。一部の実施形態では、基板２０１はシリコンを含む。
階段構造２０２は、積み重ねられたメモリ構造の形成に製作の基礎を提供できる。メモリストリング（例えば、ＮＡＮＤメモリストリング）が階段構造２０２に続いて形成され得る。一部の実施形態では、階段構造２０２は、基板２０１にわたって鉛直に積み重ねられた絶縁層２０２１／犠牲層２０２２の複数の対を備える。各々の絶縁層２０２１／犠牲層２０２２の対は絶縁層２０２１と犠牲層２０２２とを備え得る。つまり、階段構造２０２は、鉛直方向に沿って積み重ねられた交互配置の絶縁層２０２１および犠牲層２０２２を備え得る。階段構造２０２における絶縁層２０２１／犠牲層２０２２の対の数（例えば、３２、６４、９６、または１２８）は、３Ｄメモリデバイスにおけるメモリセルの数を設定できる。
絶縁層２０２１の各々は同じ厚さまたは異なる厚さを有し得る。同様に、犠牲層２０２２の各々は同じ厚さまたは異なる厚さを有し得る。犠牲層２０２２は、絶縁層２０２１の材料と異なる任意の適切な材料を含み得る。一部の実施形態では、絶縁層２０２１はＳｉＯなどの適切な誘電材料を含み、犠牲層２０２２はＳｉＮを含む。一部の実施形態では、各々の段またはステップは絶縁層２０２１および対応する犠牲層２０２２を備える。
階段構造２０２は、例えば、絶縁材料層／犠牲材料層の複数の対の誘電体スタックを鉛直に繰り返しエッチングすることで形成できる。絶縁材料層／犠牲材料層の対のエッチングは、エッチングされる絶縁材料層／犠牲材料層の対の部分を露出させるために、誘電体スタックにわたってエッチングマスク（例えば、フォトレジスト層）を繰り返しエッチング／トリミングすることと、適切なエッチング工程を用いて露出させられた部分をエッチング／除去することとを含み得る。エッチングマスクおよび絶縁材料層／犠牲材料層の対のエッチングは、湿式エッチングおよび／または乾式エッチングなどの任意の適切なエッチング工程を用いて実施できる。一部の実施形態では、エッチングは、例えば誘導結合プラズマエッチング（ＩＣＰ）および／または反応性イオンエッチング（ＲＩＥ）といった乾式エッチングを含む。
初期チャネルホール２０３は階段構造２０２に形成され得る。一部の実施形態では、初期チャネルホール２０３は階段構造２０２の上面から基板２０１へと延びる。一部の実施形態では、初期チャネルホール２０３の下部が基板２０１を露出している。初期チャネルホール２０３は任意の適切な製作工程によって形成され得る。例えば、パターン形成フォトレジスト層が階段構造２０２にわたって形成され得る。パターン形成フォトレジスト層は、初期チャネルホール２０３を形成するために階段構造２０２の一部分を露出させることができる。適切なエッチング工程が、基板２０１が露出させられるまで階段構造２０２の一部分を除去するために実施され得る。エッチング工程は、ＩＣＰなど、乾式エッチングおよび／または湿式エッチングを含み得る。
図５Ａを参照すると、初期チャネルホールの形成の後、初期チャネルホールの側壁における各々の絶縁層の一部分が、絶縁層と隣接の犠牲層との間にオフセットを形成してチャネルホールを形成するために除去され得る（作業５００２）。図２Ｂは、対応する構造２１０の断面図を示している。
図２Ｂに示されているように、初期チャネルホール２０３の側壁における各々の絶縁層２０２１の一部分は、チャネルホール２１３を形成するために除去され得る。説明の容易性のために、初期チャネルホール２０３またはチャネルホール２１３を向く絶縁層２０２１（または犠牲層２０２２）の表面は、絶縁層２０２１（または犠牲層２０２２）の側面と称されている。実施形態では、凹んだ領域が絶縁層２０２１の側面に形成され得る。リセスエッチングの後の絶縁層２０２１は凹んだ絶縁層２１２１と称され得る。絶縁層２０２１の除去された部分（例えば、水平方向に沿って）の寸法または厚さは、犠牲層２０２２の側面と凹んだ絶縁層２１２１の側面との間にオフセットを形成させる任意の適切な値であり得る。一部の実施形態では、犠牲層２０２２の側面は鉛直方向（またはチャネルホール２１３の側壁）に沿って突起を形成する。任意の適切で選択的なエッチング工程（例えば、リセスエッチング）が、凹んだ絶縁層２１２１を形成するために実施され得る。一部の実施形態では、選択的なエッチング工程は、犠牲層２０２２にわたる凹んだ絶縁層２１２１に大きなエッチングの選択性を有し、犠牲層２０２２にほとんどまたはまったく損傷をもたらさない。湿式エッチングおよび／または乾式エッチングが選択的なエッチング工程として実施され得る。一部の実施形態では、ＲＩＥが選択的なエッチング工程として実施される。
一部の実施形態では、各々の絶縁層２０２１の側面の一部分を移動させる代わりに、各々の犠牲層２０２２の側面の一部分が、凹んだ犠牲層と隣接の絶縁層２０２１との間にオフセットを形成するために除去される。したがって、絶縁層２０２１の側面の突起は鉛直方向に沿って延び得る。
図５Ａを参照すると、チャネルホールの形成の後、チャネルホールを満たすためにチャネル形成構造が形成され、半導体チャネルが形成される（作業５００３）。図２Ｃは、対応する構造２２０の断面図を示している。
図２Ｃに示されているように、半導体チャネル２２が、チャネルホール２１３をチャネル形成構造で満たすことで形成できる。チャネル形成構造は、チャネルホール２１３の側壁表面からチャネルホール２１３の中心へと連続的に位置決めされるブロッキング層２２１、メモリ層２２２、トンネル層２２３、半導体層２２４、および誘電コア２２５を備え得る。
ブロッキング層２２１は、続いて形成されるゲート電極へと電荷が逃れるのを低減または防止することができる。ブロッキング層２２１は単層構造または多層構造を備え得る。例えば、ブロッキング層２２１は第１のブロッキング層と第２のブロッキング層とを備え得る。第１のブロッキング層は、任意の適切な共形の堆積方法によってチャネルホール２１３の表面にわたって形成できる。第１のブロッキング層は誘電材料（例えば、誘電金属酸化物）を含み得る。例えば、第１のブロッキング層は、十分に大きな誘電率（例えば、７．９より大きい）を有する誘電金属酸化物を含み得る。第１のブロッキング層の例は、ＡｌＯ、酸化ハフニウム（ＨｆＯ２）、酸化ランタン（ＬａＯ２）、酸化イットリウム（Ｙ２Ｏ３）、酸化タンタル（Ｔａ２Ｏ５）、それらのケイ酸塩、それらの窒素ドーピング化合物、および／またはそれらの合金を含む。第１のブロッキング層は、化学的蒸着（ＣＶＤ）、原子層堆積（ＡＬＤ）、パルスレーザー堆積（ＰＬＤ）、および／または液体ミスト化学堆積などの適切な堆積方法によって形成され得る。一部の実施形態では、第１のブロッキング層はＡｌＯを含む。
第２のブロッキング層は、第１のブロッキング層にわたって形成でき、第１のブロッキング層と異なる誘電材料を含み得る。例えば、第２のブロッキング層は、酸化ケイ素、酸窒化ケイ素、および／または窒化ケイ素を含み得る。一部の実施形態では、第２のブロッキング層は酸化ケイ素を含み、低圧ＣＶＤ（ＬＰＣＶＤ）および／またはＡＬＤなどの任意の適切な共形の堆積方法によって形成できる。
メモリ層２２２は、電荷トラップ材料を含むことができ、ブロッキング層２２１にわたって形成され得る。メモリ層２２２は単層構造または多層構造を備え得る。例えば、メモリ層２２２は、タングステン、モリブデン、タンタル、チタン、白金、ルテニウム、それらの合金、それらのナノ粒子、それらのケイ化物、および／または、多結晶もしくは非晶質の半導体材料（例えば、多結晶シリコンおよび非晶質シリコン）などの導電性材料および／または半導体を含み得る。メモリ層２２２は、ＳｉＮおよび／またはＳｉＯＮなどの１つまたは複数の絶縁材料も含み得る。一部の実施形態では、メモリ層２２２は、ＳｉＯＮ層によって挟まれるＳｉＮ層を含み、ＳｉＯＮ層はさらにＳｉＮ層によって挟まれる。メモリ層２２２は、ＣＶＤ、ＡＬＤ、および物理的蒸着（ＰＶＤ）などの任意の適切な堆積方法によって形成され得る。
トンネル層２２３は、適切なバイアスの下で貫かれてトンネル効果が起こり得る誘電材料を備え得る。トンネル層２２３は、メモリ層２２２にわたって形成でき、単層構造または多層構造を含むことができ、ＳｉＯ、ＳｉＮ、ＳｉＯＮ、誘電金属酸化物、誘電金属酸窒化物、誘電金属ケイ酸塩、および／またはそれらの合金を含み得る。トンネル層２２３は、ＣＶＤ、ＡＬＤ、および／またはＰＶＤなどの適切な堆積方法によって形成され得る。一部の実施形態では、トンネル層２２３は複数のＳｉＯＮ層とＳｉＯ層とを備え、ＳｉＯＮ層はメモリ層２２２とＳｉＯ層との間に位置決めされる。
半導体層２２４は、電荷の輸送を容易にすることができ、トンネル層２２３にわたって形成できる。半導体層２２４は、一元素の半導体材料、ＩＩＩ－Ｖ族化合物半導体材料、ＩＩ－ＶＩ族化合物半導体材料、および／または有機半導体材料など、１つまたは複数の半導体材料を含み得る。半導体層２２４は、ＬＰＣＶＤ、ＡＬＤ、および／または金属－有機化学的蒸着（ＭＯＣＶＤ）などの任意の適切な堆積方法によって形成され得る。一部の実施形態では、半導体層２２４はポリシリコン層を含む。
誘電コア２２５は、適切な誘電材料を含むことができ、半導体層２２４によって包囲された空間を満たすことができる。一部の実施形態では、誘電コア２２５は、ＳｉＯ（例えば、十分に高い純度のＳｉＯ）を含み、ＣＶＤ、ＬＰＣＶＤ、ＡＬＤ、および／またはＰＶＤなどの任意の適切な堆積方法によって形成され得る。
凹んだ絶縁層２１２１の側面と犠牲層２０２２の側面との間のオフセットのため、メモリ層２２２は、鉛直方向以外の方向に沿って並べられる部分を含み得る。一部の実施形態では、メモリ層２２２は、互いと連結される鉛直部分２２２１（例えば、鉛直方向に沿って実質的に並べられる）のうちの１つまたは複数と、１つまたは複数の非鉛直部分２２２２（例えば、水平方向に沿って実質的に並べられる水平部分）とを備える。後で形成された３Ｄメモリデバイス（つまり、メモリ層２２２と形成された）が動作中であるとき、バイアスをゲート電極に加えることができ、電荷がメモリ層２２２に捕らえられ得る。メモリ層２２２の非鉛直部分２２２２のため、鉛直方向に沿ってのメモリ層２２２における電荷の拡がりは低減または排除され得る。メモリ層２２２における電荷の低減は向上させられ得る。
図５Ａを参照すると、半導体チャネルが形成された後、ゲート電極が形成され得る（作業５００４）。図２Ｄは、対応する構造２３０の断面図を示している。
図２Ｄに示されているように、犠牲層２０２２は除去でき、ゲート電極２３２が形成できる。一部の実施形態では、ゲート電極２３２の各々は、絶縁スペーサ層２３２３（例えば、ゲート誘電層）によって包囲された導体層２３２２を備え得る。導体層２３２２は、限定されることはないが、タングステン（Ｗ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、ポリシリコン（多結晶シリコン）、ドープシリコン、ケイ化物、またはそれらの組み合わせを含む導電性材料を含み得る。絶縁スペーサ層２３２３は、限定されることはないが、ＳｉＯ、ＳｉＮ、および／またはＳｉＯＮを含む誘電材料を含み得る。一部の実施形態では、導体層２３２２はＷなどの金属を含み、絶縁スペーサ層２３２３はＳｉＯを含む。導体層２３２２およびＳｉＯの各々は、ＣＶＤおよび／またはＡＬＤなどの任意の適切な堆積方法によって形成され得る。
一部の実施形態では、犠牲層２０２２は、ゲート形成トンネルを形成するために、湿式エッチングおよび／または乾式エッチングなどの任意の適切なエッチング工程によって除去される。エッチング工程は、十分に大きなエッチングの選択性を有することができ、凹んだ絶縁層２１２１にほとんどまたはまったく損傷を引き起こさない。一部の実施形態では、ＲＩＥ工程が犠牲層２０２２を除去するために実施される。さらに、絶縁スペーサ層２３２３は、例えば、ＣＶＤ、ＡＬＤ、および／またはインサイチュでの蒸気発生（ＩＳＳＧ： Ｉｎ－Ｓｉｔｕ Ｓｔｅａｍ Ｇｅｎｅｒａｔｉｏｎ）によって、ゲート形成トンネルの側壁にわたって堆積させられ得る。一部の実施形態では、絶縁スペーサ層２３２３の形成は、ゲート形成トンネルの側壁にわたるｈｉｇｈ－ｋ誘電材料（ＡｌＯ、ＨｆＯ２、および／またはＴａ２Ｏ５など）の堆積と、ｈｉｇｈ－ｋ誘電材料にわたる接着層（窒化チタン（ＴｉＮ）など）の堆積とを含む。次に、導電性材料が、ゲート形成トンネルを満たし、導体層２３２２を形成するために、絶縁スペーサ層２３２３にわたって堆積させられ得る。これによりゲート電極２３２が形成できる。
一部の実施形態では、階段構造２０２は、基板２０１に交互に配置される複数の絶縁層２０２１および導電層を備え得る。例えば、導電性材料は犠牲層２０２２と同じ位置を有し得る。導電性材料は例えばドープ多結晶シリコンを含み得る。同様の製作工程が、階段構造２０２において複数の半導体チャネル２２を形成するために、図２Ａ～図２Ｃに示されているように、実施され得る。導電層はゲート電極として機能できる。
一部の実施形態では、要素２０２１および２０２２は絶縁材料層および犠牲材料層を表し、階段構造２０２は誘電体スタックを表す。この場合、誘電体スタック２０２は、階段を形成するために繰り返しエッチング／パターン形成でき、各々の段は絶縁層／犠牲層の対を備え得る。絶縁層および犠牲層の各々は、誘電体スタック２０２のエッチング／パターン形成によって形成され得る。絶縁層／犠牲層の対の形成は、ゲート電極の形成の前に、任意の適切な段において形成され得る。階段を形成するための特定の順番、半導体チャネル、およびゲート電極は、本開示の実施形態によって限定されるべきではない。
図５Ｂは、一部の実施形態による他の３Ｄメモリデバイスを形成するための例示の製作工程５１０を示している。図３Ａ～図３Ｈは、製作工程の異なる段階での３Ｄメモリデバイスの断面図を示している。
図５Ｂを参照すると、製作工程の開始において、初期チャネルホールが階段構造に形成され得る（作業５１０１）。図３Ａは、対応する構造３００の断面図を示している。
図３Ａに示されているように、初期チャネルホール３０３が、基板３０１にわたって形成されている階段構造３０２に形成され得る。基板３０１は基板２０１と同様または同じであり得る。一部の実施形態では、基板２０１はシリコンを含む。
階段構造３０２は、積み重ねられたメモリ構造の形成に製作の基礎を提供できる。メモリストリング（例えば、ＮＡＮＤメモリストリング）が階段構造３０２に続いて形成され得る。一部の実施形態では、階段構造３０２は、基板３０１にわたって鉛直に積み重ねられた第１の犠牲層３０２１／第２の犠牲層３０２２の複数の対を備える。第１の犠牲層３０２１／第２の犠牲層３０２２の各々の対は第１の犠牲層３０２１と第２の犠牲層３０２２とを備え得る。つまり、階段構造３０２は、鉛直方向に沿って積み重ねられた交互配置の第１の犠牲層３０２１および第２の犠牲層３０２２を備え得る。階段構造３０２における第１の犠牲層３０２１／第２の犠牲層３０２２の対の数（例えば、３２、６４、９６、または１２８）は、３Ｄメモリデバイスにおけるメモリセルの数を設定できる。
第１の犠牲層３０２１の各々は同じ厚さまたは異なる厚さを有し得る。同様に、第２の犠牲層３０２２の各々は同じ厚さまたは異なる厚さを有し得る。第２の犠牲層３０２２は、第１の犠牲層３０２１の材料と異なる任意の適切な材料を含み得る。一部の実施形態では、第１の犠牲層３０２１は多結晶シリコンおよび炭素の１つまたは複数を含む。一部の実施形態では、第２の犠牲層３０２２はＳｉＮを含む。一部の実施形態では、各々の段またはステップは第１の犠牲層３０２１および対応する第２の犠牲層３０２２を備える。
第１の犠牲層３０２１／第２の犠牲層３０２２の形成は、スタックにわたってエッチングマスク（例えば、フォトレジスト層）を使用して、第１の犠牲材料層／第２の犠牲材料層の対のスタックの繰り返しのエッチングによって形成できる。エッチングマスクは、露出させられた部分が適切なエッチング工程を用いてエッチングされ得るように、エッチングされる第１の犠牲材料層３０２１／第２の犠牲層３０２２の対の一部分を露出させることができる。エッチングマスクおよびスタックのエッチングは、湿式エッチングおよび／または乾式エッチングなどの任意の適切なエッチング工程を用いて実施できる。一部の実施形態では、エッチングは、例えば誘導結合プラズマエッチング（ＩＣＰ）および／または反応性イオンエッチング（ＲＩＥ）といった乾式エッチングを含む。
初期チャネルホール３０３は階段構造３０２に形成され得る。一部の実施形態では、初期チャネルホール３０３は階段構造３０２の上面から基板３０１へと延びる。一部の実施形態では、初期チャネルホール３０３の下部が基板３０１を露出している。初期チャネルホール３０３は任意の適切な製作工程によって形成され得る。例えば、パターン形成フォトレジスト層が階段構造３０２にわたって形成され得る。パターン形成フォトレジスト層は、初期チャネルホール３０３を形成するために階段構造３０２の一部分を露出させることができる。適切なエッチング工程が、基板３０１が露出されるまで階段構造３０２の一部分を除去するために実施され得る。エッチング工程は、ＩＣＰなど、乾式エッチングおよび／または湿式エッチングを含み得る。
図５Ｂを参照すると、初期チャネルホールの形成の後、初期チャネルホールの側壁における各々の第１の犠牲層の一部分が、第１の犠牲層と隣接の第２の犠牲層との間にオフセットを形成してチャネルホールを形成するために除去され得る（作業５１０２）。図３Ｂは、対応する構造３１０の断面図を示している。
図３Ｂに示されているように、初期チャネルホール３０３の側壁における各々の第１の犠牲層３０２１の一部分は、チャネルホール３１３を形成するために除去され得る。説明の容易性のために、初期チャネルホール３０３またはチャネルホール３１３を向く第１の犠牲層３０２１（または第２の犠牲層３０２２）の表面は、第１の犠牲層３０２１（または第２の犠牲層３０２２）の側面と称されている。実施形態では、凹んだ領域が第１の犠牲層３０２１の側面に形成され得る。リセスエッチングの後の第１の犠牲層３０２１は凹んだ第１の犠牲層３１２１と称され得る。第１の犠牲層３０２１の除去された部分（例えば、水平方向に沿って）の寸法または厚さは、第２の犠牲層３０２２の側面と凹んだ第１の犠牲層３１２１の側面との間にオフセットを形成させる任意の適切な値であり得る。一部の実施形態では、第２の犠牲層３０２２の側面は鉛直方向（またはチャネルホール３１３の側壁）に沿って突起を形成する。任意の適切で選択的なエッチング工程（例えば、リセスエッチング）が、凹んだ第１の犠牲層３１２１を形成するために実施され得る。一部の実施形態では、選択的なエッチング工程は、第２の犠牲層３０２２にわたる凹んだ第１の犠牲層３１２１に大きなエッチングの選択性を有し、第２の犠牲層３０２２にほとんどまたはまったく損傷をもたらさない。湿式エッチングおよび／または乾式エッチングが選択的なエッチング工程として実施され得る。一部の実施形態では、ＲＩＥが選択的なエッチング工程として実施される。
一部の実施形態では、各々の第１の犠牲層３０２１の側面の一部分を移動させる代わりに、各々の第２の犠牲層３０２２の側面の一部分が、凹んだ第２の犠牲層と隣接の第１の犠牲層３０２１との間にオフセットを形成するために除去される。したがって、第１の犠牲層３０２１の側面の突起は鉛直方向に沿って延び得る。
図５Ｂを参照すると、チャネルホールの形成の後、チャネルホールを満たすためにチャネル形成構造が形成され、半導体チャネルが形成される（作業５１０３）。図３Ｃは、対応する構造３２０の断面図を示している。
図３Ｃに示されているように、チャネル形成構造が、半導体チャネル３２を形成するためにチャネルホール３１３に形成され得る。図２Ｃに示されている半導体チャネル２２と同様に、チャネル形成構造は、ブロッキング層３２１と、メモリ層３２２と、トンネル層３２３と、半導体層３２４と、誘電コア３２５とを備える。一部の実施形態では、ブロッキング層３２１、メモリ層３２２、トンネル層３２３、半導体層３２４、および誘電コア３２５は、ブロッキング層２２１、メモリ層２２２、トンネル層２２３、半導体層２２４、および誘電コア２２５とそれぞれ同様または同じであり得る。チャネル形成構造の構造および製作方法の詳細は図２Ｃの記載を参照できる。
図５Ｂを参照すると、半導体チャネルの形成の後、第１の初期ゲート線スリットが階段構造に形成され得る（作業５１０４）。図３Ｄは、対応する構造３３０の断面図を示している。
図３Ｄに示されているように、第１の初期ゲート線スリット３３６が階段構造３０２に形成され得る。一部の実施形態では、第１の初期ゲート線スリット３３６は、ｘ－ｚ平面（例えば、ｙ軸）に対して垂直な方向に沿って延び、半導体チャネル３２をｙ軸に沿ってブロックへと分割する。第１の初期ゲート線スリット３３６が階段構造３０２の上面から基板３０１へと延び得る。一部の実施形態では、第１の初期ゲート線スリット３３６は基板３０１を露出させる。第１の初期ゲート線スリット３３６は任意の適切な方法によって形成できる。例えば、第１の初期ゲート線スリット３３６は、エッチングマスク（例えば、パターン形成フォトレジスト層）を使用して階段構造３０２のエッチングによって形成できる。エッチングマスクは、第１の初期ゲート線スリット３３６の場所に対応する階段構造３０２の一部分を露出させることができる。適切なエッチング工程（例えば、乾式エッチングおよび／または湿式エッチング）が、基板３０１が露出されるまで階段構造３０２の露出された一部分を除去するために実施され得る。一部の実施形態では、ＩＣＰエッチングが第１の初期ゲート線スリット３３６を形成するために実施される。
図５Ｂを参照すると、第１の初期ゲート線スリットの形成の後、ゲート電極および第２の初期ゲート線スリットが形成され得る（作業５１０５）。図３Ｅは、対応する構造３４０の断面図を示している。
図３Ｅに示されているように、第２の犠牲層３０２２は除去でき、ゲート電極３４２が形成できる。ゲート電極３４２は、絶縁スペーサ層３４２３によって包囲された導体層３４２２を備え得る。第２の犠牲層３０２２は、任意の適切なエッチング工程（例えば、湿式エッチング／乾式エッチング）によって除去され得る。一部の実施形態では、第２の犠牲層３０２２は、ゲート形成トンネルを形成するために湿式エッチング工程によって除去される。次に、絶縁スペーサ層３４２３がゲート形成トンネルの側壁に堆積させられ得る。一部の実施形態では、絶縁スペーサ層３４２３の形成は、ゲート形成トンネルの側壁にわたるｈｉｇｈ－ｋ誘電材料（ＡｌＯ、ＨｆＯ２、および／またはＴａ２Ｏ５など）の堆積と、ｈｉｇｈ－ｋ誘電材料にわたる接着層（窒化チタン（ＴｉＮ）など）の堆積とを含む。次に、導電性材料が、ゲート形成トンネルを満たし、導体層３４２２を形成するために、絶縁スペーサ層３４２３にわたって堆積させられ得る。導体層３４２２は導体層２３２２と同様または同じであり得る。導体層３４２２の構造および形成は図２Ｄの導体層２３２２の記載を参照できる。これによりゲート電極３４２が形成できる。
リセスエッチングが、第１の初期ゲート線スリット３３６において絶縁スペーサ層３４２３および導体層３４２２を形成する過剰な材料を除去するために実施できる。例えば、絶縁スペーサ層３４２３の過剰な材料および導電性材料は、第１の初期ゲート線スリット３３６の底において凹んだ第１の犠牲層３１２１および基板３０１から除去できる。基板３０１を露出させる第２の初期ゲート線スリット３４６が形成され得る。一部の実施形態では、絶縁スペーサ層３４２３の一部分は、第２の初期ゲート線スリット３４６の側壁に導体層３４２２を露出させるために除去され得る。リセスエッチングは、任意の適切なエッチング工程（例えば、湿式エッチング／乾式エッチング）を含み得る。一部の実施形態では、リセスエッチングは湿式エッチング工程を含む。
図５Ｂを参照すると、ゲート電極および第２の初期ゲート線スリットの形成の後、第１の犠牲層およびブロッキング層の一部分がメモリ層を露出させるために除去され、ゲート線スリットが形成され得る（作業５１０６）。図３Ｆは、対応する構造３５０の断面図を示している。
図３Ｆに示されているように、凹んだ第１の犠牲層３１２１およびブロッキング層３２１の一部分はメモリ層３２２および基板３０１を露出させるために除去され、ゲート線スリット３５６が形成され得る。一部の実施形態では、ブロッキング層３２１の一部分がメモリ層３２２の一部分を露出させるために除去され得る。ブロッキング層３２１の残っている部分は、図３Ｆにおいて、連結解除されたブロッキング層３５１として描写されている。そのため、ゲート線スリット３５６は、ゲート電極３４２、メモリ層３２２の鉛直部分、および基板３０１を露出させることができる。
１つまたは複数のエッチング工程が、凹んだ第１の犠牲層３１２１およびブロッキング層３２１の一部分を除去するために実施され得る。エッチング工程は、メモリ層３２２にわたる凹んだ第１の犠牲層３１２１および／またはブロッキング層３２１の十分に大きなエッチングの選択性を有することができる。例えば、メモリ層３２２は、半導体チャネル３２の側壁がゲート線スリット３５６の形成にほとんどまたはまったく損傷のないように、エッチング停止層として機能できる。一部の実施形態では、連結解除されたブロッキング層３５１は、ゲート電極３４２を包囲し、ゲート電極３４２をメモリ層３２２から絶縁するのに十分な厚さを有する。１つまたは複数のエッチング工程は、乾式エッチングおよび／または湿式エッチングなどの任意の適切なエッチング工程を含み得る。
図５Ｂを参照すると、ゲート線スリットの形成の後、封止工程が、ゲート電極同士を互いから絶縁する初期封止構造を形成するために実施され得る（作業５１０７）。図３Ｇは、対応する構造３６０の断面図を示している。
図３Ｇに示されているように、ゲート電極同士が互いから絶縁されるように、初期封止構造３６４が各々のゲート電極を包囲するために形成され得る。各々のゲート電極を包囲する初期封止構造３６４の一部分は、包囲されたゲート電極３４２（例えば、水平方向および鉛直方向に沿って）が他の構造（例えば、他のゲート電極３４２）から絶縁されるのを確保するのに十分な厚さであり得る。一部の実施形態では、初期封止構造３６４は、隣接するゲート電極３４２同士を互いからさらに絶縁するために、隣接するゲート電極３４２同士の間に形成された空隙３６３を含む。一部の実施形態では、空隙３６３は、初期封止構造３６４において、隣接するゲート電極３４２同士の間に埋め込まれ得る。一部の実施形態では、初期封止構造３６４は、露出された連結解除されたブロッキング層３５１、メモリ層３２２、および半導体チャネル３２の上面も覆う。
初期ソーストレンチ３６６が、初期封止構造の形成の後に形成された（例えば、ゲート線スリット３５６における）空間によって形成され得る。一部の実施形態では、初期ソーストレンチ３６６は、後で形成されるソース構造がゲート電極３４２から絶縁されるように初期封止構造３６４の十分な部分によって（例えば、水平方向に沿って）包囲される。一部の実施形態では、初期ソーストレンチ３６６は、ｘ－ｚ平面（例えば、ｙ軸）に対して垂直な方向に沿って延びる。
初期封止構造３６４および初期ソーストレンチ３６６は次の工程によって形成され得る。封止工程が、ゲート電極３４２同士が互いから絶縁され得るように十分な厚さで各々のゲート電極を包囲する／覆う初期封止構造３６４を形成するために実施され得る。空気がゲート電極３４２同士の間で初期封止構造によって捕らえられ得る。初期封止構造は、露出された連結解除されたブロッキング層３５１、メモリ層３２２、および半導体チャネル３２の上面も覆うことができる。したがって、初期ソーストレンチ３６６は、初期封止構造３６４の形成の後に形成された（例えば、ゲート線スリット３５６における）空間によって形成され得る。
初期封止構造３６４は、ゲート電極３４２にわたって絶縁材料を形成し、隣接するゲート電極３４２同士の間に空隙３６３を形成する任意の適切な堆積方法によって形成され得る。絶縁材料は、隣接するゲート電極３４２同士の間に、および、ゲート電極３４２と後で形成されたソース構造との間に、電気的な絶縁を提供する任意の適切な材料を含み得る。一部の実施形態では、初期封止構造３６４は急速熱ＣＶＤによって形成され、初期封止構造は酸化ケイ素を含む。様々な用途において、急速熱ＣＶＤは「急速封止」工程と称することもできる。一部の実施形態では、空隙３６３は、隣接するゲート電極３４２同士の間に形成されない。つまり、隣接するゲート電極３４２同士の間の空間も絶縁材料で満たされ得る。任意選択で、平坦化／リセスエッチング工程が実施され得る、または、半導体チャネル３２および／またはゲート電極３４２にわたる初期封止構造の過剰な一部分を除去できる。
図５Ｂを参照すると、初期封止構造および初期ソーストレンチが形成された後、封止構造が初期封止構造に基づいて形成され、ソース構造が封止構造に形成される（作業５１０８）。図３Ｈは、対応する構造３７０の断面図を示している。
図３Ｈに示されているように、ソース構造３７６が封止構造３７４に（例えば、隣接するゲート電極３４２同士の間に）形成でき、ｘ－ｚ平面に対して垂直な方向（例えば、ｙ軸）に沿って延び得る。ソース構造３７６は導体部分３７６－１とドープ半導体部分３７６－２とを備え得る。ドープ半導体部分３７６－２は基板３０１に形成でき、導体部分３７６－１と接触する。ソース構造３７６は、初期封止構造３６４によって、隣り合うゲート電極３４２から絶縁され得る。導体部分３７６－１は、ソース電極として使用できる任意の適切な導電性材料を含むことができ、ドープ半導体部分３７６－２は、基板３０１に形成された適切なドープ（例えば、Ｐ型またはＮ型）半導体領域を含むことができ、基板３０１の極性と反対である。一部の実施形態では、導体部分３７６－１は、ドープ多結晶シリコン、銅、アルミニウム、コバルト、ドープシリコン、ケイ化物、およびタングステンのうちの１つまたは複数を含む。一部の実施形態では、ドープ半導体部分３７６－２はドープシリコンを含む。
ソース構造３７６は、ソーストレンチを初期封止構造３６４に満たすことで形成され得る。ソーストレンチは、初期封止構造３６４においてパターン形成／エッチング工程を実施することで形成され得る。例では、パターン形成フォトレジスト層が初期封止構造３６４にわたって形成され得る。パターン形成フォトレジスト層は、ソーストレンチが後で形成される領域を露出させる開口を有し得る。エッチング工程（例えば、リセスエッチング工程）が、基板３０１を露出させるために開口によって露出される初期封止構造３６４の部分を除去するために実施され得る（例えば、パターン形成フォトレジスト層をエッチングマスクとして使用して）。したがって、ソーストレンチおよび封止構造３７４が形成され得る。エッチング工程は、「ボトムパンチスルー」工程とも称することができ、初期封止構造３６４を除去することができる任意のエッチング工程を含み得る一部の実施形態では、エッチング工程は異方性乾式エッチング工程を含む。
ソース構造３７６は次の工程によって形成できる。ソーストレンチが形成された後、イオン注入が、ソーストレンチの底において露出された基板３０１の一部分へとイオン／ドーパントを注入するために実施され得る。イオン注入工程によってドーピングされた基板３０１の一部分は、ドープ半導体部分３７６－２を形成できる。一部の実施形態では、基板３０１はシリコンを含み、ドープ半導体部分３７６－２はドープシリコンを含む。次に、導体部分３７６－１は、ＣＶＤ、ＡＬＤ、ＰＶＤなどの適切な堆積工程によって、ドープ多結晶シリコン、銅、アルミニウム、および／またはタングステンなどの適切な導体材料でソーストレンチを満たすことで形成できる。任意選択で、平坦化／リセスエッチング工程が、半導体チャネル３２および／またはゲート電極３４２にわたる導体材料の過剰な一部分を除去するために、実施され得る。一部の実施形態では、ソース構造３７６は配列共通ソース（「ＡＣＳ」）と称される。
図５Ｃは、一部の実施形態による他の３Ｄメモリデバイスを形成するための例示の製作工程５２０を示している。図４Ａ～図４Ｃは、製作工程の異なる段階での３Ｄメモリデバイスの断面図を示している。３Ｄメモリデバイスは、構造３５０（図３Ｆに示されている）に基づいて形成でき、構造４００を形成するための製作工程は、構造３５０を形成するための製作工程と同様または同じであり得る。基板３０１、階段構造３０２、半導体チャネル３２、トンネル層３２３、半導体層３２４、誘電コア３２５、連結解除されたブロッキング層３５１、ゲート電極３４２、導体層３４２２、および絶縁スペーサ層３４２３の構造および形成工程は、基板４０１、階段構造４０２、半導体チャネル４２、トンネル層４２３、半導体層４２４、誘電コア４２５、連結解除されたブロッキング層４５１、ゲート電極４４２、導体層４４２２、および絶縁スペーサ層４４２３とそれぞれ同様または同じであり得る。図４Ａ～図４Ｃにおいて記載されたメモリ層は、図３Ｆのメモリ層３２２と同様または同じであり得る。構造４００を形成するための製作工程（作業５２０１～５２０６）は、作業５１０１～５１０６と同じまたは同様とでき、図３Ａ～図３Ｆの記載を参照できる。一部の実施形態では、ゲート線スリット３５６は第３の初期ゲート線スリットと称することができ、ゲート線スリットは、作業５２０７が形成された後に形成される。
図５Ｃを参照すると、メモリ層が露出させられた後、メモリ層の一部分が、トンネル層を露出させるために除去され、ゲート線スリットが形成される（作業５２０７）。図４Ａは、対応する構造４００の断面図を示している。
図４Ａに示されているように、メモリ層の一部分（例えば、トンネル層にわたる一部分）がトンネル層を露出させるために除去できる。ゲート線スリット４５６が形成され得る。一部の実施形態では、トンネル層４２３の一部分および／または連結解除されたブロッキング層４５１の一部分が、ゲート線スリット４５６の側壁においてリセス上面を有するためにエッチング工程によって除去される。メモリ層の残りの部分は、連結解除されたメモリ層４２２と称される。連結解除されたブロッキング層４５１の上面と、連結解除されたメモリ層４２２の上面と、トンネル層４２３の上面とは、ゲート線スリット４５６の側壁に沿って互いと同一平面上にあってもなくてもよい。一部の実施形態では、連結解除されたメモリ層４２２の形成の後、連結解除されたブロッキング層４５１はゲート電極４４２を一部で包囲し、ゲート電極４４２を連結解除されたメモリ層４２２から絶縁する。
任意の適切なエッチング工程が、連結解除されたメモリ層４２２を形成するために実施され得る。一部の実施形態では、エッチング工程は等方性エッチング（例えば、乾式エッチングおよび／または湿式エッチング）を含む。一部の実施形態では、エッチング工程は、他の構造／層（例えば、絶縁スペーサ層４４２３、連結解除されたブロッキング層４５１、およびトンネル層４２３）よりメモリ層のエッチングの選択性が大きい。一部の実施形態では、連結解除されたブロッキング層４５１の十分な部分が、連結解除されたメモリ層４２２とゲート電極４４２との間に絶縁を提供するために残ることができることを確保するために、メモリ層のエッチング時間が制御される。
図５Ｃを参照すると、ゲート線スリットおよび連結解除されたメモリ層の形成の後、封止工程が、ゲート電極同士を互いから絶縁する初期封止構造を形成するために実施され得る（作業５２０８）。図４Ｂは、対応する構造４１０の断面図を示している。
図４Ｂに示されているように、初期封止構造４６４が、隣接するゲート電極４４２を覆って絶縁し、空隙４６３を形成するために形成でき、初期ソーストレンチ４６６が、初期封止構造の形成の後に形成される空間（例えば、ゲート線スリット４５６における空間）によって初期封止構造４６４に形成できる。初期封止構造４６４および初期ソーストレンチ４６６の製作工程および構造は、初期封止構造３６４および初期ソーストレンチ３６６の製作工程および構造と同じまたは同様であり得る。初期封止構造４６４および初期ソーストレンチ４６６の詳細な記載は、図３Ｇにおける初期封止構造３６４および初期ソーストレンチ３６６の記載を参照できる。
図５Ｃを参照すると、初期ソーストレンチおよび初期封止構造の形成の後、封止構造が初期封止構造に基づいて形成され、ソース構造が封止構造に形成される（作業５２０９）。図４Ｃは、対応する構造４２０の断面図を示している。
図４Ｃに示されているように、ソース構造４７６が封止構造４７４に形成できる。ソース構造４７６は隣接するゲート電極４４２同士の間に位置決めでき、ｘ－ｚ平面に対して垂直な方向（例えば、ｙ軸）に沿って延び得る。ソース構造４７６は導体部分４７６－１とドープ半導体部分４７６－２とを備え得る。ソース構造４７６および封止構造４７４の製作工程および構造は、ソース構造３７６および封止構造３７４の製作工程および構造とそれぞれ同じまたは同様であり得る。ソース構造４７６および封止構造４７４の詳細な記載は、図３Ｈの記載を参照できる。
一部の実施形態では、開示されている３Ｄメモリデバイスは、構成要素（例えば、メモリセルおよび周辺デバイス）が単一の基板（例えば、基板２０１、３０１、または４０１）に形成されるモノリシック３Ｄメモリデバイスの一部である。開示されている３Ｄメモリデバイスの動作を容易にするために使用される任意の適切なデジタル周辺回路、アナログ周辺回路、および／または混合信号周辺回路などの周辺デバイスは、メモリスタック（例えば、階段構造２０２、３０２、または４０２に形成されるメモリスタック）の外部で、基板において同様に形成され得る。周辺デバイスは基板「において」形成でき、その場合、周辺デバイスの全体または一部が基板に（例えば、基板の上面の下に）形成される、および／または、基板において直接的に形成される。周辺デバイスは、ページバッファ、デコーダ（例えば、行デコーダ、列デコーダ）、センスアンプ、ドライバ、チャージポンプ、電流基準、電圧基準、または回路の任意の能動的もしくは受動的な構成要素（例えば、トランジスタ、ダイオード、抵抗、もしくはコンデンサ）のうちの１つまたは複数を備え得る。絶縁領域（例えば、シャロートレンチアイソレーション（ＳＴＩ））およびドープ領域（例えば、トランジスタのソース領域およびドレイン領域）が、メモリスタックの外部で、基板に同様に形成され得る。
一部の実施形態では、３Ｄメモリデバイスを形成するための方法は以下の作業を含む。始めに、初期チャネルホールが階段構造に形成され得る。階段構造は、基板にわたって交互に配置される複数の第１の層および複数の第２の層を備え得る。オフセットが、チャネルホールを形成するために、初期チャネルホールの側壁において、複数の第１の層の各々１つの側面と複数の第２の層の各々１つの側面との間に形成され得る。次に、半導体チャネルがチャネルホールに基づいて形成され得る。さらに、複数のゲート電極が複数の第２の層に基づいて形成され得る。
一部の実施形態では、初期チャネルホールを階段構造に形成することは以下の作業を含む。始めに、パターン形成フォトレジスト層が、初期チャネルホールの場所に対応する開口を露出させるために階段構造にわたって形成され得る。次に、階段構造の一部分が、基板を露出させるために開口によって露出させられ得る。
一部の実施形態では、オフセットを形成することは、初期チャネルホールの側壁において複数の第１の層の各々１つの側面の一部分を除去することを含む。
一部の実施形態では、複数の第１の層の各々１つの側面の一部分を除去することは、複数の第１の層を複数の第２の層まで選択的にエッチングするリセスエッチング工程を実施することを含む。
一部の実施形態では、半導体チャネルを形成することは、階段構造の上面から基板へと延びるチャネル形成構造でチャネルホールを満たすことを含む。
一部の実施形態では、チャネル形成構造でチャネルホールを満たすことは以下の作業を含む。始めに、ブロッキング層がチャネルホールの側壁にわたって形成される。メモリ層が絶縁材料層にわたって形成され得る。トンネル層がメモリ層にわたって形成され得る。次に、半導体材料層がトンネル層にわたって形成され得る。さらに、チャネルホールを満たすために半導体層にわたって誘電コアが形成され得る。
一部の実施形態では、ブロッキング層を形成することは、第１のブロッキング層と第２のブロッキング層との少なくとも一方を堆積させることを含む。第１のブロッキング層は、ＡｌＯ、酸化ハフニウム（ＨｆＯ２）、酸化ランタン（ＬａＯ２）、酸化イットリウム（Ｙ２Ｏ３）、酸化タンタル（Ｔａ２Ｏ５）、それらのケイ酸塩、それらの窒素ドーピング化合物、およびそれらの合金のうちの１つまたは複数を含み得る。第２のブロッキング層は、酸化ケイ素、酸窒化ケイ素、および窒化ケイ素のうちの１つまたは複数を含み得る。一部の実施形態では、メモリ層を形成することは、タングステン、モリブデン、タンタル、チタン、白金、ルテニウム、それらの合金、それらのナノ粒子、それらのケイ化物、多結晶シリコン、アモルファスシリコン、ＳｉＮ、およびＳｉＯＮのうちの少なくとも１つを含む電荷トラップ材料を堆積させることを含み得る。一部の実施形態では、トンネル層を形成することは、ＳｉＯ、ＳｉＮ、ＳｉＯＮ、誘電金属酸化物、誘電金属酸窒化物、誘電金属ケイ酸塩、およびそれらの合金のうちの少なくとも１つを堆積させることを含む。一部の実施形態では、半導体層を形成することは、一元素の半導体材料、ＩＩＩ－Ｖ族化合物半導体材料、ＩＩ－ＶＩ族化合物半導体材料、および／または有機半導体材料を堆積させることを含む。一部の実施形態では、誘電コアを形成することはＳｉＯを堆積させることを含む。
一部の実施形態では、方法は、基板にわたってスタック構造を形成するために複数の第１の材料層と複数の第２の材料層とを交互に堆積させることと、複数の第１の層と複数の第２の層とをそれぞれ形成するために、複数の第１の材料層と複数の第２の材料層とを、基板の上面に対して垂直な方向に沿って繰り返しエッチングすることとをさらに含む。
一部の実施形態では、複数の第１の材料層と複数の第２の材料層とを交互に堆積させることは、複数の絶縁材料層と複数の犠牲材料層とを交互に堆積させることを含む。複数の絶縁材料層は複数の犠牲材料層と異なる材料を含み得る。
一部の実施形態では、複数の絶縁材料層を堆積させることは、複数のＳｉＯ層を堆積させることを含み、複数の犠牲材料層を堆積させることは、複数のＳｉＮ層を堆積させることを含む。
一部の実施形態では、複数のゲート電極を形成することは、複数のゲート形成トンネルを形成するために複数の第２の層を除去することと、複数のゲート形成トンネルの各々１つの側壁にわたって絶縁スペーサ層を形成することと、複数のゲート形成トンネルを満たして複数のゲート電極を形成するために絶縁スペーサ層にわたって導体層を形成することとを含む。
一部の実施形態では、絶縁スペーサ層を形成することは、ＡｌＯ、ＨｆＯ２、およびＴａ２Ｏ５のうちの１つまたは複数を含むｈｉｇｈ－ｋ誘電材料の層を堆積させることを含み、導体層を形成することは、タングステン、コバルト、銅、アルミニウム、多結晶シリコン、ドープシリコン、ケイ化物、およびそれらの組み合わせのうちの１つまたは複数の層を堆積させることを含む。
一部の実施形態では、複数の第１の材料層と複数の第２の材料層とを交互に堆積させることは、複数の第１の犠牲材料層と複数の第２の犠牲材料層とを交互に堆積させることを含む。複数の第１の犠牲材料層は複数の第２の犠牲材料層と異なる材料を含み得る。
一部の実施形態では、複数の第１の犠牲材料層を堆積させることは、多結晶シリコン層および炭素層のうちの１つまたは複数を複数堆積させることを含み、複数の第２の犠牲材料層を堆積させることは複数のＳｉＮ層を堆積させることを含む。
一部の実施形態では、方法は、半導体チャネルに隣り合う階段構造に第１の初期ゲート線スリットを形成することをさらに含む。
一部の実施形態では、第１の初期ゲート線スリットを形成することは、第１の初期ゲート線スリットの場所に対応する他の開口を露出させるために階段構造にわたって他のパターン形成フォトレジスト層を形成することと、基板を露出させるために他の開口によって露出させられる階段構造の他の一部分を除去することとを含む。
一部の実施形態では、方法は、他の複数のゲート形成トンネルを形成するために複数の第２の層を除去することと、他の複数のゲート形成トンネルの各々１つの側壁にわたって他の絶縁スペーサ層を形成することと、他の複数のゲート形成トンネルを満たして複数のゲート電極を形成するために他の絶縁スペーサ層にわたって他の導体層を形成することとをさらに含む。
一部の実施形態では、複数の第２の層を除去することは湿式エッチング工程を実施することを含む。
一部の実施形態では、他の絶縁スペーサ層を形成することは、ＡｌＯ、ＨｆＯ２、およびＴａ２Ｏ５のうちの１つまたは複数を有するｈｉｇｈ－ｋ誘電材料の他の層を堆積させることを含み、他の導体層を形成することは、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、多結晶シリコン、ドープシリコン、ケイ化物、およびそれらの組み合わせのうちの１つまたは複数の他の層を堆積させることを含む。
一部の実施形態では、方法は、基板を露出させる第２の初期ゲート線スリットを形成するために、複数の第１の層、複数のゲート電極、および基板にわたって他の絶縁スペーサ層および他の導体層の過剰な材料を除去することをさらに含む。
一部の実施形態では、方法は、メモリ層を露出させ、他のゲート線スリットを形成するために、複数の第１の層およびブロッキング層の一部分を除去することをさらに含む。
一部の実施形態では、メモリ層を露出させるためにブロッキング層の一部分を除去することは、ブロッキング層をメモリ層まで選択的にエッチングするエッチング工程を実施することを含む。
一部の実施形態では、方法は、複数の第１の層を除去し、メモリ層を露出させるためにブロッキング層の一部分を除去し、メモリ層を連結解除し、トンネル層を露出させるために、および、第３のゲート線スリットを形成するためにメモリ層の一部分を除去することをさらに含む。
一部の実施形態では、メモリ層の一部分を除去することは等方性エッチング工程を含む。
一部の実施形態では、方法は、複数のゲート電極を互いから絶縁する封止構造を形成することと、封止構造に初期ソーストレンチを形成することとをさらに含む。
一部の実施形態では、露出させられたブロッキング層、露出させられたメモリ層、露出させられたトンネル層、複数のゲート電極を覆い、隣接するゲート電極同士の間に空隙を形成する初期封止構造を形成することを含む。一部の実施形態では、封止構造を形成することは、封止構造を形成するために基板を露出させるソーストレンチを形成するために初期封止構造をパターン形成することも含む。
一部の実施形態では、初期封止構造を形成することは急速熱化学的蒸着工程を実施することを含み、初期封止構造は酸化ケイ素を含む。
一部の実施形態では、方法は、基板にドープ領域を形成するためにソーストレンチにイオン注入工程を実施することと、ソーストレンチを導体材料で満たすこととをさらに含む。
一部の実施形態では、導体材料は、タングステン、ドープ多結晶シリコン、銅、アルミニウム、コバルト、ドープシリコン、およびケイ化物のうちの１つまたは複数を含む。
一部の実施形態では、３Ｄメモリデバイスを形成するための方法は以下の作業を含む。始めに、複数の第１の層および複数の第２の層の階段構造が、基板にわたって交互に配置されて形成され得る。半導体チャネルが階段構造に形成でき、半導体チャネルは階段構造の上面から基板へと延びる。次に、複数の第２の層は複数のゲート電極で置き換えでき、複数の第１の層は除去され得る。封止構造が複数のゲート電極を互いから絶縁するために形成され得る。さらに、ソース構造が封止構造に形成でき、ソース構造は階段構造の上面から基板へと延びる。
一部の実施形態では、封止構造を形成することは、複数のゲート電極を覆い、隣接するゲート電極同士の間に空隙を形成する誘電材料を堆積させることを含む。
一部の実施形態では、誘電材料を堆積させることは急速熱化学的蒸着工程を実施することを含み、封止構造は酸化ケイ素を含む。
一部の実施形態では、階段構造を形成することは、基板にわたってスタック構造を形成するために複数の第１の材料層と複数の第２の材料層とを交互に堆積させることと、複数の第１の層と複数の第２の層とをそれぞれ形成するために、複数の第１の材料層と複数の第２の材料層とを、基板の上面に対して垂直な方向に沿って繰り返しエッチングすることとを含む。
一部の実施形態では、階段構造に半導体チャネルを形成することは、階段構造の上面から基板へと延びるチャネルホールを形成するために階段構造をパターン形成することと、チャネルホールを、ブロッキング層、ブロッキング層にわたるメモリ層、メモリ層にわたるトンネル層、メモリ層にわたる半導体層、および誘電コアで満たすこととを含む。
一部の実施形態では、複数の第２の層を複数のゲート電極で置き換えることは以下の作業を含む。始めに、複数の第２の層が、複数のゲート形成トンネルを形成するために除去され得る。絶縁スペーサ層が、複数のゲート形成トンネルの側壁にわたって形成され得る。導体層が、複数のゲート形成トンネルを満たすために絶縁スペーサ層にわたって堆積させられ得る。
一部の実施形態では、ソース構造を封止構造に形成することは、ソーストレンチを封止構造に形成することを含む。ソーストレンチは階段構造の上面から基板へと延び得る。ソース構造を封止構造に形成することは、ドープ領域を基板においてソーストレンチの底に形成するためにイオン注入工程を実施することと、ソーストレンチを満たすために導体層を堆積させることとを加えて含む。
一部の実施形態では、３Ｄメモリデバイスは、基板にわたる封止構造によって絶縁される複数のゲート電極の階段構造を備える。封止構造は、基板の上面に対して垂直な方向に沿って、隣接するゲート電極の間に空隙を備え得る。３Ｄメモリデバイスは、階段構造の上面から基板へと延びる半導体チャネルも備え得る。半導体チャネルは、異なる方向に沿って延びる少なくとも２つの部分を有するメモリ層を備え得る。３Ｄメモリデバイスは、階段構造の上面から基板へと、基板の上面と平行な方向に沿って、隣接するゲート電極同士の間で延びるソース構造も備え得る。
一部の実施形態では、封止構造は複数のゲート電極を覆い、酸化ケイ素を含む。
一部の実施形態では、メモリ層は、基板の上面に対して垂直な方向と、基板の上面と平行な方向とに少なくとも沿って延びる。
一部の実施形態では、メモリ層は、鉛直部分および少なくとも１つの水平部分を各々１つが備え、それぞれのゲート電極を各々１つが部分的に包囲する連結解除部分を備える。
特定の実施形態の前述の記載は、本開示の大まかな性質を明らかにするようになっているため、他者が、本開示の大まかな概念から逸脱することなく、当業者の知識を適用することによって、必要以上の実験をすることなく、このような特定の実施形態を様々な用途に向けて容易に変更および／または適合させることができる。そのため、このような適合および変更は、本明細書において提示された教示および案内に基づいて、開示されている実施形態の等価の意味および範囲内にあると意図されている。本明細書の用語および表現が教示および案内に鑑みて当業者によって解釈されるものであるように、本明細書における表現および用語が説明の目的のためであって、限定のものではないことは、理解されるものである。
本開示の実施形態は、明示された機能の実施およびそれらの関係を示す機能的な構成要素の助けで先に記載されている。これらの機能的な構成要素の境界は、記載の利便性のために本明細書では任意に定められている。明示された機能およびそれらの関係が適切に実施される限り、代替の境界が定められてもよい。
概要および要約は、１つまたは複数の例示の実施形態を述べることができるが、発明者によって考えられているような本開示のすべての例示の実施形態を述べていない可能性があり、したがって、本開示および添付の特許請求の範囲を何らかの方法で限定するようには意図されていない。
本開示の広がりおよび範囲は、前述の例示の実施形態のいずれによっても限定されるべきでなく、以下の特許請求の範囲およびその等価に従ってのみ定められるべきである。
１００ ３Ｄメモリデバイス
１０１ ゲート電極
１０２ ブロッキング層
１０３ メモリ層
１０４ トンネル層
１０５ ｐチャネル
１０６ 半導体チャネル
２００、２１０、２２０、２３０ 構造
２０１ 基板
２０２ 階段構造、誘電体スタック
２０２１ 絶縁材料層
２１２１ 凹んだ絶縁層
２０２２ 犠牲材料層
２０３ 初期チャネルホール
２２ 半導体チャネル
２２１ ブロッキング層
２２２ メモリ層
２２２１ 鉛直部分
２２２２ 非鉛直部分
２２３ トンネル層
２２４ 半導体層
２２５ 誘電コア
２３２ ゲート電極
２３２２ 導体層
２３２３ 絶縁スペーサ層
３００、３１０、３２０、３３０、３４０、３５０、３６０、３７０ 構造
３０１ 基板
３０２ 階段構造
３０２１ 第１の犠牲層
３１２１ 凹んだ第１の犠牲層
３０２２ 第２の犠牲層
３０３ 初期チャネルホール
３１３ チャネルホール
３２ 半導体チャネル
３２１ ブロッキング層
３２２ メモリ層
３３６ 第１の初期ゲート線スリット
３４２ ゲート電極
３４２２ 導体層
３４２３ 絶縁スペーサ層
３４６ 第２の初期ゲート線スリット
３５１ 連結解除されたブロッキング層
３５６ ゲート線スリット
３６３ 空隙
３６４ 初期封止構造
３６６ 初期ソーストレンチ
３７４ 封止構造
３７６ ソース構造
３７６－１ 導体部分
３７６－２ ドープ半導体部分
４００、４１０、４２０ 構造
４０１ 基板
４０２ 階段構造
４２ 半導体チャネル
４２２ 連結解除されたメモリ層
４２３ トンネル層
４２４ 半導体層
４２５ 誘電コア
４４２ ゲート電極
４４２２ 導体層
４４２３ 絶縁スペーサ層
４５１ 連結解除されたブロッキング層
４５６ ゲート線スリット
４６３ 空隙
４６４ 初期封止構造
４６６ 初期ソーストレンチ
４７４ 封止構造
４７６ ソース構造
４７６－１ 導体部分
４７６－２ ドープ半導体部分

Claims (19)

  1. 三次元（３Ｄ）メモリデバイスを形成するための方法であって、
    基板にわたって交互に配置される複数の第１の層および複数の第２の層の構造に初期チャネルホールを形成するステップであって、前記第１の層は、多結晶シリコンまたは炭素のうちの少なくとも１つを含む、ステップと、
    チャネルホールを形成するために、前記初期チャネルホールの側壁において、前記複数の第１の層の各々１つの側面と前記複数の第２の層の各々１つの側面との間にオフセットを形成するステップと、
    前記チャネルホールにおいて、前記第１の層に接触するブロッキング層と、メモリ層とを含む半導体チャネルを形成するステップと、
    前記複数の第２の層を複数のゲート電極で置き換えるステップと、
    前記複数の第１の層を除去するステップと、
    前記ブロッキング層の一部を除去し、連結解除されたブロッキング層を形成するステップと、
    前記複数のゲート電極を互いから絶縁し、前記半導体チャネルを覆う、封止構造を形成するステップと
    を含み、
    前記封止構造を形成することは、前記複数のゲート電極を覆い、隣接するゲート電極同士の間に、かつ前記半導体チャネルから離れた位置で空隙を形成する誘電材料を堆積させることを含む方法。
  2. 前記構造に初期チャネルホールを形成することは、
    前記初期チャネルホールの場所に対応する開口を露出させるために前記構造にわたってパターン形成フォトレジスト層を形成することと、
    前記基板を露出させるために前記開口によって露出させられる前記構造の一部分を除去することと
    を含む、請求項１に記載の方法。
  3. 前記オフセットを形成することは、前記初期チャネルホールの前記側壁において前記複数の第１の層の各々１つの前記側面の一部分を除去することを含む、請求項２に記載の方法。
  4. 前記複数の第１の層の各々１つの前記側面の前記一部分を除去することは、前記複数の第１の層を前記複数の第２の層に対して選択的にエッチングするリセスエッチング工程を実施することを含む、請求項３に記載の方法。
  5. 前記初期チャネルホールを形成するステップは、
    前記基板にわたってスタック構造を形成するために複数の第１の材料層と複数の第２の材料層とを交互に堆積させることと、
    前記複数の第１の層と前記複数の第２の層とをそれぞれ形成するために、前記複数の第１の材料層と前記複数の第２の材料層とを、前記基板の上面に対して垂直な方向に沿って繰り返しエッチングするステップと
    を含む、請求項４に記載の方法。
  6. 前記複数の第１の材料層と前記複数の第２の材料層とを交互に堆積させることは、複数の第１の犠牲材料層と複数の第２の犠牲材料層とを交互に堆積させることを含み、前記複数の第１の犠牲材料層は前記複数の第２の犠牲材料層と異なる材料を含む、請求項５に記載の方法。
  7. 前記複数の第１の犠牲材料層を堆積させることは、多結晶シリコンまたは炭素のうちの少なくとも１つを堆積させることを含み、前記複数の第２の犠牲材料層を堆積させることはＳｉＮを堆積させることを含む、請求項６に記載の方法。
  8. 第１の初期ゲート線スリットの場所に対応する他の開口を露出させるために前記構造にわたって他のパターン形成フォトレジスト層を形成することと、
    前記基板を露出させるために前記他の開口によって露出させられる前記構造の他の一部分を除去して前記第１の初期ゲート線スリットを形成することと
    をさらに含む、請求項７に記載の方法。
  9. 複数のゲート形成トンネルを形成するために前記複数の第２の層を除去するステップと、
    前記複数のゲート形成トンネルの各々１つの側壁にわたって絶縁スペーサ層を形成するステップと、
    前記複数のゲート形成トンネルを満たして前記複数のゲート電極を形成するために前記絶縁スペーサ層にわたって導体層を形成するステップと
    をさらに含む、請求項８に記載の方法。
  10. 前記基板を露出させる第２の初期ゲート線スリットを形成するために、前記複数の第１の層、前記複数のゲート電極、および前記基板にわたって前記絶縁スペーサ層および前記導体層の過剰な材料を除去するステップをさらに含む、請求項９に記載の方法。
  11. 前記方法は、前記メモリ層を露出させ、他のゲート線スリットを形成するために、前記ブロッキング層を前記メモリ層まで選択的にエッチングして前記複数の第１の層および前記ブロッキング層の一部分を除去するステップをさらに含む、請求項１０に記載の方法。
  12. 前記半導体チャネルは、前記メモリ層にわたって形成されたトンネル層をさらに含み、
    前記方法は、前記複数の第１の層を除去し、前記メモリ層を露出させるために前記ブロッキング層の一部分を除去するステップの後、前記メモリ層を連結解除し、前記トンネル層を露出させるために、および、第３のゲート線スリットを形成するために前記メモリ層の一部分を除去するステップをさらに含む、請求項１１に記載の方法。
  13. 前記封止構造に初期ソーストレンチを形成するステップをさらに含み、
    前記封止構造を形成することは、
    露出させられた前記ブロッキング層、露出させられた前記メモリ層、露出させられた前記トンネル層、前記複数のゲート電極を覆い、隣接するゲート電極同士の間に空隙を形成する初期封止構造を形成することと、
    前記封止構造を形成するために前記基板を露出させるソーストレンチを形成するために前記初期封止構造をパターン形成することと
    を含む、請求項１２に記載の方法。
  14. 前記初期封止構造を形成することは急速熱化学的蒸着工程を実施することを含み、前記初期封止構造は酸化ケイ素を含む、請求項１３に記載の方法。
  15. 三次元（３Ｄ）メモリデバイスを形成するための方法であって、
    基板にわたって交互に配置される複数の第１の層および複数の第２の層の構造に初期チャネルホールを形成するステップであって、前記第１の層は、多結晶シリコンまたは炭素のうちの少なくとも１つを含む、ステップと、
    チャネルホールを形成するために、前記初期チャネルホールの側壁において、前記複数の第１の層の各々１つの側面と前記複数の第２の層の各々１つの側面との間にオフセットを形成するステップと、
    前記チャネルホールにおいて、前記第１の層に接触するブロッキング層と、メモリ層とを含む半導体チャネルを形成するステップと、
    前記複数の第２の層を複数のゲート電極で置き換えるステップと、
    前記複数の第１の層を除去するステップと、
    前記ブロッキング層の一部を除去し、連結解除されたブロッキング層を形成するステップと、
    前記複数のゲート電極を互いから絶縁し、前記半導体チャネルを覆う、封止構造を形成するステップと、
    前記封止構造にソース構造を形成するステップであって、前記ソース構造は前記構造の上面から前記基板へと延びる、ステップと
    を含み、
    前記封止構造を形成することは、前記複数のゲート電極を覆い、隣接するゲート電極同士の間に、かつ前記半導体チャネルから離れた位置で空隙を形成する誘電材料を堆積させることを含む方法。
  16. 前記誘電材料を堆積させることは急速熱化学的蒸着工程を実施することを含み、前記封止構造は酸化ケイ素を含む、請求項１５に記載の方法。
  17. 前記オフセットを形成することは、前記第１の層と接触する前記第２の層の間にオープンスペースが存在するように、垂直方向に沿って隣接する第２の層の間の前記第１の層のそれぞれにおいて凹んだ領域を作り出すことを含む、請求項１に記載の方法。
  18. 基板にわたる封止構造によって絶縁される複数のゲート電極の構造であって、前記封止構造は、前記複数のゲート電極を覆い、前記基板の上面に対して垂直な方向に沿って、隣接するゲート電極の間に、かつ半導体チャネルから離れた位置で空隙を備える、構造と、
    前記構造の上面から前記基板へと延びる半導体チャネルであって、鉛直部分および２つの水平部分を備えるメモリ層を備え、前記封止構造で覆われている、半導体チャネルと、
    前記構造の前記上面から前記基板へと、前記基板の前記上面と平行な方向に沿って隣接するゲート電極同士の間で延びるソース構造と
    を備える三次元（３Ｄ）メモリデバイス。
  19. 前記メモリ層は、それぞれのゲート電極を各々１つが部分的に包囲する連結解除部分を備える、請求項１８に記載の３Ｄメモリデバイス。
JP2021512744A 2018-11-22 2018-11-22 三次元メモリデバイスおよびその製作方法 Active JP7462614B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/116935 WO2020103081A1 (en) 2018-11-22 2018-11-22 Three-dimensional memory devices and fabrication methods thereof

Publications (2)

Publication Number Publication Date
JP2022501804A JP2022501804A (ja) 2022-01-06
JP7462614B2 true JP7462614B2 (ja) 2024-04-05

Family

ID=66060097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021512744A Active JP7462614B2 (ja) 2018-11-22 2018-11-22 三次元メモリデバイスおよびその製作方法

Country Status (7)

Country Link
US (2) US10892276B2 (ja)
EP (1) EP3844813B1 (ja)
JP (1) JP7462614B2 (ja)
KR (1) KR102611730B1 (ja)
CN (2) CN109643716B (ja)
TW (1) TWI693702B (ja)
WO (1) WO2020103081A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112136B (zh) * 2019-05-20 2021-12-17 长江存储科技有限责任公司 半导体结构及其形成方法
US11201167B2 (en) 2019-12-05 2021-12-14 Micron Technology, Inc. Semiconductor pillars having triangular-shaped lateral peripheries, and integrated assemblies
KR102668062B1 (ko) 2020-02-17 2024-05-23 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스들 및 그 제조 방법들
KR20220006384A (ko) * 2020-07-08 2022-01-17 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
CN112883617B (zh) * 2021-03-04 2022-09-13 西南交通大学 隧道衬砌监测范围计算方法、装置、设备及可读存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027791A (ja) 1999-01-04 2007-02-01 Genus Inc 原子層成長プロセスのための処理チャンバ
US9419012B1 (en) 2015-06-19 2016-08-16 Sandisk Technologies Llc Three-dimensional memory structure employing air gap isolation
WO2018144538A1 (en) 2017-02-01 2018-08-09 Micron Technology, Inc. Nand memory arrays, and methods of forming nand memory arrays

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803214B2 (en) * 2010-06-28 2014-08-12 Micron Technology, Inc. Three dimensional memory and methods of forming the same
KR20120007838A (ko) * 2010-07-15 2012-01-25 삼성전자주식회사 수직형 비휘발성 메모리 소자 및 그 제조방법
US8658499B2 (en) * 2012-07-09 2014-02-25 Sandisk Technologies Inc. Three dimensional NAND device and method of charge trap layer separation and floating gate formation in the NAND device
KR101989514B1 (ko) * 2012-07-11 2019-06-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9076879B2 (en) * 2012-09-11 2015-07-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
JP6095951B2 (ja) * 2012-11-09 2017-03-15 エスケーハイニックス株式会社ＳＫ ｈｙｎｉｘ Ｉｎｃ． 半導体装置及びその製造方法
US9252151B2 (en) * 2013-07-08 2016-02-02 Sandisk Technologies Inc. Three dimensional NAND device with birds beak containing floating gates and method of making thereof
US9524976B2 (en) * 2013-09-15 2016-12-20 Sandisk Technologies Llc Method of integrating select gate source and memory hole for three-dimensional non-volatile memory device
US9023719B2 (en) * 2013-09-17 2015-05-05 Sandisk Technologies Inc. High aspect ratio memory hole channel contact formation
US9576975B2 (en) * 2014-08-26 2017-02-21 Sandisk Technologies Llc Monolithic three-dimensional NAND strings and methods of fabrication thereof
US9362298B2 (en) * 2014-09-11 2016-06-07 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and manufacturing method thereof
US9230984B1 (en) * 2014-09-30 2016-01-05 Sandisk Technologies Inc Three dimensional memory device having comb-shaped source electrode and methods of making thereof
US9484357B2 (en) * 2014-12-16 2016-11-01 Sandisk Technologies Llc Selective blocking dielectric formation in a three-dimensional memory structure
US20160293625A1 (en) * 2015-03-31 2016-10-06 Joo-Heon Kang Three Dimensional Semiconductor Memory Devices and Methods of Fabricating the Same
US9627399B2 (en) * 2015-07-24 2017-04-18 Sandisk Technologies Llc Three-dimensional memory device with metal and silicide control gates
KR102413766B1 (ko) 2015-09-08 2022-06-27 삼성전자주식회사 비휘발성 메모리 장치 및 그의 제조 방법
CN105679761B (zh) * 2016-01-26 2019-04-19 中国科学院微电子研究所 三维半导体器件及其制造方法
US9728551B1 (en) * 2016-02-04 2017-08-08 Sandisk Technologies Llc Multi-tier replacement memory stack structure integration scheme
US10115732B2 (en) * 2016-02-22 2018-10-30 Sandisk Technologies Llc Three dimensional memory device containing discrete silicon nitride charge storage regions
KR20180012640A (ko) * 2016-07-27 2018-02-06 삼성전자주식회사 수직형 메모리 소자 및 이의 제조방법
JP2018049935A (ja) * 2016-09-21 2018-03-29 東芝メモリ株式会社 半導体装置およびその製造方法
US10403637B2 (en) * 2017-01-20 2019-09-03 Macronix International Co., Ltd. Discrete charge trapping elements for 3D NAND architecture
IT201700019392A1 (it) * 2017-02-21 2018-08-21 Sabrina Barbato Dispositivo di memoria 3d
US10256252B1 (en) * 2017-12-13 2019-04-09 Sandisk Technologies Llc Three-dimensional memory device containing structurally reinforced pedestal channel portions and methods of making the same
JP2019161042A (ja) * 2018-03-14 2019-09-19 東芝メモリ株式会社 半導体装置
CN108511454B (zh) * 2018-03-30 2020-07-31 长江存储科技有限责任公司 一种3d nand存储器及其制备方法
CN108831889A (zh) * 2018-09-19 2018-11-16 长江存储科技有限责任公司 三维存储器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027791A (ja) 1999-01-04 2007-02-01 Genus Inc 原子層成長プロセスのための処理チャンバ
US9419012B1 (en) 2015-06-19 2016-08-16 Sandisk Technologies Llc Three-dimensional memory structure employing air gap isolation
WO2018144538A1 (en) 2017-02-01 2018-08-09 Micron Technology, Inc. Nand memory arrays, and methods of forming nand memory arrays

Also Published As

Publication number Publication date
EP3844813B1 (en) 2024-03-27
TW202021097A (zh) 2020-06-01
CN109643716A (zh) 2019-04-16
EP3844813A1 (en) 2021-07-07
TWI693702B (zh) 2020-05-11
CN111180460A (zh) 2020-05-19
US20200168625A1 (en) 2020-05-28
US20210104541A1 (en) 2021-04-08
WO2020103081A1 (en) 2020-05-28
EP3844813A4 (en) 2022-04-27
CN109643716B (zh) 2019-12-31
CN111180460B (zh) 2021-02-19
JP2022501804A (ja) 2022-01-06
US11302715B2 (en) 2022-04-12
US10892276B2 (en) 2021-01-12
KR102611730B1 (ko) 2023-12-07
KR20210022104A (ko) 2021-03-02

Similar Documents

Publication Publication Date Title
CN110088903B (zh) 三维存储器件及其制作方法
US11758722B2 (en) Three-dimensional memory device with deposited semiconductor plugs and methods for forming the same
JP7462614B2 (ja) 三次元メモリデバイスおよびその製作方法
CN113889480A (zh) 三维存储器器件及其制造方法
US11706920B2 (en) Three-dimensional memory devices and fabrication methods thereof
CN110088906B (zh) 三维存储器件中的高k电介质层及其形成方法
US20210296361A1 (en) Three-dimensional memory devices and fabrication methods thereof
TWI773082B (zh) 具有在三維記憶體元件中的突出部分的通道結構和用於形成其的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210305

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230314

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230314

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230324

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230327

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240326

R150 Certificate of patent or registration of utility model

Ref document number: 7462614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150