TW202021097A - 三維儲存裝置及其製造方法 - Google Patents

三維儲存裝置及其製造方法 Download PDF

Info

Publication number
TW202021097A
TW202021097A TW108101303A TW108101303A TW202021097A TW 202021097 A TW202021097 A TW 202021097A TW 108101303 A TW108101303 A TW 108101303A TW 108101303 A TW108101303 A TW 108101303A TW 202021097 A TW202021097 A TW 202021097A
Authority
TW
Taiwan
Prior art keywords
layer
layers
forming
substrate
initial
Prior art date
Application number
TW108101303A
Other languages
English (en)
Other versions
TWI693702B (zh
Inventor
峻 劉
肖莉紅
周玉婷
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI693702B publication Critical patent/TWI693702B/zh
Publication of TW202021097A publication Critical patent/TW202021097A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本公開提供了具有限制電子傳輸的儲存層的三維（3D）儲存裝置及其形成方法的實施例。一種用於形成三維( 3D )儲存裝置的方法包括以下步驟。首先，可以在結構中形成初始通道孔。該結構可以包括階梯結構。該結構可以包括交替地佈置在基底上方的複數個第一層和複數個第二層。可以在初始通道孔的側壁上的複數個第一層中的每個第一層的側表面和初始通道孔的側壁上的複數個第二層中的每個第二層的側表面之間形成偏移，以形成通道孔。然後可以基於通道孔形成半導體通道。此外，可以基於複數個第二層形成複數個閘電極。

Description

三維儲存裝置及其製造方法
本公開內容的實施例涉及三維（3D）儲存裝置及其製造方法。
透過改進製程技術、電路設計、程式設計演算法和製造製程，將平面儲存單元縮小到更小的尺寸。然而，隨著儲存單元的特徵尺寸接近下限，平面製程和製造技術變得具有挑戰性且成本高。結果，平面儲存單元的儲存密度接近上限。3D記憶體架構可以解決平面儲存單元的密度限制。
3D記憶體架構包括記憶體陣列和用於控制進出記憶體陣列的訊號的週邊設備。
本文公開了3D儲存裝置和製造3D儲存裝置的製造方法的實施例。
在一個示例中，公開了一種用於形成3D儲存裝置的方法。該方法可以包括以下步驟。首先，可以在結構中形成初始通道孔。該結構可以包括用於在其中形成儲存單元的任何合適的結構。例如，該結構可以包括複數個層的階梯結構和/或疊層結構。在一個實施例中，該結構可以包括交替地佈置在基底上方的複數個第一層和複數個第二層。可以在初始通道孔的側壁上的複數個第一層中的每個第一層的側表面和初始通道孔的側壁上的複數個第二層中的每個第二層的側表面之間形成偏移（offset），以形成通道孔。然後可以基於通道孔形成半導體通道。此外，可以基於複數個第二層形成複數個閘電極。
在另一示例中，公開了一種用於形成3D儲存裝置的方法。該方法可以包括以下步驟。首先，可以形成交替地佈置在基底上方的複數個第一層和複數個第二層的結構。可以在該結構中形成半導體通道。半導體通道可以從結構的頂表面延伸到基底。然後可以用複數個閘電極替換複數個第二層，並且可以去除複數個第一層。然後可以形成密封結構以使複數個閘電極彼此隔離。此外，可以在密封結構中形成源極結構。源極結構可以從結構的頂表面延伸到基底。
在又一個示例中，公開了一種3D儲存裝置。3D儲存裝置可以包括透過基底上方的密封結構隔離的複數個閘電極的結構。密封結構可以包括沿著垂直於基底的頂表面的方向設置在相鄰的閘電極之間的空隙。3D儲存裝置還可以包括從結構的頂表面延伸到基底的半導體通道。半導體通道可以包括儲存層，該儲存層具有沿不同方向延伸的兩個部分。3D儲存裝置還可以包括源極結構，該源極結構從結構的頂表面延伸到基底，並且沿著與基底的頂表面平行的方向在相鄰的閘電極之間延伸。
儘管討論了具體的配置和佈置，但應該理解，這僅僅是為了說明的目的而進行的。相關領域的技術人員將認識到，在不脫離本公開內容的精神和範圍的情況下，可以使用其他配置和佈置。對於相關領域的技術人員顯而易見的是，本公開內容還可以用於各種其他應用中。
應當注意到，在說明書中對“一個實施例”、“實施例”、“示例性實施例”、“一些實施例”等的引用指示所描述的實施例可以包括特定的特徵、結構或特性，但是每個實施例可能不一定包括該特定的特徵、結構或特性。而且，這樣的短語不一定指代相同的實施例。此外，當結合實施例描述特定特徵、結構或特性時，無論是否明確描述，結合其他實施例來實現這樣的特徵、結構或特性都在相關領域的技術人員的知識範圍內。
通常，可以至少部分地從在上下文中的用法來理解術語。例如，至少部分取決於上下文，如本文所使用的的術語“一個或複數個”可用於以單數意義描述任何特徵、結構或特性，或可用於以複數意義描述特徵、結構或特徵的組合。類似地，至少部分取決於上下文，諸如“一”、“一個”或“所述”等術語同樣可以被理解為表達單數用法或表達複數用法。另外，術語“基於”可以被理解為不一定旨在表達一組排他性的因素，而是可以替代地，同樣至少部分地取決於上下文，允許存在不一定明確描述的其他因素。
應當容易理解的是，本公開內容中的“在……上”、“在……之上”和“在……上方”的含義應以最廣泛的方式來解釋，使得“在……上”不僅意味著“直接在某物上”，而且還包括其間具有中間特徵或層的“在某物上”的含義，並且“在……之上”或“在……上方”不僅意味著“在某物之上”或“在某物上方”的含義，而且還可以包括其間沒有中間特徵或層的“在某物之上”或“在某物上方”的含義（即，直接在某物上）。
此外，為了便於描述，可以在本文使用諸如“在……之下”、“在……下方”、“下”、“在……之上”、“上”等空間相對術語來描述如圖所示的一個元件或特徵與另一個（或複數個）元件或特徵的關係。除了圖式中所示的取向之外，空間相對術語旨在涵蓋設備在使用或步驟中的不同取向。該裝置可以以其他方式定向（旋轉90度或在其他取向）並且同樣可以相應地以本文使用的空間相關描述詞解釋。
如本文所使用的，術語“基底”是指在其上添加後續材料層的材料。基底本身可以被圖案化。添加在基底頂部上的材料可以被圖案化或可以保持未圖案化。此外，基底可以包括各式各樣的半導體材料，例如矽、鍺、砷化鎵、磷化銦等。可替換地，基底可以由非導電材料製成，例如玻璃、塑膠或藍寶石晶圓。
如本文所使用的，術語“層”是指包括具有厚度的區域的材料部分。層可以在整個下層或上層結構上方延伸，或者可以具有小於下層或上層結構範圍的範圍。此外，層可以是厚度小於連續結構的厚度的均勻或不均勻連續結構的區域。例如，層可以位於連續結構的頂表面和底表面之間或在頂表面和底表面處的任何一對水平平面之間。層可以橫向、垂直和/或沿著錐形表面延伸。基底可以是層，其中可以包括一層或複數個層，和/或可以在其上、上方和/或其下具有一層或複數個層。一層可以包括複數個層。例如，一互連層可以包括一個或複數個導體和接觸層（其中形成有互連線和/或過孔接觸）以及一個或複數個介電質層。
如本文所使用的，術語“標稱/標稱地”是指在產品或製程的設計階段期間設定的部件或製程步驟的特性或參數的期望值或目標值、以及高於和/或低於期望值的值的範圍。值的範圍可以是由於製造製程或公差的輕微變化而引起。如本文所使用的，術語“約”表示可以基於與主題半導體設備相關聯的特定技術節點而變化的給定量的值。基於特定的技術節點，術語“約”可以表示給定量的值，該給定量例如在該值的10-30％內變化（例如，值的±10％、±20％或±30％）。
如本文所使用的，術語“3D儲存裝置”是指在橫向取向的基底上具有垂直取向的儲存單元電晶體串（在本文中稱為“記憶體串”，例如NAND記憶體串）的半導體設備，使得記憶體串相對於基底在垂直方向上延伸。如本文所使用的，術語“垂直/垂直地”表示標稱垂直於基底的側表面。
如本文所使用的，術語“階梯”、“梯級”和“層級”可互換使用。如本文所使用的，階梯結構是指一組表面，其包括至少兩個水平表面和至少兩個垂直表面，使得每個水平表面連接到從水平表面的第一邊緣向上延伸的第一垂直表面，並且連接到從水平表面的第二邊緣向下延伸的第二垂直表面。“階梯”是指在一組相鄰表面的高度上的垂直偏移。
如本文所使用的，x軸和y軸（垂直於x-z平面）水平延伸並形成水平面。水平面基本平行於基底的頂表面。如本文所使用的，z軸垂直延伸，即沿垂直於水平面的方向延伸。術語“x軸”和“y軸”可以與“水平方向”互換使用，術語“x-y平面”可以與“水平面”互換使用，並且術語“z軸”可以與“垂直方向”互換使用。
在一些3D儲存裝置中，利用通道形成結構來形成半導體通道，通道形成結構包括阻障層、儲存層、穿隧隧層、半導體通道層和介電質芯（core）。通常，阻障層、儲存層、穿隧層和半導體通道層順序地佈置在閘電極和介電質芯之間。阻障層、儲存層和穿隧層中的每一層可以包括單層結構或複數個層結構。阻障層可以減少電荷洩漏。儲存層可以捕獲電荷，電荷可以穿隧到半導體通道層中並且可以在半導體層中傳輸。
然而，隨著更多的閘電極堆疊在基底上方（例如，沿著半導體通道）以獲得更高的儲存容量，電荷損失變得更加突出。例如，隨著閘電極數量的增加，儲存層可能更容易受到電荷損失的影響。儲存層中捕獲的電荷更可能在儲存層中擴散（例如，沿其延伸方向）。結果，儲存層中的資料保持能力可能受損，並且對儲存單元的操作（例如，讀取、寫入和/或保持）的精度可能降低。
應當理解，3D儲存裝置100可以包括第1圖中未示出的額外部件和結構，包括但不限於其他本地接觸件和一個或複數個BEOL互連層中的互連。
第1圖繪示出了3D儲存裝置100的一部分的剖面圖。如第1圖所示，閘電極101與半導體通道形成接觸。為了簡化觀察，示出了半導體通道的一部分，被顯示為元件106。半導體通道106具有沿著基本上垂直於p-通道105（例如，或半導體通道106）延伸的方向（例如，z方向或垂直方向）的方向（例如，x方向或水平方向）順序堆疊的阻障層102、儲存層103、穿隧層104和p通道105。P通道105可以包括半導體通道層和介電質芯，其中，半導體通道層位於穿隧層104和介電質芯之間。
閘電極101可以包括任何合適的導電材料，例如鎢（W）。阻障層102、儲存層103和穿隧層104中的每一層可以包括單層結構或複數個層結構。例如，阻障層102可以包括沿水平方向順序堆疊的高k氧化鋁（AlO或Al2 O3 ）層、氧化矽（SiO）層和/或氮氧化矽（SiON）層，以便於減少電荷洩漏。儲存層103可以包括沿水平方向順序堆疊的氮化矽（SiN）層、SiON層、SiN層、SiON層和/或SiN層，以便於捕獲電荷。穿隧層104可以包括沿水平方向順序堆疊的SiO層、一個或複數個SiON層（例如，SiON_1、SiON_2和SiON_3）和/或SiO層，以便於電荷從儲存層103穿隧到p通道105。半導體通道層可以包括諸如多晶矽等半導體層，以便於電荷傳輸。介電質芯可以包括諸如氧化矽等介電質材料，以便於使每個儲存單元彼此隔離。
如第1圖所示，隨著閘電極101的數量沿垂直方向增加，在儲存層103中捕獲的電荷更可能沿垂直方向擴散，如箭頭所示。特別是，電荷更可能在SiN層中擴散，從而損害3D儲存裝置的資料保持能力。受損的資料保持能力會降低3D儲存裝置的操作（例如，讀取、寫入和/或保持）的精度。
根據本公開內容的各種實施例提供3D儲存裝置的結構和製造方法，其解決了與電荷損失相關的上述問題。例如，透過改變儲存層的結構，可以抑制儲存層中沿其延伸方向的電荷擴散，從而提高儲存層中的電荷限制。因此，可以提高3D儲存裝置的資料保持能力。在一些實施例中，儲存層可以具有與其延伸方向對齊的部分和與其延伸方向不對齊的部分（例如，水平和垂直延伸的部分）。例如，儲存層可以具有交錯結構。該配置可以抑制儲存單元中捕獲的電荷在儲存單元中沿其延伸方向擴散，從而增加3D儲存裝置中的資料保持能力。
在一些實施例中，減少或去除阻障層的部分。在一些實施例中，移去阻障層的部分以暴露儲存層的部分，並且相鄰的閘電極透過具有空隙的絕緣間隔體來隔離。在一些實施例中，去除儲存層的部分以斷開儲存層的其他部分。儲存單元的每個斷開部分可以位於閘電極和穿隧層之間，從而有利於每個儲存單元的適當功能。儲存單元的斷開部分可以透過具有空隙的絕緣間隔體與3D儲存裝置的其他部分隔離。因此，採用所公開的方法形成的3D儲存裝置可以具有提高的資料保持能力並因此具有更好的操作精度。
第2A-2D圖繪示出了根據本公開內容的實施例的示例性製造製程的各個階段的示例性3D儲存裝置的結構200-240。第5A圖繪示出了用於形成第2A-2D圖中所繪示的3D儲存裝置的示例性製造製程500。第3A-3H圖繪示出了根據本公開內容的實施例的示例性製造製程的各個階段的示例性3D儲存裝置的結構300-370。第4A-4C圖繪示出了根據本公開內容的實施例的另一示例性製造製程的各個階段的示例性3D儲存裝置的結構400-420。第5B圖和第5C圖各自繪示出了用於形成第3A-3H圖和第4A-4C圖中所繪示的3D儲存裝置的示例性製造製程。
參考第5A圖，在製造製程開始時，可以在複數個交替佈置的絕緣層和犧牲層的階梯結構中形成初始通道孔（步驟5001）。第2A圖繪示出了相應結構200的剖面圖。
如第2A圖所示，初始通道孔203可以形成在階梯結構202中，階梯結構202形成在基底201上方。基底201可以包括矽（例如，單晶矽）、矽鍺（SiGe）、砷化鎵（GaAs）、鍺（Ge）、絕緣體上矽（SOI）和/或任何其他合適的材料。在一些實施例中，基底201包括矽。
階梯結構202可以提供用於形成堆疊儲存結構的製造基礎。隨後可以在階梯結構202中形成記憶體串（例如，NAND記憶體串）。在一些實施例中，階梯結構202包括在基底201上方垂直堆疊的複數個絕緣層2021/犧牲層2022對。每個絕緣層2021/犧牲層2022對可以包括絕緣層2021和犧牲層2022。即，階梯結構202可以包括沿垂直方向堆疊的交錯絕緣層2021和犧牲層2022。階梯結構202中的絕緣層2021/犧牲層2022對的數量（例如，32、64、96或128）可以設置3D儲存裝置中的儲存單元的數量。
絕緣層2021可以均具有相同的厚度或具有不同的厚度。類似地，犧牲層2022可以均具有相同的厚度或具有不同的厚度。犧牲層2022可以包括與絕緣層2021的材料不同的任何合適的材料。在一些實施例中，絕緣層2021包括合適的介電質材料，例如SiO，並且犧牲層2022包括SiN。在一些實施例中，每個臺階或梯級包括絕緣層2021和對應的犧牲層2022。
可以透過例如垂直地重複蝕刻複數個絕緣材料層/犧牲材料層對的介電質疊層來形成階梯結構202。絕緣材料層/犧牲材料層對的蝕刻可以包括重複蝕刻/修整在介電質疊層上方的蝕刻遮罩（例如，光阻層）以暴露要蝕刻的絕緣材料層/犧牲材料層對的部分、以及使用合適的蝕刻製程蝕刻/去除所暴露的部分。可以使用任何合適的蝕刻製程（例如濕式蝕刻和/或乾式蝕刻）來執行對蝕刻遮罩和絕緣材料層/犧牲材料層對的蝕刻。在一些實施例中，蝕刻包括乾式蝕刻，例如，感應耦合電漿蝕刻（ICP）和/或反應離子蝕刻（RIE）。
初始通道孔203可以形成在階梯結構202中。在一些實施例中，初始通道孔203從階梯結構202的頂表面延伸到基底201。在一些實施例中，初始通道孔203的底部暴露基底201。可以透過任何合適的製造製程形成初始通道孔203。例如，可以在階梯結構202上方形成圖案化的光阻層。圖案化的光阻層可以暴露階梯結構202的一部分以形成初始通道孔203。可以執行合適的蝕刻製程以去除階梯結構202的部分直到暴露出基底201。蝕刻製程可以包括乾式蝕刻和/或濕式蝕刻，例如ICP。
參考第5A圖，在形成初始通道孔之後，可以去除初始通道孔的側壁上的每個絕緣層的一部分，以在絕緣層和相鄰的犧牲層之間形成偏移，從而形成通道孔（步驟5002）。第2B圖繪示出了對應結構210的剖面圖。
如第2B圖所示，可以去除初始通道孔203的側壁上的每個絕緣層2021的一部分以形成通道孔213。為了便於描述，絕緣層2021（或犧牲層2022）面對初始通道孔203或通道孔213的表面被稱為絕緣層2021（或犧牲層2022）的側表面。在一個實施例中，凹陷區域可以形成在絕緣層2021的側表面上。凹陷蝕刻之後的絕緣層2021可以被稱為凹陷絕緣層2121。絕緣層2021的被去除的部分的尺寸或厚度（例如，沿水平方向）可以是允許在犧牲層2022的側表面和凹陷絕緣層2121之間形成偏移的任何合適的值。在一些實施例中，犧牲層2022的側表面沿垂直方向（或通道孔213的側壁）形成突起。可以執行任何合適的選擇性蝕刻製程（例如，凹陷蝕刻）以形成凹陷絕緣層2121。在一些實施例中，選擇性蝕刻製程對凹陷絕緣層2121比對犧牲層2022具有高的蝕刻選擇性，從而對犧牲層2022造成的損壞很小或不造成損壞。可以執行濕式蝕刻和/或乾式蝕刻作為選擇性蝕刻製程。在一些實施例中，執行RIE作為選擇性蝕刻製程。
在一些實施例中，代替移去每個絕緣層2021的側表面的一部分，去除每個犧牲層2022的側表面的一部分以在凹陷犧牲層與相鄰絕緣層2021之間形成偏移。因此，絕緣層2021的側表面的突起可以沿垂直方向延伸。
參考第5A圖，在形成通道孔之後，形成通道形成結構以填充通道孔，並形成半導體通道（步驟5003）。第2C圖繪示出了對應結構220的剖面圖。
如第2C圖所示，可以透過用通道形成結構填充通道孔213來形成半導體通道22。通道形成結構可以包括從通道孔213的側壁表面朝向通道孔213的中心順序地放置的阻障層221、儲存層222、穿隧層223、半導體層224和介電質芯225。
阻障層221可以減少或防止電荷逃逸到隨後形成的閘電極中。阻障層221可以包括單層結構或複數個層結構。例如，阻障層221可以包括第一阻障層和第二阻障層。可以透過任何合適的共形沉積方法在通道孔213的表面上方形成第一阻障層。第一阻障層可以包括介電質材料（例如，介電質金屬氧化物）。例如，第一阻障層可以包括具有足夠高的介電常數（例如，大於7.9）的介電質金屬氧化物。第一阻障層的示例包括AlO、氧化鉿（HfO2 ）、氧化鑭（LaO2 ）、氧化釔（Y2 O3 ）、氧化鉭（Ta2 O5 ）、其矽酸鹽、其氮摻雜化合物和/或其合金。可以透過合適的沉積方法（例如，化學氣相沉積（CVD）、原子層沉積（ALD）、脈衝雷射沉積（PLD）和/或液體源霧化化學沉積）形成第一阻障層。在一些實施例中，第一阻障層包括AlO。
第二阻障層可以形成在第一阻障層上方，並且可以包括與第一阻障層不同的介電質材料。例如，第二阻障層可以包括氧化矽、氮氧化矽和/或氮化矽。在一些實施例中，第二阻障層包括氧化矽，可以透過任何合適的共形沉積方法（例如，低壓CVD（LPCVD）和/或ALD）形成第二阻障層。
儲存層222可以包括電荷捕獲材料並且可以形成在阻障層221上方。儲存層222可以包括單層結構或複數個層結構。例如，儲存層222可以包括導電材料和/或半導體，例如鎢、鉬、鉭、鈦、鉑、釕、其合金、其納米顆粒、其矽化物、和/或多晶或非晶半導體材料（例如，多晶矽和非晶矽）。儲存層222還可以包括一種或多種絕緣材料，例如SiN和/或SiON。在一些實施例中，儲存層222包括夾在SiON層之間的SiN層，SiON層進一步夾在SiN層之間。可以透過任何合適的沉積方法（例如，CVD、ALD和物理氣相沉積（PVD））形成儲存層222。
穿隧層223可以包括介電質材料，可以在合適的偏置下發生通過該介電質材料的穿隧。穿隧層223可以形成在儲存層222上方，並且可以包括單層結構或複數個層結構，並且可以包括SiO、SiN、SiON、介電質金屬氧化物、介電質金屬氮氧化物、介電質金屬矽酸鹽和/或其合金。可以透過合適的沉積方法（例如，CVD、ALD和/或PVD）形成穿隧層223。在一些實施例中，穿隧層223包括複數個SiON層和SiO層，其中，複數個SiON層位於儲存層222和SiO層之間。
半導體層224可以有利於電荷的傳輸並且可以形成在穿隧層223上方。半導體層224可以包括一種或多種半導體材料，例如單元素半導體材料、III-V族化合物半導體材料、II-VI族化合物半導體材料和/或有機半導體材料。可以透過任何合適的沉積方法（例如，LPCVD、ALD和/或金屬有機化學氣相沉積（MOCVD））形成半導體層224。在一些實施例中，半導體層224包括多晶矽層。
介電質芯225可以包括合適的介電質材料並且可以填充由半導體層224圍繞的空間。在一些實施例中，介電質芯225包括SiO（例如，足夠高純度的SiO），並且可以透過任何合適的沉積方法（例如，CVD、LPCVD、ALD和/或PVD）形成介電質芯225。
由於凹陷絕緣層2121和犧牲層2022的側表面之間的偏移，儲存層222可以包括沿著與垂直方向不同的方向對齊的部分。在一些實施例中，儲存層222包括一個或複數個垂直部分2221（例如，沿著垂直方向基本上對齊）和一個或複數個非垂直部分2222（例如，沿著水平方向基本上對齊的水平部分），一個或複數個垂直部分2221和一個或複數個非垂直部分2222彼此連接。當隨後形成的3D儲存裝置（即，形成有儲存層222）工作時，可以在閘電極上施加偏置，並且可以在儲存層222中捕獲電荷。由於儲存層222的非垂直部分2222，可以減少或消除電荷沿垂直方向在儲存層222中的擴散。可以提高儲存層222中的電荷保持能力。
參考第5A圖，在形成半導體通道之後，可以形成閘電極（步驟5004）。第2D圖繪示出了對應結構230的剖面圖。
如第2D圖所示，可以去除犧牲層2022並且可以形成閘電極232。在一些實施例中，閘電極232均可以包括由絕緣間隔體層2323（例如，閘極介電質層）圍繞的導體層2322。導體層2322可以包括導電材料，包括但不限於鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、多晶矽（多晶矽材料）、摻雜矽、矽化物或其任何組合。絕緣間隔體層2323可以包括介電質材料，包括但不限於SiO、SiN和/或SiON。在一些實施例中，導體層2322包括金屬，例如W，並且絕緣間隔體層2323包括SiO。導體層2322和SiO可以均透過任何合適的沉積方法形成，例如CVD和/或ALD。
在一些實施例中，透過任何合適的蝕刻製程（例如濕式蝕刻和/或乾式蝕刻）去除犧牲層2022以形成閘極形成隧道。蝕刻製程可以具有足夠高的蝕刻選擇性，從而對凹陷絕緣層2121造成的損壞很小或不造成損壞。在一些實施例中，執行RIE製程以去除犧牲層2022。此外，可以透過例如CVD、ALD和/或原位蒸汽發生（ISSG）在閘極形成隧道的側壁上方沉積絕緣間隔體層2323。在一些實施例中，絕緣間隔體層2323的形成包括在閘極形成隧道的側壁上方沉積高k介電質材料（例如AlO、HfO2 和/或Ta2 O5 ）和在高k介電質材料上方沉積粘合層（例如氮化鈦（TiN））。然後可以在絕緣間隔體層2323上方沉積導電材料以填充閘極形成隧道並形成導體層2322。然後可以形成閘電極232。
在一些實施例中，階梯結構202可以包括交替佈置在基底201上方的複數個絕緣層2021和導電層。例如，導電材料可以具有與犧牲層2022相同的位置。導電材料可以包括例如摻雜的多晶矽。可以執行類似的製造製程，如第2A-2C圖所繪示，以在階梯結構202中形成複數個半導體通道22。導電層可以用作閘電極。
在一些實施例中，元件2021和2022表示絕緣材料層和犧牲材料層，並且階梯結構202表示介電質疊層。在這種情況下，可以重複地蝕刻/圖案化介電質疊層202以形成臺階，其中，每個臺階可以包括絕緣層/犧牲層對。可以均透過對介電質疊層202的蝕刻/圖案化來形成絕緣層和犧牲層。可以在形成閘電極之前的任何合適的階段進行以下形成，即絕緣層/犧牲層對的形成。形成階梯、半導體通道和閘電極的具體順序不應受本公開內容的實施例的限制。
第5B圖繪示出了根據一些實施例的用於形成另一3D儲存裝置的示例性製造製程510。第3A-3H圖繪示出了在製造製程的不同階段的3D儲存裝置的剖面圖。
參考第5B圖，在製造製程開始時，可以在階梯結構中形成初始通道孔（步驟5101）。第3A圖繪示出了相應結構300的剖面圖。
如第3A圖所示，初始通道孔303可以形成在階梯結構302中，階梯結構302形成在基底301上方。基底301可以與基底201類似或相同。在一些實施例中，基底301包括矽。
階梯結構302可以提供用於形成堆疊儲存結構的製造基礎。隨後可以在階梯結構302中形成記憶體串（例如，NAND記憶體串）。在一些實施例中，階梯結構302包括在基底301上方垂直堆疊的複數個第一犧牲層3021/第二犧牲層3022對。每個第一犧牲層3021/第二犧牲層3022對可以包括第一犧牲層3021和第二犧牲層3022。即，階梯結構302可以包括沿垂直方向堆疊的交錯的第一犧牲層3021和第二犧牲層3022。階梯結構302中的第一犧牲層3021/第二犧牲層3022對的數量（例如，32、64、96或128）可以設置3D儲存裝置中的儲存單元的數量。
第一犧牲層3021可以均具有相同的厚度或具有不同的厚度。類似地，第二犧牲層3022可以均具有相同的厚度或具有不同的厚度。第二犧牲層3022可以包括與第一犧牲層3021的材料不同的任何合適的材料。在一些實施例中，第一犧牲層3021包括多晶矽和碳中的一種或多種。在一些實施例中，第二犧牲層3022包括SiN。在一些實施例中，每個臺階或梯級包括第一犧牲層3021和對應的第二犧牲層3022。
可以透過在疊層上方使用蝕刻遮罩（例如，光阻層）重複蝕刻第一犧牲材料層/第二犧牲材料層對的疊層來進行以下形成，即第一犧牲層3021/第二犧牲層3022的形成。蝕刻遮罩可以暴露第一犧牲材料層3021/第二犧牲層3022對的要蝕刻的部分，使得可以使用合適的蝕刻製程蝕刻所暴露的部分。可以使用任何合適的蝕刻製程（例如濕式蝕刻和/或乾式蝕刻）來執行對蝕刻遮罩和疊層的蝕刻。在一些實施例中，蝕刻包括乾式蝕刻，例如，感應耦合電漿蝕刻（ICP）和/或反應離子蝕刻（RIE）。
初始通道孔303可以形成在階梯結構302中。在一些實施例中，初始通道孔303從階梯結構302的頂表面延伸到基底301。在一些實施例中，初始通道孔303的底部暴露基底301。可以透過任何合適的製造製程形成初始通道孔303。例如，可以在階梯結構302上方形成圖案化的光阻層。圖案化的光阻層可以暴露階梯結構302的一部分以形成初始通道孔303。可以執行合適的蝕刻製程以去除階梯結構302的部分直到暴露出基底301。蝕刻製程可以包括乾式蝕刻和/或濕式蝕刻，例如ICP。
參考第5B圖，在形成初始通道孔之後，可以去除初始通道孔的側壁上的每個第一犧牲層的一部分，以在第一犧牲層和相鄰的第二犧牲層之間形成偏移，從而形成通道孔（步驟5102）。第3B圖繪示出了對應結構310的剖面圖。
如第3B圖所示，可以去除初始通道孔303的側壁上的每個第一犧牲層3021的一部分以形成通道孔313。為了便於描述，第一犧牲層3021（或第二犧牲層3022）面對初始通道孔303或通道孔313的表面被稱為第一犧牲層3021（或第二犧牲層3022）的側表面。在一個實施例中，凹陷區域可以形成在第一犧牲層3021的側表面上。凹陷蝕刻之後的第一犧牲層3021可以被稱為凹陷第一犧牲層3121。第一犧牲層3021的被去除的部分的尺寸或厚度（例如，沿水平方向）可以是允許在第二犧牲層3022的側表面和凹陷第一犧牲層3121之間形成偏移的任何合適的值。在一些實施例中，第二犧牲層3022的側表面沿垂直方向（或通道孔313的側壁）形成突起。可以執行任何合適的選擇性蝕刻製程（例如，凹陷蝕刻）以形成凹陷第一犧牲層3121。在一些實施例中，選擇性蝕刻製程對凹陷第一犧牲層3121比對第二犧牲層3022具有高的蝕刻選擇性，從而對第二犧牲層3022造成的損壞很小或不造成損壞。可以執行濕式蝕刻和/或乾式蝕刻作為選擇性蝕刻製程。在一些實施例中，執行RIE作為選擇性蝕刻製程。
在一些實施例中，代替移去每個第一犧牲層3021的側表面的一部分，去除每個第二犧牲層3022的側表面的一部分以在凹陷第二犧牲層與相鄰第一犧牲層3021之間形成偏移。因此，第一犧牲層3021的側表面的突起可以沿垂直方向延伸。
參考第5B圖，在形成通道孔之後，形成通道形成結構以填充通道孔，並形成半導體通道（步驟5103）。第3C圖繪示出了對應結構320的剖面圖。
如第3C圖所示，可以在通道孔313中形成通道形成結構來形成半導體通道32。類似於第2C圖中所示的半導體通道22，通道形成結構包括阻障層321、儲存層322、穿隧層323、半導體層324和介電質芯325。在一些實施例中，阻障層321、儲存層322、穿隧層323、半導體層324和介電質芯325可分別與阻障層221、儲存層222、穿隧層223、半導體層224和介電質芯225相似或相同。該通道形成結構的結構和形成方法的細節可以參考對第2C圖的描述。
參考第5B圖，在形成半導體通道之後，可以在階梯結構中形成第一初始閘縫隙（步驟5104）。第3D圖繪示出了對應結構330的剖面圖。
如第3D圖所示，第一初始閘縫隙336可以形成在階梯結構302中。在一些實施例中，第一初始閘縫隙336沿垂直於x-z平面的方向（例如，y軸）延伸並且沿y軸將半導體通道32劃分為塊。第一初始閘縫隙336可以從階梯結構302的頂表面延伸到基底301。在一些實施例中，第一初始閘縫隙336暴露基底301。可以透過任何合適的方法形成第一初始閘縫隙336。例如，可以透過使用蝕刻遮罩（例如，圖案化的光阻層）蝕刻階梯結構302來形成第一初始閘縫隙336。蝕刻遮罩可以暴露階梯結構302的對應於第一初始閘縫隙336的位置的部分。可以執行合適的蝕刻製程（例如，乾式蝕刻和/或濕式蝕刻）以去除階梯結構302的暴露部分直到暴露出基底301。在一些實施例中，執行ICP蝕刻以形成第一初始閘縫隙336。
參考第5B圖，在形成第一初始閘縫隙之後，可以形成閘電極和第二初始閘縫隙（步驟5105）。第3E圖繪示出了對應結構340的剖面圖。
如第3E圖所示，可以去除第二犧牲層3022並且可以形成閘電極342。閘電極342可以包括由絕緣間隔體層3423圍繞的導體層3422。可以透過任何合適的蝕刻製程（例如，濕式蝕刻和/或乾式蝕刻）去除第二犧牲層3022。在一些實施例中，透過濕式蝕刻製程去除第二犧牲層3022以形成閘極形成隧道。然後可以在閘極形成隧道的側壁上沉積絕緣間隔體層3423。在一些實施例中，絕緣間隔體層3423的形成包括在閘極形成隧道的側壁上方沉積高k介電質材料（例如AlO、HfO2 和/或Ta2 O5 ）和在高k介電質材料上方沉積粘合層（例如氮化鈦（TiN））。然後可以在絕緣間隔體層3423上方沉積導電材料以填充閘極形成隧道並形成導體層3422。導體層3422可以與導體層2322類似或相同。導體層3422的結構和形成可以參考對第2D圖的導體層2322的描述。然後可以形成閘電極342。
可以執行凹陷蝕刻以去除在第一初始閘縫隙336中形成絕緣間隔體層3423和導體層3422的任何過量材料。例如，可以從第一初始閘縫隙336的底部處的凹陷第一犧牲層3121和基底301上去除絕緣間隔體層3423和導電材料的過量材料。可以形成暴露基底301的第二初始閘縫隙346。在一些實施例中，可以去除絕緣間隔體層3423的部分以暴露第二初始閘縫隙346的側壁上的導體層3422。凹陷蝕刻可以包括任何合適的蝕刻製程（例如，濕式蝕刻和/或乾式蝕刻）。在一些實施例中，凹陷蝕刻包括濕式蝕刻製程。
參考第5B圖，在形成閘電極和第二初始閘縫隙之後，可以去除阻障層的一部分和第一犧牲層以暴露儲存層，並且可以形成閘縫隙（步驟5106）。第3F圖繪示出了對應結構350的剖面圖。
如第3F圖所示，可以去除阻障層321的一部分和凹陷第一犧牲層3121以暴露儲存層322和基底301，並且可以形成閘縫隙356。在一些實施例中，可以去除阻障層321的部分以暴露儲存層322的垂直部分。阻障層321的剩餘部分可以被示出為第3F圖中的斷開的阻障層351。然後，閘縫隙356可以暴露閘電極342、儲存層322的垂直部分和基底301。
可以執行一個或複數個蝕刻製程以去除凹陷第一犧牲層3121、以及阻障層321的部分。蝕刻製程可以對凹陷第一犧牲層3121和/或阻障層321比對儲存層322具有足夠高的蝕刻選擇性。例如，儲存層322可以用作蝕刻停止層，因此半導體通道32的側壁由於閘縫隙356的形成受損很小或沒有受損。在一些實施例中，斷開的阻障層351具有足夠的厚度以圍繞閘電極342並使閘電極342與儲存層322隔離。一個或複數個蝕刻製程可以包括任何合適的蝕刻製程，例如乾式蝕刻和/或濕式蝕刻。
參考第5B圖，在形成閘縫隙之後，可以執行密封製程以形成使閘電極彼此隔離的初始密封結構（步驟5107）。第3G圖繪示出了對應結構360的剖面圖。
如第3G圖所示，初始密封結構364可以形成為圍繞每個閘電極，因此閘電極彼此隔離。初始密封結構364的圍繞每個閘電極的部分可以足夠厚以確保被圍繞的閘電極342（例如，沿著水平方向和垂直方向）與其他結構（例如，其他閘電極342）隔離。在一些實施例中，初始密封結構364包括形成在相鄰閘電極342之間的空隙363，以進一步使相鄰的閘電極342彼此隔離。在一些實施例中，空隙363可以嵌入在初始密封結構364中以及相鄰的閘極電極342之間。在一些實施例中，初始密封結構364還覆蓋所暴露的斷開的阻障層351、儲存層322、以及半導體通道32的頂表面。
初始源極溝槽366可以由在形成初始密封結構之後形成的空間（例如，在閘縫隙356中）形成。在一些實施例中，初始源極溝槽366被初始密封結構364的足夠部分（例如，沿水平方向）圍繞，因此隨後形成的源極結構與閘電極342隔離。在一些實施例中，初始源極溝槽366沿垂直於x-z平面的方向（例如，y軸）延伸。
可以透過以下製程形成初始密封結構364和初始源極溝槽366。可以執行密封製程以形成初始密封結構364，其以足夠的厚度圍繞/覆蓋每個閘電極，因此閘電極342可以彼此隔離。空氣可以被閘電極342之間的初始密封結構捕獲。初始密封結構還可以覆蓋所暴露的斷開的阻障層351、儲存層322、以及半導體通道32的頂表面。初始源極溝槽366可以相應地由在形成初始密封結構364之後形成的空間（例如，在閘縫隙356中）形成。
可以透過任何合適的沉積方法形成初始密封結構364，該沉積方法在閘電極342上方形成絕緣材料並在相鄰閘電極342之間形成空隙363。絕緣材料可以包括在相鄰閘電極342之間和閘電極342與隨後形成的源極結構之間提供電絕緣的任何合適的材料。在一些實施例中，透過快速加熱CVD形成初始密封結構364，並且初始密封結構包括氧化矽。在各種應用中，快速加熱CVD也可稱為“快速密封”製程。在一些實施例中，在相鄰閘電極342之間沒有形成空隙363。即，相鄰閘電極342之間的空間也可以用絕緣材料填充。可選地，可以執行平坦化/凹陷蝕刻製程以去除在半導體通道32和/或閘電極342上方的初始密封結構的過量部分。
參考第5B圖，在形成初始密封結構和初始源極溝槽之後，基於初始密封結構形成密封結構，並且在密封結構中形成源極結構（步驟5108）。第3H圖繪示出了對應結構370的剖面圖。
如第3H圖所示，源極結構376可以形成在密封結構374中（例如，在相鄰閘電極342之間並且可以沿著垂直於x-z平面的方向（例如，y軸）延伸）。源極結構376可以包括導體部分376-1和摻雜半導體部分376-2。摻雜半導體部分376-2可以形成在基底301中，與導體部分376-1接觸。源極結構376可以透過初始密封結構364與鄰近閘電極342隔離。導體部分376-1可以包括能夠用作源電極的任何合適的導電材料，並且摻雜半導體部分376-2可以包括形成在基底301中的合適的摻雜（例如，P型或N型）半導體區域並且與基底301的極性相反。在一些實施例中，導體部分376-1包括摻雜的多晶矽、銅、鋁、鈷​​、摻雜的矽、矽化物和鎢中的一種或多種。在一些實施例中，摻雜半導體部分376-2包括摻雜矽。
可以透過在初始密封結構364中填充源極溝槽來形成源極結構376。可以透過在初始密封結構364中執行圖案化/蝕刻製程來形成源極溝槽。在一個示例中，可以在初始密封結構364上方形成圖案化的光阻層。圖案化的光阻層可以具有開口，該開口暴露隨後形成源極溝槽所在的區域。可以執行蝕刻製程（例如，凹陷蝕刻製程）（例如，使用圖案化的光阻層作為蝕刻遮罩）以去除由開口暴露的初始密封結構364的部分，從而暴露基底301。可以相應地形成源極溝槽和密封結構374。蝕刻製程也可以稱為“底部穿通”製程，並且可以包括能夠去除初始密封結構364的任何蝕刻製程。在一些實施例中，蝕刻製程包括非等向性乾式蝕刻製程。
可以透過以下製程形成源極結構376。在形成源極溝槽之後，可以執行離子注入以將離子/摻雜劑注入到在源極溝槽的底部暴露的基底301的部分中。透過離子注入製程摻雜的基底301的部分可以形成摻雜半導體部分376-2。在一些實施例中，基底301包括矽，並且摻雜半導體部分376-2包括摻雜矽。然後可以透過合適的沉積製程（例如化學氣相沉積(CVD)、原子層沉積(ALD)、物理氣相沉積(PVD)等）用合適的導體材料（例如摻雜的多晶矽、銅、鋁和/或鎢）填充源極溝槽來形成導體部分376-1。可選地，可以執行平坦化/凹陷蝕刻製程以去除半導體通道32和/或閘電極342上方的導體材料的過量部分。在一些實施例中，源極結構376被稱為陣列共源極（“ACS”）。
第5C圖繪示出了根據一些實施例的用於形成另一3D儲存裝置的示例性製造製程520。第4A-4C圖繪示出了在製造製程的不同階段的3D儲存裝置的剖面圖。可以基於結構350（第3F圖中示出）形成3D儲存裝置，並且形成結構400的製造製程可以與形成結構350的製造製程類似或相同。基底301、階梯結構302、半導體通道32、穿隧層323、半導體層324、介電質芯325、斷開的阻障層351、閘電極342、導體層3422和絕緣間隔體層3423的結構和形成製程可以分別與基底401、階梯結構402、半導體通道42、穿隧層423、半導體層424、介電質芯425、斷開的阻障層451、閘電極442、導體層4422和絕緣間隔體層4423類似或相同。第4A-4C圖中所述的儲存層可以與第3F圖的儲存層322類似或相同。形成結構400的製造製程（步驟5201-5206）可以與步驟5101-5106相同或類似，並且可以參考對第3A-3F圖的描述。在一些實施例中，閘縫隙356可以被稱為第三初始閘縫隙，並且在形成步驟5207之後形成閘縫隙。
參考第5C圖，在暴露儲存層之後，去除儲存層的一部分以暴露穿隧層並形成閘縫隙（步驟5207）。第4A圖繪示出了對應結構400的剖面圖。
如第4A圖所示，可以去除儲存層的一部分（例如，穿隧層上方的部分）以暴露穿隧層。可以形成閘縫隙456。在一些實施例中，透過蝕刻製程去除穿隧層423的一部分和/或斷開的阻障層451的一部分，以在閘縫隙456的側壁上具有凹陷頂表面。儲存層的剩餘部分被稱為斷開的儲存層422。斷開的阻障層451、斷開的儲存層422、以及穿隧層423的頂表面可以沿著閘縫隙456的側壁彼此共面或者不共面。在一些實施例中，在形成斷開的儲存層422之後，斷開的阻障層451部分地圍繞閘電極442並使閘電極442與斷開的儲存層422隔離。
可以執行任何合適的蝕刻製程以形成斷開的儲存層422。在一些實施例中，蝕刻製程包括等向性蝕刻（例如，乾式蝕刻和/或濕式蝕刻）。在一些實施例中，蝕刻製程對儲存層比對其他結構/層（例如，絕緣間隔體層4423、斷開的阻障層451和穿隧層423）具有高的蝕刻選擇性。在一些實施例中，控制儲存層的蝕刻時間以確保可以保留足夠部分的斷開的阻障層451，從而在斷開的儲存層422和閘電極442之間提供隔離。
參考第5C圖，在形成閘縫隙和斷開的儲存層之後，可以執行密封製程以形成使閘電極彼此隔離的初始密封結構（步驟5208）。第4B圖繪示出了對應結構410的剖面圖。
如第4B圖所示，初始密封結構464可以形成為覆蓋並隔離相鄰的閘電極442並形成空隙463，並且初始源極溝槽466可以由在形成初始密封結構之後形成的空間（例如，在閘縫隙456中）形成在初始密封結構464中。初始密封結構464和初始源極溝槽466的製造製程和結構可以與初始密封結構364和初始源極溝槽366的製造製程和結構相同或相似。初始密封結構464和初始源極溝槽466的詳細描述可以參考對第3G圖中的初始密封結構364和初始源極溝槽366的描述。
參考第5C圖，在形成初始源極溝槽和初始密封結構之後，基於初始密封結構形成密封結構，並且在密封結構中形成源極結構（步驟5209）。第4C圖繪示出了對應結構420的剖面圖。
如第4C圖所示，源極結構476可以形成在密封結構474中。源極結構476可以位於相鄰閘電極442之間，並且可以沿垂直於x-z平面的方向（例如，y軸）延伸。源極結構476可以包括導體部分476-1和摻雜半導體部分476-2。源極結構476和密封結構474的製造製程和結構可以分別與源極結構376和密封結構374的製造製程和結構相同或相似。源極結構476和密封結構374的詳細描述可以參考對第3H圖的描述。
在一些實施例中，所公開的3D儲存裝置是單片式3D儲存裝置的一部分，其中單片式3D儲存裝置的部件（例如，儲存單元和週邊設備）形成在單個基底（例如，基底201、301或401）上。諸如用於便於所公開的3D儲存裝置的步驟的任何合適的數位、類比和/或混合訊號週邊電路等週邊設備也可以形成在基底上以及記憶體疊層（例如，在階梯結構202、302或402中形成的記憶體疊層）的外部。週邊設備可以形成在基底“上”，其中，週邊設備的整體或部分形成在基底中（例如，在基底的頂表面下方）和/或直接形成在基底上。週邊設備可以包括頁面緩衝器、解碼器（例如，行解碼器和列解碼器）、讀出放大器、驅動器、電荷泵、電流或電壓基準、或電路的任何有源或無源部件（例如，電晶體、二極體、電阻器或電容器）中的一個或複數個。隔離區（例如，淺溝槽隔離（STI））和摻雜區（例如，電晶體的源極區和汲極區）也可以形成在基底中以及記憶體疊層的外部。
在一些實施例中，一種形成3D儲存裝置的方法包括以下步驟。首先，可以在階梯結構中形成初始通道孔。該階梯結構可以包括交替地佈置在基底上方的複數個第一層和複數個第二層。可以在初始通道孔的側壁上的複數個第一層中的每個第一層的側表面和初始通道孔的側壁上的複數個第二層中的每個第二層的側表面之間形成偏移，以形成通道孔。然後可以基於通道孔形成半導體通道。此外，可以基於複數個第二層形成複數個閘電極。
在一些實施例中，在階梯結構中形成初始通道孔包括以下步驟。首先，可以在階梯結構上方形成圖案化的光阻層，以暴露對應於初始通道孔的位置的開口。然後可以透過開口暴露階梯結構的一部分以暴露基底。
在一些實施例中，形成偏移包括去除初始通道孔的側壁上的複數個第一層中的每個第一層的側表面的一部分。
在一些實施例中，去除複數個第一層中的每個第一層的側表面的所述部分包括執行凹陷蝕刻製程，該凹陷蝕刻製程相對於複數個第二層選擇性地蝕刻複數個第一層。
在一些實施例中，形成半導體通道包括用通道形成結構填充通道孔，通道形成結構從階梯結構的頂表面延伸到基底。
在一些實施例中，用通道形成結構填充通道孔包括以下步驟。首先，在通道孔的側壁上方形成阻障層。可以在阻障層上方形成儲存層。可以在儲存層上方形成穿隧層。然後可以在穿隧層上方形成半導體層。此外，可以在半導體層上方形成介電質芯以填充通道孔。
在一些實施例中，形成阻障層包括沉積第一阻障層和第二阻障層中的至少一個。第一阻障層可以包括氧化鋁（AlO）、氧化鉿（HfO2 ）、氧化鑭（LaO2 ）、氧化釔（Y2 O3 ）、氧化鉭（Ta2 O5 ）、其矽酸鹽、其氮摻雜化合物以及其合金中的一種或多種。第二阻障層可以包括氧化矽、氮氧化矽和氮化矽中的一種或多種。在一些實施例中，形成儲存層可以包括沉積電荷捕獲材料，所述電荷捕獲材料包括鎢、鉬、鉭、鈦、鉑、釕、其合金、其納米顆粒、其矽化物、多晶矽、非晶矽、SiN和SiON中的至少一種。在一些實施例中，形成穿隧層包括沉積SiO、SiN、SiON、介電質金屬氧化物、介電質金屬氮氧化物、介電質金屬矽酸鹽及其合金中的至少一種。在一些實施例中，形成半導體層包括沉積單元素半導體材料、III-V族化合物半導體材料、II-VI族化合物半導體材料和/或有機半導體材料。在一些實施例中，形成介電質芯包括沉積SiO。
在一些實施例中，該方法還包括在基底上方交替地沉積複數個第一材料層和複數個第二材料層，以在基底上方形成疊層結構，以及沿垂直於基底的頂表面的方向重複蝕刻複數個第一材料層和複數個第二材料層以分別形成複數個第一層和複數個第二層。
在一些實施例中，交替地沉積複數個第一材料層和複數個第二材料層包括交替地沉積複數個絕緣材料層和複數個犧牲材料層。複數個絕緣材料層可以包括與複數個犧牲材料層不同的材料。
在一些實施例中，沉積複數個絕緣材料層包括沉積複數個SiO層，並且沉積複數個犧牲材料層包括沉積複數個SiN層。
在一些實施例中，形成複數個閘電極包括去除複數個第二層以形成複數個閘極形成隧道，在複數個閘極形成隧道中的每個閘極形成隧道的側壁上方形成絕緣間隔體層，以及在絕緣間隔體層上方形成導體層，以填充複數個閘極形成隧道，從而形成複數個閘電極。
在一些實施例中，形成絕緣間隔體層包括沉積高k介電質材料層，高k介電質材料層包括AlO、HfO2 和Ta2 O5 中的一種或多種，​​並且形成導體層包括沉積鎢、鈷、銅、鋁、多晶矽、摻雜矽、矽化物及其組合中的一種或多種的層。
在一些實施例中，交替地沉積複數個第一材料層和複數個第二材料層包括交替地沉積複數個第一犧牲材料層和複數個第二犧牲材料層。複數個第一犧牲材料層可以包括與複數個第二犧牲材料層不同的材料。
在一些實施例中，沉積複數個第一犧牲材料層包括沉積複數個一種或多種以下層，所述以下層為多晶矽層和碳層，並且沉積複數個第二犧牲材料層包括沉積複數個SiN層。
在一些實施例中，該方法還包括在階梯結構中形成與半導體通道鄰近的第一初始閘縫隙。
在一些實施例中，形成第一初始閘縫隙包括在階梯結構上方形成另一圖案化光阻層以暴露對應於第一初始閘縫隙的位置的另一開口，並去除階梯結構的由另一開口暴露的另一部分以暴露基底。
在一些實施例中，該方法還包括去除複數個第二層以形成另一複數個閘極形成隧道，在另一複數個閘極形成隧道中的每個閘極形成隧道的側壁上方形成另一絕緣間隔體層，並在另一絕緣間隔體層上方形成另一導體層以填充另一複數個閘極形成隧道，從而形成複數個閘電極。
在一些實施例中，去除複數個第二層包括執行濕式蝕刻製程。
在一些實施例中，形成另一絕緣間隔體層包括沉積具有AlO、HfO2 和Ta2 O5 中的一種或多種的另一高k介電質材料層，並且形成另一導體層包括沉積具有以下中的一種或多種的另一層：W、Co、Cu、Al、多晶矽、摻雜矽、矽化物及其組合。
在一些實施例中，該方法還包括去除在複數個第一層、複數個閘電極和基底上方的另一個絕緣間隔體層和另一導體層的過量材料，以形成暴露基底的第二初始閘縫隙。
在一些實施例中，該方法還包括去除複數個第一層、以及阻障層的一部分以暴露儲存層並形成另一閘縫隙。
在一些實施例中，去除阻障層的一部分以暴露儲存層包括執行相對於儲存層選擇性地蝕刻阻障層的蝕刻製程。
在一些實施例中，該方法還包括去除複數個第一層、阻障層的一部分以暴露儲存層，去除儲存層的一部分以斷開儲存層並暴露穿隧層，並形成第三閘縫隙。
在一些實施例中，去除儲存層的部分包括等向性蝕刻製程。
在一些實施例中，該方法還包括：形成密封結構，該密封結構使複數個閘電極彼此隔離；以及在密封結構中形成初始源極溝槽。
在一些實施例中，形成密封結構包括：形成初始密封結構，該初始密封結構覆蓋暴露的阻障層、暴露的儲存層、暴露的穿隧層、複數個閘電極；以及在相鄰閘電極之間形成空隙。在一些實施例中，形成密封結構還包括圖案化初始密封結構以形成暴露基底的源極溝槽，從而形成密封結構。
在一些實施例中，形成初始密封結構包括執行快速加熱化學氣相沉積製程，並且初始密封結構包括氧化矽。
在一些實施例中，該方法還包括：在源極溝槽中執行離子注入製程以在基底中形成摻雜區域，以及用導體材料填充源極溝槽。
在一些實施例中，導體材料包括鎢、摻雜的多晶矽、銅、鋁、鈷、摻雜的矽、以及矽化物中的一種或多種。
在一些實施例中，一種用於形成3D儲存裝置的方法包括以下步驟。首先，可以形成交替地佈置在基底上方的複數個第一層和複數個第二層的階梯結構。可以在該階梯結構中形成半導體通道，半導體通道從階梯結構的頂表面延伸到基底。然後可以用複數個閘電極替換複數個第二層，並且可以去除複數個第一層。可以形成密封結構以使複數個閘電極彼此隔離。此外，可以在密封結構中形成源極結構，源極結構從階梯結構的頂表面延伸到基底。
在一些實施例中，形成密封結構包括沉積覆蓋複數個閘電極並在相鄰閘電極之間形成空隙的介電質材料。
在一些實施例中，沉積介電質材料包括執行快速加熱化學氣相沉積製程，並且密封結構包括氧化矽。
在一些實施例中，形成階梯結構包括在基底上方交替地沉積複數個第一材料層和複數個第二材料層以在基底上方形成疊層結構，以及沿垂直於基底的頂表面的方向重複地蝕刻複數個第一材料層和複數個第二材料層以分別形成複數個第一層和複數個第二層。
在一些實施例中，在階梯結構中形成半導體通道包括圖案化階梯結構以形成從階梯結構的頂表面延伸到基底的通道孔，以及用阻障層、阻障層上方的儲存層、儲存層上方的穿隧層、儲存層上方的半導體層和介電質芯填充通道孔。
在一些實施例中，用複數個閘電極替換複數個第二層包括以下步驟。首先，可以去除複數個第二層以形成複數個閘極形成隧道。可以在複數個閘極形成隧道的側壁上方形成絕緣間隔體層。可以在絕緣間隔體層上方沉積導體層以填充複數個閘極形成隧道。
在一些實施例中，在密封結構中形成源極結構包括在密封結構中形成源極溝槽。源極溝槽可以從階梯結構的頂表面延伸到基底。在密封結構中形成源極結構還可以包括執行離子注入製程以在源極溝槽的底部處的基底中形成摻雜區域，以及沉積導體層以填充源極溝槽。
在一些實施例中，一種3D儲存裝置包括透過基底上方的密封結構隔離的複數個閘電極的階梯結構。密封結構可以包括沿著垂直於基底的頂表面的方向設置在相鄰的閘電極之間的空隙。3D儲存裝置還可以包括從階梯結構的頂表面延伸到基底的半導體通道。半導體通道可以包括儲存層，該儲存層具有沿不同方向延伸的至少兩個部分。3D儲存裝置還可以包括源極結構，該源極結構從階梯結構的頂表面延伸到基底，並且沿著與基底的頂表面平行的方向在相鄰的閘電極之間延伸。
在一些實施例中，密封結構覆蓋複數個閘電極並包括氧化矽。
在一些實施例中，儲存層至少沿垂直於基底的頂表面的方向和平行於基底的頂表面的方向延伸。
在一些實施例中，儲存層包括斷開部分，每個斷開部分包括垂直部分和至少一個水平部分並且部分地圍繞相應的閘電極。
以上對具體實施例的描述將揭示本公開內容的一般性質，以使得其他人可以透過應用本領域技術內的知識容易地修改和/或改變這些具體實施例的各種應用，無需過度實驗，且不脫離本公開內容的總體構思。因此，基於本文給出的教導和指導，這樣的改變和修改旨在處於所公開的實施例的等同變換的含義和範圍內。應該理解的是，本文中的措辭或術語是出於描述的目的而非限制的目的，使得本說明書的術語或措辭將由本領域技術人員根據教導和指導來解釋。
上面已經借助於功能構件塊描述了本公開內容的實施例，該功能構件塊示出了特定功能及其關係的實施方式。為了描述的方便，本文已經任意定義了這些功能構件塊的邊界。只要適當地執行了特定功能及其關係，就可以定義可替換的邊界。
發明內容和摘要部分可以闡述由（一個或複數個）發明人設想的本公開內容的一個或複數個但不是全部的示例性實施例，並且因此不旨在以任何方式限制本公開內容和所附權利要求書。
本公開內容的廣度和範圍不應受任何上述示例性實施例的限制，而應僅根據下面的權利要求及其等同變換來限定。
100:3D儲存裝置 101、232、342、442:閘電極 102、221、321、351:阻障層 103、222、322:儲存層 104、223、323、423:穿隧層 105:p-通道 106、22、32、42:半導體通道 200、300、400、210、220、230、310、320、330、340、350、360、370、410、420:結構 201、301、401:基底 202、302、402:階梯結構 2021:絕緣層 2022:犧牲層 203、303:初始通道孔 2121:凹陷絕緣層 213、313:通道孔 2221:垂直部分 2222:非垂直部分 224、324、424:半導體層 225、325、425:介電質芯 2322、3422、4422:導體層 2323、3423、4423:絕緣間隔體層 3021:第一犧牲層 3022:第二犧牲層 3121:凹陷第一犧牲層 336:第一初始閘縫隙 346:第二初始閘縫隙 356、456:閘縫隙 363、463:空隙 364、464:初始密封結構 366、466:初始源極溝槽 374、474:密封結構 376、476:源極結構 376-1、476-1:導體部分 376-2、476-2:摻雜半導體部分 422:斷開的儲存層 451:斷開的阻障層 500、510、520:製程 5001~5004、5101~5108、5201~5209:步驟
併入本文並形成說明書的一部分的附圖示出了本公開內容的實施例，並且圖式與說明書一起進一步用於解釋本公開內容的原理並且使得相關領域技術人員能夠作出和使用本公開內容。 第1圖繪示出了3D儲存裝置的一部分的剖面圖。 第2A-2D圖繪示出了根據本公開內容的一些實施例的在示例性製造製程的各個階段的3D儲存裝置的結構。 第3A-3H圖繪示出了根據本公開內容的一些實施例的在另一示例性製造製程的各個階段的3D儲存裝置的結構。 第4A-4C圖繪示出了根據本公開內容的一些實施例的在另一示例性製造製程的各個階段的3D儲存裝置的結構。 第5A-5C圖各自繪示出了根據本公開內容的一些實施例的用於形成3D儲存裝置的示例性方法的流程圖。 將參考圖式來描述本公開內容的實施例。
22:半導體通道
201:基底
202:階梯結構
221:阻障層
222:儲存層
223:穿隧層
224:半導體層
225:介電質芯
230:結構
232:閘電極
2121:凹陷絕緣層
2322:導體層
2323:絕緣間隔體層

Claims (20)

  1. 一種用於形成三維（3D）儲存裝置的方法，包括： 在交替地佈置在基底上方的複數個第一層和複數個第二層的結構中形成初始通道孔； 在所述初始通道孔的側壁上的所述複數個第一層中的每個第一層的側表面和所述初始通道孔的側壁上的所述複數個第二層中的每個第二層的側表面之間形成偏移，以形成通道孔； 基於所述通道孔形成半導體通道；以及 基於所述複數個第二層形成複數個閘電極。
  2. 根據請求項1所述的方法，其中，在所述結構中形成所述初始通道孔包括： 在所述結構上方形成圖案化的光阻層，以暴露對應於所述初始通道孔的位置的開口；以及 去除所述結構的由所述開口暴露的一部分以暴露所述基底。
  3. 根據請求項2所述的方法，其中，形成所述偏移包括去除所述初始通道孔的所述側壁上的所述複數個第一層中的每個第一層的所述側表面的一部分。
  4. 根據請求項3所述的方法，其中，去除所述複數個第一層中的每個第一層的所述側表面的所述部分包括執行凹陷蝕刻製程，所述凹陷蝕刻製程相對於所述複數個第二層選擇性地蝕刻所述複數個第一層。
  5. 根據請求項4所述的方法，還包括： 在所述基底上方交替地沉積複數個第一材料層和複數個第二材料層，以在所述基底上方形成疊層結構；以及 沿垂直於所述基底的頂表面的方向重複蝕刻所述複數個第一材料層和所述複數個第二材料層以分別形成所述複數個第一層和所述複數個第二層。
  6. 根據請求項5所述的方法，其中，交替地沉積所述複數個第一材料層和所述複數個第二材料層包括交替地沉積複數個絕緣材料層和複數個犧牲材料層，所述複數個絕緣材料層包括與所述複數個犧牲材料層不同的材料。
  7. 根據請求項6所述的方法，其中，交替地沉積所述複數個第一材料層和所述複數個第二材料層包括交替地沉積複數個第一犧牲材料層和複數個第二犧牲材料層，所述複數個第一犧牲材料層包括與所述複數個第二犧牲材料層不同的材料。
  8. 根據請求項7所述的方法，其中，沉積所述複數個第一犧牲材料層包括沉積複數個一種或多種以下層，所述以下層為多晶矽層和碳層，並且沉積所述複數個第二犧牲材料層包括沉積複數個氮化矽(SiN)層。
  9. 根據請求項8所述的方法，還包括： 在所述結構上方形成另一圖案化光阻層以暴露對應於所述第一初始閘縫隙的位置的另一開口；以及 去除所述結構的由所述另一開口暴露的另一部分以暴露所述基底。
  10. 根據請求項9所述的方法，還包括： 去除所述複數個第二層以形成另一複數個閘極形成隧道； 在所述另一複數個閘極形成隧道中的每個閘極形成隧道的側壁上方形成另一絕緣間隔體層；以及 在所述另一絕緣間隔體層上方形成另一導體層以填充所述另一複數個閘極形成隧道，從而形成所述複數個閘電極。
  11. 根據請求項10所述的方法，還包括去除在所述複數個第一層、所述複數個閘電極和所述基底上方的所述另一個絕緣間隔體層和所述另一導體層的過量材料，以形成暴露所述基底的第二初始閘縫隙。
  12. 根據請求項11所述的方法，還包括去除所述複數個第一層、以及所述阻障層的一部分以暴露所述儲存層並形成另一閘縫隙。
  13. 根據請求項12所述的方法，還包括去除所述複數個第一層、所述阻障層的一部分以暴露所述儲存層，去除所述儲存層的一部分以斷開所述儲存層並暴露所述穿隧層，並形成第三閘縫隙。
  14. 根據請求項13所述的方法，其中，還包括形成密封結構並在所述密封結構中形成初始源極溝槽，所述密封結構使所述複數個閘電極彼此隔離，並且形成所述密封結構包括： 形成初始密封結構，所述初始密封結構覆蓋暴露的阻障層、暴露的儲存層、暴露的穿隧層、所述複數個閘電極，並在相鄰閘電極之間形成空隙；以及 圖案化所述初始密封結構以形成暴露所述基底的源極溝槽，從而形成所述密封結構。
  15. 根據請求項14所述的方法，其中，形成所述初始密封結構包括執行快速加熱化學氣相沉積製程，並且所述初始密封結構包括氧化矽。
  16. 一種用於形成三維（3D）儲存裝置的方法，包括： 形成交替地佈置在基底上方的複數個第一層和複數個第二層的結構； 在所述結構中形成半導體通道，所述半導體通道從所述結構的頂表面延伸到所述基底； 用複數個閘電極替換所述複數個第二層； 去除所述複數個第一層； 形成密封結構以使所述複數個閘電極彼此隔離；以及 在所述密封結構中形成源極結構，所述源極結構從所述結構的頂表面延伸到所述基底。
  17. 根據請求項16所述的方法，其中，形成所述密封結構包括沉積介電質材料，所述介電質材料覆蓋所述複數個閘電極並在相鄰閘電極之間形成空隙。
  18. 根據請求項17所述的方法，其中，沉積所述介電質材料包括執行快速加熱化學氣相沉積製程，並且所述密封結構包括氧化矽。
  19. 一種三維（3D）儲存裝置，包括： 透過基底上方的密封結構隔離的複數個閘電極的結構，其中，所述密封結構包括沿著垂直於所述基底的頂表面的方向設置在相鄰的閘電極之間的空隙； 從所述結構的頂表面延伸到所述基底的半導體通道，其中，所述半導體通道包括儲存層，所述儲存層包括沿不同方向延伸的至少兩個部分；以及 源極結構，所述源極結構從所述結構的頂表面延伸到所述基底，並且沿著與所述基底的頂表面平行的方向在相鄰的閘電極之間延伸。
  20. 根據請求項19所述的3D儲存裝置，其中，所述儲存層至少沿垂直於所述基底的頂表面的方向和平行於所述基底的頂表面的方向延伸，並且所述儲存層包括斷開部分，每個所述斷開部分包括垂直部分和至少一個水平部分並且部分地圍繞相應的閘電極。
TW108101303A 2018-11-22 2019-01-14 三維儲存裝置及其製造方法 TWI693702B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2018/116935 2018-11-22
PCT/CN2018/116935 WO2020103081A1 (en) 2018-11-22 2018-11-22 Three-dimensional memory devices and fabrication methods thereof

Publications (2)

Publication Number Publication Date
TWI693702B TWI693702B (zh) 2020-05-11
TW202021097A true TW202021097A (zh) 2020-06-01

Family

ID=66060097

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108101303A TWI693702B (zh) 2018-11-22 2019-01-14 三維儲存裝置及其製造方法

Country Status (7)

Country Link
US (2) US10892276B2 (zh)
EP (1) EP3844813B1 (zh)
JP (1) JP7462614B2 (zh)
KR (1) KR102611730B1 (zh)
CN (2) CN109643716B (zh)
TW (1) TWI693702B (zh)
WO (1) WO2020103081A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112136B (zh) * 2019-05-20 2021-12-17 长江存储科技有限责任公司 半导体结构及其形成方法
US11201167B2 (en) * 2019-12-05 2021-12-14 Micron Technology, Inc. Semiconductor pillars having triangular-shaped lateral peripheries, and integrated assemblies
WO2021163831A1 (en) * 2020-02-17 2021-08-26 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabrication methods thereof
KR20220006384A (ko) * 2020-07-08 2022-01-17 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
CN112883617B (zh) * 2021-03-04 2022-09-13 西南交通大学 隧道衬砌监测范围计算方法、装置、设备及可读存储介质

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174377B1 (en) 1997-03-03 2001-01-16 Genus, Inc. Processing chamber for atomic layer deposition processes
US8803214B2 (en) * 2010-06-28 2014-08-12 Micron Technology, Inc. Three dimensional memory and methods of forming the same
KR20120007838A (ko) * 2010-07-15 2012-01-25 삼성전자주식회사 수직형 비휘발성 메모리 소자 및 그 제조방법
US8658499B2 (en) 2012-07-09 2014-02-25 Sandisk Technologies Inc. Three dimensional NAND device and method of charge trap layer separation and floating gate formation in the NAND device
KR101989514B1 (ko) * 2012-07-11 2019-06-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9076879B2 (en) * 2012-09-11 2015-07-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
JP6095951B2 (ja) * 2012-11-09 2017-03-15 エスケーハイニックス株式会社ＳＫ ｈｙｎｉｘ Ｉｎｃ． 半導体装置及びその製造方法
US9252151B2 (en) * 2013-07-08 2016-02-02 Sandisk Technologies Inc. Three dimensional NAND device with birds beak containing floating gates and method of making thereof
US9524976B2 (en) * 2013-09-15 2016-12-20 Sandisk Technologies Llc Method of integrating select gate source and memory hole for three-dimensional non-volatile memory device
US9023719B2 (en) * 2013-09-17 2015-05-05 Sandisk Technologies Inc. High aspect ratio memory hole channel contact formation
US9576975B2 (en) 2014-08-26 2017-02-21 Sandisk Technologies Llc Monolithic three-dimensional NAND strings and methods of fabrication thereof
US9362298B2 (en) * 2014-09-11 2016-06-07 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and manufacturing method thereof
US9230984B1 (en) * 2014-09-30 2016-01-05 Sandisk Technologies Inc Three dimensional memory device having comb-shaped source electrode and methods of making thereof
US9484357B2 (en) * 2014-12-16 2016-11-01 Sandisk Technologies Llc Selective blocking dielectric formation in a three-dimensional memory structure
US20160293625A1 (en) * 2015-03-31 2016-10-06 Joo-Heon Kang Three Dimensional Semiconductor Memory Devices and Methods of Fabricating the Same
US9419012B1 (en) 2015-06-19 2016-08-16 Sandisk Technologies Llc Three-dimensional memory structure employing air gap isolation
US9627399B2 (en) * 2015-07-24 2017-04-18 Sandisk Technologies Llc Three-dimensional memory device with metal and silicide control gates
KR102413766B1 (ko) 2015-09-08 2022-06-27 삼성전자주식회사 비휘발성 메모리 장치 및 그의 제조 방법
CN105679761B (zh) * 2016-01-26 2019-04-19 中国科学院微电子研究所 三维半导体器件及其制造方法
US9728551B1 (en) * 2016-02-04 2017-08-08 Sandisk Technologies Llc Multi-tier replacement memory stack structure integration scheme
US10115732B2 (en) * 2016-02-22 2018-10-30 Sandisk Technologies Llc Three dimensional memory device containing discrete silicon nitride charge storage regions
KR20180012640A (ko) * 2016-07-27 2018-02-06 삼성전자주식회사 수직형 메모리 소자 및 이의 제조방법
JP2018049935A (ja) * 2016-09-21 2018-03-29 東芝メモリ株式会社 半導体装置およびその製造方法
US10403637B2 (en) 2017-01-20 2019-09-03 Macronix International Co., Ltd. Discrete charge trapping elements for 3D NAND architecture
US10431591B2 (en) 2017-02-01 2019-10-01 Micron Technology, Inc. NAND memory arrays
IT201700019392A1 (it) * 2017-02-21 2018-08-21 Sabrina Barbato Dispositivo di memoria 3d
US10256252B1 (en) * 2017-12-13 2019-04-09 Sandisk Technologies Llc Three-dimensional memory device containing structurally reinforced pedestal channel portions and methods of making the same
JP2019161042A (ja) * 2018-03-14 2019-09-19 東芝メモリ株式会社 半導体装置
CN108511454B (zh) * 2018-03-30 2020-07-31 长江存储科技有限责任公司 一种3d nand存储器及其制备方法
CN108831889A (zh) * 2018-09-19 2018-11-16 长江存储科技有限责任公司 三维存储器

Also Published As

Publication number Publication date
TWI693702B (zh) 2020-05-11
CN109643716A (zh) 2019-04-16
CN111180460A (zh) 2020-05-19
US20200168625A1 (en) 2020-05-28
US10892276B2 (en) 2021-01-12
WO2020103081A1 (en) 2020-05-28
JP7462614B2 (ja) 2024-04-05
CN111180460B (zh) 2021-02-19
EP3844813A1 (en) 2021-07-07
EP3844813B1 (en) 2024-03-27
JP2022501804A (ja) 2022-01-06
KR102611730B1 (ko) 2023-12-07
KR20210022104A (ko) 2021-03-02
CN109643716B (zh) 2019-12-31
EP3844813A4 (en) 2022-04-27
US20210104541A1 (en) 2021-04-08
US11302715B2 (en) 2022-04-12

Similar Documents

Publication Publication Date Title
TWI697106B (zh) 三維記憶體裝置及其製造方法
TWI683424B (zh) 具有沉積的半導體插塞的立體記憶體元件及其形成方法
TWI693702B (zh) 三維儲存裝置及其製造方法
CN111788687B (zh) 用于形成三维存储器件的方法
TWI681540B (zh) 立體記憶體件及其製造方法
CN111801802B (zh) 三维存储器件
US20210296361A1 (en) Three-dimensional memory devices and fabrication methods thereof
TWI773082B (zh) 具有在三維記憶體元件中的突出部分的通道結構和用於形成其的方法
TWI756745B (zh) 用於形成三維（3d）記憶體裝置的方法
TW202221908A (zh) 用於形成立體（３ｄ）記憶體元件的方法
TW202145528A (zh) 3d記憶體裝置