TWI722668B - 半導體結構 - Google Patents
半導體結構 Download PDFInfo
- Publication number
- TWI722668B TWI722668B TW108141985A TW108141985A TWI722668B TW I722668 B TWI722668 B TW I722668B TW 108141985 A TW108141985 A TW 108141985A TW 108141985 A TW108141985 A TW 108141985A TW I722668 B TWI722668 B TW I722668B
- Authority
- TW
- Taiwan
- Prior art keywords
- doped region
- substrate
- disposed
- fuse
- recess
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 95
- 238000002955 isolation Methods 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 17
- 239000003989 dielectric material Substances 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 28
- 239000002184 metal Substances 0.000 description 28
- 238000000034 method Methods 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 125000006850 spacer group Chemical group 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
- H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本揭露提供一種半導體結構，包括一基底、一控制閘極結構、一熔絲閘極結構，以及一埋置位元線；該基底具有一第一表面、一第一摻雜區、一第二摻雜區，以及一凹處，該第一摻雜區設置在該第一表面下方，該第二摻雜區設置在該第一表面下方，該凹處凹入該基底並設置在該第一摻雜區與該第二摻雜區之間；該控制閘極結構設置在該第一摻雜區上方並電性連接一控制位元線；該熔絲閘極結構設置在該第二摻雜區上方並電性連接一熔絲位元線；該埋置字元線設置在該控制閘極結構與該熔絲閘極結構之間；其中該埋置字元線設置在該基底的該凹處內。
Description
本申請案主張2018/12/27申請之美國臨時申請案第62/785,359號及2019/10/29申請之美國正式申請案第16/667,104號的優先權及益處，該美國臨時申請案及該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露係關於一種半導體結構。特別是有關於一種熔絲陣列結構，其具有配置在一基底中的一埋置字元線。
對於許多現代應用，半導體裝置是不可或缺的。在半導體裝置之中，如動態隨機存取記憶體(dynamic random access memory，DRAM)裝置的記憶體裝置，係已被認為是一個重要角色。該記憶體裝置具有許多記憶體胞(memory cells)，係縱橫地行列設置在基底(substrate)上，其中每一記憶體胞的形成係可由一電容器所儲存，並可由一位元線(bit line)而可存取，而所述的位元線係在基底上的一表面延伸。
隨著電子科技的進步，一熔絲陣列結構的容量係持續地增加。換言之，係提升設置在基底上之熔絲陣列結構的一密度。據此，難以維持於該熔絲陣列結構中的該等電子零件之間的隔離或絕緣。
因此，係有需要持續地改善半導體元件之結構上的架構。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體結構。該半導體結構包括一基底，具有一第一表面、一第一摻雜區、一第二摻雜區以及一凹處，該第一摻雜區設置在該第一表面下方，該第二摻雜區設置在該第一表面下方，該凹處凹入該基底並位在該第一摻雜區與該第二摻雜區之間；一控制閘極結構，設置在該第一摻雜區上方並電性連接一控制位元線；一熔絲閘極結構，設置在該第二摻雜區上方並電性連接一熔絲位元線；以及一埋置字元線，設置在該控制閘極結構與該熔絲閘極結構之間；其中該埋置字元線設置在該基底的該凹處內。
依據本揭露之一些實施例，該埋置字元線設置在該基底的該第一表面下方，並遠離該基底的該第一表面設置。
依據本揭露之一些實施例，該埋置字元線設置在該第一摻雜區與該第二摻雜區下方，並遠離該第一摻雜區與該第二摻雜區設置。
依據本揭露之一些實施例，該凹處從該基底的該第一表面朝向該基底的一第二表面延伸，該第二表面相對該第一表面設置。
依據本揭露之一些實施例，該熔絲閘極結構具有一熔絲介電質，設置在該第二摻雜區上。
依據本揭露之一些實施例，當該埋置字元線與該熔絲位元線之間的一電壓偏壓大致地大於5V時，該熔絲介電質可斷裂。
依據本揭露之一些實施例，該埋置字元線設置在該熔絲介
電質下方，並遠離該熔絲介電質設置。
依據本揭露之一些實施例，該熔絲介電質包含氧化物或金屬氧化物。
依據本揭露之一些實施例，該第一摻雜區與該第二摻雜區為一相同導電類型。
依據本揭露之一些實施例，該埋置字元線具有一導體以及一隔離層，該隔離層設置在該凹處內並位在該基底與該導體之間。
依據本揭露之一些實施例，該隔離層與該凹處的一側壁共形設置。
依據本揭露之一些實施例，該隔離層具有一第一部以及一第二部，該第一部設置在該導體與該基底之間，該第二部位在該導體下方，其中該第一部的一厚度大致地大於該第二部的一厚度。
依據本揭露之一些實施例，該隔離層具有一高介電常數的介電材料。
依據本揭露之一些實施例，該控制位元線與該熔絲位元線大致地正交於該埋置字元線。
依據本揭露之一些實施例，該控制位元線與該熔絲位元線大致地相互平行。
本揭露之另一實施例提供一種半導體裝置。該半導體裝置包括一基底，具有一第一表面、一第一摻雜區、一第二摻雜區、一第一凹處以及一第二凹處，該第一摻雜區設置在該第一表面下方，該第二摻雜區設置在該第一表面下方，該第一凹處凹入該基底並設置在該第一摻雜區與該第二摻雜區之間，該第二凹處凹入該基底並鄰近該第二摻雜區設置；一
第一閘極結構，設置在該第一摻雜區上方並電性連接一第一位元線；一第二閘極結構，設置在該基底的該第一表面上方並電性連接一第二位元線；以及一埋置字元線，設置在該第一凹處內並設置在該第一閘極結構與該第二閘極結構之間；其中該第二閘極結構至少部分地設置在該基底的該第二凹處內。
依據本揭露之一些實施例，該第二凹處的一深度大致地小於該第一凹處的一深度。
依據本揭露之一些實施例，該第二閘極結構具有一閘極介電質，設置在該基底的該第二凹處內。
依據本揭露之一些實施例，該閘極介電質依據該埋置字元線與該第二位元線之間的一電壓偏壓而可斷裂。
依據本揭露之一些實施例，該埋置字元線與該第二位元線之間的該電壓偏壓大致地大於2V。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
100:第一半導體結構
101:基底
101a:第一表面
101b:第二表面
101c:主動區
101d:第一摻雜區
101e:第二摻雜區
101f:凹處
102:控制位元線
103:熔絲位元線
104:埋置字元線
104a:導體
104b:隔離層
104b-1:第一部
104b-2:第二部
105:控制閘極結構
105a:遮罩層
105b:金屬層
105c:多晶矽層
106:熔絲閘極結構
106a:熔絲介電質
106b:遮罩層
106c:金屬層
106d:多晶矽層
200:第二半導體結構
201:基底
201a:第一表面
201b:第二表面
201d:第一摻雜區
201e:第二摻雜區
201f:第一凹處
201g:第二凹處
202:控制位元線
203:熔絲位元線
204:埋置字元線
205:控制閘極結構
210:熔絲閘極結構
210a:遮罩層
210b:金屬層
210c:間隙子
300:第三半導體結構
301:基底
301a:第一表面
301b:第二表面
301d:第一摻雜區
301e:第二摻雜區
301f:第一凹處
301g:第二凹處
302:控制位元線
304:埋置字元線
311:閘極結構
311a:遮罩層
311b:金屬層
311c:多晶矽層
312:接地位元線
313:熔絲閘極結構
313a:遮罩層
313b:金屬層
313c:間隙子
313d:熔絲介電質
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解
本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。
圖1為依據本揭露一些實施例的一第一半導體結構之頂視示意圖。
圖2為依據本揭露一些實施例的該半導體結構沿圖1之剖線A-A'之剖視示意圖。
圖3為依據本揭露一些實施例的一第二半導體結構之頂視示意圖。
圖4為依據本揭露一些實施例的該半導體結構沿圖3之剖線B-B'之剖視示意圖。
圖5為依據本揭露一些實施例的一第三半導體結構之頂視示意圖。
圖6為依據本揭露一些實施例的該半導體結構沿圖5之剖線C-C'之剖視示意圖。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。
「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。
如文中所使用的，術語「反熔絲(anti-fuse)」代表為一常態開路的一半導體元件。當施加一程式化電壓時，反熔絲可為被熔斷(blown)，以變成一短路。在本揭露的一些實施例中，該反熔絲結構包括一閘極氧化物(gate oxide，GOX)反熔絲結構。
為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了詳細說明之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於詳細說明的內容，而是由申請專利範圍定義。
在一熔絲陣列結構中，在一對導體之間使用如一非常薄的氧化物阻障層之一反熔絲介電質。藉由反熔絲介電質的一介電質崩潰以執行在該等導體之間穿過該反熔絲介電質的一導電通道的形成。藉由施加一高電壓脈衝以穿過該反熔絲介電質，可使該反熔絲介電質崩潰。
隨著科技的進步，提升該熔絲陣列結構的功能性與容量。然而，該熔絲陣列結構的一全面尺寸持續變得越來越小。因此，在反熔絲介電質與字元線或位元線之間的一隔離距離，不可能足夠用於該介電質崩潰的一高電壓脈衝。結果，會對該熔絲陣列結構的可靠度造成不利的影響。
在本揭露中，提供一種半導體結構。該半導體結構包括一基底，具有一第一表面、一第一摻雜區、一第二摻雜區以及一凹處，該第一摻雜區設置在該第一表面下方，該第二摻雜區設置在該第一表面下方，該凹處凹入該基底並位在該第一摻雜區與該第二摻雜區之間；一控制閘極結構，設置在該第一摻雜區上方並電性連接一控制位元線；一熔絲閘極結構，設置在該第二摻雜區上方並電性連接一熔絲位元線；以及一埋置字元線，設置在該控制閘極結構與該熔絲閘極結構之間；其中該埋置字元線設置在該基底的該凹處內。由於該埋置字元線埋置在該基底中，因此可最大
化該埋置字元線與該熔絲閘極結構之間的一距離。因此，改善該埋置字元線與該熔絲閘極結構之間的電性隔離。
圖1為依據本揭露一些實施例的一第一半導體結構100之頂視示意圖。圖2為依據本揭露一些實施例的該半導體結構100沿圖1之剖線A-A'之剖視示意圖。
在一些實施例中，該半導體結構100鄰近一記憶體元件形成，該記憶體元件例如一動態隨機存取記憶體(dynamic random access memory，DRAM)元件或其類似物。在一些實施例中，該第一半導體結構100為一熔絲陣列結構或該熔絲陣列結構的一部分。
在一些實施例中，該第一半導體結構100包括在一基底101上方延伸的許多導電線(conductive lines)。在一些實施例中，該等導電線縱橫交錯地排列。在一些實施例中，該等導電線具有許多位元線(102，103)以及許多字元線104。在一些實施例中，該等位元線(102，103)大致地正交於該等字元線104。在一些實施例中，該等位元線(102，103)相互電性隔離。在一些實施例中，該等字元線104相互電性隔離。
在一些實施例中，該等位元線具有一控制位元線102以及一熔絲位元線103。在一些實施例中，當該閘極藉由該字元線而開啟時，資訊或資料經由位元線而儲存到記憶體中。在一些實施例中，控制位元線102與熔絲位元線103大致地相互平行。
在一些實施例中，第一半導體結構100具有該基底101。在一些實施例中，基底101為一半導體基底。在一些實施例中，基底101包含半導體材料，例如矽、鍺(germanium)、鎵(gallium)、砷(arsenic)或其組合。在一些實施例中，基底101為一矽基底。在一些實施例中，基底
101包含的材料，例如陶瓷、玻璃或其類似物。在一些實施例中，基底101為一絕緣體上覆矽(silicon on insulator，SOI)基底，其中一絕緣層(insulation layer)設置在一矽基底上。在一些實施例中，在基底101上製造有一預定的功能電路。
在一些實施例中，基底101具有一第一表面101a以及一第二表面101b，第二表面101b相對第一表面101a設置。在一些實施例中，一主動區101c(如圖1所示)設置在基底101上或設置在基底101中。在一些實施例中，主動區101c設置在基底101的第一表面101a上方，或設置在最接近基底101的第一表面101a處。在一些實施例中，主動區101c對角地設置在基底101的第一表面101a上方。
在一些實施例中，主動區101c具有許多摻雜區(101d，101e)(如圖2所示)。在一些實施例中，每一摻雜區(101d，101e)包含相同類型的摻雜物(dopants)。在一些實施例中，每一摻雜區(101d，101e)具有一類型的摻雜物，其不同於包含在另一摻雜區(101d，101e)之類型的摻雜物。在一些實施例中，該等摻雜區(101d，101e)具有一第一摻雜區101d以及一第二摻雜區101e。在一些實施例中，第一摻雜區101d與第二摻雜區101e設置在基底101之第一表面101a的上方或下方。在一些實施例中，第一摻雜區101d與第二摻雜區101e包含相同類型的摻雜物。在一些實施例中，第一摻雜區101d與第二摻雜區101e包含N型的摻雜物。在一些實施例中，第一摻雜區101d與第二摻雜區101e為相同導電類型。
在一些實施例中，基底101具有一凹處(recess)101f，凹入到基底101中並設置在第一摻雜區101d與第二摻雜區101e之間。在一些實施例中，凹處101f從第一表面101a朝向基底101的第二表面101b而凹入基
底101中。在一些實施例中，凹處101f設置在基底101的主動區101c下方。在一些實施例中，凹處101f設置在第一摻雜區101d與第二摻雜區101e下方。
在一些實施例中，第一半導體結構100包括一控制閘極結構105，設置在第一摻雜區101d上方並電性連接控制位元線102。在一些實施例中，控制閘極結構105具有一遮罩層105a、一金屬層105b以及一多晶矽層105c。在一些實施例中，金屬層105b設置在多晶矽層105c上方，且遮罩層105a設置在金屬層105b上方。在一些實施例中，遮罩層105a包含氮化矽、氮化物或其類似物。在一些實施例中，金屬層105b包含鎢、鈦(titanium)元素或其類似物。
在一些實施例中，第一半導體結構100包括一熔絲閘極結構106，設置在第二摻雜區101e上方並電性連接熔絲位元線103。在一些實施例中，熔絲閘極結構106具有一熔絲介電質106a、一遮罩層106b、一金屬層106c以及一多晶矽層106d。在一些實施例中，熔絲介電質106a位在遮罩層106b、金屬層106c與多晶矽層106d下方。在一些實施例中，遮罩層106b包含氮化矽、氮化物或其類似物。在一些實施例中，金屬層106c包含鎢、鈦元素或其類似物。在一些實施例中，熔絲介電質106a包含氧化物或金屬氧化物或其類似物。
在一些實施例中，第一半導體結構100包括一埋置字元線104，設置在基底101內。在一些實施例中，埋置字元線104設置在控制閘極結構105與熔絲閘極結構106之間。在一些實施例中，埋置字元線104設置在基底101的凹處101f內。在一些實施例中，埋置字元線104設置在基底101的第一表面101a下方，並遠離基底101的第一表面101a設置。在一
些實施例中，埋置字元線104在基底101的第一表面101a與第二表面101b之間延伸。在一些實施例中，埋置字元線104設置在第一摻雜區101d與第二摻雜區101e下方，並遠離第一摻雜區101d與第二摻雜區101e設置。
在一些實施例中，埋置字元線104經配置以控制熔絲介電質106a的一介電質崩潰(dielectric breakdown)。在一些實施例中，埋置字元線104包括一導體(conductor)104a，位在凹處101f內。在一些實施例中，導體104a包含鎢、氮化鈦、氮化鎢、氮化鉭，以及其組合等等。
在一些實施例中，一隔離層(isolation layer)104b圍繞埋置字元線104設置。在一些實施例中，隔離層104b設置在基底101的凹處101f內，並位在基底101與導體104a之間。在一些實施例中，隔離層104b具有一第一部104b-1以及一第二部104b-2。在一些實施例中，第一部104b-1設置在導體104a與基底101之間。在一些實施例中，第二部104b-2設置在導體104a下方。在一些實施例中，第二部104b-2圍繞導體104a的一端部設置。在一些實施例中，第一部104b-1的一厚度大致地大於第二部104b-2的一厚度。在一些實施例中，隔離層104b包含高介電常數(high-k，high dielectric constant)的介電材料，例如氧化鉿(hafnium oxide，HfO2)。
在一些實施例中，若是在埋置字元線104與第一熔絲閘極結構106之間未施加崩潰電壓的話，則不存在穿過熔絲介電質106a的一導電路徑。換言之，當在埋置字元線104與第一熔絲閘極結構106之間施加崩潰電壓時，則形成穿過熔絲介電質106a的一導電路徑。在一些實施例中，當在埋置字元線104與第一熔絲閘極結構106之間施加崩潰電壓時，則熔絲介電質106a經歷一介電質崩潰流程。在一些實施例中，當在埋置字元線
104與第一熔絲位元線103之間的一電壓偏壓大致地大於5V(伏特)時，則熔絲介電質106a可斷裂。在一些實施例中，該電壓偏壓大約為5V到6V。在一些實施例中，該電壓偏壓大約為6V到10V。在一些實施例中，在介電質崩潰流程之後，造成熔絲介電質106a損傷。
圖3為依據本揭露一些實施例的一第二半導體結構200之頂視示意圖。圖4為依據本揭露一些實施例的該半導體結構200沿圖3之剖線B-B'之剖視示意圖。在一些實施例中，第二半導體結構200包括一基底201，其架構類似於上述或如圖2所示的基底101。
在一些實施例中，基底201包括一第一表面201a(如圖4所示)、與第一表面201a相對設置的一第二表面201b、一第一摻雜區201d以及一第二摻雜區201e，其架構類似於如上所述或如圖2所圖例的架構。在一些實施例中，基底201包括一第一凹處201f以及位在第一凹處201f內的一埋置字元線204，其架構類似於如上所述或如圖2所圖例的架構。
在一些實施例中，基底201包括一第二凹處201g，凹入基底201中，並鄰近第二摻雜區201e設置。在一些實施例中，第二凹處201g從第一表面201a朝向基底201的第二表面201b延伸。在一些實施例中，第一凹處201f與第二凹處201g分開地或同時地形成。在一些實施例中，第二凹處201g的一深度大致地小於第一凹處201f的一深度。
在一些實施例中，第二半導體結構200包括一控制閘極結構205，設置在第一摻雜區201d上方，並電性連接一控制位元線202。在一些實施例中，控制閘極結構205與控制位元線202的架構類似於如上所述或如圖2所圖例的架構。
在一些實施例中，第二半導體結構200包括一熔絲閘極結構
210，設置在基底201的第一表面201a上方，並電性連接一熔絲位元線203。在一些實施例中，熔絲閘極結構210包括一遮罩層210a、一金屬層210b以及一間隙子210c，金屬層210b位在遮罩層210a下方，間隙子210c鄰近或圍繞遮罩層210a與金屬層210b設置。
在一些實施例中，遮罩層210a包含氮化矽、氮化物或其類似物。在一些實施例中，金屬層210b包含多晶矽、氮化鈦、鎢或其類似物。在一些實施例中，第二熔絲閘極結構210經由位在遮罩層210a上方的一接觸點以電性連接熔絲位元線203。在一些實施例中，熔絲介電質210d包含氧化物、二氧化矽等等。在一些實施例中，間隙子210c包含氮化物、氮化矽、氧化物等等。
在一些實施例中，金屬層210b至少部分地設置在基底201的第二凹處210g內。在一些實施例中，金屬層210b設置在熔絲介電質210d上。在一些實施例中，金屬層210b的至少一部份設置在基底201的第一表面201a下方。在一些實施例中，熔絲介電質210d設置在第二凹處210g內。在一些實施例中，熔絲介電質210d設置在金屬層210b與基底201之間。在一些實施例中，熔絲介電質210d與第二凹處201g的一側壁為共形(conformal)。
在一些實施例中，埋置字元線204設置在熔絲介電質210d下方，並遠離熔絲介電質210d設置。在一些實施例中，若是在第二熔絲閘極結構210與埋置字元線204之間未施加崩潰電壓的話，則不存在穿過熔絲介電質210d的一導電路徑。換言之，當在第二熔絲閘極結構210與埋置字元線204之間施加一崩潰電壓的話，則形成穿過熔絲介電質210d的一導電路徑。
在一些實施例中，當在第二熔絲閘極結構210與埋置字元線204之間施加該電壓時，熔絲介電質210d經歷一介電質崩潰流程。在一些實施例中，當在埋置字元線204與熔絲位元線203之間的一電壓偏壓大致地大於2V時，則熔絲介電質210d可斷裂。在一些實施例中，該電壓偏壓約為2V到4V。在一些實施例中，該電壓偏壓約為5V到10V。在一些實施例中，在介電質崩潰流程之後，造成熔絲介電質210d損傷。
圖5為依據本揭露一些實施例的一第三半導體結構300之頂視示意圖。圖6為依據本揭露一些實施例的該半導體結構300沿圖5之剖線C-C'之剖視示意圖。在一些實施例中，第三半導體結構300包括一基底301，其架構類似於如上所述或如圖2或圖4所圖例的基底101、201。
在一些實施例中，基底301包括一第一表面301a、與第一表面301a相對設置的一第二表面301b、一第一摻雜區301d、一第二摻雜區301e、一第一凹處301f以及一第二凹處301g，其架構類似於如上所述或如圖4所圖例的架構。
在一些實施例中，第三半導體結構300包括一閘極結構311，設置在第一摻雜區301d上方，並電性連接一電性接地。在一些實施例中，閘極結構311電性連接一接地位元線312。在一些實施例中，閘極結構311包括一遮罩層311a、一金屬層311b以及一多晶矽層311c。在一些實施例中，遮罩層311a設置在金屬層311b上方，金屬層311b設置在多晶矽層311c上方。在一些實施例中，遮罩層311a包含氮化矽、氮化物或其類似物。在一些實施例中，金屬層311b包含鎢、鈦或其類似物。
在一些實施例中，第三半導體結構300包括一熔絲閘極結構313，設置在基底301的第一表面301a上方，並電性連接一控制位元線
302。在一些實施例中，熔絲閘極結構313具有一遮罩層313a、一金屬層313b以及一間隙子313c，金屬層313b位在遮罩層313a下方，間隙子313c圍繞遮罩層313a與金屬層313b設置，其架構類似於如上所述或如圖4所圖例的架構。
在一些實施例中，金屬層313b至少部分地設置在第二凹處301g內。在一些實施例中，第三半導體結構300包括一熔絲介電質313d，設置在基底301的第二凹處301g內。在一些實施例中，熔絲介電質313d設置在基底301的第一表面301a的下方。在一些實施例中，熔絲介電質313d的架構類似於如上所述或如圖4所圖例之熔絲介電質301d的架構。
在一些實施例中，第三半導體結構300包括一埋置字元線304，設置在閘極結構311與熔絲閘極結構313。在一些實施例中，埋置字元線304設置在基底301的第一凹處301f內。在一些實施例中，埋置字元線304的架構類似於如上所述或如圖4所圖例之埋置字元線204的架構。
在一些實施例中，當在熔絲閘極結構313與埋置字元線304之間施加一電壓時，則熔絲介電質313d經歷一介電質崩潰流程。在一些實施例中，當在埋置字元線304與控制位元線302之間的一電壓偏壓大致地大於2V時，則熔絲介電質313d可斷裂。在一些實施例中，該電壓偏壓約為2V到4V。在一些實施例中，該電壓偏壓約為5V到10V。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、
機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
100:第一半導體結構
101c:主動區
102:控制位元線
103:熔絲位元線
104:埋置字元線
Claims (18)
- 一種半導體結構，包括：一基底，具有一第一表面、一第一摻雜區、一第二摻雜區以及一凹處，該第一摻雜區設置在該第一表面下方，該第二摻雜區設置在該第一表面下方，該凹處凹入該基底並位在該第一摻雜區與該第二摻雜區之間；一控制閘極結構，設置在該第一摻雜區上方並電性連接一控制位元線；一熔絲閘極結構，設置在該第二摻雜區上方並電性連接一熔絲位元線；以及一埋置字元線，設置在該控制閘極結構與該熔絲閘極結構之間；其中該埋置字元線設置在該基底的該凹處內；其中該熔絲閘極結構具有一熔絲介電質，設置在該第二摻雜區上；其中當該埋置字元線與該熔絲位元線之間的一電壓偏壓大致地大於5V時，該熔絲介電質可斷裂。
- 如請求項1所述之半導體結構，其中該埋置字元線設置在該基底的該第一表面下方，並遠離該基底的該第一表面設置。
- 如請求項1所述之半導體結構，其中該埋置字元線設置在該第一摻雜區與該第二摻雜區下方，並遠離該第一摻雜區與該第二摻雜區設置。
- 如請求項1所述之半導體結構，其中該凹處從該基底的該第一表面朝向該基底的一第二表面延伸，該第二表面相對該第一表面設置。
- 如請求項1所述之半導體結構，其中該埋置字元線設置在該熔絲介電質下方，並遠離該熔絲介電質設置。
- 如請求項1所述之半導體結構，其中該熔絲介電質包含氧化物或金屬氧化物。
- 如請求項1所述之半導體結構，其中該第一摻雜區與該第二摻雜區為一相同導電類型。
- 如請求項1所述之半導體結構，其中該埋置字元線具有一導體以及一隔離層，該隔離層設置在該凹處內並位在該基底與該導體之間。
- 如請求項8所述之半導體結構，其中該隔離層與該凹處的一側壁共形設置。
- 如請求項8所述之半導體結構，其中該隔離層具有一第一部以及一第二部，該第一部設置在該導體與該基底之間，該第二部位在該導體下方，其中該第一部的一厚度大致地大於該第二部的一厚度。
- 如請求項8所述之半導體結構，其中該隔離層具有一高介電常數的介電材料。
- 一種半導體結構，包括：一基底，具有一第一表面、一第一摻雜區、一第二摻雜區以及一凹處，該第一摻雜區設置在該第一表面下方，該第二摻雜區設置在該第一表面下方，該凹處凹入該基底並位在該第一摻雜區與該第二摻雜區之間；一控制閘極結構，設置在該第一摻雜區上方並電性連接一控制位元線；一熔絲閘極結構，設置在該第二摻雜區上方並電性連接一熔絲位元線；以及一埋置字元線，設置在該控制閘極結構與該熔絲閘極結構之間；其中該埋置字元線設置在該基底的該凹處內；其中該控制位元線與該熔絲位元線大致地正交於該埋置字元線。
- 一種半導體結構，包括：一基底，具有一第一表面、一第一摻雜區、一第二摻雜區以及一凹處，該第一摻雜區設置在該第一表面下方，該第二摻雜區設置在該第一表面下方，該凹處凹入該基底並位在該第一摻雜區與該第二摻雜區之間；一控制閘極結構，設置在該第一摻雜區上方並電性連接一控制位元線； 一熔絲閘極結構，設置在該第二摻雜區上方並電性連接一熔絲位元線；以及一埋置字元線，設置在該控制閘極結構與該熔絲閘極結構之間；其中該埋置字元線設置在該基底的該凹處內；其中該控制位元線與該熔絲位元線大致地相互平行。
- 一種半導體結構，包括：一基底，具有一第一表面、一第一摻雜區、一第二摻雜區、一第一凹處以及一第二凹處，該第一摻雜區設置在該第一表面下方，該第二摻雜區設置在該第一表面下方，該第一凹處凹入該基底並設置在該第一摻雜區與該第二摻雜區之間，該第二凹處凹入該基底並鄰近該第二摻雜區設置；一第一閘極結構，設置在該第一摻雜區上方並電性連接一第一位元線；一第二閘極結構，設置在該基底的該第一表面上方並電性連接一第二位元線；以及一埋置字元線，設置在該第一凹處內並設置在該第一閘極結構與該第二閘極結構之間；其中該第二閘極結構至少部分地設置在該基底的該第二凹處內。
- 如請求項14所述之半導體結構，其中該第二凹處的一深度大致地小於該第一凹處的一深度。
- 如請求項15所述之半導體結構，其中該第二閘極結構具有一閘極介電質，設置在該基底的該第二凹處內。
- 如請求項16所述之半導體結構，其中該閘極介電質依據該埋置字元線與該第二位元線之間的一電壓偏壓而可斷裂。
- 如請求項17所述之半導體結構，其中該埋置字元線與該第二位元線之間的該電壓偏壓大致地大於2V。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862785359P | 2018-12-27 | 2018-12-27 | |
| US62/785,359 | 2018-12-27 | ||
| US16/667,104 | 2019-10-29 | ||
| US16/667,104 US11456303B2 (en) | 2018-12-27 | 2019-10-29 | Fuse array structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202025453A TW202025453A (zh) | 2020-07-01 |
| TWI722668B true TWI722668B (zh) | 2021-03-21 |
Family
ID=71121767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108141985A TWI722668B (zh) | 2018-12-27 | 2019-11-19 | 半導體結構 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11456303B2 (zh) |
| CN (1) | CN111384055B (zh) |
| TW (1) | TWI722668B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI803324B (zh) * | 2022-03-30 | 2023-05-21 | 南亞科技股份有限公司 | 半導體結構 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11456303B2 (en) * | 2018-12-27 | 2022-09-27 | Nanya Technology Corporation | Fuse array structure |
| US11056175B1 (en) * | 2020-07-28 | 2021-07-06 | Winbond Electronics Corp. | Semiconductor device and manufacturing method thereof |
| TWI770804B (zh) * | 2021-02-04 | 2022-07-11 | 華邦電子股份有限公司 | 記憶體裝置及其製造方法 |
| TWI779629B (zh) * | 2021-05-26 | 2022-10-01 | 南亞科技股份有限公司 | 半導體結構與其形成方法 |
| TWI782628B (zh) * | 2021-07-19 | 2022-11-01 | 力晶積成電子製造股份有限公司 | 記憶體結構 |
| US12057393B2 (en) * | 2021-10-22 | 2024-08-06 | Nanya Technology Corporation | Semiconductor device with fuse component |
| US11916015B2 (en) * | 2021-10-26 | 2024-02-27 | Nanya Technology Corporation | Fuse component, semiconductor device, and method for manufacturing a fuse component |
| US12002752B2 (en) * | 2021-12-03 | 2024-06-04 | Nanya Technology Corporation | Method for manufacturing a fuse component |
| TWI817767B (zh) * | 2022-06-14 | 2023-10-01 | 南亞科技股份有限公司 | 具有熔絲結構的半導體元件 |
| TWI828571B (zh) * | 2023-04-10 | 2024-01-01 | 力晶積成電子製造股份有限公司 | 半導體結構及其製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070117299A1 (en) * | 2000-12-19 | 2007-05-24 | Micron Technology, Inc. | Memory cells having underlying source-line connections |
| TW201320307A (zh) * | 2011-11-14 | 2013-05-16 | Inotera Memories Inc | 記憶體結構 |
| US20150055413A1 (en) * | 2013-08-23 | 2015-02-26 | Sandisk Technologies Inc. | Three-dimensional nand non-volatile memory devices with buried word line selectors |
| TW201608615A (zh) * | 2014-08-21 | 2016-03-01 | 台灣積體電路製造股份有限公司 | 半導體裝置與其形成方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7638841B2 (en) * | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US7020018B2 (en) * | 2004-04-22 | 2006-03-28 | Solid State System Co., Ltd. | Nonvolatile memory device and method for fabricating the same |
| TWI258840B (en) * | 2005-03-21 | 2006-07-21 | Macronix Int Co Ltd | One-time programmable read only memory and manufacturing method thereof |
| TWI289855B (en) * | 2005-05-30 | 2007-11-11 | Macronix Int Co Ltd | Anti-fuse one-time-programmable nonvolatile memory cell and fabricating and programming method thereof |
| TWI305675B (en) * | 2006-04-03 | 2009-01-21 | Nanya Technology Corp | Semiconductor device and fabrication thereof |
| US8304840B2 (en) * | 2010-07-29 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spacer structures of a semiconductor device |
| TWI478168B (zh) * | 2010-12-08 | 2015-03-21 | Chien Shine Chung | 反熔絲記憶體及電子系統 |
| US8987862B2 (en) * | 2011-01-12 | 2015-03-24 | Freescale Semiconductor, Inc. | Methods of forming semiconductor devices having conductors with different dimensions |
| US8883592B2 (en) * | 2011-08-05 | 2014-11-11 | Silicon Storage Technology, Inc. | Non-volatile memory cell having a high K dielectric and metal gate |
| KR101843442B1 (ko) * | 2012-06-21 | 2018-05-14 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
| US9502424B2 (en) * | 2012-06-29 | 2016-11-22 | Qualcomm Incorporated | Integrated circuit device featuring an antifuse and method of making same |
| KR101966278B1 (ko) * | 2012-12-28 | 2019-04-08 | 에스케이하이닉스 주식회사 | 반도체 소자의 안티 퓨즈 어레이 및 그 제조 방법 |
| KR20150042612A (ko) * | 2013-10-11 | 2015-04-21 | 삼성전자주식회사 | 디커플링 캐패시터를 갖는 반도체 소자 및 그 형성 방법 |
| US9679818B2 (en) * | 2014-10-31 | 2017-06-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure and method for forming the same |
| JP6500200B2 (ja) * | 2015-02-25 | 2019-04-17 | 株式会社フローディア | 半導体記憶装置 |
| CN108257959A (zh) * | 2016-12-29 | 2018-07-06 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| KR102682003B1 (ko) * | 2017-01-17 | 2024-07-08 | 삼성전자주식회사 | 반도체 메모리 장치 |
| CN108538839B (zh) * | 2017-03-01 | 2019-08-23 | 联华电子股份有限公司 | 半导体结构、用于存储器元件的半导体结构及其制作方法 |
| CN109273442B (zh) * | 2017-07-18 | 2021-05-04 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN110223982B (zh) * | 2018-03-01 | 2021-07-27 | 联华电子股份有限公司 | 动态随机存取存储器及其制作方法 |
| US11456303B2 (en) * | 2018-12-27 | 2022-09-27 | Nanya Technology Corporation | Fuse array structure |
| CN216213456U (zh) * | 2021-08-24 | 2022-04-05 | 福建省晋华集成电路有限公司 | 半导体存储装置 |
-
2019
- 2019-10-29 US US16/667,104 patent/US11456303B2/en active Active
- 2019-11-19 TW TW108141985A patent/TWI722668B/zh active
- 2019-12-27 CN CN201911372912.0A patent/CN111384055B/zh active Active
-
2021
- 2021-11-24 US US17/534,848 patent/US20220085034A1/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070117299A1 (en) * | 2000-12-19 | 2007-05-24 | Micron Technology, Inc. | Memory cells having underlying source-line connections |
| TW201320307A (zh) * | 2011-11-14 | 2013-05-16 | Inotera Memories Inc | 記憶體結構 |
| US20150055413A1 (en) * | 2013-08-23 | 2015-02-26 | Sandisk Technologies Inc. | Three-dimensional nand non-volatile memory devices with buried word line selectors |
| TW201608615A (zh) * | 2014-08-21 | 2016-03-01 | 台灣積體電路製造股份有限公司 | 半導體裝置與其形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI803324B (zh) * | 2022-03-30 | 2023-05-21 | 南亞科技股份有限公司 | 半導體結構 |
| US12133378B2 (en) | 2022-03-30 | 2024-10-29 | Nanya Technology Corporation | Semiconductor structure |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220085034A1 (en) | 2022-03-17 |
| TW202025453A (zh) | 2020-07-01 |
| US11456303B2 (en) | 2022-09-27 |
| CN111384055A (zh) | 2020-07-07 |
| US20200212049A1 (en) | 2020-07-02 |
| CN111384055B (zh) | 2023-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI722668B (zh) | 半導體結構 | |
| US7838925B2 (en) | Integrated circuit including a vertical transistor and method | |
| KR100525331B1 (ko) | 반도체 장치 | |
| US5376575A (en) | Method of making dynamic random access memory having a vertical transistor | |
| TWI654748B (zh) | 矽絕緣體(ｓｏｉ)技術中的非揮發性記憶體(ｎｖｍ)裝置以及製造相應裝置的方法 | |
| JP3087241B2 (ja) | 半導体装置とその絶縁構造、および半導体装置の絶縁構造を形成する方法 | |
| US7518915B2 (en) | Nonvolatile semiconductor storage device | |
| JP3934507B2 (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
| US7851303B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7759188B2 (en) | Method of fabricating vertical body-contacted SOI transistor | |
| US20220139925A1 (en) | Semiconductor Memory Device And Method Making The Same | |
| TWI710111B (zh) | 積體電路架構 | |
| TWI738380B (zh) | 記憶體元件 | |
| JP2019050270A (ja) | 半導体記憶装置 | |
| CN1828900B (zh) | 含具有垂直栅电极的晶体管的半导体器件及其制造方法 | |
| US6822281B2 (en) | Trench cell for a DRAM cell array | |
| US6800895B2 (en) | Vertical split gate flash memory cell and method for fabricating the same | |
| US11456306B2 (en) | Nonvolatile memory device with a metal-insulator-metal (MIM) capacitor in a substrate and integration schemes | |
| KR20070049731A (ko) | 플래시 메모리 및 그 제조방법 | |
| US7781838B2 (en) | Integrated circuit including a body transistor and method | |
| CN101211860B (zh) | 形成非易失性存储器件的方法 | |
| TW202044551A (zh) | 具有輔助閘的快閃記憶體暨其製作方法 | |
| WO2022048217A1 (zh) | 半导体结构及其制作方法、控制方法 | |
| JP4427431B2 (ja) | 半導体記憶装置、半導体記憶装置の製造方法および半導体記憶装置の動作方法 | |
| US20240304692A1 (en) | Non-volatile memory device and method for manufacturing the same |