TWI718581B - 非揮發性記憶裝置 - Google Patents

非揮發性記憶裝置 Download PDF

Info

Publication number
TWI718581B
TWI718581B TW108123570A TW108123570A TWI718581B TW I718581 B TWI718581 B TW I718581B TW 108123570 A TW108123570 A TW 108123570A TW 108123570 A TW108123570 A TW 108123570A TW I718581 B TWI718581 B TW I718581B
Authority
TW
Taiwan
Prior art keywords
wirings
memory
wiring
memory cells
memory device
Prior art date
Application number
TW108123570A
Other languages
English (en)
Other versions
TW202036835A (zh
Inventor
中山昌彦
須之內一正
須藤岳
甲斐正
Original Assignee
日商東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝記憶體股份有限公司 filed Critical 日商東芝記憶體股份有限公司
Publication of TW202036835A publication Critical patent/TW202036835A/zh
Application granted granted Critical
Publication of TWI718581B publication Critical patent/TWI718581B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明係一種非揮發性記憶裝置，其中，實施形態係提供：可寬廣保持鄰接之記憶單元間的距離之非揮發性記憶裝置。 有關實施形態之非揮發性記憶裝置係具備：各自延伸於第1方向之複數的第1配線(10)，和各自延伸於第2方向，與複數之第1配線交叉之複數的第2配線(20)，和連接於複數之第1配線與複數之第2配線之間，各自包含阻抗變化記憶元件及選擇器的複數之記憶單元(30)，其中，對於第1方向及第2方向而言，自垂直之第3方向而視，連接於任意的第1配線之記憶單元係對應於任意之第1配線而配列成直線狀，而連接於任意之第2配線的記憶單元係對於任意的第2配線而言，相互偏離於相反方向而加以配列。

Description

非揮發性記憶裝置
本發明之實施形態係有關非揮發性記憶裝置。 [關連申請] 本申請係享有將日本專利申請2019-052653號(申請日：2019年3月20日)作為基礎申請的優先權。本申請係經由參照此基礎申請而包含基礎申請之所有內容。
加以提案：包含具有磁性阻抗效果元件等之阻抗變化記憶元件及開關機能之元件的記憶單元則集成化於半導體基板上之非揮發性記憶裝置(半導體集成電路裝置)。 但，作為欲得到高集成化之非揮發性記憶裝置時，鄰接之記憶單元間的距離則變短，而鄰接之記憶單元的影響則成為問題。
隨之，期望可寬廣保持鄰接之記憶單元間的距離之非揮發性記憶裝置。
欲解決本發明之課題係提供：隨之，可寬廣保持鄰接之記憶單元間的距離之非揮發性記憶裝置。
有關實施形態之非揮發性記憶裝置係具備：各自延伸於第1方向之複數的第1配線，和各自延伸於第2方向，與前述複數之第1配線交叉之複數的第2配線，和連接於前述複數之第1配線與前述複數之第2配線之間，各自包含阻抗變化記憶元件及選擇器的複數之記憶單元的非揮發性記憶裝置，其中，對於前述第1方向及前述第2方向而言，自垂直之第3方向而視，連接於任意的前述第1配線之記憶單元係對應於前述任意之第1配線而配列成直線狀，而連接於任意之前述第2配線的記憶單元係對於前述任意的第2配線而言，相互偏離於相反方向而加以配列。
以下，參照圖面，說明實施形態。圖1係顯示有關實施形態之非揮發性記憶裝置(半導體集成電路裝置)之構成的等效電路圖。圖2係模式性地顯示有關實施形態之非揮發性記憶裝置之構成的平面圖。圖3係模式性地顯示有關實施形態之非揮發性記憶裝置之構成的剖面圖(平行於圖2方向D1的方向之剖面圖)。
有關本實施形態之非揮發性記憶裝置係具有：於複數之第1配線10與複數之第2配線20之間，設置複數之記憶單元30，經由第1配線10與第2配線20的組而可選擇1個記憶單元30之構造。第1配線10，第2配線20及記憶單元30係設置於半導體基板(未圖示)之主面側。對於半導體基板之主面側係亦設置有周邊電路用之電晶體或配線等(未圖示)。
複數之第1配線10之各自係延伸於第1方向D1，而複數之第2配線20之各自係延伸於第2方向D2。複數之第1配線10與複數之第2配線20係交互交叉。在本實施形態中，第1配線10與第2配線20係交互正交。即，第1方向D1與第2方向D2係相互正交。在本實施形態中，第1配線10係設置於較記憶單元30為下層側，而第2配線20係設置於較記憶單元30為上層側。即，第1配線10係下層配線，而第2配線20係上層配線。第1配線10及第2配線20之一方係對應於字元線，而第1配線10及第2配線20之另一方係對應於位元線。
各記憶單元30係連接於對應之第1配線10與對應之第2配線20之間，具有磁性阻抗效果元件(非揮發性之阻抗變化記憶元件)40及選擇器50之串聯連接構造。具體而言，記憶單元30係具有層積磁性阻抗效果元件40及選擇器50之構造。
對於第1方向D1及第2方向D2而言，自垂直之第3方向D3(即，磁性阻抗效果元件40及選擇器50之層積方向)而視，連接於任意之第1配線10的記憶單元30係對應於任意之第1配線10而配列成直線狀。另外，自第3方向D3而視，連接於任意之第2配線20的記憶單元30係對應於任意之第2配線20而言，相互偏離於相反方向而加以配列。
理想上(例如，未有在光微影的位置校準等之理想的情況)，連接於任意之第1配線10之記憶單元30係對應於任意之第1配線10的中心線而配列成直線狀。另外，連接於任意之第1配線10的記憶單元30係以等間隔加以配列。
理想上，連接於任意之第2配線20的記憶單元30係對應於任意之第2配線20的中心線而言，相互偏離於相反方向而加以配列。對於連接於任意之第2配線20的記憶單元30之任意的第2配線20之中心線之偏離量係為相等。
對於第1配線10，第2配線20及記憶單元30之配置，更具體地加以說明。圖4係模式性地顯示第1配線10，第2配線20及記憶單元30之配置的平面圖，而對應於擴大圖2之一部分而示的圖。 如圖4所示，將連續之3個第1配線作為第1配線10a，10b及10c，而將連續之3個第2配線作為第2配線20a，20b及20c。
如圖4所示，將連接於任意的第2配線(例如，第2配線20b)之連續的3個記憶單元30b，30d及30g，各作為第1記憶單元，第2記憶單元及第3記憶單元。第1記憶單元30b與第3記憶單元30g係通過第2記憶單元30d之中心點CP，且於第1方向D1，對於平行的線L1而言配置於對稱的位置。理想上，第1記憶單元30b與第3記憶單元30g係對於第1配線10b之中心線CL而言，配置於對稱的位置。此情況，上述的線L1與中心線CL係一致。
另外，連結圍繞任意的記憶單元(例如，記憶單元30d)之6個記憶單元30a，30b，30c，30e，30f及30g之中心點所得到之六角形係2次旋轉對象。該六角形係通過記憶單元30d之中心點CP，且平行於第1方向D1的線L1而言為線對稱，而通過記憶單元30d之中心點CP，且平行於第2方向D2的線L2而言為線對稱。另外，該六角形係正六角形者為佳。即，該六角形呈成為正六角形地，將第1配線10之間隙及第2配線20之間隙作為最佳化者為佳。
圖5係模式性地顯示使用於有關本實施形態之非揮發性記憶裝置之磁性阻抗效果元件40之具體的構成之剖面圖。然而，磁性阻抗效果元件係亦稱為MTJ(magnetic tunnel junction)元件。 磁性阻抗效果元件40係包含：記憶層(第1磁性層)41，和參照層(第2磁性層)42，和穿隧阻障層(非磁性層)43，和位移解除層(第3磁性層)44，和基底層45，遮蔽層46。
記憶層41係由強磁性材料而加以形成，具有可變的磁化方向。可變之磁化方向係指：意味對於特定之寫入電流而言，磁化方向變化者。記憶層41係例如，以具有垂直磁化的特性之強磁性材料而加以形成。記憶層41係含有鐵(Fe)及鈷(Co)之至少一方。記憶層41係加上於含有鐵(Fe)及鈷(Co)之至少一方，更含有硼(B)亦可。
參照層42係由強磁性材料而加以形成，具有固定的磁化方向。所固定之磁化方向係指：意味對於特定之寫入電流而言，磁化方向未變化者。參照層42係包含鄰接於穿隧阻障層43之第1層部分42a未鄰接於穿隧阻障層43之第2層部分42b。第1層部分42a例如，以具有垂直磁化的特性之強磁性材料而加以形成，含有鐵(Fe)，鈷(Co)及硼(B)。第2層部分42b例如，以具有垂直磁化的特性之強磁性材料而加以形成，含有選自鈷(Co)，鉑(Pt)、鎳(Ni)及鈀(Pd)之至少一種元素。
穿隧阻障層43係介入存在於記憶層41與參照層42之間的絕緣層，含有鎂(Mg)及氧(O)。 位移解除層43係以強磁性材料加以形成，具有對於參照層42之磁化方向而言反平行之所固定之磁化方向，而具有解除自參照層42施加於記憶層41之磁場的機能。位移解除層43係例如，以具有垂直磁化的特性之強磁性材料而加以形成，含有選自鈷(Co)，鉑(Pt)、鎳(Ni)及鈀(Pd)之至少一種元素。
上述之磁性阻抗效果元件40係具有STT(spin transfer torque)型的磁性阻抗效果元件，而具有垂直磁化。即，對於記憶層41之磁化方向係對於其主面而言為垂直之方向，而參照層42之磁化方向係對於其主面而言為垂直之方向，位移解除層44之磁化方向係對於其主面而言為垂直之方向。
上述之磁性阻抗效果元件40係具有：記憶層41之磁化方向則對於參照層42之磁化方向而言為平行之低阻抗狀態，和記憶層41之磁化方向則對於參照層42之磁化方向而言為反平行之高阻抗狀態。隨之，磁性阻抗效果元件40係因應阻抗狀態(低阻抗狀態及高阻抗狀態)而可記憶2值資料(0或1)者。另外，因應流動於磁性阻抗效果元件40之電流的方向，可設定低阻抗狀態或高阻抗狀態於磁性阻抗效果元件40。
然而，圖5所示之磁性阻抗效果元件40係具有自下層側(半導體基板側)依序層積參照層42，穿隧阻障層43及記憶層41之頂自由型之構成，但如圖6所示，具有自下層側(半導體基板側)依序層積記憶層41，穿隧阻障層43及參照層42之底自由型之構成亦可。
選擇器50係為了選擇磁性阻抗效果元件40之構成，而具有開關機能。例如，使用具有開關機能之2端子型之開關元件。當選擇器50成為開啟狀態時，選擇磁性阻抗效果元件40，成為可對於磁性阻抗效果元件40進行寫入及讀出。例如，對於選擇器(開關元件)係可使用二極體，或包含氧族元素的2端子型之開關元件者。
在包含上述之氧族元素之2端子型開關元件中，對於施加於2端子間的電壓則較臨界值電壓為小之情況，開關元件係為高阻抗狀態(例如，電性非導通狀態)。當施加於2端子間的電壓則成為較臨界值電壓為大時，開關元件係移行為低阻抗狀態(例如，電性導通狀態)。開關元件係在雙方向中，具有上述之機能亦可。上述之開關元件係例如，包含選自由Te、Se及S所成的群之至少1種的氧族元素亦可。或者，包含含有此等氧族元素之化合物的硫族化合物亦可。另外，上述之開關元件係包含選自由B、Al、Ga、In、C、Si、Ge、Sn、As、P及Sb所成的群之至少1種之元素亦可。
如以上，如根據本實施形態，連接於任意的第1配線10之記憶單元30則對應於任意的第1配線10而配列成直線狀，而連接於任意的第2配線20之記憶單元30則對應於任意的第2配線20而交互偏離於相反方向加以配列。在本實施形態中，經由如此之構成，可寬廣保持鄰接之記憶單元30間的距離，而可容易得到可抑制鄰接之記憶單元30的影響之非揮發性記憶裝置者。以下，加上說明。
對於磁性阻抗效果元件之圖案化係廣泛使用IBE(ion beam etching)。但當鄰接之磁性阻抗效果元件間的距離變短時，成為無法經由遮蔽效應而適當地加工磁性阻抗效果元件。另外，當鄰接之磁性阻抗效果元件間的距離變短時，有著來自鄰接之磁性阻抗效果元件的磁場的影響增大之問題。隨之，寬廣保持鄰接之記憶單元間的距離則為重要。
如本實施形態，由將記憶單元配置成六角形狀者，可寬廣保持鄰接之記憶單元間的距離。但當配合記憶單元之配列而單純地配置第1配線及第2配線時，第1配線與第2配線係成為傾斜地交叉者。準確地形成如此之傾斜配線之情況係並不容易。
在本實施形態中，連接於任意的第2配線20之記憶單元30則對於任意的第2配線20而言交互偏離於相反方向加以配置之故，可抑制如上述之問題，而可容易地得到寬廣保持鄰接之記憶單元30間的距離之非揮發性記憶裝置者。
另外，如圖4所示，由對稱地配置記憶單元30者，可解除來自鄰接記憶單元的磁場之影響。 另外，在本實施形態中，第1配線10則設置於較記憶單元30為下層側。因此，可形成記憶單元30於平坦的平面上。假設，當作為將第2配線20設置於較記憶單元30為下層側時，記憶單元30則成為形成於包含第2配線20之邊緣的範圍上者。因此，形成記憶單元30於平坦的平面上者則變為困難。在本實施形態中，第1配線10則設置於較記憶單元30為下層側之故，可形成記憶單元30於平坦的平面上。
然而，在上述之實施形態中，如圖3所示，為設置選擇器50於磁性阻抗效果元件40上之構成，但如圖7所示，亦可為設置磁性阻抗效果元件40於選擇器50上之構成。 另外，在上述之實施形態中，作為非揮發性的阻抗變化記憶元件而使用磁性阻抗效果元件40，但亦可使用其他之非揮發性的阻抗變化記憶元件。
雖已說明過本發明之幾個實施形態，但此等實施形態係作為例而提示之構成，未特意限定發明之範圍者。此等新穎之實施形態係可由其他種種形態而加以實施，在不脫離發明的內容範圍，可進行種種省略，置換，變更者。此等實施形態或其變形係與包含於發明範圍或內容之同時，包含於記載於申請專利範圍之發明與其均等的範圍。
10：第1配線 20：第2配線 30：記憶單元 40：磁性阻抗效果元件(非揮發性之阻抗變化記憶元件) 41：記憶層 42：參照層 43：穿隧阻障層 44：位移解除層 45：基底層 46：遮蔽層 50：選擇器
圖1係顯示有關實施形態之非揮發性記憶裝置之構成的等效電路圖。 圖2係模式性地顯示有關實施形態之非揮發性記憶裝置之構成的平面圖。 圖3係模式性地顯示有關實施形態之非揮發性記憶裝置之構成的一例之剖面圖。 圖4係模式性地顯示在有關實施形態之非揮發性記憶裝置之第1配線，第2配線及記憶單元之配置的平面圖。 圖5係模式性地顯示使用於有關實施形態之非揮發性記憶裝置之磁性阻抗效果元件之具體的構成的一例之剖面圖。 圖6係模式性地顯示使用於有關實施形態之非揮發性記憶裝置之磁性阻抗效果元件之具體的構成的其他例之剖面圖。 圖7係模式性地顯示有關實施形態之非揮發性記憶裝置之構成的其他例之剖面圖。
10：第1配線 20：第2配線 30：記憶單元

Claims (20)

  1. 一種非揮發性記憶裝置，係具備：各自延伸於第1方向之複數的第1配線，和各自延伸於與第1方向交叉之第2方向複數的第2配線，和連接於前述複數之第1配線與前述複數之第2配線之間，各自包含串列連接之阻抗變化記憶元件及進行開關動作之2端子型之關關元件的複數之記憶單元的非揮發性記憶裝置，其特徵為對於前述第1方向及前述第2方向而言，自垂直之第3方向而視，連接於任意的前述第1配線之記憶單元係對應於任意之第1配線而配列成直線狀，而連接於任意之前述第2配線的記憶單元係對於任意的前述第2配線而言，相互偏離於相反方向而加以配列。
  2. 如申請專利範圍第1項記載之非揮發性記憶裝置，其中，前述第1方向與前述第2方向係相互正交者。
  3. 如申請專利範圍第1項記載之非揮發性記憶裝置，其中，前述複數之第1配線係設置於前述複數之記憶單元的下層側者。
  4. 如申請專利範圍第1項記載之非揮發性記憶裝置，其 中，連接於任意之前述第1配線的記憶單元係對應於任意之前述第1配線的中心線而配列成直線狀。
  5. 如申請專利範圍第1項記載之非揮發性記憶裝置，其中，連接於任意之前述第1配線的記憶單元係各自設置間隔而加以配列者。
  6. 如申請專利範圍第1項記載之非揮發性記憶裝置，其中，連接於任意之前述第2配線的記憶單元係對應於任意之前述第2配線的中心線而交互偏離於相反方向加以配列者。
  7. 如申請專利範圍第6項記載之非揮發性記憶裝置，其中，對於連接於任意之前述第2配線的記憶單元之任意之前述第2配線的中心線而言之偏移量係相等者。
  8. 如申請專利範圍第1項記載之非揮發性記憶裝置，其中，將連接於任意之前述第2配線之連續的3個記憶單元，作為第1記憶單元，第2記憶單元及第3記憶單元，前述第1記憶單元與前述第3記憶單元係通過前述第2記憶單元之中心點，且對於平行於前述第1方向的線而言，配置於對稱的位置者。
  9. 如申請專利範圍第1項記載之非揮發性記憶裝置，其 中，將連接於任意之前述第2配線之連續的3個記憶單元，作為第1記憶單元，第2記憶單元及第3記憶單元，前述第1記憶單元與前述第3記憶單元係對於連接前述第2記憶單元之第1配線之中心線而言，配置於對稱的位置者。
  10. 如申請專利範圍第1項記載之非揮發性記憶裝置，其中，前述阻抗變化記憶元件係為磁性阻抗效果元件者。
  11. 一種記憶裝置，係具備：各自延伸於第1方向，遠離於第2方向的複數之下層配線、和在於第1之下層配線上，沿前述第1方向之前述第1之下層配線，相互遠離的第1之複數之記憶單元、和在於第2之下層配線上，沿前述第1方向之前述第2之下層配線，相互遠離的第2之複數之記憶單元、和在於第3之下層配線上，沿前述第1方向之前述第3之下層配線，相互遠離的第3之複數之記憶單元、和各自延伸於第2方向之複數之上層配線、的記憶裝置，其特徵係前述各別第1、第2及第3之複數之記憶單元之第1之記憶單元係連接於前述複數之上層配線之第1之上層配線，前述各別第1、第2及第3之複數之記憶單元之第2之記憶單元係連接於前述複數之上層配線之第2之上層配線，前述各別第1、第2及第3之複數之記憶單元之第3之記憶單元係連接於前述複數之上層配線之第3之上層配線， 鄰接之前述第1之記憶單元之中心係交互通過前述第1之上層配線之兩端，鄰接之前述第2之記憶單元之中心係交互通過前述第2之上層配線之兩端，鄰接之前述第3之記憶單元之中心係交互通過前述第3之上層配線之兩端，各記憶單元之中心係存在於前述下層配線之各自之寬度方向內，各記憶單元係部分重疊於各自之前述上層配線。
  12. 如申請專利範圍第11項之記憶裝置，其中，前述記憶單元係各自具有磁性阻抗元件。
  13. 如申請專利範圍第11項之記憶裝置，其中，前述下層配線係位元線，前述上層配線係字元線。
  14. 如申請專利範圍第11項之記憶裝置，其中，前述第1之複數之記憶單元之記憶單元係各自設置間隔。
  15. 如申請專利範圍第11項之記憶裝置，其中，前述記憶單元係各自具有串列連接之磁性阻抗元件及2端子型之開關元件。
  16. 如申請專利範圍第15項之記憶裝置，其中，前述選擇元件係設於各別前述磁性阻抗元件與前述下層配線之間。
  17. 如申請專利範圍第15項之記憶裝置，其中，前述2端子型之開關元件係具有氧族元素。
  18. 如申請專利範圍第11項之記憶裝置，其中，最鄰接於前述第1、第2及第3之記憶單元係對於前述第2之複數記憶單元之各記憶單元，生成正六角形。
  19. 一種非揮發性記憶裝置，係具備：延伸於第1方向，在第1之間隔，遠離於第2方向的複數之下層配線、和延伸於前述第2方向，在第1之間隔，遠離於第1方向的複數之上層配線、和具有各別在於下層配線與上層配線之交點，各別串列連接於前述下層配線與前述上層配線之間的阻抗變化元件及選擇器的複數之記憶單元；前述記憶單元係各自具有串列連接之磁性阻抗元件及2端子之開關元件的記憶裝置，其特徵係前述各別連接於前述複數之下層配線之各下層配線的記憶單元係以第1之間隔，沿各下層配線之中心線加以配置，前述各別連接於前述複數之上層配線之各上層配線的記憶單元係配置於前述上層配線之第1之邊緣或各上層配 線之第2之邊緣之任一者，以第1之間隔，沿各下層配線之中心線加以配置，前述第1之邊緣及前述第2之邊緣係相互遠離於前述第1之方向，鄰接之記憶單元係在前述第1之邊緣及第2之邊緣之相反邊緣上，連接於前述上層配線。
  20. 如申請專利範圍第19項之記憶裝置，其中，在於前述複數之記憶單元之中心的鄰接於記憶單元之記憶單元係正六角形之頂點。
TW108123570A 2019-03-20 2019-07-04 非揮發性記憶裝置 TWI718581B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-052653 2019-03-20
JP2019052653A JP2020155585A (ja) 2019-03-20 2019-03-20 不揮発性記憶装置

Publications (2)

Publication Number Publication Date
TW202036835A TW202036835A (zh) 2020-10-01
TWI718581B true TWI718581B (zh) 2021-02-11

Family

ID=72513727

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108123570A TWI718581B (zh) 2019-03-20 2019-07-04 非揮發性記憶裝置

Country Status (4)

Country Link
US (3) US10985209B2 (zh)
JP (1) JP2020155585A (zh)
CN (1) CN111724829B (zh)
TW (1) TWI718581B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155585A (ja) 2019-03-20 2020-09-24 キオクシア株式会社 不揮発性記憶装置
CN117156868A (zh) * 2022-05-18 2023-12-01 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015141626A1 (ja) * 2014-03-17 2015-09-24 株式会社 東芝 半導体装置、半導体装置の製造方法、および、強誘電体膜
US20160181319A1 (en) * 2014-09-17 2016-06-23 Kabushiki Kaisha Toshiba Resistance change memory
US20170077177A1 (en) * 2015-09-16 2017-03-16 Kabushiki Kaisha Toshiba Magnetic memory

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775172A (en) 1972-01-07 1973-11-27 Ncr Process for film-coating articles
US7746680B2 (en) 2007-12-27 2010-06-29 Sandisk 3D, Llc Three dimensional hexagonal matrix memory array
JP5423944B2 (ja) 2008-06-26 2014-02-19 日本電気株式会社 磁気ランダムアクセスメモリ
JP5337115B2 (ja) * 2010-08-11 2013-11-06 株式会社東芝 半導体記憶装置
JP5677186B2 (ja) 2011-05-06 2015-02-25 株式会社東芝 半導体記憶装置
JP5677187B2 (ja) * 2011-05-09 2015-02-25 株式会社東芝 半導体記憶装置
EP2766907A4 (en) 2011-10-12 2015-04-01 Hewlett Packard Development Co SELECTION DEVICE FOR CROSS-POINT MEMORY STRUCTURES
KR102017623B1 (ko) 2012-08-30 2019-09-03 삼성전자주식회사 자기 메모리 소자
KR102074943B1 (ko) 2013-08-30 2020-02-07 삼성전자 주식회사 자기 메모리 소자
CN106104790B (zh) * 2014-03-06 2020-07-24 东芝存储器株式会社 磁阻存储器件
US20150255511A1 (en) * 2014-03-10 2015-09-10 Kabushiki Kaisha Toshiba Nonvolatile memory device
JP5985728B1 (ja) * 2015-09-15 2016-09-06 株式会社東芝 磁気メモリ
JP2018157154A (ja) * 2017-03-21 2018-10-04 東芝メモリ株式会社 半導体記憶装置
JP2020155585A (ja) 2019-03-20 2020-09-24 キオクシア株式会社 不揮発性記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015141626A1 (ja) * 2014-03-17 2015-09-24 株式会社 東芝 半導体装置、半導体装置の製造方法、および、強誘電体膜
US20160181319A1 (en) * 2014-09-17 2016-06-23 Kabushiki Kaisha Toshiba Resistance change memory
US20170077177A1 (en) * 2015-09-16 2017-03-16 Kabushiki Kaisha Toshiba Magnetic memory

Also Published As

Publication number Publication date
US20200303453A1 (en) 2020-09-24
US20210210549A1 (en) 2021-07-08
US10985209B2 (en) 2021-04-20
CN111724829A (zh) 2020-09-29
TW202036835A (zh) 2020-10-01
US11856791B2 (en) 2023-12-26
JP2020155585A (ja) 2020-09-24
US11367748B2 (en) 2022-06-21
CN111724829B (zh) 2024-01-26
US20220278168A1 (en) 2022-09-01

Similar Documents

Publication Publication Date Title
TW594725B (en) Multi-bit magnetic memory cells
US7545672B2 (en) Spin injection write type magnetic memory device
US6807086B2 (en) Magnetic random access memory
TWI678768B (zh) 半導體裝置
US7589994B2 (en) Methods of writing data to magnetic random access memory devices with bit line and/or digit line magnetic layers
JP2007518216A (ja) 磁気トンネル接合用の分離書込みおよび読出しアクセスアーキテクチャ
KR100969285B1 (ko) 전자 장치, 메모리 장치, 자기 메모리 장치 어레이, 전자장치 제조 방법, 하부 구조 자기 메모리 장치 제조 방법및 상부 구조 자기 메모리 장치 제조 방법
TWI718581B (zh) 非揮發性記憶裝置
US8767446B2 (en) Multi-bit spin-momentum-transfer magnetoresistence random access memory with single magnetic-tunnel-junction stack
US20160329087A1 (en) Spin Transfer MRAM Device with Reduced Coefficient of MTJ Resistance Variation
US20210383853A1 (en) Magnetic recording array, product-sum calculator, and neuromorphic device
US8994130B2 (en) Magnetic memory element and magnetic memory
US7050326B2 (en) Magnetic memory device with current carrying reference layer
TWI728393B (zh) 非揮發性記憶裝置
KR20050083986A (ko) 자기저항 메모리 셀을 갖는 매트릭스와 이를 포함하는비휘발성 메모리 및 자기저항 소자 기록 방법
KR101901323B1 (ko) 자기저항요소 및 이를 포함하는 메모리소자
KR20140103771A (ko) 자기저항구조와 이를 포함하는 메모리소자 및 이들의 제조방법
US6747335B1 (en) Magnetic memory cell
EP4369342A1 (en) Sot-mram device with in-plane magnetic layer
JP4068337B2 (ja) 磁気ランダムアクセスメモリ
JP4091298B2 (ja) 磁気ランダムアクセスメモリ
JP2022049499A (ja) 磁気記憶装置
JP2023127466A (ja) 磁気メモリ
TW202213762A (zh) 磁性記憶裝置