JP4091298B2 - 磁気ランダムアクセスメモリ - Google Patents
磁気ランダムアクセスメモリ Download PDFInfo
- Publication number
- JP4091298B2 JP4091298B2 JP2001367941A JP2001367941A JP4091298B2 JP 4091298 B2 JP4091298 B2 JP 4091298B2 JP 2001367941 A JP2001367941 A JP 2001367941A JP 2001367941 A JP2001367941 A JP 2001367941A JP 4091298 B2 JP4091298 B2 JP 4091298B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- tmr
- array
- write line
- magnetic field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、トンネル磁気抵抗（Tunneling Magneto Resistive）効果により“１”，“０”−情報を記憶するＴＭＲ素子を利用してメモリセルを構成した磁気ランダムアクセスメモリ（MRAM: Magnetic Random Access Memory）に関する。
【０００２】
【従来の技術】
近年、新たな原理により情報を記憶するメモリが数多く提案されているが、そのうちの一つに、Roy Scheuerlein et.al.によって提案されたトンネル磁気抵抗(Tunneling Magneto Resistive: 以後、TMRと表記する。) 効果を利用したメモリがある（例えば、ISSCC2000 Technical Digest p.128「A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell」を参照）。
【０００３】
磁気ランダムアクセスメモリは、ＴＭＲ素子により“１”，“０”−情報を記憶する。ＴＭＲ素子は、２つの磁性層（強磁性層）により絶縁層（トンネルバリア）を挟んだ構造を有する。ＴＭＲ素子に記憶される情報は、２つの磁性層のスピンの向きが平行か又は反平行かによって判断される。
【０００４】
ここで、平行とは、２つの磁性層のスピンの向きが同じであることを意味し、反平行とは、２つの磁性層のスピンの向きが逆向きであることを意味する。
【０００５】
通常、ＴＭＲ素子を構成する２つの磁性層のうちの一つは、スピンの向きが固定される固定層となるため、“１”，“０”−情報をＴＭＲ素子に記憶させる場合には、書き込み情報に応じて、これら２つの磁性層のうちの他の一つ（自由層）のスピンの向きを変えてやればよい。
【０００６】
ところで、近年では、種々のデバイス構造又は回路構造のＭＲＡＭが提案されており、そのうちの一つに、一つのスイッチング素子（選択トランジスタ）に複数のＴＭＲ素子を接続したデバイス構造が知られている。この構造は、セルの高密度化や読み出しマージンの向上を図るうえで有利である。
【０００７】
例えば、特願２０００−２９６０８２（平成１２年９月２８日出願）は、上部配線と下部配線の間に複数のＴＭＲ素子を並列に接続したセル構造を提案する。このセル構造では、図９及び図１０に示すように、複数のＴＭＲ素子１０が基板上に複数段（本例では、３段）に積み上げられる。また、各段においては、上部配線１１と下部配線１２の間に複数のＴＭＲ素子１０が並列に接続される。
【０００８】
上部配線１１は、Ｘ方向に延び、その一端は、選択トランジスタ１４に接続される。下部配線１２も、Ｘ方向に延び、その一端は、センスアンプ（Ｓ／Ａ）１５などの周辺回路に接続される。本例では、読み出し電流は、上部配線１１、ＴＭＲ素子１０、下部配線１２という経路、即ち、Ｘ方向に沿って流れる。書き込み配線１３は、ＴＭＲ素子１０に隣接して配置され、Ｙ方向に延びている。
【０００９】
図１１及び図１２のセル構造は、図９及び図１０の下部配線と書き込み配線を一体化した例である。
【００１０】
下部配線１２は、Ｙ方向に延び、その一端は、センスアンプ（Ｓ／Ａ）に接続される。書き込み時には、下部配線１２は、書き込み配線として機能する。読み出し時には、下部配線１２は、読み出し配線として機能する。読み出し電流は、まず、上部配線（Ｘ方向）１１に流れ、この後、ＴＭＲ素子１０を経由して下部配線（Ｙ方向）１２に流れる。
【００１１】
【発明が解決しようとする課題】
磁気ランダムアクセスメモリのセルの基本構造は、１つのＴＭＲ素子に１つのスイッチング素子（選択トランジスタ）を対応させた１セル−１トランジスタ構造である。しかし、ＴＭＲ素子を複数段に積み重ねたデバイス構造では、１つのＴＭＲ素子に１つのスイッチング素子を対応させると、スイッチング素子数が多くなり、セルの高密度化に不利となる。
【００１２】
そこで、ＴＭＲ素子１０を複数段に積み重ねたデバイス構造の場合、１つのＴＭＲ素子に１つのスイッチング素子を対応させなくても、読み出し動作や書き込み動作を行うことができるようなデバイス構造が採用される。
【００１３】
例えば、図９乃至図１２に示すデバイス構造では、ＴＭＲ素子１０のアレイの各段において、上部配線１０と下部配線１２との間に複数のＴＭＲ素子１０を接続する。そして、例えば、上部配線１１の一端に選択トランジスタ１４を接続し、下部配線１２の一端にセンスアンプ（Ｓ／Ａ）１５を接続する。
【００１４】
しかし、この場合、図９及び図１０の例では、ＴＭＲ素子１０のアレイの各段に、上部配線（書き込み配線兼読み出し配線）１１、下部配線（読み出し配線）１２及び書き込み配線１３の合計３本の配線を配置しなければならず、また、図１１及び図１２の例では、ＴＭＲ素子１０のアレイの各段に、上部配線（書き込み配線兼読み出し配線）１１及び下部配線（書き込み配線兼読み出し配線）１２の合計２本の配線を配置しなければならない。
【００１５】
そして、基板上に複数段に積み重ねられたＴＭＲ素子のアレイ内に、このような書き込み配線や読み出し配線（電流パス配線）を配置する場合、ＴＭＲ素子の積み重ね段数が多くなるに従い、デバイス構造が複雑になり、以下のような問題が発生する。
【００１６】
▲１▼ ＴＭＲ素子の特性は、それが配置される面（下地膜）の平坦度に大きな影響を受ける。この平坦度は、ＴＭＲ素子の積み重ね段数が多くなればなるほど悪化するため、ＴＭＲ素子の積み重ね段数の増加に従い、ＴＭＲ素子の特性の劣化が生じる。
【００１７】
▲２▼ ３本又はそれ以上の配線を用いてＴＭＲ素子に対するデータの書き込み／読み出しを行う場合（例えば、図９及び図１０）、１本の読み出し線と１本の書き込み線は、互いに絶縁されていなければならず、かつ、その１本の読み出し線は、ＴＭＲ素子に接触していなければならない。つまり、１本の書き込み線は、ＴＭＲ素子から、その１本の読み出し線の厚さ分だけ、余分に離れてしまう。
【００１８】
ところで、書き込み線に流す電流により発生させる磁界の強さは、距離の二乗に反比例することは周知の事実である。従って、上述のように、３本又はそれ以上の配線を用いる場合、１本の書き込み配線とＴＭＲ素子との距離が大きくなり、そのばらつきも大きくなる。つまり、その１本の書き込み配線に流す電流によりＴＭＲ素子に与える磁界のばらつきが大きくなり、書き込みに必要な磁界対して、十分なマージンを確保しなければならなくなる。
【００１９】
▲３▼ ＴＭＲ素子のアレイの各段に配置される配線のそれぞれの端部には、トランジスタが接続される。また、これらの配線は、ＴＭＲ素子のアレイ上においてＸ方向又はＹ方向に延びている。このため、これら配線に接続されるトランジスタは、アレイの端部のエリア（又はアレイの周辺部）に集中して配置されることになる（図１３）。
【００２０】
一方、ＴＭＲ素子に対するデータの書き込み／読み出し動作においては、ＴＭＲ素子の特性に起因し、大電流が必要になることが知られている。このため、これら配線に接続されるトランジスタのサイズ（又はピッチ）は、必然的に大きくなる。
【００２１】
従って、ＴＭＲ素子の積み重ね段数が増加すると、これに比例して、１ロウ又は１カラム内に設けなければならないトランジスタ数が増加し、アレイの周辺部に全てのトランジスタを配置できなくなったり、ＴＭＲ素子のピッチがトランジスタのピッチに影響を受け、ＴＭＲ素子の高集積化を図ることができなくなる。
【００２２】
本発明の目的は、ＴＭＲ素子のアレイ内に配置される配線のレイアウトを工夫することにより、ＴＭＲ素子の積み重ね段数が増加しても、下地膜の平坦度を悪化させないこと（ＴＭＲ素子の特性の劣化を生じさせないこと）、アレイ内の配線のレイアウトの自由度を向上させ、ＴＭＲ素子に与える磁界のばらつきをなくすこと、アレイの直下にもトランジスタを配置できるようにし、アレイの周辺部にトランジスタが密集するのを防止することにある。
【００２３】
【課題を解決するための手段】
本発明の磁気ランダムアクセスメモリは、複数段に積み重ねられた複数のＴＭＲ素子を有するアレイと、前記アレイ内にそれぞれ異なる目的で配置される複数の配線とを備え、前記複数の配線のうちの１つは、前記複数のＴＭＲ素子が積み重ねられる方向に延びている。
【００２４】
前記複数のＴＭＲ素子が積み重ねられる方向に延びる配線は、データ書き込み時に磁界を発生させること、及び、データ読み出し時に読み出し電流を流すことの少なくとも１つを目的とする配線である。
【００２５】
前記複数のＴＭＲ素子が積み重ねられる方向に延びる配線は、前記ＴＭＲ素子から電気的に分離されている。
【００２６】
前記ＴＭＲ素子のアレイの各段において、前記複数のＴＭＲ素子が積み重ねられる方向に延びる配線は、２つのＴＭＲ素子に共有されている。
【００２７】
前記アレイ内にそれぞれ異なる目的で配置される複数の配線は、前記複数のＴＭＲ素子が積み重ねられる方向に延びる第１配線と、前記ＴＭＲ素子のアレイの各段に配置され、前記第１配線に直交する第２配線とを含む。
【００２８】
さらに、前記アレイ内にそれぞれ異なる目的で配置される複数の配線は、前記第１配線及び前記第２配線にそれぞれ直交する第３配線を含む。
【００２９】
前記複数のＴＭＲ素子が積み重ねられる方向に延びる配線は、前記ＴＭＲ素子のアレイの直下に配置されるスイッチング素子に接続される。前記スイッチング素子は、ＭＯＳトランジスタである。
【００３０】
前記複数のＴＭＲ素子が積み重ねられる方向に延びる配線は、前記ＴＭＲ素子のアレイの段数と同じ数の複数の部分から構成されている。
【００３１】
【発明の実施の形態】
以下、図面を参照しながら、本発明の磁気ランダムアクセスメモリについて詳細に説明する。
【００３２】
本発明は、ＴＭＲ素子が複数段に積み重ねられたアレイ構造を有する磁気ランダムアクセスメモリに適用される。
【００３３】
本発明の磁気ランダムアクセスメモリの特徴は、データの書き込み／読み出しに使用する複数本の配線を、三次元的に配置されたＴＭＲ素子のアレイ内に、三次元的に配置した点に特徴を有する。
【００３４】
即ち、従来では、データの書き込み／読み出しに使用する配線の全てが、Ｘ方向又はＹ方向に延びていた。これに対し、本発明の磁気ランダムアクセスメモリでは、ＴＭＲ素子が複数段に積み重ねられる方向をＺ軸方向とし、各段においてＴＭＲ素子がＸ−Ｙ軸方向にアレイを構成しているとした場合に、データの書き込み／読み出しに使用する複数本の配線のうちの少なくとも１本を、Ｚ軸方向に延ばしている。
【００３５】
このように、データの書き込み／読み出しに使用する配線を三次元的に配置することにより、Ｚ軸方向に延びる配線は、例えば、コンタクトプロセスで形成できるため、Ｚ軸方向に積み重ねるＸ−Ｙ軸方向に延びる配線の数を減らすことができ、ＴＭＲ素子の積み重ね段数が増えても、下地膜の平坦度の向上、ＴＭＲ素子の特性の向上を実現できる。
【００３６】
また、データの書き込み／読み出しに使用する配線を三次元的に配置すれば、アレイ内の配線のレイアウトの自由度が増し、例えば、２本の書き込み配線をＴＭＲ素子の近傍に配置することができ、ＴＭＲ素子に与える磁界のばらつきを抑えることができる。
【００３７】
さらに、Ｚ軸方向に延びた配線については、その一端は、ＴＭＲ素子のアレイの直下に存在することになる。従って、その配線に接続されるトランジスタを容易にアレイの直下に形成することができ、アレイの周辺部にトランジスタが集中することがなくなる。
【００３８】
［第１実施の形態］
図１は、本発明の第１実施の形態に関わる磁気ランダムアクセスメモリのセルアレイ部のレイアウトの概要を示している。
【００３９】
半導体基板上には、複数のＴＭＲ素子１０が複数段（本例では、３段）に積み重ねられている。また、各段においては、ＴＭＲ素子１０は、Ｘ−Ｙ平面内においてアレイを構成している。
【００４０】
上部配線１１は、読み出し配線として機能し、Ｘ方向に延びている。上部配線１１は、例えば、ＴＭＲ素子１０の自由層に接触している。下部配線１２は、読み出し配線及び書き込み配線として機能し、Ｙ方向に延びている。下部配線１２は、例えば、ＴＭＲ素子１０の固定層に接触している。また、例えば、上部配線１１の一端には、選択トランジスタが接続され、下部配線１２の一端には、センスアンプ（Ｓ／Ａ）が接続される。
【００４１】
書き込み配線１３は、Ｚ軸方向に延び、Ｚ軸方向に積み重ねられている複数のＴＭＲ素子１０の近傍に配置される。ＴＭＲ素子１０に書き込むデータ（自由層の磁化の向き）は、下部配線１２に流れるＹ軸方向に流れる電流により発生する磁界と書き込み配線１３に流れるＺ軸方向に流れる電流により発生する磁界との合成磁界により決定される。
【００４２】
書き込み配線１３の基板側の一端には、選択トランジスタ（例えば、ＭＯＳトランジスタ）１４が接続される。この選択トランジスタ１４は、ＴＭＲ素子１０のアレイの直下に配置される。
【００４３】
このようなデバイス構造によれば、データの書き込み／読み出しに使用する複数本の配線のうちの少なくとも１本（本例では、書き込み配線１３）を、Ｚ軸方向に延ばしている。
【００４４】
例えば、３本の配線を用いて書き込み／読み出しを実行する場合を考えると、従来では、この３本の配線の全てがＸ軸方向又はＹ軸方向に延びていたため、ＴＭＲ素子のアレイの１段当たり、少なくとも３回の多層配線プロセスが必要であった。これに対し、本発明では、Ｚ軸方向に延びる配線については、コンタクトプロセスで形成できるため、ＴＭＲ素子のアレイの１段当たりの多層配線プロセスの数を減らすことができる。
【００４５】
これにより、ＴＭＲ素子の積み重ね段数が増えても、下地膜の平坦度の向上、ＴＭＲ素子の特性の向上を実現できる。
【００４６】
また、データの書き込み／読み出しに使用する配線を三次元的に配置すれば、アレイ内の配線のレイアウトの自由度が増す。
【００４７】
例えば、３本の配線を用いて書き込み／読み出しを実行する場合を考えると、従来では、書き込み専用の配線とＴＭＲ素子の間には、読み出し線が配置される構造となり、書き込み専用の配線とＴＭＲ素子の距離が大きくなっていた。これに対し、本発明では、例えば、書き込み専用の配線をＺ軸方向に延ばすことにより、この書き込み専用の配線をＴＭＲ素子の近傍に配置することができ、ＴＭＲ素子に与える磁界のばらつきを抑えることができる。
【００４８】
さらに、Ｚ軸方向に延びた書き込み配線については、その一端は、ＴＭＲ素子のアレイの直下に存在することになる。従って、その配線に接続されるトランジスタを容易にアレイの直下に形成することができ、アレイの周辺部におけるトランジスタの密集を緩和することができる。
【００４９】
なお、本実施の形態では、ＴＭＲ素子のアレイ内に３種類の配線を配置し、各配線は、互いに直交し、かつ、互いに異なる方向に延びるようなデバイス構造としている。このようにすれば、各配線に接続されるトランジスタを基板上に分散配置できるからである。
【００５０】
但し、本発明では、Ｚ方向に延びる配線が少なくとも１本存在していれば足り、それ以外の配線が複数本存在する場合には、それらについては、同一方向に延びていても、又は、異なる方向に延びていても、どちらでも構わない。
【００５１】
［第２実施の形態］
上述の第１実施の形態では、ＴＭＲ素子のアレイ内に３種類の配線が配置された場合を示したが、本発明は、書き込み／読み出し配線としての機能を有する２種類の配線のみをＴＭＲ素子のアレイ内に配置する場合にも適用できる。
【００５２】
図２は、本発明の第２実施の形態に関わる磁気ランダムアクセスメモリのセルアレイ部のレイアウトの概要を示している。
【００５３】
半導体基板上には、複数のＴＭＲ素子１０が複数段（本例では、３段）に積み重ねられている。また、各段においては、ＴＭＲ素子１０は、Ｘ−Ｙ平面内においてアレイを構成している。
【００５４】
ＴＭＲ素子１０上には、導電膜パターン１１Ａが形成される。書き込み配線及び読み出し配線（電流パス配線）として機能する配線１３は、Ｚ軸方向に延び、Ｚ軸方向に積み重ねられている複数のＴＭＲ素子１０の近傍に配置される。また、配線１３は、Ｚ軸方向に積み重ねられている複数のＴＭＲ素子１０の導電パターン１１Ａに接続される。
【００５５】
配線１３の基板側の一端には、選択トランジスタ（例えば、ＭＯＳトランジスタ）１４が接続される。この選択トランジスタ１４は、ＴＭＲ素子１０のアレイの直下に配置される。
【００５６】
下部配線１２は、書き込み配線及び読み出し配線（電流パス配線）として機能し、Ｙ方向に延びている。下部配線１２は、例えば、ＴＭＲ素子１０の固定層に接触している。また、例えば、下部配線１２の一端には、センスアンプ（Ｓ／Ａ）が接続される。
【００５７】
ＴＭＲ素子１０に書き込むデータ（自由層の磁化の向き）は、下部配線１２に流れるＹ軸方向に流れる電流により発生する磁界と配線１３に流れるＺ軸方向に流れる電流により発生する磁界との合成磁界により決定される。
【００５８】
このようなデバイス構造によれば、データの書き込み／読み出しに使用する複数本の配線のうちの少なくとも１本（本例では、配線１３）を、Ｚ軸方向に延ばしている。Ｚ軸方向に延びる配線については、コンタクトプロセスで形成できるため、ＴＭＲ素子のアレイの１段当たりの多層配線プロセスの数を減らすことができる。
【００５９】
本実施の形態では、ＴＭＲ素子のアレイの各段において、Ｘ方向又はＹ方向に延びる配線は、１本のみであるため、上述の第１実施の形態に比べて、さらに、下地膜の平坦度の向上、ＴＭＲ素子の特性の向上を実現できる。
【００６０】
また、データの書き込み／読み出しに使用する配線を三次元的に配置することにより、アレイ内の配線のレイアウトの自由度が増し、また、ＴＭＲ素子に与える磁界のばらつきを抑えることができる。
【００６１】
さらに、Ｚ軸方向に延びた書き込み配線については、その一端は、ＴＭＲ素子のアレイの直下に配置される。つまり、その配線に接続されるトランジスタは、ＴＭＲ素子のアレイの直下に配置されることになり、アレイの周辺部におけるトランジスタの密集を緩和することができる。
【００６２】
［第３実施の形態］
本実施の形態は、上述の第１実施の形態の磁気ランダムアクセスメモリの変形例である。
【００６３】
上述の第１実施の形態では、ＴＭＲ素子のアレイの１つの段内においては、１つのＴＭＲ素子に対して１本の書き込み配線が対応していたが、本実施の形態では、ＴＭＲ素子のアレイの１つの段内においては、Ｘ方向に隣接する２つのＴＭＲ素子に対して１本の書き込み配線を対応させるようにしている。つまり、ＴＭＲ素子のアレイの１つの段内においては、１本の書き込み配線は、２つのＴＭＲ素子に挟まれている。
【００６４】
このような構成にすることで、Ｚ軸方向に延びる書き込み配線の本数を、上述の第１実施の形態で必要な本数の半分に減らすことができ、その分だけ、ＴＭＲ素子の高密度化を実現できる。
【００６５】
図３は、本発明の第３実施の形態に関わる磁気ランダムアクセスメモリのセルアレイ部のレイアウトの概要を示している。
【００６６】
半導体基板上には、複数のＴＭＲ素子１０が複数段（本例では、３段）に積み重ねられている。また、各段においては、ＴＭＲ素子１０は、Ｘ−Ｙ平面内においてアレイを構成している。
【００６７】
上部配線１１は、読み出し配線として機能し、Ｘ方向に延びている。上部配線１１は、例えば、ＴＭＲ素子１０の自由層に接触している。下部配線１２は、読み出し配線及び書き込み配線として機能し、Ｙ方向に延びている。下部配線１２は、例えば、ＴＭＲ素子１０の固定層に接触している。また、例えば、上部配線１１の一端には、選択トランジスタが接続され、下部配線１２の一端には、センスアンプ（Ｓ／Ａ）が接続される。
【００６８】
書き込み配線１３は、Ｚ軸方向に延び、Ｚ軸方向に積み重ねられている複数のＴＭＲ素子１０の近傍に配置される。
【００６９】
さらに、本実施の形態では、ＴＭＲ素子１０のアレイの１つの段内においては、Ｘ方向に隣接する２つのＴＭＲ素子に対して１本の書き込み配線１３を対応させている。つまり、ＴＭＲ素子のアレイの１つの段内においては、１本の書き込み配線１３は、２つのＴＭＲ素子に挟まれている。
【００７０】
このような構成にすることで、Ｚ軸方向に延びる書き込み配線１３の本数を減らすことができ、その分だけ、ＴＭＲ素子の高密度化を実現できる。
【００７１】
書き込み配線１３の基板側の一端には、選択トランジスタ（例えば、ＭＯＳトランジスタ）１４が接続される。この選択トランジスタ１４は、ＴＭＲ素子１０のアレイの直下に配置される。
【００７２】
ＴＭＲ素子１０に書き込むデータ（自由層の磁化の向き）は、下部配線１２に流れるＹ軸方向に流れる電流により発生する磁界と書き込み配線１３に流れるＺ軸方向に流れる電流により発生する磁界との合成磁界により決定される。
【００７３】
ここで、本実施の形態では、書き込み配線１３に一方向に向かう電流を流す場合、図６に示すように、ＴＭＲ素子１０のアレイの１つの段内においては、書き込み配線１３の左側に存在するＴＭＲ素子に与えられる磁界の向きａ１と、その右側に存在するＴＭＲ素子に与えられる磁界の向きａ２は、互いに逆となる。
【００７４】
従って、同一の書き込み動作に対して、書き込み配線１３の左右に存在する２つのＴＭＲ素子の磁化状態は、互いに異なるものとなる。
【００７５】
つまり、この場合に、２つのＴＭＲ素子に記憶されたデータが同じであるとすると、書き込み配線１３の左側のＴＭＲ素子に記憶されたデータを読み出す場合の“１”／“０”判定の条件と、書き込み配線１３の右側のＴＭＲ素子に記憶されたデータを読み出す場合の“１”／“０”判定の条件とを、互いに逆にする必要がある。
【００７６】
このようなデバイス構造によれば、データの書き込み／読み出しに使用する複数本の配線のうちの少なくとも１本（本例では、書き込み配線１３）を、Ｚ軸方向に延ばしている。つまり、Ｚ軸方向に延びる配線については、コンタクトプロセスで形成できるため、ＴＭＲ素子のアレイの１段当たりの多層配線プロセスの数を減らすことができる。
【００７７】
これにより、ＴＭＲ素子の積み重ね段数が増えても、下地膜の平坦度の向上、ＴＭＲ素子の特性の向上を実現できる。
【００７８】
また、データの書き込み／読み出しに使用する配線を三次元的に配置することにより、アレイ内の配線のレイアウトの自由度を増すことができる。また、例えば、書き込み専用の配線をＺ軸方向に延ばすことにより、この書き込み専用の配線をＴＭＲ素子の近傍に配置することができ、ＴＭＲ素子に与える磁界のばらつきを抑えることができる。
【００７９】
さらに、Ｚ軸方向に延びた書き込み配線については、その一端は、ＴＭＲ素子のアレイの直下に存在することになる。従って、その配線に接続されるトランジスタを容易にアレイの直下に形成することができ、アレイの周辺部におけるトランジスタの密集を緩和することができる。
【００８０】
また、本実施の形態では、ＴＭＲ素子のアレイの１つの段内においては、Ｘ方向に隣接する２つのＴＭＲ素子に対して１本の書き込み配線を対応させている。つまり、ＴＭＲ素子のアレイの１つの段内においては、１本の書き込み配線は、２つのＴＭＲ素子に挟まれている。このような構成にすることで、Ｚ軸方向に延びる書き込み配線の本数を減らすことができ、その分だけ、ＴＭＲ素子の高密度化を実現できる。
【００８１】
なお、本実施の形態では、ＴＭＲ素子のアレイ内に３種類の配線を配置し、各配線は、互いに直交し、かつ、互いに異なる方向に延びるようなデバイス構造としている。このようにすれば、各配線に接続されるトランジスタを基板上に分散配置できるからである。
【００８２】
但し、本発明では、Ｚ方向に延びる配線が少なくとも１本存在していれば足り、それ以外の配線が複数本存在する場合には、それらについては、同一方向に延びていても、又は、異なる方向に延びていても、どちらでも構わない。
【００８３】
［第４実施の形態］
上述の第３実施の形態では、ＴＭＲ素子のアレイ内に３種類の配線を配置した場合の磁気ランダムアクセスメモリを示した。本実施の形態では、書き込み／読み出し配線としての機能を有する２種類の配線のみをＴＭＲ素子のアレイ内に配置した磁気ランダムアクセスメモリについて説明する。
【００８４】
図４は、本発明の第４実施の形態に関わる磁気ランダムアクセスメモリのセルアレイ部のレイアウトの概要を示している。
【００８５】
半導体基板上には、複数のＴＭＲ素子１０が複数段（本例では、簡単のため、１段のみ示す）に積み重ねられている。また、各段においては、ＴＭＲ素子１０は、Ｘ−Ｙ平面内においてアレイを構成している。
【００８６】
ＴＭＲ素子１０上には、導電膜パターン１１Ａが形成される。書き込み配線及び読み出し配線（電流パス配線）として機能する配線１３は、Ｚ軸方向に延び、Ｚ軸方向に積み重ねられている複数のＴＭＲ素子１０の近傍に配置される。また、配線１３は、Ｚ軸方向に積み重ねられている複数のＴＭＲ素子１０の導電パターン１１Ａに接続される。
【００８７】
さらに、本実施の形態では、ＴＭＲ素子１０のアレイの１つの段内においては、Ｘ方向に隣接する２つのＴＭＲ素子に対して１本の書き込み配線１３を対応させている。つまり、ＴＭＲ素子のアレイの１つの段内においては、１本の書き込み配線１３は、２つのＴＭＲ素子に挟まれている。
【００８８】
このような構成にすることで、Ｚ軸方向に延びる書き込み配線１３の本数を減らすことができ、その分だけ、ＴＭＲ素子の高密度化を実現できる。
【００８９】
配線１３の基板側の一端には、選択トランジスタ（例えば、ＭＯＳトランジスタ）１４が接続される。この選択トランジスタ１４は、ＴＭＲ素子１０のアレイの直下に配置される。
【００９０】
下部配線１２は、書き込み配線及び読み出し配線（電流パス配線）として機能し、Ｙ方向に延びている。下部配線１２は、例えば、ＴＭＲ素子１０の固定層に接触している。また、例えば、下部配線１２の一端には、センスアンプ（Ｓ／Ａ）が接続される。
【００９１】
ＴＭＲ素子１０に書き込むデータ（自由層の磁化の向き）は、下部配線１２に流れるＹ軸方向に流れる電流により発生する磁界と配線１３に流れるＺ軸方向に流れる電流により発生する磁界との合成磁界により決定される。
【００９２】
このようなデバイス構造によれば、データの書き込み／読み出しに使用する複数本の配線のうちの少なくとも１本（本例では、配線１３）を、Ｚ軸方向に延ばしている。Ｚ軸方向に延びる配線については、コンタクトプロセスで形成できるため、ＴＭＲ素子のアレイの１段当たりの多層配線プロセスの数を減らすことができる。
【００９３】
本実施の形態では、ＴＭＲ素子のアレイの各段において、Ｘ方向又はＹ方向に延びる配線は、１本のみであるため、上述の第３実施の形態に比べて、さらに、下地膜の平坦度の向上、ＴＭＲ素子の特性の向上を実現できる。
【００９４】
また、データの書き込み／読み出しに使用する配線を三次元的に配置することにより、アレイ内の配線のレイアウトの自由度が増し、また、ＴＭＲ素子に与える磁界のばらつきを抑えることができる。
【００９５】
さらに、Ｚ軸方向に延びた書き込み配線については、その一端は、ＴＭＲ素子のアレイの直下に配置される。つまり、その配線に接続されるトランジスタは、ＴＭＲ素子のアレイの直下に配置されることになり、アレイの周辺部におけるトランジスタの密集を緩和することができる。
【００９６】
また、本実施の形態では、ＴＭＲ素子のアレイの１つの段内においては、Ｘ方向に隣接する２つのＴＭＲ素子に対して１本の書き込み配線を対応させている。つまり、ＴＭＲ素子のアレイの１つの段内においては、１本の書き込み配線は、２つのＴＭＲ素子に挟まれている。このような構成にすることで、Ｚ軸方向に延びる書き込み配線の本数を減らすことができ、その分だけ、ＴＭＲ素子の高密度化を実現できる。
【００９７】
［第５実施の形態］
上述の第１乃至第４実施の形態では、書き込み専用の配線、又は、書き込み／読み出し配線として機能する配線を、Ｚ軸方向に延ばした場合の例について説明した。しかし、本発明は、ＴＭＲ素子のアレイ内に配置される複数種類の配線の少なくとも１つをＺ軸方向に延ばす点に特徴を有するものである。
【００９８】
そこで、本実施の形態では、読み出し専用の配線をＺ軸方向に延ばした場合の例について説明する。
【００９９】
図５は、本発明の第５実施の形態に関わる磁気ランダムアクセスメモリのセルアレイ部のレイアウトの概要を示している。
【０１００】
半導体基板上には、複数のＴＭＲ素子１０が複数段（本例では、簡単のため、１段のみ示す）に積み重ねられている。また、各段においては、ＴＭＲ素子１０は、Ｘ−Ｙ平面内においてアレイを構成している。
【０１０１】
ＴＭＲ素子１０上には、導電膜パターン１１Ａが形成される。読み出し専用配線（電流パス配線）１１は、Ｚ軸方向に延び、Ｚ軸方向に積み重ねられている複数のＴＭＲ素子１０の近傍に配置される。また、読み出し専用配線１１は、Ｚ軸方向に積み重ねられている複数のＴＭＲ素子１０の導電膜パターン１１Ａに共通に接続される。
【０１０２】
さらに、本実施の形態では、ＴＭＲ素子１０のアレイの１つの段内においては、Ｘ方向に隣接する２つのＴＭＲ素子に対して１つの読み出し専用配線１１を対応させている。つまり、ＴＭＲ素子のアレイの１つの段内においては、１つの読み出し専用配線１１は、２つのＴＭＲ素子に挟まれている。
【０１０３】
このような構成にすることで、Ｚ軸方向に延びる読み出し専用配線１１の本数を減らすことができ、その分だけ、ＴＭＲ素子の高密度化を実現できる。
【０１０４】
読み出し専用配線１１の基板側の一端には、選択トランジスタ（例えば、ＭＯＳトランジスタ）１４が接続される。この選択トランジスタ１４は、ＴＭＲ素子１０のアレイの直下に配置される。
【０１０５】
ＴＭＲ素子１０の上方には、ＴＭＲ素子１０に近接しているが、接触していない書き込み専用配線１３が配置されている。書き込み専用配線１３は、Ｘ方向に延びている。書き込み専用配線１３の一端又は両端には、選択トランジスタが接続される。
【０１０６】
下部配線１２は、読み出し配線及び書き込み配線として機能し、Ｙ方向に延びている。下部配線１２は、例えば、ＴＭＲ素子１０の固定層に接触している。また、下部配線１２の一端には、センスアンプ（Ｓ／Ａ）が接続される。
【０１０７】
ＴＭＲ素子１０に書き込むデータ（自由層の磁化の向き）は、下部配線１２に流れるＹ軸方向に流れる電流により発生する磁界と書き込み配線１３に流れるＸ軸方向に流れる電流により発生する磁界との合成磁界により決定される。
【０１０８】
このようなデバイス構造によれば、データの書き込み／読み出しに使用する複数本の配線のうちの少なくとも１本（本例では、読み出し専用配線１１）を、Ｚ軸方向に延ばしている。つまり、Ｚ軸方向に延びる配線については、コンタクトプロセスで形成できるため、ＴＭＲ素子のアレイの１段当たりの多層配線プロセスの数を減らすことができる。
【０１０９】
これにより、ＴＭＲ素子の積み重ね段数が増えても、下地膜の平坦度の向上、ＴＭＲ素子の特性の向上を実現できる。
【０１１０】
また、データの書き込み／読み出しに使用する配線を三次元的に配置することにより、アレイ内の配線のレイアウトの自由度を増すことができる。また、例えば、読み出し専用の配線をＺ軸方向に延ばすことにより、Ｘ方向に延びる書き込み専用の配線をＴＭＲ素子の直上かつ近傍に配置することができ、ＴＭＲ素子に与える磁界のばらつきを抑えることができる。
【０１１１】
さらに、Ｚ軸方向に延びた読み出し専用配線については、その一端は、ＴＭＲ素子のアレイの直下に存在することになる。従って、その配線に接続されるトランジスタを容易にアレイの直下に形成することができ、アレイの周辺部におけるトランジスタの密集を緩和することができる。
【０１１２】
また、本実施の形態では、ＴＭＲ素子のアレイの１つの段内においては、Ｘ方向に隣接する２つのＴＭＲ素子に対して１つの読み出し専用配線を対応させている。つまり、ＴＭＲ素子のアレイの１つの段内においては、１つの読み出し専用配線は、２つのＴＭＲ素子に挟まれている。このような構成にすることで、Ｚ軸方向に延びる読み出し専用配線の本数を減らすことができ、その分だけ、ＴＭＲ素子の高密度化を実現できる。
【０１１３】
［第６実施の形態］
上述の第１乃至第５実施の形態においては、Ｚ軸方向に延びる配線は、コンタクトプロセスにより形成できることを説明した。しかし、ＴＭＲ素子の積み重ね段数が非常に多くなると、コンタクトホールを１回のエッチング工程で形成することが難しくなる。
【０１１４】
そこで、本実施の形態では、Ｚ軸方向に延びる配線を１度に形成するのではなく、複数回に分けて形成する技術を提案する。
【０１１５】
図７では、複数段に積み重ねられたＴＭＲ素子のアレイ構造に関して、１段ごとに、ＴＭＲ素子及びＸ軸方向又はＹ軸方向に延びる配線を形成すると共に、Ｚ軸方向に延びる配線も形成することを提案する。この場合、Ｚ軸方向に延びる配線は、複数の部分１−１，１−２，１−３，１−４の集合から構成される。
【０１１６】
図８の例は、図７の技術を改良したものである。
【０１１７】
図７の例では、Ｚ軸方向に延びる配線の各部分１−１，１−２，１−３，１−４にアライメントのずれが生じた場合に、断線や配線抵抗の増大などの問題が生じる。そこで、本例では、複数段に積み重ねられたＴＭＲ素子のアレイ構造に関して、１段ごとに、Ｚ軸方向に延びる配線を形成すると共に、その上に、アライメントのずれを考慮して、中間層２−１，２−２，２−３を形成する。これにより、Ｚ軸方向に延びる配線の各部分１−１，１−２，１−３，１−４にアライメントのずれが生じても、断線や配線抵抗の増大などの問題が生じない。
【０１１８】
［その他］
上述の第１乃至第５実施の形態において、ＴＭＲ素子のアレイ内の配線に接続されるトランジスタは、ＭＯＳトランジスタが一般的であるが、バイポーラトランジスタやダイオードなどであってもよい。
【０１１９】
本発明は、ＴＭＲ素子が複数段に積み重ねられたセルアレイ構造を有する磁気ランダムアクセスメモリであれば、如何なる構造のものにも適用可能である。
【０１２０】
【発明の効果】
以上、説明したように、本発明の磁気ランダムアクセスメモリによれば、ＴＭＲ素子のアレイ内に配置される複数種類の配線のうちの少なくとも１つを縦方向（ＴＭＲ素子の積み重ね方向）に延ばしている。
【０１２１】
その結果、横方向に延びる配線の数を減らすことができ、下地膜の平坦度の悪化を防止し、ＴＭＲ素子の特性の劣化を抑制できるようになる。また、アレイ内の配線のレイアウトの自由度が向上し、ＴＭＲ素子に与える磁界のばらつきが小さくなる。さらに、アレイの直下にトランジスタを配置できるようになるため、アレイの周辺部におけるトランジスタの密集を緩和できる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に関わるメモリのアレイ部を示す図。
【図２】本発明の第２実施の形態に関わるメモリのアレイ部を示す図。
【図３】本発明の第３実施の形態に関わるメモリのアレイ部を示す図。
【図４】本発明の第４実施の形態に関わるメモリのアレイ部を示す図。
【図５】本発明の第５実施の形態に関わるメモリのアレイ部を示す図。
【図６】図３の書き込み配線と２つのＴＭＲ素子の関係を示す図。
【図７】本発明の第６実施の形態に関わるＺ軸方向に延びる配線を示す図。
【図８】本発明の第６実施の形態に関わるＺ軸方向に延びる配線を示す図。
【図９】従来のメモリのアレイ部を示す図。
【図１０】従来のメモリのアレイ部を示す図。
【図１１】従来のメモリのアレイ部を示す図。
【図１２】従来のメモリのアレイ部を示す図。
【図１３】従来のメモリのアレイ部を示す図。
【符号の説明】
１−１，・・・１−４ ：Ｚ方向に延びる配線の部分、
２−１，・・・２−３ ：中間層、
１０ ：ＴＭＲ素子、
１１ ：上部配線、
１１Ａ ：導電膜パターン、
１２ ：下部配線，
１３ ：書き込み配線、
１４ ：スイッチング素子、
１５ ：センスアンプ、
１６ ：ＴＭＲ素子のアレイ、
１７，１８，１９Ａ，１９Ｂ ：ＴＭＲ素子のアレイの端部のエリア。
【発明の属する技術分野】
本発明は、トンネル磁気抵抗（Tunneling Magneto Resistive）効果により“１”，“０”−情報を記憶するＴＭＲ素子を利用してメモリセルを構成した磁気ランダムアクセスメモリ（MRAM: Magnetic Random Access Memory）に関する。
【０００２】
【従来の技術】
近年、新たな原理により情報を記憶するメモリが数多く提案されているが、そのうちの一つに、Roy Scheuerlein et.al.によって提案されたトンネル磁気抵抗(Tunneling Magneto Resistive: 以後、TMRと表記する。) 効果を利用したメモリがある（例えば、ISSCC2000 Technical Digest p.128「A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell」を参照）。
【０００３】
磁気ランダムアクセスメモリは、ＴＭＲ素子により“１”，“０”−情報を記憶する。ＴＭＲ素子は、２つの磁性層（強磁性層）により絶縁層（トンネルバリア）を挟んだ構造を有する。ＴＭＲ素子に記憶される情報は、２つの磁性層のスピンの向きが平行か又は反平行かによって判断される。
【０００４】
ここで、平行とは、２つの磁性層のスピンの向きが同じであることを意味し、反平行とは、２つの磁性層のスピンの向きが逆向きであることを意味する。
【０００５】
通常、ＴＭＲ素子を構成する２つの磁性層のうちの一つは、スピンの向きが固定される固定層となるため、“１”，“０”−情報をＴＭＲ素子に記憶させる場合には、書き込み情報に応じて、これら２つの磁性層のうちの他の一つ（自由層）のスピンの向きを変えてやればよい。
【０００６】
ところで、近年では、種々のデバイス構造又は回路構造のＭＲＡＭが提案されており、そのうちの一つに、一つのスイッチング素子（選択トランジスタ）に複数のＴＭＲ素子を接続したデバイス構造が知られている。この構造は、セルの高密度化や読み出しマージンの向上を図るうえで有利である。
【０００７】
例えば、特願２０００−２９６０８２（平成１２年９月２８日出願）は、上部配線と下部配線の間に複数のＴＭＲ素子を並列に接続したセル構造を提案する。このセル構造では、図９及び図１０に示すように、複数のＴＭＲ素子１０が基板上に複数段（本例では、３段）に積み上げられる。また、各段においては、上部配線１１と下部配線１２の間に複数のＴＭＲ素子１０が並列に接続される。
【０００８】
上部配線１１は、Ｘ方向に延び、その一端は、選択トランジスタ１４に接続される。下部配線１２も、Ｘ方向に延び、その一端は、センスアンプ（Ｓ／Ａ）１５などの周辺回路に接続される。本例では、読み出し電流は、上部配線１１、ＴＭＲ素子１０、下部配線１２という経路、即ち、Ｘ方向に沿って流れる。書き込み配線１３は、ＴＭＲ素子１０に隣接して配置され、Ｙ方向に延びている。
【０００９】
図１１及び図１２のセル構造は、図９及び図１０の下部配線と書き込み配線を一体化した例である。
【００１０】
下部配線１２は、Ｙ方向に延び、その一端は、センスアンプ（Ｓ／Ａ）に接続される。書き込み時には、下部配線１２は、書き込み配線として機能する。読み出し時には、下部配線１２は、読み出し配線として機能する。読み出し電流は、まず、上部配線（Ｘ方向）１１に流れ、この後、ＴＭＲ素子１０を経由して下部配線（Ｙ方向）１２に流れる。
【００１１】
【発明が解決しようとする課題】
磁気ランダムアクセスメモリのセルの基本構造は、１つのＴＭＲ素子に１つのスイッチング素子（選択トランジスタ）を対応させた１セル−１トランジスタ構造である。しかし、ＴＭＲ素子を複数段に積み重ねたデバイス構造では、１つのＴＭＲ素子に１つのスイッチング素子を対応させると、スイッチング素子数が多くなり、セルの高密度化に不利となる。
【００１２】
そこで、ＴＭＲ素子１０を複数段に積み重ねたデバイス構造の場合、１つのＴＭＲ素子に１つのスイッチング素子を対応させなくても、読み出し動作や書き込み動作を行うことができるようなデバイス構造が採用される。
【００１３】
例えば、図９乃至図１２に示すデバイス構造では、ＴＭＲ素子１０のアレイの各段において、上部配線１０と下部配線１２との間に複数のＴＭＲ素子１０を接続する。そして、例えば、上部配線１１の一端に選択トランジスタ１４を接続し、下部配線１２の一端にセンスアンプ（Ｓ／Ａ）１５を接続する。
【００１４】
しかし、この場合、図９及び図１０の例では、ＴＭＲ素子１０のアレイの各段に、上部配線（書き込み配線兼読み出し配線）１１、下部配線（読み出し配線）１２及び書き込み配線１３の合計３本の配線を配置しなければならず、また、図１１及び図１２の例では、ＴＭＲ素子１０のアレイの各段に、上部配線（書き込み配線兼読み出し配線）１１及び下部配線（書き込み配線兼読み出し配線）１２の合計２本の配線を配置しなければならない。
【００１５】
そして、基板上に複数段に積み重ねられたＴＭＲ素子のアレイ内に、このような書き込み配線や読み出し配線（電流パス配線）を配置する場合、ＴＭＲ素子の積み重ね段数が多くなるに従い、デバイス構造が複雑になり、以下のような問題が発生する。
【００１６】
▲１▼ ＴＭＲ素子の特性は、それが配置される面（下地膜）の平坦度に大きな影響を受ける。この平坦度は、ＴＭＲ素子の積み重ね段数が多くなればなるほど悪化するため、ＴＭＲ素子の積み重ね段数の増加に従い、ＴＭＲ素子の特性の劣化が生じる。
【００１７】
▲２▼ ３本又はそれ以上の配線を用いてＴＭＲ素子に対するデータの書き込み／読み出しを行う場合（例えば、図９及び図１０）、１本の読み出し線と１本の書き込み線は、互いに絶縁されていなければならず、かつ、その１本の読み出し線は、ＴＭＲ素子に接触していなければならない。つまり、１本の書き込み線は、ＴＭＲ素子から、その１本の読み出し線の厚さ分だけ、余分に離れてしまう。
【００１８】
ところで、書き込み線に流す電流により発生させる磁界の強さは、距離の二乗に反比例することは周知の事実である。従って、上述のように、３本又はそれ以上の配線を用いる場合、１本の書き込み配線とＴＭＲ素子との距離が大きくなり、そのばらつきも大きくなる。つまり、その１本の書き込み配線に流す電流によりＴＭＲ素子に与える磁界のばらつきが大きくなり、書き込みに必要な磁界対して、十分なマージンを確保しなければならなくなる。
【００１９】
▲３▼ ＴＭＲ素子のアレイの各段に配置される配線のそれぞれの端部には、トランジスタが接続される。また、これらの配線は、ＴＭＲ素子のアレイ上においてＸ方向又はＹ方向に延びている。このため、これら配線に接続されるトランジスタは、アレイの端部のエリア（又はアレイの周辺部）に集中して配置されることになる（図１３）。
【００２０】
一方、ＴＭＲ素子に対するデータの書き込み／読み出し動作においては、ＴＭＲ素子の特性に起因し、大電流が必要になることが知られている。このため、これら配線に接続されるトランジスタのサイズ（又はピッチ）は、必然的に大きくなる。
【００２１】
従って、ＴＭＲ素子の積み重ね段数が増加すると、これに比例して、１ロウ又は１カラム内に設けなければならないトランジスタ数が増加し、アレイの周辺部に全てのトランジスタを配置できなくなったり、ＴＭＲ素子のピッチがトランジスタのピッチに影響を受け、ＴＭＲ素子の高集積化を図ることができなくなる。
【００２２】
本発明の目的は、ＴＭＲ素子のアレイ内に配置される配線のレイアウトを工夫することにより、ＴＭＲ素子の積み重ね段数が増加しても、下地膜の平坦度を悪化させないこと（ＴＭＲ素子の特性の劣化を生じさせないこと）、アレイ内の配線のレイアウトの自由度を向上させ、ＴＭＲ素子に与える磁界のばらつきをなくすこと、アレイの直下にもトランジスタを配置できるようにし、アレイの周辺部にトランジスタが密集するのを防止することにある。
【００２３】
【課題を解決するための手段】
本発明の磁気ランダムアクセスメモリは、複数段に積み重ねられた複数のＴＭＲ素子を有するアレイと、前記アレイ内にそれぞれ異なる目的で配置される複数の配線とを備え、前記複数の配線のうちの１つは、前記複数のＴＭＲ素子が積み重ねられる方向に延びている。
【００２４】
前記複数のＴＭＲ素子が積み重ねられる方向に延びる配線は、データ書き込み時に磁界を発生させること、及び、データ読み出し時に読み出し電流を流すことの少なくとも１つを目的とする配線である。
【００２５】
前記複数のＴＭＲ素子が積み重ねられる方向に延びる配線は、前記ＴＭＲ素子から電気的に分離されている。
【００２６】
前記ＴＭＲ素子のアレイの各段において、前記複数のＴＭＲ素子が積み重ねられる方向に延びる配線は、２つのＴＭＲ素子に共有されている。
【００２７】
前記アレイ内にそれぞれ異なる目的で配置される複数の配線は、前記複数のＴＭＲ素子が積み重ねられる方向に延びる第１配線と、前記ＴＭＲ素子のアレイの各段に配置され、前記第１配線に直交する第２配線とを含む。
【００２８】
さらに、前記アレイ内にそれぞれ異なる目的で配置される複数の配線は、前記第１配線及び前記第２配線にそれぞれ直交する第３配線を含む。
【００２９】
前記複数のＴＭＲ素子が積み重ねられる方向に延びる配線は、前記ＴＭＲ素子のアレイの直下に配置されるスイッチング素子に接続される。前記スイッチング素子は、ＭＯＳトランジスタである。
【００３０】
前記複数のＴＭＲ素子が積み重ねられる方向に延びる配線は、前記ＴＭＲ素子のアレイの段数と同じ数の複数の部分から構成されている。
【００３１】
【発明の実施の形態】
以下、図面を参照しながら、本発明の磁気ランダムアクセスメモリについて詳細に説明する。
【００３２】
本発明は、ＴＭＲ素子が複数段に積み重ねられたアレイ構造を有する磁気ランダムアクセスメモリに適用される。
【００３３】
本発明の磁気ランダムアクセスメモリの特徴は、データの書き込み／読み出しに使用する複数本の配線を、三次元的に配置されたＴＭＲ素子のアレイ内に、三次元的に配置した点に特徴を有する。
【００３４】
即ち、従来では、データの書き込み／読み出しに使用する配線の全てが、Ｘ方向又はＹ方向に延びていた。これに対し、本発明の磁気ランダムアクセスメモリでは、ＴＭＲ素子が複数段に積み重ねられる方向をＺ軸方向とし、各段においてＴＭＲ素子がＸ−Ｙ軸方向にアレイを構成しているとした場合に、データの書き込み／読み出しに使用する複数本の配線のうちの少なくとも１本を、Ｚ軸方向に延ばしている。
【００３５】
このように、データの書き込み／読み出しに使用する配線を三次元的に配置することにより、Ｚ軸方向に延びる配線は、例えば、コンタクトプロセスで形成できるため、Ｚ軸方向に積み重ねるＸ−Ｙ軸方向に延びる配線の数を減らすことができ、ＴＭＲ素子の積み重ね段数が増えても、下地膜の平坦度の向上、ＴＭＲ素子の特性の向上を実現できる。
【００３６】
また、データの書き込み／読み出しに使用する配線を三次元的に配置すれば、アレイ内の配線のレイアウトの自由度が増し、例えば、２本の書き込み配線をＴＭＲ素子の近傍に配置することができ、ＴＭＲ素子に与える磁界のばらつきを抑えることができる。
【００３７】
さらに、Ｚ軸方向に延びた配線については、その一端は、ＴＭＲ素子のアレイの直下に存在することになる。従って、その配線に接続されるトランジスタを容易にアレイの直下に形成することができ、アレイの周辺部にトランジスタが集中することがなくなる。
【００３８】
［第１実施の形態］
図１は、本発明の第１実施の形態に関わる磁気ランダムアクセスメモリのセルアレイ部のレイアウトの概要を示している。
【００３９】
半導体基板上には、複数のＴＭＲ素子１０が複数段（本例では、３段）に積み重ねられている。また、各段においては、ＴＭＲ素子１０は、Ｘ−Ｙ平面内においてアレイを構成している。
【００４０】
上部配線１１は、読み出し配線として機能し、Ｘ方向に延びている。上部配線１１は、例えば、ＴＭＲ素子１０の自由層に接触している。下部配線１２は、読み出し配線及び書き込み配線として機能し、Ｙ方向に延びている。下部配線１２は、例えば、ＴＭＲ素子１０の固定層に接触している。また、例えば、上部配線１１の一端には、選択トランジスタが接続され、下部配線１２の一端には、センスアンプ（Ｓ／Ａ）が接続される。
【００４１】
書き込み配線１３は、Ｚ軸方向に延び、Ｚ軸方向に積み重ねられている複数のＴＭＲ素子１０の近傍に配置される。ＴＭＲ素子１０に書き込むデータ（自由層の磁化の向き）は、下部配線１２に流れるＹ軸方向に流れる電流により発生する磁界と書き込み配線１３に流れるＺ軸方向に流れる電流により発生する磁界との合成磁界により決定される。
【００４２】
書き込み配線１３の基板側の一端には、選択トランジスタ（例えば、ＭＯＳトランジスタ）１４が接続される。この選択トランジスタ１４は、ＴＭＲ素子１０のアレイの直下に配置される。
【００４３】
このようなデバイス構造によれば、データの書き込み／読み出しに使用する複数本の配線のうちの少なくとも１本（本例では、書き込み配線１３）を、Ｚ軸方向に延ばしている。
【００４４】
例えば、３本の配線を用いて書き込み／読み出しを実行する場合を考えると、従来では、この３本の配線の全てがＸ軸方向又はＹ軸方向に延びていたため、ＴＭＲ素子のアレイの１段当たり、少なくとも３回の多層配線プロセスが必要であった。これに対し、本発明では、Ｚ軸方向に延びる配線については、コンタクトプロセスで形成できるため、ＴＭＲ素子のアレイの１段当たりの多層配線プロセスの数を減らすことができる。
【００４５】
これにより、ＴＭＲ素子の積み重ね段数が増えても、下地膜の平坦度の向上、ＴＭＲ素子の特性の向上を実現できる。
【００４６】
また、データの書き込み／読み出しに使用する配線を三次元的に配置すれば、アレイ内の配線のレイアウトの自由度が増す。
【００４７】
例えば、３本の配線を用いて書き込み／読み出しを実行する場合を考えると、従来では、書き込み専用の配線とＴＭＲ素子の間には、読み出し線が配置される構造となり、書き込み専用の配線とＴＭＲ素子の距離が大きくなっていた。これに対し、本発明では、例えば、書き込み専用の配線をＺ軸方向に延ばすことにより、この書き込み専用の配線をＴＭＲ素子の近傍に配置することができ、ＴＭＲ素子に与える磁界のばらつきを抑えることができる。
【００４８】
さらに、Ｚ軸方向に延びた書き込み配線については、その一端は、ＴＭＲ素子のアレイの直下に存在することになる。従って、その配線に接続されるトランジスタを容易にアレイの直下に形成することができ、アレイの周辺部におけるトランジスタの密集を緩和することができる。
【００４９】
なお、本実施の形態では、ＴＭＲ素子のアレイ内に３種類の配線を配置し、各配線は、互いに直交し、かつ、互いに異なる方向に延びるようなデバイス構造としている。このようにすれば、各配線に接続されるトランジスタを基板上に分散配置できるからである。
【００５０】
但し、本発明では、Ｚ方向に延びる配線が少なくとも１本存在していれば足り、それ以外の配線が複数本存在する場合には、それらについては、同一方向に延びていても、又は、異なる方向に延びていても、どちらでも構わない。
【００５１】
［第２実施の形態］
上述の第１実施の形態では、ＴＭＲ素子のアレイ内に３種類の配線が配置された場合を示したが、本発明は、書き込み／読み出し配線としての機能を有する２種類の配線のみをＴＭＲ素子のアレイ内に配置する場合にも適用できる。
【００５２】
図２は、本発明の第２実施の形態に関わる磁気ランダムアクセスメモリのセルアレイ部のレイアウトの概要を示している。
【００５３】
半導体基板上には、複数のＴＭＲ素子１０が複数段（本例では、３段）に積み重ねられている。また、各段においては、ＴＭＲ素子１０は、Ｘ−Ｙ平面内においてアレイを構成している。
【００５４】
ＴＭＲ素子１０上には、導電膜パターン１１Ａが形成される。書き込み配線及び読み出し配線（電流パス配線）として機能する配線１３は、Ｚ軸方向に延び、Ｚ軸方向に積み重ねられている複数のＴＭＲ素子１０の近傍に配置される。また、配線１３は、Ｚ軸方向に積み重ねられている複数のＴＭＲ素子１０の導電パターン１１Ａに接続される。
【００５５】
配線１３の基板側の一端には、選択トランジスタ（例えば、ＭＯＳトランジスタ）１４が接続される。この選択トランジスタ１４は、ＴＭＲ素子１０のアレイの直下に配置される。
【００５６】
下部配線１２は、書き込み配線及び読み出し配線（電流パス配線）として機能し、Ｙ方向に延びている。下部配線１２は、例えば、ＴＭＲ素子１０の固定層に接触している。また、例えば、下部配線１２の一端には、センスアンプ（Ｓ／Ａ）が接続される。
【００５７】
ＴＭＲ素子１０に書き込むデータ（自由層の磁化の向き）は、下部配線１２に流れるＹ軸方向に流れる電流により発生する磁界と配線１３に流れるＺ軸方向に流れる電流により発生する磁界との合成磁界により決定される。
【００５８】
このようなデバイス構造によれば、データの書き込み／読み出しに使用する複数本の配線のうちの少なくとも１本（本例では、配線１３）を、Ｚ軸方向に延ばしている。Ｚ軸方向に延びる配線については、コンタクトプロセスで形成できるため、ＴＭＲ素子のアレイの１段当たりの多層配線プロセスの数を減らすことができる。
【００５９】
本実施の形態では、ＴＭＲ素子のアレイの各段において、Ｘ方向又はＹ方向に延びる配線は、１本のみであるため、上述の第１実施の形態に比べて、さらに、下地膜の平坦度の向上、ＴＭＲ素子の特性の向上を実現できる。
【００６０】
また、データの書き込み／読み出しに使用する配線を三次元的に配置することにより、アレイ内の配線のレイアウトの自由度が増し、また、ＴＭＲ素子に与える磁界のばらつきを抑えることができる。
【００６１】
さらに、Ｚ軸方向に延びた書き込み配線については、その一端は、ＴＭＲ素子のアレイの直下に配置される。つまり、その配線に接続されるトランジスタは、ＴＭＲ素子のアレイの直下に配置されることになり、アレイの周辺部におけるトランジスタの密集を緩和することができる。
【００６２】
［第３実施の形態］
本実施の形態は、上述の第１実施の形態の磁気ランダムアクセスメモリの変形例である。
【００６３】
上述の第１実施の形態では、ＴＭＲ素子のアレイの１つの段内においては、１つのＴＭＲ素子に対して１本の書き込み配線が対応していたが、本実施の形態では、ＴＭＲ素子のアレイの１つの段内においては、Ｘ方向に隣接する２つのＴＭＲ素子に対して１本の書き込み配線を対応させるようにしている。つまり、ＴＭＲ素子のアレイの１つの段内においては、１本の書き込み配線は、２つのＴＭＲ素子に挟まれている。
【００６４】
このような構成にすることで、Ｚ軸方向に延びる書き込み配線の本数を、上述の第１実施の形態で必要な本数の半分に減らすことができ、その分だけ、ＴＭＲ素子の高密度化を実現できる。
【００６５】
図３は、本発明の第３実施の形態に関わる磁気ランダムアクセスメモリのセルアレイ部のレイアウトの概要を示している。
【００６６】
半導体基板上には、複数のＴＭＲ素子１０が複数段（本例では、３段）に積み重ねられている。また、各段においては、ＴＭＲ素子１０は、Ｘ−Ｙ平面内においてアレイを構成している。
【００６７】
上部配線１１は、読み出し配線として機能し、Ｘ方向に延びている。上部配線１１は、例えば、ＴＭＲ素子１０の自由層に接触している。下部配線１２は、読み出し配線及び書き込み配線として機能し、Ｙ方向に延びている。下部配線１２は、例えば、ＴＭＲ素子１０の固定層に接触している。また、例えば、上部配線１１の一端には、選択トランジスタが接続され、下部配線１２の一端には、センスアンプ（Ｓ／Ａ）が接続される。
【００６８】
書き込み配線１３は、Ｚ軸方向に延び、Ｚ軸方向に積み重ねられている複数のＴＭＲ素子１０の近傍に配置される。
【００６９】
さらに、本実施の形態では、ＴＭＲ素子１０のアレイの１つの段内においては、Ｘ方向に隣接する２つのＴＭＲ素子に対して１本の書き込み配線１３を対応させている。つまり、ＴＭＲ素子のアレイの１つの段内においては、１本の書き込み配線１３は、２つのＴＭＲ素子に挟まれている。
【００７０】
このような構成にすることで、Ｚ軸方向に延びる書き込み配線１３の本数を減らすことができ、その分だけ、ＴＭＲ素子の高密度化を実現できる。
【００７１】
書き込み配線１３の基板側の一端には、選択トランジスタ（例えば、ＭＯＳトランジスタ）１４が接続される。この選択トランジスタ１４は、ＴＭＲ素子１０のアレイの直下に配置される。
【００７２】
ＴＭＲ素子１０に書き込むデータ（自由層の磁化の向き）は、下部配線１２に流れるＹ軸方向に流れる電流により発生する磁界と書き込み配線１３に流れるＺ軸方向に流れる電流により発生する磁界との合成磁界により決定される。
【００７３】
ここで、本実施の形態では、書き込み配線１３に一方向に向かう電流を流す場合、図６に示すように、ＴＭＲ素子１０のアレイの１つの段内においては、書き込み配線１３の左側に存在するＴＭＲ素子に与えられる磁界の向きａ１と、その右側に存在するＴＭＲ素子に与えられる磁界の向きａ２は、互いに逆となる。
【００７４】
従って、同一の書き込み動作に対して、書き込み配線１３の左右に存在する２つのＴＭＲ素子の磁化状態は、互いに異なるものとなる。
【００７５】
つまり、この場合に、２つのＴＭＲ素子に記憶されたデータが同じであるとすると、書き込み配線１３の左側のＴＭＲ素子に記憶されたデータを読み出す場合の“１”／“０”判定の条件と、書き込み配線１３の右側のＴＭＲ素子に記憶されたデータを読み出す場合の“１”／“０”判定の条件とを、互いに逆にする必要がある。
【００７６】
このようなデバイス構造によれば、データの書き込み／読み出しに使用する複数本の配線のうちの少なくとも１本（本例では、書き込み配線１３）を、Ｚ軸方向に延ばしている。つまり、Ｚ軸方向に延びる配線については、コンタクトプロセスで形成できるため、ＴＭＲ素子のアレイの１段当たりの多層配線プロセスの数を減らすことができる。
【００７７】
これにより、ＴＭＲ素子の積み重ね段数が増えても、下地膜の平坦度の向上、ＴＭＲ素子の特性の向上を実現できる。
【００７８】
また、データの書き込み／読み出しに使用する配線を三次元的に配置することにより、アレイ内の配線のレイアウトの自由度を増すことができる。また、例えば、書き込み専用の配線をＺ軸方向に延ばすことにより、この書き込み専用の配線をＴＭＲ素子の近傍に配置することができ、ＴＭＲ素子に与える磁界のばらつきを抑えることができる。
【００７９】
さらに、Ｚ軸方向に延びた書き込み配線については、その一端は、ＴＭＲ素子のアレイの直下に存在することになる。従って、その配線に接続されるトランジスタを容易にアレイの直下に形成することができ、アレイの周辺部におけるトランジスタの密集を緩和することができる。
【００８０】
また、本実施の形態では、ＴＭＲ素子のアレイの１つの段内においては、Ｘ方向に隣接する２つのＴＭＲ素子に対して１本の書き込み配線を対応させている。つまり、ＴＭＲ素子のアレイの１つの段内においては、１本の書き込み配線は、２つのＴＭＲ素子に挟まれている。このような構成にすることで、Ｚ軸方向に延びる書き込み配線の本数を減らすことができ、その分だけ、ＴＭＲ素子の高密度化を実現できる。
【００８１】
なお、本実施の形態では、ＴＭＲ素子のアレイ内に３種類の配線を配置し、各配線は、互いに直交し、かつ、互いに異なる方向に延びるようなデバイス構造としている。このようにすれば、各配線に接続されるトランジスタを基板上に分散配置できるからである。
【００８２】
但し、本発明では、Ｚ方向に延びる配線が少なくとも１本存在していれば足り、それ以外の配線が複数本存在する場合には、それらについては、同一方向に延びていても、又は、異なる方向に延びていても、どちらでも構わない。
【００８３】
［第４実施の形態］
上述の第３実施の形態では、ＴＭＲ素子のアレイ内に３種類の配線を配置した場合の磁気ランダムアクセスメモリを示した。本実施の形態では、書き込み／読み出し配線としての機能を有する２種類の配線のみをＴＭＲ素子のアレイ内に配置した磁気ランダムアクセスメモリについて説明する。
【００８４】
図４は、本発明の第４実施の形態に関わる磁気ランダムアクセスメモリのセルアレイ部のレイアウトの概要を示している。
【００８５】
半導体基板上には、複数のＴＭＲ素子１０が複数段（本例では、簡単のため、１段のみ示す）に積み重ねられている。また、各段においては、ＴＭＲ素子１０は、Ｘ−Ｙ平面内においてアレイを構成している。
【００８６】
ＴＭＲ素子１０上には、導電膜パターン１１Ａが形成される。書き込み配線及び読み出し配線（電流パス配線）として機能する配線１３は、Ｚ軸方向に延び、Ｚ軸方向に積み重ねられている複数のＴＭＲ素子１０の近傍に配置される。また、配線１３は、Ｚ軸方向に積み重ねられている複数のＴＭＲ素子１０の導電パターン１１Ａに接続される。
【００８７】
さらに、本実施の形態では、ＴＭＲ素子１０のアレイの１つの段内においては、Ｘ方向に隣接する２つのＴＭＲ素子に対して１本の書き込み配線１３を対応させている。つまり、ＴＭＲ素子のアレイの１つの段内においては、１本の書き込み配線１３は、２つのＴＭＲ素子に挟まれている。
【００８８】
このような構成にすることで、Ｚ軸方向に延びる書き込み配線１３の本数を減らすことができ、その分だけ、ＴＭＲ素子の高密度化を実現できる。
【００８９】
配線１３の基板側の一端には、選択トランジスタ（例えば、ＭＯＳトランジスタ）１４が接続される。この選択トランジスタ１４は、ＴＭＲ素子１０のアレイの直下に配置される。
【００９０】
下部配線１２は、書き込み配線及び読み出し配線（電流パス配線）として機能し、Ｙ方向に延びている。下部配線１２は、例えば、ＴＭＲ素子１０の固定層に接触している。また、例えば、下部配線１２の一端には、センスアンプ（Ｓ／Ａ）が接続される。
【００９１】
ＴＭＲ素子１０に書き込むデータ（自由層の磁化の向き）は、下部配線１２に流れるＹ軸方向に流れる電流により発生する磁界と配線１３に流れるＺ軸方向に流れる電流により発生する磁界との合成磁界により決定される。
【００９２】
このようなデバイス構造によれば、データの書き込み／読み出しに使用する複数本の配線のうちの少なくとも１本（本例では、配線１３）を、Ｚ軸方向に延ばしている。Ｚ軸方向に延びる配線については、コンタクトプロセスで形成できるため、ＴＭＲ素子のアレイの１段当たりの多層配線プロセスの数を減らすことができる。
【００９３】
本実施の形態では、ＴＭＲ素子のアレイの各段において、Ｘ方向又はＹ方向に延びる配線は、１本のみであるため、上述の第３実施の形態に比べて、さらに、下地膜の平坦度の向上、ＴＭＲ素子の特性の向上を実現できる。
【００９４】
また、データの書き込み／読み出しに使用する配線を三次元的に配置することにより、アレイ内の配線のレイアウトの自由度が増し、また、ＴＭＲ素子に与える磁界のばらつきを抑えることができる。
【００９５】
さらに、Ｚ軸方向に延びた書き込み配線については、その一端は、ＴＭＲ素子のアレイの直下に配置される。つまり、その配線に接続されるトランジスタは、ＴＭＲ素子のアレイの直下に配置されることになり、アレイの周辺部におけるトランジスタの密集を緩和することができる。
【００９６】
また、本実施の形態では、ＴＭＲ素子のアレイの１つの段内においては、Ｘ方向に隣接する２つのＴＭＲ素子に対して１本の書き込み配線を対応させている。つまり、ＴＭＲ素子のアレイの１つの段内においては、１本の書き込み配線は、２つのＴＭＲ素子に挟まれている。このような構成にすることで、Ｚ軸方向に延びる書き込み配線の本数を減らすことができ、その分だけ、ＴＭＲ素子の高密度化を実現できる。
【００９７】
［第５実施の形態］
上述の第１乃至第４実施の形態では、書き込み専用の配線、又は、書き込み／読み出し配線として機能する配線を、Ｚ軸方向に延ばした場合の例について説明した。しかし、本発明は、ＴＭＲ素子のアレイ内に配置される複数種類の配線の少なくとも１つをＺ軸方向に延ばす点に特徴を有するものである。
【００９８】
そこで、本実施の形態では、読み出し専用の配線をＺ軸方向に延ばした場合の例について説明する。
【００９９】
図５は、本発明の第５実施の形態に関わる磁気ランダムアクセスメモリのセルアレイ部のレイアウトの概要を示している。
【０１００】
半導体基板上には、複数のＴＭＲ素子１０が複数段（本例では、簡単のため、１段のみ示す）に積み重ねられている。また、各段においては、ＴＭＲ素子１０は、Ｘ−Ｙ平面内においてアレイを構成している。
【０１０１】
ＴＭＲ素子１０上には、導電膜パターン１１Ａが形成される。読み出し専用配線（電流パス配線）１１は、Ｚ軸方向に延び、Ｚ軸方向に積み重ねられている複数のＴＭＲ素子１０の近傍に配置される。また、読み出し専用配線１１は、Ｚ軸方向に積み重ねられている複数のＴＭＲ素子１０の導電膜パターン１１Ａに共通に接続される。
【０１０２】
さらに、本実施の形態では、ＴＭＲ素子１０のアレイの１つの段内においては、Ｘ方向に隣接する２つのＴＭＲ素子に対して１つの読み出し専用配線１１を対応させている。つまり、ＴＭＲ素子のアレイの１つの段内においては、１つの読み出し専用配線１１は、２つのＴＭＲ素子に挟まれている。
【０１０３】
このような構成にすることで、Ｚ軸方向に延びる読み出し専用配線１１の本数を減らすことができ、その分だけ、ＴＭＲ素子の高密度化を実現できる。
【０１０４】
読み出し専用配線１１の基板側の一端には、選択トランジスタ（例えば、ＭＯＳトランジスタ）１４が接続される。この選択トランジスタ１４は、ＴＭＲ素子１０のアレイの直下に配置される。
【０１０５】
ＴＭＲ素子１０の上方には、ＴＭＲ素子１０に近接しているが、接触していない書き込み専用配線１３が配置されている。書き込み専用配線１３は、Ｘ方向に延びている。書き込み専用配線１３の一端又は両端には、選択トランジスタが接続される。
【０１０６】
下部配線１２は、読み出し配線及び書き込み配線として機能し、Ｙ方向に延びている。下部配線１２は、例えば、ＴＭＲ素子１０の固定層に接触している。また、下部配線１２の一端には、センスアンプ（Ｓ／Ａ）が接続される。
【０１０７】
ＴＭＲ素子１０に書き込むデータ（自由層の磁化の向き）は、下部配線１２に流れるＹ軸方向に流れる電流により発生する磁界と書き込み配線１３に流れるＸ軸方向に流れる電流により発生する磁界との合成磁界により決定される。
【０１０８】
このようなデバイス構造によれば、データの書き込み／読み出しに使用する複数本の配線のうちの少なくとも１本（本例では、読み出し専用配線１１）を、Ｚ軸方向に延ばしている。つまり、Ｚ軸方向に延びる配線については、コンタクトプロセスで形成できるため、ＴＭＲ素子のアレイの１段当たりの多層配線プロセスの数を減らすことができる。
【０１０９】
これにより、ＴＭＲ素子の積み重ね段数が増えても、下地膜の平坦度の向上、ＴＭＲ素子の特性の向上を実現できる。
【０１１０】
また、データの書き込み／読み出しに使用する配線を三次元的に配置することにより、アレイ内の配線のレイアウトの自由度を増すことができる。また、例えば、読み出し専用の配線をＺ軸方向に延ばすことにより、Ｘ方向に延びる書き込み専用の配線をＴＭＲ素子の直上かつ近傍に配置することができ、ＴＭＲ素子に与える磁界のばらつきを抑えることができる。
【０１１１】
さらに、Ｚ軸方向に延びた読み出し専用配線については、その一端は、ＴＭＲ素子のアレイの直下に存在することになる。従って、その配線に接続されるトランジスタを容易にアレイの直下に形成することができ、アレイの周辺部におけるトランジスタの密集を緩和することができる。
【０１１２】
また、本実施の形態では、ＴＭＲ素子のアレイの１つの段内においては、Ｘ方向に隣接する２つのＴＭＲ素子に対して１つの読み出し専用配線を対応させている。つまり、ＴＭＲ素子のアレイの１つの段内においては、１つの読み出し専用配線は、２つのＴＭＲ素子に挟まれている。このような構成にすることで、Ｚ軸方向に延びる読み出し専用配線の本数を減らすことができ、その分だけ、ＴＭＲ素子の高密度化を実現できる。
【０１１３】
［第６実施の形態］
上述の第１乃至第５実施の形態においては、Ｚ軸方向に延びる配線は、コンタクトプロセスにより形成できることを説明した。しかし、ＴＭＲ素子の積み重ね段数が非常に多くなると、コンタクトホールを１回のエッチング工程で形成することが難しくなる。
【０１１４】
そこで、本実施の形態では、Ｚ軸方向に延びる配線を１度に形成するのではなく、複数回に分けて形成する技術を提案する。
【０１１５】
図７では、複数段に積み重ねられたＴＭＲ素子のアレイ構造に関して、１段ごとに、ＴＭＲ素子及びＸ軸方向又はＹ軸方向に延びる配線を形成すると共に、Ｚ軸方向に延びる配線も形成することを提案する。この場合、Ｚ軸方向に延びる配線は、複数の部分１−１，１−２，１−３，１−４の集合から構成される。
【０１１６】
図８の例は、図７の技術を改良したものである。
【０１１７】
図７の例では、Ｚ軸方向に延びる配線の各部分１−１，１−２，１−３，１−４にアライメントのずれが生じた場合に、断線や配線抵抗の増大などの問題が生じる。そこで、本例では、複数段に積み重ねられたＴＭＲ素子のアレイ構造に関して、１段ごとに、Ｚ軸方向に延びる配線を形成すると共に、その上に、アライメントのずれを考慮して、中間層２−１，２−２，２−３を形成する。これにより、Ｚ軸方向に延びる配線の各部分１−１，１−２，１−３，１−４にアライメントのずれが生じても、断線や配線抵抗の増大などの問題が生じない。
【０１１８】
［その他］
上述の第１乃至第５実施の形態において、ＴＭＲ素子のアレイ内の配線に接続されるトランジスタは、ＭＯＳトランジスタが一般的であるが、バイポーラトランジスタやダイオードなどであってもよい。
【０１１９】
本発明は、ＴＭＲ素子が複数段に積み重ねられたセルアレイ構造を有する磁気ランダムアクセスメモリであれば、如何なる構造のものにも適用可能である。
【０１２０】
【発明の効果】
以上、説明したように、本発明の磁気ランダムアクセスメモリによれば、ＴＭＲ素子のアレイ内に配置される複数種類の配線のうちの少なくとも１つを縦方向（ＴＭＲ素子の積み重ね方向）に延ばしている。
【０１２１】
その結果、横方向に延びる配線の数を減らすことができ、下地膜の平坦度の悪化を防止し、ＴＭＲ素子の特性の劣化を抑制できるようになる。また、アレイ内の配線のレイアウトの自由度が向上し、ＴＭＲ素子に与える磁界のばらつきが小さくなる。さらに、アレイの直下にトランジスタを配置できるようになるため、アレイの周辺部におけるトランジスタの密集を緩和できる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に関わるメモリのアレイ部を示す図。
【図２】本発明の第２実施の形態に関わるメモリのアレイ部を示す図。
【図３】本発明の第３実施の形態に関わるメモリのアレイ部を示す図。
【図４】本発明の第４実施の形態に関わるメモリのアレイ部を示す図。
【図５】本発明の第５実施の形態に関わるメモリのアレイ部を示す図。
【図６】図３の書き込み配線と２つのＴＭＲ素子の関係を示す図。
【図７】本発明の第６実施の形態に関わるＺ軸方向に延びる配線を示す図。
【図８】本発明の第６実施の形態に関わるＺ軸方向に延びる配線を示す図。
【図９】従来のメモリのアレイ部を示す図。
【図１０】従来のメモリのアレイ部を示す図。
【図１１】従来のメモリのアレイ部を示す図。
【図１２】従来のメモリのアレイ部を示す図。
【図１３】従来のメモリのアレイ部を示す図。
【符号の説明】
１−１，・・・１−４ ：Ｚ方向に延びる配線の部分、
２−１，・・・２−３ ：中間層、
１０ ：ＴＭＲ素子、
１１ ：上部配線、
１１Ａ ：導電膜パターン、
１２ ：下部配線，
１３ ：書き込み配線、
１４ ：スイッチング素子、
１５ ：センスアンプ、
１６ ：ＴＭＲ素子のアレイ、
１７，１８，１９Ａ，１９Ｂ ：ＴＭＲ素子のアレイの端部のエリア。
Claims (2)
- 第１ＴＭＲ素子を有する第１アレイユニットと、前記第１アレイユニット上に積み重ねられ、第２ＴＭＲ素子を有する第２アレイユニットと、前記第１及び第２アレイユニットが積み重ねられる第１方向に延び、前記第１及び第２ＴＭＲ素子に隣接する第１書き込み線と、前記第１書き込み線と前記第１ＴＭＲ素子の一端とを接続する第１導電パターンと、前記第１書き込み線と前記第２ＴＭＲ素子の一端とを接続する第２導電パターンと、前記第１ＴＭＲ素子の他端に接続され、前記第１方向に交差する第２方向に延びる第２書き込み線と、前記第２ＴＭＲ素子の他端に接続され、前記第２方向に延びる第３書き込み線とを具備し、前記第１書き込み線に流れる電流によって発生する磁界と前記第２書き込み線に流れる電流によって発生する磁界との合成磁界を用いて前記第１ＴＭＲ素子に対してデータを書き込み、前記第１書き込み線に流れる電流によって発生する磁界と前記第３書き込み線に流れる電流によって発生する磁界との合成磁界を用いて前記第２ＴＭＲ素子に対してデータを書き込み、前記第１、第２及び第３書き込み線は、それぞれ、読み出し線としても機能することを特徴とする磁気ランダムアクセスメモリ。
- 第１及び第２ＴＭＲ素子を有する第１アレイユニットと、前記第１アレイユニット上に積み重ねられ、第３及び第４ＴＭＲ素子を有する第２アレイユニットと、前記第１及び第２アレイユニットが積み重ねられる第１方向に延びる第１書き込み線と、前記第１書き込み線と前記第１及び第２ＴＭＲ素子の一端とを接続する第１導電パターンと、前記第１書き込み線と前記第３及び第４ＴＭＲ素子の一端とを接続する第２導電パターンと、前記第１ＴＭＲ素子の他端に接続され、前記第１方向に交差する第２方向に延びる第２書き込み線と、前記第２ＴＭＲ素子の他端に接続され、前記第２方向に延びる第３書き込み線と、前記第３ＴＭＲ素子の他端に接続され、前記第２方向に延びる第４書き込み線と、前記第４ＴＭＲ素子の他端に接続され、前記第２方向に延びる第５書き込み線とを具備し、前記第１書き込み線は、前記第１、第２、第３及び第４ＴＭＲ素子に共有され、前記第１書き込み線に流れる電流によって発生する磁界と前記第２書き込み線に流れる電流によって発生する磁界との合成磁界を用いて前記第１ＴＭＲ素子に対してデータを書き込み、前記第１書き込み線に流れる電流によって発生する磁界と前記第３書き込み線に流れる電流によって発生する磁界との合成磁界を用いて前記第２ＴＭＲ素子に対してデータを書き込み、前記第１書き込み線に流れる電流によって発生する磁界と前記第４書き込み線に流れる電流によって発生する磁界との合成磁界を用いて前記第３ＴＭＲ素子に対してデータを書き込み、前記第１書き込み線に流れる電流によって発生する磁界と前記第５書き込み線に流れる電流によって発生する磁界との合成磁界を用いて前記第４ＴＭＲ素子に対してデータを書き込み、前記第１、第２、第３、第４、第５書き込み線は、それぞれ、読み出し線としても機能することを特徴とする磁気ランダムアクセスメモリ。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001367941A JP4091298B2 (ja) | 2001-11-30 | 2001-11-30 | 磁気ランダムアクセスメモリ |
| US10/305,988 US6807086B2 (en) | 2001-11-30 | 2002-11-29 | Magnetic random access memory |
| CN 200510118783 CN1783337B (zh) | 2001-11-30 | 2002-11-29 | 磁随机存取存储器 |
| CNB021518491A CN100358047C (zh) | 2001-11-30 | 2002-11-29 | 磁随机存取存储器 |
| TW091134785A TW582032B (en) | 2001-11-30 | 2002-11-29 | Magnetic random access memory |
| KR10-2002-0075649A KR100537116B1 (ko) | 2001-11-30 | 2002-11-30 | 자기 랜덤 액세스 메모리 |
| US10/936,693 US7151691B2 (en) | 2001-11-30 | 2004-09-09 | Magnetic random access memory |
| US11/482,817 US7405962B2 (en) | 2001-11-30 | 2006-07-10 | Magnetic random access memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001367941A JP4091298B2 (ja) | 2001-11-30 | 2001-11-30 | 磁気ランダムアクセスメモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003168787A JP2003168787A (ja) | 2003-06-13 |
| JP4091298B2 true JP4091298B2 (ja) | 2008-05-28 |
Family
ID=19177613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001367941A Expired - Lifetime JP4091298B2 (ja) | 2001-11-30 | 2001-11-30 | 磁気ランダムアクセスメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4091298B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5300419B2 (ja) * | 2008-11-05 | 2013-09-25 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
-
2001
- 2001-11-30 JP JP2001367941A patent/JP4091298B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003168787A (ja) | 2003-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100537116B1 (ko) | 자기 랜덤 액세스 메모리 | |
| JP3677455B2 (ja) | 不揮発性磁気記憶装置およびその製造方法 | |
| JP5019681B2 (ja) | 薄膜磁性体記憶装置 | |
| RU2464654C2 (ru) | Конструктивное исполнение матрицы битовых ячеек магниторезистивной оперативной памяти (mram) | |
| JP3875568B2 (ja) | 半導体装置及びその製造方法 | |
| JP3857658B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP2012164754A (ja) | 半導体装置 | |
| US7173841B2 (en) | Magnetic memory array | |
| JP2002319663A5 (ja) | ||
| KR20030044864A (ko) | 자기 기억 장치 및 그 제조 방법 | |
| JP2002118238A (ja) | Ｍｒａｍメモリーセル | |
| US6816402B2 (en) | Row and column line geometries for improving MRAM write operations | |
| JP4091298B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP3906067B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP3971257B2 (ja) | 磁気メモリ装置 | |
| JP4322481B2 (ja) | 半導体集積回路装置 | |
| JP4068337B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP2004119897A (ja) | 半導体記憶装置 | |
| JP4080795B2 (ja) | 磁気メモリ装置 | |
| JP2003168785A (ja) | 磁気ランダムアクセスメモリ | |
| JP2008085349A (ja) | 磁気ランダムアクセスメモリ | |
| JP2012080108A (ja) | 薄膜磁性体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060904 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070911 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071011 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |