CN111724829B - 非易失性存储装置 - Google Patents
非易失性存储装置 Download PDFInfo
- Publication number
- CN111724829B CN111724829B CN201910705217.5A CN201910705217A CN111724829B CN 111724829 B CN111724829 B CN 111724829B CN 201910705217 A CN201910705217 A CN 201910705217A CN 111724829 B CN111724829 B CN 111724829B
- Authority
- CN
- China
- Prior art keywords
- wiring
- memory device
- memory
- wirings
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008859 change Effects 0.000 claims abstract description 7
- 230000000694 effects Effects 0.000 claims description 29
- 230000005415 magnetization Effects 0.000 description 20
- 230000004888 barrier function Effects 0.000 description 7
- 239000003302 ferromagnetic material Substances 0.000 description 7
- 230000005291 magnetic effect Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229910017052 cobalt Inorganic materials 0.000 description 5
- 239000010941 cobalt Substances 0.000 description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 5
- 238000006073 displacement reaction Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052798 chalcogen Inorganic materials 0.000 description 3
- 150000001787 chalcogens Chemical class 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
一种非易失性存储装置。实施方式提供一种能够将相邻的存储单元间的距离保持得较宽的非易失性存储装置。实施方式涉及的非易失性存储装置具备：多条第1布线(10)，其分别在第1方向上延伸；多条第2布线(20)，其分别在第2方向上延伸，与多条第1布线交叉；以及多个存储单元(30)，其连接在多条第1布线与多条第2布线之间，分别包括电阻变化存储元件以及选择器，从与第1方向以及第2方向垂直的第3方向观察，与任意的第1布线连接的存储单元与任意的第1布线对应地呈直线状排列，与任意的第2布线连接的存储单元相对于任意的第2布线而交替地向相反方向偏移来排列。
Description
本申请主张以日本专利申请2019-052653号(申请日：2019年3月20日)为在先申请的优先权。本申请通过参照该在先申请而包含在先申请的全部内容。
技术领域
本发明的实施方式涉及非易失性存储装置。
背景技术
提出了一种在半导体基板上集成了存储单元的非易失性存储装置(半导体集成电路装置)，所述存储单元包括磁阻效应元件等电阻变化存储元件以及具有开关功能的元件。然而，当要获得高集成化的非易失性存储装置时，相邻的存储单元间的距离会变短，相邻的存储单元的影响成为了问题。
因此，期望能够将相邻的存储单元间的距离保持得较宽的非易失性存储装置。
发明内容
本发明要解决的课题在于提供一种能够将相邻的存储单元间的距离保持得较宽的非易失性存储装置。
实施方式涉及的非易失性存储装置是具备多条第1布线、多条第2布线以及多个存储单元的非易失性存储装置，所述多条第1布线分别在第1方向上延伸，所述多条第2布线分别在第2方向上延伸，与所述多条第1布线交叉，所述多个存储单元连接在所述多条第1布线与所述多条第2布线之间，分别包括电阻变化存储元件以及选择器，从与所述第1方向以及所述第2方向垂直的第3方向观察，与任意的所述第1布线连接的存储单元与所述任意的第1布线对应地呈直线状排列，与任意的所述第2布线连接的存储单元相对于所述任意的第2布线而交替地向相反方向偏移来排列。
附图说明
图1是表示实施方式涉及的非易失性存储装置的构成的等效电路图。
图2是示意性表示实施方式涉及的非易失性存储装置的构成的俯视图。
图3是示意性表示实施方式涉及的非易失性存储装置的构成的一个例子的剖面图。
图4是示意性表示实施方式涉及的非易失性存储装置中的第1布线、第2布线以及存储单元的配置的俯视图。
图5是示意性表示实施方式涉及的非易失性存储装置中使用的磁阻效应元件的具体构成的一个例子的剖面图。
图6是示意性表示实施方式涉及的非易失性存储装置中使用的磁阻效应元件的具体构成的其他例子的剖面图。
图7是示意性表示实施方式涉及的非易失性存储装置的构成的其他例子的剖面图。
标号说明
10第1布线；20第2布线；30存储单元；40磁阻效应元件(非易失性的电阻变化存储元件)；41存储层；42参照层；43隧道势垒层；44位移消除层(shift canceling layer)；45基底层；46盖层；50选择器。
具体实施方式
以下，参照附图对实施方式进行说明。图1是表示实施方式涉及的非易失性存储装置(半导体集成电路装置)的构成的等效电路图。图2是示意性表示实施方式涉及的非易失性存储装置的构成的俯视图。图3是示意性表示实施方式涉及的非易失性存储装置的构成的剖面图(与图2的方向D1平行的方向的剖面图)。
本实施方式涉及的非易失性存储装置具有如下构造：在多条第1布线10与多条第2布线20之间设置有多个存储单元30，能够通过第1布线10和第2布线20的组选择一个存储单元30。第1布线10、第2布线20以及存储单元30设置在半导体基板(未图示)的主面侧。在半导体基板的主面侧还设置有外围电路用的晶体管、布线等(未图示)。
多条第1布线10分别在第1方向D1上延伸，多条第2布线20分别在第2方向D2上延伸。多条第1布线10和多条第2布线20相互交叉。在本实施方式中，第1布线10和第2布线20相互正交。即，第1方向D1和第2方向D2相互正交。在本实施方式中，第1布线10设置在比存储单元30靠下层侧，第2布线20设置在比存储单元30靠上层侧。即，第1布线10为下层布线，第2布线20为上层布线。第1布线10和第2布线20中的一方对应于字线，第1布线10和第2布线20中的另一方对应于位线。
各存储单元30连接在所对应的第1布线10和所对应的第2布线20之间，具有磁阻效应元件(非易失性的电阻变化存储元件)40和选择器50的串联连接构造。具体而言，存储单元30具有层叠了磁阻效应元件40以及选择器50的构造。
从与第1方向D1以及第2方向D2垂直的第3方向D3(即磁阻效应元件40和选择器50的层叠方向)观察，与任意的第1布线10连接的存储单元30与任意的第1布线10对应地呈直线状排列。另外，从第3方向D3观察，与任意的第2布线20连接的存储单元30相对于任意的第2布线20而交替地向相反方向偏移来排列。
理想情况下(例如在不存在平版印刷(Lithography)下的对准偏移等的理想的情况下)，与任意的第1布线10连接的存储单元30与任意的第1布线10的中心线对应地呈直线状排列。另外，与任意的第1布线10连接的存储单元30以等间隔排列。
理想情况下，与任意的第2布线20连接的存储单元30相对于任意的第2布线20的中心线而交替地向相反方向偏移来排列。与任意的第2布线20连接的存储单元30相对于任意的第2布线20的中心线偏移的偏移量相等。
关于第1布线10、第2布线20以及存储单元30的配置，进行更具体的说明。图4是示意性表示第1布线10、第2布线20以及存储单元30的配置的俯视图，与放大地表示图2的一部分的图对应。
如图4所示，将连续的三条第1布线设为第1布线10a、10b以及10c，将连续的三条第2布线设为第2布线20a、20b以及20c。
如图4所示，将与任意的第2布线(例如第2布线20b)连接的连续的三个存储单元30b、30d以及30g分别设为第1存储单元、第2存储单元以及第3存储单元。第1存储单元30b和第3存储单元30g配置在相对于通过第2存储单元30d的中心点CP且与第1方向D1平行的线L1对称的位置。理想情况下，第1存储单元30b和第3存储单元30g配置在相对于第1布线10b的中心线CL对称的位置。在该情况下，上述的线L1和中心线CL一致。
另外，连结包围任意的存储单元(例如存储单元30d)的6个存储单元30a、30b、30c、30e、30f以及30g的中心点而得到的六边形是二重旋转对称。该六边形相对于通过存储单元30d的中心点CP且与第1方向D1平行的线L1为线对称，相对于通过存储单元30d的中心点CP且与第2方向D2平行的线L2为线对称。另外，该六边形优选为正六边形。即，优选使第1布线10的间距以及第2布线20的间距最佳化，以使得该六边形成为正六边形。
图5是示意性表示本实施方式涉及的非易失性存储装置中使用的磁阻效应元件40的具体构成的剖面图。此外，磁阻效应元件也被称为MTJ(magnetic tunnel junction，磁隧道结)元件。
磁阻效应元件40包括存储层(第1磁性层)41、参照层(第2磁性层)42、隧道势垒层(非磁性层)43、位移消除层(第3磁性层)44、基底层45以及盖层46。
存储层41由铁磁性材料形成，具有可变的磁化方向。可变的磁化方向意味着磁化方向相对于预定的写入电流会变化。存储层41例如由具有垂直磁化的特性的铁磁性材料形成。存储层41含有铁(Fe)和钴(Co)中的至少一方。存储层41也可以在铁(Fe)和钴(Co)中的至少一方之外还含有硼(B)。
参照层42由铁磁性材料形成，具有固定了的磁化方向。固定了的磁化方向意味着磁化方向相对于预定的写入电流不发生变化。参照层42包括与隧道势垒层43相邻的第1层部分42a、和与隧道势垒层43不相邻的第2层部分42b。第1层部分42a例如由具有垂直磁化的特性的铁磁性材料形成，含有铁(Fe)、钴(Co)以及硼(B)。第2层部分42b例如由具有垂直磁化的特性的铁磁性材料形成，含有钴(Co)和从铂(Pt)、镍(Ni)以及钯(Pd)中选择出的至少一种元素。
隧道势垒层43是介于存储层41与参照层42之间的绝缘层，含有镁(Mg)以及氧(O)。
位移消除层43由铁磁性材料形成，具有相对于参照层42的磁化方向而反向平行的固定了的磁化方向，具有消除从参照层42施加于存储层41的磁场的功能。位移消除层43例如由具有垂直磁化的特性的铁磁性材料形成，含有钴(Co)和从铂(Pt)、镍(Ni)以及钯(Pd)中选择出的至少一种元素。
上述的磁阻效应元件40是STT(spin transfer torque，自旋转移矩)型的磁阻效应元件，具有垂直磁化。即，存储层41的磁化方向是与其主面垂直的方向，参照层42的磁化方向是与其主面垂直的方向，位移消除层44的磁化方向是与其主面垂直的方向。
上述的磁阻效应元件40具有存储层41的磁化方向与参照层42的磁化方向平行的低电阻状态、和存储层41的磁化方向与参照层42的磁化方向反向平行的高电阻状态。因此，磁阻效应元件40能够与电阻状态(低电阻状态以及高电阻状态)相应地存储二值数据(0或者1)。另外，能够与在磁阻效应元件40中流动的电流的方向相应地在磁阻效应元件40设定低电阻状态或者高电阻状态。
此外，图5所示的磁阻效应元件40具有从下层侧(半导体基板侧)起依次层叠了参照层42、隧道势垒层43以及存储层41的顶部自由(top free)型的构成，但如图6所示，也可以具有从下层侧(半导体基板侧)起依次层叠了存储层41、隧道势垒层43以及参照层42的底部自由(bottom free)型的构成。
选择器50用于选择磁阻效应元件40，具有开关功能。例如，使用具有开关功能的两端子型的开关元件。当选择器50成为导通(ON)状态时，磁阻效应元件40被选择，成为能够对磁阻效应元件40进行写入以及读出。例如，在选择器(开关元件)可以使用二极管、包含硫属元素的两端子型的开关元件。
在上述的包含硫属元素的两端子型的开关元件中，在施加于两端子间的电压比阈值电压小的情况下，开关元件为高电阻状态(例如电非导通状态)。当施加于两端子间的电压比阈值电压大时，开关元件转变为低电阻状态(例如电导通状态)。开关元件也可以在双向上具有上述的功能。上述的开关元件也可以含有从包含Te、Se以及S的群中选择出的至少一种硫属元素。或者，也可以包含作为含有这些硫属元素的化合物的硫属元素化物。另外，上述的开关元件也可以含有从包含B、Al、Ga、In、C、Si、Ge、Sn、As、P以及Sb的群中选择出的至少一种元素。
如上所述，根据本实施方式，与任意的第1布线10连接的存储单元30与任意的第1布线10对应地呈直线状排列，与任意的第2布线20连接的存储单元30相对于任意的第2布线20而交替地向相反方向偏移来排列。在本实施方式中，通过这样的构成，能够将相邻的存储单元30间的距离保持得较宽，能够容易地获得能抑制相邻的存储单元30的影响的非易失性存储装置。以下加以说明。
在磁阻效应元件的图案化(patterning)可广泛地使用IBE(ion beam etching，离子束蚀刻)。然而，当相邻的磁阻效应元件间的距离变短时，由于遮蔽效应(Shadowingeffect)而无法适当地加工磁阻效应元件。另外，当相邻的磁阻效应元件间的距离变短时，存在来自相邻的磁阻效应元件的磁场的影响增大这样的问题。因此，将相邻的存储单元间的距离保持得较宽是重要的。
如本实施方式这样，通过将存储单元配置为六边形形状，能够将相邻的存储单元间的距离保持为较宽。但是，当按照存储单元的排列来简单地配置第1布线以及第2布线时，第1布线和第2布线成为倾斜地交叉。准确地形成这样的倾斜布线并不容易。
在本实施方式中，由于与任意的第2布线20连接的存储单元30相对于任意的第2布线20而交替地向相反方向偏移来排列，因此，能够抑制上述那样的问题，能够容易获得能将相邻的存储单元30间的距离保持得较宽的非易失性存储装置。
另外，如图4所示，通过对称地配置存储单元30，能够消除来自相邻存储单元的磁场的影响。
另外，在本实施方式中，第1布线10设置在比存储单元30靠下层侧的位置。因此，能够在平坦的平面上形成存储单元30。假如第2布线20设置在比存储单元30靠下层侧时，存储单元30会成为形成在包含第2布线20的边缘的区域上。因此，会难以在平坦的平面上形成存储单元30。在本实施方式中，由于第1布线10设置在比存储单元30靠下层侧，因此，能够在平坦的平面上形成存储单元30。
此外，在上述的实施方式中，如图3所示为在磁阻效应元件40上设置了选择器50的构成，但如图7所示，也可以为在选择器50上设置了磁阻效应元件40的构成。
另外，在上述的实施方式中，作为非易失性的电阻变化存储元件而使用了磁阻效应元件40，但也可以使用其他非易失性的电阻变化存储元件。
以上对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提示的，并不是意在限定发明的范围。这些新的实施方式能够以其他各种各样的方式来实施，能够在不脱离发明的宗旨的范围内进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围、宗旨内，并且包含在权利要求书所记载的发明及其等同的范围内。
Claims (9)
1.一种非易失性存储装置，其特征在于，具备：
多条第1布线，其分别在第1方向上延伸；
多条第2布线，其分别在第2方向上延伸，与所述多条第1布线交叉；以及
多个存储单元，其连接在所述多条第1布线与所述多条第2布线之间，分别包括电阻变化存储元件以及选择器，
从与所述第1方向以及所述第2方向垂直的第3方向观察，与任意的所述第1布线连接的存储单元与所述任意的第1布线对应地呈直线状排列，与任意的所述第2布线连接的存储单元相对于所述任意的第2布线而交替地向相反方向偏移来排列，
所述多条第1布线设置在所述多个存储单元的下层侧。
2.根据权利要求1所述的非易失性存储装置，其特征在于，
所述第1方向和所述第2方向相互正交。
3.根据权利要求1所述的非易失性存储装置，其特征在于，
与所述任意的第1布线连接的存储单元与所述任意的第1布线的中心线对应地呈直线状排列。
4.根据权利要求1所述的非易失性存储装置，其特征在于，
与所述任意的第1布线连接的存储单元以等间隔排列。
5.根据权利要求1所述的非易失性存储装置，其特征在于，
与所述任意的第2布线连接的存储单元相对于所述任意的第2布线的中心线而交替地向相反方向偏移来排列。
6.根据权利要求5所述的非易失性存储装置，其特征在于，
与所述任意的第2布线连接的存储单元相对于所述任意的第2布线的中心线偏移的偏移量相等。
7.根据权利要求1所述的非易失性存储装置，其特征在于，
将与所述任意的第2布线连接的连续的三个存储单元设为第1存储单元、第2存储单元以及第3存储单元，所述第1存储单元和所述第3存储单元配置在相对于通过所述第2存储单元的中心点且与所述第1方向平行的线对称的位置。
8.根据权利要求1所述的非易失性存储装置，其特征在于，
将与所述任意的第2布线连接的连续的三个存储单元设为第1存储单元、第2存储单元以及第3存储单元，所述第1存储单元和所述第3存储单元配置在相对于连接了所述第2存储单元的第1布线的中心线对称的位置。
9.根据权利要求1所述的非易失性存储装置，其特征在于，
所述电阻变化存储元件是磁阻效应元件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019-052653 | 2019-03-20 | ||
| JP2019052653A JP2020155585A (ja) | 2019-03-20 | 2019-03-20 | 不揮発性記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111724829A CN111724829A (zh) | 2020-09-29 |
| CN111724829B true CN111724829B (zh) | 2024-01-26 |
Family
ID=72513727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910705217.5A Active CN111724829B (zh) | 2019-03-20 | 2019-08-01 | 非易失性存储装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US10985209B2 (zh) |
| JP (1) | JP2020155585A (zh) |
| CN (1) | CN111724829B (zh) |
| TW (1) | TWI718581B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020155585A (ja) | 2019-03-20 | 2020-09-24 | キオクシア株式会社 | 不揮発性記憶装置 |
| CN117156868A (zh) * | 2022-05-18 | 2023-12-01 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012235025A (ja) * | 2011-05-06 | 2012-11-29 | Toshiba Corp | 半導体記憶装置 |
| CN103682084A (zh) * | 2012-08-30 | 2014-03-26 | 三星电子株式会社 | 磁存储器件及其形成方法 |
| CN103858172A (zh) * | 2011-10-12 | 2014-06-11 | 惠普发展公司，有限责任合伙企业 | 用于交叉点存储器结构的选择设备 |
| CN106104790A (zh) * | 2014-03-06 | 2016-11-09 | 株式会社 东芝 | 磁阻存储器件 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3775172A (en) | 1972-01-07 | 1973-11-27 | Ncr | Process for film-coating articles |
| US7746680B2 (en) | 2007-12-27 | 2010-06-29 | Sandisk 3D, Llc | Three dimensional hexagonal matrix memory array |
| JP5423944B2 (ja) | 2008-06-26 | 2014-02-19 | 日本電気株式会社 | 磁気ランダムアクセスメモリ |
| JP5337115B2 (ja) * | 2010-08-11 | 2013-11-06 | 株式会社東芝 | 半導体記憶装置 |
| JP5677187B2 (ja) * | 2011-05-09 | 2015-02-25 | 株式会社東芝 | 半導体記憶装置 |
| KR102074943B1 (ko) | 2013-08-30 | 2020-02-07 | 삼성전자 주식회사 | 자기 메모리 소자 |
| US20150255511A1 (en) * | 2014-03-10 | 2015-09-10 | Kabushiki Kaisha Toshiba | Nonvolatile memory device |
| WO2015141626A1 (ja) * | 2014-03-17 | 2015-09-24 | 株式会社 東芝 | 半導体装置、半導体装置の製造方法、および、強誘電体膜 |
| JP6121961B2 (ja) * | 2014-09-17 | 2017-04-26 | 株式会社東芝 | 抵抗変化メモリ |
| JP5985728B1 (ja) * | 2015-09-15 | 2016-09-06 | 株式会社東芝 | 磁気メモリ |
| JP6089081B1 (ja) * | 2015-09-16 | 2017-03-01 | 株式会社東芝 | 磁気メモリ |
| JP2018157154A (ja) * | 2017-03-21 | 2018-10-04 | 東芝メモリ株式会社 | 半導体記憶装置 |
| JP2020155585A (ja) | 2019-03-20 | 2020-09-24 | キオクシア株式会社 | 不揮発性記憶装置 |
-
2019
- 2019-03-20 JP JP2019052653A patent/JP2020155585A/ja active Pending
- 2019-07-04 TW TW108123570A patent/TWI718581B/zh active
- 2019-08-01 CN CN201910705217.5A patent/CN111724829B/zh active Active
- 2019-09-03 US US16/559,162 patent/US10985209B2/en active Active
-
2021
- 2021-03-19 US US17/206,364 patent/US11367748B2/en active Active
-
2022
- 2022-05-20 US US17/750,002 patent/US11856791B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012235025A (ja) * | 2011-05-06 | 2012-11-29 | Toshiba Corp | 半導体記憶装置 |
| CN103858172A (zh) * | 2011-10-12 | 2014-06-11 | 惠普发展公司，有限责任合伙企业 | 用于交叉点存储器结构的选择设备 |
| CN103682084A (zh) * | 2012-08-30 | 2014-03-26 | 三星电子株式会社 | 磁存储器件及其形成方法 |
| CN106104790A (zh) * | 2014-03-06 | 2016-11-09 | 株式会社 东芝 | 磁阻存储器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210210549A1 (en) | 2021-07-08 |
| JP2020155585A (ja) | 2020-09-24 |
| US20200303453A1 (en) | 2020-09-24 |
| CN111724829A (zh) | 2020-09-29 |
| TW202036835A (zh) | 2020-10-01 |
| US11856791B2 (en) | 2023-12-26 |
| US20220278168A1 (en) | 2022-09-01 |
| US11367748B2 (en) | 2022-06-21 |
| US10985209B2 (en) | 2021-04-20 |
| TWI718581B (zh) | 2021-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11944015B2 (en) | Magnetic memory using spin-orbit torque | |
| US11856791B2 (en) | Nonvolatile storage device | |
| US10937947B2 (en) | Magnetic memory device with a nonmagnet between two ferromagnets of a magnetoresistive effect element | |
| US20130094282A1 (en) | Multi-bit spin-momentum-transfer magnetoresistence random access memory with single magnetic-tunnel-junction stack | |
| US11676661B2 (en) | Storage device | |
| US20230083008A1 (en) | Memory device | |
| US11502125B2 (en) | Magnetoresistive memory device | |
| US11069850B2 (en) | Magnetic memory device and manufacturing method of the same | |
| US10985210B2 (en) | Nonvolatile storage device | |
| CN110880343B (zh) | 磁存储装置 | |
| US10867650B2 (en) | Magnetic storage device | |
| US11980104B2 (en) | Magnetic memory device | |
| US20240099156A1 (en) | Magnetic memory device | |
| US20240188449A1 (en) | Magnetic memory using spin-orbit torque | |
| JP2004235641A (ja) | 磁気メモリセル | |
| CN114267785A (zh) | 磁存储装置 | |
| CN113270543A (zh) | 半导体存储装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Tokyo, Japan Applicant after: Kaixia Co.,Ltd. Address before: Tokyo, Japan Applicant before: TOSHIBA MEMORY Corp. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |