TWI681478B - 安裝裝置及安裝方法 - Google Patents

安裝裝置及安裝方法 Download PDF

Info

Publication number
TWI681478B
TWI681478B TW105106551A TW105106551A TWI681478B TW I681478 B TWI681478 B TW I681478B TW 105106551 A TW105106551 A TW 105106551A TW 105106551 A TW105106551 A TW 105106551A TW I681478 B TWI681478 B TW I681478B
Authority
TW
Taiwan
Prior art keywords
circuit board
crimping
temporary
pressure bonding
stage
Prior art date
Application number
TW105106551A
Other languages
English (en)
Other versions
TW201705323A (zh
Inventor
朝日昇
宮本芳範
新井義之
青木進平
仁村将次
Original Assignee
日商東麗工程股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東麗工程股份有限公司 filed Critical 日商東麗工程股份有限公司
Publication of TW201705323A publication Critical patent/TW201705323A/zh
Application granted granted Critical
Publication of TWI681478B publication Critical patent/TWI681478B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

本發明之目的在於提供一種可抑制熱自被加熱之晶片零件向外部之傳導之安裝裝置及安裝方法。具體而言，安裝裝置1對晶片零件D以正式壓接溫度Tp進行加熱並以正式壓接負荷Fp進行加壓，而將該晶片零件D連接於配置於正式壓接用載台14之吸附台14b之特定位置之電路基板C，於吸附台14b之下述部分設置有支持電路基板C之絕熱構件15，該部分係與配置於正式壓接用載台14之吸附台14b之電路基板C中之晶片零件D之連接位置重合。

Description

安裝裝置及安裝方法
本發明係關於一種安裝裝置及安裝方法。詳細而言，係關於一種將晶片零件等安裝於電路基板上之安裝裝置及安裝方法。
先前，為應對具有包含銅配線等導電體之電路之電路基板之圖案之高精度化、微細化，已知有包含暫時壓接步驟、及正式壓接步驟之半導體裝置之製造方法，該暫時壓接步驟係藉由接著劑而將包含半導體元件之晶片零件暫時固定於電路基板，該正式壓接步驟使被暫時固定之晶片零件連接於電路基板。例如如同專利文獻1。
專利文獻1中所記載之半導體裝置之製造方法(安裝方法)包含藉由加熱及加壓而將半導體晶片(晶片零件)暫時壓接於基板(電路基板)從而形成暫時壓接積層體之步驟、及對暫時壓接積層體進而進行加壓及加熱從而使焊料熔融並且使熱固性接著劑膜硬化之正式壓接步驟。於此種安裝方法中，電路基板與安裝裝置之載台接觸，因此於正式壓接時供給至晶片零件之熱會傳導至載台。因此，半導體裝置考慮到因熱傳導至載台而發生之溫度下降，需要加熱晶片零件。又，於被暫時壓接之晶片零件鄰接之情形時，存在如下可能，即為正式壓接而被加熱之晶片零件之熱傳導至鄰接之晶片零件，從而接著劑硬化。進而，於將多層地積層之晶片零件正式壓接之情形時，晶片零件存在如下情形，即因熱傳導至載台而使加熱工具側與載台側(電路基板側)之溫差變大，從而各晶片零件間之接著狀態變得不均勻。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2014-60241號公報
本發明之目的在於提供一種可抑制熱自被加熱之晶片零件向外部之傳導之安裝裝置及安裝方法。
本發明所欲解決之問題如上所述，其次對用以解決該問題之手段進行說明。
即，本發明係對晶片零件進行加熱及加壓而將其連接於配置於載台之特定位置之電路基板之安裝裝置，於與配置於載台之電路基板中之晶片零件之連接位置重合之載台之部分，設置有支持電路基板之絕熱構件。
於本發明中，上述絕熱構件以於上述載台之下述部分與電路基板之間構成空間之方式設置，該部分係不與上述電路基板中之上述晶片零件之連接位置重合。
本發明係設置有冷卻機構，該冷卻機構係將不與上述電路基板中之上述晶片零件之連接位置重合之上述載台之部分與電路基板之間構成之空間冷卻。
本發明係於上述絕熱構件之與上述電路基板或上述載台接觸之面中之至少一面形成有凹凸者。
本發明構成為可介隔上述絕熱構件吸引上述電路基板。
本發明係對晶片零件進行加熱及加壓而將其連接於配置於載台之特定位置之電路基板之安裝方法，且包含：暫時壓接步驟，其以配置於電路基板與晶片零件之間之接著劑成為特定之暫時壓接溫度之方 式進行加熱，並且以特定之暫時壓接負荷將晶片零件朝向電路基板加壓，而將晶片零件暫時壓接於電路基板；絕熱支持步驟，其藉由絕熱構件支持上述電路基板中暫時壓接有上述晶片零件之部分；及正式壓接步驟，其將接著劑及晶片零件加熱至特定之正式壓接溫度以上，並且以特定之正式壓接負荷將晶片零件朝向電路基板加壓。
本發明包含積層步驟，該積層步驟係於上述暫時壓接步驟中，將晶片零件進而重疊於連接在上述電路基板之上述晶片零件並進行暫時壓接。
於本發明中，上述接著材料為熱固性接著劑膜，於上述暫時壓接步驟中，進行加熱直至接著劑成為特定之黏度之暫時壓接溫度為止，於上述正式壓接步驟中，進行加熱直至為接著劑之硬化溫度以上之正式壓接溫度為止。
作為本發明之效果，可發揮如下所示之效果。
於本發明中，不使電路基板接觸於載台而對暫時壓接於電路基板之晶片零件進行加壓及加熱。藉此，可抑制熱自被加熱之晶片零件向外部之傳導。
於發明中，經由絕熱構件之熱之傳導減少，並且熱向空間散發。藉此，可抑制熱自被加熱之晶片零件向外部之傳導。
於本發明中，向所構成之空間散發之熱量增大。藉此，可抑制熱自被加熱之晶片零件向外部之傳導。
於本發明中，自電路基板向絕熱構件之導熱路徑減小。藉此，可抑制熱自被加熱之晶片零件向外部之傳導。
於本發明中，僅藉由絕熱構件支持並保持電路基板。藉此，可抑制熱自被加熱之晶片零件向外部之傳導。
1‧‧‧安裝裝置
2‧‧‧暫時壓接裝置
3‧‧‧暫時壓接用基台
4‧‧‧暫時壓接用載台
4a‧‧‧驅動單元
4b‧‧‧吸附台
5‧‧‧暫時壓接用支持框架
6‧‧‧暫時壓接用單元
7‧‧‧暫時壓接用頭
8‧‧‧暫時壓接用加熱器
9‧‧‧暫時壓接用附接件
10‧‧‧變位感測器
11‧‧‧暫時壓接用圖像識別裝置
12‧‧‧正式壓接裝置
13‧‧‧正式壓接用基台
14‧‧‧正式壓接用載台
14a‧‧‧驅動單元
14b‧‧‧吸附台
14c‧‧‧吸引通路
15‧‧‧絕熱構件
15a‧‧‧凸面
16‧‧‧冷卻裝置
17‧‧‧正式壓接用支持框架
18‧‧‧正式壓接用單元
19‧‧‧正式壓接用頭
20‧‧‧正式壓接用加熱器
21‧‧‧正式壓接用附接件
21a‧‧‧橡膠構件
22‧‧‧正式壓接用圖像識別裝置
23‧‧‧搬送裝置
24‧‧‧控制裝置
C‧‧‧電路基板
Ca‧‧‧焊墊
D‧‧‧晶片零件
Da‧‧‧焊料
Db‧‧‧貫通電極
D1‧‧‧第1晶片零件
D2‧‧‧第2晶片零件
D3‧‧‧第3晶片零件
D(n)‧‧‧第n晶片零件
Fp‧‧‧正式壓接負荷
Ft‧‧‧暫時壓接負荷
L‧‧‧距離
NCF‧‧‧非導電性膜
S110‧‧‧步驟
S120‧‧‧步驟
S130‧‧‧步驟
S140‧‧‧步驟
S150‧‧‧步驟
S160‧‧‧步驟
S170‧‧‧步驟
S310‧‧‧步驟
S320‧‧‧步驟
S330‧‧‧步驟
S410‧‧‧步驟
S420‧‧‧步驟
S430‧‧‧步驟
S440‧‧‧步驟
Tp‧‧‧正式壓接溫度
Tt‧‧‧暫時壓接溫度
X‧‧‧方向
Y‧‧‧方向
Z‧‧‧方向
θ‧‧‧方向
圖1係表示本發明之實施形態之安裝裝置之整體構成之概略圖。
圖2(a)係表示本發明之一實施形態之安裝裝置之暫時壓接用頭之構成之概略圖，(b)係表示本發明之一實施形態之安裝裝置之正式壓接用頭之構成之概略圖。
圖3(a)係本發明之一實施形態之安裝裝置之正式壓接用載台之放大部分剖視圖，(b)同樣係設置於正式壓接用載台之絕熱構件之放大立體圖。
圖4(a)係於本發明之一實施形態之安裝裝置之正式壓接用載台上配置有電路基板之狀態之俯視圖，(b)同樣係表示正式壓接用載台之冷卻通路之俯視圖。
圖5係表示本發明之一實施形態之安裝裝置之控制構成之方塊圖。
圖6(a)係表示本發明之第一實施形態之安裝裝置之暫時壓接步驟中之晶片零件之暫時固定之態樣之概略圖，(b)同樣係表示正式壓接步驟中之晶片零件之固定之態樣之概略圖。
圖7係表示本發明之一實施形態之安裝裝置之加壓時之溫度狀態之曲線圖。
圖8係表示本發明之一實施形態之安裝裝置之控制態樣之流程圖。
圖9係表示本發明之一實施形態之安裝裝置之暫時壓接步驟中之控制態樣之流程圖。
圖10係表示本發明之一實施形態之安裝裝置之絕熱支持步驟中之控制態樣之流程圖。
圖11係表示本發明之一實施形態之安裝裝置之正式壓接步驟中之控制態樣之流程圖。
圖12係表示本發明之第一實施形態之安裝裝置之正式壓接步驟 中之電路基板與晶片零件之熱之傳導之概略圖。
圖13(a)係表示於本發明之第一實施形態之安裝裝置之暫時壓接步驟中將晶片零件積層而暫時固定之態樣之概略圖，(b)同樣係表示於正式壓接步驟中將晶片零件積層而固定之態樣之概略圖。
首先，使用圖1至圖5，對作為本發明之安裝裝置之一實施形態之安裝裝置1進行說明。
於藉由安裝裝置1而連接於電路基板C之晶片零件D上，以覆蓋其焊料Da之方式貼附有包含熱固性樹脂且作為接著劑之非導電性膜(以下，簡記作「NCF」)。NCF具有黏度根據其溫度而變動之特性，且表現出如下性質：於未達由該特性所決定之基準溫度Ts之溫度區域不硬化，可逆地伴隨溫度之上升，黏度變低。另一方面，NCF表現出如下性質：於基準溫度Ts以上之溫度區域硬化，不可逆地伴隨溫度之上升，黏度變高。再者，於本實施形態中，NCF預先以覆蓋晶片零件D之焊料Da(參照圖6)之方式而貼附，但並不限定於此，亦可貼附於電路基板C側。電路基板C除酚醛紙基板、環氧紙基板、環氧玻璃基板、陶瓷基板等以外，亦可為矽基板。
如圖1所示，安裝裝置1係將晶片零件D安裝於電路基板C上者。安裝裝置1具備暫時壓接裝置2、正式壓接裝置12、搬送裝置23(參照圖5)及控制裝置24(參照圖5)。於以下之說明中，將自暫時壓接裝置2向正式壓接裝置12搬送電路基板C之方向設為X軸方向，將與該X軸方向正交之方向設為Y軸方向，將暫時壓接用頭7及正式壓接用頭19之垂直於電路基板C之移動方向設為Z軸方向，將以Z軸為中心而旋轉之方向設為θ方向而進行說明。再者，於本實施形態中，作為安裝裝置1之一實施形態，暫時壓接裝置2及正式壓接裝置12係分別構成，但並不限定於此。
暫時壓接裝置2係藉由作為接著劑之NCF將晶片零件D暫時固定於電路基板C者。暫時壓接裝置2具備暫時壓接用基台3、暫時壓接用載台4、暫時壓接用支持框架5、暫時壓接用單元6、暫時壓接用頭7、暫時壓接用加熱器8(參照圖2)、暫時壓接用附接件9、作為距離測定機構之變位感測器10、及暫時壓接用圖像識別裝置11(參照圖5)。
暫時壓接用基台3係構成暫時壓接裝置2之主要構造體。暫時壓接用基台3以具有充分之剛性之方式使管材等組合而構成。暫時壓接用基台3支持暫時壓接用載台4及暫時壓接用支持框架5。
暫時壓接用載台4係一面保持電路基板C一面使該電路基板C移動至任意之位置者。暫時壓接用載台4於驅動單元4a上安裝有可吸附保持電路基板C之吸附台4b而構成。暫時壓接用載台4安裝於暫時壓接用基台3上，且以可藉由驅動單元4a而使吸附台4b沿X軸方向、Y軸方向及θ方向移動之方式構成。即，暫時壓接用載台4以可使吸附於吸附台4b之電路基板C於暫時壓接用基台3上沿X軸方向、Y軸方向、θ方向移動之方式而構成。又，吸附台4b於暫時壓接時為縮小與電路基板C及晶片零件D之溫差以抑制熱之傳導而被加熱至特定溫度。再者，於本實施形態中，暫時壓接用載台4藉由吸附而保持電路基板C，但並不限定於此。
暫時壓接用支持框架5係支持暫時壓接用單元6者。暫時壓接用支持框架5形成為板狀，且以自暫時壓接用基台3之暫時壓接用載台4之附近朝向Z軸方向延伸之方式構成。
作為加壓單元之暫時壓接用單元6係使暫時壓接用頭7移動者。暫時壓接用單元6包含未圖示之伺服馬達及滾珠螺桿。暫時壓接用單元6以藉由利用伺服馬達使滾珠螺桿旋轉而產生滾珠螺桿之軸向之驅動力之方式構成。暫時壓接用單元6以暫時壓接用頭7之移動方向成為相對於電路基板C垂直之Z軸方向之方式安裝於暫時壓接用支持框架5 上。即，暫時壓接用單元6以產生Z軸方向之驅動力(加壓力)之方式而構成。暫時壓接用單元6以可藉由控制伺服馬達之輸出而任意地設定作為Z軸方向之加壓力之暫時壓接負荷Ft之方式構成。再者，於本實施形態中，暫時壓接用單元6設定為伺服馬達及滾珠螺桿之構成，但並不限定於此，亦可包含空壓致動器或油壓致動器。
暫時壓接用頭7係將暫時壓接用單元6之驅動力傳遞至晶片零件D者。暫時壓接用頭7安裝於構成暫時壓接用單元6之未圖示之滾珠螺母上。又，暫時壓接用單元6以與暫時壓接用載台4對向之方式而配置。即，暫時壓接用頭7以可藉由利用暫時壓接用單元6於Z軸方向上移動而接近於暫時壓接用載台4之方式構成。如圖2所示，於暫時壓接用頭7上，設置有暫時壓接用加熱器8、暫時壓接用附接件9及變位感測器10。
如圖2(a)所示，暫時壓接用加熱器8係用以加熱晶片零件D者。暫時壓接用加熱器8包含匣式加熱器，組裝於形成於暫時壓接用頭7上之孔等中。於本實施形態中，暫時壓接用加熱器8包含匣式加熱器，但並不限定於此，只要為矽橡膠加熱器等可加熱晶片零件D者即可。又，暫時壓接用加熱器8係組裝於暫時壓接用頭7上，但並不限定於此。
暫時壓接用附接件9係保持晶片零件D者。暫時壓接用附接件9以與暫時壓接用載台4對向之方式設置於暫時壓接用頭7。暫時壓接用附接件9以可一面定位晶片零件D一面吸附保持該晶片零件D之方式而構成。又，暫時壓接用附接件9以由暫時壓接用加熱器8加熱之方式構成。即，暫時壓接用附接件9以定位、保持晶片零件D，並且藉由來自暫時壓接用加熱器8之傳熱而加熱貼附於晶片零件D之NCF之方式構成。
變位感測器10係對暫時壓接用頭7於Z軸方向上距任意之基準位 置之距離進行測定者。變位感測器10包含利用各種雷射光之變位感測器10。變位感測器10以可測定出暫時壓接完成時之暫時壓接用頭7於Z軸方向上距任意之基準位置之距離L(參照圖6(a))之方式而構成。再者，於本實施形態中，變位感測器10包含利用雷射光者，但並不限定於此，亦可包含利用超聲波者、線性光學尺、及自伺服馬達之編碼器計算出該距離者。
如圖5所示，暫時壓接用圖像識別裝置11藉由圖像而取得晶片零件D及電路基板C之位置資訊者。暫時壓接用圖像識別裝置11以如下方式而構成，即對吸附保持於暫時壓接用載台4之電路基板C之位置對準標記及保持於暫時壓接用附接件9之晶片零件D之位置對準標記進行圖像識別，而取得電路基板C及晶片零件D之位置資訊。
如圖1所示，正式壓接裝置12係藉由晶片零件D之焊料Da之熔接而將晶片零件D固定於電路基板C者。正式壓接裝置12具備正式壓接用基台13、正式壓接用載台14、絕熱構件15、冷卻裝置16、正式壓接用支持框架17、正式壓接用單元18、正式壓接用頭19、正式壓接用加熱器20、正式壓接用附接件21及正式壓接用圖像識別裝置22(參照圖5)。
正式壓接用基台13係構成正式壓接裝置12之主要構造體。正式壓接用基台13以具有充分之剛性之方式使管材等組合而構成。正式壓接用基台13支持正式壓接用載台14及正式壓接用支持框架17。
正式壓接用載台14係一面保持電路基板C一面使該電路基板C移動至任意之位置者。正式壓接用載台14以可介隔絕熱構件15而吸附保持電路基板C之吸附台14b安裝於驅動單元14a上之方式構成。正式壓接用載台14安裝於正式壓接用基台13上，且以可藉由驅動單元14a而使吸附台14b沿X軸方向、Y軸方向及θ方向移動之方式構成。即，正式壓接用載台14以使介隔絕熱構件15而吸附於吸附台14b之電路基板 C於正式壓接用基台13上沿X軸方向、Y軸方向、θ方向移動之方式構成。
如圖3(a)所示，於吸附台14b上，形成有複數個吸引通路14c。於吸引通路14c，連接有未圖示之吸引裝置。又，吸引通路14c於與設置於吸附台14b上之絕熱構件15重合之吸附台14b之上表面，與外部連通。又，吸附台14b於正式壓接時為縮小與電路基板C及晶片零件D之溫差以抑制熱之傳導而被加熱至特定溫度。再者，於本實施形態中，正式壓接用載台14藉由吸附而保持電路基板C，但並不限定於此。
絕熱構件15係抑制電路基板C與吸附台14b之間之熱之傳導者。絕熱構件15係熱導率為特定值以下(例如，1W/mK以下)之材料，包含具有可承受正式壓接用頭19之加壓力之抗負荷之材料。絕熱構件15以藉由未圖示之定位銷等而可裝卸於特定位置之狀態設置於吸附台14b上。
如圖3所示，絕熱構件15具有多孔質構造，且包含非晶質氧化矽粒子或氧化鋁等金屬氧化物。絕熱構件15以與吸附台14b之吸引通路14c重合之方式配置於吸附台14b上。因此，關於絕熱構件15，吸附台14b之吸引通路14c中所產生之吸引力通過多孔質構造之絕熱構件15而於絕熱構件15與電路基板C之接觸面產生(參照圖3(a)之箭頭)。再者，於本實施形態中，絕熱構件15具有多孔質構造，但並不限定於此，亦可為於絕熱構件15之與吸引通路14c重合之位置形成吸引孔而吸引電路基板C之構成。
如圖3及圖4(a)所示，絕熱構件15分別設置於吸附台14b之與晶片零件D重合之部分，該晶片零件D與配置於吸附台14b之特定位置之電路基板C連接。即，複數個絕熱構件15設置於吸附台14b。進而，絕熱構件15分別形成為和與電路基板C中連接對應之晶片零件D之部分重合之部分大致相同之形狀。即，絕熱構件15形成為其大部分僅與電 路基板C中連接對應之晶片零件D之部分接觸之形狀。從而，複數個絕熱構件15以和與電路基板C中連接對應之晶片零件D之部分重合之部分接觸之狀態，不使電路基板C接觸於吸附台14b地支持該電路基板C。即，複數個絕熱構件15根據連接於電路基板C之晶片零件D之位置，隔開間隔而設置於吸附台14b上。從而，複數個絕熱構件15係以於電路基板C中不連接晶片零件D之部分與吸附台14b之間構成空間之方式而設置。
如圖3(b)所示，絕熱構件15於與電路基板C之接觸面形成有凹凸。絕熱構件15之構成凹凸之凸面15a(圖中之淡墨部分)係以如下方式而形成：使可藉由於與對應之晶片零件D重合之部分之凸面15a之總面積來承受正式壓接用頭19之加壓力之大小、及其總面積儘可能減小。從而，絕熱構件15之自電路基板C向絕熱構件15之導熱路徑減小。再者，於本實施形態中，絕熱構件15之凸面15a形成於與電路基板C之接觸面上，但並不限定於此，只要形成於與電路基板C之接觸面、及與吸附台14b之接觸面中之至少任一者上即可。
圖5如所示，冷卻裝置16係冷卻絕熱構件15及電路基板C以避免鄰接之晶片零件D之未硬化NCF硬化者。於本實施形態中，冷卻裝置16包含空氣噴射裝置。如圖4(b)所示，冷卻裝置16以向包含複數個絕熱構件15、電路基板C中未連接晶片零件D之部分、及吸附台14b之空間內供給空氣之方式而構成。具體而言，冷卻裝置16通過形成於吸附台14b上之冷卻通路14d自未圖示之送風裝置供給空氣。即，冷卻裝置16以對複數個絕熱構件15、電路基板C中未連接晶片零件D之部分、及吸附台14b吹送空氣之方式而構成(參照圖4(b)中之白色箭頭)。從而，冷卻裝置16使向包含複數個絕熱構件15、電路基板C及吸附台14b之空間散發之熱量增大。
如圖1所示，正式壓接用支持框架17係支持正式壓接用單元18 者。正式壓接用支持框架17形成為大致板狀，且以自正式壓接用基台13之正式壓接用載台14之附近朝向Z軸方向延伸之方式而構成。
作為加壓單元之正式壓接用單元18係使正式壓接用頭19移動者。正式壓接用單元18包含未圖示之伺服馬達及滾珠螺桿。正式壓接用單元18以藉由利用伺服馬達使滾珠螺桿旋轉而產生滾珠螺桿之軸向之驅動力之方式構成。正式壓接用單元18以正式壓接用頭19之移動方向成為相對於電路基板C垂直之Z軸方向之方式安裝於正式壓接用支持框架17上。即，正式壓接用單元18以可產生Z軸方向之驅動力(加壓力)之方式而構成。正式壓接用單元18以可藉由控制伺服馬達之輸出而任意地設定作為Z軸方向之加壓力之正式壓接負荷Fp之方式構成。再者，於本實施形態中，正式壓接用單元18設定為伺服馬達及滾珠螺桿之構成，但並不限定於此，亦可包含空壓致動器或油壓致動器。
正式壓接用頭19係將正式壓接用單元18之驅動力傳遞至晶片零件D者。正式壓接用頭19安裝於構成正式壓接用單元18之未圖示之滾珠螺母上。又，正式壓接用頭19以與正式壓接用載台14對向之方式而配置。即，正式壓接用頭19以可藉由利用正式壓接用單元18於Z軸方向上移動而接近於正式壓接用載台14之方式構成。於正式壓接用頭19上，設置有正式壓接用加熱器20及複數個正式壓接用附接件21。
如圖2(b)所示，正式壓接用加熱器20係用以加熱晶片零件D者。正式壓接用加熱器20包含匣式加熱器，組裝於形成於正式壓接用頭19上之孔等中。於本實施形態中，正式壓接用加熱器20包含匣式加熱器，但並不限定於此，只要為矽橡膠加熱器等可加熱晶片零件D者即可。
正式壓接用附接件21係對晶片零件D加壓者。複數個正式壓接用附接件21以與正式壓接用載台14對向之方式而設置於正式壓接用頭19上。此時，正式壓接用附接件21經由橡膠構件21a而安裝於正式壓接 用頭19上，該橡膠構件21a用以吸收已被暫時壓接之晶片零件D之Z軸方向之不均一之彈性構件。進而，正式壓接用附接件21以藉由正式壓接用加熱器20而加熱之方式構成。即，正式壓接用附接件21以藉由橡膠構件21a吸收複數個晶片零件D之Z軸方向之不均一，並且可藉由來自正式壓接用加熱器20之傳熱而同時加熱複數個晶片零件D之方式構成。
如圖5所示，正式壓接用圖像識別裝置22係藉由圖像而取得晶片零件D及電路基板C之位置資訊者。正式壓接用圖像識別裝置22以如下方式而構成，即對電路基板C之位置對準標記及暫時固定於吸附保持於正式壓接用載台14之電路基板C上之晶片零件D之位置對準標記進行圖像識別，而取得電路基板C及晶片零件D之位置資訊。
搬送裝置23係於暫時壓接裝置2與正式壓接裝置12之間進行電路基板C之交接者。搬送裝置23以可藉由暫時壓接裝置2之暫時壓接用載台4而將暫時壓接有複數個晶片零件D之電路基板C搬送至正式壓接裝置12之正式壓接用載台14之方式構成。此時，搬送裝置23以如下方式而配置，即設置於正式壓接用載台14之吸附台14b之絕熱構件15分別和與電路基板C中連接晶片零件D之部分重合之部分接觸(參照圖4(a))。
控制裝置24係對暫時壓接裝置2、正式壓接裝置12及搬送裝置23等進行控制者。控制裝置24實體上亦可為CPU(Central Processing Unit，中央處理單元)、ROM(Read Only Memory，唯讀記憶體)、RAM(Random-Access Memory，隨機存取記憶體)、HDD(Hard Disk Drive，硬碟驅動器)等藉由匯流排而連接之構成，或者亦可為包含單片之LSI(Large Scale Integration，大規模積體電路)等之構成。控制裝置24為對暫時壓接裝置2、正式壓接裝置12及搬送裝置23等進行控制而儲存有各種程式及資料。
控制裝置24連接於暫時壓接用載台4及正式壓接用載台14，可分別對暫時壓接用載台4及正式壓接用載台14之X軸方向、Y軸方向、θ方向上之移動量進行控制。
控制裝置24連接於暫時壓接用加熱器8及正式壓接用加熱器20，可分別對暫時壓接用加熱器8及正式壓接用加熱器20之溫度進行控制。特別地，控制裝置24可將正式壓接用頭19之加壓時之平均溫度維持於包含NCF之硬化溫度(下述基準溫度Ts)以上且焊料Da之熔點以上之溫度之特定範圍內。
控制裝置24連接於暫時壓接用單元6及正式壓接用單元18，可分別對暫時壓接用單元6及正式壓接用單元18之Z軸方向上之加壓力進行控制。
控制裝置24連接於暫時壓接用附接件9，可對暫時壓接用附接件9之吸附狀態進行控制。
控制裝置24連接於暫時壓接用圖像識別裝置11及正式壓接用圖像識別裝置22，可分別對暫時壓接用圖像識別裝置11及正式壓接用圖像識別裝置22進行控制，而取得晶片零件D及電路基板C之位置資訊。
控制裝置24連接於冷卻裝置16，可對冷卻裝置16進行控制。
控制裝置24連接於搬送裝置23，可對搬送裝置23進行控制。
控制裝置24連接於變位感測器10，可自變位感測器10取得暫時壓接完成時之Z軸方向上之距離。特別地，控制裝置24可對暫時固定時之晶片零件D之Z軸方向不均一是否處於特定範圍(下述基準範圍Ls)以外進行判定。
其次，使用圖4至圖7，對藉由本發明之安裝裝置1而將晶片零件D連接於電路基板C之安裝方法進行說明。本發明之安裝方法包含暫時壓接步驟、絕熱支持步驟及正式壓接步驟。
如圖6(a)所示，於暫時壓接步驟中，安裝裝置1將電路基板C吸附 保持於暫時壓接裝置2之暫時壓接用載台4之特定位置。然後，安裝裝置1藉由暫時壓接用單元6而將晶片零件D加熱至暫時壓接溫度Tt(參照圖7)。暫時壓接溫度Tt設定為低於基準溫度Ts。即，安裝裝置1於NCF不硬化之溫度區域以NCF成為特定之黏度之方式對暫時壓接用加熱器8之溫度進行控制。進而，安裝裝置1以暫時壓接負荷Ft對電路基板C加壓而暫時固定於電路基板C。晶片零件D藉由暫時壓接用加熱器8而加熱，由此使夾在晶片零件D之焊料Da之間之NCF成為特定之黏度，藉由暫時壓接用單元6而朝向電路基板C加壓，由此使NCF密接於電路基板C。以此方式，安裝裝置1將複數個晶片零件D暫時固定於電路基板C。
其次，如圖4(a)及圖5所示，於絕熱支持步驟中，安裝裝置1藉由搬送裝置23而將電路基板C自暫時壓接裝置2之暫時壓接用載台4搬送至正式壓接裝置12之正式壓接用載台14。安裝裝置1以設置於正式壓接用載台14之吸附台14b上之絕熱構件15支持電路基板C之方式而配置。其次，安裝裝置1經由絕熱構件15而將電路基板C吸附保持於正式壓接用載台14之吸附台14b。然後，如圖4(b)所示，安裝裝置1藉由冷卻裝置16而向電路基板C與吸附台14b之間之空間供給空氣。
其次，如圖6(b)所示，於正式壓接步驟中，安裝裝置1藉由正式壓接用單元18而將複數個晶片零件D同時加熱至正式壓接溫度Tp(參照圖7)。正式壓接溫度Tp設定於基準溫度Ts以上且焊料Da之熔點以上之固定範圍內。即，安裝裝置1以處於NCF硬化之溫度區域且NCF成為特定之正式壓接黏度(硬度)並且焊料Da熔融之方式，控制正式壓接用加熱器20之溫度。進而，安裝裝置1以正式壓接負荷Fp加壓而固定於電路基板C。此時，安裝裝置1藉由正式壓接附接件之橡膠構件21a而吸收暫時固定於電路基板C之複數個晶片零件D之Z軸方向之位置之不均一。晶片零件D之NCF已被加熱至基準溫度Ts以上，因此開始硬 化。安裝裝置1於晶片零件D之NCF完全硬化之前，使電路基板C之焊墊Ca與晶片零件D之焊料Da接觸，而使電路基板C與晶片零件D連接。
以下，使用圖8至圖12，具體地對本發明之安裝裝置1之控制態樣進行說明。再者，於以下之控制態樣中，暫時壓接用加熱器8預先維持於將晶片零件D加熱於暫時壓接溫度Tt所需之溫度，正式壓接用加熱器20預先維持於將晶片零件D加熱於正式壓接溫度Tp所需之溫度。
如圖8所示，於步驟S100中，控制裝置24開始暫時壓接步驟控制A，並使步驟移行至步驟110(參照圖9)。然後，若暫時壓接步驟控制A結束，則使步驟移行至步驟S200。
於步驟S200中，控制裝置24對距離L(1)至距離L(n)中最大之距離Lmax與最小之Lmin之差(暫時固定時之晶片零件D之Z軸方向不均一)是否為基準範圍Ls以下進行判斷，該距離L(1)至距離L(n)係將所取得之同時正式壓接之n個晶片零件D暫時固定於電路基板C時之距離。
其結果，於判定被暫時固定之n個晶片零件D之Z軸方向不均一為基準範圍Ls以下之情形時，控制裝置24使步驟移行至步驟S300。
另一方面，於判定被暫時固定之n個晶片零件D之Z軸方向不均一非基準範圍Ls以下之情形時，即，判定暫時固定不良之情形時，控制裝置24結束步驟。
於步驟S300中，控制裝置24開始絕熱支持步驟控制B，並使步驟移行至步驟310(參照圖10)。然後，若絕熱支持步驟控制B結束，則使步驟移行至步驟S400。
於步驟S400中，控制裝置24開始正式壓接步驟控制C，並使步驟移行至步驟S410(參照圖11)。然後，若正式壓接步驟控制C結束，則結束步驟。
如圖9所示，於步驟S110中，控制裝置24藉由暫時壓接用載台4之吸附台4b而吸附保持利用搬送裝置23搬送自未圖示之上游步驟之電路基板C，並使步驟移行至步驟S120。
於步驟S120中，控制裝置24藉由暫時壓接用頭7之暫時壓接用附接件9吸附保持晶片零件D，並使步驟移行至步驟S130。
於步驟S130中，控制裝置24藉由暫時壓接用圖像識別裝置11而取得吸附保持於暫時壓接用頭7之暫時壓接用附接件9之晶片零件D之位置對準標記、及吸附保持於暫時壓接用載台4之電路基板C之位置對準標記之圖像資訊，並使步驟移行至步驟S140。
於步驟S140中，控制裝置24基於所取得之電路基板C及晶片零件D之圖像資訊，而計算出用於電路基板C及晶片零件D之位置對準之暫時壓接用載台4之X軸方向、Y軸方向、θ方向之座標位置，並且藉由驅動單元4a而使暫時壓接用載台4之吸附台4b移動，使步驟移行至步驟S150。
於步驟S150中，控制裝置24藉由暫時壓接用單元6以暫時壓接負荷Ft實施特定時間之加壓，而將吸附保持於暫時壓接用附接件9之晶片零件D暫時固定於吸附保持於暫時壓接用載台4之電路基板C，並使步驟移行至步驟S160。
於步驟S160中，控制裝置24藉由變位感測器10而取得暫時固定於電路基板C之晶片零件D(暫時壓接用頭7)之Z軸方向上之距離L(n)，並使步驟移行至步驟S170。
於步驟S170中，控制裝置24對藉由暫時壓接用單元6而將晶片零件D暫時固定於電路基板C之作業是否已全部結束進行判斷。
其結果，於判定藉由暫時壓接用單元6而晶片零件D暫時固定於電路基板C之作業已全部結束之情形時，控制裝置24結束暫時壓接步驟控制A，並使步驟移行至步驟S200(參照圖8)。
另一方面，於判定藉由暫時壓接用單元6而晶片零件D暫時固定於電路基板C之作業並未全部結束之情形時，控制裝置24使步驟移行至步驟S120。
如圖10所示，於步驟S310中，控制裝置24將藉由搬送裝置23搬送自暫時壓接用載台4之電路基板C搬送至設置於正式壓接用載台14之吸附台14b上之絕熱構件15，並使步驟移行至步驟S320。
於步驟S320中，控制裝置24藉由正式壓接用載台14之吸附台14b介隔絕熱構件15而吸附保持藉由搬送裝置23搬送自暫時壓接用載台4之電路基板C。即，控制裝置24一面藉由絕熱構件15支持電路基板C中與晶片零件D重合之部分一面藉由吸附台14b而吸附保持，並使步驟移行至步驟S330。
於步驟S330中，控制裝置24藉由冷卻裝置16向包含藉由搬送裝置23而搬送自暫時壓接用載台4之電路基板C、絕熱構件15及吸附台14b之空間供給空氣。即，控制裝置24開始藉由冷卻裝置16向電路基板C、絕熱構件15及吸附台14b吹送空氣，結束絕熱支持步驟控制B後使步驟移行至步驟S400(參照圖8)。
如圖11所示，於步驟S410中，控制裝置24藉由正式壓接用圖像識別裝置22取得吸附保持於正式壓接用載台14之電路基板C之位置對準標記之圖像資訊，並使步驟移行至步驟S420。
於步驟S420中，控制裝置24基於電路基板C之圖像資訊，計算出用於電路基板C之位置對準之正式壓接用載台14之X軸方向、Y軸方向、θ方向之座標位置，並且藉由驅動單元14a使正式壓接用載台14之吸附台14b移動，並使步驟移行至步驟S430。
於步驟S430中，控制裝置24藉由正式壓接用單元18將暫時固定於電路基板C之複數個晶片零件D以正式壓接負荷Fp加壓特定時間，而固定於該電路基板C，並使步驟移行至步驟S440。
於步驟S440中，控制裝置24對藉由正式壓接用單元18將晶片零件D固定於電路基板C之作業是否已全部結束進行判斷。
其結果，於判定藉由正式壓接用單元18將晶片零件D固定於電路基板C之作業已全部結束之情形時，控制裝置24結束正式壓接步驟控制C，並結束步驟。
另一方面，於判定藉由正式壓接用單元18將晶片零件D固定於電路基板C之作業未全部結束之情形時，控制裝置24使步驟移行至步驟S410。
藉由以此方式而構成，安裝裝置1於絕熱支持步驟中，一面藉由絕熱構件15支持電路基板C之暫時壓接有晶片零件D之部分之吸附台14b側一面藉由冷卻裝置16冷卻。即，僅以絕熱構件15之凸面15a支持電路基板C中經正式壓接裝置12加熱及加壓之部分，且藉由空氣之吹送而冷卻(參照圖4)。藉此，安裝裝置1藉由絕熱構件15所達成之絕熱效果使熱自電路基板C向吸附台14b之傳導減少，並且使自電路基板C向絕熱構件15之導熱路徑減少。進而，安裝裝置1藉由冷卻裝置16之空氣吹送而使自電路基板C及絕熱構件15向空間散發之熱量增大。於電路基板C為熱導率較高之矽基板之情形時，冷卻裝置16所實施之冷卻尤其有效地發揮作用。因此，如圖12所示，安裝裝置1於正式壓接步驟中，即便以正式壓接溫度Tp加熱晶片零件D亦可抑制熱向外部之傳導(參照黑色箭頭)。即，安裝裝置1可於正式壓接步驟中，減少因熱向鄰接之晶片零件D之傳導而導致之連接不良。
其次，使用圖13，對利用本發明之安裝裝置1多層地積層而進行安裝(以下，簡記作「積層安裝」)之實施形態進行說明。再者，於以下之實施形態中，對於與已說明之實施形態相同之點省略其具體之說明，而以不同之部分為中心進行說明。
如圖13(a)所示，積層安裝係指將複數個晶片零件D重疊而安裝於 電路基板C上。用於積層安裝之晶片零件D形成有貫通電極Db，於貫通電極之一個或兩個端部設置有焊料Da。進而，以覆蓋晶片零件D之焊料Da之方式貼附有NCF。
安裝裝置1於暫時壓接步驟中，將第1晶片零件D1暫時固定於已被定位之電路基板C上。進而，安裝裝置1使第2晶片零件D2積層而暫時固定於第1晶片零件D1上，使第3晶片零件D3積層而暫時固定於第2晶片零件D2上。以此方式，安裝裝置1於暫時壓接步驟中，將複數個晶片零件D(n)積層而暫時固定於電路基板C上。
安裝裝置1藉由暫時壓接用圖像識別裝置11而取得暫時固定於電路基板C上之第(n-1)晶片零件D(n-1)之位置對準標記、及吸附保持於暫時壓接用附接件9之第n晶片零件D(n)之位置對準標記之圖像資訊，並且以第(n-1)晶片零件D(n-1)之焊料Da或貫通電極Db與第n晶片零件D(n)之焊料Da或貫通電極Db重合之方式，進行電路基板C(第(n-1)晶片零件D(n-1))之X軸方向、Y軸方向、θ方向之位置對準。然後，安裝裝置1藉由暫時壓接用單元6而以暫時壓接負荷Ft對第n晶片零件D(n)加壓。以此方式，安裝裝置1於暫時壓接裝置2中，使第1晶片零件D1至第n晶片零件D(n)積層而暫時固定於電路基板C上。
其次，如圖13(b)所示，安裝裝置1於正式壓接步驟中，將積層而暫時固定於已被定位之電路基板C上之第1晶片零件D1至第n晶片零件D(n)固定。
安裝裝置1藉由正式壓接用圖像識別裝置22取得電路基板C之位置對準標記之圖像資訊，並且以正式壓接用頭19之正式壓接用附接件21與積層之第1晶片零件D1至第n晶片零件D(n)重合之方式，進行電路基板C之X軸方向、Y軸方向、θ方向之位置對準。然後，安裝裝置1藉由正式壓接用單元18以正式壓接負荷Fp同時對積層之第1晶片零件D1至第n晶片零件D(n)加壓。以此方式，安裝裝置1於正式壓接裝置12 中，將積層而暫時固定於電路基板C上之第1晶片零件D1至第n晶片零件D(n)同時固定而積層安裝。再者，於本實施形態中，表示積層有3層晶片零件D者，但並不限定於此，亦可積層有4層以上。
積層安裝於電路基板C上之晶片零件D存在如下傾向：因來自晶片零件D自身之散熱量增大，故正式壓接用頭19側與吸附台14b側(電路基板C側)之溫差變大。然而，安裝裝置1由絕熱構件15支持電路基板C，從而抑制了熱自被加熱之晶片零件D向吸附台14b之傳導，因此可縮小正式壓接用頭19側與電路基板C側之溫差。
再者，於本實施形態中，暫時壓接裝置2中之暫時壓接用加熱器8之暫時壓接溫度Tt以成為固定值之方式控制，但亦可設定為於晶片零件D之加壓前使暫時壓接用加熱器8之溫度上升而改變NCF之黏度之構成。又，於正式壓接裝置12中具有位置資訊取得用之正式壓接用圖像識別裝置22，但亦可設為藉由使用較電路基板C上之晶片尺寸大之正式壓接用附接件21而無需使用正式壓接用圖像識別裝置22進行位置對準之構成。於本實施形態中，具有藉由正式壓接用載台14之移動機構，但並不限定於此。
13‧‧‧正式壓接用基台
14‧‧‧正式壓接用載台
14a‧‧‧驅動單元
14b‧‧‧吸附台
14c‧‧‧吸引通路
15‧‧‧絕熱構件
15a‧‧‧凸面
C‧‧‧電路基板
D‧‧‧晶片零件

Claims (6)

  1. 一種安裝裝置，其係對暫時壓接在配置於載台之特定位置之電路基板之複數處的複數個晶片零件同時進行加熱及加壓而將其連接於該電路基板者，於上述載台設置有絕熱構件，上述絕熱構件係於與配置於載台之電路基板中之晶片零件重合之部分具有承受各上述晶片零件之加壓力之凸面，並於與上述複數個晶片零件不重合之部分且係相鄰之上述晶片零件之間構成空間，並以上述凸面支持上述電路基板，且設置有將上述空間內冷卻的冷卻機構。
  2. 如請求項1之安裝裝置，其中於上述絕熱構件之與上述電路基板或上述載台接觸之面中之至少一面形成有凹凸。
  3. 如請求項1或2之安裝裝置，其構成為可介隔上述絕熱構件吸引上述電路基板。
  4. 一種晶片零件之安裝方法，其對晶片零件進行加熱及加壓而將其連接於配置於載台之特定位置之電路基板的複數處，且包含：暫時壓接步驟，其以配置於電路基板與晶片零件之間之接著劑成為特定之暫時壓接溫度之方式進行加熱，並且以特定之暫時壓接負荷將晶片零件朝向電路基板加壓，而將晶片零件暫時壓接於電路基板；絕熱支持步驟，其藉由絕熱構件支持上述電路基板中暫時壓接有上述晶片零件之部分，該絕熱構件具有承受各上述晶片零件之加壓力之凸面；及正式壓接步驟，其將接著劑及晶片零件加熱至特定之正式壓 接溫度以上，並且以特定之正式壓接負荷將上述複數個晶片零件朝向電路基板同時加壓。
  5. 如請求項4之安裝方法，其包含積層步驟，該積層步驟係於上述暫時壓接步驟中，將晶片零件進而重疊而暫時壓接於連接在上述電路基板之上述晶片零件。
  6. 如請求項4或5之安裝方法，其中上述接著材料為熱固性接著劑膜，於上述暫時壓接步驟中，進行加熱直至接著劑成為特定之黏度之暫時壓接溫度為止，於上述正式壓接步驟中，進行加熱直至成為接著劑之硬化溫度以上之正式壓接溫度為止。
TW105106551A 2015-03-03 2016-03-03 安裝裝置及安裝方法 TWI681478B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-041279 2015-03-03
JP2015041279A JP6518461B2 (ja) 2015-03-03 2015-03-03 実装装置および実装方法

Publications (2)

Publication Number Publication Date
TW201705323A TW201705323A (zh) 2017-02-01
TWI681478B true TWI681478B (zh) 2020-01-01

Family

ID=56845583

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105106551A TWI681478B (zh) 2015-03-03 2016-03-03 安裝裝置及安裝方法

Country Status (3)

Country Link
JP (1) JP6518461B2 (zh)
TW (1) TWI681478B (zh)
WO (1) WO2016140124A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6349538B2 (ja) * 2016-09-30 2018-07-04 株式会社新川 半導体装置の製造方法および実装装置
JP6349540B2 (ja) * 2016-10-06 2018-07-04 株式会社新川 半導体チップの実装装置、および、半導体装置の製造方法
JP6789791B2 (ja) * 2016-12-13 2020-11-25 東レエンジニアリング株式会社 半導体装置の製造装置および製造方法
JP6863767B2 (ja) * 2017-02-20 2021-04-21 東レエンジニアリング株式会社 実装装置および実装方法
TWI692044B (zh) * 2017-05-29 2020-04-21 日商新川股份有限公司 封裝裝置以及半導體裝置的製造方法
JP7057174B2 (ja) * 2018-03-16 2022-04-19 ヤマハ発動機株式会社 位置確認方法、位置調整方法、位置確認装置及び位置調整装置
KR20210121770A (ko) * 2020-03-31 2021-10-08 스템코 주식회사 워크 스테이지 유닛 및 이를 구비하는 리플로우 장치
WO2022259327A1 (ja) * 2021-06-07 2022-12-15 株式会社新川 半導体部品の製造方法及び複合ウェハ
JP2024050043A (ja) * 2022-09-29 2024-04-10 Tdk株式会社 基板処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001251099A (ja) * 2000-03-07 2001-09-14 Matsushita Electric Ind Co Ltd 電子部品実装装置用の基板の保持治具
JP2010245195A (ja) * 2009-04-02 2010-10-28 Nec Corp 半導体装置の製造装置及び半導体装置の製造方法
JP2014060241A (ja) * 2012-09-18 2014-04-03 Toray Ind Inc 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3872763B2 (ja) * 2003-02-26 2007-01-24 東レエンジニアリング株式会社 ボンディング方法
CN102842517B (zh) * 2011-09-07 2015-10-28 日月光半导体制造股份有限公司 覆晶接合方法及装置
JP5853135B2 (ja) * 2012-03-15 2016-02-09 パナソニックＩｐマネジメント株式会社 電極接合方法および回路部材接合ライン
JP5508583B2 (ja) * 2013-06-27 2014-06-04 東レエンジニアリング株式会社 実装装置および実装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001251099A (ja) * 2000-03-07 2001-09-14 Matsushita Electric Ind Co Ltd 電子部品実装装置用の基板の保持治具
JP2010245195A (ja) * 2009-04-02 2010-10-28 Nec Corp 半導体装置の製造装置及び半導体装置の製造方法
JP2014060241A (ja) * 2012-09-18 2014-04-03 Toray Ind Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
JP6518461B2 (ja) 2019-05-22
WO2016140124A1 (ja) 2016-09-09
TW201705323A (zh) 2017-02-01
JP2016162920A (ja) 2016-09-05

Similar Documents

Publication Publication Date Title
TWI681478B (zh) 安裝裝置及安裝方法
JP6591426B2 (ja) 実装用ヘッドおよびそれを用いた実装装置
CN107210239B (zh) 安装装置和安装方法
JP2009135150A (ja) プリント回路板、プリント回路板の製造方法および電子機器
TWI728086B (zh) 安裝裝置及安裝方法
TWI654912B (zh) Clamping head, mounting device and mounting method using same
TW201824406A (zh) 半導體晶片的封裝裝置以及半導體裝置的製造方法
WO2015199045A1 (ja) 実装装置および実装方法
JP2015084388A (ja) 搭載部品収納治具、マルチ部品実装装置およびマルチ部品実装方法
KR20170128445A (ko) 반도체 장치의 제조 방법, 반도체 실장 장치 및 반도체 장치의 제조 방법으로 제조된 메모리 디바이스
TW201719781A (zh) 半導體安裝裝置
JP2017220495A (ja) 実装システムおよび搬送トレイ
TW201640972A (zh) 電子零件結合頭
JP2007012641A (ja) 半導体素子実装方法および半導体素子実装装置
JP6643198B2 (ja) 半導体装置の製造方法および製造装置
JP7148250B2 (ja) 基板載置ステージおよび実装装置
JP2003297878A (ja) 部品の基板への部品押圧接合装置及び接合方法
JP7453035B2 (ja) 圧着ヘッド、これを用いた実装装置および実装方法
JP7352317B2 (ja) ボンディング装置及びボンディングヘッド調整方法
JP6902291B2 (ja) ボンディング装置及びボンディング方法
WO2024053270A1 (ja) 半導体チップをガラス接合する方法、圧力センサの製造方法及び接合装置
JP2016189427A (ja) 実装方法および実装装置
JP2005086145A (ja) 熱圧着装置および表示装置の製造方法
TWI656582B (zh) Semiconductor device mounting method and mounting device
JPWO2016125763A1 (ja) 実装装置および実装方法