TWI653838B - 數位時間轉換器及其方法 - Google Patents

數位時間轉換器及其方法 Download PDF

Info

Publication number
TWI653838B
TWI653838B TW107121378A TW107121378A TWI653838B TW I653838 B TWI653838 B TW I653838B TW 107121378 A TW107121378 A TW 107121378A TW 107121378 A TW107121378 A TW 107121378A TW I653838 B TWI653838 B TW I653838B
Authority
TW
Taiwan
Prior art keywords
digital
node
output
capacitor
type transistor
Prior art date
Application number
TW107121378A
Other languages
English (en)
Other versions
TW201933788A (zh
Inventor
嘉亮 林
趙煜
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Application granted granted Critical
Publication of TWI653838B publication Critical patent/TWI653838B/zh
Publication of TW201933788A publication Critical patent/TW201933788A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/82—Digital/analogue converters with intermediate conversion to time interval

Abstract

一種數位時間轉換器（digital-to-time converter）包含反相器及可變源極退化網路。反相器於輸入節點接收一輸入時脈，並且於輸出節點輸出一輸出時脈，可變源極退化網路受控於數位字元。反相器包含具有閘極端、汲極端及源極端之電晶體，其中，閘極端耦接至輸入節點，汲極端耦接至輸出節點，源極端耦接至可變源極退化網路。可變源極退化網路包含電阻器以及數位控制電容器，其中，電阻器以及數位控制電容器為並聯連接，數位控制電容器的電容值受控於數位字元。

Description

數位時間轉換器及其方法
本案是有關於數位時間轉換器(Digital-to-Time converter, DTC)，尤其是關於能夠涵蓋較大輸出時間點範圍之數位時間轉換器。
習知之數位時間轉換器（digital-to-time converter, DTC）所輸出之時脈訊號的輸出時間點受控於數位碼，如圖1所示，傳統數位時間轉換器100包含反相器110及數位控制電容器120，反相器110用以接收第一時脈訊號V 1，並且於輸出節點101輸出第二時脈訊號V 2，數位控制電容器120用以於輸出節點101提供電容性負載，電容性負載具有受控於數位碼D C之分流電容（shunt capacitance）。反相器110包含P型電晶體（PMOS）111以及N型電晶體（NMOS）112。在本案中，符號「V DD」代表電源供應節點。第一時脈訊號V 1與第二時脈訊號V 2之間的時間差取決於數位控制電容器120所提供之分流電容的電容值大小，而分流電容的電容值大小取決於數位碼D C。詳言之，電容值較大的分流電容將導致第二時脈訊號V 2相較於第一時脈訊號V 1具有較長的時間延遲，進一步導致第二時脈訊號V 2具有較晚的輸出時間點。因此，第二時脈訊號V 2之輸出時間點可受控於數位碼D C。
傳統之數位時間轉換器100的缺點在於：當要使第二時脈訊號V 2與第一時脈訊號V 1的時間差具有大的調整範圍時，數位控制電容器120的電容值需要具有相當大的可調容值範圍。因此，極需一種只要用很小調整範圍之可調電容，但可涵蓋很大時間差調整範圍的數位時間轉換器。
在一實施例中，一種數位時間轉換器（digital-to-time converter, DTC）包含反相器及可變源極退化網路。反相器用以於輸入節點接收輸入時脈，並且於輸出節點輸出一輸出時脈，可變源極退化網路受控於一數位字元。反相器包含第一型電晶體，第一型電晶體包含閘極端、汲極端及源極端。閘極端耦接至輸入節點，汲極端耦接至輸出節點。可變源極退化網路耦接於第一型電晶體之源極端，並包含以並聯形式相接的電阻器及數位控制電容器，其中，數位控制電容器之電容值由數位字元所控制。
在一實施例中，一種調整輸出時脈的方法，包括下述步驟：設置一反相器，以於反相器之一輸入節點接收一輸入時脈，並於反相器之一輸出節點輸出一輸出時脈，其中反相器包括一第一型電晶體，第一型電晶體具有耦接至輸入節點的閘極端、耦接至輸出節點之汲極端、以及耦接至反相器之源極節點之一源極端；設置一可變源極退化網路，以耦接源極節點，可變源極退化網路包含以並聯形式相接的電阻器以及數位控制電容器，數位控制電容器之電容值受控於一數位字元；以及設定數位字元之數值以控制輸出時脈之一輸出時間點。
在本案中，可能使用了「耦合」與「連接」一詞以及其衍生字詞。在一些實施例中，「連接」與「耦合」可用以表示二個或多個元件彼此直接地物理接觸或電性接觸，或者還可能意味者二或多個元件彼此間接地電性接觸。「連接」與「耦合」一詞仍可用以表示二或多個元件彼此協作或互動。
本案是關於數位時間轉換器。以下之詳細描述揭露本案各種可實行之實施例，但應瞭解的是本案可以多種方式實現，並不限於下述之特定範例或實現此些範例之任意特徵的特定方式。在其他實施例中，並未顯示或描述公眾所知悉的技術細節，藉以避免混淆本案之技術特徵。
本技術領域中具有通常知識者應能理解本案中所使用之微電子學相關的術語與基本概念，例如，「電路節點」、「電源節點」、「接地節點」、「反相器」、「電壓」、「電流」、「互補式金屬氧化物半導體（complementary metal oxide semiconductor，CMOS）」、「P型電晶體（PMOS）」、「N型電晶體（NMOS）」、「電阻器」、「電容器」、「時脈」、「訊號」、「負載」、「疊接」以及「源極退化」。類似上述之術語與基本概念對於本技術領域中具有通常知識者係屬習知，故在此不予贅述。本技術領域中具有通常知識者亦能識別電路符號，例如P型電晶體以及N型電晶體的電路符號，並且能分辨哪一個是「源極端」、「閘極端」及「汲極端」。
本案是從工程方面（即，從本技術領域中具有通常知識者的觀點）來進行表述，而並非是從嚴苛的數學方面來進行表述。例如，「A等於B」是表示「A與B之間的差異小於工程／實務允許誤差」，而並非是要求理論上/數學上的絕對相等。
在本案中，接地節點是作為一個參考節點。於此，接地節點之電位（簡稱接地電位）可為0伏特（V）。電源供應節點是以符號「V DD」表示。時脈訊號為在低準位（例如，0V）以及高準位（例如，電源供應節點V DD之電位或簡稱電源電位）之間循環切換的電壓訊號。
參照圖2，圖2是根據本案一實施例所繪示之數位時間轉換器200的示意圖。數位時間轉換器200包含反相器210以及可變源極退化網路220。可變源極退化網路220耦接於反相器210。
反相器210具有輸入節點202、輸出節點203以及源極節點201。反相器210用以於輸入節點202接收輸入時脈V I，並且於輸出節點203輸出輸出時脈V O。可變源極退化網路220耦接於源極節點201，並且用以於源極節點201提供反相器210可變源極退化。
可變源極退化網路220包含分流電阻器221以及數位控制電容器222。其中，分流電阻器221之一端耦接至源極節點201，且分流電阻器221之另一端耦接至接地節點。數位控制電容器222之一端耦接於源極節點201，且數位控制電容器222之另一端耦接至接地節點。換言之，數位控制電容器222是並聯於分流電阻器221。於此，數位控制電容器222之電容值可由數位字元D W控制。
反相器210包含第一型電晶體與第二型電晶體。於此，第一型電晶體可為N型電晶體212，且第二型電晶體可為P型電晶體211。P型電晶體211之源極端、閘極端及汲極端分別連接至電源供應節點V DD、輸入節點202及輸出節點203。N型電晶體212之源極端、閘極端及汲極端分別連接至源極節點201、輸入節點202及輸出節點203。
在一實施例中，如標註框223所示，數位控制電容器222可透過開關電容器陣列來實現。開關電容器陣列可包括以並聯形式相接的複數個開關電容器單元。此外，數位字元D W可包含複數個位元，且各位元對應於此些開關電容器單元中之一者，以控制所對應到之開關電容器單元的電容值大小。以下，是以三個開關電容器單元U 0、U 1、U 2為例來進行說明。並且對應於開關電容器單元U 0-U 2之數量，數位字元D W可由三個位元D W[0]、D W[1]、D W[2]組成，但此數量並非用以限定本案。
各開關電容器單元U 0、U 1、U 2分別包括以串聯形式相接的電容器以及開關。舉例而言，開關電容器單元U 0可包含依序串接於源極節點201和接地節點之間的電容器C 0與開關S 0，開關電容器單元U 1可包含依序串接於源極節點201和接地節點之間的電容器C 1與開關S 1，且開關電容器單元U 2可包含依序串接於源極節點201和接地節點之間的電容器C 2與開關S 2。此外，各開關電容器單元U 0-U 2之開關S 0-S 2的導通與否可由數位字元D W中對應之位元D W[0]-D W[2]來控制。舉例而言，開關電容器單元U 0的開關S 0可對應並受控於位元D W[0]，開關電容器單元U 1的開關S 1可對應並受控於位元D W[1]，且開關電容器單元U 2的開關S 2可對應並受控於位元D W[2]。由於運用開關電容器陣列來實現數位控制電容器已為本技術領域中具有通常知識者所知悉，故於此不再詳加贅述。
在一實施例中，輸入時脈V I之電位可在接地電位及電源電位之間來回切換。當輸入時脈V I之電位為接地電位時，N型電晶體212截止，P型電晶體211導通，且輸出時脈V O之電位可被P型電晶體211拉高至電源電位。當輸入時脈V I之電位從接地電位切換至電源電位時，P型電晶體211截止，N型電晶體212導通，使得輸出節點203上的輸出時脈V O之電位將因N型電晶體212導通所產生之放電電流而下拉至接地電位。然而，耦接於N型電晶體212之源極端的可變源極退化網路220可用以阻止N型電晶體212導通時所產生的放電電流。在標註框223內所示的數位受控電容器222之一特定實施例中，具有較大數值之數位字元D W可使數位控制電容器222具有較大的電容值，並使N型電晶體212具有較輕微的源極退化，進而導致在輸出節點203上具有較大的放電電流，且此較大的放電電流使得輸出時脈V O之電位下拉至接地電位時的所需時間較短。
相對於藉由控制耦接於電晶體之輸出端（即汲極端）的電容來控制輸出電壓（即第二時脈訊號V 2）之輸出時間點的數位時間轉換器100（如圖1所示），本案的數位時間轉換器200（如圖2所示）則是藉由控制耦接於電晶體之輸入端（即源極端）的電容來控制輸出電壓（即輸出時脈V O）之輸出時間點。由於電晶體在被適當地偏壓時，其本質上為一種放大器，即電晶體之源極端（此為輸入端）上的變動將於汲極端（此為輸出端）上產生更大的變動。因此，相較於耦接在電晶體之汲極端的電容，耦接在源極端的電容僅需要較小的可調容值範圍，就可使數位時間轉換器200之輸出時脈V O涵蓋較大的輸出時間點調整範圍。
如圖3之方法300的流程圖所示，一種調整輸出時脈的方法包含以下步驟(以圖2為例說明，但不以此為限)：設置一反相器210，以於輸入節點202接收輸入時脈V I，並於輸出節點203輸出輸出時脈V O，其中反相器210包括第一型電晶體（如N型電晶體212），其具有耦接至輸入節點202的閘極端、耦接至輸出節點203之汲極端、以及耦接至源極節點201之源極端（步驟310）；設置可變源極退化網路220耦接於源極節點201，其中可變源極退化網路220包含以並聯形式相接的分流電阻器221以及數位控制電容器222，且數位控制電容器222之電容值受控於數位字元D W（步驟320）；以及設定數位字元D W之數值以控制輸出時脈V O之輸出時間點（步驟330）。
在圖2中，雖然N型電晶體212之汲極端是直接連接至輸出節點203，但電路設計者亦可選擇透過疊接裝置將N型電晶體212之汲極端耦接至輸出節點203。使用疊接裝置將MOS電晶體之汲極端耦接至輸出節點203可具有額外的好處，例如較高之輸出阻抗以及較佳之反向隔離，由於其好處已為本技術領域中具有通常知識者所熟知，故在此不予詳述。
本案亦進行模擬，藉以比較圖1之數位時間轉換器100與圖2之數位時間轉換器200的效能。在模擬中，數位時間轉換器100以及數位時間轉換器200皆使用28nm CMOS製程來建立。就數位時間轉換器100來說，P型電晶體111的通道寬度為24微米（mm）且通道長度為220奈米（nm），N型電晶體112的通道寬度為12微米且通道長度為220奈米，且數位控制電容器120之電容值具有920飛法（fF）之可調容值範圍。就數位時間轉換器200來說，P型電晶體211的通道寬度為24微米且通道長度為220奈米，N型電晶體212的通道寬度為12微米且通道長度為與220奈米，分流電阻器221為2.8千歐（KΩ），且數位控制電容器222之電容值具有511飛法之可調容值範圍。並且，對於數位時間轉換器100以及數位時間轉換器200而言，電源電位皆為1.5V。
圖4A顯示根據上述設定條件所建立之數位時間轉換器100的模擬結果。其中，橫軸代表的是時間，其單位為奈秒（ns），而縱軸代表的是電位，其單位為伏特。於此，曲線401A為第一時脈訊號V 1之波形；曲線402A為數位控制電容器120之電容值被設定成最小值時第二時脈訊號V 2之波形；以及曲線403A為數位控制電容器120之電容值被設定成最大值時第二時脈訊號V 2之波形。並且，750毫伏特（mV）用以作為決定輸出時間點之參考的一跳脫準位。如圖4A所示，數位時間轉換器100使用具有920飛法之可調容值範圍的數位控制電容器120時，可使第二時脈訊號V 2獲得大約65ps的可調輸出時間範圍。
圖4B顯示根據上述設定條件所建立之數位時間轉換器200的模擬結果。其中，橫軸代表的是時間，其單位為奈秒，而縱軸代表的是電位，其單位為伏特。於此，曲線401B為輸入時脈V I之波形；曲線402B為數位控制電容器222之電容值被設定成最大值時輸出時脈V O之波形；以及曲線403B為數位控制電容器222之電容值被設定成最小值時輸出時脈V O之波形。同樣地，750毫伏特用以作為決定輸出時間點之參考的一跳脫準位。如圖4B所示，數位時間轉換器200使用具有511飛法之可調容值範圍的數位控制電容器222時，可使輸出時脈V O獲得大約65ps的可調輸出時間範圍。據此可知，本案之數位時間轉換器200所使用的數位控制電容器222之可調容值範圍是窄於傳統之數位時間轉換器100所使用的數位控制電容器120之可調容值範圍，但本案之數位時間轉換器200所涵蓋的可調輸出時間範圍卻可相同於傳統之數位時間轉換器100所涵蓋的可調輸出時間範圍。因此，本案之數位時間轉換器200遠比傳統之數位時間轉換器100更有效率。
雖然本案的技術內容已經以較佳實施例揭露如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神所作些許之更動與潤飾，皆應涵蓋於本案的範疇內，因此本案之專利保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧數位時間轉換器
101‧‧‧輸出節點
110‧‧‧反相器
111‧‧‧P型電晶體
112‧‧‧N型電晶體
120‧‧‧數位控制電容器
200‧‧‧數位時間轉換器
201‧‧‧源極節點
202‧‧‧輸入節點
203‧‧‧輸出節點
210‧‧‧反相器
211‧‧‧P型電晶體
212‧‧‧N型電晶體
220‧‧‧可變源極退化網路
221‧‧‧分流電阻器
222‧‧‧數位控制電容器
223‧‧‧標註框
401A-403A‧‧‧曲線
300‧‧‧方法
401B-403B‧‧‧曲線
310-330‧‧‧步驟
V1‧‧‧第一時脈訊號
V2‧‧‧第二時脈訊號
VDD‧‧‧電源供應節點
DC‧‧‧數位碼
VI‧‧‧輸入時脈
VO‧‧‧輸出時脈
DW‧‧‧數位字元
U0-U2‧‧‧開關電容器單元
C0-C2‧‧‧電容器
S0-S2‧‧‧開關
DW[0]-DW[2]‧‧‧字元
[圖1]為傳統數位時間轉換器的示意圖。 [圖2]是根據本案一實施例所繪示之數位時間轉換器的示意圖。 [圖3]是根據本案一實施例所繪示之調整輸出時脈之方法的流程圖。 [圖4A]繪示圖1中先前技術之數位時間轉換器的模擬結果。 [圖4B]繪示圖2中數位時間轉換器的模擬結果。

Claims (10)

  1. 一種數位時間轉換器（digital-to-time converter, DTC），包含： 一反相器，用以於一輸入節點接收一輸入時脈，並且於一輸出節點輸出一輸出時脈，其中該反相器包含一第一型電晶體，該第一型電晶體包含： 一閘極端，耦接至該輸入節點； 一汲極端，耦接至該輸出節點；以及 一源極端；以及 一可變源極退化網路，耦接於該第一型電晶體之該源極端，並受控於一數位字元，其中，該可變源極退化網路包含： 一電阻器；以及一數位控制電容器，並聯於該電阻器，其中，該數位控制電容器之電容值由該數位字元所控制。
  2. 如請求項1所述的數位時間轉換器，其中該反相器更包括一第二型電晶體，該第二型電晶體包含： 一閘極端，耦接至該輸入節點； 一汲極端，耦接至該輸出節點；以及 一源極端，耦接至一電路節點，該電路節點具有一固定電位。
  3. 如請求項1所述的數位時間轉換器，其中該數位控制電容器包含一開關電容器陣列。
  4. 如請求項3所述的數位時間轉換器，其中該數位字元包括複數個位元，該開關電容器陣列包括複數個開關電容器單元，該些開關電容器單元之每一者係受控於該數位字元之一對應位元。
  5. 如請求項4所述的數位時間轉換器，其中該些開關電容器單元之每一者包括以串聯形式相接的一電容器以及一開關，該開關係受控於該數位字元之該對應位元。
  6. 一種調整輸出時脈的方法，包括： 設置一反相器，以於該反相器之一輸入節點接收一輸入時脈，並於該反相器之一輸出節點輸出一輸出時脈，其中該反相器包括一第一型電晶體，該第一型電晶體具有耦接至該輸入節點的一閘極端、耦接至該輸出節點之一汲極端、以及耦接至該反相器之一源極節點之一源極端； 設置一可變源極退化網路，以耦接該源極節點，該可變源極退化網路包含以並聯形式相接的一電阻器以及一數位控制電容器，該數位控制電容器之電容值受控於一數位字元；以及 設定該數位字元之一數值以控制該輸出時脈之一輸出時間點。
  7. 如請求項6所述的調整輸出時脈的方法，其中該反相器更包括一第二型電晶體，該第二型電晶體包含： 一閘極端，耦接至該輸入節點； 一汲極端，耦接至該輸出節點；以及 一源極端，耦接至一電路節點，該電路節點具有一固定電位。
  8. 如請求項6所述的調整輸出時脈的方法，其中該數位控制電容器包括一開關電容器陣列。
  9. 如請求項8所述的調整輸出時脈的方法，其中該數位字元包括複數個位元，該開關電容器陣列包括複數個開關電容器單元，該些開關電容器單元之每一者係受控於該數位字元之一對應位元。
  10. 如請求項9所述的調整輸出時脈的方法，其中該些開關電容器單元之每一者包括以串聯形式相接的一電容器以及一開關，該開關係受控於該數位字元之該對應位元。
TW107121378A 2018-01-16 2018-06-21 數位時間轉換器及其方法 TWI653838B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/872,017 2018-01-16
US15/872,017 US9985644B1 (en) 2018-01-16 2018-01-16 Digital to-time converter and method therof

Publications (2)

Publication Number Publication Date
TWI653838B true TWI653838B (zh) 2019-03-11
TW201933788A TW201933788A (zh) 2019-08-16

Family

ID=62165954

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107121378A TWI653838B (zh) 2018-01-16 2018-06-21 數位時間轉換器及其方法

Country Status (3)

Country Link
US (1) US9985644B1 (zh)
CN (1) CN110048722B (zh)
TW (1) TWI653838B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11480992B1 (en) * 2021-01-21 2022-10-25 Qualcomm Incorporated Techniques for phase shift reduction in a single crystal multiple output clock system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012066696A1 (ja) * 2010-11-19 2012-05-24 パナソニック株式会社 遅延機能付きレベルシフト回路、デジタル－アナログ混載型半導体集積回路、及び遅延回路
CN103036512B (zh) * 2012-12-17 2016-01-06 清华大学深圳研究生院 一种具有大失调电压校正范围的动态比较器
US9438264B1 (en) * 2015-09-10 2016-09-06 Realtek Semiconductor Corp. High-speed capacitive digital-to-analog converter and method thereof
US8766674B1 (en) * 2013-03-15 2014-07-01 Qualcomm Incorporated Current-mode buffer with output swing detector for high frequency clock interconnect
US9484900B2 (en) * 2014-11-07 2016-11-01 Qualcomm Incorporated Digital-to-phase converter
US9397689B2 (en) * 2014-11-24 2016-07-19 Intel Corporation Interpolator systems and methods
US9819356B2 (en) * 2014-12-15 2017-11-14 Intel IP Corporation Injection locked ring oscillator based digital-to-time converter and method for providing a filtered interpolated phase signal
US9819479B2 (en) * 2015-09-29 2017-11-14 Intel IP Corporation Digitally controlled two-points edge interpolator
US10230388B2 (en) * 2015-12-30 2019-03-12 Northwestern University System and method for energy efficient time domain signal processing
US9705512B1 (en) * 2016-09-20 2017-07-11 Realtek Semiconductor Corporation Self-calibrating fractional-N phase lock loop and method thereof
US9853650B1 (en) * 2016-11-21 2017-12-26 Realtek Semiconductor Corp. Method and apparatus of frequency synthesis

Also Published As

Publication number Publication date
US9985644B1 (en) 2018-05-29
TW201933788A (zh) 2019-08-16
CN110048722A (zh) 2019-07-23
CN110048722B (zh) 2022-10-04

Similar Documents

Publication Publication Date Title
TWI744925B (zh) 可調節電流模式弛張振盪器
JP5537099B2 (ja) 半導体装置
KR100718901B1 (ko) 어드레스 발생 회로
JP2009130879A (ja) レベルシフト回路
JP2005191657A (ja) アナログスイッチ
JP2001274676A (ja) レベルシフト回路および画像表示装置
KR930011436A (ko) 응용 회로의 프로그래밍 및 동작시키는 방법
TWI653838B (zh) 數位時間轉換器及其方法
JP3930498B2 (ja) レベルシフト回路
JPH08335881A (ja) 相補型電流源回路
JP2007227990A (ja) タイミング生成回路及びそれを用いたデジタル／アナログ変換器
US7498859B2 (en) Driving device using CMOS inverter
JP2009171414A (ja) 駆動回路
KR20180018877A (ko) 레벨 쉬프터 및 그 동작 방법
JP2002016484A (ja) 半導体回路
WO1996038912A1 (fr) Circuit a retard variable
US20230205250A1 (en) Semiconductor integrated circuit
US10574222B1 (en) High speed high voltage drivers
JP5520192B2 (ja) 電圧電流変換回路
US20220173729A1 (en) Fine delay cell and delay circuit having the same
JPH10229331A (ja) 入力回路
JPH0210763A (ja) 半導体集積回路
JP4031373B2 (ja) 小振幅出力バッファ
JPH0737385A (ja) 内部電源用降圧回路
JP3861378B2 (ja) バッファ回路およびそれを用いたサンプル・ホールド回路