CN110048722B - 数字时间转换器及其方法 - Google Patents

数字时间转换器及其方法 Download PDF

Info

Publication number
CN110048722B
CN110048722B CN201810736993.7A CN201810736993A CN110048722B CN 110048722 B CN110048722 B CN 110048722B CN 201810736993 A CN201810736993 A CN 201810736993A CN 110048722 B CN110048722 B CN 110048722B
Authority
CN
China
Prior art keywords
digital
node
output
capacitor
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810736993.7A
Other languages
English (en)
Other versions
CN110048722A (zh
Inventor
林嘉亮
赵煜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN110048722A publication Critical patent/CN110048722A/zh
Application granted granted Critical
Publication of CN110048722B publication Critical patent/CN110048722B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/82—Digital/analogue converters with intermediate conversion to time interval

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Logic Circuits (AREA)

Abstract

一种数字时间转换器及调整输出时钟的方法。数字时间转换器包含反相器及可变源极退化网络。反相器于输入节点接收一输入时钟，并且于输出节点输出一输出时钟，可变源极退化网络受控于数字字元。反相器包含具有栅极端、漏极端及源极端的晶体管，其中，栅极端耦接至输入节点，漏极端耦接至输出节点，源极端耦接至可变源极退化网络。可变源极退化网络包含电阻器以及数字控制电容器，其中，电阻器以及数字控制电容器为并联连接，数字控制电容器的电容值受控于数字字元。

Description

数字时间转换器及其方法
技术领域
本公开涉及数字时间转换器(Digital-to-Time converter,DTC)，尤其涉及能够涵盖较大输出时间点范围的数字时间转换器。
背景技术
现有的数字时间转换器(digital-to-time converter,DTC)所输出的时钟信号的输出时间点受控于数字码，如图1所示，传统数字时间转换器100包含反相器110及数字控制电容器120，反相器110用以接收第一时钟信号V1，并且于输出节点101输出第二时钟信号V2，数字控制电容器120用以于输出节点101提供电容性负载，电容性负载具有受控于数字码DC的分流电容(shunt capacitance，分路电容)。反相器110包含P型晶体管(PMOS)111以及N型晶体管(NMOS)112。在本公开中，符号“VDD”代表电源供应节点。第一时钟信号V1与第二时钟信号V2之间的时间差取决于数字控制电容器120所提供的分流电容的电容值大小，而分流电容的电容值大小取决于数字码DC。详言之，电容值较大的分流电容将导致第二时钟信号V2相较于第一时钟信号V1具有较长的时间延迟，进一步导致第二时钟信号V2具有较晚的输出时间点。因此，第二时钟信号V2的输出时间点可受控于数字码DC。
传统的数字时间转换器100的缺点在于：当要使第二时钟信号V2与第一时钟信号V1的时间差具有大的调整范围时，数字控制电容器120的电容值需要具有相当大的可调容值范围。因此，极需一种只要用很小调整范围的可调电容，但可涵盖很大时间差调整范围的数字时间转换器。
发明内容
在一实施例中，一种数字时间转换器(digital-to-time converter,DTC)包含反相器及可变源极退化网络。反相器用以于输入节点接收输入时钟，并且于输出节点输出一输出时钟，可变源极退化网络受控于一数字字元(digital word)。反相器包含第一型晶体管，第一型晶体管包含栅极端、漏极端及源极端。栅极端耦接至输入节点，漏极端耦接至输出节点。可变源极退化网络耦接于第一型晶体管的源极端，并包含以并联形式相接的电阻器及数字控制电容器，其中，数字控制电容器的电容值由数字字元所控制。
在一实施例中，一种调整输出时钟的方法，包括下述步骤：设置一反相器，以于反相器的一输入节点接收一输入时钟，并于反相器的一输出节点输出一输出时钟，其中反相器包括一第一型晶体管，第一型晶体管具有耦接至输入节点的栅极端、耦接至输出节点的漏极端、以及耦接至反相器的源极节点的一源极端；设置一可变源极退化网络，以耦接源极节点，可变源极退化网络包含以并联形式相接的电阻器以及数字控制电容器，数字控制电容器的电容值受控于一数字字元；以及设定数字字元的数值以控制输出时钟的一输出时间点。
附图说明
图1为传统数字时间转换器的示意图。
图2是根据本公开一实施例所示出的数字时间转换器的示意图。
图3是根据本公开一实施例所示出的调整输出时钟的方法的流程图。
图4A示出图1中现有技术的数字时间转换器的模拟结果。
图4B示出图2中数字时间转换器的模拟结果。
符号说明
100 数字时间转换器 101 输出节点
110 反相器 111 P型晶体管
112 N型晶体管 120 数字控制电容器
200 数字时间转换器 201 源极节点
202 输入节点 203 输出节点
210 反相器 211 P型晶体管
212 N型晶体管 220 可变源极退化网络
221 分流电阻器 222 数字控制电容器
223 标注框 401A-403A 曲线
300 方法 401B-403B 曲线
310-330 步骤 V1 第一时钟信号
V2 第二时钟信号 VDD 电源供应节点
DC 数字码 VI 输入时钟
VO 输出时钟 DW 数字字元
U0-U2 开关电容器单元 C0-C2 电容器
S0-S2 开关 DW[0]-DW[2] 字元
具体实施方式
在本公开中，可能使用了“耦合”与“连接”一词以及其衍生字词。在一些实施例中，“连接”与“耦合”可用以表示两个或更多个元件彼此直接地物理接触或电性接触，或者还可能意味着两个或更多个元件彼此间接地电性接触。“连接”与“耦合”一词仍可用以表示两个或更多个元件彼此协作或互动。
本公开涉及数字时间转换器。以下的详细描述公开本公开各种可实行的实施例，但应了解的是本公开可以多种方式实现，并不限于下述的特定范例或实现这些范例的任意特征的特定方式。在其他实施例中，并未显示或描述公众所知悉的技术细节，借此避免混淆本公开的技术特征。
本技术领域中技术人员应能理解本公开中所使用的微电子学相关的术语与基本概念，例如，“电路节点”、“电源节点”、“接地节点”、“反相器”、“电压”、“电流”、“互补式金属氧化物半导体(complementary metal oxide semiconductor，CMOS)”、“P型晶体管(PMOS)”、“N型晶体管(NMOS)”、“电阻器”、“电容器”、“时钟”、“信号”、“负载”、“叠接”以及“源极退化”。类似上述的术语与基本概念对于本技术领域中技术人员是属公知的，故在此不予赘述。本技术领域中技术人员亦能识别电路符号，例如P型晶体管以及N型晶体管的电路符号，并且能分辨哪一个是“源极端”、“栅极端”及“漏极端”。
本公开是从工程方面(即，从本技术领域中技术人员的观点)来进行表述，而并非是从严苛的数学方面来进行表述。例如，“A等于B”是表示“A与B之间的差异小于工程/实务允许误差”，而并非是要求理论上/数学上的绝对相等。
在本公开中，接地节点是作为一个参考节点。于此，接地节点的电位(简称接地电位)可为0伏特(V)。电源供应节点是以符号“VDD”表示。时钟信号为在低电平(例如，0V)以及高电平(例如，电源供应节点VDD的电位或简称电源电位)之间循环切换的电压信号。
参照图2，图2是根据本公开一实施例所示出的数字时间转换器200的示意图。数字时间转换器200包含反相器210以及可变源极退化网络220。可变源极退化网络220耦接于反相器210。
反相器210具有输入节点202、输出节点203以及源极节点201。反相器210用以于输入节点202接收输入时钟VI，并且于输出节点203输出输出时钟VO。可变源极退化网络220耦接于源极节点201，并且用以于源极节点201提供反相器210可变源极退化。
可变源极退化网络220包含分流电阻器221以及数字控制电容器222。其中，分流电阻器221的一端耦接至源极节点201，且分流电阻器221的另一端耦接至接地节点。数字控制电容器222的一端耦接于源极节点201，且数字控制电容器222的另一端耦接至接地节点。换言之，数字控制电容器222与分流电阻器221并联。于此，数字控制电容器222的电容值可由数字字元DW控制。
反相器210包含第一型晶体管与第二型晶体管。于此，第一型晶体管可为N型晶体管212，且第二型晶体管可为P型晶体管211。P型晶体管211的源极端、栅极端及漏极端分别连接至电源供应节点VDD、输入节点202及输出节点203。N型晶体管212的源极端、栅极端及漏极端分别连接至源极节点201、输入节点202及输出节点203。
在一实施例中，如标注框223所示，数字控制电容器222可通过开关电容器阵列来实现。开关电容器阵列可包括以并联形式相接的多个开关电容器单元。此外，数字字元DW可包含多个位元，且各位元对应于这些开关电容器单元中的一者，以控制所对应到的开关电容器单元的电容值大小。以下，是以三个开关电容器单元U0、U1、U2为例来进行说明。并且对应于开关电容器单元U0-U2的数量，数字字元DW可由三个位元DW[0]、DW[1]、DW[2组成，但此数量并非用以限定本公开。
各开关电容器单元U0、U1、U2分别包括以串联形式相接的电容器以及开关。举例而言，开关电容器单元U0可包含依序串接于源极节点201和接地节点之间的电容器C0与开关S0，开关电容器单元U1可包含依序串接于源极节点201和接地节点之间的电容器C1与开关S1，且开关电容器单元U2可包含依序串接于源极节点201和接地节点之间的电容器C2与开关S2。此外，各开关电容器单元U0-U2的开关S0-S2的导通与否可由数字字元DW中对应的位元DW[0]-DW[2]来控制。举例而言，开关电容器单元U0的开关S0可对应并受控于位元DW[0]，开关电容器单元U1的开关S1可对应并受控于位元DW[1]，且开关电容器单元U2的开关S2可对应并受控于位元DW[2]。由于运用开关电容器阵列来实现数字控制电容器已为本技术领域中技术人员所知悉，故于此不再详加赘述。
在一实施例中，输入时钟VI的电位可在接地电位及电源电位之间来回切换。当输入时钟VI的电位为接地电位时，N型晶体管212截止，P型晶体管211导通，且输出时钟VO的电位可被P型晶体管211拉高至电源电位。当输入时钟VI的电位从接地电位切换至电源电位时，P型晶体管211截止，N型晶体管212导通，使得输出节点203上的输出时钟VO的电位将因N型晶体管212导通所产生的放电电流而下拉至接地电位。然而，耦接于N型晶体管212的源极端的可变源极退化网络220可用以阻止N型晶体管212导通时所产生的放电电流。在标注框223内所示的数字控制电容器222的一特定实施例中，具有较大数值的数字字元DW可使数字控制电容器222具有较大的电容值，并使N型晶体管212具有较轻微的源极退化，进而导致在输出节点203上具有较大的放电电流，且此较大的放电电流使得输出时钟VO的电位下拉至接地电位时的所需时间较短。
相对于通过控制耦接于晶体管的输出端(即漏极端)的电容来控制输出电压(即第二时钟信号V2)的输出时间点的数字时间转换器100(如图1所示)，本公开的数字时间转换器200(如图2所示)则是通过控制耦接于晶体管的输入端(即源极端)的电容来控制输出电压(即输出时钟VO)的输出时间点。由于晶体管在被适当地偏压时，其本质上为一种放大器，即晶体管的源极端(此为输入端)上的变动将于漏极端(此为输出端)上产生更大的变动。因此，相较于耦接在晶体管的漏极端的电容，耦接在源极端的电容仅需要较小的可调容值范围，就可使数字时间转换器200的输出时钟VO涵盖较大的输出时间点调整范围。
如图3的方法300的流程图所示，一种调整输出时钟的方法包含以下步骤(以图2为例说明，但不以此为限)：设置一反相器210，以于输入节点202接收输入时钟VI，并于输出节点203输出输出时钟VO，其中反相器210包括第一型晶体管(如N型晶体管212)，其具有耦接至输入节点202的栅极端、耦接至输出节点203的漏极端、以及耦接至源极节点201的源极端(步骤310)；设置可变源极退化网络220耦接于源极节点201，其中可变源极退化网络220包含以并联形式相接的分流电阻器221以及数字控制电容器222，且数字控制电容器222的电容值受控于数字字元DW(步骤320)；以及设定数字字元DW的数值以控制输出时钟VO的输出时间点(步骤330)。
在图2中，虽然N型晶体管212的漏极端是直接连接至输出节点203，但电路设计者亦可选择通过叠接装置将N型晶体管212的漏极端耦接至输出节点203。使用叠接装置将MOS晶体管的漏极端耦接至输出节点203可具有额外的好处，例如较高的输出阻抗以及优选的反向隔离，由于其好处已为本技术领域中技术人员所熟知，故在此不予详述。
本公开亦进行模拟，借此比较图1的数字时间转换器100与图2的数字时间转换器200的效能。在模拟中，数字时间转换器100以及数字时间转换器200皆使用28nm CMOS工艺来建立。就数字时间转换器100来说，P型晶体管111的通道宽度为24微米(μm)且通道长度为220纳米(nm)，N型晶体管112的通道宽度为12微米且通道长度为220纳米，且数字控制电容器120的电容值具有920飞法(fF)的可调容值范围。就数字时间转换器200来说，P型晶体管211的通道宽度为24微米且通道长度为220纳米，N型晶体管212的通道宽度为12微米且通道长度为220纳米，分流电阻器221为2.8千欧(KΩ)，且数字控制电容器222的电容值具有511飞法的可调容值范围。并且，对于数字时间转换器100以及数字时间转换器200而言，电源电位皆为1.5V。
图4A显示根据上述设定条件所建立的数字时间转换器100的模拟结果。其中，横轴代表的是时间，其单位为纳秒(ns)，而纵轴代表的是电位，其单位为伏特。于此，曲线401A为第一时钟信号V1的波形；曲线402A为数字控制电容器120的电容值被设定成最小值时第二时钟信号V2的波形；以及曲线403A为数字控制电容器120的电容值被设定成最大值时第二时钟信号V2的波形。并且，750毫伏特(mV)用以作为决定输出时间点的参考的一跳脱电平。如图4A所示，数字时间转换器100使用具有920飞法的可调容值范围的数字控制电容器120时，可使第二时钟信号V2获得大约65ps的可调输出时间范围。
图4B显示根据上述设定条件所建立的数字时间转换器200的模拟结果。其中，横轴代表的是时间，其单位为纳秒，而纵轴代表的是电位，其单位为伏特。于此，曲线401B为输入时钟VI的波形；曲线402B为数字控制电容器222的电容值被设定成最大值时输出时钟VO的波形；以及曲线403B为数字控制电容器222的电容值被设定成最小值时输出时钟VO的波形。同样地，750毫伏特用以作为决定输出时间点的参考的一跳脱电平。如图4B所示，数字时间转换器200使用具有511飞法的可调容值范围的数字控制电容器222时，可使输出时钟VO获得大约65ps的可调输出时间范围。据此可知，本公开的数字时间转换器200所使用的数字控制电容器222的可调容值范围窄于传统的数字时间转换器100所使用的数字控制电容器120的可调容值范围，但本公开的数字时间转换器200所涵盖的可调输出时间范围却可与传统的数字时间转换器100所涵盖的可调输出时间范围相同。因此，本公开的数字时间转换器200远比传统的数字时间转换器100更有效率。
虽然本公开的技术内容已经以优选实施例公开如上，然其并非用以限定本公开，任何本领域技术人员，在不脱离本公开的构思所作些许的变动与润饰，皆应涵盖于本公开的范围内，因此本公开的专利保护范围当视权利要求所界定者为准。

Claims (10)

1.一种数字时间转换器，包含：
一反相器，用以于一输入节点接收一输入时钟，并且于一输出节点输出一输出时钟，其中该反相器包含一第一型晶体管，该第一型晶体管包含：
一栅极端，耦接至该输入节点；
一漏极端，耦接至该输出节点；和
一源极端；以及
一可变源极退化网络，耦接于该第一型晶体管的该源极端，并受控于一数字字元，其中，该可变源极退化网络包含：
一电阻器；以及一数字控制电容器，与该电阻器并联，其中，
该数字控制电容器的电容值由该数字字元所控制。
2.如权利要求1所述的数字时间转换器，其中该反相器还包括一第二型晶体管，该第二型晶体管包含：
一栅极端，耦接至该输入节点；
一漏极端，耦接至该输出节点；以及
一源极端，耦接至一电路节点，该电路节点具有一固定电位。
3.如权利要求1所述的数字时间转换器，其中该数字控制电容器包含一开关电容器阵列。
4.如权利要求3所述的数字时间转换器，其中该数字字元包括多个位元，该开关电容器阵列包括多个开关电容器单元，所述多个开关电容器单元的每一者受控于该数字字元的一对应位元。
5.如权利要求4所述的数字时间转换器，其中所述多个开关电容器单元的每一者包括以串联形式相接的一电容器以及一开关，该开关受控于该数字字元的该对应位元。
6.一种调整输出时钟的方法，包括：
设置一反相器，以于该反相器的一输入节点接收一输入时钟，并于该反相器的一输出节点输出一输出时钟，其中该反相器包括一第一型晶体管，该第一型晶体管具有耦接至该输入节点的一栅极端、耦接至该输出节点的一漏极端、以及耦接至该反相器的一源极节点的一源极端；
设置一可变源极退化网络，以耦接该源极节点，该可变源极退化网络包含以并联形式相接的一电阻器以及一数字控制电容器，该数字控制电容器的电容值受控于一数字字元；以及
设定该数字字元的一数值以控制该输出时钟的一输出时间点。
7.如权利要求6所述的调整输出时钟的方法，其中该反相器还包括一第二型晶体管，该第二型晶体管包含：
一栅极端，耦接至该输入节点；
一漏极端，耦接至该输出节点；以及
一源极端，耦接至一电路节点，该电路节点具有一固定电位。
8.如权利要求6所述的调整输出时钟的方法，其中该数字控制电容器包括一开关电容器阵列。
9.如权利要求8所述的调整输出时钟的方法，其中该数字字元包括多个位元，该开关电容器阵列包括多个开关电容器单元，所述多个开关电容器单元的每一者受控于该数字字元的一对应位元。
10.如权利要求9所述的调整输出时钟的方法，其中所述多个开关电容器单元的每一者包括以串联形式相接的一电容器以及一开关，该开关受控于该数字字元的该对应位元。
CN201810736993.7A 2018-01-16 2018-07-02 数字时间转换器及其方法 Active CN110048722B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/872,017 2018-01-16
US15/872,017 US9985644B1 (en) 2018-01-16 2018-01-16 Digital to-time converter and method therof

Publications (2)

Publication Number Publication Date
CN110048722A CN110048722A (zh) 2019-07-23
CN110048722B true CN110048722B (zh) 2022-10-04

Family

ID=62165954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810736993.7A Active CN110048722B (zh) 2018-01-16 2018-07-02 数字时间转换器及其方法

Country Status (3)

Country Link
US (1) US9985644B1 (zh)
CN (1) CN110048722B (zh)
TW (1) TWI653838B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11480992B1 (en) * 2021-01-21 2022-10-25 Qualcomm Incorporated Techniques for phase shift reduction in a single crystal multiple output clock system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012066696A1 (ja) * 2010-11-19 2012-05-24 パナソニック株式会社 遅延機能付きレベルシフト回路、デジタル－アナログ混載型半導体集積回路、及び遅延回路
CN103036512B (zh) * 2012-12-17 2016-01-06 清华大学深圳研究生院 一种具有大失调电压校正范围的动态比较器
US8766674B1 (en) * 2013-03-15 2014-07-01 Qualcomm Incorporated Current-mode buffer with output swing detector for high frequency clock interconnect
US9438264B1 (en) * 2015-09-10 2016-09-06 Realtek Semiconductor Corp. High-speed capacitive digital-to-analog converter and method thereof
US9484900B2 (en) * 2014-11-07 2016-11-01 Qualcomm Incorporated Digital-to-phase converter
US9397689B2 (en) * 2014-11-24 2016-07-19 Intel Corporation Interpolator systems and methods
US9819356B2 (en) * 2014-12-15 2017-11-14 Intel IP Corporation Injection locked ring oscillator based digital-to-time converter and method for providing a filtered interpolated phase signal
US9819479B2 (en) * 2015-09-29 2017-11-14 Intel IP Corporation Digitally controlled two-points edge interpolator
US10230388B2 (en) * 2015-12-30 2019-03-12 Northwestern University System and method for energy efficient time domain signal processing
US9705512B1 (en) * 2016-09-20 2017-07-11 Realtek Semiconductor Corporation Self-calibrating fractional-N phase lock loop and method thereof
US9853650B1 (en) * 2016-11-21 2017-12-26 Realtek Semiconductor Corp. Method and apparatus of frequency synthesis

Also Published As

Publication number Publication date
TW201933788A (zh) 2019-08-16
US9985644B1 (en) 2018-05-29
CN110048722A (zh) 2019-07-23
TWI653838B (zh) 2019-03-11

Similar Documents

Publication Publication Date Title
US9785176B2 (en) Small-circuit-scale reference voltage generating circuit
CN108052149B (zh) 信号发生电路
CN101485088B (zh) 甚低功率的模拟补偿电路
US8089388B2 (en) Folding analog-to-digital converter
US10937467B2 (en) Device and method for data-writing
US5353028A (en) Differential fuse circuit and method utilized in an analog to digital converter
EP2979268B1 (en) Low-power, high-accuracy current reference for highly distributed current references for cross point memory
US11742811B2 (en) Operational amplifier offset trim
CN110048722B (zh) 数字时间转换器及其方法
US6894574B2 (en) CR oscillation circuit
KR101257459B1 (ko) 온도 보상 회로 및 이를 구비한 장치
US10819316B2 (en) Circuits and methods for reducing kickback noise in a comparator
US10892771B1 (en) Segmented resistor digital-to-analog converter
US6175267B1 (en) Current compensating bias generator and method therefor
JP5950647B2 (ja) 基準電圧回路
JP3801558B2 (ja) レベルシフト回路
US20190289236A1 (en) Ramp signal generation device and cmos image sensor including the same
CN108628379B (zh) 偏压电路
JP2002076895A (ja) 電流セル型デジタル・アナログ変換器
US20230170914A1 (en) Digital-to-analog converter circuit
JP5038738B2 (ja) デューティ調整回路
JP2008283284A (ja) Ａｄ変換器
JP2003110032A (ja) 半導体集積回路
CN116455412A (zh) 发送器
JP3287286B2 (ja) 基準電圧発生回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant