TWI641222B - 時脈緩衝電路及其方法 - Google Patents

時脈緩衝電路及其方法 Download PDF

Info

Publication number
TWI641222B
TWI641222B TW106145595A TW106145595A TWI641222B TW I641222 B TWI641222 B TW I641222B TW 106145595 A TW106145595 A TW 106145595A TW 106145595 A TW106145595 A TW 106145595A TW I641222 B TWI641222 B TW I641222B
Authority
TW
Taiwan
Prior art keywords
inverter
clock signal
pin
type transistor
source node
Prior art date
Application number
TW106145595A
Other languages
English (en)
Other versions
TW201911749A (zh
Inventor
嘉亮 林
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Application granted granted Critical
Publication of TWI641222B publication Critical patent/TWI641222B/zh
Publication of TW201911749A publication Critical patent/TW201911749A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H03K5/134—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H03K3/3545—Stabilisation of output, e.g. using crystal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一種時脈緩衝電路包含第一反相器、第二反相器、第一電阻與第二電阻。第一反相器接收第一時脈訊號並輸出第二時脈訊號。第一反相器之輸入腳位與輸出腳位分別接收第一時脈訊號及輸出第二時脈訊號。第一反相器之電源腳位與接地腳位分別連接至第一來源節點與第二來源節點。第二反相器接收第二時脈訊號並輸出第三時脈訊號。第二反相器之輸入腳位與輸出腳位分別接收第二時脈訊號及輸出第三時脈訊號。第二反相器之電源腳位與接地腳位分別連接至第一來源節點與第二來源節點。第一電阻連接第一直流電壓至第一來源節點。第二電阻連接第二直流電壓至第二來源節點。

Description

時脈緩衝電路及其方法
本案是關於時脈緩衝技術，特別是一種具較佳抗噪性的時脈緩衝電路及其方法。
時脈訊號在低準位與高準位之間週期性地切換。時脈訊號於其功能上可用以傳達時間資訊。時脈緩衝電路為一種用以接收輸入時脈訊號並相應地輸出延遲時脈訊號的電路。除了時序上之延遲和潛在地驅動功率之外，延遲時脈訊號與輸入時脈訊號在功能上大致上相同。如圖1A所示，傳統的時脈緩衝電路100包含以串接（cascade）型式相接的第一反相器101與第二反相器102。第一反相器101接收輸入時脈訊號CK並輸出反相時脈訊號CKB，而第二反相器102接收反相時脈訊號CKB並輸出延遲時脈訊號CKD。在本案中，符號「VDD」代表第一直流（DC）節點，其也可稱為電源節點，且符號「VSS」代表第二直流節點，其也可稱為接地節點。二符號「VDD」、「VSS」廣泛地應用於本領域中，故於此不再詳細解釋。
第一反相器101與第二反相器102分別具有輸入腳位I、輸出腳位O、電源腳位P以及接地腳位G。第一反相器101的輸入腳位I接收時脈訊號CK，第一反相器101的輸出腳位O輸出反相時脈訊號CKB，第一反相器101的電源腳位P連接至電源節點VDD，且第一反相器101的接地腳位G連接至接地節點VSS。第二反相器102的輸入腳位I接收反相時脈訊號CKB，第二反相器102的輸出腳位O輸出延遲時脈訊號CKD，第二反相器102的電源腳位P連接至電源節點VDD，且第二反相器102的接地腳位G連接至接地節點VSS。
圖1B示出可作為第一反相器101與第二反相器102之一實施例之反相器110的概要示意圖。反相器110包含以互補式拓樸配置的N型電晶體（NMOS）112與P型電晶體（PMOS）111。P型電晶體111的閘極端、源極端與汲極端分別連接至輸入腳位I、電源腳位P與輸出腳位O。N型電晶體112的閘極端、源極端與汲極端分別連接至輸入腳位I、接地腳位G與輸出腳位O。傳統的時脈緩衝電路100與反相器110已為本領域中具有通常知識者所熟知，故於此不再詳述。
時脈緩衝電路100容易受到雜訊影響。進一步來說，來自電源節點VDD及/或接地節點VSS的雜訊可經由時脈緩衝電路100的電晶體（即P型電晶體111及/或N型電晶體112）對延遲時脈訊號CKB之完整性造成不利的影響。此外，由於時脈緩衝電路100的電晶體也會貢獻出雜訊，因此降低了延遲時脈訊號CKB的完整性。
為解決上述問題，在一實施例中，一種時脈緩衝電路包含第一反相器、第二反相器、第一電阻與第二電阻。第一反相器用以接收第一時脈訊號並輸出第二時脈訊號。第一反相器的輸入腳位與輸出腳位分別接收第一時脈訊號及輸出第二時脈訊號。第一反相器的電源腳位與接地腳位分別連接至第一來源節點與第二來源節點。第二反相器用以接收第二時脈訊號並輸出第三時脈訊號。第二反相器的輸入腳位與輸出腳位分別接收第二時脈訊號及輸出第三時脈訊號。第二反相器的電源腳位與接地腳位分別連接至第一來源節點與第二來源節點。第一電阻連接第一直流電壓至第一來源節點。第二電阻連接第二直流電壓至第二來節點。
在一實施例中，一種時脈緩衝方法，包含：設置用以接收第一時脈訊號並輸出第二時脈訊號的第一反相器，其中第一反相器的輸入腳位與輸出腳位分別接收第一時脈訊號及輸出第二時脈訊號，第一反相器的電源腳位與接地腳位分別連接至第一來源節點與第二來源節點；設置用以接收第二時脈訊號並輸出第三時脈訊號的第二反相器，其中第二反相器的輸入腳位與輸出腳位分別接收第二時脈訊號及輸出第三時脈訊號，第二反相器的電源腳位與接地腳位分別連接至第一來源節點與第二來源節點；設置第一電阻將第一直流電壓連接至第一來源節點；以及設置第二電阻將第二直流電壓連接至第二來源節點。
在一些實施例中，第一反相器包含P型電晶體與N型電晶體。P型電晶體的閘極端與源極端分別連接至第一反相器的輸入腳位與電源腳位。N型電晶體的閘極端與源極端分別連接至第一反相器的輸入腳位與接地腳位。
在一些實施例中，第二反相器包含P型電晶體與N型電晶體。P型電晶體的閘極端與源極端分別連接至第二反相器的輸入腳位與電源腳位。N型電晶體的閘極端與源極端分別連接至第二反相器的輸入腳位與接地腳位。
在一些實施例中，第二反相器相同於第一反相器。
本案是關於時脈緩衝電路及用以緩衝時脈訊號的時脈緩衝方法。儘管在說明書中描述了數個被認為是實施本案的較佳模式，但應理解本案仍可以諸多方式來實現，且不應限定於下述之特定實施例或實現下述特徵的特定方式。在其他情況下，公知細節將不再贅述或討論以避免模糊本案重點。
本領域中具有通常知識者應能理解本案中所運用的關於微電子的字詞與基本概念。例如，「電路節點」、「電源節點」、「接地節點」、「反相器」、「P型電晶體」、「N型電晶體」、「電阻」、「直流」、「雜訊」、「閃爍雜訊」、「串接」、「差動訊號」、「差動對」、「單端」、「共模」與「源極退化」。像是此些字詞與基本定義因已為本領域中具有通常知識者所熟知，故於此不再詳加敘述。本領域中具有通常知識者亦能辨識電路符號，例如P型電晶體與N型電晶體的電路符號，並且理解哪一個節點是源極、閘極與汲極。
在本案中，直流節點為一個具有實質上固定電壓的電路節點。
圖2為本案一實施例之時脈緩衝電路200的概要示意圖。參閱圖2，時脈緩衝電路200包含二反相器（以下分別稱之為第一反相器201與第二反相器202）與二電阻（以下分別稱之為第一電阻203與第二電阻204）。其中，第一反相器201與第二反相器202分別具有輸入腳位I、輸出腳位O、電源腳位P與接地腳位G。
第二反相器202的輸入腳位I連接至第一反相器201的輸出腳位O。第一反相器201的電源腳位P和第二反相器202的電源腳位P連接至第一來源節點VS1。第一反相器201的接地腳位G和第二反相器202的接地腳位G連接至第二來源節點VS2。第一電阻203連接於第一來源節點VS1與電源節點VDD之間。並且，第二電阻204連接於第二來源節點VS2與接地節點VSS之間。
第一反相器201用以接收第一時脈訊號CK1並且輸出第二時脈訊號CK2。第二反相器202用以接收第二時脈訊號CK2並且輸出第三時脈訊號CK3。於此，第一反相器201是以其輸入腳位I接收第一時脈訊號CK1，且經由其輸出腳位O輸出第二時脈訊號CK2。類似地，第二反相器202是以其輸入腳位I接收第二時脈訊號CK2，且經由其輸出腳位O輸出第三時脈訊號CK3。
在一實施例中，第一反相器201與第二反相器202可分別以圖1B所示之一實施例的反相器110來實現。
本案的時脈緩衝電路200和一般的時脈緩衝電路100之間的不同點在於：一般的時脈緩衝電路100的第一反相器101與第二反相器102在其頂側（經由各自的電源腳位P）是連接至電源節點VDD，並且在其底側（經由各自的接地腳位G）連接至接地節點VSS。而本案的時脈緩衝電路200的第一反相器201與第二反相器202在其頂側（經由各自的電源腳位P）則是連接至第一來源節點VS1，並且在其底側（經由各自的接地腳位G）連接至第二來源節點VS2。此外，第一電阻203連接於第一來源節點VS1與電源節點VDD之間，且第二電阻204連接於第二來源節點VS2與接地節點VSS之間。
換言之，在本案之時脈緩衝電路200中，第一反相器201與第二反相器202在其頂側是經由第一電阻203間接地連接至電源節點VDD，並在其底側經由第二電阻204間接地連接至接地節點VSS。於此，第一電阻203可協助降低時脈緩衝電路200在電源節點VDD所受到之雜訊影響，並且第二電阻204可協助降低時脈緩衝電路200在接地節點VSS所受到之雜訊影響。因此，相較於圖1A之一般的時脈緩衝電路100，本案之時脈緩衝電路200可因第一電阻203與第二電阻204之運用而不易受到電源節點VDD與接地節點VSS的雜訊影響。
此外，因第一電阻203與第二電阻204提供源極退化功能，本案之時脈緩衝電路200不易受到其內部之反相器組合（即，第一反相器201與第二反相器202）的雜訊影響。具體而言，對於分別以圖1B所示之一實施例的反相器110來實現的第一反相器201與第二反相器202，第一電阻203提供源極退化給P型電晶體111並可降低P型電晶體111的閃爍雜訊，而第二電阻204是提供源極退化給N型電晶體112並可降低N型電晶體112的閃爍雜訊。「源極退化」、「閃爍雜訊」、「源極退化可有效地降低電晶體的閃爍雜訊」等概念已為本領域中具有通常知識者所熟知，故於此不再詳加敘述。
雖然，第一電阻203與第二電阻204本身也會貢獻出雜訊，但其雜訊可因第一反相器201與第二反相器202的串聯拓樸而得以降低。
第一反相器201接收第一時脈訊號CK1並輸出第二時脈訊號CK2，故第二時脈訊號CK2為第一時脈訊號CK1的反相訊號。因此，第一時脈訊號CK1與第二時脈訊號CK2可共同形成實質上（de facto）的差分訊號。第一反相器201與第二反相器202分別接收第一時脈訊號CK1與第二時脈訊號CK2。由於第一時脈訊號CK1與第二時脈訊號CK2共同形成實質上的差分訊號，第一反相器201與第二反相器202可共同形成反相器之實質上的差分對210。對於反相器之實質上的差分對210而言，第一電阻203有效地共享於第一反相器201與第二反相器202，並可作為在電源側的一個共模源極退化電阻，而第二電阻204亦是有效地共享於第一反相器201與第二反相器202，並可作為在接地側的一個共模源極退化電阻。
對於反相器之實質上的差分對210而言，來自第一電阻203的雜訊為共模干擾，並且來自第二電阻204的雜訊亦是如此。相較於單端電路，差分電路本質上具有更佳的共模拒斥，因而不易受到共模干擾。
總而言之，本案的時脈緩衝電路200因對於來自電源節點、接地節點以及電路內部構件的雜訊具有更好的抗噪性而可較一般的時脈緩衝電路100輸出更乾淨的時脈訊號。
需注意的是，第一來源節點VS1與第二來源節點VS2因連接至電晶體的源極端而可被稱為源極節點。具體而言，對於分別以圖1B所示之一實施例的反相器110來實現的第一反相器201與第二反相器202，第一來源節點VS1可經由電源腳位P連接至P型電晶體111的源極端，而第二來源節點VS2可經由接地腳位G連接至N型電晶體112的源極端。
在一實施例中，時脈緩衝電路200可利用28奈米（nm）CMOS製程來實現。第一反相器201與第二反相器202為實質上相同的。電源節點VDD為具有動態波動小於20毫伏特（mV）的1.05伏特（V）直流電壓（因此稱為實質上固定）。接地節點VSS為具有動態波動小於5毫伏特的0伏特直流電壓。圖1B中的P型電晶體111的通道寬度與通道長度分別為18微米（μm）與30奈米。圖1B中的N型電晶體112的通道寬度與通道長度分別為40微米與30奈米。並且，第一電阻203與第二電阻204皆為200歐姆（Ω），但本案並非以此為限。
需注意的是，圖1B中的反相器110僅為反相器的一種實施態樣。電路設計者可以反相器的其他實施態樣來實現圖2中的第一反相器201與第二反相器202。
對於一些應用，是需要故意延遲時脈訊號。在此種狀況下，可將複數個時脈緩衝電路200以串聯拓樸之配置來實現。圖3為雙級串接之時脈緩衝電路300的概要示意圖。參閱圖3，雙級串接之時脈緩衝電路300包含第一時脈緩衝電路301與第二時脈緩衝電路302。第一時脈緩衝電路301用以接收第一時脈訊號CK_1並輸出第二時脈訊號CK_2，且第二時脈緩衝電路302用以接收第二時脈訊號CK_2並輸出第三時脈訊號緩衝訊號CK_3。其中，第一時脈緩衝電路301與第二時脈緩衝電路302分別為圖2中時脈緩衝電路200的一實施例。
圖4為本案一實施例之時脈緩衝方法的流程圖400。參閱圖4，一種時脈緩衝方法包含：設置用以接收第一時脈訊號並輸出第二時脈訊號的第一反相器，其中第一反相器的輸入腳位及輸出腳位分別接收第一時脈訊號及輸出第二時脈訊號，第一反相器的電源腳位與接地腳位分別連接至第一來源節點與第二來源節點（步驟410）；設置用以接收第二時脈訊號並輸出第三時脈訊號的第二反相器，其中第二反相器的輸入腳位及輸出腳位分別接收第二時脈訊號及輸出第三時脈訊號，第二反相器的電源腳位與接地腳位分別連接至第一來源節點與第二來源節點（步驟420）；設置第一電阻將第一直流電壓耦合至第一來源節點（步驟430）；以及設置第二電阻將第二直流電壓耦合至第二來源節點（步驟440）。
雖然本案的技術內容已經以較佳實施例揭露如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神所作些許之更動與潤飾，皆應涵蓋於本案的範疇內，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧時脈緩衝電路
101‧‧‧第一反相器
102‧‧‧第二反相器
110‧‧‧反相器
111‧‧‧P型電晶體
112‧‧‧N型電晶體
200‧‧‧時脈緩衝電路
201‧‧‧第一反相器
202‧‧‧第二反相器
203‧‧‧第一電阻
204‧‧‧第二電阻
210‧‧‧反相器之實質上的差分對
300‧‧‧雙級串接之時脈緩衝電路
301‧‧‧第一時脈緩衝電路
302‧‧‧第二時脈緩衝電路
CK‧‧‧時脈訊號
CKB‧‧‧反相時脈訊號
CKD‧‧‧延遲時脈訊號
CK1‧‧‧第一時脈訊號
CK2‧‧‧第二時脈訊號
CK3‧‧‧第三時脈訊號
CK_1‧‧‧第一時脈訊號
CK_2‧‧‧第二時脈訊號
CK_3‧‧‧第三時脈訊號
VDD‧‧‧電源節點
VSS‧‧‧接地節點
VS1‧‧‧第一來源節點
VS2‧‧‧第二來源節點
G‧‧‧接地腳位
I‧‧‧輸入腳位
O‧‧‧輸出腳位
P‧‧‧電源腳位
400‧‧‧流程圖
410~440‧‧‧步驟
圖1A為一般時脈緩衝電路的概要示意圖。 圖1B為一般反相器的概要示意圖。 圖2為本案一實施例之時脈緩衝電路的概要示意圖。 圖3為雙級串接之時脈緩衝電路的概要示意圖。 圖4為本案一實施例之時脈緩衝方法的流程圖。

Claims (8)

  1. 一種時脈緩衝電路，包含：一第一反相器，用以接收一第一時脈訊號並輸出一第二時脈訊號，其中該第一反相器之輸入腳位與輸出腳位分別接收該第一時脈訊號及輸出該第二時脈訊號，該第一反相器之電源腳位與接地腳位分別連接至一第一來源節點及一第二來源節點；一第二反相器，用以接收該第二時脈訊號並輸出一第三時脈訊號，其中該第二反相器之輸入腳位與輸出腳位分別接收該第二時脈訊號及輸出該第三時脈訊號，該第二反相器之電源腳位與接地腳位分別連接至該第一來源節點及該第二來源節點；一第一電阻，連接於一第一直流電壓與該第一來源節點之間，其中，該第一電阻用以提供源極退化給該第一反相器與該第二反相器；及一第二電阻，連接於一第二直流電壓與該第二來源節點之間，其中，該第二電阻用以提供源極退化給該第一反相器與該第二反相器。
  2. 如請求項1所述的時脈緩衝電路，其中該第一反相器包含：一P型電晶體，該P型電晶體的閘極端連接至該第一反相器之該輸入腳位，且該P型電晶體的源極端連接至該第一反相器之該電源腳位；及一N型電晶體，該N型電晶體的閘極端連接至該第一反相器之該輸入腳位，且該N型電晶體的源極端連接至該第一反相器之該接地腳位。
  3. 如請求項1所述的時脈緩衝電路，其中該第二反相器包含：一P型電晶體，該P型電晶體的閘極端連接至該第二反相器之該輸入腳位，且該P型電晶體的源極端連接至該第二反相器之該電源腳位；及一N型電晶體，該N型電晶體的閘極端連接至該第二反相器之該輸入腳位，且該N型電晶體的源極端連接至該第二反相器之該接地腳位。
  4. 如請求項1所述的時脈緩衝電路，其中該第二反相器相同於該第一反相器。
  5. 一種時脈緩衝方法，包含：設置用以接收一第一時脈訊號並輸出一第二時脈訊號的一第一反相器，其中該第一反相器之輸入腳位與輸出腳位分別接收該第一時脈訊號及輸出該第二時脈訊號，該第一反相器之電源腳位與接地腳位分別連接至一第一來源節點及一第二來源節點；設置用以接收該第二時脈訊號並輸出一第三時脈訊號的一第二反相器，其中該第二反相器之輸入腳位及輸出腳位分別接收該第二時脈訊號及輸出該第三時脈訊號，該第二反相器之電源腳位與接地腳位分別連接至該第一來源節點及該第二來源節點；設置一第一電阻將一第一直流電壓連接至該第一來源節點，其中，該第一電阻用以提供源極退化給該第一反相器與該第二反相器；及設置一第二電阻將一第二直流電壓連接至該第二來源節點，其中，該第二電阻用以提供源極退化給該第一反相器與該第二反相器。
  6. 如請求項5所述的時脈緩衝方法，其中該第一反相器包含：一P型電晶體，該P型電晶體的閘極端連接至該第一反相器之該輸入腳位，且該P型電晶體的源極端連接至該第一反相器之該電源腳位；及一N型電晶體，該N型電晶體的閘極端連接至該第一反相器之該輸入腳位，且該N型電晶體的源極端連接至該第一反相器之該接地腳位。
  7. 如請求項5所述的時脈緩衝方法，其中該第二反相器包含：一P型電晶體，該P型電晶體的閘極端連接至該第二反相器之該輸入腳位，且該P型電晶體的源極端連接至該第二反相器之該電源腳位；及一N型電晶體，該N型電晶體的閘極端連接至該第二反相器之該輸入腳位，且該N型電晶體的源極端連接至該第二反相器之該接地腳位。
  8. 如請求項5所述的時脈緩衝方法，其中該第二反相器相同於該第一反相器。
TW106145595A 2017-08-15 2017-12-25 時脈緩衝電路及其方法 TWI641222B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/677,240 2017-08-15
US15/677,240 US10879899B2 (en) 2017-08-15 2017-08-15 Clock buffer and method thereof

Publications (2)

Publication Number Publication Date
TWI641222B true TWI641222B (zh) 2018-11-11
TW201911749A TW201911749A (zh) 2019-03-16

Family

ID=65034565

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106145595A TWI641222B (zh) 2017-08-15 2017-12-25 時脈緩衝電路及其方法

Country Status (3)

Country Link
US (1) US10879899B2 (zh)
CN (1) CN109412562B (zh)
TW (1) TWI641222B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10469061B1 (en) * 2019-03-29 2019-11-05 Realtek Semiconductor Corp. Quadrature clock generator and method thereof
US11695330B2 (en) 2019-09-11 2023-07-04 Analog Devices International Unlimited Company Method to reduce the common-mode EMI of a full bridge converter using sampling common-mode feedback
CN114448419A (zh) * 2020-10-20 2022-05-06 杭州欧佩捷科技有限公司 电容耦合隔离传输脉冲信号的传输装置及相应的传输方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912347A (en) * 1987-08-25 1990-03-27 American Telephone And Telegraph Company, At&T Bell Laboratories CMOS to ECL output buffer
TW200950337A (en) * 2008-04-24 2009-12-01 Realtek Semiconductor Corp Method and apparatus for calibration a delay chain
TW201701591A (zh) * 2015-06-22 2017-01-01 瑞昱半導體股份有限公司 時序平移器及其方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62159917A (ja) * 1986-01-08 1987-07-15 Toshiba Corp 集積回路におけるインバ−タ回路
US4783603A (en) * 1987-01-08 1988-11-08 Cypress Semiconductor Corporation TTL to MOS converter with power supply noise rejection
KR910004735B1 (ko) * 1988-07-18 1991-07-10 삼성전자 주식회사 데이타 출력용 버퍼회로
JP2671538B2 (ja) * 1990-01-17 1997-10-29 松下電器産業株式会社 入力バッファ回路
WO1994006206A1 (en) * 1992-08-27 1994-03-17 Motorola Inc. Push pull buffer with noise cancelling symmetry
JPH09265797A (ja) * 1996-03-29 1997-10-07 Nec Corp 高電圧検出回路
JP2997241B1 (ja) * 1998-07-17 2000-01-11 株式会社半導体理工学研究センター 低スイッチング雑音論理回路
KR20050099259A (ko) * 2004-04-09 2005-10-13 삼성전자주식회사 고속 플립플롭들 및 이를 이용한 복합 게이트들
KR100925364B1 (ko) * 2007-02-13 2009-11-09 주식회사 하이닉스반도체 듀티 비를 보정하기 위한 클럭 변조 회로, 및 이를포함하는 스펙트럼 확산 클럭 발생 장치
US20100176860A1 (en) * 2009-01-09 2010-07-15 Au Optronics Corporation Clocked D-type Flip Flop circuit
US7839195B1 (en) * 2009-06-03 2010-11-23 Honeywell International Inc. Automatic control of clock duty cycle
JP5624441B2 (ja) * 2010-11-30 2014-11-12 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
CN103856189B (zh) * 2012-11-30 2016-11-09 财团法人交大思源基金会 脉冲式正反器
US9866332B2 (en) * 2016-03-09 2018-01-09 Electronics And Telecommunications Research Institute Receiver for human body communication and method for removing noise thereof
US9647669B1 (en) * 2016-07-18 2017-05-09 Texas Instruments Incorporated High speed frequency divider

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912347A (en) * 1987-08-25 1990-03-27 American Telephone And Telegraph Company, At&T Bell Laboratories CMOS to ECL output buffer
TW200950337A (en) * 2008-04-24 2009-12-01 Realtek Semiconductor Corp Method and apparatus for calibration a delay chain
TW201701591A (zh) * 2015-06-22 2017-01-01 瑞昱半導體股份有限公司 時序平移器及其方法

Also Published As

Publication number Publication date
US10879899B2 (en) 2020-12-29
US20190058473A1 (en) 2019-02-21
TW201911749A (zh) 2019-03-16
CN109412562A (zh) 2019-03-01
CN109412562B (zh) 2023-03-21

Similar Documents

Publication Publication Date Title
TWI641222B (zh) 時脈緩衝電路及其方法
TWI535212B (zh) 電壓轉換電路
US8466715B2 (en) Comparator
JP4928290B2 (ja) 差動信号比較器
WO2017167177A1 (zh) 一种适用于硅光调制器的高速率高摆幅的驱动器电路
US7652506B2 (en) Complementary signal generating circuit
TWI533611B (zh) 電流限制準位調整電路
TWI566518B (zh) 放大器及其放大方法
JP4249597B2 (ja) レベルシフト回路
JP2022079823A (ja) 遅延回路
TW201534056A (zh) 輸出等化電路及其方法
TWI854165B (zh) 延遲電路
TWI566528B (zh) 軌對軌比較電路與其方法
JP2009526475A (ja) 単一電流を用いる二出力差動線路ドライバ
US20100244960A1 (en) Differential amplifier circuit
TWI748555B (zh) 環形振盪器及其方法
JP4939291B2 (ja) 半導体回路
US10998894B1 (en) Duty cycle corrector
TWI792643B (zh) 相位內插器與相位緩衝器電路
TWI817362B (zh) 資料接收電路
TWI611658B (zh) 信號放大電路及方法
TWI485988B (zh) 延遲電路及其延遲級
JP4273881B2 (ja) 差動信号出力回路及びそれを内蔵した半導体集積回路
JP4113172B2 (ja) 電流切り替え型論理積回路
TWI636666B (zh) 高速低功耗電位轉換電路