TWI630657B - Substrate processing method, substrate processing device, and memory medium - Google Patents

Substrate processing method, substrate processing device, and memory medium Download PDF

Info

Publication number
TWI630657B
TWI630657B TW103134891A TW103134891A TWI630657B TW I630657 B TWI630657 B TW I630657B TW 103134891 A TW103134891 A TW 103134891A TW 103134891 A TW103134891 A TW 103134891A TW I630657 B TWI630657 B TW I630657B
Authority
TW
Taiwan
Prior art keywords
processing
gas
substrate
chamber
etching
Prior art date
Application number
TW103134891A
Other languages
English (en)
Other versions
TW201528372A (zh
Inventor
高橋宏幸
權泰春
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201528372A publication Critical patent/TW201528372A/zh
Application granted granted Critical
Publication of TWI630657B publication Critical patent/TWI630657B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F04—POSITIVE - DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS FOR LIQUIDS OR ELASTIC FLUIDS
    • F04D—NON-POSITIVE-DISPLACEMENT PUMPS
    • F04D19/00—Axial-flow pumps
    • F04D19/02—Multi-stage pumps
    • F04D19/04—Multi-stage pumps specially adapted to the production of a high vacuum, e.g. molecular pumps
    • F04D19/042—Turbomolecular vacuum pumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60172—Applying energy, e.g. for the soldering or alloying process using static pressure
    • H01L2021/60187—Isostatic pressure, e.g. degassing using vacuum or pressurised liquid

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供在產生分子量大之副生成物的製程中，可以充分確保處理均勻性之基板處理方法及基板處理裝置。
使用蝕刻裝置(5)，該蝕刻裝置具備有收容基板(W)之腔室(40)、對腔室(40)供給蝕刻氣體之氣體供給機構(43)、對腔室(40)內進行排氣之渦輪分子泵(84)之排氣機構(44)，對腔室(40)內供給處理氣體，並在腔室(40)內之基板(W)上使處理氣體反應而對基板進行處理。然後，藉由處理氣體之反應，生成分子量較處理氣體大之副生成物之情況下，將腔室(40)內之壓力作為特定值，而調節渦輪分子泵(84)之旋轉數，藉此調節處理之均勻性。

Description

基板處理方法、基板處理裝置及記憶媒體
本發明係關於對基板施予特定處理之基板處理方法、基板處理裝置及記憶媒體。
近年來，在半導體裝置之製造過程中，就以可進行微細化蝕刻取代乾蝕刻或濕蝕刻之方法而言，被稱為化學氧化物除去處理(Chemical Oxide Removal；COR)之方法受到注目。
就以COR處理而言，所知的有使存在於屬於被處理體之半導體晶圓之表面的氧化矽膜(SiO2)，吸附氟化氫(HF)氣體和氨(NH3)氣體，並使該些與氧化矽膜反應，藉由在次工程中對此時所產生之以氟矽酸銨((NH4)2SiF6；AFS)為主體的副生成物進行加熱，使昇華之蝕刻製程(參照例如專利文獻1、2)。
再者，最近也研究運用如此之COR技術，使用氟氣體(F2氣體)和NH3氣體來蝕刻多晶矽(poly-Si)膜等中的矽(Si)之技術。此時，產生相同之副生成物，並在次工程中加熱此使昇華。
[先行技術文獻] [專利文獻]
[專利文獻1]日本特開2005-39185號公報
[專利文獻2]日本特開2008-160000號公報
但是，在上述般之蝕刻處理中，有蝕刻之均勻性並不足夠之情形。一般而言，為了改善蝕刻之均勻性，雖然考慮調整溫度、壓力、氣體比率或氣體導入分布等之參數，但是發現在生成上述般之分子量大之副生成物的處理中，即使調整該些參數，亦難以充分改善蝕刻均勻性。
本發明係鑒於如此之情形而研究出，提供在COR處理般之產生分子量大的副生成物之製程中，可以確保足夠的處理均勻性之基板處理方法及基板處理裝置。
本發明者為了解決上述課題而進行研究之結果，發現在如COR處理般之產生副生成物之製程中，於副生成物之分子量大於處理氣體之分子量之情況下，處理容器內之副生成物之存在對處理之均勻性所造成之影響， 及如此之處理之均勻性，藉由調整排氣裝置所使用之渦輪分子泵之旋轉數，使處理容器內之副生成物之比率變化，可以改善。
即是本發明之第1觀點中，則提供一種基板處理方法，使用處理裝置，該處理裝置具備：收容基板之處理容器，和對上述處理容器供給處理氣體之處理氣體供給機構，和具有對上述處理容器內進行排氣之渦輪分子泵的排氣機構，對上述處理容器內供給處理氣體，並在上述處理容器內之基板上使處理氣體反應而對基板進行處理，該基板處理方法之特徵在於：於藉由上述處理氣體之反應，生成分子量較處理氣體大之副生成物之情況下，將上述處理容器內之壓力作為特定值，而調節上述渦輪分子泵之旋轉數，藉此調節處理之均勻性。
在上述本發明之第1觀點中，以將上述渦輪分子泵之旋轉數調整成更低值為佳。
上述基板處理方法以具有：使用處理氣體而進行處理之處理步驟，和之後對處理容器內進行排氣之排氣步驟，在上述處理步驟中，藉由上述處理容器內之壓力作為特定值，調節上述渦輪分子泵之旋轉數，藉此調節處理之均勻性，在上述排氣步驟中，使渦輪分子泵之旋轉數較上述處理步驟上升為佳。
並且，可以設成因應處理條件，事先求出上述處理容器內之壓力為特定值之時之上述渦輪分子泵之最適合的旋轉數，並以其旋轉數進行處理。
就以上述處理而言，可以舉出使用蝕刻氣體作為上述處理氣體而蝕刻特定膜之蝕刻處理。此時，就以上述蝕刻氣體而言，使用含有氟及氫及氮者，上述特定膜為含矽膜，副生成物以氟矽酸銨為主體。
本發明之第2觀點中，提供基板處理裝置，其具有：處理容器，其係用以收容基板；處理氣體供給機構，其係用以對上述處理容器供給處理氣體；排氣機構，其具有自動性地控制上述處理容器內之壓力的自動壓力控制閥及對上述處理容器內進行排氣之渦輪分子泵；控制部，其係控制上述渦輪分子泵之旋轉數，上述控制部係於藉由上述處理氣體之反應，生成分子量較處理氣體大之副生成物之情況下，藉由上述自動壓力控制閥，將上述處理容器內之壓力作為特定值，而調節上述渦輪分子泵之旋轉數，藉此調節處理之均勻性。
在本發明之第3觀點中，提供一種記憶媒體，其係在電腦上動作，記憶有用以控制基板處理裝置之程式的記憶媒體，其特徵為：上述程式於實行時以進行上述第1觀點之基板處理方法之方式，使電腦控制上述基板處理裝置。
若藉由本發明時，在產生分子量大之副生成物之製程中，藉由使用渦輪分子泵之旋轉數作為調節處理之均勻性之參數，可以確保足夠的處理之均勻性。
1‧‧‧處理系統
2‧‧‧搬入搬出部
3‧‧‧裝載鎖定室
4‧‧‧熱處理裝置
5‧‧‧蝕刻裝置
6‧‧‧控制部
11‧‧‧第1晶圓搬運機構
17‧‧‧第2晶圓搬運機構
40‧‧‧腔室
42‧‧‧載置台
43‧‧‧氣體供給機構
44‧‧‧排氣機構
82‧‧‧排氣配管
83‧‧‧自動壓力控制閥
84‧‧‧渦輪分子泵
101‧‧‧殼體
102‧‧‧定子
104‧‧‧轉子
105‧‧‧動翼
106‧‧‧靜翼
107‧‧‧馬達
108‧‧‧供氣口
109‧‧‧排氣口
W‧‧‧半導體晶圓
圖1為搭載與本發明之一實施型態有關之蝕刻裝置之處理系統之一例的概略構成圖。
圖2為表示搭載在圖1之處理系統之蝕刻裝置之剖面圖。
圖3為表示蝕刻裝置之排氣機構所使用之渦輪分子泵之概略構成的剖面圖。
圖4為表示蝕刻方法之工程的流程圖。
圖5為表示實驗例中之渦輪分子泵之旋轉數和蝕刻量之關係的圖示。
圖6為表示實驗例中之渦輪分子泵之旋轉數和蝕刻均勻性(偏差)之關係的圖示。
以下參照圖面針對本發明之實施型態予以說明。
在本實施型態中，針對使用在表面具有氧化矽膜之半導體晶圓(以下，單稱為晶圓)作為被處理基板，使用HF氣體及NH3氣體對晶圓表面之氧化矽膜對進行非電漿乾蝕刻之情形予以說明。
[處理系統之構成]
圖1為表示具備有與本發明之一實施型態有關之蝕刻裝置之處理系統的概略構成圖。該處理系統1具備將作為被處理基板之晶圓W進行搬入搬出之搬入搬出部2，和與搬入搬出部2鄰接設置之兩個裝載鎖定室(L/L)3，和分別與各裝載鎖定室3鄰接設置之對晶圓W進行PHT(Post Heat Treatment)處理的熱處理裝置4，和分別與各熱處理裝置4鄰接設置之對晶圓W施予作為蝕刻處理的COR處理之蝕刻裝置5，和控制部6。裝載鎖定室3、熱處理裝置4及蝕刻裝置5依此順序在一直線上排列設置。
搬入搬出部2具有在內部設置有用以搬運晶圓W之第1晶圓搬運機構11的搬運室(L/M)12。第1晶圓搬運機構11具有將晶圓W保持略水平之兩個搬運臂11a、11b。在搬運室12之長邊方向之側部，設置有載置台13，在該載置台13，可以例如連接3個排列複數片晶圓W而可收容之載體C。再者，與搬運室12鄰接，設置有定位器14，其係用以使晶圓W旋轉光學性地求出偏心量而執行定位。
在搬入搬出部2中，晶圓W係藉由搬運臂11a、11b而被保持，藉由第1晶圓搬運機構11之驅動在略水平面內直進移動再者升降，依此被搬運至期待之位置。然後，藉由搬運臂11a、11b分別對載置台13上之載體C、定位器14、裝載鎖定室3進退，使進行搬入搬出。
各裝載鎖定室3係在與搬運室12之間分別存在閘閥16之狀態下，分別與搬運室12連結。在各裝載鎖 定室3內設置有搬運晶圓W之第2晶圓搬運機構17。再者，裝載鎖定室3係被成可抽真空至特定真空度。
第2晶圓搬運機構17具有多關節臂構造，具有將晶圓W保持略水平之拾取器。在該第2晶圓搬運機構17中，在多關節臂收縮之狀態下，拾取器位於裝載鎖定室3內，藉由使多關節臂伸出，拾取器到達至熱處理裝置4，並且藉由延伸，可到達至蝕刻裝置5，可將晶圓W在裝載鎖定室3、熱處理裝置4及蝕刻裝置5間進行搬運。
熱處理裝置4具有腔室20，在被設置在其中之埋設有加熱器的載置台(無圖示)上，將晶圓W加熱至特定溫度，腔室20係在閘閥22介於中間之狀態下與裝載鎖定室3連結。
蝕刻裝置5係在腔室40內蝕刻晶圓W表面之氧化矽膜，腔室40係在閘閥54介於中間之狀態下，與熱處理裝置4之腔室20連結。搬運裝置5之詳細如後述。
控制部6具有製程控制器91，該製程控制器91具有控制處理系統1之各構成部之微處理器(電腦)。在製程控制器91連接有由操作員為了管理處理裝置1進行指令之輸入操作等的鍵盤，或使處理裝置1之運轉狀況可視化而予以顯示之顯示器等所構成之使用者介面92。再者，製程控制器91連接有儲存在處理系統1中被實行之各種處理、例如用以利用製程控制器之控制實現後述之蝕刻裝置5中之處理氣體之供給或腔室內之排氣等的 控制程式或用以因應處理條件而對處理系統1之各構成部實行特定處理之控制程式之處理配方，或各種資料庫等之記憶部93。處理配方係被記憶於記憶部93中之適當之記憶媒體(無圖示)。然後，依其所需，藉由從記憶部93叫出任意之配方而使製程控制器91實行，在製程控制器91之控制下，執行處理系統1中之期待的處理。
在如此處理系統1中，使用在表面形成有蝕刻對象之氧化矽膜者，並將如此之晶圓W收納在複數片載體C內而搬運至處理系統1。在處理系統1中，在打開大氣側之閘閥16之狀態下從搬入搬出部2之載體C，藉由第1晶圓搬運機構11之搬運臂11a、11b中之任一者，將晶圓W搬運一片至裝載鎖定室3，並接交至裝載鎖定室3內之第2晶圓搬運機構17之拾取器。
之後，關閉大氣側之閘閥16而使裝載鎖定室3內真空排氣，接著打開閘閥54，使拾取器延伸至蝕刻裝置5而將晶圓W搬運至蝕刻裝置5。
之後，使拾取器返回至裝載鎖定室3，關閉閘閥54，並在蝕刻裝置5中，使成為後述般，藉由HF氣體及NH3氣體進行蝕刻處理。
於蝕刻處理結束後，打開閘閥22、54，藉由第2晶圓搬運機構17之拾取器，將蝕刻處理後之晶圓W搬運至熱處理裝置4，並將惰性氣體導入至腔室20內，並且藉由加熱器，加熱載置台上之晶圓W，而加熱除去藉由蝕刻所生成之副生成物。
於熱處理裝置4中之熱處理結束之後，打開閘閥22，藉由第2晶圓搬運機構17之拾取器，使載置台上之蝕刻處理後之晶圓W退避至裝載鎖定室3，並藉由第1晶圓搬運機構11之搬運臂11a、11b中之任一者返回至載體C。依此，結束一片晶圓之處理。
[蝕刻裝置]
接著，針對蝕刻裝置5予以說明。圖2為蝕刻裝置5之剖面圖。蝕刻裝置5具備有密閉構造之腔室40，和被設置在腔室40之內部，在使成為略水平之狀態下載置基板之晶圓W的載置台42，和對腔室40供給蝕刻氣體之氣體供給機構43，和對腔室40內進行排氣之排氣機構44。
腔室40係藉由腔室本體51和蓋部52所構成。腔室本體51具有略圓筒形狀之側壁部51a和底部51b，上部成為開口，該開口係以藉由蓋部52被密封。側壁部51a和蓋部52係藉由密封構件(無圖示)被密封，確保腔室40內之氣密性。在蓋部52之頂壁，從上方朝向腔室40內被插入第1氣體導入噴嘴61及第2氣體導入噴嘴62。
在側壁部51a設置有對熱處理裝置4之腔室20進行晶圓W之搬入搬出之搬入搬出口53，該搬入搬出口53藉由閘閥54可開關。
載置台42構成俯視觀看略圓形，被固定在腔室40之底部51b。在載置台42之內部設置有調節載置台 42溫度之溫度調節器55。溫度調節器55具備例如溫度調節用媒體(例如水等)循環之管路，藉由與在如此之管路內流動之溫度調節用媒體進行熱交換，調節載置台42之溫度，進行載置台42上之晶圓W之溫度控制。
氣體供給機構43具有分別被連接於上述第1氣體導入噴嘴61及第2氣體導入噴嘴62之第1氣體供給配管71及第2氣體供給配管72，又具有分別被連接於該些第1氣體供給配管71及第2氣體供給配管72之HF氣體供給源73及NH3氣體供給源74。再者，第1氣體供給配管71連接第3氣體供給配管75，第2氣體供給配管72連接有第4氣體供給配管76，該些第3氣體供給配管75及第4氣體供給配管76分別連接有Ar氣體供給源77及N2氣體供給源78。在第1~第4氣體供給配管71、72、75、76設置有進行流路之開關動作及流量控制之流量控制器79。流量控制器79藉由開關閥及質量流量控制器而被構成。
然後，HF氣體及Ar氣體經第1氣體供給配管71及第1氣體導入噴嘴61而被吐出至腔室40內，NH3氣體及N2氣體經第2氣體供給配管72及第2氣體導入噴嘴62被吐出至腔室40內。並且，即使使用噴淋板使氣體噴淋狀地吐出亦可。
上述氣體中HF氣體和NH3氣體為蝕刻氣體，該些係在腔室40內初次被混合。Ar氣體及N2氣體為稀釋氣體。然後，在腔室40內，以特定流量導入屬於 蝕刻氣體之HF氣體及NH3氣體，和屬於稀釋氣體之Ar氣體及N2氣體而使腔室40內維持在特定壓力，並且使HF氣體及NH3氣體與被形成在晶圓W表面之氧化膜(SiO2)反應，生成氟矽酸銨(AFS)等副生成物。
作為稀釋氣體，即使僅Ar氣體，或僅N2氣體亦可，再者，即使使用其他惰性氣體亦可，即使使用Ar氣體、N2氣體及其他惰性氣體之兩種以上亦可。
排氣機構44具有與被形成在腔室40之底部51b之排氣口81連接之排氣配管82，和用以控制腔室40內之壓力的自動壓力控制閥(APC)83，和渦輪分子泵84，和乾式泵85。自動壓力控制閥(APC)83、渦輪分子泵84及乾式泵85係從排氣口81以其順序被設置在排氣配管82上。在渦輪分子泵84及乾式泵85之間設有開關閥86。乾式泵85為粗抽用之輔助泵，為渦輪分子泵84調整真空度之主泵。
如圖3所示般，渦輪分子泵84具有殼體101、作為中心軸被設置在其中之定子102，和經軸承103旋轉自如地被設置的轉子104、被設置在轉子104之上部的多數動翼105，和被設置在殼體101之上部之多數靜翼106，和使轉子104旋轉之馬達107。在殼體101之頂壁設置有供氣口108，在殼體101之側壁下部設置有排氣口109。再者，多數動翼105位於互相鄰接之靜翼106之間。
因此，當轉子104藉由馬達107旋轉時，多 數動翼105相對於靜翼106以高速旋轉，依此，腔室40內之氣體經排氣配管82及供氣口108被吸引，經排氣口109被排出至下游側之排氣配管82。依此，可以將腔室40內排氣成高真空度。再者，渦輪分子泵84之旋轉數根據控制部6之指令，可藉由控制器87進行控制。並且，設置成即使不根據控制部6之指令，操作員調節旋轉數亦可。
從腔室40之側壁至腔室40內設置有作為用以測量腔室40內之壓力之壓力計的高壓力用及低壓力用之兩個電容式壓力計88a、88b。自動壓力控制閥(APC)83係根據電容式壓力計88a、88b之檢測壓力而動作。在載置台42之表面附近位置設置有溫度檢測器(無圖示)。
在如此構成之蝕刻裝置中，首先，在開啟閘閥54之狀態下，藉由裝載鎖定室3內之第2晶圓搬運機構17之拾取器，將在表面具有蝕刻對象之氧化矽膜之晶圓W從搬入搬出口53搬入至腔室40內，並載置於載置台42。之後，使拾取器返回至裝載鎖定室3，並關閉閘閥54，使腔室40內成為密閉狀態，並進行蝕刻處理。
如圖4所示般，蝕刻處理係由調壓步驟(步驟1)、蝕刻步驟(步驟2)、排氣步驟(步驟3)所構成。
在步驟1之調壓步驟中，從氣體供給機構43，將NH3氣體和N2氣體經由第2氣體供給配管72及第 2氣體導入噴嘴62而導入至腔室40內，並且一面藉由自動壓力控制閥(APC)83控制排氣量，一面藉由渦輪分子泵84進行排氣，而進行腔室40內之調壓。並且，乾式泵85係用於維修時等返回大氣壓之時的粗抽，於連續進行處理之期間，作為渦輪分子泵84之後備泵，以降低渦輪分子泵84之背壓為目的而隨時運轉。
步驟2之蝕刻步驟係於調壓步驟之後，除了NH3氣體和N2氣體之外，將HF氣體及Ar氣體經第1氣體供給配管71及第1氣體導入噴嘴61導入至腔室40內，進行蝕刻。此時，藉由自動壓力控制閥(APC)83將腔室40內控制成被調壓之壓力，並且持續進行藉由渦輪分子泵84所進行之排氣。
如此一來，藉由腔室40內被供給HF氣體及NH3氣體，晶圓W之表面之氧化矽膜與氟化氫氣體之分子及氨氣體之分子化學反應，氧化矽膜被蝕刻。此時，成為以氟矽酸銨(AFS)為主體之副生成物被保持在晶圓W之表面的狀態。
在步驟3之排氣步驟中，於蝕刻步驟結束後，將Ar氣體或N2氣體導入至腔室40內，並且藉由渦輪分子泵84對腔室40內進行排氣。
於蝕刻處理結束後，開啟閘閥54，藉由第2晶圓搬運機構17之拾取器將載置台42上之蝕刻處理後之晶圓W從腔室40搬出。之後，如上述般，將晶圓W搬運至熱處理裝置4之腔室20，使附著於晶圓W之副生成物 昇華。
然而，COR處理因係使HF氣體和NH3氣體與氧化矽膜反應，使生成以AFS為主體之分子量大的副生成物之處理，故當如此之副生成物氣化，存在於腔室40內時，屬於蝕刻氣體之HF氣體和NH3氣體成為在腔室40內擴散的阻礙，即使調整溫度、壓力、氣體比率或氣體導入分布等之參數，也難以改善蝕刻均勻性。
在本實施型態中，為了改善蝕刻均勻性，注目於渦輪分子泵84之旋轉數。一般而言，渦輪分子泵成為可以調節旋轉數，該係用以對排氣量進行初期調整者，通常用於使旋轉數成為最大，蝕刻之均勻性不存在調節渦輪分子泵之旋轉數的表現。
但是，已證明渦輪分子泵84可以藉由旋轉數變更也含有副生成物之氣體比。即是，當渦輪分子泵之旋轉數變高時，雖然全體吸引之氣體量增加，但是比起較重的分子，即是分子量大的分子，輕的分子，即是分子量小的分子相對容易吸引，分子量大的分子之比率變高。另外，當旋轉數變低時，全體吸引之氣體量減少，但是相反地分子量小之分子的比率變高。因此，如本實施型態般，於生成以分子量大於屬於蝕刻氣體之HF氣體和NH3氣體之分子量的AFS為主體之副生成物之情況下，如以往般，使渦輪分子泵之旋轉數成為最大而進行蝕刻處理之時，分子量大的副生成物之比率成為相對性高的狀態，成為HF氣體和NF3氣體難以均勻擴散之狀態。
於是，在本實施型態中，將腔室40內之壓力保持在特定值之狀況下，調節渦輪分子泵84之旋轉數，而使蝕刻氣體和副生成物之比率變化，依此調節蝕刻之均勻性。腔室內之壓力因藉由自動壓力控制閥(APC)被控制，故即使如此地使渦輪分子泵84之旋轉數變化而使氣體之吸引量變動，腔室內之壓力也不會變化。
具體而言，不會如以往般使渦輪分子泵84之旋轉數成為最大，副生成物之比率相對地變低而使旋轉數減少至可以進行均勻之蝕刻的特定值，改善蝕刻之均勻性。此時，因副生成物之比率相對地變低，故蝕刻量也增加。渦輪分子泵84之旋轉數以調節成更低之值為佳。
此時，處理配方增加渦輪分子泵84之旋轉數以作為參數，使每配方記憶事先求出之最適合的旋轉數，根據此調節渦輪分子泵84之旋轉數亦可，即使操作者調節成渦輪分子泵84之旋轉數成為最適合亦可。
如此一來，藉由作為參數使用在以往不使用作為蝕刻均勻性之參數的渦輪分子泵84之旋轉數，即使在以往難以取得蝕刻之均勻性之條件下，亦可以取得期待之蝕刻均勻性。
然而，在蝕刻步驟中，如此一來，雖然使渦輪分子泵84之旋轉數成為較最大值低的特定旋轉數，但是在排氣步驟中需要使自動壓力控制閥(APC)全開而在短時間進行排氣。因此，提升渦輪分子泵84之旋轉數而提高吸引力具有效果。因此，至蝕刻步驟為止，將渦輪分 子泵84之旋轉數調節至可取得蝕刻均勻性之值，排氣步驟之時，使旋轉數極力上升為佳，並使旋轉數成為最大為最佳。
[實驗例]
接著，針對確認本發明之效果的實驗例進行說明。
在本實驗例中，使用圖2所示之構成的蝕刻裝置，藉由HF氣體及NH3氣體蝕刻矽基板上之氧化矽膜。此時，以腔室內之壓力成為600mTorr之方式，藉由自動壓力控制閥(APC)進行控制，使渦輪分子泵之旋轉數變化。該蝕刻之時之其他條件為：載置台溫度：75℃、HF氣體流量：200sccm、NH3氣體流量：200sccm，Ar氣體流量：100sccm、N2氣體流量：0sccm。
圖5表示渦輪分子泵之旋轉數和蝕刻量之關係圖，圖6為表示渦輪分子泵之旋轉數和蝕刻均勻性(偏差)之關係圖。並且，兩圖皆有表示腔室內之壓力。
如圖5、6所示般，儘管腔室內之壓力無改變，於渦輪分子泵之旋轉數為最大之33000rpm之情況下，蝕刻量為11.8nm，偏差為3.8%，對此隨著渦輪分子泵之旋轉數減少，蝕刻量增加，有蝕刻之偏差減少(蝕刻均勻性增加)之傾向，在22000rpm時蝕刻量為12.2nm，偏差為3.0%，在16000rpm，蝕刻量為12.2nm，偏差為2.4%。
[本發明之其他的適用]
並且，本發明並不限定於上述實施型態，當然可做各種變形。例如，在上述實施型態中，雖然針對作為蝕刻氣體使用HF氣體及NH3氣體，對氧化矽膜進行蝕刻之情況予以表示，但是也與以F2氣體及NH3氣體對矽進行蝕刻之情況相同，生成以分子量大於蝕刻氣體之AFS為主體的副生成物，可以取得與上述實施型態相同之效果。即是，於使用含有氟及氫及氮之蝕刻氣體，對含矽膜進行蝕刻，生成以分子量大於蝕刻氣體之AFS為主體之副生成物之情況下，亦可適用本發明。
再者，本發明之原理上，並不限定於使用HF氣體及NH3氣體而對氧化矽膜進行蝕刻之情況，或以F2氣體及NH3對矽進行蝕刻之情況，可全面適用於生成分子量大於蝕刻氣體之副生成物之情況。再者，並不限定於蝕刻，只要是生成分子量大於處理氣體之副生成物之處理，即使在成膜等之其他處理下，亦可適用本發明。
再者，上述實施型態之裝置只不過例示而已，藉由各種構成之裝置，可以實施本發明之蝕刻方法。並且，雖然針對使用半導體晶圓作為被處理基板之情況予以表示，但是並不限定於半導體晶圓，即使為以LCD(液晶顯示器)用基板為代表之FPD(平面面板)基板，或陶瓷基板等之其他基板亦可。

Claims (7)

  1. 一種基板處理方法，係使用處理裝置，該處理裝置具備：收容基板之處理容器，和對上述處理容器供給處理氣體之處理氣體供給機構，和具有對上述處理容器內進行排氣之渦輪分子泵的排氣機構，而對上述處理容器內供給處理氣體，並在上述處理容器內之基板上使處理氣體反應而對基板進行處理，該基板處理方法之特徵在於：於藉由上述處理氣體之反應，生成分子量較處理氣體大之副生成物之情況下，將上述處理容器內之壓力作為特定值，調節上述渦輪分子泵之旋轉數使成為更低之值，藉此調節處理之均勻性。
  2. 如請求項1所記載之基板處理方法，其中上述基板處理方法具有：使用處理氣體而進行處理之處理步驟，和之後對處理容器內進行排氣之排氣步驟，在上述處理步驟中，藉由上述處理容器內之壓力作為特定值，調節上述渦輪分子泵之旋轉數，藉此調節處理之均勻性，在上述排氣步驟中，使渦輪分子泵之旋轉數較上述處理步驟上升。
  3. 如請求項1或2所記載之基板處理方法，其中因應處理條件，事先求出上述處理容器內之壓力為特定值之時的上述渦輪分子泵之最適合的旋轉數，並以其旋轉數進行處理。
  4. 如請求項1或2所記載之基板處理方法，其中上述處理係使用蝕刻氣體作為上述處理氣體而對特定 膜進行蝕刻之蝕刻處理。
  5. 如請求項4所記載之基板處理方法，其中上述蝕刻氣體含有氟及氫及氮，上述特定膜為含矽膜，副生成物以氟矽酸銨為主體。
  6. 一種基板處理裝置，其特徵為具有：處理容器，其係用以收容基板；處理氣體供給機構，其係用以對上述處理容器供給處理氣體；排氣機構，其具有自動性地控制上述處理容器內之壓力的自動壓力控制閥及對上述處理容器內進行排氣之渦輪分子泵；控制部，其係控制上述渦輪分子泵之旋轉數，上述控制部係於藉由上述處理氣體之反應，生成分子量較處理氣體大之副生成物之情況下，藉由上述自動壓力控制閥，將上述處理容器內之壓力作為特定值，調節上述渦輪分子泵之旋轉數使成為更低之值，藉此調節處理之均勻性。
  7. 一種記憶媒體，係在電腦上動作，記憶有用以控制基板處理裝置之程式的記憶媒體，其特徵為：上述程式係於實行時以進行請求項1至5中之任一項之基板處理方法之方式，使電腦控制上述基板處理裝置。
TW103134891A 2013-10-17 2014-10-07 Substrate processing method, substrate processing device, and memory medium TWI630657B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-216556 2013-10-17
JP2013216556A JP6258656B2 (ja) 2013-10-17 2013-10-17 基板処理方法および基板処理装置

Publications (2)

Publication Number Publication Date
TW201528372A TW201528372A (zh) 2015-07-16
TWI630657B true TWI630657B (zh) 2018-07-21

Family

ID=52826534

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103134891A TWI630657B (zh) 2013-10-17 2014-10-07 Substrate processing method, substrate processing device, and memory medium

Country Status (4)

Country Link
US (1) US9406524B2 (zh)
JP (1) JP6258656B2 (zh)
KR (1) KR101787814B1 (zh)
TW (1) TWI630657B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6418838B2 (ja) * 2014-07-31 2018-11-07 エドワーズ株式会社 ドライポンプ及び排ガス処理方法
JP6667354B2 (ja) * 2016-04-15 2020-03-18 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP6552552B2 (ja) * 2017-06-14 2019-07-31 東京エレクトロン株式会社 膜をエッチングする方法
DE102017219312A1 (de) * 2017-10-27 2019-05-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 2-stufiger Trockenätzprozess zur Texturierung kristalliner Siliziumscheiben
JP6967954B2 (ja) * 2017-12-05 2021-11-17 東京エレクトロン株式会社 排気装置、処理装置及び排気方法
GB2569314A (en) * 2017-12-12 2019-06-19 Edwards Ltd A turbomolecular pump and method and apparatus for controlling the pressure in a process chamber
JP7325224B2 (ja) 2018-06-04 2023-08-14 東京エレクトロン株式会社 エッチング処理方法およびエッチング処理装置
US11270889B2 (en) 2018-06-04 2022-03-08 Tokyo Electron Limited Etching method and etching apparatus
JP7113681B2 (ja) * 2018-06-28 2022-08-05 株式会社日立ハイテク エッチング処理方法およびエッチング処理装置
JP2020176296A (ja) * 2019-04-17 2020-10-29 東京エレクトロン株式会社 基板処理装置、基板処理システム及び基板処理方法
JP7373302B2 (ja) * 2019-05-15 2023-11-02 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
US11525185B2 (en) * 2019-09-17 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Vacuum systems in semiconductor fabrication facilities
JP7517109B2 (ja) * 2020-11-26 2024-07-17 株式会社島津製作所 真空バルブおよび推定装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6419455B1 (en) * 1999-04-07 2002-07-16 Alcatel System for regulating pressure in a vacuum chamber, vacuum pumping unit equipped with same
JP2003071271A (ja) * 2001-09-03 2003-03-11 Foi:Kk プラズマ処理装置
US20080305632A1 (en) * 2006-02-13 2008-12-11 Toyota Electron Limited Substrate processing apparatus, substrate processing method and storage medium
JP2010174779A (ja) * 2009-01-30 2010-08-12 Hitachi High-Technologies Corp 真空処理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0239427A (ja) * 1988-07-28 1990-02-08 Anelva Corp プラズマ処理方法および装置
JP4833512B2 (ja) 2003-06-24 2011-12-07 東京エレクトロン株式会社 被処理体処理装置、被処理体処理方法及び被処理体搬送方法
KR100610012B1 (ko) * 2004-08-16 2006-08-09 삼성전자주식회사 터보 펌프
JP5084250B2 (ja) 2006-12-26 2012-11-28 東京エレクトロン株式会社 ガス処理装置およびガス処理方法ならびに記憶媒体
JP5048352B2 (ja) * 2007-01-31 2012-10-17 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP5374039B2 (ja) * 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6419455B1 (en) * 1999-04-07 2002-07-16 Alcatel System for regulating pressure in a vacuum chamber, vacuum pumping unit equipped with same
JP2003071271A (ja) * 2001-09-03 2003-03-11 Foi:Kk プラズマ処理装置
US20080305632A1 (en) * 2006-02-13 2008-12-11 Toyota Electron Limited Substrate processing apparatus, substrate processing method and storage medium
JP2010174779A (ja) * 2009-01-30 2010-08-12 Hitachi High-Technologies Corp 真空処理装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平2-39427; *

Also Published As

Publication number Publication date
US20150111388A1 (en) 2015-04-23
US9406524B2 (en) 2016-08-02
JP2015079876A (ja) 2015-04-23
KR20150044816A (ko) 2015-04-27
JP6258656B2 (ja) 2018-01-10
KR101787814B1 (ko) 2017-10-18
TW201528372A (zh) 2015-07-16

Similar Documents

Publication Publication Date Title
TWI630657B (zh) Substrate processing method, substrate processing device, and memory medium
TWI682453B (zh) 蝕刻方法
TWI648791B (zh) Etching method
CN105895503B (zh) 基板处理方法和基板处理装置
TWI594321B (zh) Etching method
TWI806835B (zh) 蝕刻方法及ｄｒａｍ電容器之製造方法
TWI608536B (zh) Etching method and memory medium
KR20110089117A (ko) 반도체 디바이스의 제조 방법 및 기판 처리 장치
TWI692806B (zh) 基板處理方法及基板處理裝置
TWI648790B (zh) Etching method
JP5881612B2 (ja) 半導体装置の製造方法および製造装置
TWI669757B (zh) Etching method
US11322365B2 (en) Substrate processing method and substrate processing apparatus
KR101707295B1 (ko) 산화물 에칭 방법
KR101715460B1 (ko) 가스 처리 방법
KR20110126048A (ko) 성막 방법 및 성막 장치
TWI578384B (zh) A semiconductor device manufacturing method, a substrate processing method, and a substrate processing apparatus
JP2015073035A (ja) エッチング方法
CN110911261B (zh) 衬底处理装置、半导体器件的制造方法及记录介质
JP2014013841A (ja) 処理方法およびコンデショニング方法
TW202113966A (zh) 蝕刻方法及蝕刻裝置
JP2009272356A (ja) 基板処理方法