TWI578384B - A semiconductor device manufacturing method, a substrate processing method, and a substrate processing apparatus - Google Patents

A semiconductor device manufacturing method, a substrate processing method, and a substrate processing apparatus Download PDF

Info

Publication number
TWI578384B
TWI578384B TW103107888A TW103107888A TWI578384B TW I578384 B TWI578384 B TW I578384B TW 103107888 A TW103107888 A TW 103107888A TW 103107888 A TW103107888 A TW 103107888A TW I578384 B TWI578384 B TW I578384B
Authority
TW
Taiwan
Prior art keywords
atom
containing gas
substrate
gas
gas supply
Prior art date
Application number
TW103107888A
Other languages
English (en)
Other versions
TW201505078A (zh
Inventor
Naoharu Nakaiso
Kazuhiro Yuasa
Yuki Kitahara
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW201505078A publication Critical patent/TW201505078A/zh
Application granted granted Critical
Publication of TWI578384B publication Critical patent/TWI578384B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Description

半導體裝置的製造方法、基板處理方法及基板處理裝置
本發明是有關半導體裝置的製造方法，基板處理方法及基板處理裝置。
以往，以CVD法來形成Si膜時，是在反應氣體使用SiH4(甲矽烷)，Si2H6(乙矽烷)等來形成無摻雜質Si膜，或使B(硼)或P(磷)作為雜質擴散於膜中，因此在反應氣體的SiH4(甲矽烷)或Si2H6(乙矽烷)加上PH3(磷化氫)而形成P摻雜Si膜，加上B2H6(乙硼烷)或BCl3(三氯化硼)而形成B摻雜Si膜。
在400℃以下的低溫形成Si膜時，為了形成無摻雜質Si膜，一般使用Si2H6(乙矽烷)。在無摻雜質Si膜的成膜使用Si2H6時，晶圓(基板)周緣的膜厚會急劇地變厚，晶圓內的膜厚均一性(面內均一性)會顯著變差，且分批內的膜厚也會有底部(晶舟下部)的膜厚變薄，晶圓間的膜厚均一性(面間均一性)差的問題。此問題是藉由在SiH4(甲矽烷)添加B(硼)，利用B(硼)的觸媒效果，可實現與使用Si2H6的無摻雜質Si同等的低溫化，可大幅度改善晶圓內 的膜厚均一性。
但，即使是以如此的手段來成膜時，面間均一性的改善也會不夠充分，特別是在反應氣體使用SiH4時，需要添加B(硼)，因此膜中的B濃度的低濃度化困難，B(硼)會作為摻雜劑與SiH4反應而成為B摻雜Si膜。
由於B摻雜Si膜與無摻雜質Si膜作比較，濕蝕刻速率會大幅度變差，因此會有難以提高裝置製造工程的效率的問題。(例如參照專利文獻1)。
[先行技術文獻] [專利文獻]
[專利文獻1]日本特開2012-204691號公報
如上述般，在形成無摻雜質Si膜時，若使用Si2H6(乙矽烷)，則晶圓內膜厚均一性差，若使用SiH4(甲矽烷)，則為了在低溫處理，而添加含B(硼)氣體，產生供給的需要，因此依所添加的含B(硼)氣體的濃度，產生無法取得無摻雜質Si膜的特性之問題。
本發明是以提供一種形成具有良好的晶圓面內膜厚均一性及晶圓面間膜厚均一性的無摻雜質Si膜之技術為目的。
若根據本發明之一形態，則提供一種半導體裝置的製造方法，其特徵係具有：將基板搬送至處理室之工程；對前述處理室內供給含B原子氣體之第1氣體供給工程；將在前述第1氣體供給工程所供給之含B原子氣體環境下的處理室內淨化之第1淨化工程；前述第1淨化工程後，將含Si原子氣體供給至前述處理室內，而於前述基板形成無摻雜質Si膜之第2氣體供給工程；及將前述含Si原子氣體環境下的處理室內淨化之第2淨化工程。
若根據本發明的其他的形態，則提供一種基板處理方法，其特徵係具有：將基板搬送至處理室之工程；對前述處理室內供給含B原子氣體之第1氣體供給工程；將在前述第1氣體供給工程所供給之含B原子氣體環境下的處理室內淨化之第1淨化工程；前述第1淨化工程後，將含Si原子氣體供給至前述處理室內，而於前述基板形成無摻雜質Si膜之第2氣體供給工程；及將前述含Si原子氣體環境下的處理室內淨化之第2 淨化工程。
若根據本發明的另外其他的形態，則提供一種基板處理裝置，其特徵係具有：處理室，其係處理基板；含B原子氣體供給系，其係設於前述處理室，供給含B原子氣體；含Si原子氣體供給系，其係設於前述處理室，供給含Si原子氣體；及控制部，其係控制前述含B原子氣體供給系及前述含Si原子氣體供給系，而控制含B原子氣體及含Si原子氣體的供給量，前述控制部係控制前述含B原子氣體供給系及前述含Si原子氣體供給系，使一旦基板被搬送至前述處理室，則從前述含B原子氣體供給系供給含B原子氣體，供給B原子，前述含B原子氣體供給後，供給前述含Si原子氣體，而於前述基板形成無摻雜質Si膜。
若根據本發明的基板處理裝置，則可提供一種形成具有良好的晶圓面內膜厚均一性及晶圓面間膜厚均一性的無摻雜質Si膜之技術。
101‧‧‧基板處理裝置
200‧‧‧晶圓(基板)
201‧‧‧處理室
202‧‧‧處理爐
217‧‧‧晶舟(基板保持具)
301‧‧‧第2氣體供給噴嘴
302‧‧‧第1氣體供給噴嘴
圖1是表示本發明的實施形態的基板處理裝置的立體圖。
圖2是本發明的實施形態的基板處理裝置的垂直剖面圖。
圖3是本發明的實施形態的基板處理裝置的處理爐的垂直剖面圖。
圖4是本發明的實施形態的基板處理工程的成膜流程圖。
圖5是本發明的實施形態的基板處理工程的氣體供給時機圖。
圖6是表示本發明的實施形態的基板處理工程的基板的反應映像的模式圖。
圖7(a)是表示根據以往技術之Si膜的膜厚均一性，(b)是表示根據本發明之Si膜的膜厚均一性。
圖8是表示根據本發明及以往技術之爐內溫度與沈積速率的關係。
圖9是表示根據本發明之Si2H6的流量與沈積速率的關係。
圖10是表示根據本發明之Si2H6的流量與基板的面內膜厚均一性的關係。
圖11是表示根據以往技術之Si2H6的流量與基板的面內膜厚均一性的關係。
以下，參照圖面來說明本發明的實施例的基板處理裝置。
本實施例的基板處理裝置是構成為實施半導體裝置的製造方法的處理工程之半導體製造裝置，作為其一例。在以下的說明是敘述有關適用分批式縱型半導體製造裝置(以下簡稱處理裝置)作為基板處理裝置的情況，對基板進行氧化，擴散處理或CVD處理等。
如圖1所示般，使用作為收納由矽等所構成的基板之晶圓200的晶圓載體的卡匣(FOUP，亦稱為晶盒)110之處理裝置101是具備框體111。在框體111的正面壁111a的下方是開設有設成可維修之作為開口部的正面維修口103，且設有開閉此正面維修口103的正面維修門104。在維修門104中，卡匣搬入搬出口(基板收容器搬入搬出口)112是開設成連通框體111內外，卡匣搬入搬出口112是藉由前遮擋板(基板收容器搬入搬出口開閉機構)113來開閉。在卡匣搬入搬出口112的框體111內側是設置有卡匣平台(基板收容器交接台)114。
卡匣110是藉由工程內搬送裝置(未圖示)來搬入至卡匣平台114上，且可從卡匣平台114上搬出。卡匣平台114是藉由工程內搬送裝置，構成卡匣110內的晶圓200會成為垂直姿勢，以卡匣110的晶圓出入口朝向上方的方式載置。
在框體111內的前後方向的大略中央下部是設置有卡匣架(基板收容器載置架)105，卡匣架105是以 複數段複數列來保管複數個的卡匣110，配置成可使卡匣110內的晶圓200出入。卡匣架105是在滑動平台(水平移動機構)106上設置成可橫行。並且，在卡匣架105的上方是設置有緩衝架(基板收容器保管架)107，構成可保管卡匣110。
在卡匣平台114與卡匣架105之間是設置有卡匣搬送裝置(基板收容器搬送裝置)118。卡匣搬送裝置118是以可原封不動保持卡匣110來昇降的卡匣升降機(基板收容器昇降機構)118a及作為搬送機構的卡匣搬送機構(基板收容器搬送機構)118b所構成，藉由卡匣升降機118a及卡匣搬送機構118b的連續動作，構成可在卡匣平台114，卡匣架105，緩衝架107之間搬送卡匣110。
在卡匣架105的後方是設置有晶圓移載機構(基板移載機構)125，晶圓移載機構125是由：可將晶圓200旋轉乃至直動於水平方向的晶圓移載裝置(基板移載裝置)125a，及用以使晶圓移載裝置125a昇降的晶圓移載裝置升降機(基板移載裝置昇降機構)125b所構成。如在圖1模式性地顯示般，晶圓移載裝置升降機125b是設置在框體111左側端部。藉由該等晶圓移載裝置升降機125b及晶圓移載裝置125a的連續動作，以晶圓移載裝置125a的晶圓夾(基板保持體)125c作為晶圓200的載置部，構成對於晶舟217裝填(裝載)及卸裝(卸載)晶圓200。
如圖1所示般，在緩衝架107的後方是設有以供給風扇及防塵過濾器所構成的清潔單元134a，使能 夠供給清淨化後的環境之淨化空氣，構成使淨化空氣流通至框體111的內部。並且，在與晶圓移載裝置升降機125b側相反側的右側端部是設置有以供給風扇及防塵過濾器所構成之未圖示的清潔單元，使能夠供給淨化空氣，從清潔單元吹出的淨化空氣是流通於晶圓移載裝置125a後，吸入至未圖示的排氣裝置，排氣至框體111的外部。
在晶圓移載裝置(基板移載裝置)125a的後側是設置有框體(以下稱為耐壓框體)140，該框體是具有可維持未滿大氣壓的壓力(以下稱為負壓)的機密性能，藉由此耐壓框體140來形成具有可收容晶舟217的容積之裝載鎖定方式的待機室之裝載鎖定室141。
在耐壓框體140的正面壁140a是開設有晶圓搬入搬出口(基板搬入搬出口)142，晶圓搬入搬出口142是藉由閘閥(基板搬入搬出口開閉機構)143來開閉。在耐壓框體140的一對的側壁是分別連接用以往裝載鎖定室141供給氮氣體等的惰性氣體之氣體供給管144，及用以將裝載鎖定室141排氣成負壓之未圖示的排氣管。
在裝載鎖定室141上方是設有處理爐202。處理爐202的下端部是藉由爐口閘閥(爐口開閉機構)147來構成開閉。
如在圖1模式性地顯示般，在裝載鎖定室141是設置有用以使晶舟217昇降的晶舟升降機115。在作為連結至晶舟升降機115的連結具之未圖示的懸臂是水平安裝有作為蓋體的密封蓋219，密封蓋219是垂直支撐晶舟 217，構成可閉塞處理爐202的下端部。
晶舟217是具備複數個的保持構件，構成使複數片(例如50片~150片程度)的晶圓200的中心一致排列於垂直方向的狀態下分別保持於水平。
其次，說明有關本發明的實施例的處理裝置的動作。
如圖1所示般，在卡匣110被供給至卡匣平台114之前，卡匣搬入搬出口112會藉由前遮擋板113來開放。然後，卡匣110從卡匣搬入搬出口112搬入，在卡匣平台114上，晶圓200為垂直姿勢，以卡匣110的晶圓出入口朝向上方的方式載置。
其次，卡匣110是藉由卡匣搬送裝置118來從卡匣平台114撈起，且卡匣110內的晶圓200會成為水平姿勢，以卡匣110的晶圓出入口能夠向框體後方的方式，朝框體後方使旋轉90°於縱方向。接著，卡匣110是藉由卡匣搬送裝置118來自動移載至卡匣架105，或緩衝架107之指定的架位置，暫時性地保管，或直接搬送至卡匣架105的晶圓取出位置。
滑動平台106是使卡匣架105水平移動，將成為移載的對象之卡匣110定位成與晶圓移載裝置125a對峙。
一旦預先內部設為大氣壓狀態的裝載鎖定室141的晶圓搬入搬出口142藉由閘閥143的動作而被開放，則晶圓200會從卡匣110藉由晶圓移載裝置125a的 晶圓夾125c來經晶圓出入口而拾取。接著，藉由晶圓移載裝置125a，在晶舟217上載置晶圓200。晶圓移載裝置125a回到卡匣110，將其次的晶圓200裝填於晶舟217上。
一旦預先被指定的片數的晶圓200被裝填於晶舟217，則晶圓搬入搬出口142會藉由閘閥143來關閉，裝載鎖定室141由排氣管來抽真空，藉此被減壓。一旦裝載鎖定室141被減壓成與處理爐202內的壓力同壓，則處理爐202的下端部會藉由爐口閘閥147來開放。接著，密封蓋219會藉由晶舟升降機115來上昇，被密封蓋219支撐的晶舟217會往處理爐202內搬入(裝載)。
裝載後，在處理爐202對晶圓200實施後述的處理。處理後，藉由晶舟升降機115來拉出晶舟217，並且使裝載鎖定室141內部復壓成大氣壓之後閘閥143會開啟。然後，大概以上述的相反的程序，使晶圓200及卡匣110往框體111的外部釋出。
其次，說明有關本發明的實施例的基板處理裝置的處理爐周邊的概略構成。圖2是在本發明的實施例所使用的基板處理裝置的處理爐202及處理爐周邊的概略構成圖，作為縱剖面圖顯示。
在圖2中，在作為待機室的裝載鎖定室141的外面設有下基板245。在下基板245設有與昇降台249嵌合的引導軸264及與昇降台249螺合的滾珠螺桿244。在立設於下基板245的引導軸264及滾珠螺桿244的上端設有上基 板247。滾珠螺桿244是藉由設在上基板247的昇降馬達248來旋轉。藉由滾珠螺桿244旋轉，構成昇降台249會昇降。
在昇降台249垂設有中空的昇降軸250，昇降台249與昇降軸250的連結部是成為氣密。昇降軸250是可與昇降台249一起昇降。昇降軸250是貫穿裝載鎖定室141的頂板251。昇降軸250所貫通的頂板251的貫通孔是具有對於昇降軸250不會接觸之充分的裕度。在裝載鎖定室140與昇降台249之間，作為具有伸縮性的中空伸縮體之波紋管265是以能夠包覆昇降軸250的周圍之方式，為了氣密地保持裝載鎖定室141而設。波紋管265是具有可對應於昇降台249的昇降量之充分的伸縮量，波紋管265的內徑是比昇降軸250的外形還充分地大，構成在波紋管265的伸縮不會有接觸。
在昇降軸250的下端是水平固定有昇降基板252。在昇降基板252的下面是隔著O型環等的密封構件來氣密地安裝驅動部罩253。以昇降基板252及驅動部罩253來構成驅動部收納盒256。藉由此構成，驅動部收納盒256內部是與裝載鎖定室141內的環境隔離。
並且，在驅動部收納盒256的內部是設有晶舟217的旋轉機構254，旋轉機構254的周邊是藉由冷卻機構257來冷卻。
電力供給電纜258會從昇降軸250的上端通過昇降軸250的中空部來引導至旋轉機構254而連接。 又，在冷卻機構257，密封蓋219中是形成有冷卻流路259，在冷卻流路259連接供給冷卻水的冷卻水配管260，從昇降軸250的上端通過昇降軸250的中空部。
驅動昇降馬達248，旋轉滾珠螺桿244，使驅動部收納盒256經由昇降台249及昇降軸250來昇降。
藉由驅動部收納盒256上昇，氣密地設在昇降基板252的密封蓋219會閉塞處理爐202的開口部的爐口161，成為晶圓處理可能的狀態。藉由驅動部收納盒256下降，晶舟217會與密封蓋219一起下降，成為可將晶圓200搬出至外部的狀態。
其次，利用圖2及圖3來說明有關本發明的實施例的基板處理裝置的處理爐。圖3是使用在本發明的實施例的基板處理裝置的處理爐202的概略構成圖，作為縱剖面圖顯示。
如圖2所示般，處理爐202是具備：外管205，內管204，氣體供給管311，312，氣體排氣管231及晶舟217等。藉由外管205，集流腔209等來構成處理室201。
外管205是以作為耐熱材料的石英(SiO2)材所構成，上端閉塞，下端開口的外形為形成圓筒狀。在外管205的內側是設有內管204。
內管204是以作為耐熱材料的石英(SiO2)材所構成，上端及下端為開口，且外形形成圓筒狀。在內管204的內側是形成處理室201。在處理室201中收容晶舟217，該收容晶舟217是以複數，水平姿勢，於垂直方向多段排列 的狀態搭載作為基板的晶圓200。
在外管205的下方，與外管205同心圓狀地配設有集流腔209。集流腔209是例如由石英(SiO2)或不繡鋼等所構成，形成上端及下端開口的圓筒形狀。此集流腔209是設成支撐外管205及內管204。另外，在集流腔209與外管205之間是設有作為密封構件的O型環。此集流腔209是隔著O型環被裝載鎖定室140的頂板251所支撐，藉此外管205是成為垂直安裝的狀態。
在集流腔209的外側壁設有：水平設置的氣體供給噴嘴301，及在反應管內部從內壁的下部沿著上部朝晶圓的裝載方向上升的方式設成多段的氣體供給噴嘴302，及氣體排氣管231。本例是將氣體供給噴嘴301設置1個及將氣體供給噴嘴302設置4個，但亦可分別設為1個或複數個。
氣體供給噴嘴301及302是設成連通至內管204的內側的空間。氣體排氣管231是設成連通至外管205與內管204之間的空間。因此，從氣體供給噴嘴301，302供給的氣體是進入內管204的內側的空間，穿過所被層疊的晶圓間，上昇於內管204內，從內管204上端的開口折返，下降於外管205與內管204之間的空間，退至氣體排氣管231。
在氣體供給噴嘴301及302，就本例而言是在其下游端設有氣體供給孔。或，亦可在氣體供給噴嘴301及302的側壁設置複數個氣體供給孔而作為多孔噴嘴。
氣體供給噴嘴301是在其上游側連接含矽氣體的乙矽烷氣體Si2H6(乙矽烷)供給源，惰性氣體的氮氣體(N2)供給源，作為氣體流量控制裝置的MFC(質量流控制器)，及開閉閥。藉由控制該MFC，開閉閥，從氣體供給噴嘴301供給乙矽烷氣體，氮氣體或乙矽烷氣體與氮氣體的混合氣體至處理室201內。
氣體供給噴嘴302是分別在上游側連接作為含雜質氣體的含硼(B)氣體之三氯化硼氣體(BCl3)供給源，惰性氣體的氮氣體(N2)供給源，作為氣體流量控制裝置的MFC(質量流控制器)，及開閉閥。藉由此MFC，開閉閥的控制，從氣體供給噴嘴302供給三氯化硼氣體，氮氣體，或三氯化硼氣體與氮氣體的混合氣體至處理室201內。
另外，該等的含B(硼)氣體供給源，惰性氣體供給源，MFC，開閉閥是分別可按每1個氣體供給噴嘴設置，或分別各設置1個，使分岐供給。
並且，氣體供給源是亦可各設置1個，在分岐後的每個噴嘴設置MFC及開閉閥，而構成可控制每個噴嘴的供給量。
另外，各MFC及各閥是電性連接控制部240，構成在所望的時機控制所供給的氣體的流量成為所望的流量。
在氣體排氣管231的下游側是經由未圖示之作為壓力檢測器的壓力感測器及作為壓力調整器的APC閥242來連接真空泵等的真空排氣裝置246。主要藉由氣體排氣管 231，APC閥242來構成排氣系，亦即氣體排氣部。另外，亦可思考在氣體排氣部含真空泵等的真空排氣裝置246。
壓力感測器及APC閥242是電性連接控制部240，控制部240是根據藉由壓力感測器所檢測出的壓力來調節APC閥242的開度，藉此構成在所望的時機控制處理室201內的壓力成為所望的壓力。
在集流腔209的下方設有密封蓋，作為用以氣密地閉塞集流腔209的下端開口之爐口蓋體。密封蓋是例如以不繡鋼等的金屬所構成，形成圓盤狀。在密封蓋的上面設有作為與頂板251的下端抵接的密封構件之O型環。
在密封蓋設有旋轉機構254。旋轉機構254的旋轉軸是貫通密封蓋來連接至前述晶舟217，構成在使晶舟217旋轉下令晶圓200旋轉。
密封蓋是構成藉由設在處理爐202的外側之作為昇降機構的昇降馬達248來昇降於垂直方向，藉此可對處理室201搬入搬出晶舟217。
旋轉機構254及昇降馬達248是電性連接控制部240，構成在所望的時機控制所望的動作。
(控制部)
作為控制部的控制器240是如上述般分別電性連接至旋轉機構254，晶舟升降機115，加熱器206，溫度感測 器，壓力感測器，作為壓力控制裝置的APC閥242，排氣裝置246，質量流控制器及閥，控制基板處理裝置的各部的動作。
具體而言，控制器240是在預定的時機使旋轉機構254的旋轉軸255旋轉。控制器240是在預定的時機使晶舟升降機115昇降。並且，控制器240是根據藉由壓力感測器所檢測出的壓力資訊來調整APC閥242的閥開度，處理室201內會在預定的時機成為預定的壓力。並且，控制器240是根據藉由溫度感測器所檢測出的溫度資訊來調整往加熱器206的通電情況，處理室201內及晶圓200表面會在預定的時機成為預定的溫度。並且，控制器240是一面流量控制各個的質量流控制器，一面藉由各個閥的開閉控制，在處理室201內在預定的時機開始預定流量的氣體供給或停止。
本實施形態是構成進行1次以上的循環，該循環是以在收容晶圓200的處理室201內供給作為少量的含B(硼)氣體的BCl3(三氯化硼)氣體而使B(硼)堆積於晶圓200上的工程，及供給作為含矽氣體的Si2H6(乙矽烷)氣體而使在基板表面上與堆積於晶圓200上的B(硼)反應使Si膜成長的工程作為1循環。
在此處理爐202的構成中，含矽氣體的Si2H6(乙矽烷)是由含矽氣體供給源所供給，在MFC調節其流量後，經由閥，藉由氣體供給噴嘴301來導入至處理室201內。此時同時作為載流氣體之惰性氣體的氮氣體會 從氮氣體供給源供給，在MFC調節其流量後，經由閥，藉由氣體供給噴嘴301來導入至處理室201內。
含B(硼)氣體的BCl3(三氯化硼)是由含B(硼)氣體供給源所供給，在MFC調節其流量後，經由閥，藉由氣體供給噴嘴302來導入至處理室201內。此時同時作為載流氣體之惰性氣體的氮氣體會從氮氣體供給源供給，在MFC調節其流量後，經由閥，藉由氣體供給噴嘴302來導入至處理室201內。
處理室201內的氣體是經由氣體排氣管231來到真空泵246排氣。
另外，如圖3所示般，在晶舟217的下部是配置有作為斷熱構件的斷熱筒216，該斷熱筒216是例如以作為耐熱性材料的石英(SiO2)所構成的圓筒形狀，構成來自加熱器206的熱不易傳達至集流腔209側。另外，斷熱筒216是亦可不與晶舟217別體設置，而設為與晶舟217一體，或亦可取代斷熱筒216，在晶舟217的下方設置複數片的斷熱板。
其次，利用上述構成的處理爐202來說明有關在晶圓200上形成Si膜的基板處理工程，作為半導體裝置的製造工程之一工程。在圖4中顯示本實施形態的基板處理工程的成膜流程圖，在圖5中顯示本實施形態的基板處理工程的氣體供給時機圖，在圖6中顯示本實施形態的基板處理工程的基板的反應映像的模式圖。尚，在以下的說明中，構成基板處理裝置的各部的動作主要是藉由控 制器240所控制。
(搬入工程)
首先，在晶舟217裝填複數片的晶圓200(晶圓裝載)(步驟S1)。其次，根據控制器240的控制來驅動晶舟升降機115，使晶舟217上昇。藉此，如圖2所示般，保持複數片的晶圓200的晶舟217會被搬入至處理室201內(晶舟裝載)(步驟S2)。此時，密封蓋219是隔著O型環來閉塞製程管205的下端。藉此，處理室201是被氣密地密封。
至晶舟217往處理室201內搬入完了的期間，在處理室201內流動N2氣體作為淨化氣體為理想。具體而言，一面藉由質量流控制器來調整流量，一面將閥設為開啟，從氣體供給噴嘴301，302導入N2氣體至處理室201內為理想。藉此，可抑制粒子往晶舟217的搬送時之處理室201內侵入。
(壓力調整工程及昇溫工程)
一旦往處理室201內之晶舟217的搬入完了，則將處理室201內的環境排氣，而使處理室201內能夠成為預定的壓力(步驟S3)。具體而言，一面藉由排氣裝置246來排氣，一面根據藉由壓力感測器所檢測出的壓力資訊來反餽控制APC閥242的閥開度，將處理室201內設為預定的壓力。
並且，藉由加熱器206加熱，而使處理室201內能夠成為預定的溫度(成膜溫度)(步驟S3)。具體而言，根據藉由溫度感測器所檢測出的溫度資訊來控制往加熱器206的通電情況，將處理室201內進行加熱，而使能夠成為成膜溫度(例如380℃)。
而且，使旋轉機構254作動，開始被搬入至處理室201內的晶圓200的旋轉。另外，晶圓200的旋轉是繼續至以步驟S4，步驟S5，步驟S6及步驟S7作為1循環重複進行預定次數此循環的工程(步驟S8)終了為止。
(含硼膜形成工程)
接著，實施將作為含B(硼)氣體的BCl3氣體供給至處理室201內，在晶圓200上堆積B(硼)原子，而使B(硼)終端於基板表面之工程(步驟S4)。
具體而言，一面將連接至BCl3氣體供給源及N2氣體供給源的閥設為開啟，藉由質量流控制器來將濃度5%的BCl3氣體調整成流量例如5~30sccm的範圍內，較理想是20sccm，一面將閥設為開啟，將流通於BCl3氣體供給管內的BCl3氣體以不成為摻雜材的程度的微量(5~30sccm)從氣體供給噴嘴302供給至處理室201內，而使B(硼)堆積於基板上，使B(硼)終端於基板表面。
未堆積於晶圓的BCl3氣體是流動於處理室201內而從氣體排氣管231排氣。另外，加熱器206的溫度是如上述般例如維持於300~400℃(較理想是380℃)的 範圍內的溫度，處理室201內的壓力是維持於30~300pa，較理想是120Pa的壓力。
另外，亦可在BCl3氣體供給工程(步驟S4)中，從氣體供給噴嘴301或302，或301及302來導入N2氣體至處理室201內，而促進處理室201內之BCl3氣體的擴散。
一旦經過預定時間(例如10~300秒，較理想是60秒)，則停止BCl3氣體的供給。
然後，將APC閥242的閥設為開啟或擴大開度，藉由排氣裝置246來將處理室201內真空排氣，把未被堆積於晶圓200剩餘的BCl3氣體或Cl2，N2氣體，反應生成物等從處理室201內藉由抽真空及N2淨化排出。此時藉由氣體供給噴嘴301或302，或301及302來供給作為淨化氣體的N2(步驟S5)。
(含矽氣體供給工程)
接著，實施使處理室201內的壓力上昇(例如120pa)，將作為含Si氣體的Si2H6氣體供給至處理室201內，在晶圓200的表面上使與堆積於晶圓200的B(硼)原子反應而形成Si膜之工程(步驟S6)。
具體而言，一面將連接至Si2H6氣體供給源及N2氣體供給源的閥設為開啟，藉由質量流控制器來將Si2H6氣體調整成流量例如形成50sccm的範圍內，一面將閥設為開啟，從氣體供給噴嘴302來供給流通於Si2H6氣 體供給管內的Si2H6氣體至處理室201內。
與Si2H6氣體的供給並行將N2氣體供給至處理室201內。具體而言，一面將連接至N2氣體供給源的閥設為開啟，藉由質量流控制器來調整流量例如形成50sccm的範圍內，一面將閥設為開啟，從氣體供給噴嘴302的氣體供給孔來供給流通於N2氣體供給管的N2氣體至處理室201內。
一旦經過預定時間(例如900秒)，則停止Si2H6氣體的供給。然後，將APC閥242的閥設為開啟或擴大開度，藉由排氣裝置246來將處理室201內真空排氣，並且進行N2氣體的供給，在N2淨化下，從處理室201內排出殘留的Si2H6氣體，N2氣體，反應生成物等(步驟S7)。
另外，在含矽氣體供給工程(步驟S6)中，亦可一邊藉由質量流控制器來調整流量，一邊將閥設為開啟，從氣體供給噴嘴301，302的氣體供給孔導入N2氣體至處理室201內，促進在處理室201內的含矽氣體的擴散，且在含B(硼)氣體供給工程(步驟S4)及含矽氣體供給工程(步驟S6)中，從未使用的氣體供給噴嘴301，302的氣體供給孔導入N2氣體至處理室201內，抑制往氣體供給噴嘴301，302內之含B(硼)氣體或含矽氣體的侵入。亦即，在含B(硼)氣體供給工程(步驟S4)是從含矽氣體供給噴嘴的氣體供給孔，在含矽氣體供給工程(步驟S6)是從含B(硼)氣體供給噴嘴的氣體供給孔，導入N2氣體，抑制往 氣體供給噴嘴301，302內之含B(硼)氣體或含矽氣體的侵入。
(重複工程)
然後，以上述含B(硼)氣體供給工程(步驟S4)，淨化工程(步驟S5)，含矽氣體供給工程(步驟S6)及淨化工程(步驟S7)作為1循環，將此循環進行預定次數(1次以上)(步驟S8)。
(降溫工程)
一旦形成預定的膜厚的Si膜，則移至降溫工程(步驟S9)。具體而言，將連接至N2氣體供給源的閥設為開啟或擴大開度，把處理室201內置換成N2氣體的氣體環境。
(大氣壓恢復工程及降溫工程)
一旦經過預定時間(例如120秒)而降溫工程(步驟S9)完了，則使晶舟217的旋轉停止，停止晶圓200的旋轉。然後，一面使處理室201內的壓力恢復成大氣壓，一面使晶圓200降溫。具體而言，將閥保持開啟，一面對處理室201內供給N2氣體，一面根據藉由壓力感測器所檢測出的壓力資訊來反餽控制排氣裝置246的閥的開度，將處理室201內的壓力昇壓至大氣壓(步驟S10)。然後，控制往加熱器206的通電量，使晶圓200的溫度降溫。
(晶舟卸載工程)
然後，藉由與上述的搬入工程相反的程序，將保持處理後的晶圓200的晶舟217從處理室201內搬出(晶舟卸載)(步驟S11)。然後，從晶舟217取出處理後的晶圓200(晶圓卸載)(步驟S12)。然後，終了本實施形態的基板處理工程。
如以上般，含B(硼)氣體供給後及含矽氣體供給後進行淨化處理，藉此抑制含B(硼)氣體及含矽氣體同時存在於氣相中的狀態，藉此可抑止因含B(硼)氣體及含矽氣體存在於氣相中而產生之含B(硼)氣體(或硼原子)的摻雜劑作用，可形成具有極接近無摻雜質Si膜的膜特性之Si膜，亦即B(硼)濃度為3.0×1020atom/cm3以下的Si膜。
另外，在本發明中，有關此時形成之具有極接近無摻雜質Si膜的膜特性之Si膜，亦即B(硼)濃度為3.0×1020atom/cm3以下的Si膜也是與無摻雜質Si膜同樣當作無摻雜質Si膜記載。
並且，在減少所供給的含B(硼)氣體的流量下可在基板表面上形成濃度低的含硼膜，且硼之含Si氣體分解促進作用是在基板表面上(所被形成的膜表面上)產生，可形成硼濃度含有率極小的無摻雜質Si膜。
(以往的膜厚均一性與本發明的膜厚均一性的比較說明)
在圖7(a)中顯示根據以往技術之Si膜的膜厚均一 性，在圖7(b)中顯示根據本發明之Si膜的膜厚均一性。在此是在處理125片晶圓時，將晶舟的最上部的晶圓設為TOP，將晶舟的中央部的晶圓設為CENTER，將從上面算起第100片的晶圓設為BOTTOM100，將從上面算起第125片的晶圓設為BOTTOM125，顯示各個晶圓的平均膜厚，晶圓的面內均一性及各晶圓間的膜厚均一性。以往技術的基板面內膜厚均一性是在TOP，CENTER，BOTTOM100，BOTTOM125分別為3.0%，2.2%，1.5%，2.2%，相對的，在本發明中，分別為0.6%，0.7%，0.9%，1.1%，可見面內均一性大幅度的改善效果。在基板間膜厚均一性，以往技術是69.38ű37.19%，可見相當的偏差，但在本發明中，為150.92ű0.52%，可確認具有良好的晶圓面內膜厚均一性及晶圓面間膜厚均一性。
在圖8中顯示根據本發明及以往技術之爐內溫度與沈積速率的關係。在400℃以下的溫度帶，就以往技術而言，沈積速率極慢，不實用。在本發明中，即使是在380℃，還是會顯示實用的值，1.4Å/min。由此可理解，根據本發明之Si膜的成膜，可比以往技術還低溫成膜，且為實用性。
在圖9中顯示根據本發明之Si2H6的流量與沈積速率的關係。依此圖，即使使Si2H6的流量從100sccm減半成50sccm，沈積速率也只些微減少0.1Å/min，從1.4Å/min減少至1.3Å/min。並且，在圖10中顯示根據本發明之Si2H6的流量與基板的面內膜厚均一性的關係。依 此圖，可知若使Si2H6的流量從100sccm減半成50sccm，則膜厚的面內均一性是從±1.8%提升至±1.0%。另一方面，在圖11中顯示根據以往技術之Si2H6的流量與基板的面內膜厚均一性的關係。可理解，在以往的技術中，為了使基板的面內均一性提升，需要大幅度增加Si2H6的流量，在本發明技術中，可大幅度削減Si2H6的消費量。
(本發明的效果)
若根據本發明，則可取得以下所示的1個或複數的效果。
(a)可在低溫形成無摻雜質Si膜，可對應於裝置的微細化所必要的低溫化。
(b)由於在含B(硼)氣體供給後及含Si氣體供給後進行淨化，因此可迴避含B(硼)氣體與含Si氣體同時存在於氣相中的狀態，而抑制B原子之作為摻雜劑的效果，且使Si系氣體之作為分解氣體(觸媒)的效果促進，減少含B(硼)氣體的使用。
(c)可比以往還大幅度地削減含Si氣體的消費，可降低裝置製作成本。
(d)可防止所被形成之Si膜的含B(硼)濃度比蝕刻速率顯著降低的3.0×1020atom/cm3還大，形成含B(硼)濃度為3.0×1020atom/cm3以下的無摻雜質Si膜。
(e)藉由分批式的縱型CVD裝置，可不用特別的機構來成膜，因此可降低製造成本及提升生產性。
如以上般，上述實施例是利用縱型的基板處理裝置來說明，但在單片方式的基板處理裝置也同樣可適用。
又，本發明並非限於上述實施例，當然也可在不脫離其要旨的範圍實施各種變更。
例如，在上述實施例是使用卡匣作為基板搬送用的晶圓載體來進行說明，但亦可使用FOUP，在使用FOUP時，亦可將卸下FOUP的蓋之FOUP開啟器設在裝置內。
並且，在上述實施例中是記載：將含B(硼)氣體的供給流量設為5~30sccm，將含Si氣體的供給流量設為50sccm，但可適宜將含B(硼)氣體與含Si氣體的供給流量比控制成為1：50。
並且，在上述實施例中是使用BCl3作為含B(硼)氣體，但不限於此，只要是反應性低的含B(硼)氣體亦可使用。
而且，在上述實施例中是說明在基板搬入後實施壓力調整工程及昇溫工程，但不限於此，亦可適宜在成膜溫度或更低溫進行利用Si2H6氣體之往基板上的引晶技術，藉由實施引晶技術，可抑制基板處理時的膜缺陷。
另外，本發明是除了適用在利用CVD(Chemical Vapor Deposition)法，ALD(Atomic Layer Deposition)法，PVD(Physical Vapor Deposition)法等進行形成氧化膜或氮化膜，金屬膜等各種膜的成膜處理時以外，亦可適用在進行電漿處理，擴散處理，退火處理，氧 化處理，氮化處理，微影技術處理等其他的基板處理時。並且，本發明是除了薄膜形成裝置以外，亦可適用在蝕刻裝置，退火處理裝置，氧化處理裝置，氮化處理裝置，曝光裝置，塗佈裝置，模製裝置，顯像裝置，切割裝置，打線接合裝置，乾燥裝置，加熱裝置，檢查裝置等其他的基板處理裝置。並且，本發明並非限於縱型的基板處理裝置100，亦可為橫型的基板處理裝置或單片式的各種基板處理裝置。
又，本發明是不限於本實施形態的基板處理裝置100那樣處理半導體晶圓的半導體製造裝置等，亦可適用在處理玻璃基板的LCD(Liquid Crystal Display)製造裝置或太陽電池製造裝置等的基板處理裝置。
<本發明的理想形態>
以下，附記有關本發明的理想形態。
(附記1)
若根據一形態，則提供一種半導體裝置的製造方法，其特徵係具有：將基板搬送至處理室之工程；對前述處理室內供給含B原子氣體，而使B原子終端於前述基板表面上之第1氣體供給工程；將在前述第1氣體供給工程所供給之含B原子氣體環境下的處理室內淨化之第1淨化工程； 前述第1淨化工程後，將含Si原子氣體供給至前述處理室內，而於前述基板形成無摻雜質Si膜之第2氣體供給工程；及將前述含Si原子氣體環境下的處理室內淨化之第2淨化工程。
(附記2)
若根據本發明的其他的形態，則提供一種基板處理方法，其特徵係具有： 將基板搬送至處理室之工程；對前述處理室內供給含B原子氣體之第1氣體供給工程；將在前述第1氣體供給工程所供給之含B原子氣體環境下的處理室內淨化之第1淨化工程；前述第1淨化工程後，將含Si原子氣體供給至前述處理室內，而於前述基板形成無摻雜質Si膜之第2氣體供給工程；及將前述含Si原子氣體環境下的處理室內淨化之第2淨化工程。
(附記3)
若根據本發明的其他的形態，則提供一種基板處理裝置，其特徵係具有：處理室，其係處理基板； 含B原子氣體供給系，其係設於前述處理室，供給含B原子氣體；含Si原子氣體供給系，其係設於前述處理室，供給含Si原子氣體；及控制部，其係控制前述含B原子氣體供給系及前述含Si原子氣體供給系，而控制含B原子氣體及含Si原子氣體的供給量，前述控制部係控制前述含B原子氣體供給系及前述含Si原子氣體供給系，使一旦基板被搬送至前述處理室，則從前述含B原子氣體供給系供給含B原子氣體，供給B原子，而使B原子終端於前述基板表面上，前述含B原子氣體供給後，供給前述含Si原子氣體，而於前述基板形成無摻雜質Si膜。
(附記4)
又，提供一種具有重複預定次數前述第1氣體供給工程，前述第1淨化工程，前述第2氣體供給工程，及前述第2淨化工程之工程的半導體裝置的製造方法及基板處理方法。
(附記5)
又，提供一種前述第1氣體供給工程係供給前述含B原子氣體而使B原子終端於前述基板表面上之半導體裝置的製造方法，基板處理方法及基板處理裝置。
(附記6)
又，提供一種前述無摻雜質Si膜係含B原子濃度為3.0×1020atom/cm3以下之半導體裝置的製造方法，基板處理方法及基板處理裝置。
(附記7)
又，提供一種前述含B原子氣體為BCl3之半導體裝置的製造方法，基板處理方法及基板處理裝置。
(附記8)
又，提供一種在前述第1氣體供給工程所供給的前述含B原子氣體的供給量為5sccm~30sccm之半導體裝置的製造方法及基板處理方法。

Claims (14)

  1. 一種半導體裝置的製造方法，其特徵係具有：將基板搬送至處理室之工程；對前述處理室內供給含B原子氣體之第1氣體供給工程；將在前述第1氣體供給工程所供給之含B原子氣體環境下的處理室內淨化之第1淨化工程；前述第1淨化工程後，將含Si原子氣體供給至前述處理室內，而於前述基板形成含B濃度為3.0×1020atom/cm3以下的摻雜B(硼)Si膜之第2氣體供給工程；及將前述含Si原子氣體環境下的處理室內淨化之第2淨化工程。
  2. 如申請專利範圍第1項之半導體裝置的製造方法，其中，前述含B原子氣體為BCl3，前述Si含有氣體為Si2H6。
  3. 如申請專利範圍第1項之半導體裝置的製造方法，其中，在前述第1氣體供給工程中供給至前述處理室內的前述含B原子氣體的供給流量為5~30sccm。
  4. 如申請專利範圍第1項之半導體裝置的製造方法，其中，以前述第1氣體供給工程，前述第1淨化工程，前述第2氣體供給工程，前述第2淨化工程作為1循環，重複預定次數。
  5. 如申請專利範圍第1項之半導體裝置的製造方法， 其中，在藉由前述第1氣體供給工程來供給前述含B原子氣體之下前述基板表面為B原子終端。
  6. 如申請專利範圍第1項之半導體裝置的製造方法，其中，以前述含B原子氣體與前述含Si原子氣體的供給流量比成為1：50的方式供給前述含B原子氣體及前述含Si原子氣體。
  7. 如申請專利範圍第1項之半導體裝置的製造方法，其中，前述基板係以400℃以下的溫度處理。
  8. 一種基板處理方法，其特徵係具有：將基板搬送至處理室之工程；對前述處理室內供給含B原子氣體之第1氣體供給工程；將在前述第1氣體供給工程所供給之含B原子氣體環境下的處理室內淨化之第1淨化工程；前述第1淨化工程後，將含Si原子氣體供給至前述處理室內，而於前述基板形成含B濃度為3.0×1020atom/cm3以下的摻雜B(硼)Si膜之第2氣體供給工程；及將前述含Si原子氣體環境下的處理室內淨化之第2淨化工程。
  9. 一種基板處理裝置，其特徵係具有：處理室，其係處理基板；含B原子氣體供給系，其係對前述處理室供給含B原子氣體； 含Si原子氣體供給系，其係對前述處理室供給含Si原子氣體；及控制部，其係控制前述含B原子氣體供給系及前述含Si原子氣體供給系，而控制含B原子氣體及含Si原子氣體的供給量，前述控制部係控制前述含B原子氣體供給系及前述含Si原子氣體供給系，使基板若被搬送至前述處理室，則從前述含B原子氣體供給系供給含B原子氣體，前述含B原子氣體供給後，供給前述含Si原子氣體，而於前述基板形成含B濃度為3.0×1020atom/cm3以下的摻雜B(硼)Si膜。
  10. 如申請專利範圍第9項之基板處理裝置，其中，前述含B原子氣體為BCl3，前述含Si原子氣體為Si2H6。
  11. 如申請專利範圍第9項之基板處理裝置，其中，前述控制部，係控制前述含B原子氣體供給系，將被供給至前述處理室內的前述含B原子氣體的供給流量設為5~30sccm。
  12. 如申請專利範圍第9項之基板處理裝置，其中，前述控制部，係控制前述含B原子氣體供給系，對前述處理室供給前述含B原子氣體，使前述基板表面為B原子終端。
  13. 如申請專利範圍第9項之基板處理裝置，其中，前述控制部，係控制前述含B原子氣體供給系及前述含 Si原子氣體供給系，以前述含B原子氣體與前述含Si原子氣體的供給流量比成為1：50的方式，供給前述含B原子氣體及前述含Si原子氣體。
  14. 如申請專利範圍第9項之基板處理裝置，其中，更具有加熱前述處理室內的加熱器，前述控制部，係控制前述加熱器，使前述基板在400℃以下的溫度被處理。
TW103107888A 2013-03-28 2014-03-07 A semiconductor device manufacturing method, a substrate processing method, and a substrate processing apparatus TWI578384B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013069109A JP2014192485A (ja) 2013-03-28 2013-03-28 半導体装置の製造方法、基板処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
TW201505078A TW201505078A (zh) 2015-02-01
TWI578384B true TWI578384B (zh) 2017-04-11

Family

ID=51621259

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103107888A TWI578384B (zh) 2013-03-28 2014-03-07 A semiconductor device manufacturing method, a substrate processing method, and a substrate processing apparatus

Country Status (4)

Country Link
US (1) US9437426B2 (zh)
JP (1) JP2014192485A (zh)
KR (1) KR101550590B1 (zh)
TW (1) TWI578384B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5394360B2 (ja) * 2010-03-10 2014-01-22 東京エレクトロン株式会社 縦型熱処理装置およびその冷却方法
JP6630237B2 (ja) 2016-06-06 2020-01-15 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及びプログラム
WO2019207864A1 (ja) 2018-04-27 2019-10-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7228612B2 (ja) * 2020-03-27 2023-02-24 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法、基板処理方法及びプログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201036038A (en) * 2009-01-28 2010-10-01 Hitachi Int Electric Inc Method of manufacturing semiconductor device and substrate processing apparatus
TW201243950A (en) * 2011-01-14 2012-11-01 Hitachi Int Electric Inc Method of manufacturing semiconductor device, method of processing substrate and substrate processing apparatus

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3193402B2 (ja) * 1990-08-31 2001-07-30 株式会社日立製作所 半導体装置の製造方法
WO2005093799A1 (ja) 2004-03-29 2005-10-06 Hitachi Kokusai Electric Inc. 半導体装置の製造方法及び基板処理装置
US20070087581A1 (en) * 2005-09-09 2007-04-19 Varian Semiconductor Equipment Associates, Inc. Technique for atomic layer deposition
US20070065576A1 (en) * 2005-09-09 2007-03-22 Vikram Singh Technique for atomic layer deposition
JPWO2007077917A1 (ja) * 2005-12-28 2009-06-11 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP2008235397A (ja) * 2007-03-19 2008-10-02 Elpida Memory Inc 半導体装置の製造方法
KR101057188B1 (ko) 2008-11-11 2011-08-16 주식회사 하이닉스반도체 Ｐｍｏｓ 트랜지스터의 제조방법 및 이를 이용한 반도체 소자의 듀얼 게이트 형성방법
JP2010251654A (ja) 2009-04-20 2010-11-04 Elpida Memory Inc 成膜方法および半導体装置の製造方法
JP2011023576A (ja) 2009-07-16 2011-02-03 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US8012859B1 (en) * 2010-03-31 2011-09-06 Tokyo Electron Limited Atomic layer deposition of silicon and silicon-containing films
JP2011216784A (ja) * 2010-04-01 2011-10-27 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5696530B2 (ja) * 2010-05-01 2015-04-08 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP5919482B2 (ja) * 2011-03-03 2016-05-18 パナソニックＩｐマネジメント株式会社 触媒化学気相成膜装置、それを用いた成膜方法及び触媒体の表面処理方法
JP2012186275A (ja) * 2011-03-04 2012-09-27 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
JP2012204691A (ja) * 2011-03-25 2012-10-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5710529B2 (ja) * 2011-09-22 2015-04-30 株式会社東芝 半導体装置及びその製造方法
JP6267080B2 (ja) * 2013-10-07 2018-01-24 東京エレクトロン株式会社 シリコン窒化物膜の成膜方法および成膜装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201036038A (en) * 2009-01-28 2010-10-01 Hitachi Int Electric Inc Method of manufacturing semiconductor device and substrate processing apparatus
TW201243950A (en) * 2011-01-14 2012-11-01 Hitachi Int Electric Inc Method of manufacturing semiconductor device, method of processing substrate and substrate processing apparatus

Also Published As

Publication number Publication date
KR20140118711A (ko) 2014-10-08
KR101550590B1 (ko) 2015-09-07
US20140295648A1 (en) 2014-10-02
US9437426B2 (en) 2016-09-06
TW201505078A (zh) 2015-02-01
JP2014192485A (ja) 2014-10-06

Similar Documents

Publication Publication Date Title
KR101063854B1 (ko) 반도체 디바이스의 제조 방법 및 기판 처리 장치
JP5902073B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
TWI443747B (zh) 半導體裝置製造方法以及基板處理方法及設備
KR20090117603A (ko) 반도체 제조 장치
WO2007018139A1 (ja) 半導体装置の製造方法および基板処理装置
JP2014067796A5 (zh)
TW201619431A (zh) 基板處理裝置、半導體裝置的製造方法及程式
KR100996689B1 (ko) 반도체장치의 제조방법, 막생성방법 및 기판처리장치
WO2011093203A1 (ja) 半導体装置の製造方法、基板処理装置及び半導体装置
TWI578384B (zh) A semiconductor device manufacturing method, a substrate processing method, and a substrate processing apparatus
JP5235142B2 (ja) 半導体装置の製造方法及び基板処理装置
WO2014157071A1 (ja) 基板処理装置、半導体装置の製造方法及び基板処理方法
JP5546654B2 (ja) 基板処理装置、半導体製造方法、基板処理方法、及び異物除去方法
JP2012204691A (ja) 半導体装置の製造方法及び基板処理装置
KR20170007611A (ko) 퍼니스형 반도체 장치, 이의 세정 방법 및 이를 이용한 박막 형성 방법
JP2009272367A (ja) 基板処理装置
JP2009123950A (ja) 基板処理装置
JP5385001B2 (ja) 半導体装置の製造方法、基板処理装置
JP5848788B2 (ja) 基板処理装置、半導体製造方法、基板処理方法
JP2012138530A (ja) 基板の製造方法、半導体デイバスの製造方法及び基板処理装置
JP2010219561A (ja) 基板処理装置及び半導体デバイスの製造方法
JP4465398B2 (ja) 基板処理装置
JP2011222656A (ja) 基板処理装置
JP2009289807A (ja) 半導体装置の製造方法
JP5204809B2 (ja) 基板処理装置、基板処理方法及び半導体デバイスの製造方法