TWI601835B - Copper foil, copper clad laminate, and substrate - Google Patents

Copper foil, copper clad laminate, and substrate Download PDF

Info

Publication number
TWI601835B
TWI601835B TW104129359A TW104129359A TWI601835B TW I601835 B TWI601835 B TW I601835B TW 104129359 A TW104129359 A TW 104129359A TW 104129359 A TW104129359 A TW 104129359A TW I601835 B TWI601835 B TW I601835B
Authority
TW
Taiwan
Prior art keywords
copper foil
frequency
protrusion
protrusions
copper
Prior art date
Application number
TW104129359A
Other languages
English (en)
Other versions
TW201615852A (zh
Inventor
Daisuke Inoue
Yuko Okuno
Takeo Uno
Satoru Torimitsu
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=55439931&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI601835(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Publication of TW201615852A publication Critical patent/TW201615852A/zh
Application granted granted Critical
Publication of TWI601835B publication Critical patent/TWI601835B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B32B7/025—Electric or magnetic properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

銅箔、包銅層壓板以及基板
本發明涉及一種與樹脂基材之密合性優異，高頻訊號之傳輸特性亦優異之銅箔等。
近年來，伴隨電子元件之小型化及高性能化，一般會使用小型且高密度之印刷電路板。此種印刷電路板係於絕緣性樹脂基材表面配置電路形成用銅箔，一體化而形成包銅層壓板，由該包銅層壓板製造而成。藉由對銅箔施以掩模圖案並蝕刻，從而於包銅層壓板上形成電路圖案。
銅箔與樹脂基材藉由加熱、加壓形成為一體，但需要規定以上之密合性。作為確保此種密合性之方法，一般採用對銅箔實施規定之表面粗化處理的方法(例如專利文獻1~3)。
【先行技術文獻】 【專利文獻】
專利文獻1：日本專利特開平7-231152號公報
專利文獻2：日本專利特開2006-210689號公報
專利文獻3：日本專利第5204908號公報
專利文獻1之方法藉由相對於樹脂基材之固著效應(Anchor Effect)而確保密合性，因此，對形成於銅箔表面之微細銅瘤形狀進行了規定。
又，為提高銅箔之底線(Bottom Line)之直線性，專利文獻2實施低粗糙度處理，為確保密合性，形成耐熱防鏽層、鉻酸鹽皮膜層及矽烷偶合劑層。
此外，專利文獻3指定了銅箔之表面粗糙度等，防止蝕刻後銅粒子殘留導致絕緣不良的發生，並確保了密合性。
但是，專利文獻1~3僅確保了密合性，並未充分考慮到高頻傳輸特性。高頻訊號傳輸用銅箔中，重大之課題在於確保與樹脂基材之密合性並兼顧作為包銅層壓板時之傳輸特性。
此處，一般而言，粗化突起之高度即表面粗糙之程度越大，傳輸特性越差。專利文獻2解釋其原因為表面粗化導致傳輸長度增大，但並未定量性地闡述。此外，關於兼顧藉由固著效應確保密合性及確保傳輸特性等應獲得許可之對策，目前尚無基於具體機制做出闡述者。
若為確保銅箔與樹脂基材之密合性而增大粗化突起之高度，作為其交換(trade-off)，可能產生其他問題。例如，若突起過長，則容易產生蝕刻殘渣。為避免該問題之發生，推測可能要花費較長的蝕刻時間。又，若於突起具有一定長度之狀態下細化突起寬度，則可能發生掉粉之問題。為避免該問題之發生，推測可能要 於製造銅箔時之操作等中減少對銅箔的物理性接觸。然而，無論採用何種規避對策，均有可能導致製造成本增加及品質降低。
本發明係鑒於上述問題開發而成，其目的在於提供一種與樹脂基材之密合性優異，高頻傳輸特性亦優異之銅箔等。
為實現上述目的，第1發明係一種銅箔，其係高頻電訊號傳輸用銅箔，其特徵在於，於表面形成有複數個突起，集膚深度(其中，σ：導電率(S/m)，μ：磁導率(H/m)，f：上述高頻電訊號中所包含之頻率(Hz))時，f5GHz，將上述突起之高度設為h(μm)，將該突起之h/2高度位置處之寬度設為w(μm)時，h/d1之上述突起於每5μm長度之平均個數為1個以上，並且，h/d1之上述突起中80%以上之上述突起符合w0.1μm且w/d<-0.1h/d+1.4。
此外，第1發明係一種銅箔，其係高頻電訊號傳輸用銅箔，其特徵在於，於表面形成有複數個突起，集膚深度d(μm)=(其中，σ：導電率(S/m)，μ：磁導率(H/m)，f：上述高頻電訊號中所包含之頻率(Hz))時，f5GHz，將上述突起之高度設為h(μm)，將該突起之h/2高度位置處之寬度設為w(μm)時，h/d2之上述突起於每5μm長度之平均個數為1個以上，並且，h/d2之上述突起中80%以上之上述突起符合w0.1μm且w/d<-0.1h/d+1.4。
理想的是h為0.4μm以上。
理想的是w為0.2μm以上。
進一步理想的是上述高頻電訊號中所包含之頻率f為20GHz以上。
進一步理想的是光干涉顯微鏡測得之三維表面積與該粗化處理面之二維表面積之比小於3倍。
根據第1發明，藉由根據傳輸頻率規定之集膚深度，對突起形狀加以標準化，從而可獲得如下所述之銅箔：與樹脂基材具有充分之密合性，且能獲得適用於使用條件之較高傳輸特性。具體為，若於每5μm長度中平均形成1個以上h/d1之突起，則可確保與樹脂基材之黏著力。此外，由於符合w/d<-0.1h/d+1.4之突起達到80%以上，因此，即便突起高度較高，亦可獲得良好之電氣特性。
若於每5μm長度中平均形成1個以上h/d2之突起，且符合w/d<-0.1h/d+1.4之突起達到80%以上，以便進一步切實地使密合性良好，則可保證密合性並可獲得進一步良好之電氣特性。
尤其是，若h為0.4μm以上，則可更加切實地獲得與樹脂基材之密合性。此外，若w為0.2μm以上，亦可抑制掉粉問題的發生。
又，頻率為20GHz以上時，利用光干涉顯微鏡三維測定之三維表面積與粗化處理面之二維表面積之比小於3倍，便可獲得進一步良好之電氣特性。
第2發明係一種包銅層壓板，其特徵在於，將第1發明所述之銅箔與樹脂基材層壓、貼合，上述樹脂基材之介電常數為4以下，介電正切tanδ為0.006以下。
上述樹脂基材理想的是由液晶聚合物、氟樹脂、聚醚醯亞胺、聚醚醚酮、聚苯醚、聚環烯烴、雙馬來醯亞胺樹脂、低介電常數聚醯亞胺中之任一個或該等之混合樹脂構成者。
根據第2發明，可有效地獲得低損耗之包銅層壓板。通常，多數情形下高頻用樹脂與銅箔之密合性較差。作為此種高頻用樹脂，使用的是樹脂聚合物等介電常數為4以下、介電正切tanδ為0.006以下者。本發明藉由適用於此種樹脂，從而可獲得更高之效果。
第3發明係一種基板，其特徵在於，相對於第2發明所述之包銅層壓板，對上述銅箔進行圖案加工，形成線路，相對於高頻電訊號之頻率f所規定之波長，上述線路之長度為10倍有效波長以上。
根據第3發明，可獲得更加有效地降低傳輸損耗之效果。其原因在於，更長之線路其作為效果而表現之損耗值變大，若線路長度過短，則效果較小。
根據本發明，可提供與樹脂基材之密合性優異，高頻傳輸特性亦優異之銅箔等。
1‧‧‧基板
2‧‧‧包銅層壓板
3‧‧‧樹脂基材
5‧‧‧線路
7‧‧‧銅箔
9‧‧‧突起
11‧‧‧基材
A‧‧‧點
B‧‧‧點
C‧‧‧點
D‧‧‧點
E‧‧‧點
F‧‧‧點
G‧‧‧點
K‧‧‧直線
J‧‧‧直線
L‧‧‧直線
M‧‧‧直線
O‧‧‧虛線
P‧‧‧虛線
Q‧‧‧虛線
S‧‧‧線
T‧‧‧線
R‧‧‧線
h‧‧‧高度
w‧‧‧寬度
圖1係表示基板1(包銅層壓板2)之圖。
圖2係表示以集膚深度對表面粗糙度加以標準化後其與等效導電率之關係的圖。
圖3係銅箔7之剖面放大圖。
圖4係表示表觀導電率相對於以集膚深度標準化之突起9之高度h與寬度w之分佈的圖。
圖5係表示突起附近電流密度分佈之概念圖，圖5(a)係表示寬度較寬之突起的圖，圖5(b)係表示寬度較窄之突起的圖。
圖6係表示表觀導電率相對於以集膚深度標準化之突起9之高度h與寬度w之分佈的圖。
圖7係表示表觀導電率相對於以集膚深度標準化之突起9之高度h與寬度w之分佈中本發明之範圍的圖，圖7(a)係表示20GHz時之圖，圖7(b)係表示80GHz時之圖。
圖8係表示相對於頻率之傳輸特性之圖，圖8(a)係表示樹脂基材之介電正切tanδ=0.01之情形的圖，圖8(b)係表示tanδ=0.004之情形的圖。
(基板1)
以下，參照圖式，對本發明之實施方式進行說明。圖1係表示本發明相關之基板1的圖。基板1係於樹脂基材3上對線路5進行 圖案加工而成者。線路5藉由銅箔7形成。即，貼合銅箔7與樹脂基材3，藉由掩蔽及蝕刻，形成線路5。另外，將蝕刻前之銅箔7與樹脂基材3貼合，形成為一體，製成包銅層壓板2。作為貼合樹脂基材3與銅箔7，形成包銅層壓板2之方法，可使用眾所周知之方法，例如熱壓方式、連續輥層壓方式、連續帶壓方式等。
銅箔7可為電解銅箔、電解銅合金箔、壓延銅箔、壓延銅合金箔中之任一種，可根據包銅層壓板2之用途等適當選擇。另外，銅箔7之詳細內容如下所述。
作為樹脂基材3，理想的是介電常數為4以下，介電正切tanδ為0.006以下。作為此種材質，可使用液晶聚合物。
此處，線路5之長短除尺寸上之長度外，有時還可以表現為傳輸頻率、傳輸波長。例如，若線路5之長度為100mm，按有效波長(=考慮到樹脂基材3所致之波長縮短後之波長、線路長度換算為波長)來說，頻率2GHz時約為接近1倍波長之等級，而頻率20GHz時約為接近有效波長10倍波長之等級。相對於有效波長約為10倍波長等級以上之較長訊號線路中，傳輸損耗較為顯著，故適宜應用本發明。即，線路5理想的是長度為高頻電訊號之頻率f所規定之波長的10倍有效波長以上。另外，本發明之基板1用於傳輸5GHz以上之高頻訊號。若頻率低於5GHz，則無法充分獲得本發明之效果。
(銅箔)
接下來，針對銅箔7進行詳細說明。圖3係表示高頻電訊號傳輸用銅箔7之樹脂黏著面的剖面放大圖。銅箔7於銅基材11上形成突起9。本發明之高頻電路用銅箔於作為金屬基材之銅箔表面(表面粗糙度並無特別限定，但Rz優選為5.0μm以下)，藉由燒鍍(burnt plating)設置粗化粒子，形成粗化粒子層。粗化粒子優選由銅構成。另外，於本發明中，「突起」包括藉由粗化粒子而形成者。
此外，雖然省略詳細說明，但理想的是於上述粗化粒子上形成由鉻酸鹽皮膜構成之防鏽層。進而，亦可於防鏽層上實施矽烷偶合處理。關於矽烷偶合劑，可根據作為對象之樹脂基材3，自環氧系、胺基系、甲基丙烯酸系、乙烯系、巰基系等中適當選擇。對於高頻用基板1中所使用之樹脂基材3，可選擇相容性尤其優異之環氧系、胺基系、乙烯系偶合劑。
此處，若銅箔上有高頻電流流動，則電流分佈集中於銅箔表面至集膚深度d之區域，於該集中部位，由於導體電阻而產生電流損耗。尤其是，若電流於表面形成有突起之粗化導體而非平滑導體上流動，則電流損耗增大。該由粗化所致之電流損耗增大可與導電率降低所致之損耗增大等價替換。即，可用表觀導電率對粗化狀態下高頻特性之好壞進行評估。於以下之說明中，將上述表觀導電率稱為等效導電率。
於由包銅層壓板2形成之線路5中，由於銅箔7之等效導電率降低，傳輸特性劣化。關於此種等效導電率之降低，除表面粗糙度增大外，高頻化對其影響亦較為顯著。很久之前， Hammarsted等人便用參數表示表面粗糙度，對此種粗化導體所致之損耗增大構築了模型。
圖2係表示以集膚深度對表面粗糙度加以標準化後其與等效導電率之關係的圖。例如，1GHz下平滑銅箔之集膚深度d約為2.1μm左右，表面粗糙度(用Rq表示)充分小於該數值之狀況下，例如為0.4μm時，如虛線O所示，對等效導電率之降低基本無影響。表面粗糙度Rq與集膚深度d為同一等級或者大於集膚深度d時，等效導電率之降低會較為顯著。
另一方面，伴隨高頻化，由頻率規定之集膚深度d與表面粗糙度Rq為同一等級或者小於表面粗糙度Rq時，亦會造成等效導電率降低。例如，1GHz時集膚深度約為2.1μm，而5GHz時集膚深度約為0.9μm，20GHz時集膚深度d約為0.5um，即便1GHz時如虛線O所示為基本無影響之表面粗糙度，5GHz時如虛線P所示，20GHz時如虛線Q所示，由於高頻化，等效導電率之降低亦較為顯著。如上所述，例如於1GHz時基本無影響之表面粗糙度之粗化導體中，由於5GHz或20GHz等使用頻率之高頻化，等效導電率之降低較為顯著，高頻化會導致包銅層壓板之訊號線路傳輸特性降低。
發明者等反復銳意研究，利用集膚深度d對這種會影響等效導電率之表面突起形狀加以標準化，並調查等效導電率之分佈，發現存在等效導電率急劇變化之區域。另外，集膚深度可藉由(其中，σ：導電率(S/m)，μ：磁導率(H/m)， f：頻率(Hz))計算。於銅箔中，導電率σ=5.82×107，磁導率μ=4π×10-7。以下，針對突起形狀與等效導電率之關係進行說明。
(突起形狀與等效導電率之關係)
如圖3所示，將本發明之銅箔上之突起9的高度設為h，將h/2高度處之突起9的寬度設為w。更具體而言，於利用HR-SEM測定之銅箔寬度方向剖面中，自基材11(相當於未處理銅箔之部分)與突起9之邊界線朝向突起9之頭頂部垂直劃線，將該線之長度h設為突起高度。此外，將突起高度h之1/2位置處之突起寬度設為w。相對於如此定義之突起形狀，計算等效導電率。
以下，針對計算模型進行說明。對具有任意粗化形狀之銅箔垂直照射高頻電磁波之平面波，觀測其反射特性，藉此可以計算出上述等效導電率。另外，於計算模型中，將突起形狀設為簡單之圓錐形狀。此外，無數個相同突起週期性地出現於銅箔表面上，將銅箔表面填滿，以此種模型進行計算。一直以來都被認為會有助於傳輸特性之表面粗糙度Rz於該模型中可以視作突起高度h。同樣地，將圓錐突起h/2高度處之寬度w亦假定為參數，計算任意突起高度h與突起寬度w之組合的等效導電率。
此處，將材質設為純銅時，根據使用頻率計算唯一之集膚深度d。如上所述，本發明將尺寸參數h、w規定為用集膚深度d標準化之大小。
圖4係表示用集膚深度對各突起高度h及突起寬度w加以標準化，各突起形狀之等效導電率之計算結果的圖。具體而言，圖4係分別於橫軸及縱軸表示用集膚深度d標準化之h/d與w/d，表示等效導電率分佈之計算結果的圖。於圖4中，隨著自左下區域向右上區域之行進，等效導電率逐漸降低。
根據傳統之模型亦可推導出，等效導電率會根據縱軸即h/d而改變。即，若突起高度h較小，等效導電率不會大幅降低，可滿足作為銅箔之傳輸特性。一直以來，已知表面粗糙度越小，傳輸特性越高，為確保黏著力而設計粗化形狀，增大突起之高度使其為集膚深度以上，會導致傳輸特性降低，因此，過去為獲得尤其良好之傳輸特性，高於集膚深度之突起高度即h/d1區域中特性開始劣化，進而，其2倍之突起高度即h/d2區域很難被採用。
另一方面，等效導電率因橫軸w/d而急劇變化之現象係於本發明之研究中首次發現的事件。具體而言，w/d為1以下時，觀察到等效導電率之改善呈非線性變化，進而，使w/d為0.5以下時，觀察到與使上述突起高度h小於2倍集膚深度相同之改善。尤其是如h/d1所示，突起高度較高(表面粗糙度較粗)時，該急劇變化帶來的等效導電率改善效果較為顯著。亦即，為確保與樹脂基材3之黏著力而需要充分增大突起高度h時，上述改善效果尤其有效。
藉由用集膚深度d標準化之突起寬度之變化，等效導電率急劇變化的這種現象基於以下所述之原理。
(突起寬度與電流密度)
圖5係於分析電磁場時沿紙面水平方向外加高頻電場，於銅箔剖面上顯示此時流動之高頻傳導電流密度的概念圖。圖中虛線為等電流密度線。圖5(a)係表示標準化之寬度相對較粗之突起之情形的圖，圖5(b)係表示標準化之寬度相對較窄之情形的圖。另外，於圖5(a)中，A點為電流密度較小之點，B點為電流密度較高之點。又，於圖5(b)中，E點為電流密度較小之點，F點為電流密度較高之點。
通常，伴隨傳導電流之高頻化，集膚效應愈加顯著，這種現象可以解釋為電流更加集中於銅箔表面流動。此種現象以銅箔為平滑結構為前提，與該平滑之情形相比，如本發明所述於表面具有突起形狀時電流之疏密狀況非常特殊。具體而言，於圖5(a)、圖5(b)中均可確認：於可以稱之為更加表面側之突起前端側電流難以流動之狀況(A點、E點)。前端部分所發生之此種現象可以理解為傳導電流相抵消，此為本發明之特徵性之特性。
此現象之發生原因如下所述。大部分電流集中於銅箔表面之集膚深度以內，該集中之電流部分彼此無干擾時，即為傳導電流。另一方面，如突起部之前端部所示，集膚深度以下之部分相互干擾(重合)時，於干擾部分電流反向流動，相互抵消，傳導電流不再流動。例如，若朝向突起前端方向之電流與自前端向底部側流動之電流相互干擾，則電流相互抵消，導電電流不流動，不會成為電流損耗源。此為本發明首次研究發現之現象。
以下，對圖5(a)與圖5(b)之差異更加詳細地進行闡述。相較於圖5(a)，圖5(b)中突起寬度更窄，突起內之電流密度相對較小。例如，於圖5(a)之情形下，突起表面位置(D點)較突起高度h之1/2高度更向突起前端側偏移，該突起表面位置(D點)之電流密度與連結突起底部之突起內部中央點(C點)之電流密度等效。即，突起高度之中央部表面之電流密度高於突起底部中央之電流密度。
與此相對，於圖5(b)之情形下，突起表面位置(I點)較突起高度h之1/2高度更向突起底部側偏移，該突起表面位置(I點)之電流密度與連結突起底部之突起內部中央點(G點)之電流密度等效。即，突起高度之中央部表面之電流密度低於突起底部中央之電流密度。亦即，於圖5(b)中，存在如下所述趨勢：於突起內部流動之電流變少，於突起底部側流動之電流變多。如此，藉由選擇相對於於突起底部附近流動之電流，降低於突起內部(尤其是較突起高度h/2更偏向前端側)流動之電流量這種突起結構，可降低突起所致之電流損耗。
(突起形狀之設計)
接下來，對於本發明中尤其優選之突起形狀進行說明。圖6係與圖4相同之圖。圖6中直線J為h/d=1之直線。如上所述，如h/d<1所示，於突起高度較低之區域可確保充分之等效導電率。因此，本發明尤其是於h/d1、突起高度較高(表面粗糙度較粗)時效果顯 著。此外，圖6中直線K為w/d=-0.1 h/d+1.4之直線。如圖6所示，於w/d<-0.1 h/d+1.4之區域(即，直線K之左側區域)中，無論突起高度如何，均可確保理想狀態(平滑狀態之等效導電率)約50%以上之等效導電率。此處，直線K為線性函數，於h/d為例如7以下之區域中，為確保等效導電率至少為理想狀態之50%以上，與h/d大致為5~7之切線基本一致。於圖6中，自傳輸特性與密合性之觀點出發，可以將直線K、J所形成之區域稱為理想之範圍。
另外，尤其需要確保黏著力時，需要增大h，因此，於5GHz左右之訊號頻率下銅箔之損耗亦存在問題。但是，於本發明中，藉由於w/d<-0.1 h/d+1.4之區域中設計突起形狀，從而可以降低銅箔之傳輸損耗。此外，為確保黏著力，理想的是h為0.4μm以上。
如上所述，一直以來，已知突起高度較小之銅箔於傳輸損耗方面並無較大問題。尤其是藉由使用矽烷偶合劑等之化學性結合，於突起高度較小之狀況下亦可提高低粗化銅箔與樹脂的黏著強度。
另一方面，對於液晶聚合物等難以化學性結合之材料，需要藉由物理形狀確保黏著力。即，有可能會出現必須提高突起高度之基材狀況。
關於常規之液晶聚合物用銅箔，已有使突起高度h為1um以上之事例。於此種尤其需要確保黏著力之情形下，亦需要降低銅箔損耗。例如，5GHz時集膚深度d約為0.9um。於該情形下， 本發明若滿足h/d1之關係，且符合w/d<-0.1 h/d+1.4，則使銅箔傳輸5GHz之訊號頻率時，亦可降低銅箔損耗。
此外，假定傳輸頻率之高頻化超過數GHz等級。例如，若要傳輸超過10Gbps之高速數位訊號，則要求達到20GHz左右等級以上之特性，若為毫米波雷達，則要求達到80GHz左右等級之特性。如此，若為20GHz、80GHz等亞毫米波、毫米波段之頻率，則集膚深度d會變小，故h/d會進一步變大。等效導電率會降低。因此，為確保黏著力而確保突起高度時，即便數GHz時沒有問題，但隨著超過20GHz以上之高頻化發展，會導致傳輸損耗，有可能無法忽視該問題之存在。但是，根據本發明，即便突起高度為集膚深度2倍以上，藉由設計突起寬度，根據使用頻率使w/d<-0.1 h/d+1.4，從而可以降低傳輸損耗。
另一方面，若突起寬度過窄，則品質方面可能會出現問題。例如，若突起寬度極端變窄，則有可能導致製程中出現掉粉。因此，需要選擇可確保不會發生掉粉之突起寬度。具體而言，若突起之w小於0.1μm，則避免掉粉之可能性提高，故理想的是w為0.1μm以上，進一步理想的是w為0.2μm以上。
圖7係表示w為0.1μm以上時本發明中效果尤其顯著之區域的圖。於圖7(a)中，直線K、J與圖6相同。圖7(a)之直線L表示w=0.1μm時，用相對於20GHz之高頻訊號的集膚深度d(約0.47μm)標準化之w/d(=約0.2)。
同樣，於圖7(b)中，直線K、J與圖6相同。圖7(b)之直線M表示w=0.1μm時，用相對於80GHz之高頻訊號的集膚深度d(約0.23μm)標準化之w/d(=約0.4)。
於本發明中，理想的是h/d1且w0.1，並且w/d<-0.1 h/d+1.4。因此，作為20GHz之高頻訊號所使用之銅箔，包括銅箔品質在內，可以說圖7(a)中直線K、L、J所包圍之區域為理想範圍。此外，作為80GHz之高頻訊號所使用之銅箔，包括銅箔品質在內，可以說圖7(b)中直線K、L、M所包圍之區域為理想範圍。
另外，如上所述，自黏著力之觀點出發，理想的是h0.4μm，如果可以兼顧傳輸特性，優選於蝕刻殘渣不會出現問題之範圍內使h更大。
藉由於圖7所示之區域內設定突起形狀，可獲得與銅箔7及樹脂基材3之密合性優異，傳輸特性亦優異之基板。另外，若使突起高度h極端高，則可能會導致蝕刻殘渣的產生。因此，需要使突起高度h為不會產生蝕刻殘渣之程度。如上所述，本發明可考慮品質上可選擇之實質突起高度h及突起寬度w之範圍，並結合使用頻率考量銅箔7之傳輸特性，選擇、設計突起形狀的參數。另外，自降低蝕刻殘渣之觀點出發，假定突起相對於銅箔面大致沿垂直方向伸長。
此外，對於突起形狀及高度之均一性，本發明無需特別均一，亦不需要所有突起均在該區域內。例如，於任意剖面中，若形成為擁有h/d1(進一步理想的是h/d2)之高度之突起於每5 μm中的平均個數為1個以上，並且，該等突起之80%以上符合w0.1μm且w/d<-0.1 h/d+1.4，則可獲得本發明之效果。
但是，於20GHz以上之高頻區域，為了更進一步提高傳輸特性，可藉由光干涉顯微鏡測得之三維表面積與粗化處理面之二維表面積之比小於3倍，從而更加切實地提高傳輸特性。
另外，突起寬度及高度可用例如HR-SEM(高解析度掃描電子顯微鏡)以3000倍以上之測定倍率(例如1萬倍)進行觀察，從而求得。又，擁有h/d1之高度之突起於每5μm中平均存在1個以上者，可藉由對最少20處以上之任意部位進行觀察時的平均個數求得。亦可藉由用HR-SEM以外之方法觀察突起寬度及高度從而求得。
(效果)
接下來，對本發明使用上述銅箔之基板的效果進行說明。如圖1所示，基板1使銅箔7與樹脂基材3貼合，形成包銅層壓板2，進而藉由圖案加工，形成線路5。已知線路5之傳輸損耗表現為銅箔7之導體損耗與基板1(樹脂基材3)中介電體損耗之dB和。因此，為確保基板1之傳輸特性，不僅要求確保銅箔7之特性，亦要求確保樹脂基材3之特性。
例如，FR4作為常規通用之樹脂基材被大部分電子設備所使用，但其介電正切tanδ並非充分良好。另一方面，各公司均提供有介電常數為4以下、tanδ低於0.006之低損耗樹脂基材，為 確保基板1之傳輸特性，此種低損耗樹脂基材較為適宜。作為此種低損耗基材，上述樹脂基材可列舉液晶聚合物、氟樹脂、聚醚醯亞胺、聚醚醚酮、聚苯醚、聚環烯烴、雙馬來醯亞胺樹脂、低介電常數聚醯亞胺中之任一個或該等之混合樹脂，作為具體例，可列舉MEGTRON6、BT樹脂等。
圖8表示樹脂基材及銅箔之突起形狀改變時之傳輸特性的分析示例。圖8(a)表示使用介電常數為3.7、tanδ為0.01之樹脂基材的示例，圖8(b)表示使用介電常數為3.7、tanδ為0.004之樹脂基材之情形。另外，線路長度均為100mm。圖中線S為h/d=4.3、w/d=1.6之情形，線T為h/d=3.2、w/d=1.6之情形，線R為h/d=3.2、w/d=0.4之情形。即，僅線R符合w/d<-0.1 h/d+1.4。
對線S、T、R進行比較後發現，線R之損耗較小。此外，用比率考察線T至線R之改善效果時，於圖8(a)之示例中約為10%左右，而於圖8(b)之示例中約為20%左右。也就是說，與低損耗樹脂基材組合時，銅箔突起形狀對改善的幫助較大。再者，藉由使用頻率進一步高頻化、線路長度進一步延長，由本發明可獲得之效果會進一步增大。
另外，作為線路5，展示的是簡單微帶傳輸線之示例，但並不限定於此。關於線路5之種類，三板線路及微分線路亦顯示同樣的效果。此外，關於圖案，除直線外，亦適用於包含彎曲、分支、濾波器、天線等之各種形狀之線路。總而言之，如上所述，適 用於至少於有效波長約10倍波長以上之較長區間內傳輸高頻訊號的部位。
(適用本發明之優選高頻應用)
適宜實施本發明之高頻應用大致可分為以下用途：高頻類比訊號傳輸用途及高速數位訊號傳輸用途。關於高頻類比訊號傳輸，應用於例如電波設備產品時，根據其用途，可使用之上限頻率由各國電波相關法規決定。根據用途決定並於線路中傳輸之上限頻率係基板應確保之頻率。
另一方面，關於高速數位訊號之傳輸，自訊號品質之觀點出發，雖然希望為盡可能高之頻率成份，但也存在極限，應確保之高頻特性要件包括根據用途決定的要件部分。實際情況為，有時要進行高頻擔保設計，確保頻率達到包含時脈基波之3倍波或5倍波之情形。為實現高頻特性，本發明將時脈基波至少3倍波之頻率視為高頻電訊號中應確保包含之頻率。再者，於超過10Gbps之高速數位訊號傳輸中，有時亦要進行如下所述之高頻擔保設計：根據輸入至基板上之傳輸線路中的數位訊號上升沿(10%-90%)時間t(秒)，可表現為f=0.35/t之頻率。藉此，於傳輸線路實際使用時，本發明將時脈基波至少3倍波之頻率或者由上升沿時間決定之f=0.35/t之頻率視為高頻電訊號中所包含的、應確保之頻率。本發明認為，藉由提供於該等頻率下特性適宜之銅箔，從而可實現良好之訊號傳輸。
具體而言，前者適用於毫米波通訊、毫米波雷達用之高頻用途及基地台等大型用途；後者適用於工作站之訊號傳輸及伺服器之背板的高速傳輸等。
【實施例】
以下，針對各種粗化處理銅箔，就傳輸損耗與密合性之評估結果進行說明。
<實施例1~5、比較例1~3>
準備表面粗糙度Rz為0.5μm左右、厚度為18μm之平滑未處理銅箔作為金屬基材，對該未處理銅箔實施燒鍍處理，形成粗化粒子層(突起)。燒鍍係指於酸性銅電解槽中將銅箔設為陰極，於極限電流密度附近進行電解，從而附著粒狀銅之微細突起群。燒鍍中所使用之溶液如表1所述。
於表1中，溶液A為可均勻粗化者，溶液B為粗化粒子形狀變圓、變粗者，溶液C為粗化粒子形狀變細者。另外，理想的是根據粗化高度，區分使用溶液，例如粗化粒子高度較高(頻率低)時，為使粗化粒子之粗度變細，應選擇溶液C；粗化粒子高度較低(頻率高)時，必須確保粗化粒子有一定程度之粗度，故應選擇溶液B等。
使用上述金屬基材，進行燒鍍。燒鍍之處理條件如表2所述。
進而，於燒鍍形成之粗化粒子層上實施膠囊鍍(capsule plating)。膠囊鍍係用常規鍍銅薄層(所謂之「膠囊層」)覆蓋藉由燒鍍而形成之粒狀銅的微細突起群，使該粒狀銅之微細突起群固定於銅箔表面。膠囊鍍之條件如下所述。
硫酸濃度 80~120g/L
實施上述膠囊鍍後，實施例1~3、比較例1再次實施燒鍍及膠囊鍍。
此外，實施上述膠囊鍍後，用周知之鉻酸鹽處理液(CrO3濃度相當於3.0g/L)對銅箔兩面實施防鏽處理。
<剖面觀察>
使用離子研磨機(日立Hightech公司製IM4000)，沿寬度方向對如上所述製作之各銅箔實施剖面加工，採用HR-SEM(日立Hightech公司製SU8020)，以3kV加速電壓(二次電子影像、低角度背向散射電子影像)、20,000倍之倍率進行剖面觀察，測量任意20處銅箔剖面5μm範圍內的粗化粒子高度與寬度。
另外，對銅箔與樹脂基材貼合而成之包銅層壓板之銅箔進行圖案加工，製作電路基板，對該電路基板亦可進行上述剖面觀察。該情形下，沿電路圖案(線路)之長度方向實施剖面加工，於電路圖案(線路)之中央附近測量任意20處銅箔剖面5μm範圍內的粗化粒子高度與寬度，以便能觀察銅箔與樹脂基材之界面。
<測定表面積比>
使用3維白光干涉顯微鏡(BRUKER Wyko Contour GT-K)，對所製作之銅箔測定三維表面積與二維表面積之比(測定條件為10倍測定倍率，使用高解析度CCD攝影機，測定後不使用特殊濾波器，直接轉換為數值)，將小於3視為「○」，將3以上、小於4.5視為「Δ」，將4.5以上視為「×」。
<傳輸特性評估>
藉由熱壓方式，將所製作之銅箔層壓於樹脂基材上，藉由蝕刻製作圖1所示之微帶傳輸線作為傳輸特性評估用訊號線路。作為樹脂基材，使用聚苯醚系樹脂(產品名：松下株式會社製MEGTRON6：介電常數為3.7，介電正切tanδ為0.002)。對於該微帶傳輸線，用網路分析儀測定相對於高達40GHz之高頻訊號的傳輸損耗。特性阻抗為50Ω。
評估傳輸特性時，將傳輸損耗為-0.7dB/100mm@5GHz以下、-1.8dB/100mm@15GHz以下、-4.7dB/100mm@40GHz以下者視為○，將超過-0.7dB/100mm@5GHz者、超過-1.8dB/100mm@15GHz者、超過-4.7dB/100mm@40GHz者視為×。另外，上述邊界值係根據相對於理想狀態之銅(未處理銅)的導電率，各頻率下未處理銅之傳輸損耗與藉由粗化處理，等效導電率達75%時之傳輸損耗的dB和計算得出。
<剝離試驗>
藉由熱壓方式，將所製作之銅箔層壓於樹脂基材(松下株式會社製MEGTRON6)上，製作包銅層壓板。用10mm寬之膠帶對該包銅層壓板之銅箔部進行掩蔽，進行氯化銅蝕刻後除去膠帶，製作10mm寬之電路佈線。使用東洋精機製作所公司製拉力試驗機，以50mm/分鐘之速度沿90度方向剝離電路佈線，計算剝離強度。關於剝離強度之判定基準，將0.5kN/m以上視為○，將低於0.5kN/m視為×。結果如表3所示。
於剖面觀察中，實施例1~實施例5、比較例1、3於任意條件下符合h/d1(以下稱為條件A)之突起每5μm中平均存在1個以上。比較例2之突起高度較低，於任意頻率下符合條件A之突起每5μm中皆小於平均1個。
此外，對符合條件A之突起中，符合w/d<-0.1h/d+1.4條件(以下稱為條件B)之突起比率進行評估。此處，如上所述，即便突起形狀相同(h及w)，d亦會根據使用條件(頻率)而變動，因此，按照各個頻率判定上述條件。
具體而言，實施例1於5GHz時符合條件A之突起中，符合條件B之突起為80%以上，但於15GHz以上時小於80%。 同樣，實施例2、3於15GHz時符合條件A之突起中，符合條件B之突起為80%以上，但於30GHz以上時小於80%。實施例4、5於所有頻率下符合條件A之突起中，符合條件B之突起均為80%以上。
此外，如上所述，比較例2之突起高度較低，符合條件A之突起小於1個，不符合條件B。比較例1、3重複進行燒鍍與膠囊鍍複數次，因此符合條件A，但比較例1之w/d變大，符合條件B之突起小於80%。比較例3之w/d變小，符合w0.1之突起小於80%。
關於傳輸損耗評估之結果，實施例1~實施例5於各頻率下突起形狀符合條件B之突起為80%以上，傳輸損耗評估為○。此外，實施例1~實施例5全部滿足期望之剝離強度。
另一方面，比較例2之突起高度較低，傳輸損耗滿足要求，但剝離強度不足。此外，比較例1之突起高度充分，剝離強度滿足要求，但w/d不符合標準，於所有頻率下傳輸損耗均為×。再者，比較例3之突起高度充分，但w/d非常小，故剝離強度不足，或者會發生粗化掉粉。
如上所述，根據本發明，可以同時確保與樹脂基材之密合性及確保傳輸特性，而過去則難以兼顧這兩者。可以提供尤其適用於傳輸5GHz以上、進而20GHz以上之高頻訊號之用途的銅箔及高頻訊號之傳輸方法。
更具體而言，將用傳輸頻率所規定之集膚深度d加以標準化之高度設為h/d時，藉由使高度為h/d1，可以確保與樹脂基材之密合性。再者，若h為0.4um以上，則可以更加切實地確保與樹脂基材之密合性。
此外，由於突起寬度符合w/d<-0.1 h/d+1.4，故可相對於突起底部附近，降低於突起前端附近流動之電流量。從而可以降低突起結構之導體損耗。其結果為，可提供使用頻率下訊號線路之傳輸特性良好的銅箔。尤其是於20GHz以上之高頻下，為確保密合性所需要之突起高度可能會在集膚深度d等級以上，有可能導致傳輸損耗增大，而本發明對於解決這種密合性與傳輸特性難以兼顧之局面較為有效。
另外，藉由使突起寬度為品質上所需要之最小限度寬度即0.1um以上，可避免掉粉等品質降低。藉由使突起變高，密合 性會提高，但容易產生蝕刻殘渣，存在這樣一種交換關係，而本發明如圖6所示，包括傳輸特性在內，可實現各個頻率下突起形狀之最佳設計。
此外，將本發明之銅箔貼合到介電常數為4以下、tanδ為0.006以下這種一般為低損耗之樹脂基材，藉此，有助於提高特性之比率更加顯著，適用於高頻用低損耗基板。另外，對於液晶聚合物這種低損耗但難以確保化學性黏著力之基材，如上所述，可以使突起高度充分，確保黏著力，在此基礎上兼顧傳輸特性。
將本發明之銅箔應用於擁有由傳輸頻率規定之有效波長10倍波長以上這種較長線路圖案的基板，藉此，傳輸特性之改善效果顯著，有助於確保於更高頻率、更大型之應用中的特性。
以上，參照附圖對本發明之實施方式進行了說明，但本發明之技術範圍不受上述實施方式影響。相關業者可於申請專利範圍中記載之技術思想之範疇內設計出各種變更例或修正例，該等內容亦屬於本發明之技術範圍。

Claims (9)

  1. 一種銅箔，其係高頻電訊號傳輸用銅箔，其特徵在於：表面具有複數個突起，集膚深度(其中，σ：導電率(S/m)，μ：磁導率(H/m)，f：上述高頻電訊號中所包含之頻率(Hz))時，f5GHz，將上述突起之高度設為h(μm)，將該突起之h/2高度位置處之寬度設為w(μm)時，h/d1之上述突起於每5μm長度之平均個數為1個以上，並且，h/d1之上述突起中80%以上之上述突起符合w0.1μm且w/d<-0.1h/d+1.4。
  2. 一種銅箔，其係高頻電訊號傳輸用銅箔，其特徵在於：表面具有複數個突起，集膚深度(其中，σ：導電率(S/m)，μ：磁導率(H/m)，f：上述高頻電訊號中所包含之頻率(Hz))時，f5GHz，將上述突起之高度設為h(μm)，將該突起之h/2高度位置處之寬度設為w(μm)時，h/d2之上述突起於每5μm長度之平均個數為1個以上，並且，h/d2之上述突起中80%以上之上述突起符合w0.1μm且w/d<-0.1h/d+1.4。
  3. 如請求項1或2所述之銅箔，其中，h為0.4μm以上。
  4. 如請求項1或2所述之銅箔，其中，w為0.2μm以上。
  5. 如請求項1或2所述之銅箔，其中，上述高頻電訊號中所包含之頻率f為20GHz以上。
  6. 如請求項5所述之銅箔，其中，光干涉顯微鏡測得之三維表面積與粗化處理面之二維表面積之比小於3倍。
  7. 一種包銅層壓板，其特徵在於：將請求項1或2所述之銅箔與樹脂基材層壓、貼合而成，上述樹脂基材之介電常數為4以下，介電正切tanδ為0.006以下。
  8. 如請求項7所述之包銅層壓板，其中，上述樹脂基材係由液晶聚合物、氟樹脂、聚醚醯亞胺、聚醚醚酮、聚苯醚、聚環烯烴、雙馬來醯亞胺樹脂、低介電常數聚醯亞胺中之任一個或該等之混合樹脂構成者。
  9. 一種基板，其特徵在於：相對於如請求項7所述之包銅層壓板，對上述銅箔進行圖案加工，形成線路，相對於高頻電訊號之頻率f所規定之波長，上述線路之長度為10倍有效波長以上。
TW104129359A 2014-09-05 2015-09-04 Copper foil, copper clad laminate, and substrate TWI601835B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014181180 2014-09-05

Publications (2)

Publication Number Publication Date
TW201615852A TW201615852A (zh) 2016-05-01
TWI601835B true TWI601835B (zh) 2017-10-11

Family

ID=55439931

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104129359A TWI601835B (zh) 2014-09-05 2015-09-04 Copper foil, copper clad laminate, and substrate

Country Status (5)

Country Link
JP (1) JP5972486B1 (zh)
KR (1) KR101912765B1 (zh)
CN (1) CN106574389B (zh)
TW (1) TWI601835B (zh)
WO (1) WO2016035876A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7492807B2 (ja) * 2016-12-06 2024-05-30 Ｊｘ金属株式会社 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
CN110832120B (zh) * 2017-03-30 2022-01-11 古河电气工业株式会社 表面处理铜箔、以及使用该表面处理铜箔的覆铜板及印刷电路布线板
JP6550196B2 (ja) * 2017-07-24 2019-07-24 古河電気工業株式会社 表面処理銅箔、並びにこれを用いた銅張積層板およびプリント配線板
KR102390417B1 (ko) 2017-12-05 2022-04-22 후루카와 덴키 고교 가부시키가이샤 표면 처리 동박, 그리고 이것을 이용한 동 클래드 적층판 및 프린트 배선판
CN110505753B (zh) * 2019-08-12 2021-02-12 隽美经纬电路有限公司 一种应用于高频高速柔性线路板的cop材料及其制备方法和应用
CN113099605B (zh) * 2021-06-08 2022-07-12 广州方邦电子股份有限公司 金属箔、带载体金属箔、覆铜层叠板及印刷线路板
CN116240601B (zh) * 2022-12-28 2024-08-02 深圳惠科新材料股份有限公司 复合铜箔及其制备方法和电池
CN116612951B (zh) * 2023-06-27 2024-02-27 广州方邦电子股份有限公司 一种薄膜电阻和电路板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555746A (ja) * 1991-08-29 1993-03-05 Hitachi Chem Co Ltd 高周波用銅張り積層板及びプリント配線板
JP2005064110A (ja) * 2003-08-08 2005-03-10 Tdk Corp 電子部品用部材並びにこれを用いた電子部品
JP2013155415A (ja) * 2012-01-31 2013-08-15 Furukawa Electric Co Ltd:The 高周波伝送用表面処理銅箔、高周波伝送用積層板及び高周波伝送用プリント配線板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS524908A (en) 1975-06-30 1977-01-14 Nissan Motor Co Ltd Torch ignition type internal combustion engine
JP3476264B2 (ja) 1993-12-24 2003-12-10 三井金属鉱業株式会社 プリント回路内層用銅箔およびその製造方法
TW200535259A (en) * 2004-02-06 2005-11-01 Furukawa Circuit Foil Treated copper foil and circuit board
JP2006210689A (ja) * 2005-01-28 2006-08-10 Fukuda Metal Foil & Powder Co Ltd 高周波プリント配線板用銅箔及びその製造方法
TWI381575B (zh) * 2008-12-19 2013-01-01 Askey Computer Corp 用於傳輸高頻訊號之載體及載體佈線方法
JP5864417B2 (ja) * 2009-07-16 2016-02-17 マリンクロッド エルエルシー トール様受容体９のアンタゴニストとしての（＋）−モルフィナンおよびその治療的使用
JP5242710B2 (ja) * 2010-01-22 2013-07-24 古河電気工業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
CN102238805A (zh) * 2010-04-22 2011-11-09 富葵精密组件(深圳)有限公司 电路板及其制作方法
CN103857833B (zh) * 2011-09-30 2018-09-07 Jx日矿日石金属株式会社 与树脂粘着性优良的铜箔、其制造方法以及使用该电解铜箔的印刷布线板或电池用负极材料
JP5204908B1 (ja) * 2012-03-26 2013-06-05 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板用キャリア付銅箔及びプリント配線板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555746A (ja) * 1991-08-29 1993-03-05 Hitachi Chem Co Ltd 高周波用銅張り積層板及びプリント配線板
JP2005064110A (ja) * 2003-08-08 2005-03-10 Tdk Corp 電子部品用部材並びにこれを用いた電子部品
JP2013155415A (ja) * 2012-01-31 2013-08-15 Furukawa Electric Co Ltd:The 高周波伝送用表面処理銅箔、高周波伝送用積層板及び高周波伝送用プリント配線板

Also Published As

Publication number Publication date
JPWO2016035876A1 (ja) 2017-04-27
WO2016035876A1 (ja) 2016-03-10
JP5972486B1 (ja) 2016-08-17
CN106574389B (zh) 2018-09-21
KR101912765B1 (ko) 2018-10-29
CN106574389A (zh) 2017-04-19
TW201615852A (zh) 2016-05-01
KR20170039084A (ko) 2017-04-10

Similar Documents

Publication Publication Date Title
TWI601835B (zh) Copper foil, copper clad laminate, and substrate
JP6462961B2 (ja) 表面処理銅箔および銅張積層板
KR102340473B1 (ko) 표면 처리 동박
JP6089160B1 (ja) 高周波回路用銅箔、銅張積層板、プリント配線基板
CN104717831B (zh) 表面处理铜箔、层压板、印刷布线板、电子机器、附载体铜箔、及印刷布线板的制造方法
JP6248231B1 (ja) 表面処理銅箔及びこれを用いて製造される銅張積層板
KR101998923B1 (ko) 저유전성 수지 기재용 처리 동박 및 그 처리 동박을 사용한 구리 피복 적층판 그리고 프린트 배선판
TWI764170B (zh) 微粗糙電解銅箔以及銅箔基板
TW201735754A (zh) 印刷配線板用表面處理銅箔、印刷配線板用覆銅積層板及印刷配線板
WO2018047933A1 (ja) 銅箔およびこれを有する銅張積層板
JP2018141228A (ja) 絨毛状様銅粒子を有する電解銅箔及び回路基板部品の製造方法
JP2004244656A (ja) 高周波用途対応可能銅箔とその製造方法
JP7064563B2 (ja) 表面処理銅箔、その製造方法、これを含む銅箔積層板、およびこれを含むプリント配線板
TW201739958A (zh) 印刷配線板用表面處理銅箔、印刷配線板用覆銅積層板及印刷配線板
KR20230160367A (ko) 금속박, 캐리어가 있는 금속박, 동 클래드 적층판 및 인쇄회로기판
KR20230129209A (ko) 표면처리 전해동박, 이의 제조방법, 및 이의 용도
CN111194362B (zh) 表面处理铜箔、以及使用其的覆铜板及印刷配线板
JPWO2020246467A1 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板
KR102495997B1 (ko) 낮은 휨 변형을 갖는 저조도 표면처리동박, 이를 포함하는 동박적층판 및 프린트 배선판
JP2016141823A (ja) 表面処理銅箔及び積層板
JP6623320B2 (ja) 表面処理銅箔、並びにこれを用いた銅張積層板及びプリント配線板
JPWO2017026500A1 (ja) 表面処理銅箔及びこれを用いて製造される銅張積層板又はプリント配線板
JP2017061749A (ja) 表面処理銅箔及びその製造方法
CN106793514A (zh) 一种pcb的制作方法