KR20230160367A - 금속박, 캐리어가 있는 금속박, 동 클래드 적층판 및 인쇄회로기판 - Google Patents

금속박, 캐리어가 있는 금속박, 동 클래드 적층판 및 인쇄회로기판 Download PDF

Info

Publication number
KR20230160367A
KR20230160367A KR1020237036332A KR20237036332A KR20230160367A KR 20230160367 A KR20230160367 A KR 20230160367A KR 1020237036332 A KR1020237036332 A KR 1020237036332A KR 20237036332 A KR20237036332 A KR 20237036332A KR 20230160367 A KR20230160367 A KR 20230160367A
Authority
KR
South Korea
Prior art keywords
metal foil
carrier
layer
protrusion
foil
Prior art date
Application number
KR1020237036332A
Other languages
English (en)
Inventor
치앙 가오
유화 주
메이주안 장
커 장
웨이핑 장
카이후이 주
쥐 수
Original Assignee
광저우 팡 방 일렉트로닉 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광저우 팡 방 일렉트로닉 컴퍼니, 리미티드 filed Critical 광저우 팡 방 일렉트로닉 컴퍼니, 리미티드
Publication of KR20230160367A publication Critical patent/KR20230160367A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/088—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising polyamides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 금속박, 캐리어가 있는 금속박, 동 클래드 적층판 및 인쇄회로기판을 개시한다. 상기 금속박의 일면에 복수의 돌기가 분포되되, 상기 돌기는 상기 금속박의 상기 일면과 연결되는 상기 돌기의 하반부가 제한부를 갖고, 상기 제한부의 횡단면의 외접원의 직경이 상기 금속박의 표피 깊이보다 작으며; 상기 제한부 위의 상기 돌기 부분의 표면적이 상기 돌기의 나머지 부분의 표면적보다 큰 미시적 형상을 갖는다. 본 발명의 실시예를 적용할 경우, 금속박의 고주파 신호 전송 손실을 감소할 수 있을 뿐만 아니라, 동시에 금속박으로 제조되어 형성된 신호 전송 회로와 유전층의 양자 사이에 양호한 박리강도를 구비하도록 할 수도 있다.

Description

금속박, 캐리어가 있는 금속박, 동 클래드 적층판 및 인쇄회로기판
본 발명은 재료 기술 분야에 관한 것으로, 특히, 금속박, 캐리어가 있는 금속박, 동 클래드 적층판 및 인쇄회로기판에 관한 것이다.
인쇄회로기판(Printed circuit board，PCB)은 전자 기기에 널리 사용되며, 반도체 전자 구성부품의 기능이 지속적으로 향상됨에 따라, 전자 기기에서의 전자 구성부품의 집적도 및 데이터 전송 속도가 점점 높아지고 있다. 이렇게 되면, 신호 전송 캐리어로서의 인쇄회로기판 상의 신호 전송 회로의 밀집도가 점점 높아져, 신호 전송 회로가 점점 작아지고, 또한 신호 전송 회로의 신호 전류의 주파수도 점점 높아진다. 따라서 고주파 신호의 전송 효과는 이미 인쇄회로기판의 성능을 가늠하는 기준 중의 하나로 되었다. 여기서, 인쇄회로기판의 구조는 금속박 및 금속박 사이에 붙은 유전층으로 구성되고, 금속박은 식각을 거친 후 신호 전송을 위한 신호 전송 회로가 형성되며, 유전층은 주로 절연 작용을 하고, 금속박은 일반적으로 동박층이며, 유전층은 일반적으로 수지층이다. 금속박으로 식각하여 형성된 신호 전송 회로는 회로의 표면을 통해 수지층 상에 결합된다.
인쇄회로기판에서 신호의 전송 손실에 대한 물리적 메커니즘은 인쇄회로기판의 금속박에 의한 도체 손실 및 유전층에 의한 유전체 손실을 포함한다. 여기서, 유전층에 의한 유전체 손실의 경우, 특수 재료의 수지층을 선택함으로써, 유전층의 유전체 손실을 이상적인 정도로 감소시킬 수 있다. 이로써, 금속박에 의한 도체 손실은 인쇄회로기판에서 신호의 전송 손실의 하나의 주요 요소로 된다. 도체 손실의 가장 주요한 특성 중의 하나는 전자기 표피효과로 인해 신호 주파수의 상승에 따라 도체 손실이 증가되는 것이다. 그 내재적인 원인은 고주파 신호 전류가 전송 회로의 금속 표면의 더 얇은 표층에서 유동하기 때문이다. 여기서, 신호 주파수가 높을수록 전류가 금속박의 신호 전송 회로에서 유동하는 심도가 더 얕다. 회로기판 전송 라인의 신호 손실과 금속 표면 조도의 관계에 대해 연구하는 대량의 문헌이 있다. 예를 들면, 《Signal Transmission Loss due to Copper Surface Roughness in High-Frequency Region》이라고 하는 문장에서는 동박 표면의 조도로 인한 신호의 손실을 설명하였다. 여기에서 동박의 표면 조도가 낮을수록, 신호의 손실도 더 낮다고 지적하였다. 따라서, 고주파 신호 전송은 금속 표면의 조도를 최대한 낮게 할 것을 요구한다. 하지만, 인쇄회로기판의 집적도가 지속적으로 증가함에 따라, 인쇄회로기판의 동박층 상에 형성되는 신호 전송 회로도 점점 작아지고, 동박의 신호 전송 회로와 유전층 사이의 결합 면적도 점점 작아져, 동박의 신호 전송 회로와 유전층 사이의 결합력도 점점 작아지게 되므로, 더 쉽게 박리하여 딜라미네이션된다. 동박층의 신호 전송 회로는 표면의 조도를 통해 유전층과 결합력을 생성하여 수지층 상에 부착되는 것이므로, 동박층과 유전층 사이의 결합력은 인쇄회로기판의 성능에 영향주는 다른 하나의 중요한 요소이다. 신호 전송 회로가 점점 작아짐에 따라, 상기 측면에 관련하여, 《Non-Classical Conductor Losses due to Copper Foil Roughness and Treatment》이라고 하는 문장에서는 동박과 유전층 사이의 부착력은 동박의 조도와 관련되며, 동박의 조도가 클수록, 이와 인쇄회로기판의 유전층 사이의 부착력은 더 커짐으로써, 유전층과의 박리강도가 더 높아진다고 지적하였다. 따라서, 인쇄회로기판의 고집적도로 인한 작은 신호 전송 회로의 추세에 있어서, 동박의 표면 조도를 증가하여 유전층과의 결합력을 보장해야 한다.
전반적으로 볼 때, 일측면에서는 고주파 신호 전송 손실을 감소하기 위해, 기존 기술은 금속박의 조도를 최대한 작게 할 것을 요구하고, 다른 일 측면에서는 인쇄회로기판의 고밀도 및 작은 회로의 발전 추세에 있어서 금속박의 조도를 최대한 크게 할 것을 요구한다. 즉 기존 기술에서 금속박의 표면 형상에 대한 이 2개의 요구는 서로 모순되며, 금속박의 고주파 신호 전송 손실 및 금속박 상의 고밀도의 신호 전송 회로와 유전층 사이의 박리강도를 동시에 고려할 수 없다.
본 발명 실시예의 적어도 하나의 목적은, 금속박의 고주파 신호 전송 손실을 감소할 수 있을 뿐만 아니라, 동시에 금속박으로 제조되어 형성된 신호 전송 회로와 유전층의 양자 사이에 양호한 박리강도를 구비하여 양자가 쉽게 딜라미네이션되어 떨어지지 않도록 할 수 있음으로써, 상기 금속박으로 고밀도 및 작은 회로의 고주파 회로기판을 제조하는 것을 실현할 수 있는 금속박, 캐리어가 있는 금속박, 동 클래드 적층판 및 인쇄회로기판을 제공하는 것이다.
상기 기술적 문제를 해결하기 위한 본 발명의 실시예는 일면에 복수의 돌기가 분포되는 금속박으로서,
상기 돌기는 상기 금속박의 상기 일면과 연결되는 상기 돌기의 하반부가 제한부를 갖고, 상기 제한부의 횡단면의 외접원의 직경이 상기 금속박의 표피 깊이보다 작으며, 상기 제한부 위의 상기 돌기 부분의 표면적이 상기 돌기의 나머지 부분의 표면적보다 큰 미시적 형상을 갖는 금속박을 제공한다.
상기 기술형태에 대한 개선으로서, 표피 깊이δ는 이며, σ는 상기 돌기의 재료의 전도율이고, f는 상기 금속박을 신호 전송 캐리어로 할 때의 신호 주파수이며, μ는 투자율이다.
상기 기술형태에 대한 개선으로서, 상기 금속박의 상기 일면에 대한 상기 제한부의 높이가 2μm이하이고, 상기 급속박의 상기 일면에 대한 상기 돌기의 높이가 3μm이하이다.
상기 기술형태에 대한 개선으로서, 상기 제한부 위의 상기 돌기 부분의 종방향 길이와 상기 돌기의 높이의 비율이 1/2~5/6이다.
상기 기술형태에 대한 개선으로서, 상기 돌기의 형태가 나무형, 고드름형 또는 물방울형이다.
상기 기술형태에 있어서, 상기 돌기는 몸통부 및 가지부를 포함하되, 상기 몸통부는 상기 일면에서 외부로 연장되고, 상기 몸통부는 상기 제한부를 가지며, 상기 가지부는 상기 제한부 위의 상기 몸통부 부분의 표면에서 외부로 연장된다.
상기 기술형태에 대한 개선에 있어서, 상기 몸통부의 재료 성분은 상기 금속박과 동일하다.
상기 기술형태에 대한 개선에 있어서, 상기 몸통부의 재료 성분은 상기 금속박과 서로 다르되, 상기 몸통부의 재료 성분은 동, 니켈, 아연, 크롬, 알루미늄, 실리콘, 산화알루미늄 입자, 공업용 다이아몬드 입자 중의 적어도 하나이다.
상기 기술형태에 대한 개선에 있어서, 상기 일면에서, 적어도 10%의 상기 돌기가 상기 미시적 형상을 갖는다.
상기 기술형태에 대한 개선에 있어서, 상기 일면에서, 적어도 50%의 상기 돌기가 상기 미시적 형상을 갖는다.
상기 기술형태에 대한 개선에 있어서, 상기 일면에서, 적어도 90%의 상기 돌기가 상기 미시적 형상을 갖는다.
상기 기술형태에 대한 개선에 있어서, 상기 신호 주파수f가 1Hz~100GHz이다.
상기 기술형태에 대한 개선에 있어서, 상기 금속박이 동박 및/또는 알루미늄박을 포함한다.
상기 기술형태에 대한 개선에 있어서, 상기 금속박이 단일층 금속 구조이거나 적어도 2층의 단일 금속층으로 구성된 복수층 금속 구조이다.
본 발명의 다른 일 실시예는 캐리어층 및 상기 어느 한 기술형태에 따른 금속박을 포함하되, 상기 캐리어층은 상기 금속박의 상기 일면과 반대되는 다른 일면에 박리 가능하게 설치되는 캐리어가 있는 금속박을 제공한다.
상기 기술형태에 대한 개선에 있어서, 상기 캐리어가 있는 금속박은, 상기 금속박과 상기 캐리어층의 양자가 박리 가능하게 설치되도록, 상기 캐리어층과 상기 금속박 사이에 위치하는 박리층을 더 포함한다.
상기 기술형태에 대한 개선에 있어서, 상기 캐리어층과 상기 박리층 사이에 설치되는 제1 접착층을 더 포함한다.
상기 기술형태에 대한 개선에 있어서, 상기 제1 접착층은 금속 접착층이고, 상기 금속 접착층은 동, 아연, 니켈, 철 및 망간 중의 어느 하나 또는 복수의 재료로 제조되거나, 또는, 상기 금속 제1 접착층은 동 또는 아연 중의 한가지 재료 및 니켈, 철과 망간 중의 한가지 재료로 제조된다.
상기 기술형태에 대한 개선에 있어서, 상기 캐리어가 있는 금속박은 제1 산화 방지층을 더 포함하되, 상기 산화 방지층은 상기 금속박의 상기 캐리어층에 접근하는 면에 설치된다.
상기 기술형태에 대한 개선에 있어서, 상기 제1 산화 방지층의 재료는 니켈, 동합금, 크롬 중의 적어도 하나이다.
상기 기술형태에 대한 개선에 있어서, 상기 캐리어가 있는 금속박은 제2 산화 방지층을 더 포함하되, 상기 제2 산화 방지층은 상기 금속박의 상기 캐리어층에서 떨어진 면에 설치된다.
상기 기술형태에 대한 개선에 있어서, 상기 제2 산화 방지층의 재료는 니켈, 크롬, 아연 중의 적어도 하나이다.
본 발명의 다른 일 실시예는 상기 어느 한 기술형태에 따른 금속박 또는 상기 어느 한 기술형태에 따른 캐리어가 있는 금속박을 사용하여 획득하는 동 클래드 적층판을 제공한다.
상기 기술형태에 대한 개선에 있어서, 상기 동 클래드 적층판은 유전층을 더 포함하되, 상기 유전층은 적어도 하나의 상기 금속박의 상기 일면에 설치된다.
상기 기술형태에 대한 개선에 있어서, 상기 유전층의 재료는 폴리이미드(예를 들면, 열가소성 폴리이미드), 변성 에폭시 수지, 변성 아크릴 수지, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 테레프탈레이트, 폴리에틸렌, 폴리에틸렌 나프탈레이트, 폴리프로필렌, 폴리비닐클로라이드, 폴리술폰, 폴리페닐렌 설파이드, 폴리에텔에텔케톤, 폴리페닐렌 에테르, 폴리테트라플루오르에틸렌, 액정고분자, 폴리파라반산, 에폭시 글라스 클로스, BT 수지에서 선택되는 적어도 하나이다.
상기 기술형태에 대한 개선에 있어서, 상기 동 클래드 적층판은 상기 금속박의 상기 일면에 설치되는 제2 접착층을 더 포함한다.
상기 기술형태에 대한 개선에 있어서, 상기 제2 접착층의 재료는 폴리스티렌계, 비닐아세트산계, 폴리에틸렌테레프탈레이트계, 폴리에틸렌계, 폴리아미드계, 고무계 또는 아크릴산에스테르계의 열가소성 수지, 페놀포름알데히드계, 에폭시계, 열가소성 폴리이미드, 카르밤산염계, 멜라민계 또는 알키드계의 열경화성 수지, BT 수지, ABF 수지에서 선택되는 적어도 하나이다.
본 발명의 다른 일 실시예는 상기 어느 한 기술형태에 따른 금속박, 상기 어느 한 기술형태에 따른 캐리어가 있는 금속박 또는 상기 어느 한 기술형태에 따른 동 클래드 적층판을 사용하여 획득하는 인쇄회로기판을 제공한다.
기존의 기술과 비교할 경우, 본 발명의 실시예에 의해 제공되는 상기 금속박, 상기 캐리어가 있는 금속박, 상기 동 클래드 적층판, 상기 인쇄회로기판 및 상기 금속박의 제조 방법은, 아래의 유익한 효과 중의 적어도 한 측면을 갖는다.
상기 금속박의 일면에 복수의 돌기가 분포되고, 상기 돌기는 상기 일면과 연결되는 상기 돌기의 하반부가 제한부를 갖고, 상기 제한부의 횡단면의 외접원의 직경이 상기 금속박의 표피 깊이보다 작으며; 상기 제한부 위의 상기 돌기 부분의 표면적이 상기 돌기의 나머지 부분의 표면적보다 큰 미시적 형상을 갖는다. 이렇게 되면, 금속박으로 신호 전송 회로가 제조되어 형성될 경우, 상기 돌기의 제한부는 비교적 큰 임피던스를 가지며, 상기 돌기의 제한부가 좁을수록 상기 돌기의 상기 위치의 임피던스는 더 크고, 상기 돌기의 하반부의 제한부의 횡단면의 외접원의 직경이 표피 깊이보다 작으므로, 상기 돌기의 하반부의 상기 제한부의 제한을 받아, 금속박 내의 고주파 신호 전류는 상기 돌기의 제한부를 통과하기 어려우므로, 상기 돌기의 상측으로 흐르는 고주파 신호 전류를 감소시켜, 본 발명 실시예의 상기 금속박으로 제조되어 형성된 신호 전송 회로의 고주파 신호 손실이 금속박 표면 돌기의 영향을 적게 받도록 함으로써, 금속박으로 제조되어 형성된 신호 전송 회로의 고주파 신호 전송 손실을 감소할 수 있다. 또한, 상기 제한부 위의 상기 돌기 부분의 표면적은 상기 돌기의 나머지 부분의 표면적보다 크므로, 상기 제한부 위의 상기 돌기 부분의 표면적은 상기 제한부 위의 돌기된 부분의 표면적보다 증가되어, 상기 돌기가 상대적으로 큰 표면적을 갖도록 함으로써, 금속박으로 제조되어 형성된 신호 전송 회로와 유전층의 양자 사이에 큰 접촉 면적을 갖도록 하여, 신호 전송 회로와 유전층 사이에 양호한 박리강도를 갖도록 함으로써 양자가 쉽게 딜라미네이션되어 떨어지지 않도록 하여, 상기 금속박으로 고밀도 및 작은 회로의 고주파 회로기판을 제조하는 것을 실현할 수 있다.
도1은 본 발명의 일 실시예에 의해 제공되는 금속박의 종방향 단면의 예시도이다.
도2는 도1에서의 돌기의 전체 구조를 도시한다.
도3은 금속박에서 돌기 하부의 폭이 표피 깊이보다 클 경우 고주파 신호 전류가 금속박 상에서 유동하는 상황의 예시도를 도시한다.
도4는 본 발명의 일 실시예에 의해 제공되는 금속박의 돌기 하반부의 최소 폭이 표피 깊이보다 작을 경우 고주파 신호 전류가 금속박 상에서 유동하는 상황의 예시도를 도시한다.
도5는 본 발명의 일 실시예에 의해 제공되는 금속박의 구조 예시도이다.
도6은 본 발명의 실시예에 의해 제공되는 일면에 복수의 상기 돌기가 설치된 금속박의 전자현미경 관찰도이다.
도7은 본 발명의 또 다른 실시예에 의해 제공되는 일면에 복수의 상기 돌기가 설치된 금속박의 전자현미경 관찰도이다.
도8은 정규 금속박의 전자현미경 관찰도이다.
도9는 본 출원의 일 실시예에 따른 금속박과 정규 금속박의 돌기 박편의 스캐닝 곡선도이다.
도10은 도9에서 곡선에 대응되는 공간 푸리에 변환 로그 스펙트럼도이다.
도11은 본 발명의 일 실시예에 따른 돌기가 설치된 금속박의 일면과 수지층 사이의 박리강도를 테스트하는 과정에서 사용되는 라미네이션 컴포넌트의 구조 예시도이다.
도12는 본 발명의 일 실시예에 의해 제공되는 캐리어가 있는 금속박의 구조 예시도이다.
도13은 본 발명의 다른 일 실시예에 의해 제공되는 캐리어가 있는 금속박의 구조 예시도이다.
도14는 본 발명의 또 다른 실시예에 의해 제공되는 캐리어가 있는 금속박의 구조 예시도이다.
도15는 본 발명의 또 다른 실시예에 의해 제공되는 캐리어가 있는 금속박의 구조 예시도이다.
도16은 본 발명의 또 다른 실시예에 의해 제공되는 캐리어가 있는 금속박의 구조 예시도이다.
도17은 본 발명의 일 실시예에 의해 제공되는 동 클래드 적층판의 구조 예시도이다.
도18은 본 발명의 다른 일 실시예에 의해 제공되는 동 클래드 적층판의 구조 예시도이다.
도19는 본 발명의 또 다른 실시예에 의해 제공되는 동 클래드 적층판의 구조 예시도이다.
이하, 본 발명 실시예에서의 도면을 결합하여, 본 발명 실시예에서의 기술형태을 명확하고 완전하게 설명한다. 자명한 것은, 설명되는 실시예는 단지 본 발명의 일부 실시예일 뿐이며, 전부 실시예는 아니다. 본 발명에서의 실시예에 기반하여, 당업자가 창조적인 노동없이 획득한 모든 다른 실시예는 모두 본 발명의 보호범위에 속한다.
도1을 참조하면, 본 발명의 실시예는 금속박(1)을 제공한다. 상기 금속박(1)의 일면에는 복수의 돌기(2)가 분포되며, 상기 돌기(2)는 아래와 같은 미시적 형상을 갖는다. 도2를 참조하면, 상기 금속박(1)의 상기 일면과 연결되는 상기 돌기(2)의 하반부는 제한부(100)를 갖고, 상기 제한부(100)의 횡단면의 외접원의 직경은 상기 금속박(1)의 표피 깊이보다 작으며; 상기 제한부(100) 위의 상기 돌기(2) 부분의 표면적은 상기 돌기(2)의 나머지 부분의 표면적보다 크다.
구체적으로, 표피 깊이δ는 이며, σ는 상기 금속박(1) 상의 상기 돌기(2)의 재료의 전도율이고, f는 상기 금속박(1)을 신호 전송 캐리어로 할 때의 신호 주파수이며, μ는 투자율이다.
여기서, 상기 돌기(2)는, 상기 금속박(1)의 표면 상에 돌출된 부분을 돌기(2)라고 칭할 수 있으며, 구체적으로는 상기 금속박(1)의 상기 일면 상의 주위의 다른 부분보다 융기된 부분이 돌기(2)인 것으로 이해할 수 있다. 상기 금속박(1)의 일면에는 소정의 상기 돌기(2)가 분포된다. 상기 돌기(2)의 형성 형태는, 도금의 형태를 통해 상기 금속박(1)의 상기 일면에 상기 돌기(2)를 형성하는 것일 수 있다. 구체적으로는, 상기 돌기(2)는 상기 금속박(1)을 제조하는 과정에서 함께 형성될 수 있다. 예를 들면, 상기 금속박(1)은 도금의 형태를 통해 형성되며, 상기 돌기(2)는 상기 금속박(1)을 도금하여 형성하는 과정에서 상기 금속박(1)의 표면에 도금하여 형성된다. 다른 선택적인 방법에 있어서, 상기 돌기(2)는 상기 금속박(1)의 상기 일면의 표면과 일체로 형성되는 것은 아니다. 예를 들면, 상기 돌기(2)의 형성 형태는 스퍼터링의 형태를 통해 상기 금속박(1)의 상기 일면에 형성되는 것이다.
구체적으로, 상기 돌기(2)는 복수의 입자가 모여서 형성된 것일 수도 있고, 단량체 구조일 수도 있으며, 여기서 상기 돌기(2)의 구조 구성에 대해 구체적으로 한정하지 않는다.
이해할 수 있는 것은, 상기 돌기(2)의 하반부는, 도2를 참조하면, 상기 돌기(2)의 높이 방향에서, 상기 돌기(2) 높이의 2분의 1의 위치를 분계선으로 하여, 상기 돌기(2)의 상기 분계선 아래에 위치하는 부분(상기 부분은 상기 금속박의 상기 일면에 근접함)을 가리킨다. 여기서, 상기 돌기(2) 높이의 측정 형태는 일반적으로 아래와 같을 수 있다. 도2를 참조하면, 상기 금속박(1)의 종단면도에서, 상기 돌기(2)의 양측은 사전에 설정된 샘플링 길이(상기 돌기(2)의 각 횡단면의 외접원의 직경에서의 최대 직경값R으로 설정할 수 있음) 내에 있고, 상기 양측은 상기 금속박(1)의 일면 상의 제1 최저점(예를 들면, 도2에서 돌기(2)의 종단면의 좌측이 상기 금속박의 일면에서의 제1 최저점은 a이고, 상기 돌기(2)의 종단면의 우측이 상기 금속박의 일면에서의 제1 최저점은 b임)에 있으며, 2개의 최저점의 폭 방향에서의 중간점은 c이며, 상기 점c를 상기 돌기 저부의 중간점으로 간주할 수 있으며, 이럴 경우 상기 돌기(2)의 높이는 상기 돌기(2)의 최고점d과 상기 돌기(2) 저부의 중간점c 사이의 수직거리이다. 또한, 도2에서, ab 연결선은 상기 돌기(2)와 상기 금속박(1)의 분계선으로 간주 할 수 있다. 설명해야 할 것은, 상기 설명은 단지 일반적인 예시일 뿐이다.
또한, 이해할 수 있는 것은, 상기 돌기(2)의 하반부에서 횡단면의 외접원 직경이 상기 금속박(1)의 표피 깊이보다 작은 부분이 본 발명에서의 "제한부"이다.
본 발명의 실시예는 아래의 유익한 효과 중의 적어도 한 측면을 갖는다. 상기 금속박의 일면에 복수의 돌기가 분포되며, 상기 돌기는 상기 돌기의 하반부가 횡단면 외접원의 직경이 표피 깊이보다 작은 제한부를 갖고, 상기 제한부 위의 상기 돌기 부분의 표면적은 상기 돌기의 나머지 부분의 표면적보다 큰 미시적인 형상을 갖는다. 이렇게 되면, 금속박으로 신호 전송 회로가 제조되어 형성될 경우, 상기 돌기의 제한부는 비교적 큰 임피던스를 가지며, 상기 돌기의 제한부가 좁을수록 상기 돌기의 상기 위치의 임피던스는 더 크고, 상기 돌기의 하반부의 제한부의 횡단면의 외접원의 직경이 표피 깊이보다 작으므로, 상기 돌기의 하반부의 상기 제한부의 제한을 받아, 금속박 내의 고주파 신호 전류는 상기 돌기의 제한부를 통과하기 어려우므로, 상기 돌기의 상측으로 흐르는 고주파 신호 전류를 감소시켜, 본 발명 실시예의 상기 금속박으로 제조되어 형성된 신호 전송 회로의 고주파 신호 손실이 금속박 표면 돌기의 영향을 적게 받도록 함으로써, 금속박으로 제조되어 형성된 신호 전송 회로의 고주파 신호 전송 손실을 감소할 수 있다. 또한, 상기 제한부 위의 상기 돌기 부분의 표면적은 상기 돌기의 나머지 부분의 표면적보다 크므로, 상기 제한부 위의 상기 돌기 부분의 표면적은 상기 제한부 위의 돌기된 부분의 표면적보다 증가되어, 상기 돌기가 상대적으로 큰 표면적을 갖도록 함으로써, 금속박으로 제조되어 형성된 신호 전송 회로와 유전층의 양자 사이에 큰 접촉 면적을 갖도록 하여, 신호 전송 회로와 유전층 사이에 양호한 박리강도를 갖도록 함으로써 양자가 쉽게 딜라미네이션되어 떨어지지 않도록 하여, 상기 금속박으로 고밀도 및 작은 회로의 고주파 회로기판을 제조하는 것을 실현할 수 있다.
상기 설명에 대한 이해를 돕기 위해, 여기에서 아래와 같이 구체적으로 설명한다.
먼저, 상기 일면에 복수의 돌기(2)가 분포되며, 상기 돌기(2)의 하반부는 횡단면의 외접원의 직경이 표피 깊이보다 작은 제한부를 가져, 고주파 신호 전류가 상기 돌기(2)의 상부로 흐르는 것을 제한하므로, 상기 금속박(1)의 돌기(2)가 고주파 전류에 대한 손실 작용을 감소할 수 있어, 본 발명 실시예의 상기 금속박(1)으로 제조되어 형성된 신호 전송 회로의 고주파 신호 손실이 금속박(1) 표면 돌기(2)의 영향을 적게 받도록 함으로써, 금속박(1)으로 제조되어 형성된 신호 전송 회로의 고주파 신호 전송 손실을 감소할 수 있다.
또한, 신호 전송 회로가 제조된 금속박(1)과 유전층(9) 사이의 접합강도는 주로 금속박(1)과 유전층(9)의 양자 계면 사이의 물리적 및 화학적 부착력에 따라 결정된다. 금속박(1)의 표면 프로파일을 감소하는 것은 상기 접합 능력을 감소하는 것을 의미한다. 박리강도(P/S)는 라미네이션 재료의 접합강도를 측정하기 위한 것이다. 낮은 P/S는 인쇄회로기판의 금속박(1)과 유전층(9) 사이의 딜라미네이션 문제를 일으킨다. 구체적으로, 인쇄회로기판을 제조, 조립 및 사용하는 과정에서, 인쇄회로기판의 신호 전송 회로가 제조되어 형성된 금속박(1)과 유전층(9) 사이의 계면의 접합은 매우 견고해야 한다. 상기 계면은 가공 과정에서 부식성 화학물질에 노출되고, 또한 사용 과정에서 고온, 고습, 저온, 충격, 진동 및 전단응력 등 장면에 노출되므로, 인쇄회로기판의 금속박(1)과 유전층(9)의 양자가 쉽게 딜라미네이션되는 것을 방지하기 위해, 인쇄회로기판의 금속박(1)과 유전층(9)의 양자 사이는 소정의 박리강도가 있어야 한다.
금속박과 유전층 사이의 박리강도의 문제에 관련하여, 기존 기술에서는, 탄성이론에 따라, 계산식1을 참조하면, 금속박(1)과 유전층(9)의 양자 사이의 높은 박리강도에 영향주는 요소에는 주로 금속박(1)이 유전층(9)에 들어간 두께y0, 유전층(9)의 인장강도σN, 금속박(1)의 두께δ 및 금속박(1) 계수E와 유전층(9) 계수Y의 비가 있는 것으로 간주한다. 여기서, 기존 기술에서는, 금속박(1)이 유전층(9)에 들어간 두께는 금속박(1)의 유전층(9)과 접촉된 일면이 상기 유전층(9)에 들어간 높이와 같을 수 있으며, 금속박(1)의 유전층(9)과 접촉된 일면이 상기 유전층(9)에 들어간 두께y0는 상기 금속박(1)의 상기 일면의 조도와 관련되므로, 금속박(1)이 유전층(9)에 들어간 두께y0는 상기 금속박(1)의 상기 일면의 조도로 토큰할 수도 있는 것으로 간주한다. 계산식1에서 알 수 있다 싶이, 다른 파라미터 변수가 변하지 않을 경우, 상기 돌기(2)의 조도가 높을수록 상기 금속박(1)과 상기 유전층(9) 사이의 박리강도는 더 높고, 반대될 경우, 상기 금속박(1)과 상기 유전층(9) 사이의 박리강도는 더 낮다.
계산식1
이로부터 알 수 있다 싶이, 기존 기술은 아래와 같은 가르침이 있다. 일 측면에서, 인쇄회로기판의 고밀도 및 작은 회로의 발전 추세는 금속박(1)과 유전층(9)의 양자의 박리강도를 향상시키기 위해, 동박의 조도가 최대한 높은 것을 요구한다. 다른 일 측면에서, 기존 기술은 아래와 같은 반대되는 가르침이 있다. 고주파 신호 전송 손실을 감소하기 위해, 관련 기술에서는 금속박(1)의 조도가 최대한 작은 것을 요구한다. 즉, 기존 기술에서 금속박(1)의 표면 형상에 대한 이 2개의 요구는 서로 모순된다. 여기서, 조도는 금속박(1)의 표면의 프로파일 높이를 반영할 수 있다. 따라서, 전반적으로 볼 때, 기존 기술에서는, 금속박(1)의 고주파 신호 전송 손실을 감소하려면, 금속박(1)의 표면의 프로파일 높이가 최대한 작아야 하고, 금속박(1)에서 고밀도의 신호 전송 회로와 수지층 사이의 박리강도를 개선하려면, 금속박(1)의 표면의 프로파일 높이가 최대한 커야 하는 것으로 간주한다.
본 발명은 창의적으로 금속박(1)의 조도 각도에서 고밀도 및 작은 회로의 인쇄회로기판에서의 금속박(1)의 표면 형상을 개선하지 않고, 창의적으로 금속박(1)의 돌기(2)의 구조로부터 착수하여, 금속박(1)의 일면에 복수의 돌기(2)를 갖고, 상기 일면과 연결되는 상기 돌기의 하반부는 제한부를 가지며, 상기 제한부의 횡단면 외접원의 직경은 상기 금속박의 표피 깊이보다 작고, 상기 제한부 위의 상기 돌기 부분의 표면적은 상기 돌기의 나머지 부분의 표면적보다 크다. 여기서, 이해할 수 있는 것은, 본 출원에서 언급된 "상기 제한부 위의 상기 돌기 부분의 표면적은 상기 돌기의 나머지 부분의 표면적보다 크다"고 하는 것은, 예를 들면, 나무, 머리와 목 또는 도1 혹은 도2에 도시된 바와 같이 일반적으로 상부가 큰 표면적을 갖고, 하부가 작은(적어도 상부보다 작음) 표면적을 갖는 구조를 가리킨다. 전반 돌기(2)에서 유전층(9, 예를 들면, 수지층)과 접촉하는 부분은 대부분 돌기(2)의 상부구조이며, 돌기(2)의 상부구조가 큰 표면적을 가질 경우, 대응되게 돌기(2)와 유전층(9)이 접촉하는 면적은 크고, 양자의 접촉 면적이 클수록, 양자 사이의 결합력은 더 강하며, 즉 금속박(1)과 유전층(9) 사이의 박리력은 더 크다. 이에 의해 알 수 있다 싶이, 금속박(1)이 본 출원에서 언급된 복수의 돌기(2)를 갖고 상기 돌기(2)는 상기 미시적 형상을 가질 경우, 금속박(1)과 유전층(9) 사이의 박리력을 현저하게 향상할 수 있으며, 즉 금속박(1)과 유전층(9) 사이에 큰 박리강도를 가질 수 있다. 돌기(2)의 하반부는 횡단면 외접원의 직경이 표피 깊이보다 작은, 즉 돌기(2) 재료의 표피 깊이보다 작은 제한부를 가지며, 고주파 신호 전류가 금속박(1) 표면에서 유동하는 과정에서, 가장 작은 폭에서의 임피던스가 크므로, 고주파 신호 전류는 돌기(2)를 따라 돌기(2)의 상부로 계속 유동하지 않는다. 즉, 돌기(2)에서 상기 최소 폭의 제한을 받아, 고주파 신호 전류는 기본적으로 최소 폭의 상부로 흐르지 않는다. 즉, 돌기(2)를 흘러지나는 고주파 신호 전류가 제한되어, 본 발명 실시예의 상기 금속박(1)으로 제조되어 형성된 신호 전송 회선의 고주파 신호 손실은 금속박(1) 표면의 돌기(2)의 영향을 적게 받으므로, 금속박(1)으로 제조되어 형성된 신호 전송 회로의 고주파 신호 전송 손실을 감소할 수 있다.
이로부터 알 수 있다 싶이, 본 발명의 실시예는, 상기 금속박(1)의 표면 상에 복수의 상기 돌기(2)를 형성하여, 상기 금속박(1)은 금속박(1)의 고주파 신호 전송 손실 및 금속박(1)으로 형성된 고밀도의 신호 전송 회로와 유전층 사이의 박리강도 이 2개 측면을 동시에 함께 고려할 수 있으므로, 기존 기술의 금속박(1)의 표면 형상의 프로파일 높이가 상기 2개의 측면을 함께 고려할 수 없다는 기술적인 편견을 극복하고, 고밀도 및 작은 회로의 인쇄회로기판 원재료에 대한 새로운 기술혁신을 시작한다.
이해를 돕기 위해, 상기 돌기(2)의 하반부는 횡단면 외접원의 직경이 표피 깊이보다 작은 제한부를 가져, 상기 돌기(2)가 금속박(1)의 상기 일면에서 생성한 전류의 표피효과를 크게 약화시킨다. 여기서 도3과 도4를 결합하여 설명한다.
전류의 표피효과에 기반하여, 금속박(1) 상의 신호 전송 회로의 전류는 금속층의 외부표면, 두께가 표피 깊이인 표층에서만 유동할 수 있다. 도3에 도시된 바와 같이, 돌기(2)의 하반부가 넓되 표피 깊이보다 클 경우, 전류는 전반 돌기(2)의 표면을 따라 유동할 수 있으며, 이때 전류의 신호 전송 손실은 비교적 크다. 도4에 도시된 바와 같이, 돌기(2)의 하반부(이때는 루트부임)의 폭이 작되 표피 깊이보다 작을 경우, 루트부의 임피던스는 비교적 크므로, 금속박(1) 상의 신호 전송 회로의 전류는 상기 돌기(2)로 흐르지 못하고, 상기 돌기(2)를 피해 상기 신호 전송 회로의 표층에서 유동한다. 이때 돌기(2)는 전류가 금속박(1)에서의 신호 전송 손실을 기본적으로 증가시키지 않는다. 또한, 본 발명의 실시예에서, 상기 제한부 위의 상기 돌기(2) 부분의 표면적은 상기 돌기의 나머지 부분의 표면적보다 크므로, 즉 돌기(2)와 유전층(9) 사이의 접촉되는 면적을 개선할 수 있으므로, 금속박(1) 상의 고밀도의 신호 전송 회로와 수지층 사이의 박리강도를 개선할 수 있다.
또한, 여기에서 추가적으로 예를 들어 설명한다. 도6은 본 발명의 일 실시예에 의해 제공되는 일면에 복수의 상기 돌기(2)가 설치된 금속박(1)의 전자현미경 관찰도이다. 복수의 상기 돌기(2)에서 많은 돌기(2)의 하반부는 제한부(100)를 갖는다. 상기 제한부(100)의 횡단면 외접원의 직경은 상기 금속박의 표피 깊이보다 작다. 도6에서 알 수 있다 싶이, 상기 금속박(1)에서 대부분의 돌기(2)는 저부의 폭이 좁고, 상부의 평균 폭이 넓은 아래가 좁고 위가 넓은 구조이다. 상기 돌기(2)가 금속박(1) 상에서의 전류의 표피효과는 비교적 작고 상기 돌기(2)는 상기 유전층(9)과 접촉된 비교적 큰 접촉 면적을 갖는다. 도7은 본 발명의 다른 실시예에 의해 제공되는 일면에 복수의 상기 돌기(2)가 설치된 금속박(1)의 전자현미경 관찰도이다. 복수의 상기 돌기(2)에서 많은 돌기(2)의 하반부는 제한부(100)를 갖는다. 상기 제한부(100)의 횡단면 외접원의 직경은 상기 금속박의 표피 깊이보다 작고, 상기 제한부 위의 상기 돌기 부분의 표면적은 상기 돌기의 나머지 부분의 표면적보다 크므로, 상기 돌기(2)가 금속박(1) 상에서의 전류의 표피효과는 비교적 작고 상기 돌기(2)는 상기 유전층(9)과 접촉된 비교적 큰 접촉 면적을 갖는다. 도8은 정규 금속박(1)의 전자현미경 관찰도이다. 상기 정규 금속박의 일면은 조면으로 형성되고, 조면 상에는 많은 프로파일 피크가 있으며, 프로파일 피크 하반부의 제한부의 횡단면 외접원의 직경은 표피 깊이보다 크다. 즉, 프로파일 피크는 저부의 폭이 넓고, 상부의 평균 폭이 좁은 아래가 넓고 위가 좁은 구조이다. 이렇게 되면, 상기 프로파일 피크가 금속박(1) 상에서의 전류의 표피효과가 비교적 커 쉽게 높은 고주파 신호 전송 손실을 발생한다.
추가적으로, 도9 및 도10을 참조하면, 실제 생산에서, 전기화학적으로 형성된 금속 격자의 통계 특성으로 인해, 동박 표면에 형성된 돌기(2)의 크기 형태는 소정의 분포를 갖는다. 일반적으로, 돌기(2)의 형태, 크기 및 분포는 공정에 의해 결정된다. 도9는 2가지 동박 제품의 상기 일면의 형상 프로파일을 반영하기 위한, 2가지 동박의 일면의 박편 스캐닝 곡선이며, 이는 레이저로 돌기의 일면을 위로부터 아래로 스캐닝한 것이다. 도9에 도시된 바와 같이, 그 안에는 2개의 곡선이 있으며, 여기서 윗측의 곡선은 본 출원의 동박에 상기 돌기가 설치된 일면의 프로파일 곡선이고, 아래측의 곡선은 정규 동박에 본 출원의 돌기가 설치되지 않은 일면의 프로파일 곡선이다. 도9에서 알 수 있다 싶이, 정규 동박의 상기 일면에 비해 본 출원에 따른 동박의 상기 일면은 높은 돌기(2)를 갖는다. 특별하게 지적해야 할 것은, 스캐닝은 레이저로 위로부터 아래로 진행된 것이므로, 곡선에서의 돌기(2)는 돌기(2)의 실제 형태가 아니다. 돌기(2)의 루트부의 직경이 돌기의 상부의 직경보다 작을 경우, 상기 측정으로 돌기의 루트부의 형태를 얻을 수 없다. 하지만, 상기 측정으로 돌기(2)의 직경의 크기 분포를 신속하게 결정할 수 있어, 돌기(2)를 형성하는 서로 다른 공정 및 그 최적화를 비교하기 위해 효과적인 방법을 제공한다. 푸리에의 스펙트럼 분석은 금속박(1)의 표면 상의 미시적인 돌기(2)의 크기를 분석하고, 상기 돌기(2)의 분포를 통계하는 가장 효과적인 방법 중의 하나이다. 도10은 도9에서 곡선의 대응되는 공간 푸리에 변환 로그 스펙트럼도이다. 상기 로그 스펙트럼도에는 2개의 스펙트럼 곡선이 있으며, 아래측의 스펙트럼 곡선은 상기 정규 동박의 스펙트럼 곡선을 나타내고, 윗측의 스펙트럼 곡선은 본 출원의 실시예에 의해 제공되는 일면에 복수의 상기 돌기(2)가 설치된 동박의 스펙트럼 곡선을 나타낸다. 스펙트럼 곡선은 상기 2개의 동박의 표면의 형상에 대한 테스트 데이트를 푸리에 변환을 거쳐 얻은 것이다. 상기 로그 스펙트럼도에서의 횡좌표는 공간 주파수를 정규화한 데이터이고, 상기 로그 스펙트럼도에서의 종좌표는 원진폭에 대해 로그 계산(20logA)을 진행한 후 얻은 로그 형태의 스펙트럼 강도이므로, 그 종좌표의 단위는 dB(데시벨)이고, 상기 변환의 목적은 이러한 진폭이 낮은 성분에 비해 진폭이 높은 성분을 높이 끌어올릴 수 있어, 낮은 진폭에 잠긴 잡음 중의 주기 신호를 쉽게 관찰할 수 있다.
도9 및 도10에서 알 수 있다 싶이, 자명한 것은, 도면에 도시된 본 출원에 따른 동박의 일면 상의 돌기와 정규적인 동박의 일면 상의 돌기의 크기 및 분포는 서로 다르다. 설명해야 할 것은, 상기 언급된 정규적인 동박은 기존의 동박 제품이 아니고, 본 출원에서 본 출원의 동박으로서의 비교예이다.
예시로서, 상기 금속박의 상기 일면에 대한 상기 제한부의 높이는 2μm 이하일 수 있으므로(예를 들면, 1.5μm, 1.2μm, 1μm, 0.8μm, 0.5μm 등), 금속박을 통과하는 전류가 상기 돌기에서 발생하는 표피효과가 비교적 약해, 상기 돌기(2)가 금속박(1)에서의 전류의 표피효과가 커서, 쉽게 높은 고주파 신호 전송 손실을 발생하는 것을 더 효과적으로 방지할 수 있다.
예시로서, 상기 돌기(2)의 높이는 특별한 제한을 받지 않으며, 예를 들면, 3μm 이하일 수 있다. 이에 의해, 상기 돌기(2)가 본 출원의 상기 미시적 형상을 갖는 조건에서, 상기 돌기(2)가 상기 높이를 가질 경우, 금속박(1)의 박리강도를 추가적으로 향상시켜, 금속박(1)이 고밀도 및 작은 회로의 고주파 회로기판에 더 적합하도록 할 수 있다.
예시적으로, 상기 제한부 위의 상기 돌기 부분의 종방향 길이와 상기 돌기의 높이의 비율은 1/2~5/6이다. 이렇게 되면, 상기 제한부 위의 상기 돌기 부분은 전반 상기 돌기에서 상대적으로 더 길어, 상기 돌기의 나머지 부분의 표면에 대한 상기 제한부 위의 상기 돌기 부분의 표면이 커지도록 할 수 있다. 이렇게 되면, 상기 돌기 상부의 표면적은 상대적으로 커지므로, 금속박으로 제조되어 형성된 신호 전송 회로와 유전층의 양자 사이에 비교적 큰 접촉 면적을 가져, 신호 전송 회로와 유전층 사이에 양호한 박리강도를 갖도록 함으로써 양자가 쉽게 딜라미네이션되어 떨어지지 않도록 할 수 있다.
예시적으로, 상기 돌기(2)의 형태는 특별한 제한을 받지 않으며, 예를 들면, 나무형, 고드름형 또는 물방울형일 수 있다. 추가적으로, 돌기(2)의 형태가 나무형, 고드름형 또는 물방울형일 경우, 상부가 넓은 부분의 구체적인 구조도 특별한 제한을 받지 않으며, 당업자는 실제 수요에 따라 선택할 수 있다. 발명자는, 돌기(2)의 형태가 나무형, 고드름형 또는 물방울형일 경우, 돌기(2)는 낮은 고주파 신호 전송 손실을 가질 수 있을 뿐만 아니라, 나무형, 고드름형 또는 물방울형의 돌기(2)의 상부가 큰 표면적을 가짐으로써, 돌기(2)와 유전층(9) 사이에 큰 접촉 면적을 가질 수 있도록 하며, 이는 금속박(1)과 유전층(9) 사이의 결합력을 향상시키는데 유리하며, 즉 금속박(1)과 유전층(9) 사이에 큰 박리강도를 갖도록 하여, 고밀도 및 작은 회로의 고주파 회로기판의 수요를 만족시킬 수 있음을 발견하였다. 추가적으로, 상기 돌기(2)는 치아모양 등일 수도 있으며, 상기 돌기(2)는 상기 미시적 형상을 갖기만 하면 된다. 여기서 상기 돌기(2)의 형태구조를 구체적으로 한정하지 않는다.
예시로서, 상기 금속박(1)은 동박 및/또는 알루미늄박을 포함한다. 즉, 상기 금속박(1)은 동박 또는 알루미늄박일 수도 있고, 동박과 알루미늄박을 포함한 것(동박층과 알루미늄층을 적층설치하여 형성된 금속박(1)에 해당됨)일 수도 있으며, 또는 한층의 금속박(1)에 동과 알루미늄을 동시에 포함한 것일 수도 있다.
예시로서, 상기 금속박(1)은 단일층 구조일 수도 있고, 적어도 2층의 단일 금속층으로 구성된 복수층 구조일 수도 있다.
예시로서, 상기 금속박(1)의 두께는 9μm 이하이다. 회로기판의 미세한 신호 전송 회로를 제조하는 요구사항을 만족시키기 위해, 바람직하게, 상기 금속박(1)의 두께는 6μm, 5μm, 4μm 또는 2μm 등일 수 있으므로, 미세한 신호 전송 회로를 형성하는데 유리한 극박 금속박(1)을 얻는다.
본 발명의 실시예에 의해 제공되는 금속박(1)은 기존 기술에 비해 금속박(1)의 고주파 신호 전송 손실을 감소할 수 있을 뿐만 아니라, 동시에 금속박(1)으로 제조되어 형성된 신호 전송 회로와 수지층의 양자 사이에 양호한 박리강도를 갖도록 하여 양자가 쉽게 딜라미네이션되어 떨어지지 않도록 할 수 있다. 상기 금속박(1)이 동박인 것을 예로 들면, 본 발명자는 아래와 같은 테스트 예시를 제공한다.
여기서, 테스트 예시1은 본 발명인 동박이고, 테스트 예시2는 본 출원의 비교예로서의 정규 동박이다. 정규 동박은 본 발명의 상기 돌기(2) 및 그 미시적 형상을 갖지 않는 제품을 가리킨다.
테스트 예시1은, 상기 동박의 일면에 복수의 돌기(2)가 분포되고, 주파수가 1Ghz일 시, 1/3을 초과하는 상기 돌기(2)는 아래와 같은 미시적 형상을 갖는다. 상기 일면과 연결되는 상기 돌기의 하반부는 제한부를 가지며, 상기 제한부의 횡단면 외접원의 직경은 상기 금속박의 표피 깊이보다 작고, 상기 제한부 위의 상기 돌기 부분의 표면적은 상기 돌기의 나머지 부분의 표면적보다 크다. 여기서, 표피 깊이δ는 이며, σ는 상기 금속박 상의 상기 돌기(2)의 재료의 전도율이고, f는 상기 금속박을 신호 전송 캐리어로 할 때의 신호 주파수이며, μ는 투자율이다.
유전층(9)이 수지층인 것을 예로 들면(아래에서 테스트 예시는 모두 이와 같음), 테스트를 통해, 상기 동박의 상기 일면과 상기 수지층의 박리강도는 10N/cm이고, 상기 동박의 고주파 신호의 전송 손실은 표1을 참조한다.
또한, 상기 동박의 상기 일면과 상기 수지층의 박리강도의 테스트 방법은 다음과 같다.
본 테스트 방법은, 열충격을 거친 금속 피복층의 박리강도를 테스트하여, 동박 샘플이 열충격을 거친 후 박리강도의 열화 상황을 평가하기 위한 열응력으로 박리강도를 테스트하는 방법이다. 구체적인 소개는 다음과 같다(본 테스트 방법의 테스트 표준은 표준 IPC-TM-650 2.4.8를 참조할 수 있음).
(1) 샘플 제조 단계
1. 라미네이션 파라미터: 전송 프레스 라미네이션, 라미네이션 사이즈 120Х180mm, 개수 1pcs.
2. 라미네이션 부재: 크라프트지(81), 강판(82), 이형필름(83), PP시트(84), PI피복필름(85).
(2) 테스트 동작 단계
1. 도11에 도시된 바와 같이, 동박/PP시트(84)/PI피복필름(85)의 적층구조 형태로 라미네이션을 진행한다.
2. 요구사항에 따라 전기도금 농화 처리를 진행할지 여부를 판단하되, 전기도금 후 160 ℃의 오븐에서 90 min 베이킹한다.
3. 280 ℃의 땜납욕에서 10s 땜납 플로트한다.
4. 커터칼로 5mm 폭의 테스트 스트립을 긋는다.
5. PI 표면을 박리강도 테스트기의 롤러에 붙이고, 얇은 동을 약 2cm 벗겨, 척에 고정한다.
6. 위로 수직으로 당겨, 안정된 후의 6그룹의 박리강도 데이터를 각각 기록하고, 6개의 박리강도 데이터의 평균값을 계산하여 F(N/cm)로 기록한다.
여기서, 라미네이션 조건은 다음과 같다. 전송 프레스를 사용하여 금속박(1)을 라미네이션하되, 라미네이션 파라미터는 다음과 같다.
1) 승온 단계(＜90℃)에서 압력을 8kgf/cm2으로 유지하며, 승온 속도는 ~3.5 ℃/min이다.
2) 90℃에서 고압으로 전환하고, 압력을 30kgf/cm2으로 유지하며, 승온 속도는 ~4.5 ℃/min이다.
3) 고온 단계(200℃)에서 압력을 30kgf/cm2으로 유지하며, 지속 시간은 2h이다.
4) ~50℃까지 강온시킨 후, 압력을 방출하고 샘플링한다.
주: 압력은 모두 표면 압력을 가리키며, 단위 면적에 인가되는 압력을 압력을 나타낸다.
상기 동박의 고주파 신호의 전송 손실에 대한 테스트 방법은 다음과 같다.
정규 더블 사이드 보드 적층구조이고, 신호 라인이 50옴 마이크로스트립 라인이고, 유전층이 25μm의 폴리이미드이다.
라미네이션 파라미터: 라미네이션 사이즈 200Х250mm, 개수 1pcs, 185℃*3min*120kg/cm2;
라미네이션 부재: 크라프트지(81), 강판(82), TPX, PET, 프리프레그, 강동.
1. 동박/프리프레그/하드보드/프리프레그/강동의 적층구조 형태로 라미네이션한다.
2. 20μm까지 전기도금 농화 처리를 진행하고, 테스트 전 160℃의 오븐에서 30 min 베이킹한다.
여기서, 라미네이션 조건은 다음과 같다. 전송 프레스를 사용하여 금속박(1)을 라미네이션하되, 라미네이션 파라미터는 다음과 같다.
1) 승온 단계(＜90℃)에서 압력을 8kgf/cm2으로 유지하며, 승온 속도는 ~3.5 ℃/min이다.
2) 90℃에서 고압으로 전환하고, 압력을 30kgf/cm2으로 유지하며, 승온 속도는 ~4.5 ℃/min이다.
3) 고온 단계(200℃)에서 압력을 30kgf/cm2으로 유지하며, 지속 시간은 2h이다.
4) ~50 ℃까지 강온시킨 후, 압력을 방출하고 샘플링한다.
주: 압력은 모두 표면 압력을 가리키며, 단위 면적에 인가되는 압력을 나타낸다.
3. 베이킹 후의 샘플을 그롭하여, 열경화 보드에 접합함으로써, 테스트 보드을 얻는다;
4. 테스트 보드를 용접한 다음, 네트워크 분석기를 이용하여 테스트를 진행한다.
이해할 수 있는 것은, 아래의 테스트 예시에서의 상기 동박과 상기 수지층 사이의 박리강도에 대한 테스트 방법 및 동박의 고주파 신호의 전송 손실에 대한 테스트 방법은, 테스트 예시1의 관련 설명을 참조할 수 있다.
테스트 예시2
정규 샘플 테스트는, 테스트 예시1에서의 본 출원에 따른 상기 동박을 정규 동박(본 출원에 따른 상기 돌기(2) 및 그 미시적 형상을 갖지 않는 정규 동박)으로 교체하고, 다른 테스트 조건은 테스트 예시1과 동일하다.
테스트를 통해, 상기 정규 동박과 상기 수지층 사이의 박리강도는 4N/cm이고, 상기 정규 동박의 고주파 신호의 전송 손실은 표1을 참조한다.
표1 본 출원의 동박과 정규 동박의 고주파 신호 전송 손실의 비교표
주파수
(Ghz)		 정규 동박
(dB)		 본 출원의 동박(dB)
1.0 -2.23 -1.52
2.0 -4.31 -2.46
3.0 -7.53 -4.82
5.0 -10.95 -6.77
7.0 -14.35 -8.32
9.0 -19.29 -11.19
10 -24.18 -15.54
상기 테스트를 통해 알 수 있다 싶이, 본 출원의 동박과 정규 동박을 비교할 경우, 즉 본 출원의 돌기(2) 구조 및 그 미시적 형상을 갖는 동박과 본 출원의 돌기(2) 및 그 미시적 형상을 갖지 않는 정규 동박을 비교할 경우, 본 출원의 동박은 낮은 고주파 신호 전송 손실을 갖고, 본 출원의 동박과 유전층 사이에는 높은 박리강도를 가지며, 고밀도 및 작은 회로의 고주파 회로기판을 제조하는데 사용될 시 현저한 장점을 갖는다.상기 실시예에서, 예시로서, 도5를 참조하면, 상기 돌기(2)는 몸통부(20) 및 가지부(21)를 포함한다. 상기 몸통부(20)는 상기 일면에서 외부로 연장되고, 상기 가지부(21)는 상기 몸통부(20)의 표면에서 외부로 연장된다. 이렇게 되면, 고주파 신호 전류가 전송되는 과정에서, 전류는 금속 표면을 따라 유동하며, 상기 몸통부(20)의 제한부의 제한을 받아, 전류는 계속 위로 몸통부(20)를 따라 가지부(21)로 흐르기 어려우므로, 상기 돌기(2)가 금속박(1)의 고주파 신호 전류 전송에 대한 손실이 극히 제한되도록 한다. 또한, 상기 몸통부(20)의 표면에서 외부로 연장된 상기 가지부(21)는 상기 금속박(1)으로 제조되어 형성된 신호 전송 회로와 유전층 사이의 결합 면적을 향상시킬수 있고, 추가적으로 상기 금속박(1)으로 제조되어 형성된 신호 전송 회로와 상기 유전층 사이의 결합력을 향상시킬수 있으므로, 추가적으로 상기 금속박(1)으로 제조되어 형성된 신호 전송 회로와 유전층의 양자 사이에 양호한 박리강도를 갖도록 함으로써 양자가 쉽게 딜라미네이션되어 떨어지지 않도록 할 수 있으며, 추가적으로 상기 금속박(1)으로 고밀도 및 작은 회로의 고주파 회로기판을 제조하는 것을 실현할 수 있다. 설명해야 할 것은, 몸통부(20) 상에서 가지부(21)의 개수 및 형태는 특별한 제한을 받지 않으며, 당업자는 실제 수요에 따라 선택할 수 있다.추가적으로, 몸통부(20)의 재료 성분은 상기 금속박(1)과 동일할 수 있고, 상기 금속박(1)과 서로 다를 수도 있다. 예를 들면, 금속박(1)이 동박이거나 알루미늄박이거나 또는 동과 알루미늄을 포함할 경우, 몸통부(20)의 재료 성분은 동, 니켈, 아연, 크롬, 알루미늄, 실리콘, 산화알루미늄 입자, 공업용 다이아몬드 입자 중의 적어도 하나일 수 있다. 이에 의해, 돌기(2), 몸통부(20) 또는 가지부(21)의 형성 형태가 더 많은 가능성을 갖도록 하고, 돌기(2), 몸통부(20) 또는 가지부(21)도 더 많은 설계 가능성을 갖도록 한다. 여기서, 공업용 다이아몬드 입자는 μm 레벨의 공업용 다이아몬드 입자이다.
예시로서, 상기 일면에서, 상기 금속박(1) 중 상기 미시적 형상을 갖는 상기 돌기(2)가 차지하는 비율은 특별한 제한을 받지 않으며, 예를 들면, 적어도 10%의 상기 돌기(2)가 상기 미시적 형상을 가질 수 있고, 바람직하게, 적어도 50%의 상기 돌기(2)가 상기 미시적 형상을 가질 수 있으며, 더 바람직하게, 적어도 90%의 상기 돌기(2)가 상기 미시적 형상을 가질 수 있다. 발명자는, 상기 일면에서, 상기 금속박(1) 중 상기 미시적 형상을 갖는 상기 돌기(2)가 차지하는 비율이 클수록, 상기 돌기(2)로 인해 더 낮은 고주파 신호 전송 손실 및 더 높은 유전층과의 박리강도를 갖고, 고주파 신호 전송 손실 및 박리강도에 대한 요구사항이 높은 제품에 더 적합하다는 것을 발견하였다.
예시로서, 금속박(1)이 신호 전송 캐리어로 사용될 시의 신호 주파수f의 구체적인 값은 특별한 제한을 받지 않으며, 이는 제품의 실제적인 사용 환경에 따라 결정될 수 있다. 예를 들면, 1Hz-100GHz일 수 있다.
도12을 참조하면, 본 발명의 다른 일 실시예는 캐리어층(3) 및 상기 어느 한 기술형태에 따른 금속박(1)을 포함하는 캐리어가 있는 금속박(1)을 제공한다. 상기 캐리어층(3)은 상기 금속박(1)의 상기 돌기(2)가 설치된 일면에 박리 가능하게 설치된다.
도13을 참조하면, 구체적으로, 상기 캐리어가 있는 금속박(1)은 박리층(4)을 더 포함한다. 상기 박리층(4)은 상기 캐리어층(3)과 상기 금속박(1) 사이에 위치하여, 상기 금속박(1)과 상기 캐리어층(3) 양자가 박리 가능하게 설치되도록 한다.
이해해야 할 것은, 상기 캐리어층(3), 상기 박리층(4) 및 상기 금속박(1)이 순서에 따라 적층하여 설치될 경우, 상기 금속박(1)과 상기 박리층(4) 사이의 박리강도는 상기 박리층(4)과 상기 캐리어층(3) 사이의 박리강도보다 크므로, 상기 캐리어층(3)을 상기 금속박으로부터 원활하게 박리할 수 있다.
설명해야 할 것은, 상기 캐리어층(3)은 상기 금속박(1)의 캐리어 기판으로서 사용된다. 상기 박리층(4)의 작용은, 일 측면으로, 상기 캐리어층(3)이 상기 금속박(1)과 서로 침투되는 현상을 감소하기 위한 것이고, 다른 일 측면으로, 상기 캐리어층(3)과 상기 금속박(1) 사이의 박리를 용이하게 하기 위한 것이다.
본 발명의 실시예는 상기 금속박(1)을 적용하여, 금속박(1)의 고주파 신호 전송 손실을 줄일 수 있을 뿐만 아니라, 동시에 금속박(1)으로 제조되어 형성된 신호 전송 회로와 수지층의 양자 사이에 양호한 박리강도를 가져 양자가 쉽게 딜라미네이션되어 떨어지지 않도록 할 수도 있으며, 상기 금속박(1)으로 고밀도 및 작은 회로의 고주파 회로기판을 제조하는 것을 실현할 수 있다.
예시로서, 상기 박리층(4)은 니켈, 실리콘, 몰리브덴, 흑연, 티타늄 및 니오븀 중의 하나 이상의 재료로 제조되거나, 또는, 상기 박리층(4)은 유기 고분자 재료로 제조된다. 여기서, 상기 박리층(4)의 두께는 바람직하게 10~500이다. 상기 박리층(4)이 너무 두꺼울 경우 균일한 금속박(1)을 형성하기 어려우므로, 금속박(1) 상에대량의 핀홀이 쉽게 생성된다(금속박(1) 상에 핀홀이 있을 경우, 식각되어 회로를 형성한 후, 쉽게 개로 현상이 발생함). 상기 박리층(4)이 너무 얇을 경우, 금속박(1)과 박리하기 어렵게 된다. 따라서, 상기 박리층(4)의 두께를 바람직하게 10~500 으로 함으로써, 균일한 금속박(1)을 형성할 수 있는 것을 확보하고, 금속박(1) 상에 대량의 핀홀이 생성되는 것을 방지하며, 동시에 상기 박리층(4)과 상기 금속박(1) 사이가 쉽게 박리되도록 한다.
또한, 상기 캐리어층(3)은 캐리어 동, 캐리어 알루미늄 또는 유기 박막 등일 수 있다. 캐리어층(3)은 주로 베어러 작용을 하므로, 소정의 두께가 필요하다. 상기 캐리어층(3)이 캐리어 동 또는 캐리어 알루미늄일 경우, 상기 캐리어층(3)의 두께는 바람직하게 9~50μm이고, 상기 캐리어층(3)이 유기 박막일 경우, 상기 캐리어층(3)의 두께는 바람직하게 10~100μm이다.
도14를 참조하면, 상기 실시예에서, 추가적으로, 상기 캐리어가 있는 금속박(1)은 제1 접착층(7)을 더 포함한다. 상기 제1 접착층(7)은 상기 캐리어층(3)과 상기 박리층(4) 사이에 설치된다.
본 실시예에서, 제1 접착층(7)을 설치함으로써, 제1 접착층(7)을 이용하여 박리층(4)과 캐리어층(3) 사이에 강한 박리강도를 갖도록하고, 캐리어층(3)이 금속박(1)으로부터 안정적으로 박리되도록 효과적으로 보장하여, 완전한 극박 금속박(1)을 얻을 뿐만 아니라, 제1 접착층(7)을 이용하여 캐리어층(3)의 표면을 처리함으로써, 캐리어층(3)의 전체 표면이 보다 더 균일하고, 치밀하도록 하여, 핀홀이 적은 극박 금속박(1)을 캐리어층(3)으로부터 박리하여 획득하는데 유리하고, 후속적으로 회로를 제조하는데 유리하다.
구체적으로, 상기 제1 접착층(7)은 금속 접착층이다. 예시적으로, 상기 금속 접착층은 동, 아연, 니켈, 철 및 망간 중의 하나 이상의 재료로 제조되거나, 또는, 상기 금속 제1 접착층은 동 또는 아연 중의 한가지 재료 및 니켈, 철과 망간 중의 한가지 재료로 제조된다.
도15를 참조하면, 본 발명의 실시예에서, 상기 캐리어층(3)이 산화되는 것을 방지하기 위해, 본 실시예에서의 상기 캐리어층(3)의 상기 금속박(1)에 접근하는 측에 제1 산화 방지층(5)이 설치된다. 상기 캐리어층(3)의 상기 금속박(1)에 접근하는 측에 제1 산화 방지층(5)을 설치하여, 상기 캐리어층(3)이 산화되는 것을 방지함으로써, 상기 캐리어층(3)을 보호한다. 도16을 참조하면, 상기 금속박(1)이 산화되는 것을 방지하기 위해, 상기 금속박(1)의 상기 캐리어층(3)에서 떨어진 측에 제2 산화 방지층(6)이 설치된다. 상기 금속박(1)의 상기 캐리어층(3)에서 떨어진 측에 제2 산화 방지층(6)을 설치하여, 상기 금속박(1)이 산화되는 것을 방지함으로써, 상기 금속박(1)을 보호한다.
구체적으로, 상기 제1 산화 방지층(5)의 재료는 니켈, 동합금, 크롬 중의 적어도 하나이다.
구체적으로, 상기 제2 산화 방지층(6)은 니켈 및 아연을 함유한다.
본 발명의 다른 일 실시예는 상기 어느 한 기술형태에 따른 금속박(1) 또는 상기 어느 한 기술형태에 따른 캐리어가 있는 금속박(1)을 사용하여 얻은 동 클래드 적층판을 제공한다.
예시적으로, 도17 내지 도18을 참조하면, 상기 동 클래드 적층판은 유전층을 더 포함한다. 상기 유전층은 적어도 하나의 상기 금속박의 상기 일면에 설치된다. 구체적으로, 상기 유전층의 재료는 폴리이미드(예를 들면, 열가소성 폴리이미드), 변성 에폭시 수지, 변성 아크릴 수지, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 테레프탈레이트, 폴리에틸렌, 폴리에틸렌 나프탈레이트, 폴리프로필렌, 폴리비닐클로라이드, 폴리술폰, 폴리페닐렌 설파이드, 폴리에텔에텔케톤, 폴리페닐렌 에테르, 폴리테트라플루오르에틸렌, 액정고분자, 폴리파라반산, 에폭시 글라스 클로스, BT 수지에서 선택되는 적어도 하나이다.
추가적으로, 도19를 참조하면, 상기 동 클래드 적층판은 제2 접착층을 더 포함한다. 상기 제2 접착층은 상기 금속박의 상기 일면에 설치된다. 구체적으로, 상기 제2 접착층의 재료는 폴리스티렌계, 비닐아세트산계, 폴리에틸렌테레프탈레이트계, 폴리에틸렌계, 폴리아미드계, 고무계 또는 아크릴산에스테르계의 열가소성 수지, 페놀포름알데히드계, 에폭시계, 열가소성 폴리이미드, 카르밤산염계, 멜라민계 또는 알키드계의 열경화성 수지, BT 수지, ABF 수지에서 선택되는 적어도 하나이다.
본 발명의 다른 일 실시예는 상기 어느 한 기술형태에 따른 금속박(1), 상기 어느 한 기술형태에 따른 캐리어가 있는 금속박(1) 또는 상기 어느 한 기술형태에 따른 동 클래드 적층판을 사용하여 얻는 인쇄회로기판(미도시)을 제공한다.
이상은 단지 본 발명의 바람직한 실시형태일 뿐이다. 지적해야 할 것은, 당업자에게 있어서, 본 발명의 기술원리를 벗어나지 않는 범위에서, 여러가지 개선 및 교체를 진행할 수 있으며, 이러한 개선 및 교체도 본 발명의 보호범위로 간주해야 한다.
1: 금속박 2: 돌기
20: 몸통부 21: 가지부
3: 캐리어층 4: 박리층
5: 제1 산화 방지층 6: 제2 산화 방지층
7: 제1 접착층 81: 크라프트지
82: 강판 83: 이형필름
84: PP시트 85: PI피복필름
9: 유전층 10: 제2 접착층
100: 제한부

Claims (26)

  1. 회로기판용 금속박으로서,
    상기 금속박의 일면에 복수의 돌기가 분포되되,
    상기 돌기는 상기 금속박의 상기 일면과 연결되는 상기 돌기의 하반부가 제한부를 갖고, 상기 제한부의 횡단면의 외접원의 직경이 상기 금속박의 표피 깊이보다 작으며, 상기 제한부 위의 상기 돌기 부분의 표면적이 상기 돌기의 나머지 부분의 표면적보다 큰 미시적 형상을 갖는 것을 특징으로 하는 회로기판용 금속박.
  2. 제1항에 있어서,
    표피 깊이δ는 이며, σ는 상기 돌기의 재료의 전도율이고, f는 상기 금속박을 신호 전송 캐리어로 할 때의 신호 주파수이며, μ는 투자율인 것을 특징으로 하는 회로기판용 금속박.
  3. 제1항에 있어서,
    상기 금속박의 상기 일면에 대한 상기 제한부의 높이가 2μm이하이고, 상기 급속박의 상기 일면에 대한 상기 돌기의 높이가 4μm이하인 것을 특징으로 하는 회로기판용 금속박.
  4. 제1항에 있어서,
    상기 제한부 위의 상기 돌기 부분의 종방향 길이와 상기 돌기의 높이의 비율이 1/2~5/6인 것을 특징으로 하는 회로기판용 금속박.
  5. 제1항에 있어서,
    상기 돌기의 형태가 나무형, 고드름형 또는 물방울형인 것을 특징으로 하는 회로기판용 금속박.
  6. 제1항에 있어서,
    상기 돌기는 몸통부 및 가지부를 포함하되, 상기 몸통부는 상기 일면에서 외부로 연장되고 상기 제한부를 가지며, 상기 가지부는 상기 제한부 위의 상기 몸통부 부분의 표면에서 외부로 연장되는 것을 특징으로 하는 회로기판용 금속박.
  7. 제6항에 있어서,
    상기 몸통부의 재료 성분은 상기 금속박의 재료 성분과 동일한 것을 특징으로 하는 회로기판용 금속박.
  8. 제6항에 있어서,
    상기 몸통부의 재료 성분은 상기 금속박의 재로 성분과 서로 다르되, 상기 몸통부의 재료 성분은 동, 니켈, 아연, 크롬, 알루미늄, 실리콘, 산화알루미늄 입자, 공업용 다이아몬드 입자 중의 적어도 하나인 것을 특징으로 하는 회로기판용 금속박.
  9. 제1항에 있어서,
    상기 일면에서, 적어도 10%의 상기 돌기가 상기 미시적 형상을 갖거나, 또는,
    상기 일면에서, 적어도 50%의 상기 돌기가 상기 미시적 형상을 갖거나, 또는,
    상기 일면에서, 적어도 90%의 상기 돌기가 상기 미시적 형상을 갖는 것을 특징으로 하는 회로기판용 금속박.
  10. 제2항에 있어서,
    상기 신호 주파수f가 1Hz~100GHz인 것을 특징으로 하는 회로기판용 금속박.
  11. 제1항에 있어서,
    상기 금속박이 동박 및/또는 알루미늄박을 포함하는 것을 특징으로 하는 회로기판용 금속박.
  12. 제1항에 있어서,
    상기 금속박이 단일층 금속 구조이거나 적어도 2층의 단일 금속층으로 구성된 복수층 금속 구조인 것을 특징으로 하는 회로기판용 금속박.
  13. 캐리어층 및 제1항 내지 제12항 중 어느 한 항에 따른 회로기판용 금속박을 포함하되, 상기 캐리어층은 상기 금속박의 상기 일면과 반대되는 다른 일면에 박리 가능하게 설치되는 것을 특징으로 하는 캐리어가 있는 금속박.
  14. 제13항에 있어서,
    상기 금속박과 상기 캐리어층의 양자가 박리 가능하게 설치되도록, 상기 캐리어층과 상기 금속박 사이에 위치하는 박리층을 더 포함하는 것을 특징으로 하는 캐리어가 있는 금속박.
  15. 제14항에 있어서,
    상기 캐리어층과 상기 박리층 사이에 설치되는 제1 접착층을 더 포함하는 것을 특징으로 하는 캐리어가 있는 금속박.
  16. 제15항에 있어서,
    상기 제1 접착층은 금속 접착층이고,
    상기 금속 접착층은 동, 아연, 니켈, 철 및 망간 중의 어느 하나 또는 복수의 재료로 제조되거나, 또는, 동 또는 아연 중의 한가지 재료 및 니켈, 철과 망간 중의 한가지 재료로 제조되는 것을 특징으로 하는 캐리어가 있는 금속박.
  17. 제13항에 있어서,
    상기 금속박의 상기 캐리어층에 접근하는 면에 설치되는 제1 산화 방지층을 더 포함하는 것을 특징으로 하는 캐리어가 있는 금속박.
  18. 제17항에 있어서,
    상기 제1 산화 방지층의 재료는 니켈, 크롬, 동합금 중의 적어도 하나인 것을 특징으로 하는 캐리어가 있는 금속박.
  19. 제13항에 있어서,
    상기 금속박의 상기 캐리어층에서 떨어진 면에 설치되는 제2 산화 방지층을 더 포함하는 것을 특징으로 하는 캐리어가 있는 금속박.
  20. 제19항에 있어서,
    상기 제2 산화 방지층의 재료는 니켈, 크롬, 아연 중의 적어도 하나인 것을 특징으로 하는 캐리어가 있는 금속박.
  21. 제1항 내지 제12항 중 어느 한 항에 따른 금속박 또는 제13항 내지 제20항 중 어느 한 항에 따른 캐리어가 있는 금속박을 포함하는 것을 특징으로 하는 동 클래드 적층판.
  22. 제21항에 있어서,
    적어도 하나의 상기 금속박의 상기 일면에 설치되는 유전층을 더 포함하는것을 특징으로 하는 동 클래드 적층판.
  23. 제22항에 있어서,
    상기 유전층의 재료는 폴리이미드, 변성 에폭시 수지, 변성 아크릴 수지, 폴리에틸렌 테레프탈레이트, 폴리부틸렌 테레프탈레이트, 폴리에틸렌, 폴리에틸렌 나프탈레이트, 폴리프로필렌, 폴리비닐클로라이드, 폴리술폰, 폴리페닐렌 설파이드, 폴리에텔에텔케톤, 폴리페닐렌 에테르, 폴리테트라플루오르에틸렌, 액정고분자, 폴리파라반산, 에폭시 글라스 클로스, BT 수지에서 선택되는 적어도 하나인 것을 특징으로 하는 동 클래드 적층판.
  24. 제21항에 있어서,
    상기 금속박의 상기 일면에 설치되는 제2 접착층을 더 포함하는 것을 특징으로 하는 동 클래드 적층판.
  25. 제24항에 있어서,
    상기 제2 접착층의 재료는 폴리스티렌계, 비닐아세트산계, 폴리에틸렌테레프탈레이트계, 폴리에틸렌계, 폴리아미드계, 고무계 또는 아크릴산에스테르계의 열가소성 수지, 페놀포름알데히드계, 에폭시계, 열가소성 폴리이미드, 카르밤산염계, 멜라민계 또는 알키드계의 열경화성 수지, BT 수지, ABF 수지에서 선택되는 적어도 하나 인 것을 특징으로 하는 동 클래드 적층판.
  26. 제1항 내지 제12항 중 어느 한 항에 따른 회로기판용 금속박, 제13항 내지 제20항 중 어느 한 항에 따른 캐리어가 있는 금속박 또는 제21항 내지 제25항 중 어느 한 항에 따른 동 클래드 적층판을 사용하여 획득하는 인쇄회로기판.
KR1020237036332A 2021-06-08 2022-05-30 금속박, 캐리어가 있는 금속박, 동 클래드 적층판 및 인쇄회로기판 KR20230160367A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202110634320.2 2021-06-08
CN202110634320.2A CN113099605B (zh) 2021-06-08 2021-06-08 金属箔、带载体金属箔、覆铜层叠板及印刷线路板
PCT/CN2022/095933 WO2022257800A1 (zh) 2021-06-08 2022-05-30 金属箔、带载体金属箔、覆铜层叠板及印刷线路板

Publications (1)

Publication Number Publication Date
KR20230160367A true KR20230160367A (ko) 2023-11-23

Family

ID=76666087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237036332A KR20230160367A (ko) 2021-06-08 2022-05-30 금속박, 캐리어가 있는 금속박, 동 클래드 적층판 및 인쇄회로기판

Country Status (4)

Country Link
JP (1) JP2024515884A (ko)
KR (1) KR20230160367A (ko)
CN (1) CN113099605B (ko)
WO (1) WO2022257800A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022255422A1 (ko) * 2021-06-03 2022-12-08
CN113099605B (zh) * 2021-06-08 2022-07-12 广州方邦电子股份有限公司 金属箔、带载体金属箔、覆铜层叠板及印刷线路板
CN114919254A (zh) * 2022-05-27 2022-08-19 广州方邦电子股份有限公司 金属箔、挠性覆金属板、半导体、负极材料和电池

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200424359A (en) * 2003-02-04 2004-11-16 Furukawa Circuit Foil Copper foil for high frequency circuit, method of production and apparatus for production of same, and high frequency circuit using copper foil
JP5871426B2 (ja) * 2012-01-31 2016-03-01 古河電気工業株式会社 高周波伝送用表面処理銅箔、高周波伝送用積層板及び高周波伝送用プリント配線板
JP6261037B2 (ja) * 2014-02-06 2018-01-17 古河電気工業株式会社 高周波回路用銅箔、銅張積層板及びプリント配線板
WO2016035876A1 (ja) * 2014-09-05 2016-03-10 古河電気工業株式会社 銅箔、銅張積層板、および基板
CN104332217B (zh) * 2014-10-08 2018-04-10 广州方邦电子股份有限公司 自由接地膜及其制作方法、包含自由接地膜的屏蔽线路板及接地方法
CN107113971B (zh) * 2015-08-12 2019-04-26 古河电气工业株式会社 高频电路用铜箔、覆铜层压板、印刷布线基板
JP6294862B2 (ja) * 2015-12-09 2018-03-14 古河電気工業株式会社 プリント配線板用表面処理銅箔、プリント配線板用銅張積層板及びプリント配線板
WO2017138338A1 (ja) * 2016-02-10 2017-08-17 古河電気工業株式会社 表面処理銅箔及びこれを用いて製造される銅張積層板
TWI652163B (zh) * 2017-11-15 2019-03-01 財團法人工業技術研究院 高頻電路用銅箔及其製造方法
WO2020004338A1 (ja) * 2018-06-27 2020-01-02 Ａｇｃ株式会社 樹脂付金属箔
KR20210023875A (ko) * 2018-06-29 2021-03-04 에이지씨 가부시키가이샤 유리 수지 적층체, 복합 적층체, 및 그것들의 제조 방법
CN113099605B (zh) * 2021-06-08 2022-07-12 广州方邦电子股份有限公司 金属箔、带载体金属箔、覆铜层叠板及印刷线路板

Also Published As

Publication number Publication date
JP2024515884A (ja) 2024-04-10
CN113099605B (zh) 2022-07-12
WO2022257800A1 (zh) 2022-12-15
CN113099605A (zh) 2021-07-09

Similar Documents

Publication Publication Date Title
KR20230160367A (ko) 금속박, 캐리어가 있는 금속박, 동 클래드 적층판 및 인쇄회로기판
US10993331B2 (en) High-speed interconnects for printed circuit boards
TWI619852B (zh) 具近似橄欖球狀銅瘤的電解銅箔與線路板組件的製造方法
TWI619851B (zh) 具近似絨毛狀銅瘤的電解銅箔與線路板組件的製造方法
JP6543001B2 (ja) 表面処理銅箔、並びにこれを用いた銅張積層板およびプリント配線板
JP7317924B2 (ja) ミクロ粗面化電着銅箔及び銅張積層板
JP6893572B2 (ja) 表面処理銅箔の製造方法
JP5972486B1 (ja) 銅箔、銅張積層板、および基板
JP5248684B2 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
JP6781562B2 (ja) フレキシブルプリント基板用銅箔、それを用いた銅張積層体、フレキシブルプリント基板、及び電子機器
WO2010074054A1 (ja) 電子回路の形成方法
US20190387613A1 (en) Printed wiring board and method for manufacturing same
KR20050020699A (ko) 양면 배선 회로 기판 및 그 제조 방법
JP6328679B2 (ja) フレキシブルプリント基板用銅箔、それを用いた銅張積層体、フレキシブルプリント基板、及び電子機器
JP2012244056A (ja) フッ素樹脂基板の製造方法
JP2019194360A (ja) フレキシブルプリント基板用銅箔、それを用いた銅張積層体、フレキシブルプリント基板、及び電子機器
TWM543248U (zh) 表層具有橄欖球狀結構的電解銅箔以及線路板組件
TWM543249U (zh) 表層具有絨毛狀結構的電解銅箔以及線路板組件
WO2022209990A1 (ja) 粗化処理銅箔、銅張積層板及びプリント配線板
TWI808700B (zh) 粗化處理銅箔、銅箔積層板及印刷佈線板
KR102506594B1 (ko) 표면 처리 동박 및 이를 포함하는 회로 기판
TW202344716A (zh) 粗化處理銅箔、附載體銅箔、銅箔積層板及印刷配線板
CN116685051A (zh) 金属箔、载体箔、覆金属层叠板、印刷线路板及电池
TWM560998U (zh) 應用於高頻訊號傳輸的銅箔以及線路板組件