TWI598716B - Cpu單元、目標單元及plc系統 - Google Patents
Cpu單元、目標單元及plc系統 Download PDFInfo
- Publication number
- TWI598716B TWI598716B TW105106868A TW105106868A TWI598716B TW I598716 B TWI598716 B TW I598716B TW 105106868 A TW105106868 A TW 105106868A TW 105106868 A TW105106868 A TW 105106868A TW I598716 B TWI598716 B TW I598716B
- Authority
- TW
- Taiwan
- Prior art keywords
- unit
- circuit unit
- expansion function
- system bus
- input
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Programmable Controllers (AREA)
- Computer Hardware Design (AREA)
Description
本發明係有關透過系統匯流排(system bus)而進行通信之CPU單元(unit)、目標單元及PLC系統。
構建塊(building block)型PLC(Programmable Logic Controller:可程式邏輯控制器),係依據被控制器具之控制規模及控制內容,而組合CPU(Central Processing Unit:中央處理器)單元及複數個目標單元所建構的PLC。於該構成中,CPU單元與透過系統匯流排所連接之一個或複數個目標單元進行通信。
再者,在使用生產設備及生產裝置內所利用的PLC的系統中,會有欲新擴充功能的情形。此外,在以下說明中,將欲新擴充的功能部稱為擴充功能部。再者,在作為欲新擴充功能方面,乃有配合在單元之間進行動作的時序(timing)的單元之間同步功能及高速串列(serial)通信功能。
在此說明,可考量重新建構具有擴充功能部之新的系統(system)。但是,該方法必須將現在所利用的生產設備及生產裝置內的PLC的全部單元予以全部更換,
而存在有較耗費系統之更新的費用及作業時間的問題。
另一方面,也有對系統新追加擴充功能部或將系統的構成要素更換為擴充功能部的方法。與上述的重新建構系統的方法相比較,該方法雖然具有抑制系統的更新費用及作業時間的優點,但是由於是利用擴充功能部,而必須確保信號線。
在系統匯流排有空置的信號線時,雖然能將空置的信號線分配到擴充功能部,然而在沒有空置的信號線時,可考量將其他的構成要素所分配的信號線與擴充功能部共用的構成。
專利文獻1揭示有:將擴充功能部追加到系統,並與擴充功能部共用其他構成要素所分配之信號線的構成。具體而言,專利文獻1係揭示有:於具有輸入輸出匯流排介面(bus interface)之CPU模組(module)搭載有屬於擴充功能部之高速串列匯流排介面(serial bus interface),將高速串列匯流排介面連接於與輸入輸出匯流排介面(bus interface)相同輸入輸出匯流排,而共用輸入輸出匯流排的構成。
再者,專利文獻1也揭示有:利用輸入輸出匯流排,高速串列匯流排介面與輸入輸出模組進行串列通信,或利用輸入輸出匯流排,輸入輸出匯流排介面與通常的輸入輸出模組進行平行(parallel)通信的構成。
[專利文獻1]日本特開2006-133924號公報
然而,專利文獻1記載有:於同一匯流排上,即使是CPU單元與平行通信用的目標單元(target Unit)與串列通信用的目標單元連接的構成,平行通信與串列通信之匯流排週期(bus cycle)頻率不同,故平行通信用的信號並不輸入串列通信用的目標單元,並且,串列通信用的信號並非輸入平行通信用的目標單元。
但是,可考量到所使用PLC的系統係組裝於生產設備及生產裝置內,而使用於各式各樣的環境,因此在單元之間被發送接收的信號會因外部環境的影響而改變。此外,所謂外部環境的影響,係施加於系統之振動及電磁噪音的影響。
換言之,於擴充功能部與其他的構成要素共用同一條信號線的構成中,因外部環境的影響而使信號改變,擴充功能部接收其他構成要素的信號,或其他構成要素接收擴充功能部的信號,會有發生信號的混淆的可能。又,當信號混淆而發生誤動作,則在構成PLC之單元之間就無法建立通信而無法執行已擴充的功能。
本發明即是鑑於上述問題點而完成者,目的在於:提供在擴充功能部與其他的構成要素共用同一條信號線的構成中,即使因外部環境的影響而使信號改變,
擴充功能部及其他的構成要素也能不會將信號混淆地進行通信的CPU單元。
為解決上述課題而達成目的,本發明的特點在於:透過系統匯流排而與目標單元連接的CPU單元,具備:第1系統匯流排輸入輸出電路部,係進行信號的輸入輸出;擴充功能控制電路部,係與目標單元所具有的擴充功能電路部進行通信;以及第1切換部,係使第1系統匯流排輸入輸出電路部或擴充功能控制電路部切換成連接於系統匯流排所包含的第1信號線;擴充功能控制電路部在與目標單元所具有的擴充功能電路部之間進行通信時,係使擴充功能控制電路部及第1信號線連接於第1切換部。
本發明之CPU單元,在擴充功能部與其他的構成要素共用同一條信號線的構成中,即使因外部環境的影響而使信號改變,擴充功能部及其他的構成要素也能不會將信號混淆地進行通信。
1‧‧‧PLC系統
2‧‧‧CPU單元
3‧‧‧目標單元
3a‧‧‧擴充功能對應目標單元
3b‧‧‧擴充功能非對應目標單元
11、21、31‧‧‧系統匯流排輸入輸出電路部
12‧‧‧擴充功能控制電路部
13、23‧‧‧切換部
13a‧‧‧接地端子
13b‧‧‧切換端子
22‧‧‧擴充功能電路部
B‧‧‧系統匯流排
B1‧‧‧信號線
第1圖係本發明之實施形態之PLC系統的構成圖。
第2圖係PLC系統之擴充功能之設定為有效時的構成圖。
第3圖係PLC系統之擴充功能之設定為無效時的構成圖。
第4圖係用以說明切換部之切換順序的圖式。
第5圖係顯示CPU單元與擴充功能之設定為有效之擴充功能對應目標單元進行通信時之系統匯流排輸入輸出電路部的信號波形、以及擴充功能控制電路部及擴充功能電路部的信號波形。
第6圖係用以說明PLC系統之動作的流程圖(flow chart)。
以下,依據圖式來詳細說明本發明之實施形態之CPU單元、目標單元及PLC系統。此外,本發明不受該實施形態所限定。
第1圖係顯示本發明之實施形態之CPU單元2與目標單元3透過系統匯流排B而連接的PLC系統1。此外,雖然第1圖顯示有3台目標單元連接於系統匯流排B,惟並不限定為3台。再者,雖然將於後段來詳述,惟系統匯流排3具有與擴充功能對應的擴充功能對應目標單元3a、以及不與擴充功能對應的擴充功能非對應目標單元3b。
說明CPU單元2的構成。CPU單元2透過系統匯流排B而與目標單元3連接,且具備:作為進行信號的輸入輸出之第1系統匯流排輸入輸出電路部的系統匯流排輸入輸出電路部11、進行與擴充功能電路部通信的擴充功能控制電路部12、以及作為切換系統匯流排輸入輸出
電路部11或擴充功能控制電路部12之第1切換部的切換部13。
系統匯流排B係以複數根信號線來構成。複數根信號線包含信號線B1。信號線B1係利用於CPU單元2與目標單元3之間進行的通信,並且傳送用以表示輸出允許(enable)信號及輸入允許信號這類之通信的執行狀態的信號。
擴充功能控制電路部12係與在目標單元3所具備的擴充功能電路部進行通信。
具體而言,擴充功能控制電路部12在與目標單元3所具備的擴充功能電路部之間進行通信時,使切換部13連接擴充功能控制電路部12及信號線B1。
再者,擴充功能控制電路部12連接信號線B1時,係對不具備擴充功能電路部之目標單元3發送將信號線B1的輸入輸出設成無效的輸入輸出無效信號。
擴充功能控制電路部12不與目標單元3所具備的擴充功能電路部進行通信時,使切換部13連接系統匯流排輸入輸出電路部11及信號線B1。
切換部13係以系統匯流排輸入輸出電路部11或擴充功能控制電路部12連接信號線B1的方式進行切換。
因此,CPU單元2於擴充功能控制電路部12與系統匯流排輸入輸出電路部11共用同一條信號線B1的構成中,依據是否與目標單元3所具備的擴充功能電路
部之間進行通信,而使系統匯流排輸入輸出電路部11或擴充功能控制電路部12之其中任一者連接於信號線B1,因此,即使因外部環境的影響而使信號改變,系統匯流排輸入輸出電路部11及擴充功能控制電路部12也能夠不會將信號混淆地進行通信。
再者,CPU單元2在擴充功能控制電路部12連接信號線B1而利用擴充功能時,係對不具備擴充功能電路部之目標單元3發送輸入輸出無效信號,因此,即使因外部環境的影響而使信號改變,也不會對系統匯流排輸入輸出電路部11造成影響。
接著,說明目標單元3的構成。具體而言,目標單元3係信號輸入單元、信號輸出單元及定位單元,且只要是具備後述:系統匯流排輸入輸出電路部21、擴充功能電路部22及切換部23,亦可為任何的目標單元。又,目標單元3具有與擴充功能對應之擴充功能對應目標單元3a、及不與擴充功能對應之擴充功能非對應目標單元3b。
擴充功能對應目標單元3a具備:作為進行信號之輸入輸出之第2系統匯流排輸入輸出電路部的系統匯流排輸入輸出電路部21、執行經擴充之功能的擴充功能電路部22、以及作為切換系統匯流排輸入輸出電路部21或擴充功能電路部22之第2切換部的切換部23。
切換部23係以系統匯流排輸入輸出電路部21或擴充功能控制電路部22連接信號線B1的方式進行切換。
擴充功能非對應目標單元3b具有進行信號之輸入輸出的系統匯流排輸入輸出電路部31。再者,擴充功能非對應目標單元3b在CPU單元2與擴充功能對應目標單元3a連接於信號線B1進行通信時,從CPU單元2的擴充功能控制電路部12接收輸入輸出無效信號。
使用第2圖及第3圖來說明擴充功能控制電路部12的動作。第2圖係擴充功能之設定為有效的情形的構成圖。第3圖係擴充功能之設定為無效的情形的構成圖。
擴充功能控制電路部12在啟動了PLC系統1的時序,開始讀入連接在系統匯流排B之目標單元3的機種資訊。並且,擴充功能控制電路部12辨識連接於系統匯流排B之所有的目標單元3,而將目標單元3區分為擴充功能之設定為有效的擴充功能對應目標單元3a、擴充功能之設定為無效的擴充功能對應目標單元3a及擴充功能非對應目標單元3b。
擴充功能控制電路部12在與擴充功能之設定為有效的擴充功能對應目標單元3a之間進行通信時,如第2圖所示,使擴充功能控制電路部12與信號線B1連接於切換部13。再者,擴充功能控制電路部12使切換部23連接擴充功能對應目標單元3a的擴充功能電路部23與信號線B1。再者,擴充功能控制電路部12對擴充功能非對應目標單元3b發送將信號線B1之輸入輸出設為無效的輸入輸出無效信號。
如此一來,PLC系統1於系統匯流排輸入輸出電路部11、系統匯流排輸入輸出電路部21及系統匯流排輸入輸出電路部31,與新追加的擴充功能控制電路部12及擴充功能電路部22共用同一條信號線B1的構成中,即使因外部環境的影響而使信號改變,在擴充功能控制電路部12及擴充功能電路部22之間信號也不會混淆而能進行通信。PLC系統1在擴充功能之後也與擴充功能之前同樣能保證可靠度且能進行穩定的動作。
再者,擴充功能控制電路部12在與擴充功能之設定為無效的擴充功能對應目標單元3a及擴充功能非對應目標單元3b之間進行通信時,如第3圖所示,使系統匯流排輸入輸出電路部11與信號線B1連接於切換部13。再者,擴充功能控制電路部12使擴充功能對應目標單元3a之系統匯流排輸入輸出電路部21與信號線B1連接於切換部13。再者,擴充功能控制電路部12將解除信號線B1之輸入輸出之無效的解除信號發送至擴充功能非對應目標單元3b。此外,藉由切換部13而使系統匯流排輸入輸出電路部11與信號線B1成連接狀態時,擴充功能控制電路部12利用與系統匯流排輸入輸出電路部11之間的匯流排並透過系統匯流排輸入輸出電路部11來監視信號線B1。再者,利用擴充功能時,擴充功能控制電路部12係以本身連接信號線B1的方式控制切換部13,且以擴充功能電路部22連接信號線B1的方式控制切換部23。
如此一來,PLC系統1於系統匯流排輸入
輸出電路部11、系統匯流排輸入輸出電路部21及系統匯流排輸入輸出電路部31,與新追加的擴充功能控制電路部12及擴充功能電路部22共用同一條信號線B1的構成中,即使因外部環境的影響而使信號改變,在系統匯流排輸入輸出電路部11、系統匯流排輸入輸出電路部21及系統匯流排輸入輸出電路部31之間也能夠不會將信號混淆地進行通信。PLC系統1在擴充功能之後也與擴充功能之前同樣能保證可靠度且能進行穩定的動作。
再者,擴充功能控制電路部12監視著CPU單元2與擴充功能對應目標單元3a之間的通信。擴充功能控制電路部12在開始CPU單元2與擴充功能之設定為有效的擴充功能對應目標單元3a之間的通信時,開始通信,而在確認信號線B1變化為特意的狀態之後,使CPU單元2之擴充功能控制電路部12與信號線B1連接於切換部13,且使擴充功能對應目標單元3a之擴充功能電路部22與信號線B1連接於切換部23。
以下使用第4圖來說明切換部13之具體的切換步驟。切換部13具有:一側連接於地線而接地,另一側與系統匯流排輸入輸出電路部11形成連接或非連接的接地端子13a、以及一側連接於信號線B1,另一側與系統匯流排輸入輸出電路部11或擴充功能控制電路部12連接的切換端子13b。
切換部13係如第4圖(a)所示,從藉由切換端子13b使系統匯流排輸入輸出電路部11與信號線B1連
接,且接地端子13a未連接於系統匯流排輸入輸出電路部11的狀態,而要連接擴充功能控制電路部12與信號線B1時,如第4圖(b)所示,維持系統匯流排輸入輸出電路部11與信號線B1之連接狀態下,將接地端子13a切換成使系統匯流排輸入輸出電路部11連接於接地(ground)。接著,切換部13如第4圖(c)所示,將切換端子13b切換成使擴充功能控制電路部12與信號線B1連接。
如此一來,切換部13將擴充功能控制電路部12與信號線B1連接時,係以不將系統匯流排輸入輸出電路部11設成解放狀態的方式切換。此外,切換部23之切換步驟也與上述的切換部13同樣。
再者,擴充功能控制電路部12在CPU單元2與擴充功能之設定為有效的擴充功能對應目標單元3a之間的通信結束時,在確認通信結束之後,使CPU單元2之系統匯流排輸入輸出電路部11與信號線B1連接切換部13。
具體而言,切換部13如第4圖(c)所示,從藉由切換端子13b使擴充功能控制電路部12與信號線B1連接,且接地端子13a從連接於系統匯流排輸入輸出電路部11的狀態,而要連接系統匯流排輸入輸出電路部11與信號線B1時,如第4圖(b)所示,維持接地與系統匯流排輸入輸出電路部11之連接狀態下,將接地端子13a切換成系統匯流排輸入輸出電路部11與信號線B1連接。接著,切換部13如第4圖(a)所示,將接地端子13a與系統匯流
排輸入輸出電路部11切換成非連接狀態。
如此一來,切換部13將系統匯流排輸入輸出電路部11與信號線B1連接時,以可維持系統匯流排輸入輸出電路部11之信號狀態的方式加以切換。此外,切換部23之切換步驟也與上述的切換部13同樣。
第5圖(a)係顯示CPU單元2與擴充功能之設定為有效之擴充功能對應目標單元3a進行通信時,系統匯流排輸入輸出電路部11及系統匯流排輸入輸出電路部21之信號波形的圖式。第5圖(a)中的T1係顯示CPU單元2及擴充功能之設定為有效之擴充功能對應目標單元3a的通信期間。第5圖(a)中的T2係顯示將從系統匯流排輸入輸出電路部11切換至擴充功能控制電路部12之切換部13的動作期間,與從系統匯流排輸入輸出電路部21切換至擴充功能電路部22之切換部23之動作期間予以合計後的期間。第5圖(a)中的T3係顯示將從擴充功能控制電路部12切換至系統匯流排輸入輸出電路部11之切換部13的動作期間,與從擴充功能電路部22切換至系統匯流排輸入輸出電路部21之切換部23的動作期間予以合計後的期間。
第5圖(b)係顯示擴充功能控制電路部12及擴充功能電路部22的信號波形。第5圖(b)中的T4顯示擴充功能的有效期間。擴充功能的有效期間係從T2之經過後至T3的開始前的期間。
如此一來,PLC系統1於共用同一條信號線B1的構成中,在系統匯流排輸入輸出電路部11、系統
匯流排輸入輸出電路部21及系統匯流排輸入輸出電路部31之間,與新追加的擴充功能控制電路部12及擴充功能電路部22之間,能夠不混淆信號且兼顧通信。
接著,使用第6圖所示之流程圖來說明PLC系統1之具體的動作。
於步驟(step)S1,啟動PLC系統1。
於步驟S2,擴充功能控制電路部12藉由匯流排存取(bus access),開始連接於系統匯流排B之所有的目標單元3之機種資訊的讀入。
於步驟S3,擴充功能控制電路部12依據以步驟S2的步驟所讀入的機種資訊,進行是否對應各目標單元3之擴充功能、或非對應的判別。亦即,擴充功能控制電路部12進行目標單元3是否為擴充功能對應目標單元3a、或是擴充功能非對應目標單元3b的判別。
於步驟S4,擴充功能控制電路部12依據以步驟S2的步驟所讀入的機種資訊,檢查(check)以使用者(user)所設定的擴充功能設定參數(parameter)。擴充功能對應目標單元3a係在藉由使用者啟動PLC系統1之前,進行依據擴充功能之有效或無效所得之擴充功能設定參數的設定者。
於步驟S5,擴充功能控制電路部12依據步驟S4之步驟所獲得之檢查的結果,判斷擴充功能之設定是否為有效。當擴充功能之設定為有效時(是(Yes)),前進至步驟S6,當擴充功能之設定為非有效時(否(No)),亦
即擴充功能之設定為無效時,前進至步驟S11。
於步驟S6,擴充功能控制電路部12依據步驟S3之步驟所獲得之檢查的結果,判斷目標單元3是否為擴充功能對應目標單元3a。若為擴充功能對應目標單元3a時(是(Yes)),前進至步驟S7,若非為擴充功能對應目標單元3a時(否(No)),亦即為擴充功能非對應目標單元3b時,前進至步驟S10。
於步驟S7,擴充功能控制電路部12對擴充功能之設定為有效的擴充功能對應目標單元3a發送參數的有效資訊。
於步驟S8,擴充功能控制電路部12使切換部13連接擴充功能控制電路部12與信號線B1。
於步驟S9,擴充功能控制電路部12透過信號線B1而發送信號。
於步驟S10,擴充功能控制電路部12對擴充功能無對應目標單元3b發送將信號線B1之輸入輸出設成無效的輸入輸出無效信號。
於步驟S11,擴充功能控制電路部12使切換部13連接系統匯流排輸入輸出電路部11與信號線B1,使切換部23連接擴充功能之設定為無效之擴充功能對應目標單元3a的系統匯流排輸入輸出電路部21與信號線B1,而將擴充功能的設定設為無效。
如此一來,PLC系統1,於系統匯流排輸入輸出電路部11、擴充功能控制電路部12、系統匯流排輸入
輸出電路部21、擴充功能電路部22、以及系統匯流排輸入輸出電路部31共用同一條信號線的構成中,在擴充功能之設定為有效時,利用信號線B1而能在擴充功能控制電路部12與擴充功能電路部22之間進行利用擴充功能的通信。
再者,PLC系統1於系統匯流排輸入輸出電路部11、擴充功能控制電路部12、系統匯流排輸入輸出電路部21、擴充功能電路部22及系統匯流排輸入輸出電路部31共用同一條信號線B1的構成中,在擴充功能之設定為有效時,由於對擴充功能非對應目標單元3b發送將信號線B1之輸入輸出設成無效的輸入輸出無效信號,所以即使因外部環境的影響而使信號改變,也不會對系統匯流排輸入輸出電路部31造成影響。
再者,PLC系統1於系統匯流排輸入輸出電路部11、擴充功能控制電路部12、系統匯流排輸入輸出電路部21、擴充功能電路部22及系統匯流排輸入輸出電路部31共用同一條信號線B1的構成中,在擴充功能之設定為無效時,利用信號線B1而能在系統匯流排輸入輸出電路部11、系統匯流排輸入輸出電路部21及系統匯流排輸入輸出電路部31之間進行通信。
繼而,PLC系統1於功能的擴充中,即使構成系統匯流排之信號線沒有空置的情形,也不必將生產設備及生產裝置內所利用之各單元全部更換來再建構系統,能夠僅追加對功能之擴充造成影響之部分的單元,而能謀求用以更新系統之費用及作業時間的刪減。
以上實施形態所表示的構成係表示本發明之內容的一例者,也可與其他眾所周知的技術進行組合,也可在不脫離本發明之主旨的範圍內,省略、變更構成的一部分。
1‧‧‧PLC系統
2‧‧‧CPU單元
3‧‧‧目標單元
3a‧‧‧擴充功能對應目標單元
3b‧‧‧擴充功能非對應目標單元
11、21、31‧‧‧系統匯流排輸入輸出電路部
12‧‧‧擴充功能控制電路部
13、23‧‧‧切換部
22‧‧‧擴充功能電路部
B‧‧‧系統匯流排
B1‧‧‧信號線
Claims (4)
- 一種CPU單元,係透過系統匯流排而與目標單元連接,該CPU單元具備:第1系統匯流排輸入輸出電路部,係進行信號的輸入輸出;擴充功能控制電路部,係與前述目標單元所具有的擴充功能電路部進行通信;以及第1切換部,係使前述第1系統匯流排輸入輸出電路部或前述擴充功能控制電路部切換成連接於前述系統匯流排所包含的第1信號線;前述擴充功能控制電路部在與前述目標單元所具有的前述擴充功能電路部之間進行通信時,係使前述擴充功能控制電路部及前述第1信號線與前述第1切換部連接,前述擴充功能控制電路部在不與前述目標單元具備的前述擴充功能電路部進行通信時,係使前述第1系統匯流排輸入輸出電路部及前述第1信號線與前述第1切換部連接。
- 如申請專利範圍第1項所述之CPU單元,其中,前述擴充功能控制電路部在與前述第1信號線連接時,係對不具備前述擴充功能電路部的目標單元發送前述第1信號線的輸入輸出無效信號。
- 一種目標單元,係透過系統匯流排而與申請專利範圍第1項所述之CPU單元連接;其中該目標單元具備:與擴充功能對應之擴充功能對應 目標單元以及不與擴充功能對應之擴充功能非對應目標單元;前述擴充功能對應目標單元係具備:第2系統匯流排輸入輸出電路部,係進行信號的輸入輸出;擴充功能電路部;以及第2切換部,係前述擴充功能電路部在與前述CPU單元具備的擴充功能控制電路部之間進行通信時,用以將前述第2系統匯流排輸入輸出電路部或前述擴充功能電路部與第1信號線連接;前述擴充功能控制電路部,在前述擴充功能控制電路部與前述擴充功能電路部之間進行通信時,係使前述擴充功能電路部及前述第1信號線與前述第2切換部連接,在前述擴充功能控制電路部與前述擴充功能電路部之間不進行通信時,係使前述第2系統匯流排輸入輸出電路部及前述第1信號線與前述第2切換部連接。
- 一種PLC系統,係申請專利範圍第1項所述之CPU單元與申請專利範圍第3項所述之目標單元透過系統匯流排而連接。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/057197 WO2016143101A1 (ja) | 2015-03-11 | 2015-03-11 | Cpuユニット、ターゲットユニットおよびplcシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201643572A TW201643572A (zh) | 2016-12-16 |
TWI598716B true TWI598716B (zh) | 2017-09-11 |
Family
ID=56878854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105106868A TWI598716B (zh) | 2015-03-11 | 2016-03-07 | Cpu單元、目標單元及plc系統 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP6026051B1 (zh) |
KR (1) | KR101698303B1 (zh) |
CN (1) | CN106164791A (zh) |
TW (1) | TWI598716B (zh) |
WO (1) | WO2016143101A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7219238B2 (ja) * | 2020-02-10 | 2023-02-07 | 矢崎総業株式会社 | 通信システム及び代行入出力ユニット |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0343804A (ja) * | 1989-07-11 | 1991-02-25 | Matsushita Electric Ind Co Ltd | シーケンス制御装置 |
JPH04373002A (ja) * | 1991-06-24 | 1992-12-25 | Toshiba Corp | プログラマブルコントローラ |
JP2833325B2 (ja) * | 1992-03-02 | 1998-12-09 | 三菱電機株式会社 | プログラマブルコントローラ |
JP4346539B2 (ja) * | 2004-11-04 | 2009-10-21 | 株式会社東芝 | 制御装置 |
JP2011191875A (ja) * | 2010-03-12 | 2011-09-29 | Koyo Electronics Ind Co Ltd | Plcシステムにおける信号伝送制御方法および当該plcシステム |
CN103246314A (zh) * | 2012-02-07 | 2013-08-14 | 鸿富锦精密工业(深圳)有限公司 | 具有扩展连接器的主板 |
CN103941633B (zh) * | 2014-04-29 | 2017-01-25 | 北京龙鼎源科技股份有限公司 | 可编程控制器冗余控制方法和系统 |
-
2015
- 2015-03-11 WO PCT/JP2015/057197 patent/WO2016143101A1/ja active Application Filing
- 2015-03-11 CN CN201580009303.2A patent/CN106164791A/zh active Pending
- 2015-03-11 JP JP2016507715A patent/JP6026051B1/ja not_active Expired - Fee Related
- 2015-03-11 KR KR1020167021982A patent/KR101698303B1/ko active IP Right Grant
-
2016
- 2016-03-07 TW TW105106868A patent/TWI598716B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20160120290A (ko) | 2016-10-17 |
JPWO2016143101A1 (ja) | 2017-04-27 |
WO2016143101A1 (ja) | 2016-09-15 |
JP6026051B1 (ja) | 2016-11-16 |
CN106164791A (zh) | 2016-11-23 |
TW201643572A (zh) | 2016-12-16 |
KR101698303B1 (ko) | 2017-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8688865B2 (en) | Device identifier assignment | |
US7979745B2 (en) | On-chip debug emulator, debugging method, and microcomputer | |
WO2015079725A1 (ja) | プログラマブルコントローラ | |
TWI598716B (zh) | Cpu單元、目標單元及plc系統 | |
US20100312986A1 (en) | Semiconductor integrated circuit | |
US10977206B2 (en) | Data communication device and method for data communication | |
CN105490844A (zh) | 一种PCIe端口重构方法 | |
JP6070600B2 (ja) | マイクロコンピュータ | |
US8316168B2 (en) | Method and communications system for the configuration of a communications module containing a logic component | |
CN104142905A (zh) | 一种扩展集成电路总线iic的方法及设备 | |
JP2016053747A (ja) | マスター・スレーブ間通信装置およびその通信制御方法 | |
US9703753B2 (en) | Apparatus and method for updating a device | |
JP2017010432A (ja) | Icチップ | |
JP2007171060A (ja) | 動作モード設定回路、動作モード設定回路を有するlsi、及び動作モード設定方法 | |
JP2010003038A (ja) | シリアル接続内での各ユニットのid自動割付方式 | |
JP2020101995A (ja) | 制御システム、および制御装置 | |
KR20200030981A (ko) | 고장 감내 동작을 제공하기 위한 인터페이스 회로 및 그것을 포함하는 고장 감내 시스템 | |
TWI688277B (zh) | 具有多個參數配置模式的中繼裝置及其參數配置方法 | |
CN111723038B (zh) | 一种讯号补偿方法、装置及电子设备和存储介质 | |
JP6342786B2 (ja) | 半導体装置、データ通信システムおよびデータ書き込み制御方法 | |
JP2010003039A (ja) | Cpu動作クロック同調式plcバスシステム | |
CN105335148B (zh) | 具有可配置应用平台cap的集成电路 | |
JP4874139B2 (ja) | 半導体集積回路 | |
JP2015142359A (ja) | プログラム可能な論理回路デバイスを備えた電子装置 | |
JP2005180952A (ja) | テスト回路、半導体集積回路及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |