CN105335148B - 具有可配置应用平台cap的集成电路 - Google Patents

Abstract

本发明涉及一种具有可配置应用平台CAP的集成电路，所述集成电路包括：片上系统，经配置用于运行操作系统，其中所述片上系统包括核心配置器和片上系统硬件资源；可编程电路系统，与所述片上系统相耦接，经配置用于实施不同物理电路，其中所述可编程电路系统经配置以与所述片上系统互相共享所述硬件资源的使用权。本发明提供的具有可配置应用平台的集成电路，既提高了用户可配置逻辑的性能，也节省了因实现用户片上系统时所需要的硬件资源损耗。

Description

具有可配置应用平台CAP的集成电路

技术领域

本发明涉及集成电路设计领域，具体涉及一种具有可配置应用平台CAP 的集成电路。

背景技术

集成电路(Integrated Circuit，IC)可以被用来执行指定功能。在现有技术中有一种类型的IC是具有可编程电路系统和嵌入式处理器系统的集成电路，包括经配置以执行程序代码的处理器系统。该处理器系统可以为硬连线的并且包括处理器硬件资源，其中处理器硬件资源包括存储控制器，片上存储器，L2缓存器，IO接口，IO耦接装置，调试装置等，核心处理器可以实现为例如ARM Cortex^TM-A9类型的处理器核心，硬连线的实现为嵌入式的设计，嵌入到可编程逻辑单元片当中，它必须耦接可编程电路被配置后所实现的用户电路来实现某些片上系统的功能，因此需要损耗部分可编程电路资源，并且核心处理器上的编程不能改变其他可编程电路。

发明内容

本发明的目的是在于解决上述现有技术中的不足之处，提供一种具有可配置应用平台CAP的集成电路，节省了因实现用户片上系统时所需要的硬件资源损耗。

为实现上述目的，第一方面，本发明提供了一种具有可配置应用平台CAP 的集成电路，所述集成电路包括：

片上系统，经配置用于运行操作系统，其中所述片上系统包括核心配置器和片上系统硬件资源；

可编程电路系统，与所述片上系统相耦接，经配置用于实施不同物理电路，其中所述可编程电路系统经配置以与所述片上系统互相共享所述硬件资源的使用权。

优选地，所述核心配置器连接到总线，用于控制所述可编程电路系统的配置接口。

优选地，所述集成电路还包括顶层连接器，与所述可编程电路系统和所述片上系统硬件资源相连接，用于在可编程电路系统中的用户电路可以耦接并共享、修改配置、控制所述片上系统硬件资源。

优选地，所述集成电路还包括可配置输入输出装置，与所述核心配置器相连接，用于经配置以每次仅允许所述片上系统或所述可编程电路系统中的一者控制可配置输入输出装置。

优选地，所述可配置输入输出装置还用于不需要配置就被所述可编程电路系统和所述片上系统复用。

第二方面，本发明提供一种共享硬件资源的方法，所述方法包括：

配置可编程电路系统以实施不同的物理电路；

配置片上系统以使用不同的硬件资源；

配置所述可编程电路系统以互相共享片上系统的所述硬件资源的使用权，其中所述片上系统为硬连线并且经配置以执行程序代码。

优选地，所述配置可编程电路系统以实施不同的物理电路和所述配置片上系统以使用不同的硬件资源通过配置数据实现。

优选地，所述配置数据被存储在一片或多片片外非易失性存储器中或片外主动配置点的存储器中。

本发明提出了一种具有可配置应用平台的集成电路，该集成电路包括可编程电路系统和片上系统，通过对配置的设计，可编程电路系统与片上系统可以共享彼此的硬件资源，既可以节省因实现用户片上系统时所需要的硬件资源损耗，又可以通过编程支持各种用户功能电路，解决了现有技术中嵌入式处理器系统的集成电路的实现某些片上系统的功能时需要损耗部分可编程电路资源，以及核心处理器上的编程不能改变其他可编程电路的问题。

附图说明

图1为本发明实施例提供的一种具有可配置应用平台CAP的集成电路架构的第一方框图；

图2为本发明实施例提供的一种具有可配置应用平台CAP的集成电路架构的第二方框图；

图3为本发明实施例提供的一种具有可配置应用平台CAP的集成电路的可编程逻辑阵列的可编程单元片的结构图；

图4为本发明实施例提供的一种具有可配置应用平台CAP的集成电路的片上系统架构的方框图；

图5为本发明实施例提供的一种具有可配置应用平台CAP的集成电路的一个实例的方框图；

图6为本发明实施例提供的一种具有可配置应用平台CAP的集成电路的另一个实例的方框图；

图7为本发明实施例提供的一种具有可配置应用平台CAP的集成电路的配置工作流程图。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

本发明实施例提出了一种具有可配置应用平台CAP的集成电路，该集成电路包括可编程电路系统和片上系统，通过对配置的设计，可编程电路系统与片上系统可以共享彼此的硬件资源，既可以节省因实现用户片上系统时所需要的硬件资源损耗，又可以通过编程支持各种用户功能电路。

图1是本发明实施例提供的一种具有可配置应用平台的集成电路架构的第一方框图，如图1所示，具有可配置应用平台(Configurable Application Platform,CAP)的集成电路包括可编程电路系统600和片上系统500：

片上系统500，经配置可以用于运行操作系统，或某种高速协处理功能，其中片上系统包括核心配置器502和片上系统硬件资源，经配置片上系统可以共享可配置应用平台的其他硬件资源；

可编程电路系统600，与片上系统相耦接，经配置用于实施不同物理电路，其中可编程电路系统经配置以与片上系统互相共享硬件资源的使用权。可编程电路系统600包括不同类型的可编程电路，如可编程逻辑阵列601，可配置输入输出装置511和可编程时钟管理器602。

可编程逻辑阵列601可以包括多个可编程单元片，图3示出了本发明实施例提供的一种具有可配置应用平台的集成电路的可编程逻辑阵列的可编程单元片的结构图，如图3所示，可编程单元片可以包括可配置输入输出块IOB 603，可配置逻辑PLB 604，随机存储单元EMB 605，配置与时钟逻辑SPINE 606A /SEAM 606B，数字信号处理器DSP 607，其它配置单元608，高速收发器610。

可编程电路系统600还可以包括可编程互联结构，可编程互联结构是配置后可以构成的一个实例结构，是配置可编程互联元件XBAR后，XBAR再把可编程逻辑阵列601中其他部分连接起来构成的结构。具体的，每个可编程单元片、可配置逻辑、可配置输入输出块以及随机存储单元都可以包括可编程互联元件XBAR，可编程互连元件具有引向和引自每个邻近单元片中相应XBAR 的标准化连接。XBAR有同一标准化的内部XBAR和为输入输出块提供连接的 IBAR/OBAR。每个XBAR包括引向和引自同一单元片内的可编程逻辑元件的连接。它们和配置与时钟逻辑SEAM一起实现了可编程电路系统中的可编程互联结构。

图2为本发明实施例提供的一种具有可配置应用平台的集成电路架构的第二方框图。图4为本发明实施例提供的一种具有可配置应用平台的集成电路的片上系统架构的方框图。以下结合图2和图4对具有可配置应用平台的集成电路的架构进行说明。

多个可配置输入输出装置511位于四个边，多个可编程时钟管理器602 位于四个角，配置与时钟逻辑SPINE 606A位于中间，片上系统500位于一侧。以上位置布局不限于此。

可配置输入输出装置511包含可配置通用输入输出模块、可配置特殊输入输出模块和可配置模拟电路模块。可配置特殊功能比如差分双端口信号或者单端源同步高速信号。可配置模拟电路模块可以提供可配置的电压、电流驱动能力及其它电气参数控制功能。

可编程时钟管理器602包含模拟电路如相位锁向环、延迟锁相环，还包括可配置的时钟控制逻辑。

芯片中间的柱状区域SPINE 606A用于配置、时钟以及其他控制逻辑。由此柱延伸的水平区域SEAM 606B用以在可编程IC的整个宽度上分布时钟与配置信号。片上系统的时钟源也部分的来自SPINE 606A。

片上系统的物理尺寸可以是非标准的，它可能位于SPINE的另一侧，也可能半包围可编程逻辑阵列，按照同步功能时序的需要分布在合适的位置上。片上系统可以实现为硬连线的特殊应用集成电路(Application Specific Integrated Circuit，ASIC)，作为裸片的一部分。

片上系统500包括核心处理器501、片上存储器503、缓存器504、直接存储器控制器505、系统总线处理器506、总线矩阵507、协议处理器508、片外存储控制器509、时钟复位处理器510、可配置输入输出装置511、模拟电路512。

片上系统总线与可编程电路系统之间是顶层连接器700，包括连接可编程逻辑阵列的多个支持单/多时钟域的总线桥如507A、507B，还包括多个协处理器物理通讯层信号对可编程逻辑阵列的的连接，还包括时钟、复位、中断标志控制的相互连接，还包括各单元/子系统配置链与核心配置器502之间的连接。

核心处理器501可以表示各种不同的处理器类型和/或系统中的任一者。涵盖从单个处理器(例如，能够执行程序代码的单个核心)到具有一个或多个核心、模块、协处理器、接口及类似者的完整处理器系统。

核心配置器502包括CAP的各配置单元的接口、总线桥接以及对某些协议处理器的直接接口。

片上存储器503包括各类易失性存储单元和/或非易失性存储单元，还包括一个CAP用以控制系统间分享存储空间的控制器。控制器含有选择逻辑并受控于一组易失性寄存器，可以接受总线指令进行配置、控制。如图5 所示，片上存储器的控制器根据配置寄存器和配置定义，控制多个存储单元可以被不同的特定电路访问。在一个实例中，片上存储单元503A能被片上系统通过总线完成对其读写，而503B可以通过硬连线以及顶层连接器700被可编程逻辑阵列中的用户电路读写。而在另一个实例中，503在被一方特定电路访问后，通过改变配置寄存器中的配置数据，接着可以被另一方特定电路访问。

缓存器504包括处理器系统以外提供更多级别缓存功能的硬件资源。

直接存储器控制器505和片外存储控制器509根据SoC架构的复杂性需要，可以表示单/多总线层之间的直接存取数据功能。

系统总线处理器506包括总线控制和总线仲裁器，为各种总线操作提供优先级、出错控制等支持。

总线矩阵507包括多个支持单/多时钟域的总线桥如507A、507B，还包括所可以实现的互联方式，比如包括主-从互联和网络互联形式。由于片上系统中的各个子系统的配置功能都以寄存器的形式存在，这些寄存器被统一编制地址，通过总线矩阵与特定的主控器连接在一起，特定的主控器比如核心配置器502或者核心处理器501。

协议处理器508可以表示各种不同的协议功能所对应的协处理器单元，包含协议控制器，数据缓存区、总线桥接单元和协议物理层通信处理器。协议物理层通信处理器可以实现为片上系统的一部分，也可以使用可配置输入输出单元的资源来实现。

片外存储控制器509可以是硬连线的高速的片外存储器总线协议控制器，其数字逻辑控制部分可以实现在片上系统内，由总线负责控制和传输数据；其模拟电路及其控制部分可以实现在固定位置的可配置输入输出装置511内；两个部分通过配置耦接在一起。

时钟复位处理器510可以控制片内系统的时钟、复位和/或电源，包括选择控制器和可配置逻辑。其中可配置逻辑受控于一组易失性寄存器，可以接受总线指令进行配置、控制。

模拟电路512可以表示CAP各种不同的检测器、传感器、数模/模数转换电路、电源域供电电路、模拟晶振或模拟计时器等其他模拟电路。其中也包含可配置的逻辑，能够被核心配置器502控制。

片上存储器503、缓存器504、直接存储器控制器505、系统总线处理器 506、总线矩阵507、协议处理器508、片外存储控制器509、时钟复位处理器 510、可配置输入输出装置511、模拟电路512的可配置寄存单元也都与总线有桥接接口，可以被核心配置器502访问，也可以被核心处理器501和/或可编程逻辑阵列601访问到。

图5为本发明实施例提供的一种具有可配置应用平台的集成电路的一个实例的方框图，图中示出了一个CAP集成电路的实例，可编程电路系统的功能是基于加载到其中的配置数据来实现一个或者多个不同的物理电路。这些配置数据通过配置接口首先加载到内部配置存储器单元中，然后再定义可编程元件的具体实现功能。这部分的配置接口都与核心配置器502连接并受其控制。核心配置器502与总线连接，因此也可以对片上系统内各个子系统的配置寄存器进行加载。片上系统500中支持多个总线桥如主控桥507A和被控桥507B，而顶层连接器700可以硬连接的方式把可编程逻辑阵列601和这些总线桥连接起来。在一个实例中，当如图5的配置完成后，在可编程阵列中实现的某用户电路可以通过主控桥访问片上系统的配置寄存器，从而改变上电既有的配置，令片上系统中的一些硬件资源改变功能。在一个实例中，在片上系统中的核心处理器可以执行软件编程指令，通过被控桥访问和控制可编程阵列中实现的某用户电路，使得片上系统用户新的功能开销可以通过可编程逻辑来满足实现；还能通过核心配置器改变可编程逻辑阵列中的配置数据，实现可配置功能。在一个实例中，可编程电路系统中的用户电路可以通过硬连线以及桥、总线访问片上系统中的硬件资源，从而使得因实施高速、复杂的功能而造成的开销通常可以通过保持可编程逻辑阵列中的标准输入输出连接硬连线耦接在总线桥上得以克服。

图6为本发明实施例提供的一种具有可配置应用平台的集成电路的另一个实例的方框图。图中示出了CAP集成电路的另一个实例。

在实例中，可配置输入输出装置511具有可以配置的支持多种协议的电气参数，并且可以配置基本的输入输出功能，例如差分、单端、输入、输出、双向、三态、带使能控制的输出功能等。可配置输入输出装置511在顶层连接器700的支持下，可以被配置并决定由CAP集成电路中的某个特定的电路来锁定控制权。在片上系统中有系统的其他配置寄存器来实现这种控制，并可以被总线访问和修改，即CAP集成电路中的特定电路只要通过总线都可以切换可配置IO的锁定权。511A就是这种带多路选择、锁定控制功能的可配置输入输出装置511中的一种可配置输入输出器。

一般来说，可配置输入输出器具备两种功能，一种是默认的IO硬连接和被配置决定的功能，通常这种硬连接可以实现为集成电路硬件的一部分，并连接到可配置逻辑阵列上的通用IO上去。该功能必须通过配置才能使用，否则默认将控制芯片的相应管脚呈现高阻态。另一种功能是指这种可配置的IO 资源具备一种不需要配置即默认上电生效的功能，511B就是具备这种功能的可配置输入输出器。通常该功能也实现为集成电路硬件的一部分，并连接到特定的电路，从而在上电后没有配置的情形下执行特定的功能。通常511B都与核心配置器相连接，在配置状态、调试状态下使用。而511B仍然具有可配置性，这与其在非用户状态下的第二功能并不矛盾，当配置结束后，这部分 IO将被内部配置定义器控制成为用户配置的功能，不再继续呈现第二功能。如图5 中，在上电后的配置状态中，由某个指定的511B管脚对内部配置模式进行设定，比如通常的配置模式包括主动配置、被动配置或者调试配置。核心配置器502开始工作时首先检查被锁定的配置模式状态，基于这种锁定信息，核心配置器502开始不同的配置模式工作，从另一些固定位置的511B管脚访问片外非易失性存储器(主动配置模式)或者接受片外主动配置节点的访问(被动模式)。

用户电路通常可以通过可配置逻辑阵列和片上系统之间的硬连线和顶层连接器向核心处理器传递中断或者事件。在片上系统上，中断控制器综合CAP 集成电路的所有中断进行汇总，向核心处理器发出中断。这也使得任意一个可配置输入输出装置都可以成为可配置的中断源。

本发明还提供了一种共享硬件资源的方法，具体包括：配置可编程电路系统以实施不同的物理电路；配置片上系统以使用不同的硬件资源；配置可编程电路系统以互相共享片上系统的硬件资源的使用权，其中片上系统为硬连线并且经配置以执行程序代码。上述方法可单独或者相互拆分进行耦合执行，其中步骤顺序可配置。用以实现一种具有可配置应用平台CAP的集成电路。

图7图示了图6中CAP集成电路的配置和工作流程的一个实例。图7为本发明实施例提供的一种具有可配置应用平台的集成电路的配置工作流程图。如图7所示，从配置开始到配置结束A的部分可以被储存在片外非易失性存储器中或者片外主动配置节点的存储器中。对CAP集成电路不同特定电路系统的配置由核心配置器控制分开配置，所以相互间可以独立存在，没有必然的时序或配置耦合关系。对CAP集成电路不同特定电路系统内子系统的配置可以存在相互必然的时序或者配置耦合关系，所以可能需要作为整体存在。在一个实例中，对可配置输入输出装置、可配置时钟管理器、可配置逻辑阵列、顶层连接器和片上系统的配置可以分别独立存在于一个或者多个配置数据文件中。通过固定的带第二功能的可配置输入输出装置的设定，或/和配置数据文件，通过CAP集成电路平台上特定的硬件电路，CAP集成电路可编程选择某一份或者多份配置文件作为配置数据，或者重配置数据。

从配置结束A到B可以被储存在一片或者多片片外非易失性存储器中或者片外主动配置节点的存储器中。这部分配置主要由核心处理器参与执行，可以执行片上操作系统初始化所需要的功能。片上处理器根据初始化代码，把高层应用层次的配置数据传输到事先通过软件编程订制好的目的存储单元。在一个实例中，片上系统可以完成对可配置电路系统的电源、时钟控制。

从配置结束B到配置结束C主要与对可配置逻辑阵列的用户电路配置数据相对应，属于用户电路可以执行的一个功能型的实例。在一个实例中用户电路可以通过总线共享、修改配置、控制片上系统的硬件资源，比如唤醒片上系统休眠的硬件资源比如核心配置器，由核心控制器继续执行经过软件编程事先订制好的系统应用功能。

本发明实施例提出了一种具有可配置应用平台的集成电路，该集成电路包括可编程电路系统和片上系统，通过对配置的设计，可编程电路系统与片上系统可以共享彼此的硬件资源，节省了因实现用户片上系统时所需要的硬件资源损耗。

专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器 (RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种具有可配置应用平台CAP的集成电路，其特征在于，所述集成电路包括：

片上系统，经配置用于运行操作系统，其中所述片上系统包括核心配置器和片上系统硬件资源；

可编程电路系统，与所述片上系统相耦接，经配置用于实施不同物理电路，其中所述可编程电路系统经配置以与所述片上系统互相共享所述硬件资源的使用权；

所述可编程电路系统包括可编程逻辑阵列；所述可编程逻辑阵列包括多个可编程单元片；

所述可编程电路系统还包括可编程互联结构，由可编程逻辑阵列中多个可编程单元片连接起来构成；

可配置输入输出装置，与所述核心配置器相连接，用于经配置以每次仅允许所述片上系统或所述可编程电路系统中的一者控制可配置输入输出装置；

所述可配置输入输出装置还用于不需要配置就被所述可编程电路系统和所述片上系统复用；

顶层连接器，与所述可编程电路系统和所述片上系统硬件资源相连接，用于在可编程电路系统中的用户电路可以耦接并共享、修改配置、控制所述片上系统硬件资源；

其中，核心配置器配置可编程电路系统以实施不同的物理电路；配置片上系统以使用不同的硬件资源；配置所述可编程电路系统以互相共享片上系统的所述硬件资源的使用权，其中所述片上系统为硬连线并且经配置以执行程序代码。

2.根据权利要求1所述的集成电路，其特征在于，所述核心配置器连接到总线，用于控制所述可编程电路系统的配置接口。

3.一种共享硬件资源的方法，应用于如权利要求1所述集成电路，其特征在于，所述方法包括：

配置可编程电路系统以实施不同的物理电路；

配置片上系统以使用不同的硬件资源；

配置所述可编程电路系统以互相共享片上系统的所述硬件资源的使用权，其中所述片上系统为硬连线并且经配置以执行程序代码。

4.根据权利要求3所述的共享硬件资源的方法，其特征在于，所述配置可编程电路系统以实施不同的物理电路和所述配置片上系统以使用不同的硬件资源通过配置数据实现。

5.根据权利要求4所述的共享硬件资源的方法，其特征在于，所述配置数据被存储在一片或多片片外非易失性存储器中或片外主动配置点的存储器中。

Images