JP2020101995A - 制御システム、および制御装置 - Google Patents

制御システム、および制御装置 Download PDF

Info

Publication number
JP2020101995A
JP2020101995A JP2018239713A JP2018239713A JP2020101995A JP 2020101995 A JP2020101995 A JP 2020101995A JP 2018239713 A JP2018239713 A JP 2018239713A JP 2018239713 A JP2018239713 A JP 2018239713A JP 2020101995 A JP2020101995 A JP 2020101995A
Authority
JP
Japan
Prior art keywords
control
control unit
mode
unit
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018239713A
Other languages
English (en)
Inventor
克成 阿部
Katsunari Abe
克成 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Infrastructure Systems and Solutions Corp filed Critical Toshiba Corp
Priority to JP2018239713A priority Critical patent/JP2020101995A/ja
Publication of JP2020101995A publication Critical patent/JP2020101995A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Programmable Controllers (AREA)

Abstract

【課題】制御システム内の複数の制御部を協調制御する場合において、当該制御システム内におけるハードウェアの構成が複雑化することを防止し、かつ専用のハードウェアを設けることによるコストの増加を防止する。【解決手段】実施形態の制御システムは、複数の制御装置を備え、各制御装置は、制御部と、メモリ部と、ネットワーク通信部と、を備える。制御部は、制御対象を制御する。メモリ部は、複数の制御部のモードを記憶する。ネットワーク通信部は、ネットワークを介して複数の制御部間で通信可能とする。また、制御部は、ネットワーク通信部を介したサイクリック伝送によって他の制御部のモードを受信し、サイクリック伝送によって制御部自身のモードおよび受信した他の制御部のモードを送信し、制御部自身のモードおよび受信した他の制御部のモードに基づいて、メモリ部に含まれる制御部のモードを更新し、かつ、メモリ部に記憶される全ての制御部のモードが準備完了を示している場合、制御対象の制御を開始する。【選択図】図1

Description

本発明の実施形態は、制御システム、および制御装置に関する。
制御システムでは、I/Oバスを介して接続される複数の制御装置が同期して、一斉に制御対象の制御(以下、協調制御と言う)を行う場合がある。この制御システムにおいては、協調制御を行う場合、複数の制御装置のうち1つの制御装置がマスタとなり、当該マスタから、他の制御装置であるスレイブに対して、当該スレイブが有するI/Oバス通信部の使用の許可を要求する使用許可司令が送信される。
例えば、制御システムが有する第1〜3制御装置が協調制御を行う場合、マスタの第1制御装置が、スレイブの第2,3制御装置に対して、使用許可司令を送信する。具体的には、第1制御装置は、まず、第2制御装置が有するI/Oバス通信部の使用許可司令を、第2制御装置および第3制御装置に送信する。この場合、第3制御装置は、第1制御装置から受信する使用許可司令を破棄する。一方、第2制御装置は、第1制御装置から使用許可司令を受信した後、自装置が有する制御部の準備が完了すると、第1制御装置および第3制御装置のそれぞれが有するメモリに対して、自装置が有する制御部の準備が完了したことを同時に書き込む。
次に、第1制御装置は、第3制御装置が有するI/Oバス通信部の使用許可司令を、第2制御装置および第3制御装置に送信する。この場合、第2制御装置は、第1制御装置から受信する使用許可司令を破棄する。一方、第3制御装置は、第1制御装置から使用許可司令を受信した後、自装置が有する制御部の準備が完了すると、第1制御装置および第2制御装置のそれぞれが有するメモリに対して、自装置が有する制御部の準備が完了したことを同時に書き込む。
制御システムは、上述の手順を実行することにより、各制御装置が有するメモリに対して、各制御装置の制御部のモード(例えば、制御部の準備が完了したこと)を書き込むことで、各制御装置の制御部は、他の制御装置の制御部と、制御対象の協調制御を行っている。
特開2001−117607号公報 特表2017−514378号公報
しかしながら、上述の制御システムでは、マスタとして機能する専用のハードウェアを設ける必要があり、制御システム内におけるハードウェアの構成が複雑化し、専用のハードウェアによるコストの増加が発生する。また、制御装置をユニットに実装する場合、ユニットに実装可能なI/Oバスの数に限りがあるため、ユニットに実装可能な制御装置の数も制限される。さらに、独立したユニット内に制御装置が実装されている場合、制御装置がI/Oバスによって接続されていないため、制御装置間で協調制御を行えない場合がある。
実施形態の制御システムは、複数の制御装置を備え、各制御装置は、制御部と、メモリ部と、ネットワーク通信部と、を備える。制御部は、制御対象を制御する。メモリ部は、複数の制御部のモードを記憶する。ネットワーク通信部は、ネットワークを介して複数の制御部間で通信可能とする。また、制御部は、ネットワーク通信部を介したサイクリック伝送によって他の制御部のモードを受信し、サイクリック伝送によって制御部自身のモードおよび受信した他の制御部のモードを送信し、制御部自身のモードおよび受信した他の制御部のモードに基づいて、メモリ部に含まれる制御部のモードを更新し、かつ、メモリ部に記憶される全ての制御部のモードが準備完了を示している場合、制御対象の制御を開始する。
図1は、第1の実施形態にかかる制御システムの構成の一例を示す図である。 図2は、第1の実施形態にかかる制御装置が有する制御部のモードの一例を説明するための図である。 図3は、第1の実施形態にかかる制御システムが有する制御装置のメモリ部のメモリマップの一例を示す図である。 図4は、第2の実施形態にかかる制御システムの構成の一例を示す図である。 図5は、第2の実施形態にかかる制御システムが有する制御装置のメモリ部のメモリマップの一例を示す図である。 図6は、第3の実施形態にかかる制御システムが有する制御装置のメモリ部のメモリマップの一例を示す図である。 図7は、第4の実施形態にかかる制御システムが有する制御装置のメモリ部のメモリマップの一例を示す図である。
以下、添付の図面を用いて、本実施形態にかかる制御システムおよび制御装置を適用した制御システムについて説明する。
(第1の実施形態)
図1は、第1の実施形態にかかる制御システムの構成の一例を示す図である。本実施形態にかかる制御システムは、図1に示すように、複数のユニットA(iは、1以上の整数)を有する。以下の説明では、ユニットAを区別する必要がない場合には、ユニットAと記載する。ユニットAは、ボードに搭載される制御装置CN(jは、1以上の整数)により構成される。
ユニットAには、制御装置CNが実装されている。以下の説明では、制御装置CNを区別する必要がない場合には、制御装置CNと記載する。各ユニットAには、少なくとも1つの制御装置CNが実装されている。例えば、ユニットAには、制御装置CN〜CNが実装されている。また、ユニットAには、制御装置CNが実装されている。
制御システム内の各制御装置CNは、図1に示すように、イーサーネット(登録商標)等のネットワークNTにより接続され、ネットワークNTを介してサイクリック伝送を行う。
制御装置CNは、図1に示すように、メモリ部101、制御部C〜C(kは、1以上の整数)、およびネットワーク通信部103を有する。メモリ部101は、制御システムが有する各制御装置CNの制御部C〜Cのモードを記憶する。ネットワーク通信部103は、ネットワークNTを介して複数の制御部C〜C間において通信可能とする。
制御部C〜Cは、当該制御部C〜Cのそれぞれに割り当てられた制御対象T〜T(例えば、工場に設けられるポンプ)を、同期して制御する協調制御を実行する。具体的には、制御装置CNの制御部Cは制御対象Tを制御し、制御装置CNの制御部Cは制御対象Tを制御し、制御装置CNの制御部Cは制御対象Tを制御し、制御装置CNの制御部Cは制御対象Tを制御する。以下の説明では、制御対象T〜Tを区別しない場合には、制御対象Tと記載する。また、以下の説明では、制御部C〜Cを区別しない場合には、制御部Cと記載する。
また、制御部Cは、ネットワーク通信部103を介したサイクリック伝送によって他の制御部Cのモードを受信する。また、制御部Cは、ネットワーク通信部103を介したサイクリック伝送によって、制御部C自身のモード、および受信した他の制御部Cのモードを送信する。
さらに、制御部Cは、当該制御部C自身のモード、および受信した他の制御部Cのモードに基づいて、メモリ部101に記憶される制御システム内の複数の制御部Cのそれぞれのモードを更新する。そして、制御部Cは、メモリ部101に記憶される全ての制御部Cのモードが準備完了を示している場合、制御対象Tの制御を開始する。
これにより、制御システム内の複数の制御装置CNのそれぞれが有するI/Oバス通信部の使用の許可を要求する使用許可司令を送信する専用のハードウェアを設けなくても、複数の制御装置CNが有する制御部Cが協調制御を実行可能となる。その結果、制御システム内におけるハードウェアの構成が複雑化することを防止でき、かつ専用のハードウェアを設けることによるコストの増加を防止できる。
また、ネットワークNTを介したサイクリック伝送によって送受信する各制御装置CNが有する制御部Cのモードを参照して、複数の制御装置CNのそれぞれの制御部Cが協調制御を実行可能となるので、ユニットA内のI/Oバスに接続可能な制御装置CNの数に上限がある場合や、ユニットA内の複数の制御装置CNがI/Oバスにより接続されていない場合であっても、制御システム内の制御装置CNの制御部C間においても協調制御を実行することができる。
次に、図2を用いて、制御装置CNが有する制御部Cのモードについて説明する。図2は、第1の実施形態にかかる制御装置が有する制御部のモードの一例を説明するための図である。本実施形態では、制御装置CNが有する制御部Cのモードには、図2に示すように、エラー、停止中、準備完了、制御前処理、および制御中がある。
ここで、エラーは、制御部Cにおいて異常が検出されたモードである。停止中は、制御部Cが停止しているモードである。準備完了は、制御対象Tの制御を実行可能なモードである。制御前処理は、制御対象Tの制御が指示されて、制御対象Tの制御を開始する前の準備処理が行われているモードである。制御中は、制御対象Tの制御が実行されているモードである。
図2に示すように、制御部Cのモードは、異常が検出されている間、エラーとなる。異常が検出されなくなると、制御部Cのモードは、エラーから停止中へと遷移する。その後、制御装置CNが有するハードウェアのキー操作(または、エンジニアリングツールからの操作)によって、制御対象Tの制御の開始が指示されると、制御部Cのモードは、停止中から準備完了へと遷移する。
そして、制御システム内の全ての制御装置CNの制御部Cのモードが準備完了へ遷移すると、制御部Cの準備処理が開始され、制御部Cのモードは、準備完了から制御前処理へと遷移する。その後、制御前処理が完了し、制御対象Tの制御が開始されると、制御部Cのモードは、制御前処理から制御中へと遷移する。そして、制御対象Tの制御が終了すると、制御部Cのモードは、制御中から準備完了へと遷移する。
制御対象Tの制御が続けられる場合には、制御部Cのモードは、準備完了、制御前処理、および制御中の間での遷移を繰り返す。一方、制御装置CNが有するハードウェアキーが操作されて、制御対象Tの制御の終了が指示されると、制御部Cのモードは、準備完了から停止中へと遷移する。また、制御部Cのモードが、停止中、準備完了、制御前処理、または制御中である場合に、制御部Cの異常が検出された場合には、制御部Cのモードは、エラーへと遷移する。
次に、図3を用いて、制御装置CNが有するメモリ部101に記憶される制御部Cのモードを参照して、複数の制御部Cが協調制御を行う例について説明する。図3は、第1の実施形態にかかる制御システムが有する制御装置のメモリ部のメモリマップの一例を示す図である。
図3に示すように、制御システム内の各制御装置CNのメモリ部101は、当該制御システム内に存在する全ての制御装置CNの制御部Cのモードを記憶している。これにより、各制御装置CNの制御部Cは、メモリ部101に記憶される各制御部Cのモードを参照することにより、制御システム内の他の制御部Cと協調制御を実行可能な否かを判断する。
ここでは、制御システム内の各制御部Cは、制御装置CNの制御部C、制御装置CNの制御部C、制御装置CNの制御部C、...、制御装置CNの制御部Cの順にトークンを取得するものとする。そして、制御装置CNの制御部Cは、トークンを取得すると、次にトークンを取得する制御装置CNの制御部Cに対して、ネットワーク通信部103を介したサイクリック伝送によって、制御部C自身の現在のモードを送信する。
制御装置CNの制御部Cは、制御装置CNの制御部Cから、当該制御装置CNの制御部Cのモードを受信する。そして、制御装置CNの制御部Cは、受信したモードおよび自身のモードに従って、制御装置CNのメモリ部101に記憶される制御装置CNの制御部Cのモードおよび自身のモードを更新する。さらに、制御装置CNの制御部Cは、トークンを取得すると、次にトークンを取得する制御装置CNの制御部Cに対して、ネットワーク通信部103を介したサイクリック伝送によって、制御装置CNの制御部Cのモードおよび自身の現在のモードを送信する。
制御システムは、上述の処理を、制御装置CNの制御部Cまで繰り返す。そして、制御装置CNの制御部Cは、トークンを取得すると、次にトークンを取得する制御装置CNの制御部Cに対して、ネットワーク通信部103を介したサイクリック伝送によって、制御装置CN〜CNの制御部C〜C(k−1)のモードおよび自身の現在のモードを送信する。以上の処理により、制御システムは、各制御装置CNの制御部Cが自身のモードを送信する1回目の送信ループを終了する。
制御装置CNの制御部Cは、制御装置CNの制御部Cから、制御装置CN〜CNのそれぞれの制御部Cのモードを受信すると、受信したモードに従って、メモリ部102に記憶される制御装置CN〜CNのそれぞれが有する制御部Cのモードを更新する。このとき、制御装置CNの制御部Cは、全ての制御装置CN〜CNの制御部Cのモードが準備完了であるか否かを判断する。そして、全ての制御装置CN〜CNの制御部Cのモードが準備完了である場合、制御装置CNの制御部Cは、制御対象Tの制御を開始する。
また、1回目の送信ループを終了した時点において、制御装置CN,CNは、制御システム内の全ての制御装置CNが有する制御部Cのモードを受信しているが、他の制御装置CN〜CNj−1の制御部C〜Ck−1は、制御システム内の全ての制御装置CNが有する制御部Cのモードを受信していない。そのため、制御装置CNの制御部Cは、再びトークンを取得すると、当該制御部C自身のモードと、制御装置CNの制御部Cから受信した各制御装置CN〜CNの制御部C〜Cのモードを、サイクリック伝送によって、ネットワーク通信部103を介して、次にトークンを取得する制御装置CNの制御部Cに対して送信する。
制御装置CNの制御部Cは、制御装置CNの制御部Cから、制御装置CN〜CNの制御部C〜Cのモードを受信すると、受信したモードに従って、メモリ部102に記憶される制御装置CN〜CNの制御部C〜Cのモードを更新する。このとき、制御装置CNの制御部Cは、全ての制御装置CN〜CNの制御部C〜Cのモードが準備完了であるか否かを判断する。そして、全ての制御装置CN〜CNの制御部C〜Cのモードが準備完了である場合、制御装置CNの制御部Cは、制御対象Tの制御を開始する。
制御システムは、上述の処理を、制御装置CNの制御部Cまで繰り返す。そして、制御装置CNの制御部Cは、再びトークンを取得すると、次にトークンを取得する制御装置CNの制御部Cに対して、サイクリック伝送によって、制御装置CN〜CNの制御部C〜C(k−1)のモードおよび自身の現在のモードを送信する。以上の処理により、制御システムは、各制御装置CN〜CNの制御部C〜Cが自身のモードを送信する2回目の送信ループを終了する。これにより、制御システム内の各制御装置CN〜CNは、当該各制御装置CN〜CNのそれぞれの制御部C〜Cのモードを記憶するメモリ部102を構築し、他の制御装置CNの制御部Cのモードを確認して、協調制御を実行する機能を実現する。
このように、第1の実施形態にかかる制御システムによれば、制御システム内の複数の制御装置CNのそれぞれが有するI/Oバス通信部の使用の許可を要求する使用許可司令を送信する専用のハードウェアを設けなくても、複数の制御装置CNが有する制御部Cが協調制御を実行可能となる。その結果、制御システム内におけるハードウェアの構成が複雑化することを防止でき、かつ専用のハードウェアを設けることによるコストの増加を防止できる。
(第2の実施形態)
本実施形態は、制御装置がマルチコアプロセッサを備え、当該マルチコアプロセッサの各コアが制御部として機能し、当該制御装置が有するメモリ部は、各コアがアクセス可能な共有メモリである例である。以下の説明では、第1の実施形態と同様の構成については、説明を省略する。
図4は、第2の実施形態にかかる制御システムの構成の一例を示す図である。図4に示すように、本実施形態にかかる制御システムの複数の制御装置CN〜CNは、図4に示すように、メモリ部401、複数の制御部C1−1〜Ck−n(nは、1以上の整数)、およびネットワーク通信部103を有する。
メモリ部401は、制御装置CNが有する複数の制御部C1−1〜Ck−nによってアクセス可能な共有メモリである。
複数の制御部C1−1〜Ck−nは、マルチコアプロセッサにより構成される。マルチコアプロセッサが有するコアが、制御部C1−1〜Ck−nとして機能する。そして、各制御部C1−1〜Ck−nは、当該C1−1〜Ck−nそれぞれに割り当てられた制御対象T1−1〜Tm−о(оは、1以上の整数)の協調制御を実行する。
各制御部Cは、第1の実施形態と同様にして、ネットワーク通信部103を介したサイクリック伝送によって他の制御部Cのモードを受信し、かつ、ネットワーク通信部103を介したサイクリック伝送によって、制御部C自身のモード、および受信した他の制御部Cのモードを送信する。これにより、1つの制御装置CN内に複数の制御部Cが有する場合であっても、制御システム内の各制御装置CNの複数の制御部Cを協調制御することができるので、協調制御を行う制御部Cの数を増やすことができる。
次に、図5を用いて、制御装置CNが有するメモリ部401に記憶される制御部Cn−1〜Ck−nのモードを参照して、複数の制御装置CNのそれぞれの制御部Cが協調制御を行う例について説明する。図5は、第2の実施形態にかかる制御システムが有する制御装置のメモリ部のメモリマップの一例を示す図である。
図5に示すように、各制御装置CNのメモリ部401は、当該制御装置CNが有する制御部C(コア)毎に、当該制御部Cがアクセス可能な記憶領域M1−1〜Mk−nを有する。そして、各記憶領域M1−1〜Mk−nは、制御システム内の制御装置CNが有する全ての制御部Cのモードを記憶する。ここで、記憶領域M1−1は、制御部C1−1がアクセス可能な記憶領域である。また、記憶領域M1−2は、制御部C1−2がアクセス可能な記憶領域である。また、記憶領域Mk−nは、制御部Ck−nがアクセス可能な記憶領域である。以下の説明では、記憶領域M1−1〜Mk−nを区別する必要がない場合には、記憶領域Mと記載する。
制御装置CNの各制御部Cは、メモリ部401において、当該制御部Cに割り当てられた記憶領域Mにアクセス可能である。そして、各制御部Cは、第1の実施形態と同様にして、他の制御部Cとの間でモードを送受信する。さらに、各制御部Cは、記憶領域Mに記憶される全ての制御部Cのモードが準備完了であるか否かを判断し、全ての制御部Cのモードが準備完了である場合、制御対象Tの制御を開始する。
このように、第2の実施形態にかかる制御システムによれば、1つの制御装置CN内に複数の制御部Cが有する場合であっても、制御システム内の各制御装置CNの複数の制御部Cを協調制御することができるので、協調制御を行う制御部Cの数を増やすことができる。
(第3の実施形態)
本実施形態は、制御部自身によるモードの送信時から、後続の制御部によるモードの送信時までの遅延時間を算出し、当該遅延時間の分、制御対象の制御の開始を遅らせる例である。以下の説明では、上述の実施形態と同様の構成については説明を省略する。
図6は、第3の実施形態にかかる制御システムが有する制御装置のメモリ部のメモリマップの一例を示す図である。上述の実施形態の制御システムでは、サイクリック伝送によって複数の制御部C間において2回目にモードを送信する送信ループから、トークンを取得した順に、制御部Cによる制御対象Tの制御が開始される。
しかしながら、複数の制御部C間でのネットワークNTを介した通信の遅延や、メモリ部401からのモードの読み込み等に遅延時間が生じた場合、その遅延時間の分だけ、制御部Cのそれぞれによる制御対象Tの制御の開始が遅れる。その結果、複数の制御部Cによる協調制御の同時性が低下する可能性がある。
そこで、本実施形態では、各制御部Cは、サイクリック伝送によって、当該制御部C自身のモードに、当該モードの送信時のタイムスタンプを付加して送信する。そして、各制御部Cは、図6に示すように、タイムスタンプが付加されたモードをメモリ部401に書き込む。
次いで、各制御部Cは、メモリ部401に記憶される、複数の制御部Cのモードそれぞれに付加されたタイムスタンプに基づいて、当該各制御部C自身によるモードの送信時から、後続の制御部Cによるモードの送信時までの遅延時間を算出する。ここで、後続の制御部Cとは、サイクリック伝送によって制御部C自身よりも後にモードを送信する制御部Cである。言い換えると、後続の制御部Cとは、サイクリック伝送によって制御部C自身よりも後にトークンを取得する制御部Cである。
本実施形態では、各制御部Cには、エンジニアリングツール等によって、制御システム内に存在する制御部Cの数が予め設定されているものとする。そして、各制御部Cは、予め設定された数の制御部Cのうち、後続の隣接する制御部C間のタイムスタンプの差分の合計を遅延時間として算出する。
例えば、制御部C1−1は、下記の式(1)に示すように、当該制御部C1−1より後続の隣接する制御部C1−2〜Ck−n間でのタイムスタンプの差分の合計を遅延時間として算出する。
遅延時間=(制御部C1−2−制御部C1−1)+(制御部C1−3−制御部C1−2)+・・・+(制御部Ck−n−制御部Ck−(n−1))・・・(1)
そして、各制御部C1−1は、算出した遅延時間の分だけ、制御対象T1−1の制御の開始を遅らせる。他の制御部C1−2〜Ck−(n−1)も同様にして、遅延時間を算出し、当該算出した遅延時間の分だけ、制御対象Tの制御の開始を遅らせる。
このように、第3の実施形態の制御システムによれば、当該制御システム内の複数の制御部C1−1〜Ck−nのそれぞれが制御対象Tの制御を開始するタイミングを揃えることができるので、複数の制御部C1−1〜Ck−nによる協調制御の同時性を向上させることができる。
(第4の実施形態)
本実施形態は、サイクリック伝送によって、制御部自身のモードに、当該モードが準備完了から制御中に至るまでの遷移時間を付加して送信し、メモリ部に記憶される制御部のモードに付加された遷移時間のうち最大の遷移時間の分だけ、制御対象の制御の開始を遅らせる例である。以下の説明では、上述の実施形態と同様の構成について説明を省略する。
図7は、第4の実施形態にかかる制御システムが有する制御装置のメモリ部のメモリマップの一例を示す図である。制御システムでは、各制御部Cは、当該各制御部Cのモードが準備完了に遷移しているかを確認して、制御前処理に遷移するまでに時間を要する。
また、制御前処理を経て、制御対象Tの制御が開始されるまでの時間は、制御部Cが制御する制御対象Tの大きさによって異なる場合がある。例えば、制御対象Tの大きさが大きくなるに従い、制御部Cが実行するプログラムの量や制御部Cによるデータの処理量も増えるため、制御対象Tの制御が開始されるまでの時間が長くなる。
そこで、本実施形態では、制御部Cは、サイクリック伝送によって、制御部C自身のモードに、当該モードが準備完了から制御中に遷移するまでに要する遷移時間を付加して送信する。ここで、遷移時間は、予め計測して、メモリ部401等の記憶媒体に保存しておき、制御部Cは、当該記憶媒体に記憶された遷移時間を、当該制御部Cのモードに付加して送信するものとする。そして、各制御部Cは、図7に示すように、遷移時間が付加されたモードをメモリ部401に書き込む。
そして、制御部Cは、制御対象Tの制御を開始する際、メモリ部401に記憶されるモードに付加される遷移時間のうち最長の遷移時間の分、制御対象Tの制御の開始を遅らせる。
例えば、複数の制御部Cのうち予め設定された制御部C(例えば、制御部C1−1)が、メモリ部401に記憶されるモードに付加された遷移時間のうち最長の遷移時間を特定する。そして、制御部C1−1は、サイクリック伝送によって、最長の遷移時間が付加されたモードを他の制御部Cに送信する。各制御部Cは、図7に示すように、各制御部Cのモードに加えて、最長の遷移時間をメモリ部401に書き込む。
そして、各制御部Cは、メモリ部401に記憶される最長の遷移時間の分、制御対象Tの制御の開始を遅らせる。言い換えると、制御部Cは、メモリ部401に記憶される最長の遷移時間と、当該制御部C自身の遷移時間との差分を算出し、当該算出した差分の分だけ、制御対象Tの制御の開始を遅らせる。これにより、各制御部Cが制御対象Tの制御を開始するタイミングを、準備完了から制御中に至るまでに最も時間を要する制御部Cが制御対象Tの制御を開始するタイミングに合わせることができる。その結果、複数の制御部Cによる協調制御の同時性を向上させることができる。
また、第3の実施形態と同様にして、制御部C自身のモードの送信時から、後続の制御部Cによるモードの送信時までの遅延時間を算出した場合には、制御部Cは、算出した遅延時間と、最長の遷移時間との合計の時間の分だけ、制御対象Tの制御の開始を遅らせるものとする。これにより、当該制御システム内の複数の制御部Cのそれぞれが制御対象Tの制御を開始するタイミングをより高精度に揃えることができるので、複数の制御部Cによる協調制御の同時性をより向上させることができる。
このように、第4の実施形態にかかる制御システムによれば、各制御部Cが制御対象Tの制御を開始するタイミングを、準備完了から制御中に至るまでに最も時間を要する制御部Cが制御対象Tの制御を開始するタイミングに合わせることができるので、複数の制御部Cによる協調制御の同時性を向上させることができる。
(第5の実施形態)
本実施形態は、サイクリック伝送による制御部のモードの送受信の結果に基づいてネットワークの断線を検出し、ネットワークの断線を検出した場合、メモリ部に記憶される制御部のモードを更新しない例である。以下の説明では、上述の実施形態と同様の構成については説明を省略する。
本実施形態では、制御部Cは、サイクリック伝送による制御部Cの送受信の結果に基づいて、ネットワークNTの断線を検出する。本実施形態では、制御部Cは、メモリ部401に記憶される各制御部Cのモードを、サイクリック伝送によって、常時、送信し続ける。
そして、制御部Cは、送信した各制御部Cのモードが、隣接する制御部Cから送られてくるか否かを監視する。具体的には、送信した各制御部Cのモードが隣接する制御部Cから受信しなかった場合、制御部Cは、ネットワークNTの断線を検出する。一方、送信した各制御部Cのモードが隣接する制御部Cから送信されてきた場合、制御部Cは、ネットワークNTの断線が発生していないと判断する。
そして、制御部Cは、ネットワークNTの断線を検出した場合、メモリ部401に記憶される各制御部Cのモードを更新しないものとする。本実施形態では、制御部Cは、ネットワークNTの断線を検出した場合に、メモリ部401に記憶される各制御部Cのモードを予め設定されたモード(例えば、準備完了)に戻すものとする。
このように、第5の実施形態にかかる制御システムによれば、ネットワークNTの断線が検出された場合には、制御対象Tの制御が行われなくなり、複数の制御部Cによる協調制御が停止するので、複数の制御部Cによる協調制御の信頼性を向上させることができる。
以上説明したとおり、第1から第5の実施形態によれば、制御システム内の複数の制御装置CNのそれぞれが有するI/Oバス通信部の使用の許可を要求する使用許可司令を送信する専用のハードウェアを設けなくても、複数の制御装置CNが有する制御部Cが協調制御を実行可能となる。その結果、制御システム内におけるハードウェアの構成が複雑化することを防止でき、かつ専用のハードウェアを設けることによるコストの増加を防止できる。
また、ネットワークNTを介したサイクリック伝送によって送受信する各制御装置CNが有する制御部Cのモードを参照して、複数の制御装置CNのそれぞれの制御部Cが協調制御を実行可能となるので、ユニットA内のI/Oバスに接続可能な制御装置CNの数に上限がある場合や、ユニットA内の複数の制御装置CNがI/Oバスにより接続されていない場合であっても、制御システム内の制御装置CNの制御部C間においても協調制御を実行することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
A ユニット
CN 制御装置
C 制御部
T制御対象
101,401 メモリ部
103 ネットワーク通信部

Claims (6)

  1. 複数の制御装置を備え、
    前記各制御装置は、
    制御対象を制御する制御部と、
    複数の前記制御部のモードを記憶するメモリ部と、
    ネットワークを介して前記複数の制御部間で通信可能とするネットワーク通信部と、を有し、
    前記制御部は、前記ネットワーク通信部を介したサイクリック伝送によって他の前記制御部のモードを受信し、前記サイクリック伝送によって前記制御部自身のモードおよび受信した前記他の制御部のモードを送信し、前記制御部自身のモードおよび受信した前記他の制御部のモードに基づいて、前記メモリ部に含まれる前記制御部のモードを更新し、かつ、前記メモリ部に記憶される全ての前記制御部のモードが準備完了を示している場合、前記制御対象の制御を開始する、制御システム。
  2. 前記制御装置は、マルチコアプロセッサを備え、
    前記マルチコアプロセッサの各コアが、前記制御部として機能し、
    前記メモリ部は、前記各コアがアクセス可能な共有メモリである請求項1に記載の制御システム。
  3. 前記制御部は、前記サイクリック伝送によって、前記制御部自身のモードに、当該モードの送信時のタイムスタンプを付加して送信し、前記メモリ部に記憶される前記制御部のモードおよび前記他の制御部のモードのそれぞれに付加された前記タイムスタンプに基づいて、前記制御部自身によるモードの送信時から、後続の前記制御部によるモードの送信時までの遅延時間を算出し、算出した前記遅延時間の分、前記制御対象の制御の開始を遅らせる請求項1または2に記載の制御システム。
  4. 前記制御部は、前記サイクリック伝送によって、前記制御部自身のモードに、当該モードが準備完了から制御中に遷移するまでに要する遷移時間を付加して送信し、前記メモリ部に記憶される前記制御部のモードに付加された前記遷移時間のうち最長の前記遷移時間の分、前記制御対象の制御の開始を遅らせる請求項1から3のいずれか一に記載の制御システム。
  5. 前記制御部は、前記サイクリック伝送による前記制御部のモードの送受信の結果に基づいて前記ネットワークの断線を検出し、前記ネットワークの断線を検出した場合に、前記制御部自身のモードを準備完了に戻す請求項1から4のいずれか一に記載の制御システム。
  6. 制御対象を制御する制御部と、
    複数の前記制御部のモードを記憶するメモリ部と、
    ネットワークを介して前記複数の制御部間で通信可能とするネットワーク通信部と、を備え、
    前記制御部は、前記ネットワーク通信部を介したサイクリック伝送によって他の前記制御部のモードを受信し、前記サイクリック伝送によって前記制御部自身のモードおよび受信した前記他の制御部のモードを送信し、前記制御部自身のモードおよび受信した前記他の制御部のモードに基づいて、前記メモリ部に含まれる前記制御部のモードを更新し、かつ、前記メモリ部に記憶される全ての前記制御部のモードが準備完了を示している場合、前記制御対象の制御を開始する、制御装置。
JP2018239713A 2018-12-21 2018-12-21 制御システム、および制御装置 Pending JP2020101995A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018239713A JP2020101995A (ja) 2018-12-21 2018-12-21 制御システム、および制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018239713A JP2020101995A (ja) 2018-12-21 2018-12-21 制御システム、および制御装置

Publications (1)

Publication Number Publication Date
JP2020101995A true JP2020101995A (ja) 2020-07-02

Family

ID=71139637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018239713A Pending JP2020101995A (ja) 2018-12-21 2018-12-21 制御システム、および制御装置

Country Status (1)

Country Link
JP (1) JP2020101995A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021214444A1 (de) 2020-12-25 2022-06-30 Hitachi, Ltd. Steuervorrichtung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021214444A1 (de) 2020-12-25 2022-06-30 Hitachi, Ltd. Steuervorrichtung
US11886169B2 (en) 2020-12-25 2024-01-30 Hitachi, Ltd. Control apparatus

Similar Documents

Publication Publication Date Title
CA2668835C (en) Duplexed operation processor control system, and duplexed operation processor control method
JP6488195B2 (ja) 時刻同期を行う通信装置
CN106059697B (zh) 用于时间同步的方法
US20160357194A1 (en) Method of controlling inverters
JP2020101995A (ja) 制御システム、および制御装置
US7680034B2 (en) Redundant control systems and methods
JP2005277978A (ja) 識別番号自動設定方法及び識別番号自動設定装置
US9971326B2 (en) Sequencer system and address setting method
JP6526836B2 (ja) 交換ネットワークの同期方法及び交換装置、アクセス装置、記憶媒体
KR101703756B1 (ko) Lin 통신 스케쥴링 장치 및 방법
JP6026051B1 (ja) Cpuユニット、ターゲットユニットおよびplcシステム
JP2011151530A (ja) 通信システムの同期方法、通信システム、マスタ局
US20200348716A1 (en) Method for configuring master/slave in double board, and board thereof
JP2021016092A (ja) シリアル通信方法及びシリアル通信システム
KR101562118B1 (ko) 고속 스위칭을 위한 mac 필터링 방법
KR101148060B1 (ko) 네트워크 기반 로봇 제어 방법 및 그 장치
WO2017047065A1 (ja) クラスタシステム、情報処理装置、クラスタシステムの同期方法、及びプログラムを格納する記憶媒体
KR101471289B1 (ko) 정보 처리 장치, 지연차 측정 방법, 및 지연차 측정 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체
KR102585141B1 (ko) 복수의 타임 도메인의 시간을 동기화하는 방법, 그리고 이를 구현하기 위한 장치
JP2014157386A (ja) データ処理システム
KR102598744B1 (ko) 복수의 타임 도메인의 시간을 동기화하는 방법, 그리고 이를 구현하기 위한 장치
JP2013037693A (ja) データ処理システムの同期化
WO2017119100A1 (ja) プログラマブルコントローラ及び同期制御プログラム
JP2019016987A (ja) 通信システム、管理装置、端末装置、通信方法、及びプログラム
CN109086242B (zh) 一种通信系统及方法