JP2020101995A - 制御システム、および制御装置 - Google Patents

Abstract

【課題】制御システム内の複数の制御部を協調制御する場合において、当該制御システム内におけるハードウェアの構成が複雑化することを防止し、かつ専用のハードウェアを設けることによるコストの増加を防止する。【解決手段】実施形態の制御システムは、複数の制御装置を備え、各制御装置は、制御部と、メモリ部と、ネットワーク通信部と、を備える。制御部は、制御対象を制御する。メモリ部は、複数の制御部のモードを記憶する。ネットワーク通信部は、ネットワークを介して複数の制御部間で通信可能とする。また、制御部は、ネットワーク通信部を介したサイクリック伝送によって他の制御部のモードを受信し、サイクリック伝送によって制御部自身のモードおよび受信した他の制御部のモードを送信し、制御部自身のモードおよび受信した他の制御部のモードに基づいて、メモリ部に含まれる制御部のモードを更新し、かつ、メモリ部に記憶される全ての制御部のモードが準備完了を示している場合、制御対象の制御を開始する。【選択図】図１

Description

本発明の実施形態は、制御システム、および制御装置に関する。

制御システムでは、Ｉ／Ｏバスを介して接続される複数の制御装置が同期して、一斉に制御対象の制御（以下、協調制御と言う）を行う場合がある。この制御システムにおいては、協調制御を行う場合、複数の制御装置のうち１つの制御装置がマスタとなり、当該マスタから、他の制御装置であるスレイブに対して、当該スレイブが有するＩ／Ｏバス通信部の使用の許可を要求する使用許可司令が送信される。

例えば、制御システムが有する第１〜３制御装置が協調制御を行う場合、マスタの第１制御装置が、スレイブの第２，３制御装置に対して、使用許可司令を送信する。具体的には、第１制御装置は、まず、第２制御装置が有するＩ／Ｏバス通信部の使用許可司令を、第２制御装置および第３制御装置に送信する。この場合、第３制御装置は、第１制御装置から受信する使用許可司令を破棄する。一方、第２制御装置は、第１制御装置から使用許可司令を受信した後、自装置が有する制御部の準備が完了すると、第１制御装置および第３制御装置のそれぞれが有するメモリに対して、自装置が有する制御部の準備が完了したことを同時に書き込む。

次に、第１制御装置は、第３制御装置が有するＩ／Ｏバス通信部の使用許可司令を、第２制御装置および第３制御装置に送信する。この場合、第２制御装置は、第１制御装置から受信する使用許可司令を破棄する。一方、第３制御装置は、第１制御装置から使用許可司令を受信した後、自装置が有する制御部の準備が完了すると、第１制御装置および第２制御装置のそれぞれが有するメモリに対して、自装置が有する制御部の準備が完了したことを同時に書き込む。

制御システムは、上述の手順を実行することにより、各制御装置が有するメモリに対して、各制御装置の制御部のモード（例えば、制御部の準備が完了したこと）を書き込むことで、各制御装置の制御部は、他の制御装置の制御部と、制御対象の協調制御を行っている。

特開２００１−１１７６０７号公報 特表２０１７−５１４３７８号公報

しかしながら、上述の制御システムでは、マスタとして機能する専用のハードウェアを設ける必要があり、制御システム内におけるハードウェアの構成が複雑化し、専用のハードウェアによるコストの増加が発生する。また、制御装置をユニットに実装する場合、ユニットに実装可能なＩ／Ｏバスの数に限りがあるため、ユニットに実装可能な制御装置の数も制限される。さらに、独立したユニット内に制御装置が実装されている場合、制御装置がＩ／Ｏバスによって接続されていないため、制御装置間で協調制御を行えない場合がある。

実施形態の制御システムは、複数の制御装置を備え、各制御装置は、制御部と、メモリ部と、ネットワーク通信部と、を備える。制御部は、制御対象を制御する。メモリ部は、複数の制御部のモードを記憶する。ネットワーク通信部は、ネットワークを介して複数の制御部間で通信可能とする。また、制御部は、ネットワーク通信部を介したサイクリック伝送によって他の制御部のモードを受信し、サイクリック伝送によって制御部自身のモードおよび受信した他の制御部のモードを送信し、制御部自身のモードおよび受信した他の制御部のモードに基づいて、メモリ部に含まれる制御部のモードを更新し、かつ、メモリ部に記憶される全ての制御部のモードが準備完了を示している場合、制御対象の制御を開始する。

図１は、第１の実施形態にかかる制御システムの構成の一例を示す図である。 図２は、第１の実施形態にかかる制御装置が有する制御部のモードの一例を説明するための図である。 図３は、第１の実施形態にかかる制御システムが有する制御装置のメモリ部のメモリマップの一例を示す図である。 図４は、第２の実施形態にかかる制御システムの構成の一例を示す図である。 図５は、第２の実施形態にかかる制御システムが有する制御装置のメモリ部のメモリマップの一例を示す図である。 図６は、第３の実施形態にかかる制御システムが有する制御装置のメモリ部のメモリマップの一例を示す図である。 図７は、第４の実施形態にかかる制御システムが有する制御装置のメモリ部のメモリマップの一例を示す図である。

以下、添付の図面を用いて、本実施形態にかかる制御システムおよび制御装置を適用した制御システムについて説明する。

（第１の実施形態）
図１は、第１の実施形態にかかる制御システムの構成の一例を示す図である。本実施形態にかかる制御システムは、図１に示すように、複数のユニットＡ_ｉ（ｉは、１以上の整数）を有する。以下の説明では、ユニットＡ_ｉを区別する必要がない場合には、ユニットＡと記載する。ユニットＡは、ボードに搭載される制御装置ＣＮ_ｊ（ｊは、１以上の整数）により構成される。

ユニットＡには、制御装置ＣＮ_ｊが実装されている。以下の説明では、制御装置ＣＮ_ｊを区別する必要がない場合には、制御装置ＣＮと記載する。各ユニットＡ_ｉには、少なくとも１つの制御装置ＣＮ_ｊが実装されている。例えば、ユニットＡ_１には、制御装置ＣＮ_１〜ＣＮ_３が実装されている。また、ユニットＡ_ｎには、制御装置ＣＮ_ｊが実装されている。

制御システム内の各制御装置ＣＮは、図１に示すように、イーサーネット（登録商標）等のネットワークＮＴにより接続され、ネットワークＮＴを介してサイクリック伝送を行う。

制御装置ＣＮは、図１に示すように、メモリ部１０１、制御部Ｃ_１〜Ｃ_ｋ（ｋは、１以上の整数）、およびネットワーク通信部１０３を有する。メモリ部１０１は、制御システムが有する各制御装置ＣＮの制御部Ｃ_１〜Ｃ_ｋのモードを記憶する。ネットワーク通信部１０３は、ネットワークＮＴを介して複数の制御部Ｃ_１〜Ｃ_ｋ間において通信可能とする。

制御部Ｃ_１〜Ｃ_ｋは、当該制御部Ｃ_１〜Ｃ_ｋのそれぞれに割り当てられた制御対象Ｔ_１〜Ｔ_ｍ（例えば、工場に設けられるポンプ）を、同期して制御する協調制御を実行する。具体的には、制御装置ＣＮ_１の制御部Ｃ_１は制御対象Ｔ_１を制御し、制御装置ＣＮ_２の制御部Ｃ_２は制御対象Ｔ_２を制御し、制御装置ＣＮ_３の制御部Ｃ_３は制御対象Ｔ_３を制御し、制御装置ＣＮ_ｊの制御部Ｃ_ｋは制御対象Ｔ_ｍを制御する。以下の説明では、制御対象Ｔ_１〜Ｔ_ｍを区別しない場合には、制御対象Ｔと記載する。また、以下の説明では、制御部Ｃ_１〜Ｃ_ｋを区別しない場合には、制御部Ｃと記載する。

また、制御部Ｃは、ネットワーク通信部１０３を介したサイクリック伝送によって他の制御部Ｃのモードを受信する。また、制御部Ｃは、ネットワーク通信部１０３を介したサイクリック伝送によって、制御部Ｃ自身のモード、および受信した他の制御部Ｃのモードを送信する。

さらに、制御部Ｃは、当該制御部Ｃ自身のモード、および受信した他の制御部Ｃのモードに基づいて、メモリ部１０１に記憶される制御システム内の複数の制御部Ｃのそれぞれのモードを更新する。そして、制御部Ｃは、メモリ部１０１に記憶される全ての制御部Ｃのモードが準備完了を示している場合、制御対象Ｔの制御を開始する。

これにより、制御システム内の複数の制御装置ＣＮのそれぞれが有するＩ／Ｏバス通信部の使用の許可を要求する使用許可司令を送信する専用のハードウェアを設けなくても、複数の制御装置ＣＮが有する制御部Ｃが協調制御を実行可能となる。その結果、制御システム内におけるハードウェアの構成が複雑化することを防止でき、かつ専用のハードウェアを設けることによるコストの増加を防止できる。

また、ネットワークＮＴを介したサイクリック伝送によって送受信する各制御装置ＣＮが有する制御部Ｃのモードを参照して、複数の制御装置ＣＮのそれぞれの制御部Ｃが協調制御を実行可能となるので、ユニットＡ内のＩ／Ｏバスに接続可能な制御装置ＣＮの数に上限がある場合や、ユニットＡ内の複数の制御装置ＣＮがＩ／Ｏバスにより接続されていない場合であっても、制御システム内の制御装置ＣＮの制御部Ｃ間においても協調制御を実行することができる。

次に、図２を用いて、制御装置ＣＮが有する制御部Ｃのモードについて説明する。図２は、第１の実施形態にかかる制御装置が有する制御部のモードの一例を説明するための図である。本実施形態では、制御装置ＣＮが有する制御部Ｃのモードには、図２に示すように、エラー、停止中、準備完了、制御前処理、および制御中がある。

ここで、エラーは、制御部Ｃにおいて異常が検出されたモードである。停止中は、制御部Ｃが停止しているモードである。準備完了は、制御対象Ｔの制御を実行可能なモードである。制御前処理は、制御対象Ｔの制御が指示されて、制御対象Ｔの制御を開始する前の準備処理が行われているモードである。制御中は、制御対象Ｔの制御が実行されているモードである。

図２に示すように、制御部Ｃのモードは、異常が検出されている間、エラーとなる。異常が検出されなくなると、制御部Ｃのモードは、エラーから停止中へと遷移する。その後、制御装置ＣＮが有するハードウェアのキー操作（または、エンジニアリングツールからの操作）によって、制御対象Ｔの制御の開始が指示されると、制御部Ｃのモードは、停止中から準備完了へと遷移する。

そして、制御システム内の全ての制御装置ＣＮの制御部Ｃのモードが準備完了へ遷移すると、制御部Ｃの準備処理が開始され、制御部Ｃのモードは、準備完了から制御前処理へと遷移する。その後、制御前処理が完了し、制御対象Ｔの制御が開始されると、制御部Ｃのモードは、制御前処理から制御中へと遷移する。そして、制御対象Ｔの制御が終了すると、制御部Ｃのモードは、制御中から準備完了へと遷移する。

制御対象Ｔの制御が続けられる場合には、制御部Ｃのモードは、準備完了、制御前処理、および制御中の間での遷移を繰り返す。一方、制御装置ＣＮが有するハードウェアキーが操作されて、制御対象Ｔの制御の終了が指示されると、制御部Ｃのモードは、準備完了から停止中へと遷移する。また、制御部Ｃのモードが、停止中、準備完了、制御前処理、または制御中である場合に、制御部Ｃの異常が検出された場合には、制御部Ｃのモードは、エラーへと遷移する。

次に、図３を用いて、制御装置ＣＮが有するメモリ部１０１に記憶される制御部Ｃのモードを参照して、複数の制御部Ｃが協調制御を行う例について説明する。図３は、第１の実施形態にかかる制御システムが有する制御装置のメモリ部のメモリマップの一例を示す図である。

図３に示すように、制御システム内の各制御装置ＣＮのメモリ部１０１は、当該制御システム内に存在する全ての制御装置ＣＮの制御部Ｃのモードを記憶している。これにより、各制御装置ＣＮの制御部Ｃは、メモリ部１０１に記憶される各制御部Ｃのモードを参照することにより、制御システム内の他の制御部Ｃと協調制御を実行可能な否かを判断する。

ここでは、制御システム内の各制御部Ｃは、制御装置ＣＮ_１の制御部Ｃ_１、制御装置ＣＮ_２の制御部Ｃ_２、制御装置ＣＮ_３の制御部Ｃ_３、．．．、制御装置ＣＮ_ｊの制御部Ｃ_ｋの順にトークンを取得するものとする。そして、制御装置ＣＮ_１の制御部Ｃ_１は、トークンを取得すると、次にトークンを取得する制御装置ＣＮ_２の制御部Ｃ_２に対して、ネットワーク通信部１０３を介したサイクリック伝送によって、制御部Ｃ_１自身の現在のモードを送信する。

制御装置ＣＮ_２の制御部Ｃ_２は、制御装置ＣＮ_１の制御部Ｃ_１から、当該制御装置ＣＮ_１の制御部Ｃ_１のモードを受信する。そして、制御装置ＣＮ_２の制御部Ｃ_２は、受信したモードおよび自身のモードに従って、制御装置ＣＮ_２のメモリ部１０１に記憶される制御装置ＣＮ_１の制御部Ｃ_１のモードおよび自身のモードを更新する。さらに、制御装置ＣＮ_２の制御部Ｃ_２は、トークンを取得すると、次にトークンを取得する制御装置ＣＮ_３の制御部Ｃ_３に対して、ネットワーク通信部１０３を介したサイクリック伝送によって、制御装置ＣＮ_１の制御部Ｃ_１のモードおよび自身の現在のモードを送信する。

制御システムは、上述の処理を、制御装置ＣＮ_ｊの制御部Ｃ_ｋまで繰り返す。そして、制御装置ＣＮ_ｊの制御部Ｃ_ｋは、トークンを取得すると、次にトークンを取得する制御装置ＣＮ_１の制御部Ｃ_１に対して、ネットワーク通信部１０３を介したサイクリック伝送によって、制御装置ＣＮ_１〜ＣＮ_ｊの制御部Ｃ_１〜Ｃ_{（ｋ−１）}のモードおよび自身の現在のモードを送信する。以上の処理により、制御システムは、各制御装置ＣＮの制御部Ｃが自身のモードを送信する１回目の送信ループを終了する。

制御装置ＣＮ_１の制御部Ｃ_１は、制御装置ＣＮ_ｊの制御部Ｃ_ｋから、制御装置ＣＮ_１〜ＣＮ_ｊのそれぞれの制御部Ｃのモードを受信すると、受信したモードに従って、メモリ部１０２に記憶される制御装置ＣＮ_１〜ＣＮ_ｊのそれぞれが有する制御部Ｃのモードを更新する。このとき、制御装置ＣＮ_１の制御部Ｃ_１は、全ての制御装置ＣＮ_１〜ＣＮ_ｊの制御部Ｃ_ｋのモードが準備完了であるか否かを判断する。そして、全ての制御装置ＣＮ_１〜ＣＮ_ｊの制御部Ｃのモードが準備完了である場合、制御装置ＣＮ_１の制御部Ｃ_１は、制御対象Ｔ_１の制御を開始する。

また、１回目の送信ループを終了した時点において、制御装置ＣＮ_１，ＣＮ_ｊは、制御システム内の全ての制御装置ＣＮが有する制御部Ｃのモードを受信しているが、他の制御装置ＣＮ_２〜ＣＮ_ｊ−１の制御部Ｃ_２〜Ｃ_ｋ−１は、制御システム内の全ての制御装置ＣＮが有する制御部Ｃのモードを受信していない。そのため、制御装置ＣＮ_１の制御部Ｃ_１は、再びトークンを取得すると、当該制御部Ｃ_１自身のモードと、制御装置ＣＮ_ｊの制御部Ｃ_ｋから受信した各制御装置ＣＮ_１〜ＣＮ_ｊの制御部Ｃ_２〜Ｃ_ｋのモードを、サイクリック伝送によって、ネットワーク通信部１０３を介して、次にトークンを取得する制御装置ＣＮ_２の制御部Ｃ_２に対して送信する。

制御装置ＣＮ_２の制御部Ｃ_２は、制御装置ＣＮ_１の制御部Ｃ_１から、制御装置ＣＮ_１〜ＣＮ_ｊの制御部Ｃ_１〜Ｃ_ｋのモードを受信すると、受信したモードに従って、メモリ部１０２に記憶される制御装置ＣＮ_１〜ＣＮ_ｊの制御部Ｃ_１〜Ｃ_ｋのモードを更新する。このとき、制御装置ＣＮ_２の制御部Ｃ_２は、全ての制御装置ＣＮ_１〜ＣＮ_ｊの制御部Ｃ_１〜Ｃ_ｋのモードが準備完了であるか否かを判断する。そして、全ての制御装置ＣＮ_１〜ＣＮ_ｊの制御部Ｃ_１〜Ｃ_ｋのモードが準備完了である場合、制御装置ＣＮ_２の制御部Ｃ_２は、制御対象Ｔ_２の制御を開始する。

制御システムは、上述の処理を、制御装置ＣＮ_ｊの制御部Ｃ_ｋまで繰り返す。そして、制御装置ＣＮ_ｊの制御部Ｃ_ｋは、再びトークンを取得すると、次にトークンを取得する制御装置ＣＮ_１の制御部Ｃ_１に対して、サイクリック伝送によって、制御装置ＣＮ_１〜ＣＮ_ｊの制御部Ｃ_１〜Ｃ_{（ｋ−１）}のモードおよび自身の現在のモードを送信する。以上の処理により、制御システムは、各制御装置ＣＮ_１〜ＣＮ_ｊの制御部Ｃ_１〜Ｃ_ｋが自身のモードを送信する２回目の送信ループを終了する。これにより、制御システム内の各制御装置ＣＮ_１〜ＣＮ_ｊは、当該各制御装置ＣＮ_１〜ＣＮ_ｊのそれぞれの制御部Ｃ_１〜Ｃ_ｋのモードを記憶するメモリ部１０２を構築し、他の制御装置ＣＮの制御部Ｃのモードを確認して、協調制御を実行する機能を実現する。

このように、第１の実施形態にかかる制御システムによれば、制御システム内の複数の制御装置ＣＮのそれぞれが有するＩ／Ｏバス通信部の使用の許可を要求する使用許可司令を送信する専用のハードウェアを設けなくても、複数の制御装置ＣＮが有する制御部Ｃが協調制御を実行可能となる。その結果、制御システム内におけるハードウェアの構成が複雑化することを防止でき、かつ専用のハードウェアを設けることによるコストの増加を防止できる。

（第２の実施形態）
本実施形態は、制御装置がマルチコアプロセッサを備え、当該マルチコアプロセッサの各コアが制御部として機能し、当該制御装置が有するメモリ部は、各コアがアクセス可能な共有メモリである例である。以下の説明では、第１の実施形態と同様の構成については、説明を省略する。

図４は、第２の実施形態にかかる制御システムの構成の一例を示す図である。図４に示すように、本実施形態にかかる制御システムの複数の制御装置ＣＮ_１〜ＣＮ_ｊは、図４に示すように、メモリ部４０１、複数の制御部Ｃ_１−１〜Ｃ_ｋ−ｎ（ｎは、１以上の整数）、およびネットワーク通信部１０３を有する。

メモリ部４０１は、制御装置ＣＮが有する複数の制御部Ｃ_１−１〜Ｃ_ｋ−ｎによってアクセス可能な共有メモリである。

複数の制御部Ｃ_１−１〜Ｃ_ｋ−ｎは、マルチコアプロセッサにより構成される。マルチコアプロセッサが有するコアが、制御部Ｃ_１−１〜Ｃ_ｋ−ｎとして機能する。そして、各制御部Ｃ_１−１〜Ｃ_ｋ−ｎは、当該Ｃ_１−１〜Ｃ_ｋ−ｎそれぞれに割り当てられた制御対象Ｔ_１−１〜Ｔ_ｍ−о（оは、１以上の整数）の協調制御を実行する。

各制御部Ｃは、第１の実施形態と同様にして、ネットワーク通信部１０３を介したサイクリック伝送によって他の制御部Ｃのモードを受信し、かつ、ネットワーク通信部１０３を介したサイクリック伝送によって、制御部Ｃ自身のモード、および受信した他の制御部Ｃのモードを送信する。これにより、１つの制御装置ＣＮ内に複数の制御部Ｃが有する場合であっても、制御システム内の各制御装置ＣＮの複数の制御部Ｃを協調制御することができるので、協調制御を行う制御部Ｃの数を増やすことができる。

次に、図５を用いて、制御装置ＣＮが有するメモリ部４０１に記憶される制御部Ｃ_ｎ−１〜Ｃ_ｋ−ｎのモードを参照して、複数の制御装置ＣＮのそれぞれの制御部Ｃが協調制御を行う例について説明する。図５は、第２の実施形態にかかる制御システムが有する制御装置のメモリ部のメモリマップの一例を示す図である。

図５に示すように、各制御装置ＣＮのメモリ部４０１は、当該制御装置ＣＮが有する制御部Ｃ（コア）毎に、当該制御部Ｃがアクセス可能な記憶領域Ｍ_１−１〜Ｍ_ｋ−ｎを有する。そして、各記憶領域Ｍ_１−１〜Ｍ_ｋ−ｎは、制御システム内の制御装置ＣＮが有する全ての制御部Ｃのモードを記憶する。ここで、記憶領域Ｍ_１−１は、制御部Ｃ_１−１がアクセス可能な記憶領域である。また、記憶領域Ｍ_１−２は、制御部Ｃ_１−２がアクセス可能な記憶領域である。また、記憶領域Ｍ_ｋ−ｎは、制御部Ｃ_ｋ−ｎがアクセス可能な記憶領域である。以下の説明では、記憶領域Ｍ_１−１〜Ｍ_ｋ−ｎを区別する必要がない場合には、記憶領域Ｍと記載する。

制御装置ＣＮの各制御部Ｃは、メモリ部４０１において、当該制御部Ｃに割り当てられた記憶領域Ｍにアクセス可能である。そして、各制御部Ｃは、第１の実施形態と同様にして、他の制御部Ｃとの間でモードを送受信する。さらに、各制御部Ｃは、記憶領域Ｍに記憶される全ての制御部Ｃのモードが準備完了であるか否かを判断し、全ての制御部Ｃのモードが準備完了である場合、制御対象Ｔの制御を開始する。

このように、第２の実施形態にかかる制御システムによれば、１つの制御装置ＣＮ内に複数の制御部Ｃが有する場合であっても、制御システム内の各制御装置ＣＮの複数の制御部Ｃを協調制御することができるので、協調制御を行う制御部Ｃの数を増やすことができる。

（第３の実施形態）
本実施形態は、制御部自身によるモードの送信時から、後続の制御部によるモードの送信時までの遅延時間を算出し、当該遅延時間の分、制御対象の制御の開始を遅らせる例である。以下の説明では、上述の実施形態と同様の構成については説明を省略する。

図６は、第３の実施形態にかかる制御システムが有する制御装置のメモリ部のメモリマップの一例を示す図である。上述の実施形態の制御システムでは、サイクリック伝送によって複数の制御部Ｃ間において２回目にモードを送信する送信ループから、トークンを取得した順に、制御部Ｃによる制御対象Ｔの制御が開始される。

しかしながら、複数の制御部Ｃ間でのネットワークＮＴを介した通信の遅延や、メモリ部４０１からのモードの読み込み等に遅延時間が生じた場合、その遅延時間の分だけ、制御部Ｃのそれぞれによる制御対象Ｔの制御の開始が遅れる。その結果、複数の制御部Ｃによる協調制御の同時性が低下する可能性がある。

そこで、本実施形態では、各制御部Ｃは、サイクリック伝送によって、当該制御部Ｃ自身のモードに、当該モードの送信時のタイムスタンプを付加して送信する。そして、各制御部Ｃは、図６に示すように、タイムスタンプが付加されたモードをメモリ部４０１に書き込む。

次いで、各制御部Ｃは、メモリ部４０１に記憶される、複数の制御部Ｃのモードそれぞれに付加されたタイムスタンプに基づいて、当該各制御部Ｃ自身によるモードの送信時から、後続の制御部Ｃによるモードの送信時までの遅延時間を算出する。ここで、後続の制御部Ｃとは、サイクリック伝送によって制御部Ｃ自身よりも後にモードを送信する制御部Ｃである。言い換えると、後続の制御部Ｃとは、サイクリック伝送によって制御部Ｃ自身よりも後にトークンを取得する制御部Ｃである。

本実施形態では、各制御部Ｃには、エンジニアリングツール等によって、制御システム内に存在する制御部Ｃの数が予め設定されているものとする。そして、各制御部Ｃは、予め設定された数の制御部Ｃのうち、後続の隣接する制御部Ｃ間のタイムスタンプの差分の合計を遅延時間として算出する。

例えば、制御部Ｃ_１−１は、下記の式（１）に示すように、当該制御部Ｃ_１−１より後続の隣接する制御部Ｃ_１−２〜Ｃ_ｋ−ｎ間でのタイムスタンプの差分の合計を遅延時間として算出する。
遅延時間＝（制御部Ｃ_１−２−制御部Ｃ_１−１）＋（制御部Ｃ_１−３−制御部Ｃ_１−２）＋・・・＋（制御部Ｃ_ｋ−ｎ−制御部Ｃ_{ｋ−（ｎ−１）}）・・・（１）

そして、各制御部Ｃ_１−１は、算出した遅延時間の分だけ、制御対象Ｔ_１−１の制御の開始を遅らせる。他の制御部Ｃ_１−２〜Ｃ_{ｋ−（ｎ−１）}も同様にして、遅延時間を算出し、当該算出した遅延時間の分だけ、制御対象Ｔの制御の開始を遅らせる。

このように、第３の実施形態の制御システムによれば、当該制御システム内の複数の制御部Ｃ_１−１〜Ｃ_ｋ−ｎのそれぞれが制御対象Ｔの制御を開始するタイミングを揃えることができるので、複数の制御部Ｃ_１−１〜Ｃ_ｋ−ｎによる協調制御の同時性を向上させることができる。

（第４の実施形態）
本実施形態は、サイクリック伝送によって、制御部自身のモードに、当該モードが準備完了から制御中に至るまでの遷移時間を付加して送信し、メモリ部に記憶される制御部のモードに付加された遷移時間のうち最大の遷移時間の分だけ、制御対象の制御の開始を遅らせる例である。以下の説明では、上述の実施形態と同様の構成について説明を省略する。

図７は、第４の実施形態にかかる制御システムが有する制御装置のメモリ部のメモリマップの一例を示す図である。制御システムでは、各制御部Ｃは、当該各制御部Ｃのモードが準備完了に遷移しているかを確認して、制御前処理に遷移するまでに時間を要する。

また、制御前処理を経て、制御対象Ｔの制御が開始されるまでの時間は、制御部Ｃが制御する制御対象Ｔの大きさによって異なる場合がある。例えば、制御対象Ｔの大きさが大きくなるに従い、制御部Ｃが実行するプログラムの量や制御部Ｃによるデータの処理量も増えるため、制御対象Ｔの制御が開始されるまでの時間が長くなる。

そこで、本実施形態では、制御部Ｃは、サイクリック伝送によって、制御部Ｃ自身のモードに、当該モードが準備完了から制御中に遷移するまでに要する遷移時間を付加して送信する。ここで、遷移時間は、予め計測して、メモリ部４０１等の記憶媒体に保存しておき、制御部Ｃは、当該記憶媒体に記憶された遷移時間を、当該制御部Ｃのモードに付加して送信するものとする。そして、各制御部Ｃは、図７に示すように、遷移時間が付加されたモードをメモリ部４０１に書き込む。

そして、制御部Ｃは、制御対象Ｔの制御を開始する際、メモリ部４０１に記憶されるモードに付加される遷移時間のうち最長の遷移時間の分、制御対象Ｔの制御の開始を遅らせる。

例えば、複数の制御部Ｃのうち予め設定された制御部Ｃ（例えば、制御部Ｃ_１−１）が、メモリ部４０１に記憶されるモードに付加された遷移時間のうち最長の遷移時間を特定する。そして、制御部Ｃ_１−１は、サイクリック伝送によって、最長の遷移時間が付加されたモードを他の制御部Ｃに送信する。各制御部Ｃは、図７に示すように、各制御部Ｃのモードに加えて、最長の遷移時間をメモリ部４０１に書き込む。

そして、各制御部Ｃは、メモリ部４０１に記憶される最長の遷移時間の分、制御対象Ｔの制御の開始を遅らせる。言い換えると、制御部Ｃは、メモリ部４０１に記憶される最長の遷移時間と、当該制御部Ｃ自身の遷移時間との差分を算出し、当該算出した差分の分だけ、制御対象Ｔの制御の開始を遅らせる。これにより、各制御部Ｃが制御対象Ｔの制御を開始するタイミングを、準備完了から制御中に至るまでに最も時間を要する制御部Ｃが制御対象Ｔの制御を開始するタイミングに合わせることができる。その結果、複数の制御部Ｃによる協調制御の同時性を向上させることができる。

また、第３の実施形態と同様にして、制御部Ｃ自身のモードの送信時から、後続の制御部Ｃによるモードの送信時までの遅延時間を算出した場合には、制御部Ｃは、算出した遅延時間と、最長の遷移時間との合計の時間の分だけ、制御対象Ｔの制御の開始を遅らせるものとする。これにより、当該制御システム内の複数の制御部Ｃのそれぞれが制御対象Ｔの制御を開始するタイミングをより高精度に揃えることができるので、複数の制御部Ｃによる協調制御の同時性をより向上させることができる。

このように、第４の実施形態にかかる制御システムによれば、各制御部Ｃが制御対象Ｔの制御を開始するタイミングを、準備完了から制御中に至るまでに最も時間を要する制御部Ｃが制御対象Ｔの制御を開始するタイミングに合わせることができるので、複数の制御部Ｃによる協調制御の同時性を向上させることができる。

（第５の実施形態）
本実施形態は、サイクリック伝送による制御部のモードの送受信の結果に基づいてネットワークの断線を検出し、ネットワークの断線を検出した場合、メモリ部に記憶される制御部のモードを更新しない例である。以下の説明では、上述の実施形態と同様の構成については説明を省略する。

本実施形態では、制御部Ｃは、サイクリック伝送による制御部Ｃの送受信の結果に基づいて、ネットワークＮＴの断線を検出する。本実施形態では、制御部Ｃは、メモリ部４０１に記憶される各制御部Ｃのモードを、サイクリック伝送によって、常時、送信し続ける。

そして、制御部Ｃは、送信した各制御部Ｃのモードが、隣接する制御部Ｃから送られてくるか否かを監視する。具体的には、送信した各制御部Ｃのモードが隣接する制御部Ｃから受信しなかった場合、制御部Ｃは、ネットワークＮＴの断線を検出する。一方、送信した各制御部Ｃのモードが隣接する制御部Ｃから送信されてきた場合、制御部Ｃは、ネットワークＮＴの断線が発生していないと判断する。

そして、制御部Ｃは、ネットワークＮＴの断線を検出した場合、メモリ部４０１に記憶される各制御部Ｃのモードを更新しないものとする。本実施形態では、制御部Ｃは、ネットワークＮＴの断線を検出した場合に、メモリ部４０１に記憶される各制御部Ｃのモードを予め設定されたモード（例えば、準備完了）に戻すものとする。

このように、第５の実施形態にかかる制御システムによれば、ネットワークＮＴの断線が検出された場合には、制御対象Ｔ_ｎの制御が行われなくなり、複数の制御部Ｃによる協調制御が停止するので、複数の制御部Ｃによる協調制御の信頼性を向上させることができる。

以上説明したとおり、第１から第５の実施形態によれば、制御システム内の複数の制御装置ＣＮのそれぞれが有するＩ／Ｏバス通信部の使用の許可を要求する使用許可司令を送信する専用のハードウェアを設けなくても、複数の制御装置ＣＮが有する制御部Ｃが協調制御を実行可能となる。その結果、制御システム内におけるハードウェアの構成が複雑化することを防止でき、かつ専用のハードウェアを設けることによるコストの増加を防止できる。

また、ネットワークＮＴを介したサイクリック伝送によって送受信する各制御装置ＣＮが有する制御部Ｃのモードを参照して、複数の制御装置ＣＮのそれぞれの制御部Ｃが協調制御を実行可能となるので、ユニットＡ内のＩ／Ｏバスに接続可能な制御装置ＣＮの数に上限がある場合や、ユニットＡ内の複数の制御装置ＣＮがＩ／Ｏバスにより接続されていない場合であっても、制御システム内の制御装置ＣＮの制御部Ｃ間においても協調制御を実行することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

Ａ ユニット
ＣＮ 制御装置
Ｃ 制御部
Ｔ制御対象
１０１，４０１ メモリ部
１０３ ネットワーク通信部

Claims (6)

1. 複数の制御装置を備え、
   前記各制御装置は、
   制御対象を制御する制御部と、
   複数の前記制御部のモードを記憶するメモリ部と、
   ネットワークを介して前記複数の制御部間で通信可能とするネットワーク通信部と、を有し、
   前記制御部は、前記ネットワーク通信部を介したサイクリック伝送によって他の前記制御部のモードを受信し、前記サイクリック伝送によって前記制御部自身のモードおよび受信した前記他の制御部のモードを送信し、前記制御部自身のモードおよび受信した前記他の制御部のモードに基づいて、前記メモリ部に含まれる前記制御部のモードを更新し、かつ、前記メモリ部に記憶される全ての前記制御部のモードが準備完了を示している場合、前記制御対象の制御を開始する、制御システム。
2. 前記制御装置は、マルチコアプロセッサを備え、
   前記マルチコアプロセッサの各コアが、前記制御部として機能し、
   前記メモリ部は、前記各コアがアクセス可能な共有メモリである請求項１に記載の制御システム。
3. 前記制御部は、前記サイクリック伝送によって、前記制御部自身のモードに、当該モードの送信時のタイムスタンプを付加して送信し、前記メモリ部に記憶される前記制御部のモードおよび前記他の制御部のモードのそれぞれに付加された前記タイムスタンプに基づいて、前記制御部自身によるモードの送信時から、後続の前記制御部によるモードの送信時までの遅延時間を算出し、算出した前記遅延時間の分、前記制御対象の制御の開始を遅らせる請求項１または２に記載の制御システム。
4. 前記制御部は、前記サイクリック伝送によって、前記制御部自身のモードに、当該モードが準備完了から制御中に遷移するまでに要する遷移時間を付加して送信し、前記メモリ部に記憶される前記制御部のモードに付加された前記遷移時間のうち最長の前記遷移時間の分、前記制御対象の制御の開始を遅らせる請求項１から３のいずれか一に記載の制御システム。
5. 前記制御部は、前記サイクリック伝送による前記制御部のモードの送受信の結果に基づいて前記ネットワークの断線を検出し、前記ネットワークの断線を検出した場合に、前記制御部自身のモードを準備完了に戻す請求項１から４のいずれか一に記載の制御システム。
6. 制御対象を制御する制御部と、
   複数の前記制御部のモードを記憶するメモリ部と、
   ネットワークを介して前記複数の制御部間で通信可能とするネットワーク通信部と、を備え、
   前記制御部は、前記ネットワーク通信部を介したサイクリック伝送によって他の前記制御部のモードを受信し、前記サイクリック伝送によって前記制御部自身のモードおよび受信した前記他の制御部のモードを送信し、前記制御部自身のモードおよび受信した前記他の制御部のモードに基づいて、前記メモリ部に含まれる前記制御部のモードを更新し、かつ、前記メモリ部に記憶される全ての前記制御部のモードが準備完了を示している場合、前記制御対象の制御を開始する、制御装置。

Images