JP2016053747A - マスター・スレーブ間通信装置およびその通信制御方法 - Google Patents
マスター・スレーブ間通信装置およびその通信制御方法 Download PDFInfo
- Publication number
- JP2016053747A JP2016053747A JP2014178344A JP2014178344A JP2016053747A JP 2016053747 A JP2016053747 A JP 2016053747A JP 2014178344 A JP2014178344 A JP 2014178344A JP 2014178344 A JP2014178344 A JP 2014178344A JP 2016053747 A JP2016053747 A JP 2016053747A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- slave
- slave devices
- data signal
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
【構成】スレーブデバイス1410〜1417は、信号ラインL11に接続されたクロック信号端子TS110c〜TS117cと、信号ラインL12に接続されたデータ信号端子TS110d〜TS117dとを有する。スレーブデバイス1610〜1617は、信号ラインL11に接続されたデータ信号端子TS120d〜TS127dと、信号ラインL12に接続されたクロック信号端子TS120c〜TS127cとを有する。マスターデバイス121は、スレーブデバイス1410〜1417の1つを制御する場合にデータ信号およびクロック信号を信号端子L11およびL12に出力し、スレーブデバイス1610〜1617の1つを制御する場合にクロック信号およびデータ信号を信号端子L11およびL12に出力する。
【効果】マスターデバイスが制御できるスレーブデバイスの数を増やすことができる。
【選択図】図1
【効果】マスターデバイスが制御できるスレーブデバイスの数を増やすことができる。
【選択図】図1
Description
この発明は、マスター・スレーブ間通信装置およびその通信制御方法に関し、特に、マスターデバイスがシリアルバスを介して複数のスレーブデバイスを個別に制御する、マスター・スレーブ間通信装置およびその通信制御方法に関する。
近年、データ伝送レートの高速化,配線の簡素化,低消費電力化などの要求を受けて、携帯電話のRFフロントエンドでのマスター・スレーブ間通信に関する制御インターフェース規格では、シリアル通信が主流となりつつある。携帯電話における制御インターフェース規格の代表例は、たとえば特許文献1に開示されている。
シリアル通信を用いた規格では、たとえば、スレーブデバイスを特定する方法として、スレーブデバイスそれぞれに所定のアドレスを割り当て、当該アドレスを用いて通信する方法と、イネーブル端子をスレーブデバイスに設け、イネーブル信号により所定のスレーブデバイスを能動状況にしてから、通信を行う方法がある。
しかし、アドレスを用いてスレーブデバイスを特定する場合、シリアル通信の規格によってはアドレスのビット数が制限されている場合がある。このため、共通のアドレスを有する複数のスレーブデバイスを単一のシリアルバスで個別に制御することは不可能である。また、アドレスのビット数が制限されているということは、マスターデバイスが単一のシリアルバスで制御できるスレーブデバイスの数に限界があることを意味する。
一方で、イネーブル信号を用いてスレーブデバイスを特定する場合、制御できるスレーブデバイスの数を増やすにはイネーブル端子を増やす必要がある。このため、イネーブル端子の数を増やすとチップサイズが大きくなってしまうことがある。
それゆえに、この発明の主たる目的は、マスターデバイスが制御できるスレーブデバイスの数を増やすことができる、マスター・スレーブ間通信装置およびその通信制御方法を提供することである。
この発明のマスター・スレーブ間通信装置は、クロック信号およびデータ信号の一方を伝送する第1信号ライン、クロック信号およびデータ信号の他方を伝送する第2信号ライン、第1信号ラインに接続された第1信号端子と第2信号ラインに接続された第2信号端子とを有するマスターデバイス、第1信号ラインに接続された第1クロック信号端子と第2信号ラインに接続された第1データ信号端子とを各々が有する複数の第1スレーブデバイス、および第1信号ラインに接続された第2データ信号端子と第2信号ラインに接続された第2クロック信号端子とを各々が有する複数の第2スレーブデバイスを備え、マスターデバイスは、複数の第1スレーブデバイスの少なくとも1つを制御する場合にクロック信号を第1信号端子に出力し、データ信号を第2信号端子に出力する第1出力手段、および複数の第2スレーブデバイスの少なくとも1つを制御する場合にデータ信号を第1信号端子に出力し、クロック信号を第2信号端子に出力する第2出力手段を含む。
好ましくは、第1信号ラインおよび第2信号ラインはシリアルバスの少なくとも一部をなす。
好ましくは、複数の第1スレーブデバイスにそれぞれ割り当てられた複数のアドレスは複数の第2スレーブデバイスにそれぞれ割り当てられた複数のアドレスと重複し、データ信号は制御対象のアドレスを含む。
好ましくは、マスターデバイスは、複数の第1スレーブデバイスにそれぞれ接続されかつ複数の第2スレーブデバイスにそれぞれ接続された複数のイネーブル端子を有し、マスターデバイスは複数のイネーブル端子のうち制御対象と接続されたイネーブル端子にイネーブル信号を出力する第3出力手段をさらに含む。
好ましくは、データ信号はマスターデバイスから複数の第1スレーブデバイスおよび複数の第2スレーブデバイスに向けられる信号であり、複数の第1スレーブデバイスおよび複数の第2スレーブデバイスからマスターデバイスに向けられる別のデータ信号を伝送する第3信号ラインがさらに備えられる。
好ましくは、複数の第1スレーブデバイスおよび複数の第2スレーブデバイスの各々は、クロック信号のエッジおよびデータ信号のエッジを個別にカウントし、カウント値に基づいて信号の種類を識別する。
この発明の通信制御方法は、クロック信号およびデータ信号の一方を伝送する第1信号ライン、クロック信号およびデータ信号の他方を伝送する第2信号ライン、第1信号ラインに接続された第1信号端子と第2信号ラインに接続された第2信号端子とを有するマスターデバイス、第1信号ラインに接続された第1クロック信号端子と第2信号ラインに接続された第1データ信号端子とを各々が有する複数の第1スレーブデバイス、および第1信号ラインに接続された第2データ信号端子と第2信号ラインに接続された第2クロック信号端子とを各々が有する複数の第2スレーブデバイスを備えるマスター・スレーブ間通信装置によって実行される通信制御方法であって、マスターデバイスが複数の第1スレーブデバイスの少なくとも1つを制御する場合にクロック信号を第1信号端子に出力し、データ信号を第2信号端子に出力し、マスターデバイスが複数の第2スレーブデバイスの少なくとも1つを制御する場合にデータ信号を第1信号端子に出力し、クロック信号を第2信号端子に出力する。
第1スレーブデバイスを制御する場合、マスターデバイスは、データ信号を第1信号ラインを通して第1スレーブデバイスに与え、クロック信号を第2信号ラインを通して第1スレーブデバイスに与える。また、第2スレーブデバイスを制御する場合、マスターデバイスは、クロック信号を第1信号ラインを通して第2スレーブデバイスに与え、データ信号を第2信号ラインを通して第2スレーブデバイスに与える。
予期する態様でクロック信号およびデータ信号を受信したスレーブデバイスはマスターデバイスのコマンドに従う処理を実行する一方、予期しない態様でクロック信号およびデータ信号を受信したスレーブデバイスはマスターデバイスのコマンドに従う処理を拒否するため、制御対象は、クロック信号およびデータ信号の出力態様に応じて第1スレーブデバイスおよび第2スレーブデバイスの間で切り換えられる。
これによって、マスターデバイスが一対の信号ラインで制御できるスレーブデバイスの数を増やすことができる。換言すれば、マスターデバイスは互いに関連する第1スレーブデバイスおよび第2スレーブデバイスを個別に制御することができる。
この発明の上述の目的,その他の目的,特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
図1を参照して、この実施例のマスター・スレーブ間通信装置101は、たとえば携帯通信端末のRFフロントエンドに搭載され、単一のマスターデバイス121と、8つの第1スレーブデバイス1410〜1417と、8つの第2スレーブデバイス1610〜1617とを含む。マスターデバイス121は、シリアルバスSB1によって第1スレーブデバイス1410〜1417および第2スレーブデバイス1610〜1617と接続される。
ここで、シリアルバスSB1は、第1信号ラインL11および第2信号ラインL12によって形成される。また、第1スレーブデバイス1410〜1417は第1スレーブ群SG11をなし、第2スレーブデバイス1610〜1617は第2スレーブ群SG12をなす。
さらに、第1スレーブデバイス1410〜1417にはアドレス“0”〜“7”がそれぞれ割り当てられ、第2スレーブデバイス1610〜1617にもアドレス“0”〜“7”がそれぞれ割り当てられる。スレーブデバイス1410〜1417,1610〜1617のアドレスは、第1スレーブ群SG11および第2スレーブ群SG12の各々の中で互いに相違し、第1スレーブ群SG11および第2スレーブ群SG12の間で重複している
マスターデバイス121は、第1信号端子TM11および第2信号端子TM12を有する。第1スレーブデバイス1410〜1417はそれぞれ、第1データ信号端子TS110d〜TS117dを有し、さらに第1クロック信号端子TS110c〜TS117cを有する。第2スレーブデバイス1610〜1617はそれぞれ、第2データ信号端子TS120d〜TS127dを有し、さらに第2クロック信号端子TS120c〜TS127cを有する。
第1信号ラインL11は、マスターデバイス121に設けられた第1信号端子TM11を、第1スレーブデバイス1410〜1417に設けられた第1クロック信号端子TS110c〜TS117cと共通的に接続し、かつ第2スレーブデバイス1610〜1617に設けられた第2データ信号端子TS120d〜TS127dと共通的に接続する。
また、第2信号ラインL12は、マスターデバイス121に設けられた第2信号端子TM12を、第1スレーブデバイス1410〜1417に設けられた第1データ信号端子TS110d〜TS117dと共通的に接続し、かつ第2スレーブデバイス1610〜1617に設けられた第2クロック信号端子TS120c〜TS127cと共通的に接続する。
マスターデバイス121に設けられた制御回路121cは、図2に示すフロー図に従う処理を実行する。まずステップS11で制御対象のスレーブデバイスが第1スレーブ群SG11に属するか否かを判別する。判別結果がYESであればステップS13に進み、第1信号端子TM11をクロック信号の出力先として設定するとともに、第2信号端子TM12をデータ信号の出力先として設定する(第1出力手段)。これに対して、判別結果がNOであればステップS15に進み、第1信号端子TM11をデータ信号の出力先として設定するとともに、第2信号端子TM12をクロック信号の出力先として設定する(第2出力手段)。
マスターデバイス121から出力されるクロック信号およびデータ信号の各々は、制御回路121cの設定に従って第1信号ラインL11または第2信号ラインL12で伝送される。したがって、クロック信号が第1信号ラインL11で伝送される場合、データ信号は第2信号ラインL12で伝送される。また、クロック信号が第2信号ラインL12で伝送される場合、データ信号は第1信号ラインL11で伝送される。こうして伝送されたクロック信号およびデータ信号は、第1スレーブデバイス1410〜1417および第2スレーブデバイス1610〜1617の各々に共通的に与えられる。
クロック信号の波形は図3(A)に示す要領で変化し、データ信号の波形は図3(B)に示す要領で変化する。データ信号は、たとえば、図3に示すように3ビットで表現されたアドレスデータを含むと8ビットで表現されたコマンドとによって構成される。まずアドレスデータを表す3ビットのシリアルデータA0〜A2が出力され、続いてコマンドを表す8ビットのシリアルデータC0〜C7が出力される。各ビットの長さは、クロック信号の周期と一致する。
クロック信号およびデータ信号をクロック信号端子およびデータ信号端子から取り込んだスレーブデバイスは、データ信号をなす各ビットの値つまりアドレスデータおよびコマンドデータをクロック信号の立ち下がりで読み取る。読み取ったアドレスが自分のアドレスと一致するスレーブデバイスは、アドレスに続いて読み取ったコマンドに従う処理を実行する。
また、読み取ったコマンドがスレーブデバイスに保存されたデータ信号のマスターデバイスへの返送を要求するコマンドデータであれば、スレーブデバイスは、対象データ信号をマスターデバイス121に返送する。対象データ信号は、コマンドデータが記述されたデータ信号が伝送された信号ラインを経て返送される。
たとえば、クロック信号およびデータ信号が第1信号端子TM11および第2信号端子TM12から出力され、かつデータ信号に記述されたアドレスが“7”を示す場合、アドレスデータに続いて記述されたコマンドデータに従う処理は、クロック信号およびデータ信号を第1クロック信号端子TS117cおよび第1データ信号端子TS117dから取り込む第1スレーブデバイス1417によって実行される。
データ信号に記述されたコマンドが第1スレーブデバイス1417からマスターデバイス121へのデータ信号の返送を要求するコマンドである場合、対象データ信号は第2信号ラインL12を経てマスターデバイス121に返送される。
なお、“7”以外のアドレスが割り当てられた第1スレーブデバイス1410〜1416および第2スレーブデバイス1610〜1616は、データ信号に記述されたコマンドに従う処理を実行することはない。同様に、アドレス“7”が割り当てられているものの、クロック信号およびデータ信号を第2データ信号端子TS127dおよび第2クロック信号端子TS127cから取り込む第2スレーブデバイス1617も、データ信号に記述されたコマンドに従う処理を実行することはない。
以上の説明から分かるように、第1信号ラインL11はクロック信号およびデータ信号の一方を伝送し、第2信号ラインL12はクロック信号およびデータ信号の他方を伝送する。マスターデバイス121は、第1信号ラインL11に接続された第1信号端子TM11と、第2信号ラインL12に接続された第2信号端子TM12とを有する。第1スレーブデバイス1410〜1417はそれぞれ、第1信号ラインL11に接続された第1クロック信号端子TS110c〜TS117cを有し、さらに第2信号ラインL12に接続された第1データ信号端子TS110d〜TS117dを有する。第2スレーブデバイス1610〜1617はそれぞれ、第1信号ラインL11に接続された第2データ信号端子TS120d〜TS127dを有し、第2信号ラインL12に接続された第2クロック信号端子TS120c〜TS127cを有する。
ここで、マスターデバイス121は、第1スレーブデバイス1410〜1417のいずれか1つを制御する場合にクロック信号およびデータ信号を第1信号端子TM11および第2信号端子TM12にそれぞれ出力し(S13)、第2スレーブデバイス1610〜1617のいずれか1つを制御する場合にデータ信号およびクロック信号を第1信号端子TM11および第2信号端子TM12にそれぞれ出力する(S15)。
予期する態様でクロック信号およびデータ信号を受信したスレーブデバイスはマスターデバイス121のコマンドに従う処理を実行する一方、予期しない態様でクロック信号およびデータ信号を受信したスレーブデバイスはマスターデバイス121のコマンドに従う処理を実行しないため、制御対象は、クロック信号およびデータ信号の出力態様に応じて第1スレーブ群SG11および第2スレーブ群SG12の間で切り換えられる。
これによって、マスターデバイス121が単一のシリアルバスSB1(一対の信号ライン)で制御できるスレーブデバイスの数を増やすことができる。換言すれば、マスターデバイス121は、共通のアドレスが割り当てられた第1スレーブデバイスおよび第2スレーブデバイスを個別に制御することができる。
図4を参照して、他の実施例のマスター・スレーブ間通信装置102は、上述と同様、携帯通信端末のRFフロントエンドに搭載され、単一のマスターデバイス122と、8つの第1スレーブデバイス1420〜1427と、8つの第2スレーブデバイス1620〜1627とを含む。マスターデバイス122は、シリアルバスSB2によって第1スレーブデバイス1420〜1427および第2スレーブデバイス1620〜1627と接続される。
ここで、シリアルバスSB2は、第1信号ラインL21および第2信号ラインL22によって形成される。また、第1スレーブデバイス1420〜1427は第1スレーブ群SG21をなし、第2スレーブデバイス1620〜1627は第2スレーブ群SG22をなす。
さらに、第1スレーブデバイス1420〜1427にはアドレス“0”〜“7”がそれぞれ割り当てられ、第2スレーブデバイス1620〜1627にもアドレス“0”〜“7”がそれぞれ割り当てられる。つまり、アドレスは、第1スレーブ群SG21および第2スレーブ群SG22の各々の中で互いに相違し、第1スレーブ群SG21および第2スレーブ群SG22の間で重複する。
マスターデバイス122は、マスター回路122mとスイッチ回路122sとによって構成される。マスター回路122mは、クロック信号端子TM21cおよびデータ信号端子TM22dを有する。また、スイッチ回路122sは、2つのマスター側端子TM21aおよびTM22aと、2つのスレーブ側端子TM21bおよびTM22bとを有する。
マスター側端子TM21aおよびTM22aはそれぞれクロック信号端子TM21cおよびデータ信号端子TM22dと接続され、スレーブ側端子TM21bおよびTM22bはそれぞれ第1信号ラインL21および第2信号ラインL22に接続される。なお、スレーブ側端子TM21bおよびTM22bはそれぞれ“第1信号端子”および“第2信号端子”と呼んでもよい。
第1スレーブデバイス1420〜1427はそれぞれ、第1データ信号端子TS210d〜TS217dを有し、さらに第1クロック信号端子TS210c〜TS217cを有する。第2スレーブデバイス1620〜1627はそれぞれ、第2データ信号端子TS220d〜TS227dを有し、さらに第2クロック信号端子TS220c〜TS227cを有する。
第1信号ラインL21は、第1スレーブデバイス1420〜1427に設けられた第1クロック信号端子TS210c〜TS217cと共通的に接続され、さらに第2スレーブデバイス1620〜1627に設けられた第2データ信号端子TS220d〜TS227dと共通的に接続される。また、第2信号ラインL22は、第1スレーブデバイス1420〜1427に設けられた第1データ信号端子TS210d〜TS217dと共通的に接続され、さらに第2スレーブデバイス1620〜1627に設けられた第2クロック信号端子TS220c〜TS227cと共通的に接続される。
マスター回路122mに設けられた制御回路122cは、図5に示すフロー図に従う処理を実行する。まずステップS21で制御対象のスレーブデバイスが第1スレーブ群SG21に属するか否かを判別する。判別結果がYESであればステップS23に進み、マスター側端子TM21aをスレーブ側端子TM21bに接続するとともに、マスター側端子TM22aをスレーブ側端子TM22bに接続する(第1出力手段)。これに対して、判別結果がNOであればステップS25に進み、マスター側端子TM21aをスレーブ側端子TM22bに接続するとともに、マスター側端子TM22aをスレーブ側端子TM21bに接続する(第2出力手段)。
なお、マスター回路122mは、図示しない制御ラインによってスイッチ回路122sと接続される。ステップS23およびS25の各々では、処理内容に対応するスイッチ制御信号が、この制御ラインを通してスイッチ回路122sに与えられる。これによって、所望の接続設定が実現される。
マスター回路122mによって作成されたクロック信号およびデータ信号はそれぞれ、クロック信号端子TM21cおよびデータ信号端子TM22dから出力される。マスター側端子TM21aおよびTM22aがスレーブ側端子TM21bおよびTM22bにそれぞれ接続された場合、クロック信号およびデータ信号はそれぞれスレーブ側端子(第1信号端子)TM21bおよびスレーブ側端子(第2信号端子)TM22bから出力される。これに対して、マスター側端子TM21aおよびTM22aがスレーブ側端子TM22bおよびTM21bにそれぞれ接続された場合、クロック信号およびデータ信号はそれぞれスレーブ側端子(第2信号端子)TM22bおよびスレーブ側端子(第1信号端子)TM21bから出力される。
クロック信号が第1信号ラインL21で伝送される場合、データ信号は第2信号ラインL22で伝送される。また、クロック信号が第2信号ラインL22で伝送される場合、データ信号は第1信号ラインL21で伝送される。こうして伝送されたクロック信号およびデータ信号は、第1スレーブデバイス1420〜1427および第2スレーブデバイス1620〜1627の各々に共通的に与えられる。上述の実施例と同様、クロック信号は図3(A)に示す要領で出力され、データ信号は図3(B)に示す要領で出力される。
クロック信号およびデータ信号をクロック信号端子およびデータ信号端子から取り込んだスレーブデバイスは、データ信号をなす各ビットの値つまりアドレスおよびコマンドをクロック信号の立ち下がりで読み取る。読み取ったアドレスが自分のアドレスと一致するスレーブデバイスは、アドレスに続いて読み取ったコマンドに従う処理を実行する。
また、読み取ったコマンドがスレーブデバイスに保存されたデータ信号の返送を要求するコマンドであれば、スレーブデバイスは、対象データ信号をマスターデバイス122に返送する。対象データ信号は、コマンドが記述されたデータ信号が伝送された信号ラインを経て返送される。
たとえば、クロック信号およびデータ信号がスレーブ側端子(第2信号端子)TM22bおよびスレーブ側端子(第1信号端子)TM21bに出力され、かつデータ信号に記述されたアドレスが“0”を示す場合、アドレスに続いてデータ信号に記述されたコマンドに従う処理は、クロック信号およびデータ信号を第2クロック信号端子TS220cおよび第2データ信号端子TS220dから取り込む第2スレーブデバイス1620によって実行される。
読み取ったコマンドが第2スレーブデバイス1620からマスターデバイス122へのデータ信号の返送を要求するコマンドである場合、対象データ信号は第2信号ラインL22を経てマスターデバイス122に返送される。
なお、“0”以外のアドレスが割り当てられた第1スレーブデバイス1421〜1427および第2スレーブデバイス1621〜1627は、データ信号に記述されたコマンドに従う処理を実行することはない。また、アドレス“0”が割り当てられているものの、クロック信号およびデータ信号を第1データ信号端子TS210dおよび第1クロック信号端子TS210cから取り込む第1スレーブデバイス1420も、データ信号に記述されたコマンドに従う処理を実行することはない。
この実施例においても、予期する態様でクロック信号およびデータ信号を受信したスレーブデバイスはマスターデバイス122のコマンドに従う処理を実行する一方、予期しない態様でクロック信号およびデータ信号を受信したスレーブデバイスはマスターデバイス122のコマンドに従う処理を実行しないため、制御対象は、クロック信号およびデータ信号の出力態様に応じて第1スレーブデバイスおよび第2スレーブデバイスの間で切り換えられる。
これによって、マスターデバイス122が単一のシリアルバスSB2(一対の信号ライン)で制御できるスレーブデバイスの数を増やすことができる。また、マスターデバイス122は共通のアドレスが割り当てられた第1スレーブデバイスおよび第2スレーブデバイスを個別に制御することができる。
図6を参照して、その他の実施例のマスター・スレーブ間通信装置103は、上述と同様、携帯通信端末のRFフロントエンドに搭載され、単一のマスターデバイス123と、8つの第1スレーブデバイス1430〜1437と、8つの第2スレーブデバイス1630〜1637とを含む。マスターデバイス123は、シリアルバスSB3によって第1スレーブデバイス1430〜1437および第2スレーブデバイス1630〜1637と接続される。マスターデバイス123はまた、イネーブルラインEL1〜EL7によって、第1スレーブデバイス1430〜1437とそれぞれ接続され、かつ第2スレーブデバイス1630〜1637とそれぞれ接続される。
ここで、シリアルバスSB3は、第1信号ラインL31および第2信号ラインL32によって形成される。また、第1スレーブデバイス1430〜1437は第1スレーブ群SG31をなし、第2スレーブデバイス1630〜1637は第2スレーブ群SG32をなす。
マスターデバイス123は、第1信号端子TM31および第2信号端子TM32を有し、さらにイネーブル端子EN0〜EN7を有する。第1スレーブデバイス1430〜1437はそれぞれ、第1データ信号端子TS310d〜TS317dを有するとともに、第1クロック信号端子TS310c〜TS317cを有し、さらに制御端子CT310〜CT317を有する。第2スレーブデバイス1630〜1637はそれぞれ、第2データ信号端子TS320d〜TS327dを有するとともに、第2クロック信号端子TS320c〜TS327cを有し、さらに制御端子CT320〜CT327を有する。
イネーブルラインEL0〜EL7は、マスターデバイス121に設けられたイネーブル端子EN0〜EN7を、第1スレーブデバイス1430〜1437に設けられた制御端子CT310〜CT317と接続し、さらに第2スレーブデバイス1630〜1637に設けられた制御端子CT320〜CT327と接続する。
第1信号ラインL31は、マスターデバイス123に設けられた第1信号端子TM31を、第1スレーブデバイス1430〜1437に設けられた第1クロック信号端子TS310c〜TS317cと共通的に接続し、かつ第2スレーブデバイス1630〜1637に設けられた第2データ信号端子TS320d〜TS327dと共通的に接続する。
また、第2信号ラインL32は、マスターデバイス123に設けられた第2信号端子TM32を、第1スレーブデバイス1430〜1437に設けられた第1データ信号端子TS310d〜TS317dと接続し、かつ第2スレーブデバイス1630〜1637に設けられた第2クロック信号端子TS320c〜TS327cと接続する。
マスターデバイス123に設けられた制御回路123cは、図7に示すフロー図に従う処理を実行する。まずステップS31で制御対象のスレーブデバイスが第1スレーブ群SG31に属するか否かを判別する。判別結果がYESであればステップS33に進み、第1信号端子TM31をクロック信号の出力先として設定するとともに、第2信号端子TM32をデータ信号の出力先として設定する(第1出力手段)。これに対して、判別結果がNOであれば、第1信号端子TM31をデータ信号の出力先として設定するとともに、第2信号端子TM32をクロック信号の出力先として設定する(第2出力手段)。ステップS37では、制御対象のスレーブデバイスを能動化するべく、制御対象のスレーブデバイスと接続されたイネーブル端子に出力するイネーブル信号をアクティブ(=Hレベル)に設定する(第3出力手段)。
マスターデバイス121によって作成されたクロック信号およびデータ信号の各々は、制御回路123cの設定に従って第1信号ラインL31または第2信号ラインL32で伝送される。したがって、クロック信号が第1信号ラインL31を伝送される場合、データ信号は第2信号ラインL32を伝送される。また、クロック信号が第2信号ラインL32を伝送される場合、データ信号は第1信号ラインL31を伝送される。
こうして伝送されたクロック信号およびデータ信号は、第1スレーブデバイス1430〜1437および第2スレーブデバイス1630〜1637の各々に共通的に与えられる。ただし、クロック信号およびデータ信号を取り込むのは、Hレベルのイネーブル信号によって能動化された第1スレーブデバイスおよび第2スレーブデバイスに限られる。
クロック信号は図8(A)に示す要領で変化し、イネーブル信号は図8(B)に示す要領で変化し、データ信号は図8(C)に示す要領で変化する。上述の実施例と異なり、データ信号は8ビットで表現されたコマンドによって構成される。イネーブル信号は、データ信号の先頭ビットに先立って立ち上がり、データ信号の最終ビットに遅れて立ち下がる。
イネーブル信号によって能動化された第1スレーブデバイスおよび第2スレーブデバイスのうち、クロック信号およびデータ信号をクロック信号端子およびデータ信号端子から取り込んだスレーブデバイスは、データ信号をなす各ビットの値つまりコマンドをクロック信号の立ち下がりで読み取り、読み取ったコマンドに従う処理を実行する。
また、読み取ったコマンドがスレーブデバイスに保存されたデータ信号の返送を要求するコマンドであれば、スレーブデバイスは、対象データ信号をマスターデバイス123に返送する。対象データ信号は、コマンドが記述されたデータ信号が伝送された信号ラインを経て返送される。
たとえば、クロック信号およびデータ信号が第2信号端子TM12および第1信号端子TM11に出力され、かつイネーブル端子EN7に出力するイネーブル信号がアクティブに設定された場合、データ信号に記述されたコマンドに従う処理は、クロック信号およびデータ信号を第2クロック信号端子TS327cおよび第2データ信号端子TS327dから取り込む第2スレーブデバイス1637によって実行される。
コマンドが第2スレーブデバイス1637からマスターデバイス123へのデータ信号の返送を要求するコマンドである場合、対象データ信号は第1信号ラインL31を経てマスターデバイス123に返送される。
なお、イネーブル信号がネガティブ(=Lレベル)であるために不能動化状態にある第1スレーブデバイス1430〜1436および第2スレーブデバイス1630〜1636は、データ信号に記述されたコマンドに従う処理を実行することはない。同様に、能動化されてはいるものの、クロック信号およびデータ信号を第1データ信号端子TS317dおよび第1クロック信号端子TS317cから取り込む第1スレーブデバイス1437も、データ信号に記述されたコマンドに従う処理を実行することはない。
この実施例においても、予期する態様でクロック信号およびデータ信号を受信したスレーブデバイスはマスターデバイス123のコマンドに従う処理を実行する一方、予期しない態様でクロック信号およびデータ信号を受信したスレーブデバイスはマスターデバイス123のコマンドに従う処理を拒否するため、制御対象は、クロック信号およびデータ信号の出力態様に応じて第1スレーブデバイスおよび第2スレーブデバイスの間で切り換えられる。
これによって、マスターデバイス123が単一のシリアルバスSB3(一対の信号ライン)で制御できるスレーブデバイスの数を増やすことができる。換言すれば、マスターデバイス123は、共通のイネーブル信号が与えられる第1スレーブデバイスおよび第2スレーブデバイスを個別に制御することができる。これは、マスターデバイス123に設けるイネーブル端子の数の削減にも繋がる。
なお、上述の実施例では、ステップS33またはS35において第1信号端子TM31および第2信号端子TM32の設定が完了した後に、ステップS37でイネーブル信号をアクティブに設定するようにしているが、ステップS37の処理はステップS31の処理に先立って実行するようにしてもよい。
また、上述の実施例では、第1信号ラインL11および第2信号ラインL12によって形成されたシリアルバスSB1をマスター・スレーブ間通信装置101に適用し、第1信号ラインL21および第2信号ラインL22によって形成されたシリアルバスSB2をマスター・スレーブ間通信装置102に適用し、第1信号ラインL31および第2信号ラインL32によって形成されたシリアルバスSB3をマスター・スレーブ間通信装置103に適用するようにしている。
しかし、このような2線式のシリアルバスSB1〜SB3の代わりに、3線式のシリアルバスSB1´〜SB3´を採用するようにしてもよい。シリアルバスSB1´が適用されたマスター・スレーブ間通信装置101´は図9に示すように構成され、シリアルバスSB2´が適用されたマスター・スレーブ間通信装置102´は図10に示すように構成され、シリアルバスSB3´が適用されたマスター・スレーブ間通信装置103´は図11に示すように構成される。
図9を参照して、マスターデバイス121´は第3信号端子TM13を追加的に有し、第1スレーブデバイス1410´〜1417´はそれぞれ第1返送データ信号端子TS110s〜TS117sを追加的に有し、第2スレーブデバイス1610´〜1617´はそれぞれ第2返送データ信号端子TS120s〜TS127sを追加的に有する。
第3信号端子TM13は、第3信号ラインL13によって、第1返送データ信号端子TS110s〜TS117sおよび第2返送データ信号端子TS120s〜TS127sと共通的に接続される。第1スレーブデバイス1410´〜1417´および第2スレーブデバイス1610´〜1617´からマスターデバイス121´に返送すべきデータ信号は、第3信号ラインL13を介して伝送される。
図10を参照して、マスター回路122m´は第3信号端子TM23sを追加的に有し、第1スレーブデバイス1420´〜1427´はそれぞれ第1返送データ信号端子TS210s〜TS217sを追加的に有し、第2スレーブデバイス1620´〜1627´はそれぞれ第2返送データ信号端子TS220s〜TS227sを追加的に有する。
第3信号端子TM23sは、第3信号ラインL23によって、第1返送データ信号端子TS210s〜TS217sおよび第2返送データ信号端子TS220s〜TS227sと共通的に接続される。第1スレーブデバイス1420´〜1427´および第2スレーブデバイス1620´〜1627´からマスター回路122m´に返送すべきデータ信号は、第3信号ラインL23を介して伝送される。
図11を参照して、マスターデバイス123´は第3信号端子TM33を追加的に有し、第1スレーブデバイス1430´〜1437´はそれぞれ第1返送データ信号端子TS310s〜TS317sを追加的に有し、第2スレーブデバイス1630´〜1637´はそれぞれ第2返送データ信号端子TS320s〜TS327sを追加的に有する。
第3信号端子TM33は、第3信号ラインL23によって、第1返送データ信号端子TS310s〜TS317sおよび第2返送データ信号端子TS320s〜TS327sと共通的に接続される。第1スレーブデバイス1430´〜1437´および第2スレーブデバイス1630´〜1637´からマスターデバイス123´に返送すべきデータ信号は、第3信号ラインL33を介して伝送される。
なお、上述のいずれの実施例においても、クロック信号およびデータ信号のエッジのタイミングによっては、各スレーブデバイスがマスターデバイスから送られるクロック信号をデータ信号と誤認識し、また、マスターデバイスから送られるデータ信号をクロック信号と誤認識する可能性がある。このような問題は、クロック信号のエッジおよびデータ信号のエッジを個別にカウントし、カウント値に基づいて信号の種類を識別することで解決することができる。
つまり、伝送される信号の性質上、同じ時間間隔において、クロック信号のエッジの数はデータ信号のエッジの数を上回る。したがって、第1信号ラインから検出されたエッジの数が第2信号ラインから検出されたエッジの数を上回れば、クロック信号およびデータ信号は第1信号ラインおよび第2信号ラインをそれぞれ伝送されると判別できる。また、第1信号ラインから検出されたエッジの数が第2信号ラインから検出されたエッジの数以下であれば、クロック信号およびデータ信号は第2信号ラインおよび第1信号ラインをそれぞれ伝送されると判別できる。こうして、各スレーブデバイスがクロック信号とデータ信号との誤認識するのを回避することができる。
なお、以上の実施例ではRFフロントエンドデバイスを例に記載したが、本発明はRFフロントエンドに限定されるものではなく、マスターデバイスとスレーブデバイスを有し、シリアル通信にて当該マスターデバイスとスレーブデバイスがデータ通信を行うすべてのデバイスに適用できる。
101〜103,101´〜103´ …マスター・スレーブ間通信装置
SB1〜SB3,SB1´〜SB3´ …シリアルバス
L11,L21,L31 …第1信号ライン
L12,L22,L32 …第2信号ライン
L13,L23,L33 …第3信号ライン
121〜123,121´〜123´ …マスターデバイス
121c〜123c …制御回路
TM11,TM21b,TM31 …第1信号端子
TM12,TM22b,TM32 …第2信号端子
TM13,TM23s,TM33 …第3信号端子
1410〜1417,1420〜1427,1430〜1437,1410´〜1417´,1420´〜1427´,1430´〜1437´ …第1スレーブデバイス
TS110d〜TS117d,TS210d〜TS217d,TS310d〜TS317d …第1データ信号端子
TS110c〜TS117c,TS210c〜TS217c,TS310c〜TS317c …第1クロック信号端子
TS110s〜TS117s,TS210s〜TS217s,TS310s〜TS317s …第1返送データ信号端子
1610〜1617,1620〜1627,1630〜1637,1610´〜1617´,1620´〜1627´,1630´〜1637´ …第2スレーブデバイス
TS120d〜TS127d,TS220d〜TS227d,TS320d〜TS327d …第2データ信号端子
TS120c〜TS127c,TS220c〜TS227c,TS320c〜TS327c …第2クロック信号端子
TS120s〜TS127s,TS220s〜TS227s,TS320s〜TS327s …第2返送データ信号端子
SB1〜SB3,SB1´〜SB3´ …シリアルバス
L11,L21,L31 …第1信号ライン
L12,L22,L32 …第2信号ライン
L13,L23,L33 …第3信号ライン
121〜123,121´〜123´ …マスターデバイス
121c〜123c …制御回路
TM11,TM21b,TM31 …第1信号端子
TM12,TM22b,TM32 …第2信号端子
TM13,TM23s,TM33 …第3信号端子
1410〜1417,1420〜1427,1430〜1437,1410´〜1417´,1420´〜1427´,1430´〜1437´ …第1スレーブデバイス
TS110d〜TS117d,TS210d〜TS217d,TS310d〜TS317d …第1データ信号端子
TS110c〜TS117c,TS210c〜TS217c,TS310c〜TS317c …第1クロック信号端子
TS110s〜TS117s,TS210s〜TS217s,TS310s〜TS317s …第1返送データ信号端子
1610〜1617,1620〜1627,1630〜1637,1610´〜1617´,1620´〜1627´,1630´〜1637´ …第2スレーブデバイス
TS120d〜TS127d,TS220d〜TS227d,TS320d〜TS327d …第2データ信号端子
TS120c〜TS127c,TS220c〜TS227c,TS320c〜TS327c …第2クロック信号端子
TS120s〜TS127s,TS220s〜TS227s,TS320s〜TS327s …第2返送データ信号端子
Claims (7)
- クロック信号およびデータ信号の一方を伝送する第1信号ライン、
前記クロック信号および前記データ信号の他方を伝送する第2信号ライン、
前記第1信号ラインに接続された第1信号端子と前記第2信号ラインに接続された第2信号端子とを有するマスターデバイス、
前記第1信号ラインに接続された第1クロック信号端子と前記第2信号ラインに接続された第1データ信号端子とを各々が有する複数の第1スレーブデバイス、および
前記第1信号ラインに接続された第2データ信号端子と前記第2信号ラインに接続された第2クロック信号端子とを各々が有する複数の第2スレーブデバイスを備え、
前記マスターデバイスは、前記複数の第1スレーブデバイスの少なくとも1つを制御する場合に前記クロック信号を前記第1信号端子に出力し、前記データ信号を前記第2信号端子に出力する第1出力手段、および前記複数の第2スレーブデバイスの少なくとも1つを制御する場合に前記データ信号を前記第1信号端子に出力し、前記クロック信号を前記第2信号端子に出力する第2出力手段を含む、マスター・スレーブ間通信装置。 - 前記第1信号ラインおよび前記第2信号ラインはシリアルバスの少なくとも一部をなす、請求項1記載のマスター・スレーブ間通信装置。
- 前記複数の第1スレーブデバイスにそれぞれ割り当てられた複数のアドレスは前記複数の第2スレーブデバイスにそれぞれ割り当てられた複数のアドレスと少なくとも一つが重複し、
前記データ信号は制御対象のアドレスを含む、請求項1または2記載のマスター・スレーブ間通信装置。 - 前記マスターデバイスは、前記複数の第1スレーブデバイスにそれぞれ接続されかつ前記複数の第2スレーブデバイスにそれぞれ接続された複数のイネーブル端子を有し、
前記マスターデバイスは前記複数のイネーブル端子のうち制御対象と接続されたイネーブル端子にイネーブル信号を出力する第3出力手段をさらに含む、請求項1または2記載のマスター・スレーブ間通信装置。 - 前記データ信号は前記マスターデバイスから前記複数の第1スレーブデバイスおよび前記複数の第2スレーブデバイスに向けられる信号であり、
前記複数の第1スレーブデバイスおよび前記複数の第2スレーブデバイスから前記マスターデバイスに向けられる別のデータ信号を伝送する第3信号ラインをさらに備える、請求項1ないし4のいずれかに記載のマスター・スレーブ間通信装置。 - 前記複数の第1スレーブデバイスおよび前記複数の第2スレーブデバイスの各々は、前記クロック信号のエッジおよび前記データ信号のエッジを個別にカウントし、カウント値に基づいて信号の種類を識別する、請求項1ないし5のいずれかに記載のマスター・スレーブ間通信装置。
- クロック信号およびデータ信号の一方を伝送する第1信号ライン、
前記クロック信号および前記データ信号の他方を伝送する第2信号ライン、
前記第1信号ラインに接続された第1信号端子と前記第2信号ラインに接続された第2信号端子とを有するマスターデバイス、
前記第1信号ラインに接続された第1クロック信号端子と前記第2信号ラインに接続された第1データ信号端子とを各々が有する複数の第1スレーブデバイス、および
前記第1信号ラインに接続された第2データ信号端子と前記第2信号ラインに接続された第2クロック信号端子とを各々が有する複数の第2スレーブデバイスを備えるマスター・スレーブ間通信装置によって実行される通信制御方法であって、
前記マスターデバイスが前記複数の第1スレーブデバイスの少なくとも1つを制御する場合に前記クロック信号を前記第1信号端子に出力し、前記データ信号を前記第2信号端子に出力し、
前記マスターデバイスが前記複数の第2スレーブデバイスの少なくとも1つを制御する場合に前記データ信号を前記第1信号端子に出力し、前記クロック信号を前記第2信号端子に出力する、通信制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014178344A JP2016053747A (ja) | 2014-09-02 | 2014-09-02 | マスター・スレーブ間通信装置およびその通信制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014178344A JP2016053747A (ja) | 2014-09-02 | 2014-09-02 | マスター・スレーブ間通信装置およびその通信制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016053747A true JP2016053747A (ja) | 2016-04-14 |
Family
ID=55744257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014178344A Pending JP2016053747A (ja) | 2014-09-02 | 2014-09-02 | マスター・スレーブ間通信装置およびその通信制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016053747A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190097809A (ko) * | 2018-02-13 | 2019-08-21 | 주식회사 지니틱스 | I2c 통신 프로토콜을 이용하는 복수 개의 슬레이브 장치에 서로 다른 주소를 자동으로 할당하는 방법 및 이를 위한 장치 |
CN114142885A (zh) * | 2021-11-24 | 2022-03-04 | 歌尔股份有限公司 | 一种异步收发系统 |
-
2014
- 2014-09-02 JP JP2014178344A patent/JP2016053747A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190097809A (ko) * | 2018-02-13 | 2019-08-21 | 주식회사 지니틱스 | I2c 통신 프로토콜을 이용하는 복수 개의 슬레이브 장치에 서로 다른 주소를 자동으로 할당하는 방법 및 이를 위한 장치 |
KR102044212B1 (ko) | 2018-02-13 | 2019-11-13 | 주식회사 지니틱스 | I2c 통신 프로토콜을 이용하는 복수 개의 슬레이브 장치에 서로 다른 주소를 자동으로 할당하는 방법 및 이를 위한 장치 |
CN114142885A (zh) * | 2021-11-24 | 2022-03-04 | 歌尔股份有限公司 | 一种异步收发系统 |
CN114142885B (zh) * | 2021-11-24 | 2023-09-05 | 歌尔股份有限公司 | 一种异步收发系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8688865B2 (en) | Device identifier assignment | |
US20090193165A1 (en) | Communication circuit of serial peripheral interface devices | |
WO2017044301A1 (en) | Input/output signal bridging and virtualization in a multi-node network | |
US9778677B2 (en) | Bit-timing symmetrization | |
EP3220582B1 (en) | Slave device, control method of slave device, information processing program and recording medium | |
JPWO2017098871A1 (ja) | 通信システムおよび通信方法 | |
US20130235944A1 (en) | Information processing apparatus, serial communication system, method of initialization of communication therefor, and serial communication apparatus | |
JP2016004327A (ja) | 伝送装置 | |
CN113906402B (zh) | 集成电路间(i2c)装置 | |
RU2015109465A (ru) | Стойка с функцией автоматического восстановления и способ автоматического восстановления для этой стойки | |
JP2016053747A (ja) | マスター・スレーブ間通信装置およびその通信制御方法 | |
JP2016122885A5 (ja) | 電子機器、アクセサリー機器、その制御方法、および制御プログラム | |
CN105512085A (zh) | 一种信息处理方法与电子设备 | |
US10095644B2 (en) | Data transfer device and wireless communication circuit | |
JP6413724B2 (ja) | データ通信装置 | |
US11288223B2 (en) | Bridge chip with function of expanding external devices and associated expansion method | |
KR101585856B1 (ko) | 차량 내 uart 및 can 통합 통신 방법 및 장치 | |
CN103873031A (zh) | 非时钟触发寄存器 | |
JP6471619B2 (ja) | 電子装置 | |
WO2019120294A1 (en) | Data-processing apparatus, data transmission method, and computing system thereof | |
CN110471881B (zh) | 一种实现多个从设备与spi主设备快速通讯方法 | |
US20140215117A1 (en) | Electronic device and method for controlling status of pci interfaces | |
CN112292673A (zh) | I3c从机接口、具有i3c从机接口的集成电路及用于运行i3c从机接口的方法 | |
KR101698303B1 (ko) | Cpu 유닛, 타겟 유닛 및 plc 시스템 | |
CN106933766B (zh) | 一种总线控制实现方法 |